JP2001309663A - インバータ発電装置 - Google Patents

Abstract

(57)【要約】 【課題】電源部が出力する直流電圧を検出する回路を設
けることなく、所望の大きさの交流出力電圧を得ること
ができるインバータ発電装置を提供する。 【解決手段】負荷接続端子５ｕ，５ｖ間に得る交流出力
電圧の波形を所望の波形とするために必要なインバータ
回路のスイッチ素子のオンオフ動作のデューティ比を基
準デューティ比Ｄo として演算する。負荷接続端子５
ｕ，５ｖ間から検出した電圧の平均値を設定値に等しく
するために基準デューティ比Ｄo に乗じる必要がある電
圧補正係数Ｋv を演算し、この補正係数Ｋv を基準デュ
ーティ比Ｄoに乗じることにより実デューティ比Ｄを求
める。実デューティ比Ｄでインバータ回路２のスイッチ
素子をオンオフさせることにより、負荷接続端子間に所
望の大きさの正弦波交流電圧を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、発電機を電源とし
て直流電圧を発生する電源部の出力をインバータ回路を
用いて一定の周波数を有する交流電圧に変換するインバ
ータ発電装置に関する。

【０００２】

【従来の技術】内燃機関等の原動機により駆動される交
流発電機を電源とする電源装置として、交流発電機の出
力を整流して得た直流電圧を、インバータ回路により所
定の波高値と周波数とを有する交流電圧に変換するよう
にしたインバータ発電装置が多く用いられている。

【０００３】この種の発電装置は、例えば、図３に示し
たように、一定の直流電圧を出力する直流電源部１´
と、直流電源部１´が出力する直流電圧を交流電圧に変
換するインバータ回路２と、インバータ回路２を制御す
るコントローラ３´と、インバータ回路２の出力から高
調波成分を除去するフィルタ４と、フィルタ４の出力が
印加された負荷接続端子５ｕ，５ｖと、負荷電流を検出
する負荷電流検出回路６と、負荷接続端子間の電圧を検
出する負荷電圧検出回路７とにより構成されている。

【０００４】直流電源部１´は、一定の回転速度で回転
するように回転速度が制御される内燃機関Ｅ／Ｇと、内
燃機関Ｅ／Ｇにより駆動される交流発電機Ｇと、発電機
Ｇの出力を整流する制御整流回路ＣＲと、制御整流回路
ＣＲを制御する制御回路Ｒｅｇと、制御整流回路ＣＲの
出力端子間に接続された電源コンデンサＣｄとからなっ
ている。

【０００５】図示の交流発電機Ｇは、内燃機関等の原動
機により回転駆動される磁石回転子と、スター結線され
た３相の電機子コイルＡｕ，Ａｖ，Ａｗを有する固定子
とを備えた磁石発電機からなっていて、内燃機関Ｅ／Ｇ
の回転に同期して３相交流電圧を出力する。

【０００６】制御整流回路ＣＲは、サイリスタＴhu〜Ｔ
hwとダイオードＤx 〜Ｄz とにより３相全波整流回路を
構成したものからなっていて、その３相の交流入力端子
に発電機Ｇの３相の出力端子が接続され、直流出力端子
間にコンデンサＣｄが接続されている。

【０００７】サイリスタＴhu〜Ｔhwを制御する制御回路
Ｒｅｇは、コンデンサＣｄの両端の電圧を検出する電圧
検知回路ＤＶと、電圧検知回路ＤＶの出力電圧を設定電
圧と比較する比較器ＣＰと、電圧検知回路ＤＶの出力電
圧を設定電圧に等しくするように、比較器ＣＰの出力に
応じてサイリスタＴhu〜Ｔhwに制御信号（トリガ信号）
を与える制御信号出力回路ＳＣとからなっている。

【０００８】交流発電機Ｇの出力を単に整流して直流電
圧を得るようにした直流電源部の出力電圧ＶD 対出力電
流ＩD 特性は、図４に示した曲線Ｐo −Ｐr −Ｐs のよ
うな垂下特性になり、出力電圧ＶD は、出力電流の増大
に伴って低下していく。このような特性を有する直流電
源部の整流回路として上記のような制御整流回路ＣＲを
用いて、その出力電圧を設定値ＶA に保つようにサイリ
スタＴhu〜Ｔhwを制御すると、直流電源部１´の出力特
性は図４の曲線Ｐo ´−Ｐr −Ｐs のようになり、出力
電流ＩD が０からＩDmaxの範囲で出力電圧ＶD が一定値
ＶA に保たれる。

【０００９】図３に示したインバータ回路２は、スイッ
チ素子Ｆｕ，Ｆｖ，Ｆｘ及びＦｙをブリッジ接続するこ
とにより、直流電源部１´から負荷に流れる電流の極性
を切換えるスイッチ回路を構成した周知のブリッジ形の
回路からなっている。図示の例では、スイッチ素子Ｆ
ｕ，Ｆｖ，Ｆｘ及びＦｙがＭＯＳＦＥＴからなってい
て、ＦＥＴ Ｆｕ，Ｆｖのドレインが共通接続されると
ともに、ＦＥＴ Ｆｘ及びＦｙのソースが共通接続さ
れ、ＦＥＴ Ｆｘ，ＦｙのドレインがそれぞれＦＥＴＦ
ｕ，Ｆｖのソースに接続されている。ＦＥＴ Ｆｕ，Ｆ
ｖ，Ｆｘ及びＦｙのドレインソース間にはそれぞれ寄生
ダイオードＤfu，Ｄfv，Ｄfx及びＤfyが形成されてい
る。

【００１０】インバータ回路２は、そのブリッジの対角
位置にあるスイッチＦｕ，Ｆｙがオン状態になる期間
と、Ｆｖ，Ｆｘがオン状態になる期間とが交互に生じる
ように制御されて、直流電源部１´が出力する直流電圧
を交流電圧に変換する。

【００１１】フィルタ４は、コイルＬ1 及びＬ2 とコン
デンサＣ1 及びＣ2 と抵抗Ｒ1 とからなる低域通過フィ
ルタで、インバータ回路２に含まれる高調波成分を除去
して出力電圧の波形を滑らかにする。

【００１２】負荷電圧検出回路７は、演算増幅器ＯＰ1
と、負荷接続端子５ｕ及び５ｖと演算増幅器ＯＰ1 の入
力端子との間に接続された抵抗Ｒｕ及びＲｖとからなっ
ていて、負荷接続端子間の電圧に比例した電圧を出力電
圧検出信号としてコントローラ３´に与える。

【００１３】コントローラ３´は、ＣＰＵ３ａと、図示
しないＲＯＭ，ＲＡＭ、カウンタ，タイマ等を有するマ
イクロコンピュータと、ＣＰＵ３ａからの指令に応じて
インバータ回路のスイッチ素子Ｆｕ，Ｆｖ，Ｆｘ及びＦ
ｙにそれぞれ駆動信号（スイッチ素子をオン状態にする
信号）Ｓｕ，Ｓｖ，Ｓｘ及びＳｙを与える駆動信号出力
回路３ｂと、負荷電流検出回路６の出力を入力として、
負荷電流の検出値を制限値と比較して、負荷電流の検出
値が制限値を超えているとき（過電流が検出されたと
き）にマイクロコンピュータ３ａに過電流検出信号を与
える比較器３ｃと、負荷電圧検出回路７の出力をデジタ
ル信号に変換するＡ／Ｄ変換器３ｄとからなっている。

【００１４】ＣＰＵ３ａは、インバータ回路のスイッチ
素子Ｆｕ，Ｆｖ，Ｆｘ及びＦｙをそれぞれ駆動する（オ
ン状態にする）ことを指令する駆動指令信号Ｓｕ´，Ｓ
ｖ´，Ｓｘ´及びＳｙ´を所定のタイミングで駆動信号
出力回路３ｂに与える。

【００１５】ＣＰＵ３ａはまた、インバータ回路２の動
作を許可する条件が成立しているときにＥＮＡＢＬＥの
状態（動作を許可することを指令する状態）になり、イ
ンバータ回路の動作を禁止する条件が成立した時にＤＩ
ＳＡＢＬＥの状態（動作を禁止することを指令する状
態）になるＥ／Ｄ信号（ＥＮＡＢＬＥ／ＤＩＳＡＢＬＥ
信号）を駆動信号出力回路３ｂに与える。駆動信号出力
回路３ｂは、ＣＰＵ３ａからＥＮＡＢＬＥ信号が与えら
れている状態で駆動指令信号Ｓｕ´，Ｓｖ´，Ｓｘ´及
びＳｙ´が与えられたときにスイッチ素子（図示の例で
はＦＥＴ）Ｆｕ，Ｆｖ，Ｆｘ及びＦｙのゲートにそれぞ
れ駆動信号Ｓｕ，Ｓｖ，Ｓｘ及びＳｙを与える。

【００１６】負荷接続端子５ｕ，５ｖ間には、コネクタ
８を介して適宜の負荷９が接続される。

【００１７】ＣＰＵ３ａは、インバータ回路２のブリッ
ジの対角位置にあるスイッチ素子Ｆｕ，Ｆｙをオン状態
にする期間と他の対角位置にあるスイッチ素子Ｆｖ，Ｆ
ｘをオン状態にする期間とを交互に生じさせて直流電源
部１の出力電圧を交流電圧に変換するべく、インバータ
回路のスイッチ素子をオン状態にすることを指令する駆
動指令信号Ｓｕ´，Ｓｙ´及びＳｖ´，Ｓｘ´を発生す
る。

【００１８】ＣＰＵ３ａはまた、負荷接続端子間に得る
交流電圧の波形を所望の波形とするために、インバータ
回路の上段のスイッチ素子に駆動信号を与えることを指
令する駆動指令信号Ｓｕ´，Ｓｖ´の少なくとも一方及
び下段のスイッチ素子に駆動信号を与えることを指令す
る駆動指令信号Ｓｘ´，Ｓｙ´のうちの少なくとも一方
を所定のデューティ比で断続する波形のＰＷＭ信号とし
て、該ＰＷＭ信号を一定のＰＷＭ周期Δｔで発生させ
る。これにより駆動信号Ｓｕ，Ｓｙのうちの少なくとも
一方及び駆動信号Ｓｖ，Ｓｘのうちの少なくとも一方を
所定のデューティ比で断続する波形として、インバータ
回路２から所望の波形の交流電圧をＰＷＭ変調した波形
の電圧を出力させる。

【００１９】上記ＰＷＭ信号は、Ｈレベル（高レベル）
とＬレベル（低レベルまたは零レベル）との２つの状態
をとる２値信号である。ＰＷＭ信号は、そのレベルがＨ
レベル及びＬレベルのいずれか一方のレベルにある期間
スイッチ素子をオン状態にすることを指令し、そのレベ
ルが他方のレベルにある期間スイッチ素子をオフ状態に
することを指令する。以下の説明では、ＰＷＭ信号がＨ
レベルにある期間が、スイッチ素子をオン状態に保つこ
とを指令する期間であるとする。

【００２０】本明細書では、インバータ回路のスイッチ
素子がオン状態になる期間ΔｔonがＰＷＭ周期Δｔの長
さに対して占める割合Δｔon／Δｔをスイッチ素子のオ
ンオフのデューティ比と呼ぶ。

【００２１】ＣＰＵ３ａは、例えば、その内部に有する
カウンタが所定の数のクロックパルスを計数する毎にイ
ンバータ回路のスイッチ素子をオン状態にするスイッチ
タイミングを検出して、各スイッチタイミングが検出さ
れる毎に内部割込みをかけ、その内部割込み処理におい
てそのスイッチタイミングでオンオフ制御が行われるス
イッチ素子のオンオフのデューティ比を演算する。そし
て、演算したデューティ比に基づいて、ＰＷＭ信号発生
用タイマにスイッチ素子のオン時間（スイッチ素子をオ
ン状態に保つ時間）をセットし、該タイマがオン時間の
計測を行っている間駆動指令信号を出力するポートの電
位をＨレベルとして、インバータ回路の所定のスイッチ
素子をオン状態にすることを指令するＰＷＭ信号（駆動
指令信号）を発生する。

【００２２】この場合、負荷接続端子間に得る交流出力
電圧の周期をＴとし、ＰＷＭ周期をΔｔとすると、ＣＰ
Ｕ３ａは、交流出力電圧の１サイクル当り、Ｔ／Δｔ回
内部割込みをかける。

【００２３】交流出力電圧の波形を正弦波形とする場
合、ｎ番目（ｎは０からＴ／Δｔまでの値をとる正の整
数）のスイッチタイミングでオンオフ制御されるスイッ
チ素子のオンオフの基準デューティ比Ｄo は下記の式に
より与えられる。

【００２４】 Ｄo ＝sin （２πｎΔｔ／Ｔ） …（１） ここで、ｎ＝０は交流出力電圧が負の半波から正の半波
に移行する際に生じる零点に対応している。

【００２５】図５は、負荷接続端子間に正弦波形の交流
電圧を得る場合のスイッチタイミングｔ0 ，ｔ1 ，…，
ｔq （ｑ＝Ｔ／Δｔ）と、（１）式により与えられる各
スイッチタイミングにおける基準デューティ比Ｄo との
関係を示したものである。同図においてａは負荷接続端
子間に得ようとする正弦波形の交流出力電圧、ΔｔはＰ
ＷＭ周期、ＶA は交流出力電圧ａの波高値、Ｖavは交流
出力電圧ａの平均値、Ｔは交流出力電圧の周期である。
図５に示すように、ＰＷＭ信号のデューティ比は正弦波
交流出力電圧ａの瞬時値の変化に伴って時間Δｔ毎に変
化する。インバータ回路２からは１サイクルの正弦波交
流電圧をｎ個に分割してＰＷＭ変調した波形を有する交
流電圧が出力される。

【００２６】図６は正弦波交流電圧ａと、該交流電圧ａ
をＰＷＭ変調した電圧ａ´の波形とを示している。ＰＷ
Ｍ変調された交流電圧ａ´をフィルタ４に通すことによ
り、高調波成分を除去して負荷接続端子５ｕ，５ｖ間に
滑らかな正弦波形の出力電圧ａを得ることができる。

【００２７】インバータ回路２から図６に示すようなＰ
ＷＭ変調された交流電圧ａ´を得る場合、インバータ回
路２のスイッチ素子Ｆｕ，Ｆｖ，Ｆｘ及びＦｙは、例え
ば図７に示すスイッチパターンでオンオフ制御される。
この例では、正弦波交流電圧の正の半波の期間スイッチ
素子Ｆｕがオン状態に保持され、スイッチ素子Ｆｕがオ
ン状態に保持されている間、該スイッチ素子Ｆｕの対角
位置にあるスイッチ素子Ｆｙが所定のデューティでオン
オフさせられる。このときオン状態に保持されるスイッ
チ素子Ｆｕと同じアームにあるスイッチ素子Ｆｘはオフ
状態に保持され、オンオフ制御されるスイッチ素子Ｆｙ
と同じアームにあるスイッチ素子Ｆｖはスイッチ素子Ｆ
ｙのオンオフ動作のパターンを反転させたパターンでオ
ンオフさせられる。また正弦波交流電圧の負の半波の期
間においては、スイッチ素子Ｆｖがオン状態に保持さ
れ、該スイッチ素子Ｆｖの対角位置にあるスイッチ素子
Ｆｘが所定のデューティでオンオフさせられる。このと
きスイッチ素子Ｆｖと同じアームにあるスイッチ素子Ｆ
ｙはオフ状態に保持され、オンオフ制御されるスイッチ
素子Ｆｘと同じアームにあるスイッチ素子Ｆｕはスイッ
チ素子Ｆｘのオンオフ動作のパターンを反転させたパタ
ーンでオンオフさせられる。インバータ回路２は、同じ
アームのスイッチ素子が同時にオン状態になって電源が
短絡される状態が生じることがないように制御される。

【００２８】上記のように、図７に示した例では、対角
位置にあるスイッチ素子のうち各アームの下段に位置す
るスイッチ素子をＰＷＭ信号によりオンオフ制御してい
る。各アームの下段のスイッチ素子（例えばＦｘ）をＰ
ＷＭ信号によりオンオフ制御する際には、同じアームの
上段スイッチ素子（例えばＦｕ）はオフ状態に保持して
もよいが、図７に示した例では、各アームの下段のスイ
ッチ素子をオンオフ制御する際に同じアームの上段のス
イッチ素子を下段のスイッチ素子のオンオフ動作パター
ンを反転させたパターンでオンオフさせている。このよ
うにすると、各アームの下段のスイッチ素子がオン状態
になった期間にフィルタ４のコンデンサに蓄積された電
荷を各アームの上段のスイッチ素子がオン状態になった
ときに逃すことができるため、負荷接続端子間に得られ
る交流電圧の波形をより正確に正弦波に近付けることが
できる。

【００２９】上記のインバータ発電装置では、ＰＷＭ信
号の周波数を高くすればする程交流電圧の１サイクルの
間にかかる割込みの回数が多くなって、出力電圧の波形
がより正弦波に近い滑らかな波形となる。しかしなが
ら、スイッチ素子のターンオン時間やターンオフ時間等
に起因して、コントローラ３´のＣＰＵ３ａがＰＷＭ信
号を発生してからスイッチ素子が実際に動作するまでに
要する遅延時間や、ＣＰＵの性能（内部処理時間等）を
考慮してＰＷＭ信号の周波数を決定する必要があるた
め、ＰＷＭ信号の周波数を無限に高くすることはできな
い。通常は、ＰＷＭ信号の周波数が１０ＫＨｚ程度に設
定され、このＰＷＭ信号の周波数に応じてフィルタ４の
コイルＬ1 ，Ｌ2 、コンデンサＣ1 ，Ｃ2 及び抵抗Ｒ1
の定数が決定される。

【００３０】コントローラ３´のＣＰＵ３ａは、負荷電
圧検出回路７とＡ／Ｄ変換器３ｄとを通して負荷接続端
子５ｕ，５ｖ間の電圧の瞬時値を示す瞬時データＡＮ０
を読み込む。

【００３１】ＣＰＵ３ａは、上記のようにして読み込ん
だ実際の交流電圧の瞬時値を負荷接続端子間に得ようと
する交流電圧の所望の瞬時値（マイクロコンピュータの
ＲＯＭに記憶されている。）と比較して、実際の交流電
圧の瞬時値と所望の瞬時値との偏差を零にするように各
スイッチタイミングにおけるスイッチ素子のオンオフの
デューティ比を修正する。これにより、負荷接続端子間
に所望の瞬時値を有する正弦波形の交流出力電圧を得
る。

【００３２】ＣＰＵ３ａはまた、負荷電流が許容値を超
えて、負荷電流検出回路６の出力信号の大きさが制限値
を超えたときに駆動信号出力回路３ｂに与えるＥ／Ｄ信
号（ＥＮＡＢＬＥ／ＤＩＳＡＢＬＥ信号）をＤＩＳＡＢ
ＬＥにする。このとき駆動信号出力回路３ｂは、インバ
ータ回路２の各スイッチ素子への駆動信号の供給を停止
して、インバータ回路２の動作を停止させ、インバータ
回路のスイッチ素子が過電流により破壊するのを防止す
る。

【００３３】図３に示した従来のインバータ発電装置の
交流出力電圧Ｖａ（平均値）と負荷電流Ｉａ（平均値）
との関係を与える特性は図８のようになる。交流出力電
圧Ｖａは無負荷時にＶaoを示し、負荷電流が流れると僅
かに低下するが、負荷電流がＩamaxに達するまでの間
は、交流出力電圧Ｖａがほぼ一定に保たれる。負荷電流
がＩamaxを超えると、直流電源部１´の出力電流が図４
のＩDmaxを超えて直流電源部１´の出力電圧が大きく低
下するため、コントローラ３´では制御仕切れなくなっ
て交流出力電圧Ｖａが低下し、その正弦波形を維持する
ことができなくなる。

【００３４】図９は、直流電源部１´の出力電圧と負荷
接続端子間に得られる交流出力電圧の波形との関係を示
したもので、同図の曲線イは直流電源部１´の出力電圧
が適正なとき（所望の交流出力電圧の波高値にほぼ等し
いとき）の波形を示している。また図９の曲線ロ及びハ
はそれぞれ直流電源部１´の出力電圧が適正な値よりも
低いとき、及び高いときの波形を示している。

【００３５】図３に示した従来のインバータ発電装置の
ように、負荷接続端子間の電圧をコントローラ３´にフ
ィードバックして、デューティ比を修正することにより
負荷接続端子間に所望の大きさを有する交流電圧を得る
ようにした場合には、直流電源部１´の出力電圧の変動
に対して、交流出力電圧の波形を維持することが難し
く、直流電源部１´の出力電圧が必要とする交流出力電
圧の波高値を下回る状態が生じたとき、及び直流電源部
１´の出力電圧が必要とする交流出力電圧の波高値を超
える状態が生じたときに、交流出力電圧の波形が歪むと
いう問題があった。 そこで、本発明者は先に、インバ
ータ回路のスイッチ素子のオンオフのデューティ比を直
流電源部１´の出力電圧に対して補正することを提案し
た。既提案の発明では、直流電源部１´の出力電圧ＶD
と負荷接続端子間に得る交流出力電圧の所望の波高値Ｖ
A とから補正係数Ｋv ＝ＶA ／ＶD を演算して、この補
正係数Ｋv と基準デューティ比Ｄo との積Ｋv ×Ｄo を
実デューティ比Ｄとし、この実デューティ比Ｄでインバ
ータ回路のスイッチ素子をオンオフさせることにより、
所望の波高値ＶA を有する交流出力電圧を得るようにし
た。

【００３６】このように、インバータ回路のスイッチ素
子のオンオフのデューティ比を直流電源部の出力電圧Ｖ
D に対して補正するようにすると、直流電源部の出力電
圧が変化しても負荷接続端子間に得られる交流出力電圧
の波高値を設定値に保つことができるため、直流電源部
の出力電圧を特に制御しなくても負荷接続端子間に所望
の波高値を有する交流出力電圧を得ることができ、交流
出力電圧の波形歪みを許容範囲に抑えることができる直
流電源部の出力電圧の変動範囲を従来よりも広くとるこ
とができる。

【００３７】

【発明が解決しようとする課題】上記のように、既提案
のインバータ発電装置では、電源部４の出力電圧のＶD
と負荷接続端子間に得る正弦波交流電圧の所望の波高値
ＶA とにより補正係数Ｋv を演算していたが、負荷に流
れる電流によっては、補正係数Ｋv を正確に決めること
ができなくなって、負荷接続端子間に負荷が接続されて
いるときの交流出力電圧Ｖa と、無負荷時の交流出力電
圧Ｖa0との間の差ΔＶa （図８参照）が大きくなるおそ
れがある。

【００３８】また既提案のインバータ発電装置では、電
圧補正係数を求めるために直流電源部の出力電圧を検出
する直流電圧検出回路を必要とするため、その分回路構
成が複雑になり、コストが高くなるのは避けられない。

【００３９】本発明の目的は、負荷時の出力電圧と無負
荷時の出力電圧との間に大きな差が生じるのを防ぐこと
ができるようにしたインバータ発電装置を提供すること
にある。

【００４０】本発明の他の目的は、直流電源部が出力す
る直流電圧を検出する回路を省略することができるよう
にしたインバータ発電装置を提供することにある。

【００４１】

【課題を解決するための手段】本発明が対象とするイン
バータ発電装置は、発電機を電源として直流電圧を出力
する直流電源部と、２ｍ個（ｍは２以上の整数）のスイ
ッチ素子をブリッジ接続して構成したスイッチ回路を有
するインバータ回路と、前記インバータ回路の出力から
高調波成分を除去するフィルタと、該フィルタの出力が
印加される負荷接続端子と、前記負荷接続端子間に所望
の波形の交流出力電圧を得るようにインバータ回路のス
イッチ素子を所定のデューティ比でオンオフ駆動するコ
ントローラとを備えたものである。

【００４２】本発明においては、上記コントローラを、
インバータ回路からフィルタを通して得られる交流出力
電圧の波形を所望の波形とするために必要なスイッチ素
子のオンオフのデューティ比を基準デューティ比Ｄo と
して演算する基準デューティ比演算手段と、負荷接続端
子間に得られる交流出力電圧を予め定めたサンプリング
タイミング毎に検出する負荷電圧検出手段と、負荷接続
端子間に得られる交流電圧の１／α周期またはα周期
（αは１以上の正の整数）の期間に負荷電圧検出回路が
検出する出力電圧の累積値が反映された値を設定値に等
しくするために基準デューティ比Ｄo に乗じる必要があ
る補正係数Ｋv を演算する補正係数演算手段と、補正係
数演算手段により演算された補正係数Ｋv を基準デュー
ティ比Ｄoに乗じて各スイッチタイミングにおけるスイ
ッチ素子の実デューティ比Ｄ＝Ｄo×Ｋv を演算する実
デューティ比演算手段と、実デューティ比Ｄでスイッチ
回路のスイッチ素子をオンオフさせるようにインバータ
回路の各スイッチ素子に駆動信号を与える駆動信号供給
手段とを備えた構成とする。

【００４３】上記のように、負荷接続端子間に得る交流
電圧の波形との関係で切りの良い期間（交流電圧の１／
４周期、１／２周期、１周期、２周期、３周期などの期
間）に負荷電圧検出回路が各サンプリングタイミングで
検出する出力電圧の累積値が反映された値（累積値、平
均値、実効値、実効値の二乗等）を設定値に等しくする
ために必要な電圧補正係数Ｋv を演算して、該補正係数
Ｋv を用いて各スイッチタイミングにおけるスイッチ素
子のオンオフ動作のデューティ比を演算するようにする
と、直流電源部の出力電圧を検出することなく、負荷接
続端子間に所定の波高値の交流電圧を得ることができ
る。従って、既提案の装置で必要とした直流電圧検出回
路を省略して回路構成の簡素化を図り、コストの低減を
図ることができる。

【００４４】また上記のように構成すると、負荷電流の
大きさの如何に係わりなく常に出力電圧の検出値の累積
値が反映された値が所定の値になるようにインバータ回
路のスイッチ素子のオンオフ動作のデューティ比が制御
されるため、負荷時の出力電圧（平均値または実効値）
と無負荷時の出力電圧との間に大きな差が生じるのを防
ぐことができる。

【００４５】

【発明の実施の形態】図１は、本発明が対象とするイン
バータ発電装置の構成例を示したもので、同図におい
て、１は直流電源部、２はインバータ回路、３はインバ
ータ回路２を制御するコントローラ、４はインバータ回
路から得られる交流電圧から高調波成分を除去するフィ
ルタ、５ｕ，５ｖは負荷接続端子、６は負荷電流検出回
路、７は負荷電圧検出回路である。

【００４６】図１に示した発電装置で用いる直流電源部
１は、内燃機関Ｅ／Ｇと、該内燃機関により駆動される
磁石発電機Ｇと、ダイオードＤu 〜Ｄw とＤx 〜Ｄz と
をブリッジ接続して構成した公知の全波整流器Ｒｅｃ
と、整流器Ｒｅｃの出力端子間に接続された電源コンデ
ンサＣｄとからなっている。

【００４７】このように、直流電源部１は、サイリスタ
を含まないダイオードブリッジ形の全波整流器Ｒｅｃを
用いて発電機Ｇの出力を整流するように構成されている
ため、発電機Ｇの交流出力を整流して得た直流電圧ＶD
がそのまま直流電源部１から出力され、直流電源部１の
出力電圧ＶD 対出力電流ＩD 特性は図２に示すようにな
る。

【００４８】コントローラ３は、ＣＰＵ３ａを有するマ
イクロコンピュータと、ＣＰＵ３ａから与えられる指令
に応じてインバータ回路２のスイッチ素子に駆動信号を
与える駆動信号出力回路３ｂと、負荷電流検出回路６か
ら与えられる負荷電流検出信号の大きさを設定値と比較
して、負荷電流検出信号の大きさが設定値を超えたとき
に過電流検出信号を発生する比較器３ｃと、負荷電圧検
出回路７から与えられる出力電圧検出信号をデジタル信
号に変換してＣＰＵ３ａに与えるＡ／Ｄ変換器３ｄとを
備えている。

【００４９】その他、インバータ回路２、フィルタ４、
負荷電圧検出回路７等の構成は図３に示した従来の発電
装置と同様である。

【００５０】コントローラのＣＰＵ３ａは、マイクロコ
ンピュータ内に設けられたＰＷＭ周期検出用カウンタ
が、ＰＷＭ周期Δｔに相当する所定個数のクロックパル
スを計数する毎にスイッチタイミングを検出する。ＣＰ
Ｕ３ａは、各スイッチタイミングをサンプリングタイミ
ングとして、負荷接続端子５ｕ，５ｖ間の電圧の瞬時値
を示す瞬時データＡＮ０を負荷電圧検出回路７とＡ／Ｄ
変換器３ｄとを通して読み込む。

【００５１】ＣＰＵ３ａは、ｎ番目（ｎは０からＴ／Δ
ｔまでの値をとる正の整数）のスイッチタイミングが検
出される毎に、前記（１）式で与えられる基準デューテ
ィ比Ｄo を演算する。この基準デューティ比Ｄo は、
（１）式を用いて実際に演算してもよく、予めＲＯＭに
記憶させた基準デューティ比演算用マップ（ｎとＤO と
の間の関係をテーブルの形で記憶したマップ）から読み
出したデータに補間演算を施す等の方法（マップ演算）
により行っても良い。このようにして基準デューティ比
Ｄo を演算する過程により基準デューティ比演算手段が
実現される。

【００５２】ＣＰＵ３ａはまた、負荷接続端子間に得る
正弦波交流電圧の１周期の期間に負荷電圧検出回路７が
各サンプリングタイミングで検出する交流出力電圧の瞬
時値Ｖavn の累積値ΣＶavn を、サンプリング回数ｎ＝
Ｔ／Δｔで割ることにより、負荷接続端子間に得られる
交流電圧の１周期の平均値Ｖavを演算する。この平均値
Ｖavは下記の式により与えられる。

【００５３】 Ｖav＝ΣＶavn ／（Ｔ／Δｔ） …（２） ここでΣＶavn は、ｎ＝０からＴ／Δｔまでの各サンプ
リングタイミングで検出された出力電圧の瞬時値Ｖavn
を順次積算することを意味する。

【００５４】ＣＰＵ３ａは、上記出力電圧の平均値Ｖav
を予め定めた設定値に等しくするために基準デューティ
比Ｄo に乗じる必要がある電圧補正係数Ｋv を演算す
る。マイクロコンピュータ内のＲＯＭには、出力電圧の
平均値Ｖavと上記電圧補正係数Ｋv との関係を与える補
正係数演算用２次元マップが記憶されている。ＣＰＵ３
ａは、上記平均値Ｖavを演算する毎にこのマップを用い
て電圧補正係数Ｋv を演算する。この電圧補正係数Ｋv
を演算する過程により補正係数演算手段が実現される。

【００５５】ＣＰＵ３ａは、上記のようにして求めた電
圧補正係数Ｋv を基準デューティ比Ｄo に乗じて実デュ
ーティ比Ｄ＝Ｄo ×Ｋv を演算し、この実デューティ比
Ｄでインバータ回路のスイッチ素子をオンオフさせるよ
うに駆動信号出力回路３ｂに駆動指令信号Ｓｕ´，Ｓｖ
´，Ｓｘ´及びＳｙ´を与える。

【００５６】駆動信号出力回路３ｂは、ＣＰＵ３ａから
駆動指令信号が与えられているインバータ回路２のスイ
ッチ素子に駆動信号を与えて、インバータ回路２から正
弦波交流電圧をＰＷＭ変調した波形の交流電圧を出力さ
せる。

【００５７】図１の発電装置では、演算された実デュー
ティ比と予め定められたスイッチパターンでＣＰＵ３ａ
が駆動指令信号を発生する過程と、該駆動指令信号に応
じてインバータ回路２に駆動信号を与える駆動信号出力
回路３ｂとにより、駆動信号供給手段が実現される。

【００５８】上記のように、負荷接続端子間に得る正弦
波交流電圧の平均値を求めて、該平均値を設定値に等し
くするために基準デューティ比Ｄo に乗じる必要がある
電圧補正係数Ｋv を演算し、該補正係数Ｋv を用いて次
のスイッチタイミングにおけるスイッチ素子のオンオフ
動作のデューティ比を演算するようにすると、電源部１
の出力電圧を検出することなく、負荷接続端子間に所定
の平均値を有する交流電圧を得ることができる。従っ
て、既提案のインバータ発電装置で必要とした直流電圧
検出回路を省略して回路構成の簡素化を図り、コストの
低減を図ることができる。

【００５９】また上記のように構成すると、常に交流出
力電圧の瞬時値の検出値の累積値が所定の値になるよう
にインバータ回路のスイッチ素子のオンオフ動作のデュ
ーティ比が制御されるため、負荷時の出力電圧（平均値
または実効値）と無負荷時の出力電圧との間に大きな差
が生じるのを防ぐことができ、負荷電流の変化に伴う電
圧変動率を小さくすることができる。

【００６０】上記の例では、交流出力電圧の１周期の期
間に亘って出力電圧の平均値を求めたが、交流出力電圧
の波形との関係で切りの良い期間、例えば、交流出力電
圧の１／４周期、１／２周期、１周期、２周期、３周期
等の期間に亘って交流出力電圧の平均値を求めて、該平
均値を設定値に等しくするために基準デューティ比Ｄo
に乗じる必要がある電圧補正係数Ｋv を演算するように
してもよい。

【００６１】また電圧補正係数Ｋv は、必ずしも交流出
力電圧の平均値を設定値に等しくするために必要な値と
する必要はなく、実効値Ｖrms や実効値の二乗あるいは
出力電圧の瞬時値のサンプリング値Ｖavn の累積値ΣＶ
avn を設定値に等しくするために必要な値にするように
しても良い。

【００６２】交流出力電圧の実効値Ｖrms は下記の式に
より演算される。

【００６３】 Ｖrms ＝｛（Δｔ／Ｔ）Σ（Ｖav）² ｝^1/2 …（３） 要するに、本発明でＣＰＵが実現する補正係数演算手段
は、負荷接続端子５ｕ，５ｖ間に得る正弦波交流電圧の
波形との関係で切りが良い期間［正弦波交流電圧の１／
α周期またはα周期（ｍは１以上の正の整数）の期間］
に負荷電圧検出回路７が各サンプリングタイミング（イ
ンバータ回路のスイッチ素子のスイッチタイミング）で
検出する出力電圧の累積値ΣＶavが反映された値（累積
値そのもの、平均値、実効値または実効値の二乗等）を
設定値に等しくするために基準デューティ比Ｄo に乗じ
る必要がある補正係数Ｋv を演算するものであれば良
い。

【００６４】即ち、本発明においては、電圧補正係数Ｋ
v を演算するために用いるマップとして、交流出力電圧
の平均値と電圧補正係数Ｋv との関係を与えるマップ、
交流出力電圧の実効値と電圧補正係数Ｋv との関係を与
えるマップ、交流出力電圧の実効値の二乗と電圧補正係
数Ｋv との関係を与えるマップ、交流出力電圧の瞬時値
のサンプリング値の累積値ΣＶavと電圧補正係数Ｋv と
の関係を与えるマップのいずれを用いてもよい。

【００６５】上記の例では、インバータ回路のスイッチ
素子としてＦＥＴを用いているが、該スイッチ素子はオ
ンオフ制御が可能なものであればよく、バイポーラトラ
ンジスタや、ＩＧＢＴ（絶縁ゲート形バイポーラトラン
ジスタ）等のスイッチ素子を用いてインバータ回路を構
成してもよい。

【００６６】上記の説明では、ＰＷＭ周期Δｔ毎に到来
するスイッチタイミングでインバータ回路のスイッチ素
子をオン状態にするとした。このようなタイミングでイ
ンバータ回路のスイッチ素子をオンオフ制御する場合、
スイッチ素子の動作を示すタイミングチャートは図１０
の（Ａ）のようになる。

【００６７】しかしながら、本発明はこのようなタイミ
ングでスイッチ素子をオンオフ駆動する場合に限定され
るものではなく、例えば、図１０（Ｂ）に示すようにＰ
ＷＭ周期毎に到来するタイミングでインバータ回路のス
イッチ素子がオフ状態になるように制御するようにして
もよく、図１０（Ｃ）に示すように、ＰＷＭ周期Δｔ毎
に到来するタイミングがスイッチ素子のオン期間の中心
に一致するように制御するようにしてもよい。この場合
もスイッチ素子のオンオフのデューティ比はΔｔon／Δ
ｔとなる。

【００６８】また図１０（Ｄ）に示すように、ＰＷＭ周
期ΔがΔｔ1 ，Δｔ2 ，…Δｔi ，…のように変化する
場合にも本発明を適用することができる。この場合、コ
ントローラは、スイッチ素子のオンオフのデューティ比
Δｔon1 ／Δｔ1 ，Δｔon2／Δｔ2 ，…，Δｔoni ／
Δｔi ，…のそれぞれに補正をかけることになる。

【００６９】上記の例では、負荷接続端子間に得る交流
電圧の波形を正弦波形としたが、鋸歯状波（三角波）
や、矩形波状の交流電圧を得る場合にも本発明を適用す
ることができる。

【００７０】上記の例では、マイクロコンピュータを用
いて、インバータ回路のスイッチ素子のオンオフ制御を
デジタル的に行っているが、アナログ回路を用いてイン
バータ回路のスイッチ素子を所定のデューティ比でオン
オフ制御する場合にも本発明を適用することができる。

【００７１】上記の例では、インバータ回路のスイッチ
素子としてＦＥＴを用いているが、該スイッチ素子はオ
ンオフ制御が可能なものであればよく、バイポーラトラ
ンジスタや、ＩＧＢＴ（絶縁ゲート形バイポーラトラン
ジスタ）等のスイッチ素子を用いてインバータ回路を構
成してもよい。上記の例では、単相交流出力を得るよう
にインバータ回路２を構成しているが、３相交流出力を
得るインバータ回路を用いる場合にも本発明を適用する
ことができる。周知のように、３相交流出力を得るイン
バータ発電装置では、スイッチ素子を３相ブリッジ接続
した構成を有するスイッチ回路を備えたインバータ回路
が用いられる。一般に本発明は、２ｍ個（ｍは２以上の
整数）のスイッチ素子をブリッジ接続して構成したスイ
ッチ回路を有して該スイッチ回路のスイッチ素子を所定
の順序でオンオフさせることにより直流電源部が出力す
る直流電圧を交流電圧に変換するインバータ回路を用い
るインバータ発電装置に適用することができる。

【００７２】

【発明の効果】以上のように、本発明によれば、負荷接
続端子間に得る交流電圧の波形との関係で切りの良い期
間（交流電圧の１／４周期、１／２周期、１周期、２周
期、３周期などの期間）に負荷電圧検出回路が各サンプ
リングタイミングで検出する出力電圧の累積値が反映さ
れた値（累積値、平均値、実効値、実効値の二乗等）を
設定値に等しくするために必要な電圧補正係数Ｋv を演
算して、該補正係数Ｋvを用いてインバータ回路のスイ
ッチ素子のオンオフ動作のデューティ比を演算するよう
にしたので、直流電源部の出力電圧を検出することな
く、負荷接続端子間に所定の波高値の交流電圧を得るこ
とができる。従って、従来既提案のインバータ発電装置
で必要とした直流電圧検出回路を省略して回路構成の簡
素化を図り、コストの低減を図ることができる。

【００７３】また本発明によれば、常に出力電圧の検出
値の累積値が反映された値が所定の値になるようにイン
バータ回路のスイッチ素子のオンオフ動作のデューティ
比が制御されるため、負荷時の出力電圧（平均値または
実効値）と無負荷時の出力電圧との間に大きな差が生じ
るのを防ぐことができる。

【図面の簡単な説明】

【図１】本発明に係わるインバータ発電装置の構成例を
示した回路図である。

【図２】図１に示した発電装置の直流電源部の直流出力
電圧対出力電流特性の一例を示した線図である。

【図３】従来のインバータ発電装置の構成を示した回路
図である。

【図４】従来のインバータ発電装置の直流電源部の出力
電圧対出力電流特性を示した線図である。

【図５】本発明が対象とする発電装置において、基準電
圧を正弦波形とする場合の内部割込みタイミングとＰＷ
Ｍ信号のデューティ比との関係を示した波形図である。

【図６】インバータ発電装置のインバータ回路から得ら
れる交流電圧の波形の一例を示した波形図である。

【図７】本発明が対象とするインバータ発電装置のイン
バータ回路のスイッチ素子のオンオフパターンの一例を
示したタイミングチャートである。

【図８】図３に示したインバータ発電装置における直流
電源部の出力電圧対出力電流特性を示した線図である。

【図９】本発明が対象とするインバータ発電装置の交流
出力電圧の波形と直流電源部の出力電圧の大きさとの関
係を示した波形図である。

【図１０】インバータ回路のスイッチ素子をオンオフ駆
動するタイミングの種々の変形例を示したタイミングチ
ャートである。

【符号の説明】

１…直流電源部、２…インバータ回路、３…コントロー
ラ、４…フィルタ、５ｕ，５ｖ…負荷接続端子、６…負
荷電流検出回路、７…負荷電圧検出回路、８…コネク
タ、９…負荷、Ｅ／Ｇ…内燃機関、Ｇ…交流発電機、Ｒ
ｅｃ…整流器、Ｆｕ，Ｆｖ，Ｆｘ，Ｆｙ…スイッチ素子
（ＭＯＳＦＥＴ）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲葉 豊 静岡県沼津市大岡3744番地 国産電機株式 会社内 (72)発明者 榛葉 薫 静岡県沼津市大岡3744番地 国産電機株式 会社内 Ｆターム(参考） 5H007 BB05 CA02 CB04 CB05 CC03 CC12 DA03 DA06 DB01 DB05 DB12 DC02 DC04 DC05 EA02

Claims (2)

【特許請求の範囲】
1. 【請求項１】 発電機を電源として直流電圧を出力する
   直流電源部と、２ｍ個（ｍは２以上の整数）のスイッチ
   素子をブリッジ接続して構成したスイッチ回路を有する
   インバータ回路と、前記インバータ回路の出力から高調
   波成分を除去するフィルタと、前記フィルタの出力が印
   加される負荷接続端子と、前記負荷接続端子間に所望の
   波形の交流出力電圧を得るように前記インバータ回路の
   スイッチ素子を所定のデューティ比でオンオフ駆動する
   コントローラとを備えたインバータ発電装置において、 前記コントローラは、前記インバータ回路から前記フィ
   ルタを通して得られる交流出力電圧の波形を所望の波形
   とするために必要な前記スイッチ素子のオンオフのデュ
   ーティ比を基準デューティ比Ｄo として演算する基準デ
   ューティ比演算手段と、 前記負荷接続端子間に得られる交流出力電圧を予め定め
   たサンプリングタイミング毎に検出する負荷電圧検出手
   段と、 前記負荷接続端子間に得られる交流電圧の１／α周期ま
   たはα周期（αは１以上の正の整数）の期間に前記負荷
   電圧検出回路が検出する出力電圧の累積値が反映された
   値を設定値に等しくするために前記基準デューティ比Ｄ
   o に乗じる必要がある補正係数Ｋv を演算する補正係数
   演算手段と、 前記補正係数演算手段により演算された補正係数Ｋv を
   前記基準デューティ比Ｄo に乗じて各スイッチタイミン
   グにおけるスイッチ素子の実デューティ比Ｄ＝Ｄo ×Ｋ
   v を演算する実デューティ比演算手段と、 前記実デューティ比Ｄで前記スイッチ回路のスイッチ素
   子をオンオフさせるように前記インバータ回路の各スイ
   ッチ素子に駆動信号を与える駆動信号供給手段とを具備
   したことを特徴とするインバータ発電装置。
2. 【請求項２】 前記累積値から求めた前記交流電圧の平
   均値、実効値、実効値の二乗または前記累積値そのもの
   を前記累積値が反映された値として用いる請求項１に記
   載のインバータ発電装置。