JP2001309662A - インバータ発電装置 - Google Patents

Abstract

(57)【要約】 【課題】電圧変動率を小さくすることができるインバー
タ発電装置を提供する。 【解決手段】電源部４から得られる直流電圧をインバー
タ回路５により正弦波交流電圧に変換するために必要な
インバータ回路のスイッチ素子のデューティ比を基準デ
ューティ比Ｄo として演算する。電源部４の出力電圧Ｖ
D からインバータ回路５及びフィルタ７で生じる電圧効
果Ｖd を差し引いた電圧に対する交流出力電圧の波高値
ＶA の比を補正係数Ｋv ＝ＶA ／（ＶD −Ｖd ）として
演算し、この補正係数Ｋv と基準デューティ比Ｄo との
積を実デューティ比Ｄとする。実デューティ比Ｄでイン
バータ回路５のスイッチ素子をオンオフさせることによ
り負荷接続端子８ｕ，８ｖ間に所望の大きさの正弦波交
流電圧を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、発電機を電源とし
て直流電圧を発生する電源部の出力をインバータ回路を
用いて一定の周波数を有する交流電圧に変換するインバ
ータ発電装置に関する。

【０００２】

【従来の技術】内燃機関等の原動機により駆動される交
流発電機を電源とする電源装置として、交流発電機の出
力を整流して得た直流電圧を、インバータ回路により所
定の波高値と周波数とを有する交流電圧に変換するよう
にしたインバータ発電装置が多く用いられている。

【０００３】この種の発電装置は、発電機を電源として
直流電圧を発生する電源部と、２ｍ個（ｍは２以上の整
数）のスイッチ素子をブリッジ接続して構成したスイッ
チ回路を有して該スイッチ回路のスイッチ素子を所定の
順序でオンオフさせることにより電源部が出力する直流
電圧を交流電圧に変換するインバータ回路と、フィルタ
回路から一定の周期Ｔと一定の波高値ＶA とを有する所
望の波形の交流出力電圧を得るように、一定のＰＷＭ周
期Δｔ毎に到来するタイミングをスイッチタイミングと
して所定のスイッチ素子を所定のデューティ比でオンオ
フさせるコントローラと、インバータ回路の出力から高
調波成分を除去するフィルタと、フィルタの出力が印加
される負荷接続端子とを備えている。

【０００４】なお本明細書において、スイッチ素子のオ
ンオフの「デューティ比」とは、スイッチ素子がオン状
態になる期間ΔｔonのＰＷＭ周期Δｔに対する比（＝Δ
ｔon／Δｔ）をいう。

【０００５】この種の発電装置において、例えば交流出
力電圧の波形を正弦波とする場合には、ＰＷＭ周期Δｔ
毎に到来するｎ番目（ｎは０からＴ／Δｔまでの正の整
数）のスイッチタイミングにおいて、インバータ回路の
スイッチ素子を下記のデューティ比Ｄo でオンオフさせ
る。

【０００６】 Ｄo ＝ｓｉｎ（２πｎΔｔ／Ｔ） …（１） なお交流出力電圧の波形を正弦波とする場合、上記基準
デューティ比Ｄo は、上記のようにｓｉｎ関数を用いる
代りに、ｃｏｓ関数を用いて演算することもできる。

【０００７】ｎ番目のスイッチタイミングにおいて上記
デューティ比Ｄo でインバータ回路のスイッチ素子をオ
ンオフさせた場合、負荷接続端子間に得られる交流電圧
の波高値は、電源部からインバータ回路に与えられる直
流電圧ＶD により決まる。

【０００８】ところが、発電機を電源として直流電圧を
得るように構成された電源部は、その出力電圧対出力電
流特性がいわゆる垂下特性を有していて、負荷電流が変
化すると電源部から得られる直流電圧ＶD が大幅に変化
するため、負荷の変化に伴って負荷接続端子間に得られ
る正弦波交流出力電圧の波高値が大幅に変化し、負荷電
流の変化に対する出力電圧の変動率が大きくなるのを避
けられない。

【０００９】これを防ぐために、従来は、直流電源部の
出力電圧を設定値に保つように制御する制御回路を設け
ていたが、直流電源部の垂下特性が大きい場合には、負
荷電流の広範囲の変動に対してその出力電圧を一定に保
つことが難しいため、負荷接続端子間に得る交流出力電
圧の波形歪みを許容範囲に抑えて運転することができる
負荷の範囲が制限されるという問題があった。

【００１０】そこで本発明者は、交流出力電圧の波形を
所望の波形とするために必要なデューティ比［例えば
（１）式で与えられるデューティ比］Ｄo を基準デュー
ティ比とし、負荷接続端子間に得ようとする出力電圧の
波高値の設定値ＶA と直流電源部の出力電圧ＶD との比
ＶA ／ＶD を補正係数Ｋv として、この補正係数Ｋv
（＝ＶA ／ＶD ）と基準デューティ比Ｄo との積をｎ番
目のスイッチタイミングにおけるスイッチ素子の実デュ
ーティ比Ｄ＝Ｄo ×Ｋv とすることにより、デューティ
比を直流電源部の出力電圧に対して補正することを提案
した。

【００１１】このように、インバータ回路のスイッチ素
子のオンオフのデューティ比を直流電源部の出力電圧に
対して補正するようにすると、直流電源部の出力電圧が
変化しても負荷接続端子間に得られる交流出力電圧の波
高値を設定値に保つことができるため、直流電源部の出
力電圧を特に制御しなくても負荷接続端子間に所望の波
高値を有する交流出力電圧を得ることができる。

【００１２】

【発明が解決しようとする課題】上記のように、基準デ
ューティ比Ｄo に補正係数Ｋv を乗じることにより実デ
ューティ比Ｄを求めて、この実デューティ比Ｄで各スイ
ッチタイミングにおけるスイッチ素子のオンオフ動作を
行わせるようにした場合、補正係数Ｋv には、負荷電流
によりインバータ回路とフィルタとで生じる電圧降下が
反映されないため、無負荷時と負荷時とで負荷接続端子
間に得られる電圧に差が生じ、電圧変動率が無視できな
い大きさになるおそれがある。

【００１３】本発明の目的は、直流電源部の出力電圧を
制御せずに所望の大きさを有する交流出力電圧を得るこ
とができるだけでなく、インバータ回路とフィルタとで
生じる電圧降下の影響を無くして電圧変動率を小さく抑
えることができるようにしたインバータ発電装置を提供
することにある。

【００１４】

【課題を解決するための手段】本発明に係わるインバー
タ発電装置は、発電機を電源として直流電圧を発生する
電源部と、２ｍ個（ｍは２以上の整数）のスイッチ素子
をブリッジ接続して構成したスイッチ回路を有して該ス
イッチ回路のスイッチ素子を所定の順序でオンオフさせ
ることにより電源部が出力する直流電圧を交流電圧に変
換するインバータ回路と、所望の波形の交流出力電圧を
フィルタから得るようにインバータ回路のスイッチ素子
を所定のデューティ比でオンオフさせるコントローラ
と、インバータ回路の出力から高調波成分を除去するフ
ィルタと、フィルタの出力が印加される負荷接続端子
と、電源部が出力する直流電圧ＶD を検出する直流電圧
検出手段とを備えている。

【００１５】本発明においては、上記コントローラに、
交流出力電圧の波形を所望の波形とするために必要なス
イッチ素子のオンオフの基準デューティ比Ｄo と負荷電
流によりインバータ回路とフィルタとで生じる電圧降下
Ｖd を直流電圧ＶD から差し引いた電圧ＶD −Ｖd に対
する出力電圧の波高値ＶA の比Ｋv ＝ＶA ／（ＶD −Ｖ
d ）との積Ｄo ×Ｋv を実デューティ比Ｄとして演算す
る実デューティ比演算手段と、実デューティ比演算手段
により演算された実デューティ比Ｄでスイッチ回路のス
イッチ素子をオンオフさせるようにインバータ回路の各
スイッチ素子に駆動信号を与える駆動信号供給手段とを
設けた。

【００１６】上記のように、インバータ回路とフィルタ
とで生じる電圧降下を考慮して補正係数Ｋv を定める
と、無負荷時の交流出力電圧の大きさと負荷時の交流出
力電圧の大きさとをほぼ同一にすることができるため、
負荷電流の変化に対する出力電圧の変動率を小さくする
ことができる。

【００１７】なおブリッジ形のインバータ回路では、ブ
リッジの対角位置にある２つのスイッチ素子を通して各
瞬時の負荷電流が流れるため、該インバータ回路で生じ
る電圧降下はスイッチ素子の飽和電圧（サチュレーショ
ン電圧）Ｖceの２倍の値となる。

【００１８】

【発明の実施の形態】図１は、本発明が対象とするイン
バータ発電装置の構成例を示したもので、同図におい
て、１は内燃機関、２は内燃機関により駆動される３相
磁石式交流発電機である。以下に示す説明では、負荷接
続端子間に得る交流出力電圧の所望の波形を正弦波と
し、（１）式ににより基準デューティ比を演算するもの
とする。

【００１９】磁石式交流発電機２は、多極に構成されて
内燃機関１のクランク軸に取り付けられた磁石回転子
（図示せず。）と、３相結線された発電コイル２u 〜２
w を有する固定子とからなっている。

【００２０】３はダイオードＤｕ〜ＤｗとＤｘ〜Ｄｚと
を３相ブリッジ接続した整流器で、整流器３の３相の交
流入力端子３ｕ〜３ｗにそれぞれ発電機２の３相の出力
端子が接続され、整流器３の直流出力端子３ａ，３ｂ間
には平滑用コンデンサＣｄが接続されている。

【００２１】５はスイッチ素子としてＭＯＳＦＥＴ Ｆ
u 及びＦv とＦx 及びＦy とを用いたブリッジ形のイン
バータ回路（電力変換回路）で、このインバータ回路に
おいては、互いに直列に接続されたＭＯＳＦＥＴ Ｆu
及びＦX からなる第１のアームと、同じく直列に接続さ
れたＭＯＳＦＥＴ Ｆv 及びＦy からなる第２のアーム
とを並列に接続することによりＨブリッジ回路を構成し
ている。

【００２２】ＭＯＳＦＥＴ Ｆu ，Ｆv 及びＦx ，Ｆy
のドレインソース間にはそれぞれアノードが各ＦＥＴの
ソース側に向いた寄生ダイオードＤfu，Ｄfv及びＤfx，
Ｄfyが形成されている。

【００２３】インバータ回路５の対の入力端子５ａ及び
５ｂは整流器３の出力端子３ａ及び３ｂに接続され、イ
ンバータ回路５の対の出力端子５ｕ及び５ｖはそれぞれ
インダクタンスＬ1 及びＬ2 とコンデンサＣ1 とを備え
た低域通過形のフィルタ７を通して対の負荷接続端子８
ｕ及び８ｖに接続されている。負荷接続端子８ｕ及び８
ｖにはコンセントとプラグとからなる周知のコネクタ９
を通して負荷１０が接続されている。

【００２４】１１はインバータ回路５から負荷に供給さ
れる電流を検出する負荷電流検出回路、１２は演算増幅
器ＯＰ1 と該演算増幅器の入力端子を負荷接続端子８ｕ
及び８ｖに接続する抵抗Ｒｕ及びＲｖとからなる負荷電
圧検出回路で、負荷電流検出回路１１の出力及び負荷電
圧検出回路１２の出力は、インバータ回路５のスイッチ
素子を制御するコントローラ６に入力されている。

【００２５】また１３は直流電圧検出回路で、演算増幅
器ＯＰ2 と、該演算増幅器の入力端子を整流器３の直流
出力端子３ａ及び３ｂに接続する抵抗Ｒａ及びＲｂとか
らなっている。

【００２６】図示のコントローラ６は、ＦＥＴ Ｆｕ，
Ｆｖ，Ｆｘ及びＦｙをそれぞれ駆動する（オン状態にす
る）ことを指令する駆動指令信号Ｇｕ´，Ｇｖ´，Ｇｘ
´及びＧｙ´を発生するマイクロコンピュータのＣＰＵ
６ａと、ＣＰＵ６ａが発生する駆動指令信号Ｇｕ´，Ｇ
ｖ´，Ｇｘ´及びＧｙ´に応じてＦＥＴ Ｆｕ，Ｆｖ，
Ｆｘ及びＦｙのゲートにそれぞれ駆動信号Ｇｕ，Ｇｖ，
Ｇｘ及びＧｙを与える駆動信号出力回路６ｂと、負荷電
流検出回路１１の出力を基準信号と比較する比較器６ｃ
と、負荷電圧検出回路１２の出力をデジタル信号に変換
するＡ／Ｄ変換器６ｄと、直流電圧検出回路１３の出力
をデジタル信号に変換するＡ／Ｄ変換器６ｅとを備えて
いる。

【００２７】ＣＰＵ６ａは、インバータ回路５のブリッ
ジの対角位置にあるスイッチ素子Ｆｕ，Ｆｙをオン状態
にする期間と、他の対角位置にあるスイッチ素子Ｆｖ，
Ｆｘをオン状態にする期間とを交互に生じさせて、電源
部４が出力する直流電圧を交流電圧に変換するように駆
動指令信号Ｇｕ´，Ｇｙ´及びＧｖ´，Ｇｘ´を発生す
る。

【００２８】ＣＰＵ６ａはまた、負荷１０に印加する交
流電圧の波形を正弦波形とするために、インバータ回路
の上段のスイッチ素子に駆動信号を与えることを指令す
る駆動指令信号Ｇｕ´，Ｇｖ´及び下段のスイッチ素子
に駆動信号を与えることを指令する駆動指令信号Ｇｘ
´，Ｇｙ´のうちの少なくとも一方を所定のデューティ
比で断続する波形のＰＷＭ信号として、駆動信号Ｇｕ，
Ｇｖ及び駆動信号Ｇｘ，Ｇｙのうちの少なくとも一方を
所定のデューティ比で断続する波形とし、インバータ回
路５から正弦波形をＰＷＭ変調した波形を有する交流電
圧を出力させる。

【００２９】ＣＰＵ６ａはまた、インバータ回路２の動
作を許可する条件が成立しているときにＥＮＡＢＬＥの
状態（動作を許可することを指令する状態）になり、イ
ンバータ回路の動作を禁止する条件が成立した時にＤＩ
ＳＡＢＬＥの状態（動作を禁止することを指令する状
態）になるＥ／Ｄ信号（ＥＮＡＢＬＥ／ＤＩＳＡＢＬＥ
信号）を駆動信号出力回路６ｂに与える。駆動信号出力
回路６ｂは、ＣＰＵ６ａからＥＮＡＢＬＥ信号が与えら
れている状態で駆動指令信号Ｇｕ´，Ｇｖ´，Ｇｘ´及
びＧｙ´が与えられたときにＦＥＴ Ｆｕ，Ｆｖ，Ｆｘ
及びＦｙのゲートにそれぞれ駆動信号Ｇｕ，Ｇｖ，Ｇｘ
及びＧｙを与える。

【００３０】負荷接続端子間に正弦波交流電圧を得る場
合のインバータ回路５のＦＥＴ Ｆｕ，Ｆｘ，Ｆｖ及び
Ｆｙのスイッチングのパターンの一例を図２に示した。
この例では、正弦波交流電圧の正の半波の期間ＦＥＴ
Ｆｕがオン状態に保持され、ＦＥＴ Ｆｕがオン状態に
保持されている間、該ＦＥＴ Ｆｕの対角位置にあるＦ
ＥＴ Ｆｙが所定のデューティでオンオフさせられる。
またこのときオン状態に保持されるＦＥＴ Ｆｕと同じ
アームにあるＦＥＴ Ｆｘはオフ状態に保持され、オン
オフ制御されるＦＥＴ Ｆｙと同じアームにあるＦＥＴ
ＦｖはＦＥＴＦｙのオンオフパターンを反転させたパ
ターンでオンオフさせられる。また正弦波交流電圧の負
の半波の期間においては、ＦＥＴ Ｆｖがオン状態に保
持され、該ＦＥＴ Ｆｖの対角位置にあるＦＥＴ Ｆｘ
が所定のデューティでオンオフさせられる。このときＦ
ＥＴ Ｆｖと同じアームにあるＦＥＴ Ｆｙはオフ状態
に保持され、オンオフ制御されるＦＥＴ Ｆｘと同じア
ームにあるＦＥＴ ＦｕはＦＥＴ Ｆｘのオンオフ動作
のパターンを反転させたパターンでオンオフさせられ
る。このように、インバータ回路５は、同じアームのス
イッチ素子が同時にオン状態になって電源が短絡される
状態が生じることがないように制御される。

【００３１】上記のように、図２に示した例では、対角
位置にあるスイッチ素子のうち各アームの下段に位置す
るスイッチ素子をＰＷＭ信号によりオンオフ制御してい
る。各アームの下段のスイッチ素子（例えばＦｘ）をＰ
ＷＭ信号によりオンオフ制御する際には、同じアームの
スイッチ素子（例えばＦｕ）はオフ状態に保持してもよ
いが、図２に示した例では、各アームの下段のスイッチ
素子をオンオフ制御する際に同じアームの上段のスイッ
チ素子を下段のスイッチ素子のオンオフ動作パターンを
反転させたパターンでオンオフさせている。このように
すると、各アームの下段のスイッチ素子がオン状態にな
った期間にフィルタ４のコンデンサに蓄積された電荷
を、各アームの上段のスイッチ素子がオン状態になった
ときに逃すことができるため、負荷接続端子間に得られ
る交流電圧の波形をより正確に正弦波に近付けることが
できる。

【００３２】コントローラ６を構成するマイクロコンピ
ュータにはＰＷＭ周期検出用カウンタが設けられてい
て、該カウンタがＰＷＭ周期に相当する数のクロックパ
ルスを計数する毎にスイッチタイミングが検出される。

【００３３】コントローラ６のＣＰＵ６ａは、所定のＰ
ＷＭ周期Δｔでスイッチタイミングが検出される毎に内
部割込みをかけて、その内部割込み処理でｎ番目のスイ
ッチタイミングにおけるスイッチ素子のオンオフ動作の
デューティ比を演算する。そして、演算したデューティ
比に基いてＰＷＭ信号発生用タイマにスイッチ素子のオ
ン時間をセットし、該タイマがセットされたオン時間の
計時を行っている間ＰＷＭ信号を出力する出力ポートの
電位を第１の状態（例えば高レベルの状態）にしてＰＷ
Ｍ信号を発生させる。

【００３４】ここで、ＰＷＭ周期Δｔで発生するＰＷＭ
信号の周波数（ＰＷＭ周波数）をｆp 、出力波形の周波
数をｆo （周期Ｔ）とすると、出力波形の１サイクルの
期間（Ｔ）にｎ＝ｆp ／ｆo ＝Ｔ／Δｔ回内部割込みが
かけられることになる。

【００３５】図３は、負荷接続端子間に正弦波形の交流
電圧を得る場合の内部割込みタイミング（スイッチ素子
のスイッチタイミング）ｔ0 ，ｔ1 ，…，ｔq （ｑ＝Ｔ
／Δｔ）とＰＷＭ信号のデューティ比との関係を示した
もので、同図においてａは得ようとする正弦波交流電
圧、ΔｔはＰＷＭ周期、ＶA は正弦波交流電圧ａの波高
値、Ｖavは正弦波交流電圧ａの平均値、Ｔは正弦波交流
電圧ａの周期である。

【００３６】ＰＷＭ信号のデューティ比は正弦波交流電
圧ａの瞬時値の変化に伴って、時間（ＰＷＭ周期）Δｔ
毎に変化する。インバータ回路５からは１サイクルの正
弦波をｎ個に分割して、ＰＷＭ変調した波形の交流電圧
が出力される。このＰＷＭ変調された交流電圧をフィル
タに通すことにより、高調波成分を除去して負荷接続端
子８ｕ，８ｖ間に滑らかな正弦波形の出力電圧を得る。

【００３７】ＰＷＭ信号の周波数を高くすればする程交
流電圧の１サイクルの間にかかる割込みの回数が多くな
って、出力電圧の波形がより正弦波に近い滑らかな波形
となる。しかしながら、スイッチ素子のターンオン時間
やターンオフ時間等に起因して、コントローラ６のＣＰ
Ｕ６ａがＰＷＭ信号を発生してからスイッチ素子が実際
に動作するまでに要する遅延時間や、ＣＰＵの性能（内
部処理時間等）を考慮してＰＷＭ信号の周波数を決定す
る必要があるため、ＰＷＭ信号の周波数ｆp を無限に高
くすることはできない。通常ＰＷＭ信号の周波数ｆp は
１０ＫＨｚ程度に設定され、このＰＷＭ信号の周波数に
応じてフィルタのＬ（コイル）及びＣ（コンデンサ）の
定数が決定される。

【００３８】コントローラ６のＣＰＵ６ａは、各スイッ
チタイミングにおけるインバータ回路のスイッチ素子の
オンオフのデューティ比を演算するため、各スイッチタ
イミングをサンプリングタイミングとして、各スイッチ
タイミングが検出される毎に電源部４の直流出力電圧Ｖ
D のデータ（大きさ）ＡＮ１を直流電圧検出回路１３を
通して読み込むとともに、負荷電流検出回路１１が出力
する負荷電流の検出値を読み込む。ＣＰＵ６ａはまた、
各スイッチタイミングをサンプリングタイミングとして
負荷電圧検出回路１２とＡ／Ｄ変換器６ｂとを通して負
荷接続端子８ｕ，８ｖ間の電圧の瞬時値を示す瞬時デー
タＡＮ０を読み込む。

【００３９】正弦波のｎ番目のスイッチタイミングにお
いて、前述の（１）式により決まる基準デューティ比Ｄ
o でインバータ回路５の所定のＦＥＴをオンオフさせる
ようにした場合に負荷接続端子８ｕ，８ｖ間に得られる
出力電圧は、電源部４が出力する直流電圧ＶD により波
高値が決まる正弦波交流電圧となる。

【００４０】電源部４が出力する直流電圧ＶD は、出力
電流ＩD に対して例えば図４に示す曲線のように変化す
る。電源部４が図４に示すような垂下特性を有してい
て、負荷接続端子間に得る出力電圧の波高値の設定値を
ＶA とし、電源部の出力電圧ＶD がインバータ発電装置
の交流出力電圧の所望の波高値ＶA に等しい時に最大負
荷電流ＩDmaxが流れるように発電機が設計されていると
すると、電源電圧ＶD が交流出力電圧の所望の波高値Ｖ
A に等しい時の動作点はＰr となる。ここで直流電源部
４の出力電圧ＶD は出力電流ＩD により変化する。負荷
が要求する出力電流が直流電源部の最大負荷電流ＩDmax
よりも小さいＩ1 であったとすると、動作点はＰ1 とな
り、電源部４の出力電圧ＶD はＶB （＞ＶA ）まで上昇
してしまい、交流出力電圧の波高値が上昇してしまう。

【００４１】この電圧上昇を防ぐため、先に提案した発
明では、補正係数Ｋv ＝ＶA ／ＶDを演算して、この補
正係数Ｋv を基準デューティ比Ｄo に乗じることによ
り、実デューティ比Ｄ＝Ｄo ×Ｋv を求め、この実デュ
ーティ比Ｄでインバータ回路のスイッチ素子をオンオフ
させることにより、波高値がＶA の交流出力電圧を得る
ようにした。

【００４２】上記のようにして求めた補正係数Ｋv に
は、負荷電流によりインバータ回路５とフィルタ７とで
生じる電圧降下が反映されないため、無負荷時と負荷時
とで負荷接続端子間に得られる電圧に差が生じ、電圧変
動率が無視できない大きさになるおそれがある。上記の
ようして求めた補正係数Ｋv ＝ＶA ／ＶD を用いて実デ
ューティ比Ｄを決定した場合、負荷接続端子８ｕ，８ｖ
間に得られる交流電圧の平均値Ｖａと負荷電流の平均値
Ｉａとの関係は、例えば図６に破線で示した曲線イのよ
うになり、無負荷時の出力電圧Ｖaoと最大負荷電流Ｉam
axが流れた時の出力電圧Ｖa1との間に差ΔＶa が生じ
る。この差電圧ΔＶa は電圧補正を行わない場合に生じ
る差電圧に比べると充分に小さいが、負荷の種類によっ
ては、無負荷時の出力電圧と最大負荷時の出力電圧との
差電圧を更に小さくして、負荷電流に対する電圧変動率
を小さくすることが必要とされることがある。

【００４３】そこで、本発明においては、インバータ回
路５とフィルタ７とで生じる電圧降下Ｖd を考慮して、
電源部４の出力電圧ＶD から電圧降下Ｖd を差引いた電
圧ＶD −Ｖd に対する出力電圧の所望の波高値ＶA の比
ＶA ／（ＶD −Ｖd ）を補正係数Ｋv として用いるよう
にした。

【００４４】そのため、本発明においては、ＣＰＵ６ａ
に所定のプログラムを実行させることにより、ｎ番目
（ｎは０からＴ／Δｔまでの整数）の各スイッチタイミ
ングにおけるスイッチ素子（図１の例ではＦＥＴ）のオ
ンオフの基準デューティ比Ｄo＝ｓｉｎ（２πｎΔｔ／
Ｔ）を演算する基準デューティ比演算手段と、負荷電流
によりインバータ回路とフィルタとで生じる電圧降下Ｖ
d を演算する電圧降下演算手段と、各スイッチタイミン
グが検出される毎に上記電圧降下Ｖd を直流電圧ＶD か
ら差し引いた電圧ＶD −Ｖd に対する出力電圧の所望の
波高値ＶA の比ＶA ／（ＶD −Ｖd ）を補正係数Ｋv と
して演算する補正係数演算手段と、ｎ番目のスイッチタ
イミングにおける基準デューティ比Ｄo に補正係数演算
手段により演算されたｎ番目のスイッチタイミングにお
ける補正係数Ｋv を乗じてｎ番目のスイッチタイミング
におけるスイッチ素子のスイッチ動作の実デューティ比
Ｄ＝Ｄo ×Ｋv を演算する実デューティ比演算手段と、
該実デューティ比演算手段により演算された実デューテ
ィ比Ｄでスイッチ回路のスイッチ素子をオンオフさせる
ようにインバータ回路５の各スイッチ素子に駆動信号を
与える駆動信号供給手段とを実現する。駆動信号供給手
段は、演算した実デューティ比Ｄに基いてＰＷＭ信号発
生用タイマにスイッチ素子のオン時間をセットして、該
タイマがセットされたオン時間の計時を行っている間第
１の状態をとる駆動指令信号（ＰＷＭ信号）Ｇｕ´，Ｇ
ｖ´，Ｇｘ´，Ｇｙ´を発生させる手段と、該駆動指令
信号に応じてスイッチ素子Ｆｕ，Ｆｖ，Ｆｘ，Ｆｙに駆
動信号Ｇｕ，Ｇｖ，Ｇｘ，Ｇｙを与える駆動信号出力回
路６ｂとにより構成される。

【００４５】図１に示したインバータ回路５では、同時
に２つのＦＥＴを通して負荷電流が流れるため、該イン
バータ回路で生じる電圧降下は、各ＦＥＴの飽和電圧
（サチュレーション電圧）Ｖceの２倍の値になる。した
がって、負荷電流によりフィルタ７で生じる電圧降下を
Ｖf とすると、電圧降下はＶd ＝２Ｖce＋Ｖf で与えら
れる。

【００４６】上記のように、各スイッチタイミングでサ
ンプリングされる電源部の出力電圧ＶD からインバータ
回路５とフィルタ７とで生じる電圧降下Ｖd を差引いた
電圧ＶD −Ｖd に対する出力電圧の所望の波高値ＶA の
比ＶA ／（ＶD −Ｖd ）を補正係数Ｋv として用いて、
この補正係数を基準デューティ比Ｄo に乗じることによ
り実デューティ比を決定するようにすると、図６に実線
で示した曲線ロのように、無負荷時の出力電圧Ｖaoと最
大負荷時の出力電圧Ｖa ´との差電圧ΔＶa ´を小さく
することができるため、負荷電流の変化に伴う電圧変動
率を小さくすることができる。

【００４７】上記の例では、負荷電流によりインバータ
回路５とフィルタ７とで生じる電圧降下Ｖd を、演算に
より求めるとしたが、この電圧降下Ｖd の演算は、演算
式を用いて行ってもよく、ＲＯＭに記憶させたマップ
（負荷電流と電圧降下Ｖd との関係を与えるマップ）を
用いて行ってもよい。

【００４８】また電圧降下Ｖd の演算は、各スイッチタ
イミングが検出される毎に行ってもよく、出力電圧の波
高値ＶA が検出された際のみに行うようにしてもよい。

【００４９】更に、基準デューティ比及び補正係数の演
算を個別に行うことなく、実デューティ比Ｄと負荷電流
とスイッチタイミングを示す数ｎとの関係を与える実デ
ューティ比演算用マップをＲＯＭに記憶させておいて、
該実デューティ比演算用マップを用いて、負荷電流及び
ｎに対して実デューティ比Ｄを演算するようにしてもよ
い。

【００５０】また、電圧降下Ｖd が負荷電流の如何に係
わりなく一定であると見なせる場合には、該電圧降下の
演算は不要になる。

【００５１】更に、負荷１０のインピーダンスが一定で
ある場合には、電源部４の出力電圧ＶD の大きさから負
荷電流を推定できるので、直流電圧ＶD と電圧降下Ｖd
との関係を与えるマップを用いて電圧降下Ｖd を演算す
るようにしてもよい。

【００５２】また負荷インピーダンスが一定の場合に
は、実デューティ比Ｄと直流電源部の出力電圧ＶD とス
イッチタイミングを示す数ｎとの関係を与える実デュー
ティ比演算用マップをＲＯＭに記憶させておいて、該実
デューティ比演算用マップを用いて、直流電源部の出力
電圧ＶD 及びｎに対して実デューティ比Ｄを演算するよ
うにすることができる。

【００５３】ｎ番目のスイッチタイミンで求めた実デュ
ーティ比は、そのスイッチタイミングにおける実デュー
ティ比を決定するために用いてもよく、次のサイクルの
同じスイッチタイミングにおける実デューティ比を決定
するために用いてもよい。

【００５４】ＣＰＵ６ａはまた、負荷電流が許容値を超
えて、負荷電流検出回路１１の出力信号が基準信号を超
えたときにＥ／Ｄ信号をＤＩＳＡＢＬＥの状態にして駆
動信号出力回路６ｂからの駆動信号の出力を停止させ、
インバータ回路の動作を停止させる。

【００５５】上記の例では、インバータ回路のスイッチ
素子としてＦＥＴを用いているが、該スイッチ素子はオ
ンオフ制御が可能なものであればよく、バイポーラトラ
ンジスタや、ＩＧＢＴ（絶縁ゲート形バイポーラトラン
ジスタ）等のスイッチ素子を用いてインバータ回路を構
成してもよい。

【００５６】上記の例では、単相交流出力を得るように
インバータ回路５を構成しているが、３相交流出力を得
るインバータ回路を用いる場合にも本発明を適用するこ
とができる。周知のように、３相交流出力を得るインバ
ータ発電装置では、スイッチ素子を３相ブリッジ接続し
た構成を有するスイッチ回路を備えたインバータ回路が
用いられる。一般に本発明は、２ｍ個（ｍは２以上の整
数）のスイッチ素子をブリッジ接続して構成したスイッ
チ回路を有して該スイッチ回路のスイッチ素子を所定の
順序でオンオフさせることにより電源部が出力する直流
電圧を交流電圧に変換するインバータ回路を用いるイン
バータ発電装置に適用することができる。 上記の例で
は、ＰＷＭ周期Δｔ毎に到来するスイッチタイミングを
サンプリングタイミングとして負荷電流や電源部の出力
電圧のデータをサンプリングするようにしたが、データ
をサンプリングするタイミングはスイッチタイミングと
は別個に定めるようにしてもよい。

【００５７】上記の説明では、ＰＷＭ周期Δｔ毎に到来
するスイッチタイミングでインバータ回路のスイッチ素
子をオン状態にするとした。このようなタイミングでイ
ンバータ回路のスイッチ素子をオンオフ制御する場合、
スイッチ素子の動作を示すタイミングチャートは図７の
（Ａ）のようになる。

【００５８】しかしながら、本発明はこのようなタイミ
ングでスイッチ素子をオンオフ駆動する場合に限定され
るものではなく、例えば、図７（Ｂ）に示すようにＰＷ
Ｍ周期毎に到来するタイミングでインバータ回路のスイ
ッチ素子がオフ状態になるように制御するようにしても
よく、図７（Ｃ）に示すように、ＰＷＭ周期Δｔ毎に到
来するタイミングがスイッチ素子のオン期間の中心に一
致するように制御するようにしてもよい。この場合もス
イッチ素子のオンオフのデューティ比はΔｔon／Δｔと
なる。

【００５９】また図７（Ｄ）に示すように、ＰＷＭ周期
ΔがΔｔ1 ，Δｔ2 ，…Δｔi ，…のように変化する場
合にも本発明を適用することができる。この場合、コン
トローラは、スイッチ素子のオンオフのデューティ比Δ
ｔon1 ／Δｔ1 ，Δｔon2 ／Δｔ2 ，…，Δｔoni ／Δ
ｔi ，…のそれぞれに補正をかけることになる。

【００６０】上記の例では、負荷接続端子間に得る交流
電圧の波形を正弦波形としたが、鋸歯状波（三角波）
や、矩形波状の交流電圧を得る場合にも本発明を適用す
ることができる。

【００６１】上記の例では、マイクロコンピュータを用
いて、インバータ回路のスイッチ素子のオンオフ制御を
デジタル的に行っているが、アナログ回路を用いてイン
バータ回路のスイッチ素子を所定のデューティ比でオン
オフ制御する場合にも本発明を適用することができる。

【００６２】上記の例では、インバータ回路のスイッチ
素子としてＦＥＴを用いているが、該スイッチ素子はオ
ンオフ制御が可能なものであればよく、バイポーラトラ
ンジスタや、ＩＧＢＴ（絶縁ゲート形バイポーラトラン
ジスタ）等のスイッチ素子を用いてインバータ回路を構
成してもよい。

【００６３】上記の例では、単相交流出力を得るように
インバータ回路２を構成しているが、３相交流出力を得
るインバータ回路を用いる場合にも本発明を適用するこ
とができる。周知のように、３相交流出力を得るインバ
ータ発電装置では、スイッチ素子を３相ブリッジ接続し
た構成を有するスイッチ回路を備えたインバータ回路が
用いられる。一般に本発明は、２ｍ個（ｍは２以上の整
数）のスイッチ素子をブリッジ接続して構成したスイッ
チ回路を有して該スイッチ回路のスイッチ素子を所定の
順序でオンオフさせることにより直流電源部が出力する
直流電圧を交流電圧に変換するインバータ回路を用いる
インバータ発電装置に適用することができる。

【００６４】

【発明の効果】以上のように、本発明によれば、負荷電
流によりインバータ回路とフィルタとで生じる電圧降下
Ｖd を電源部の出力電圧ＶD から差引いた電圧（ＶD −
Ｖd ）に対する出力電圧ＶA の比ＶA ／（ＶD −Ｖd ）
を補正係数Ｋv として、この補正係数を正弦波形を得る
ための基準デューティ比Ｄo に乗じることにより、イン
バータ回路でＰＷＭ制御を行う際の実際のデューティ比
を求めるようにしたので、無負荷時の交流出力電圧の大
きさと負荷時の交流出力電圧の大きさとの差を小さくし
て、電圧変動率を小さくすることができる利点がある。

【図面の簡単な説明】

【図１】本発明に係わるインバータ発電装置の構成例を
示した回路図である。

【図２】図１の発電装置で用いるインバータ回路のスイ
ッチ素子のオンオフ動作を示したタイミングチャートで
ある。

【図３】本発明が対象とする発電装置において、基準電
圧を正弦波形とする場合の内部割込みタイミングとＰＷ
Ｍ信号のデューティ比との関係を示した波形図である。

【図４】図１に示した発電装置の電源部の直流電圧対出
力電流特性の一例を示した線図である。

【図５】図１に示した発電装置において、インバータ回
路及びフィルタで生じる電圧降下Ｖd を一定とした場合
の電源部の出力電圧対出力電流特性を示した線図であ
る。

【図６】従来のインバータ発電装置の出力電圧の平均値
Ｖa と出力電流の平均値Ｉa との関係及び本発明に係わ
るインバータ発電装置の出力電圧の平均値Ｖa と出力電
流の平均値Ｉa との関係を示した線図である。

【図７】インバータ回路のスイッチ素子をオンオフ駆動
するタイミングの種々の変形例を示したタイミングチャ
ートである。

【符号の説明】

１…内燃機関、２…３相磁石式交流発電機、３…整流
器、４…電源部、５…インバータ回路、６…コントロー
ラ、７…フィルタ、８ｕ，８ｖ…負荷接続端子、１０…
負荷。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲葉 豊 静岡県沼津市大岡3744番地 国産電機株式 会社内 (72)発明者 榛葉 薫 静岡県沼津市大岡3744番地 国産電機株式 会社内 Ｆターム(参考） 5H007 AA07 CA02 CB02 CB05 CC01 CC03 CC09 DA06 DB02 DB13 DC05 EA15

Claims (3)

【特許請求の範囲】
1. 【請求項１】 発電機を電源として直流電圧を発生する
   電源部と、２ｍ個（ｍは２以上の整数）のスイッチ素子
   をブリッジ接続して構成したスイッチ回路を有して該ス
   イッチ回路のスイッチ素子を所定の順序でオンオフさせ
   ることにより前記電源部が出力する直流電圧を交流電圧
   に変換するインバータ回路と、前記インバータ回路の出
   力から高調波成分を除去するフィルタと、前記フィルタ
   から所望の波形の交流出力電圧を得るように、前記イン
   バータ回路の所定のスイッチ素子を所定のデューティ比
   でオンオフさせるコントローラと、前記フィルタの出力
   が印加される負荷接続端子と、前記電源部が出力する直
   流電圧ＶB を検出する直流電圧検出手段とを備え、 前記コントローラは、前記交流出力電圧の波形を前記所
   望の波形とするために必要な前記スイッチ素子のオンオ
   フの基準デューティ比Ｄo と負荷電流により前記インバ
   ータ回路と前記フィルタとで生じる電圧降下Ｖd を前記
   直流電圧ＶD から差し引いた電圧ＶD −Ｖd に対する前
   記出力電圧の波高値ＶA の比Ｋv ＝ＶA／（ＶD −Ｖd
   ）との積Ｄo ×Ｋv を実デューティ比Ｄとして演算す
   る実デューティ比演算手段と、前記実デューティ比演算
   手段により演算された実デューティ比Ｄで前記スイッチ
   回路のスイッチ素子をオンオフさせるように前記インバ
   ータ回路の各スイッチ素子に駆動信号を与える駆動信号
   供給手段とを具備したことを特徴とするインバータ発電
   装置。
2. 【請求項２】 発電機を電源として直流電圧を発生する
   電源部と、２ｍ個（ｍは２以上の整数）のスイッチ素子
   をブリッジ接続して構成したスイッチ回路を有して該ス
   イッチ回路のスイッチ素子を所定の順序でオンオフさせ
   ることにより前記電源部が出力する直流電圧を交流電圧
   に変換するインバータ回路と、前記インバータ回路の出
   力から高調波成分を除去するフィルタと、前記フィルタ
   から所望の波形の交流出力電圧を得るように、前記イン
   バータ回路の所定のスイッチ素子を所定のデューティ比
   でオンオフさせるコントローラと、前記フィルタの出力
   が印加される負荷接続端子と、前記電源部が出力する直
   流電圧ＶD を検出する直流電圧検出手段とを備え、 前記コントローラは、前記交流出力電圧の波形を前記所
   望の波形とするために必要な前記スイッチ素子のオンオ
   フの基準デューティ比Ｄo を演算する基準デューティ比
   演算手段と、負荷電流により前記インバータ回路と前記
   フィルタとで生じる電圧降下Ｖd を前記直流電圧ＶD か
   ら差し引いた電圧ＶD −Ｖd に対する前記出力電圧の波
   高値ＶA の比ＶA ／（ＶD −Ｖd ）を補正係数Ｋv とし
   て演算する補正係数演算手段と、前記基準デューティ比
   Ｄo に前記補正係数演算手段により演算された補正係数
   Ｋv を乗じて前記スイッチ素子の実デューティ比Ｄ＝Ｄ
   o×Ｋv を演算する実デューティ比演算手段と、前記実
   デューティ比演算手段により演算された実デューティ比
   Ｄで前記スイッチ回路のスイッチ素子をオンオフさせる
   ように前記インバータ回路の各スイッチ素子に駆動信号
   を与える駆動信号供給手段とを具備したことを特徴とす
   るインバータ発電装置。
3. 【請求項３】 発電機を電源として直流電圧を発生する
   電源部と、２ｍ個（ｍは２以上の整数）のスイッチ素子
   をブリッジ接続して構成したスイッチ回路を有して該ス
   イッチ回路のスイッチ素子を所定の順序でオンオフさせ
   ることにより前記電源部が出力する直流電圧を交流電圧
   に変換するインバータ回路と、前記フィルタ回路から所
   望の波形の交流電圧を得るように、前記インバータ回路
   の所定のスイッチ素子を所定のデューティ比でオンオフ
   させるコントローラと、前記インバータ回路の出力から
   高調波成分を除去するフィルタと、前記フィルタの出力
   が印加される負荷接続端子と、前記電源部が出力する直
   流電圧ＶD を検出する直流電圧検出手段と、前記負荷接
   続端子を通して流れる負荷電流を検出する負荷電流検出
   手段とを備え、 前記コントローラは、前記交流出力電圧の波形を前記所
   望の波形とするために必要な前記インバータ回路のスイ
   ッチ素子のオンオフの基準デューティ比Ｄo を演算する
   基準デューティ比演算手段と、前記負荷電流により前記
   インバータ回路と前記フィルタとで生じる電圧降下Ｖd
   を演算する電圧降下演算手段と、前記直流電圧ＶD から
   前記電圧降下Ｖd を差し引いた電圧ＶD −Ｖd に対する
   前記出力電圧の波高値ＶA の比ＶA ／（ＶD −Ｖd ）を
   補正係数Ｋv として演算する補正係数演算手段と、前記
   基準デューティ比Ｄo に前記補正係数演算手段により演
   算された補正係数Ｋv を乗じて前記スイッチ素子の実デ
   ューティ比Ｄ＝Ｄo ×Ｋvを演算する実デューティ比演
   算手段と、前記実デューティ比演算手段により演算され
   た実デューティ比Ｄで前記スイッチ回路のスイッチ素子
   をオンオフさせるように前記インバータ回路の各スイッ
   チ素子に駆動信号を与える駆動信号供給手段とを具備し
   たことを特徴とするインバータ発電装置。