JP4511612B2 - Ａｇｃ回路 - Google Patents

Description

本発明は、デジタルテレビジョン信号およびアナログテレビジョン信号を受信可能なテレビジョンチューナ等に内蔵されるＡＧＣ回路に関する。

従来、テレビジョンチューナとして、デジタルテレビジョン信号受信用のＡＧＣ検波回路とアナログテレビジョン信号受信用のＡＧＣ検波回路とを備え、ＡＧＣアンプ回路のゲイン制御を行うＡＧＣ回路を有するものが知られている。例えば、図６に示すテレビジョンチューナ４１は、アンテナフィルタ４２、アンテナ同調回路４３、ＡＧＣアンプ回路４４、複同調回路４５、ミキサ回路４６を備え、ＡＧＣアンプ回路４４は入力信号レベルに応じて出力が一定になるようにゲインが制御される。ミキサ回路４６の後段には、ＩＦ同調回路４７、ＩＦアンプ回路４８、４９が順に接続されており、ＩＦアンプ回路４９の後段に、デジタル受信側としてデジタルＳＡＷフィルタ５１、ＧＣアンプ回路５２、デジタル復調回路５３、ＩＦＡＧＣ回路５４が接続され、アナログ受信側としてアナログＳＡＷフィルタ５５、アナログ復調回路５６が接続されている。

また、ＩＦアンプ回路４８には、増幅された中間周波信号を取り込むようにデジタルテレビジョン信号受信用のＡＧＣ検波回路５８が接続され、アナログ復調回路５６には、復調されたアナログ復調信号を取り込むようにアナログ受信用のＡＧＣ検波回路５９が接続されている。ＡＧＣアンプ回路４４は、デジタルテレビジョン信号受信用のＡＧＣ検波回路５８またはアナログテレビジョン信号受信用のＡＧＣ検波回路５９からＡＧＣ電圧が印加されるようになっている。

デジタルテレビジョン信号受信用のＡＧＣ検波回路５８は、ＩＦ同調回路４７から出力された中間周波信号に基づいてＡＧＣ電圧を生成し、アナログテレビジョン信号受信用のＡＧＣ検波回路５９は、アナログ復調回路５６から出力されたアナログ復調信号に基づいてＡＧＣ電圧を生成するようになっている。各ＡＧＣ検波回路５８、５９は、切替部６１を介してＡＧＣアンプ回路４４に選択的に接続され、ＡＧＣアンプ回路４４のゲイン制御を行うようになっている。

図７は、切替部６１およびその制御回路の具体的な構成図である。
図７に示すように、切替部６１の入力端６１ａには、デジタルテレビジョン信号受信用のＡＧＣ検波回路５８からＡＧＣ信号印加ラインＬ３が接続され、切替部６１の入力端６１ｂには、アナログテレビジョン信号受信用のＡＧＣ検波回路５９からＡＧＣ信号印加ラインＬ４が接続されている。デジタル受信側のＡＧＣ信号印加ラインＬ３の時定数が容量Ｃ５および抵抗Ｒ６で設定され、アナログ受信側のＡＧＣ信号印加ラインＬ４の時定数が容量Ｃ４、Ｃ６、抵抗Ｒ７で設定されている。切替部６１の出力端６１ｃにはＡＧＣアンプ回路４４が接続されている。

また、切替部６１には、トランジスタ６２が接続されており、切替部６１はトランジスタ６２の制御によって切り替え駆動するようになっている。切替部６１において、デジタルテレビジョン信号受信時にはアナログ受信側のＡＧＣ信号印加ラインＬ４を切り離し、アナログテレビジョン信号受信時にはデジタル受信側のＡＧＣ信号印加ラインＬ３を切り離すようになっている。このように、デジタル受信側のＡＧＣ信号印加ラインＬ３とアナログ受信側のＡＧＣ信号印加ラインＬ４とでは、時定数が大きく異なるので切替部６１が一方のＡＧＣ信号印加ラインを完全に切り離すことによりＡＧＣ信号印加ラインの時定数の不均衡による不具合を解消するようになっている。
特開２００３−１８９２０２号公報

しかしながら、上記したＡＧＣ回路５７においては、デジタル受信側のＡＧＣ信号印加ラインＬ３とアナログ受信側のＡＧＣ信号印加ラインＬ４とを切り離すために、切替部６１およびトランジスタ６２を備えていたので、回路規模が大きくなると共に、回路構成が煩雑になるという問題があった。

本発明は、かかる点に鑑みてなされたものであり、時定数が不均衡なＡＧＣ信号印加ラインによる不具合を簡易な回路構成で解消でき、回路規模を縮小することができるＡＧＣ回路を提供することを目的とする。

本発明のＡＧＣ回路は、増幅器のゲインを入力信号レベルに応じたＡＧＣ電圧により制御するＡＧＣ回路において、ＡＧＣ電圧の出力・非出力を切り替え可能な第１のＡＧＣ電圧発生回路と、ＡＧＣ電圧を常時出力する第２のＡＧＣ電圧発生回路と、一端が前記第１のＡＧＣ電圧発生回路の出力端に接続され、他端が前記第２のＡＧＣ電圧発生回路の出力端に接続された高インピーダンスな第１の抵抗と、前記第１の抵抗の他端とグランドとの間に設けられたスイッチング素子とを備え、前記スイッチング素子のオン・オフにより、前記増幅器にＡＧＣ電圧を出力する出力元を前記第１のＡＧＣ電圧発生回路と前記第２のＡＧＣ電圧発生回路とに切り替え可能としたことを特徴とする。

この構成によれば、高インピーダンスな第１の抵抗とスイッチング素子とにより増幅器にＡＧＣ電圧を出力する出力元が第１のＡＧＣ電圧発生回路と第２のＡＧＣ電圧発生回路とで切り替えられるため、切替部とトランジスタ等のスイッチング素子とを備えた構成と比較して回路規模を縮小することができる。
また、ＡＧＣ電圧の出力元が切替可能なため、例えば、デジタルテレビジョン信号およびアナログテレビジョン信号の受信選択に応じてＡＧＣ電圧の出力元を切り替えることができ、デジタルテレビジョン信号側のＡＧＣ信号印加ラインとアナログ受信側のＡＧＣ信号印加ラインの時定数の不均衡による不具合を簡易な回路構成で解消することができる。

また本発明は、上記ＡＧＣ回路において、前記第１のＡＧＣ電圧発生回路のＡＧＣ電圧を前記増幅器に出力する場合には、前記第１のＡＧＣ電圧発生回路のＡＧＣ電圧を出力状態とするとともに、前記スイッチング素子をオンにして前記第２のＡＧＣ電圧発生回路の出力端を、前記スイッチング素子を介してグランドに接続し、前記第２のＡＧＣ電圧発生回路のＡＧＣ電圧を前記増幅器に出力する場合には、前記第１のＡＧＣ電圧発生回路のＡＧＣ電圧を非出力状態とするとともに、前記スイッチング素子をオフにして前記第１の抵抗を介して前記第２のＡＧＣ電圧発生回路のＡＧＣ電圧を出力することを特徴とする。

この構成によれば、ＡＧＣ電圧の出力元が第１のＡＧＣ電圧発生回路の場合、スイッチング素子のオンにより、ＡＧＣ電圧が常時出力される第２のＡＧＣ電圧発生回路の出力端がグランドに接続されるため、第１のＡＧＣ電圧発生回路と第２のＡＧＣ電圧発生回路とを電気的に切り離すことができる。一方、ＡＧＣ電圧の出力元が第２のＡＧＣ電圧発生回路の場合、第１のＡＧＣ電圧が非出力状態であるため、スイッチング素子のオフにより、第１の抵抗を介して第２のＡＧＣ電圧発生回路からＡＧＣ電圧が出力されても、第１のＡＧＣ電圧発生回路と第２のＡＧＣ電圧発生回路とを電気的に切り離すことができる。

また本発明は、上記ＡＧＣ回路において、前記第１のＡＧＣ電圧発生回路の出力端と前記第１の抵抗の一端との間に第２の抵抗を接続し、前記第１の抵抗の他端とグランドとの間に第３の抵抗を接続し、前記第１の抵抗および前記第３の抵抗の接続点と前記第２のＡＧＣ電圧発生回路の出力端との間に第４の抵抗を接続したことを特徴とする。

また本発明は、上記ＡＧＣ回路において、前記第３の抵抗と前記第４の抵抗との比を、前記第１の抵抗と前記第２の抵抗との比と略同一としたことを特徴とする。

この構成によれば、第３の抵抗と第４の抵抗との比が、第１の抵抗と第２の抵抗との比と略同一であるため、第１のＡＧＣ電圧発生回路から出力された第１の抵抗および第２の抵抗による分圧後の最大ＡＧＣ電圧と、第２のＡＧＣ電圧発生回路から出力された第３の抵抗および第４の抵抗による分圧後の最大ＡＧＣ電圧とを略同一とすることができる。

また本発明は、上記ＡＧＣ回路において、前記第２のＡＧＣ電圧発生回路の出力端とグランドとの間に第１の容量を接続し、前記第２のＡＧＣ電圧発生回路からのＡＧＣ電圧を平滑化したことを特徴とする。

この構成によれば、第２のＡＧＣ電圧発生回路から出力されたＡＧＣ電圧を平滑化することができる。

また本発明は、上記ＡＧＣ回路において、前記第１の抵抗の一端とグランドとの間に第２の容量を接続し、前記第１のＡＧＣ電圧発生回路の出力するＡＧＣ電圧を前記増幅器に印加する第１のＡＧＣ信号印加ラインの時定数を、前記第２の容量の容量値と前記第２の抵抗の抵抗値とで設定したことを特徴とする。

この構成によれば、第２の容量の容量値と第２の抵抗の抵抗値とにより第１のＡＧＣ電圧発生回路からの第１のＡＧＣ信号印加ラインの時定数を設定することができる。

また本発明は、上記ＡＧＣ回路において、前記第２のＡＧＣ電圧発生回路の出力するＡＧＣ電圧を前記増幅器に印加する第２のＡＧＣ信号印加ラインの時定数を、前記第１の容量の容量値と前記第１の抵抗の抵抗値と前記第３の抵抗の抵抗値と前記第４の抵抗の抵抗値とで設定したことを特徴とする。

この構成によれば、第１の容量の容量値と第１の抵抗の抵抗値と第３の抵抗の抵抗値と第４の抵抗の抵抗値とにより第２のＡＧＣ電圧発生回路からの第２のＡＧＣ信号印加ラインの時定数を設定することができる。

また本発明は、上記ＡＧＣ回路において、デジタル・アナログ対応テレビジョンチューナに使用され、前記第１のＡＧＣ電圧発生回路は、中間周波信号を基にデジタルテレビジョン信号受信時に使用されるＡＧＣ電圧を生成し、前記第２のＡＧＣ電圧発生回路は、アナログ復調信号を基にアナログテレビジョン信号受信時に使用されるＡＧＣ電圧を生成することを特徴とする。

この構成によれば、中間周波信号に基づいて生成されたＡＧＣ電圧によりデジタルテレビジョン信号受信時における増幅器のゲイン制御をすることができ、アナログ復調信号に基づいて生成されたＡＧＣ電圧によりアナログテレビジョン信号受信時における増幅器のゲイン制御をすることができる。

本発明によれば、時定数が不均衡なＡＧＣ信号印加ラインによる不具合を簡易な回路構成で解消でき、回路規模を縮小することができる。

以下、本発明の実施の形態について添付図面を参照して詳細に説明する。図１は、本発明の実施の形態に係るテレビジョンチューナのブロック図である。

図１に示すように、テレビジョンチューナ１は、複数の電子部品からなる受信回路を備えて構成されており、図示しないアンテナ素子によって受信されたデジタルテレビジョン信号およびアナログテレビジョン信号を複数の電子部品を介して復調するようになっている。

アンテナ素子に受信された高周波信号は、アンテナ同調回路３において同調周波数成分が取り出され、ＡＧＣアンプ回路４において出力が一定になるように制御される。ＡＧＣアンプ回路４を通過した高周波信号は、複同調回路５を介してミキサ回路６に入力され、ミキサ回路６において中間周波信号に周波数変換される。ミキサ回路６で周波数変換された中間周波信号は、ＩＦ同調回路７においてＩＦ周波数成分が取り出され、ＩＦアンプ回路８において増幅される。

ＩＦアンプ回路８で増幅された中間周波信号は、デジタルＳＡＷフィルタ１１およびアナログＳＡＷフィルタ１２にそれぞれ入力されデジタルテレビジョン信号とアナログテレビジョン信号が取り出される。デジタルＳＡＷフィルタ１１を通過したデジタルテレビジョン信号は、ゲインコントロールアンプ回路１３を介してデジタル復調回路１４に入力され、デジタル復調回路１４において復調される。一方、アナログＳＡＷフィルタ１２を通過したアナログテレビジョン信号は、アナログ復調回路１５において復調される。

また、デジタルテレビジョン信号受信用の第１のＡＧＣ検波回路１６（第１のＡＧＣ電圧発生回路）は、ＩＦアンプ回路８で増幅された中間周波信号を取り込むようになっており、第１のＡＧＣ検波回路１６は、取り込んだ中間周波信号の信号レベルに応じてＡＧＣアンプ回路４をゲイン制御するＡＧＣ電圧を生成するようになっている。さらに、アナログテレビジョン信号受信用の第２のＡＧＣ検波回路１７（第２のＡＧＣ電圧発生回路）は、アナログ復調回路１５で復調されたアナログ復調信号を取り込むようになっており、第２のＡＧＣ検波回路１７は、取り込んだアナログ復調信号の信号レベルに応じてＡＧＣアンプ回路４をゲイン制御するＡＧＣ電圧を生成するようになっている。

第１のＡＧＣ検波回路１６は、図示しないホスト部から出力された制御信号およびＩＦアンプ回路８を通過した中間周波信号の信号レベルに応じたＡＧＣ電圧が制御ビットにより設定される。制御ビットは、３ビット信号から成り、図２に示すように、−７ｄＢｍから＋５ｄｂｍの間で２ｄＢｍ毎にＡＧＣ電圧の大きさを調整できるようになっている。また、制御ビットの全てに０が設定された場合には、スイッチング回路２２との接続がループオープンとされてＡＧＣ電圧が非出力とされる。このように、第１のＡＧＣ検波回路１６は、ＡＧＣ電圧の大きさをフィードバック制御するだけでなく、ＡＧＣ電圧が非出力の場合にはループオープンとなるようになっている。

第２のＡＧＣ検波回路１７は、アナログ復調回路１５で復調されたアナログ復調信号に基づいてＡＧＣ電圧が常時出力されるようになっている。

また、第１のＡＧＣ検波回路１６には、ＤＣスイッチ回路２１が接続されており、ＤＣスイッチ回路２１はＡＧＣアンプ回路４にＡＧＣ電圧を印加するＡＧＣ信号印加ラインＬ１、Ｌ２を切り替える切替信号をスイッチング回路２２に出力する。ＤＣスイッチ回路２１は、第１のＡＧＣ検波回路１６に設定される制御ビットの全てに０が設定されたループオープン以外の場合、第１のＡＧＣ検波回路１６を選択する切替信号（ｈｉｇｈレベル）をスイッチング回路２２に出力し、第１のＡＧＣ検波回路１６の制御ビットの全てに０が設定されたループオープンの場合、第２のＡＧＣ検波回路１７を選択する切替信号（ｌｏｗレベル）をスイッチング回路２２に出力するようになっている。なお、スイッチング回路２２の詳細については後述する。

本実施の形態では、ミキサ回路６と、ＩＦアンプ回路８と、ゲインコントロールアンプ回路１３と、バスインターフェース２７と、第１のＡＧＣ検波回路１６と、ＤＣスイッチ回路２１とを集積回路２４（ＭＯＰ−ＩＣ）で構成し、集積回路２４はバスインターフェース２７を介してホスト部に接続されている。また、アナログ復調回路１５と、バスインターフェース２８と、第２のＡＧＣ検波回路１７とをアナログ復調集積回路２５（アナログＶＩＦ−ＩＣ）で構成し、アナログ復調集積回路２５はバスインターフェース２８を介してホスト部に接続されている。また、本実施の形態のＡＧＣ回路は、第１のＡＧＣ検波回路１６と、第２のＡＧＣ検波回路１７と、スイッチング回路２２とを備えて構成されている。

スイッチング回路２２は、集積回路２４およびアナログ復調集積回路２５に接続されており、一方の入力端２２ａにデジタル受信側のＡＧＣ信号印加ラインＬ１が接続され、他方の入力端２２ｃにアナログ受信側のＡＧＣ信号印加ラインＬ２が接続されている。入力端２２ａには第１のＡＧＣ検波回路１６からＡＧＣ電圧が入力され、入力端２２ｂにはＤＣスイッチ回路２１から切替信号が入力され、入力端２２ｃには第２のＡＧＣ検波回路１７からＡＧＣ電圧が入力されるようになっている。また、スイッチング回路２２の出力端２２ｄは、ＡＧＣアンプ回路４に接続されている。

デジタル受信側のＡＧＣ信号印加ラインＬ１は、第２の抵抗Ｒ２と、第１のバイパスコンデンサＣ２（第２の容量）とを備えて構成され、アナログ受信側のＡＧＣ信号印加ラインＬ２は、第１の抵抗Ｒ１と、第３の抵抗Ｒ３と、第４の抵抗Ｒ４と、第５の抵抗Ｒ５と、平滑コンデンサＣ１（第１の容量）と、第２のバイパスコンデンサＣ３とを備えて構成されている。さらに、スイッチング回路２２は、デジタル受信側のＡＧＣ信号印加ラインＬ１とアナログ受信側のＡＧＣ信号印加ラインＬ２とを切り替えるスイッチング素子２９を備えている。

第２の抵抗Ｒ２の一端にはスイッチング回路２２の入力端２２ａが接続され、第２の抵抗Ｒ２の他端にはスイッチング回路２２の出力端２２ｄが接続されている。また、第２の抵抗Ｒ２の他端とグランドとの間には第１のバイパスコンデンサＣ２が設けられており、第１のバイパスコンデンサＣ２の容量値と第２の抵抗Ｒ２の抵抗値とによりデジタル受信側のＡＧＣ信号印加ラインＬ１の時定数が設定される。

第５の抵抗Ｒ５の一端にはスイッチング回路２２の入力端２２ｃが接続され、第５の抵抗Ｒ５の他端には第４の抵抗Ｒ４の一端が接続されている。第４の抵抗Ｒ４の他端とグランドとの間には第３の抵抗Ｒ３が接続されており、第４の抵抗Ｒ４と第３の抵抗Ｒ３との接続点とスイッチング回路２２の出力端２２ｄとの間には第１の抵抗Ｒ１が接続されている。

第５の抵抗Ｒ５の他端とグランドとの間には平滑コンデンサＣ１が設けられており、第２のＡＧＣ検波回路１７から出力されたＡＧＣ電圧が平滑化される。また、第５の抵抗Ｒ５の他端とグランドとの間には、平滑コンデンサＣ１に対して並列に高周波用の第２のバイパスコンデンサＣ３が設けられており、第１の抵抗Ｒ１の抵抗値と、第３の抵抗Ｒ３の抵抗値と、第４の抵抗Ｒ４の抵抗値と、第５の抵抗Ｒ５の抵抗値と、平滑コンデンサＣ１の容量値と、第２のバイパスコンデンサＣ３の容量値とによりアナログ受信側のＡＧＣ信号印加ラインＬ２の時定数が設定される。

トランジスタからなるスイッチング素子２９は、コレクタがアナログ受信側のＡＧＣ信号印加ラインＬ２の第１の抵抗Ｒ１および第４の抵抗Ｒ４間に接続され、エミッタがグランドに接続され、ベースが入力端２２ｂに接続されている。

第３の抵抗Ｒ３と第４の抵抗Ｒ４との抵抗値の比は、第１の抵抗Ｒ１と第２の抵抗Ｒ２の抵抗値の比と略同一となるように構成されており、第１のＡＧＣ検波回路１６からＡＧＣアンプ回路４に入力される第１の抵抗Ｒ１および第２の抵抗Ｒ２による分圧後の最大ＡＧＣ電圧と、第２のＡＧＣ検波回路１７からＡＧＣアンプ回路４に入力される第３の抵抗Ｒ３および第４の抵抗Ｒ４による分圧後の最大ＡＧＣ電圧とが略同一になっている。

また、第１の抵抗Ｒ１は、高インピーダンスであり、この第１の抵抗Ｒ１およびスイッチング素子２９によりＡＧＣ信号印加ラインＬ１、Ｌ２が切り替わるようになっている。以下、図３および図４を参照してＡＧＣ制御について説明する。図３はデジタルテレビジョン信号受信時におけるＡＧＣ制御の説明図であり、図４はアナログテレビジョン信号受信時におけるＡＧＣ制御の説明図である。

図３に示すように、デジタルテレビジョン信号受信の場合、ホスト部から入力電界レベルに応じた制御ビットが第１のＡＧＣ検波回路１６に設定されると、第１のＡＧＣ検波回路１６が出力状態となると共に、ＤＣスイッチ回路２１が第１のＡＧＣ検波回路１６の設定に応じて切替信号のレベルを切り替えてスイッチング素子２９にｈｉｇｈレベルの切替信号を出力し、スイッチング素子２９が導通状態となる。したがって、スイッチング素子２９が導通状態となるため、第１の抵抗Ｒ１とスイッチング素子２９とによりアナログ受信側のＡＧＣ信号印加ラインＬ２が切り離された状態となる。

この場合、第１のＡＧＣ検波回路１６から出力されたＡＧＣ電圧は、第２の抵抗Ｒ２を介してＡＧＣアンプ回路４に印加される。一方、第２のＡＧＣ検波回路１７から出力されたＡＧＣ電圧は、第１の抵抗Ｒ１が高インピーダンス素子であるため、第４の抵抗Ｒ４およびスイッチング素子２９を介してグランドに落とされる。よって、デジタルテレビジョン信号受信時は、第１のＡＧＣ検波回路１６から出力されたＡＧＣ電圧がＡＧＣアンプ回路４に印加されてゲイン制御が行われる。

図４に示すように、アナログテレビジョン信号受信の場合、ホスト部から入力電界レベルに応じた制御ビットが第１のＡＧＣ検波回路１６に設定されると、第１のＡＧＣ検波回路１６が非出力状態（ループオープン）となると共に、ＤＣスイッチ回路２１が第１のＡＧＣ検波回路１６の設定に応じて切替信号のレベルを切り替えてスイッチング素子２９にｌｏｗレベルの切替信号を出力し、スイッチング素子２９が非導通状態となる。したがって、第１のＡＧＣ検波回路１６がループオープン状態となるため、デジタル受信側のＡＧＣ信号印加ラインＬ１が切り離された状態となる。

この場合、第１のＡＧＣ検波回路１６からはＡＧＣ電圧が出力されず、第２のＡＧＣ検波回路１７から出力されたＡＧＣ電圧は、第４の抵抗Ｒ４および第１の抵抗Ｒ１を介してＡＧＣアンプ回路４に印加される。よって、アナログテレビジョン信号受信時は、第２のＡＧＣ検波回路１７から印加されたＡＧＣ電圧がＡＧＣアンプ回路４に入力されてゲイン制御が行われる。

このように、デジタルテレビジョン信号受信時には、スイッチング素子２９が導通状態となり、アナログ受信側のＡＧＣ信号印加ラインＬ２を電気的に切り離すことができ、アナログテレビジョン信号受信時には、デジタル受信側のＡＧＣ信号印加ラインＬ１がループオープン状態となって電気的に切り離すことができる。

以上のように、本実施の形態に係るＡＧＣ回路によれば、スイッチング素子２９と第１の抵抗Ｒ１とを追加する簡単な回路構成でデジタルテレビジョン信号およびアナログテレビジョン信号の受信選択に応じて、第１のＡＧＣ検波回路１６と第２のＡＧＣ検波回路１７とを切り替えられるため、回路規模を縮小することができる。
また、デジタルテレビジョン信号およびアナログテレビジョン信号の受信選択に応じて非選択側のＡＧＣ信号印加ラインが電気的に切り離されるため、ＡＧＣ信号印加ラインの時定数の不均衡による不具合を簡易な回路構成で解消することができる。

なお、本実施の形態においては、第１のＡＧＣ検波回路１６の制御ビットの設定に応じてスイッチング回路２２を制御する構成としたが、ホスト部の制御によりスイッチング回路２２を制御する構成としてもよいし、第２のＡＧＣ検波回路１７の制御によりスイッチング回路２２を制御する構成としてもよい。

この場合、ホスト部によりスイッチング回路２２を制御する場合には、図５（ａ）に示すように、バスインターフェース２７にＤＣスイッチ回路３３を接続し、ＤＣスイッチ回路３３から切替信号を出力してスイッチング回路２２を制御する。また、第２のＡＧＣ検波回路１７によりスイッチング回路２２を制御する場合には、図５（ｂ）に示すように、第２のＡＧＣ検波回路１７にＤＣスイッチ回路３７を接続し、ＤＣスイッチ回路３７から切替信号を出力してスイッチング回路２２を制御する。

また、今回開示された実施の形態は、全ての点で例示であってこの実施の形態に制限されるものではない。本発明の範囲は、上記した実施の形態のみの説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。

以上説明したように、本発明は、時定数が不均衡なＡＧＣ信号印加ラインによる不具合を簡易な回路構成で解消でき、回路規模を縮小することができるという効果を有し、特にデジタルテレビジョン信号およびアナログテレビジョン信号を受信可能なテレビジョンチューナ等に内蔵されるＡＧＣ回路に有用である。

本発明に係るＡＧＣ回路の実施の形態を示す図であり、テレビジョンチューナのブロック図である。 本発明に係るＡＧＣ回路の実施の形態を示す図であり、第１のＡＧＣ検波回路の制御ビットの一例を示す図である。 本発明に係るＡＧＣ回路の実施の形態を示す図であり、デジタルテレビジョン信号受信時におけるＡＧＣ制御の説明図である。 本発明に係るＡＧＣ回路の実施の形態を示す図であり、アナログテレビジョン信号受信時におけるＡＧＣ制御の説明図である。 本発明に係るＡＧＣ回路の変形例を示す図であり、（ａ）はホスト部によりスイッチング素子を制御する場合のテレビジョンチューナのブロック図であり、（ｂ）は第２のＡＧＣ検波回路によりスイッチング素子を制御する場合のテレビジョンチューナのブロック図である。 本発明に係るＡＧＣ回路の従来例を示す図である。 本発明に係るＡＧＣ回路の従来例を示す図である。

符号の説明

１ テレビジョンチューナ
３ アンテナ同調回路
４ ＡＧＣアンプ回路
５ 複同調回路
６ ミキサ回路
７ ＩＦ同調回路
８ ＩＦアンプ回路
１１ デジタルＳＡＷフィルタ
１２ アナログＳＡＷフィルタ
１３ ＧＣアンプ回路
１４ デジタル復調回路
１５ アナログ復調回路
１６ 第１のＡＧＣ検波回路（第１のＡＧＣ電圧発生回路）
１７ 第２のＡＧＣ検波回路（第２のＡＧＣ電圧発生回路）
２１ ＤＣスイッチ回路
２２ スイッチング回路
２２ａ、２２ｂ、２２ｃ 入力端
２４ 集積回路
２５ アナログ復調集積回路
２７、２８ バスインターフェース
２９ スイッチング素子
Ｒ１ 第１の抵抗
Ｒ２ 第２の抵抗
Ｒ３ 第３の抵抗
Ｒ４ 第４の抵抗
Ｒ５ 第５の抵抗
Ｃ１ 平滑コンデンサ（第１の容量）
Ｃ２ 第１のバイパスコンデンサ（第２の容量）
Ｃ３ 第２のバイパスコンデンサ
Ｌ１ デジタル受信側のＡＧＣ信号印加ライン
Ｌ２ アナログ受信側のＡＧＣ信号印加ライン

Claims (8)

1. 増幅器のゲインを入力信号レベルに応じたＡＧＣ電圧により制御するＡＧＣ回路において、
   ＡＧＣ電圧の出力・非出力を切り替え可能な第１のＡＧＣ電圧発生回路と、
   ＡＧＣ電圧を常時出力する第２のＡＧＣ電圧発生回路と、
   一端が前記第１のＡＧＣ電圧発生回路の出力端に接続され、他端が前記第２のＡＧＣ電圧発生回路の出力端に接続された高インピーダンスな第１の抵抗と、
   前記第１の抵抗の他端とグランドとの間に設けられたスイッチング素子とを備え、
   前記スイッチング素子のオン・オフにより、前記増幅器にＡＧＣ電圧を出力する出力元を前記第１のＡＧＣ電圧発生回路と前記第２のＡＧＣ電圧発生回路とに切り替え可能としたことを特徴とするＡＧＣ回路。
2. 前記第１のＡＧＣ電圧発生回路のＡＧＣ電圧を前記増幅器に出力する場合には、前記第１のＡＧＣ電圧発生回路のＡＧＣ電圧を出力状態とするとともに、前記スイッチング素子をオンにして前記第２のＡＧＣ電圧発生回路の出力端を、前記スイッチング素子を介してグランドに接続し、
   前記第２のＡＧＣ電圧発生回路のＡＧＣ電圧を前記増幅器に出力する場合には、前記第１のＡＧＣ電圧発生回路のＡＧＣ電圧を非出力状態とするとともに、前記スイッチング素子をオフにして前記第１の抵抗を介して前記第２のＡＧＣ電圧発生回路のＡＧＣ電圧を出力することを特徴とする請求項１に記載のＡＧＣ回路。
3. 前記第１のＡＧＣ電圧発生回路の出力端と前記第１の抵抗の一端との間に第２の抵抗を接続し、
   前記第１の抵抗の他端とグランドとの間に第３の抵抗を接続し、
   前記第１の抵抗および前記第３の抵抗の接続点と前記第２のＡＧＣ電圧発生回路の出力端との間に第４の抵抗を接続したことを特徴とする請求項１または請求項２に記載のＡＧＣ回路。
4. 前記第３の抵抗と前記第４の抵抗との比を、前記第１の抵抗と前記第２の抵抗との比と略同一としたことを特徴とする請求項３に記載のＡＧＣ回路。
5. 前記第２のＡＧＣ電圧発生回路の出力端とグランドとの間に第１の容量を接続し、前記第２のＡＧＣ電圧発生回路からのＡＧＣ電圧を平滑化したことを特徴とする請求項１ないし請求項４のいずれかに記載のＡＧＣ回路。
6. 前記第１の抵抗の一端とグランドとの間に第２の容量を接続し、
   前記第１のＡＧＣ電圧発生回路の出力するＡＧＣ電圧を前記増幅器に印加する第１のＡＧＣ信号印加ラインの時定数を、前記第２の容量の容量値と前記第２の抵抗の抵抗値とで設定したことを特徴とする請求項３ないし請求項５のいずれかに記載のＡＧＣ回路。
7. 前記第２のＡＧＣ電圧発生回路の出力するＡＧＣ電圧を前記増幅器に印加する第２のＡＧＣ信号印加ラインの時定数を、前記第１の容量の容量値と前記第１の抵抗の抵抗値と前記第３の抵抗の抵抗値と前記第４の抵抗の抵抗値とで設定したことを特徴とする請求項５に記載のＡＧＣ回路。
8. デジタル・アナログ対応テレビジョンチューナに使用され、
   前記第１のＡＧＣ電圧発生回路は、中間周波信号を基にデジタルテレビジョン信号受信時に使用されるＡＧＣ電圧を生成し、
   前記第２のＡＧＣ電圧発生回路は、アナログ復調信号を基にアナログテレビジョン信号受信時に使用されるＡＧＣ電圧を生成することを特徴とする請求項１ないし請求項７のいずれかに記載のＡＧＣ回路。

Images