JP4441073B2 - 半導体メモリ素子のパワー供給制御装置 - Google Patents
半導体メモリ素子のパワー供給制御装置 Download PDFInfo
- Publication number
- JP4441073B2 JP4441073B2 JP2000194551A JP2000194551A JP4441073B2 JP 4441073 B2 JP4441073 B2 JP 4441073B2 JP 2000194551 A JP2000194551 A JP 2000194551A JP 2000194551 A JP2000194551 A JP 2000194551A JP 4441073 B2 JP4441073 B2 JP 4441073B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- supply line
- bank
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 230000004044 response Effects 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 101100247319 Drosophila melanogaster Ras64B gene Proteins 0.000 description 8
- 101150076031 RAS1 gene Proteins 0.000 description 8
- 101100323157 Arabidopsis thaliana LAP1 gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、半導体メモリ素子のパワー供給制御装置に関し、特にチップを駆動する電源とデータ入出力に用いられる電源を動作モードに応じて共有して使用することによってノイズを減らし動作速度を速くした半導体メモリ素子のパワー供給制御装置に関する。
【０００２】
【従来の技術】
一般に、DRAMの場合には、半導体素子に供給される電源には、チップを駆動する電源と、データ入出力に用いられる電源とに区別がなく、いずれかひとつの電源がチップを駆動することに用いられると共にデータの入出力動作にも用いられている。
【０００３】
図１は、従来の電源供給ラインの連結方式を簡略化して示したブロックダイヤグラムである。
図１に示したように、従来の電源供給ラインは、DRAMの内部回路110 を駆動する第１電源供給ラインVcc と、データ入出力端150 を駆動する第２電源供給ラインとにより構成されている。
シンクロナス(synchronous)DRAM などの場合、データ入出力速度を速めながら、チップを動作させるのに用いられる第１電源供給ラインVcc と、データ入出力に用いられる第２電源供給ラインVccqとが分離されて用いられている。
【０００４】
【発明が解決しようとする課題】
しかしながら、こうした場合、リフレッシュ動作などではデータの入出力に用いられる第２電源供給ラインVccqからの電圧が印加されるにもかかわらず、動作に寄与することなく、チップの動作のみに関与する第１電源供給ラインのみが用いられるので、ノイズ(noise) が発生しやすく、これによってリフレッシュ時等の動作速度が落ちるといった課題があった。
【０００５】
本発明は、上記した課題に鑑みなされたものであって、動作モードに応じてチップを駆動する電源供給ラインとデータを入出力することに使用する電源供給ラインとを選択的に使用し、電源供給ラインで発生するノイズを最小化して動作速度を向上させることができる半導体メモリのパワー供給制御装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体メモリ素子のパワー供給制御装置は、内部回路にパワーを供給する第１電源ラインとデータ入出力端にパワーを供給する第２電源ラインとの間の連結を制御するスイッチイネーブル信号に応答して上記第１電源ラインと上記第２電源ラインとの連結を制御するスイッチ部と、アクティブモードでバンク毎にイネーブル化される各バンク別ローアドレスストローブ信号、リフレッシュ動作モードでイネーブル化されるセルフリフレッシュ信号、上記第１電源ライン、及び上記第２電源ラインからの信号を入力信号として上記スイッチイネーブル信号を生成する制御部とを備え、上記第１電源ラインと上記第２電源ラインとの間の電位差が所定の電位差以内で安定的に動作する場合、上記リフレッシュ動作モード時及びアクティブモードにおいて多数のバンクのいずれか一つのバンクのみアクティブである時、上記スイッチ部をイネーブル化して上記第１電源ラインと上記第２電源ラインとを連結することを特徴としている。
【０００７】
【発明の実施の形態】
以下、本発明に係る半導体メモリ素子のパワー供給制御装置の実施の形態を図面に基づいて説明する。
図２は、実施の形態にかかるパワー供給制御装置を示すブロックダイヤグラムである。
【０００８】
図中、210 は内部回路を示しており、この内部回路210 に接続された第１電源供給ラインVcc と、データ入出力端230 に接続された第２電源供給ラインVccqとの連結を制御するパワー供給制御装置は、上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとの連結を制御するスイッチイネーブル信号/sw＿enに応答して内部動作モードに応じて上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとの連結を制御するスイッチ部250 と、第１バンクのアクティブモードでイネーブル化される第１ローアドレスストローブ信号ras1、第２バンクのアクティブモードでイネーブル化される第２ローアドレスストローブ信号ras2、リフレッシュ動作モードでアクティブ化されるセルフリフレッシュ信号self＿ref、上記第１電源供給ラインVcc 、及び上記第２電源供給ラインVccqからの信号を入力信号として上記スイッチイネーブル信号/sw＿enを生成する制御部270 とにより構成されている。
【０００９】
上記スイッチ部250 は、ゲートに上記スイッチイネーブル信号/sw＿enが入力されるとソースドレイン経路を介して上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとを連結するPMOSトランジスタPM25よりなる。
【００１０】
図３は、本発明の実施の形態にかかる制御部270 の詳細を示す回路図である。
この制御部270 は、上記第１ローアドレスストローブ信号ras1と上記第２ローアドレスストローブ信号ras2とを比較し、上記第１バンクと上記第２バンクとの動作状態を比較したバンク比較信号bank＿comを生成するバンク比較部330 と、上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとからの信号を入力信号として上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとから上記所定の電位差ΔV 以内で電圧が供給された場合、電源比較信号Vcc＿com をイネーブル化させる電源比較部310 と、上記バンク比較信号bank＿comと上記電源比較信号Vcc＿com と上記セルフリフレッシュ信号self＿refとを入力信号として上記スイッチイネーブル信号/sw＿enを生成するスイッチイネーブル信号生成部350 とを含んで構成されている。
【００１１】
上記バンク比較部330 は、上記第１ローアドレスストローブ信号ras1と上記第２ローアドレスストローブ信号ras2とを論理和するNOR ゲートNOR33 及びインバータINV33 と、上記第１ローアドレスストローブ信号と上記第２ローアドレスストローブ信号とを否定論理積するNANDゲートND33と、上記インバータINV33 と上記NANDゲートND33からの出力信号を論理積して上記バンク比較信号を出力するNANDゲートND34及びインバータINV34 よりなる。
【００１２】
上記電源比較部310 は、上記第１電源供給ラインVcc からの信号と上記第２電源供給ラインVccqからの信号との信号差を感知及び増幅して第１比較信号Vcc＿d1及び第２比較信号Vcc＿d2を出力する差動増幅部311 、及び上記差動増幅部311 からの上記第２比較信号Vcc＿d2と上記第１比較信号Vcc＿d1をインバータINV31 により反転させた信号とを論理積して上記電源比較信号Vcc＿com を出力するNANDゲートND31及びインバータINV32 よりなる。
【００１３】
上記差動増幅部311 は、ゲートに上記差動増幅部311 への供給電圧が印加されるとソースドレイン経路を介して上記差動増幅部311 に電流を供給するNMOSトランジスタNM34と、ゲートに上記第１電源供給ラインVcc 信号が印加されると出力ノードN31 をプルダウンするNMOSトランジスタNM31と、ゲートに上記第２電源供給ラインVccq信号が印加されると上記第１比較信号Vcc＿d1をプルダウンするが、上記NMOSトランジスタNM31に比べて駆動力が大きいNMOSトランジスタNM32と、ゲートに上記第２電源供給ラインVccq信号が印加されると上記第２比較信号Vcc＿d2をプルダウンするが、上記NMOSトランジスタNM31に比べて駆動力が小さいNMOSトランジスタNM33と、ゲートに上記出力ノードN31 信号が印加されると上記出力ノードN31 をプルアップするPMOSトランジスタPM31と、ゲートに上記出力ノードN31 信号が印加されると上記第１比較信号Vcc＿d1をプルアップするPMOSトランジスタPM32と、ゲートに上記出力ノードN31 信号が印加されると上記第２比較信号Vcc＿d2をプルアップするPMOSトランジスタPM33を含んで構成されている。
【００１４】
上記スイッチイネーブル信号生成部350 は、上記セルフリフレッシュ信号self＿refと上記バンク比較信号bank＿comとを論理和するNOR ゲートNOR35 及びインバータINV35 と、上記インバータINV35 からの出力信号と上記電源比較信号Vcc＿com とを入力信号として上記スイッチイネーブル信号/sw＿enを生成するNANDゲートND35よりなる。
【００１５】
上記構成を有する制御部270 の動作を以下に述べる。
まず、上記スイッチイネーブル信号/sw＿enの生成について述べると、このスイッチイネーブル信号/sw＿enは、上記セルフリフレッシュ信号self＿refと、上記第１ローアドレスストローブ信号ras1と、上記第２ローアドレスストローブ信号ras2と、上記第１電源供給ラインVcc 信号と、上記第２電源供給ラインVccq信号とによって制御されて上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとの連結を制御している。
【００１６】
上記スイッチイネーブル信号/sw＿enは、リフレッシュ動作モードと、二つ以上のバンクが存在するメモリで一つのバンクのみアクティブモードに動作する動作モードとの２種類の場合のみにアクティブ化される信号である。
すなわち、互いに異なるバンクに入力されてバンクをアクティブ化する上記第１ローアドレスストローブ信号ras1と上記第２ローアドレスストローブ信号ras2とのいずれか一つが論理ハイにイネーブル化された場合や、セルフリフレッシュモードから論理ハイにイネーブル化される上記セルフリフレッシュ信号self＿refが論理ハイにイネーブル化された場合に上記スイッチイネーブル信号/sw＿enは、論理ローにアクティブ化される。
上記のような場合にPMOSトランジスタPM25がオンされるのでソースドレインに接続された第１電源供給ラインVcc と第２電源供給ラインVccqとが連結される。
【００１７】
上記リフレッシュ動作モードでは、データ入出力端230 に接続された上記第２電源供給ラインVccqの電源電圧が用いられないので、これをリフレッシュ動作を遂行する第１電源供給ラインVcc に連結して充分なパワーを内部回路210 へ供給することによって、ノイズの発生が少なくなり、安定的に動作し、セルに充分な電圧を印加できてリフレッシュタイムが増加する利点がある。
また、二つのバンクが同時に動作する場合と、セルフリフレッシュモードではない場合には、上記PMOSトランジスタPM25がオフされるので、上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとが分離されてデータ入出力端230 に比較的ノイズの少ない第２電源供給ラインVccqを介して電源が供給されるので、安定的なデータ入出力を行なわせることができる。
【００１８】
次に、図３を参照して上記のような信号の論理を有する上記スイッチイネーブル信号/sw＿enの生成過程について述べる。
上記スイッチイネーブル信号/sw＿enは、上記電源比較信号Vcc＿com がアクティブ化された状態で上記セルフリフレッシュself＿ref信号、または上記バンク比較信号bank＿comがアクティブ化される場合にイネーブル化される。
【００１９】
まず、上記電源比較部310 における上記電源比較信号Vcc＿com の生成について述べると、上記電源比較信号Vcc＿com は、上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとが一定の電位差ΔV 内にある場合にのみ" ハイ" にアクティブ化される信号である。これは上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとの間に大きな電位差が発生している場合には、上記スイッチイネーブル信号/sw＿enをディスエイブル化させ、上記第１電源供給ラインVccと上記第２電源供給ラインVccqとの間で電流が流れる可能性を防止するためである。
【００２０】
上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとの間の電位比較は、差動増幅部311 で行なわれる。上記差動増幅部311 は、上記第１電源供給ラインVcc に接続されたNMOSトランジスタNM31と、上記第２電源供給ラインVccqに接続されたNMOSトランジスタNM32、NM33とのサイズを異にして比較しており、上記NMOSトランジスタNM32は、上記NMOSトランジスタNM31に比べてサイズを大きくして駆動力を大きくしてあり、上記NMOSトランジスタNM33は、上記NMOSトランジスタNM31に比べてサイズを小さくして駆動力を小さくしてある。
【００２１】
したがって、上記第１電源供給ラインVcc で、ノイズによる所定の電圧変動ΔV を考慮した電圧であるVcc - ΔV が上記第２電源供給ラインVccqの電圧より大きい場合には、駆動力の差により上記第１比較信号Vcc＿d1は、" ハイ" にプルアップされて、上記電源比較信号Vcc＿com は、" ロー" に非アクティブ化されて上記PMOSトランジスタPM25をオフさせる。また、上記第１電源供給ラインVcc で、ノイズによる所定の電圧変動ΔV を考慮した電圧であるVcc + ΔV が上記第２電源供給ラインVccqの電圧に比べて小さい場合には、駆動力の差により上記第２比較信号Vcc＿d2は、" ロー" にプルダウンされて、上記電源比較信号Vcc＿com は、" ロー" に非アクティブ化されて上記PMOSトランジスタPM25をオフさせる。上記第１電源供給ラインVcc で、ノイズによる所定の電圧変動ΔV を考慮した電圧であるVcc ±ΔV と、第２電源供給ラインVccqの電圧との差がある一定の電圧レベル内にあるならば、駆動力の差により上記第１比較信号Vcc＿d1は、" ロー" にプルダウンされ、上記第２比較信号Vcc＿d2は、" ハイ" にプルアップされて上記電源比較信号Vcc＿com を論理" ハイ" にアクティブ化させる。
【００２２】
次に、上記バンク比較信号bank＿comについて述べると、上記バンク比較部330で、上記第１バンク及び上記第２バンクが全部アクティブモード状態で、上記第１ローアドレスストローブ信号ras1と上記第２ローアドレスストローブ信号ras2とが全部" ハイ" で印加されれば、上記NANDゲートND33からの出力が" ロー" になって、上記バンク比較信号bank＿comは、" ロー" にディスエイブル化される。上記第１バンクまたは上記第２バンクがアクティブモードである場合には、上記第１ローアドレスストローブ信号ras1、または上記第２ローアドレスストローブ信号ras2が" ハイ" で印加され、上記NANDゲートND33からの出力信号が全部" ハイ" になって上記バンク比較信号bank＿comは" ハイ" にアクティブ化される。
【００２３】
一方、上記第１バンク及び上記第２バンクが待機モードである場合には、上記第１ローアドレスストローブ信号ras1及び上記第２ローアドレスストローブ信号ras2が" ロー" で印加され、上記インバータINV33 からの出力信号が" ロー" となり、これに応答して上記バンク比較信号bank＿comは、" ロー" にディスエイブル化される。
【００２４】
このように具現される上記電源比較信号Vcc＿com と上記バンク比較信号bank＿com、または上記セルフリフレッシュ信号に応答して上記スイッチイネーブル信号/sw＿enが制御され、上記スイッチイネーブル信号/sw＿enは、上記スイッチ部250 のPMOSトランジスタPM25をオンオフさせ、上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとを動作モードに応じて連結させてノイズを減らし、動作速度を向上させることができる。
【００２５】
また、本発明では、上記第１電源供給ラインVcc と上記第２電源供給ラインVccqだけでなく、上記内部回路210 の第１電源接地ラインと上記データ入出力端230 の第２電源接地ラインとを上記のような方法で共有して使用することもできる。
【００２６】
本発明の技術思想は、上記実施の形態によって具体的に記述されたが、上記した実施の形態は、その説明のためのものであって、その制限のためのものではない。また、本発明の技術分野における通常の知識を有する専門家であるならば、本発明の技術思想の範囲内で上記実施の形態以外の多様な実施の形態の考案が可能であることも理解されるべきである。
【００２７】
【発明の効果】
上述したとおり、本発明によれば、動作モードに応じてチップを駆動する電源供給ラインとデータを入出力することに使用する電源供給ラインとを選択的に使用し、電源供給ラインで発生するノイズを最小化して動作速度を向上させることができる。
【図面の簡単な説明】
【図１】 従来の電源供給ラインの連結方式を簡略化して示したブロックダイヤグラムである。
【図２】 本発明の実施の形態にかかるパワー供給制御装置を示すブロックダイヤグラムである。
【図３】 本発明の実施の形態にかかる制御部の詳細を示す回路図である。
【符号の説明】
310 電源比較部
311 差動増幅部
330 バンク比較部
350 スイッチイネーブル信号生成部
Vcc 第１電源供給ライン
Vccq 第２電源供給ライン
Vcc＿com 電源比較信号
bank＿com バンク比較信号
self＿ref セルフリフレッシュ信号
sw＿en スイッチイネーブル信号
【発明が属する技術分野】
本発明は、半導体メモリ素子のパワー供給制御装置に関し、特にチップを駆動する電源とデータ入出力に用いられる電源を動作モードに応じて共有して使用することによってノイズを減らし動作速度を速くした半導体メモリ素子のパワー供給制御装置に関する。
【０００２】
【従来の技術】
一般に、DRAMの場合には、半導体素子に供給される電源には、チップを駆動する電源と、データ入出力に用いられる電源とに区別がなく、いずれかひとつの電源がチップを駆動することに用いられると共にデータの入出力動作にも用いられている。
【０００３】
図１は、従来の電源供給ラインの連結方式を簡略化して示したブロックダイヤグラムである。
図１に示したように、従来の電源供給ラインは、DRAMの内部回路110 を駆動する第１電源供給ラインVcc と、データ入出力端150 を駆動する第２電源供給ラインとにより構成されている。
シンクロナス(synchronous)DRAM などの場合、データ入出力速度を速めながら、チップを動作させるのに用いられる第１電源供給ラインVcc と、データ入出力に用いられる第２電源供給ラインVccqとが分離されて用いられている。
【０００４】
【発明が解決しようとする課題】
しかしながら、こうした場合、リフレッシュ動作などではデータの入出力に用いられる第２電源供給ラインVccqからの電圧が印加されるにもかかわらず、動作に寄与することなく、チップの動作のみに関与する第１電源供給ラインのみが用いられるので、ノイズ(noise) が発生しやすく、これによってリフレッシュ時等の動作速度が落ちるといった課題があった。
【０００５】
本発明は、上記した課題に鑑みなされたものであって、動作モードに応じてチップを駆動する電源供給ラインとデータを入出力することに使用する電源供給ラインとを選択的に使用し、電源供給ラインで発生するノイズを最小化して動作速度を向上させることができる半導体メモリのパワー供給制御装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体メモリ素子のパワー供給制御装置は、内部回路にパワーを供給する第１電源ラインとデータ入出力端にパワーを供給する第２電源ラインとの間の連結を制御するスイッチイネーブル信号に応答して上記第１電源ラインと上記第２電源ラインとの連結を制御するスイッチ部と、アクティブモードでバンク毎にイネーブル化される各バンク別ローアドレスストローブ信号、リフレッシュ動作モードでイネーブル化されるセルフリフレッシュ信号、上記第１電源ライン、及び上記第２電源ラインからの信号を入力信号として上記スイッチイネーブル信号を生成する制御部とを備え、上記第１電源ラインと上記第２電源ラインとの間の電位差が所定の電位差以内で安定的に動作する場合、上記リフレッシュ動作モード時及びアクティブモードにおいて多数のバンクのいずれか一つのバンクのみアクティブである時、上記スイッチ部をイネーブル化して上記第１電源ラインと上記第２電源ラインとを連結することを特徴としている。
【０００７】
【発明の実施の形態】
以下、本発明に係る半導体メモリ素子のパワー供給制御装置の実施の形態を図面に基づいて説明する。
図２は、実施の形態にかかるパワー供給制御装置を示すブロックダイヤグラムである。
【０００８】
図中、210 は内部回路を示しており、この内部回路210 に接続された第１電源供給ラインVcc と、データ入出力端230 に接続された第２電源供給ラインVccqとの連結を制御するパワー供給制御装置は、上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとの連結を制御するスイッチイネーブル信号/sw＿enに応答して内部動作モードに応じて上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとの連結を制御するスイッチ部250 と、第１バンクのアクティブモードでイネーブル化される第１ローアドレスストローブ信号ras1、第２バンクのアクティブモードでイネーブル化される第２ローアドレスストローブ信号ras2、リフレッシュ動作モードでアクティブ化されるセルフリフレッシュ信号self＿ref、上記第１電源供給ラインVcc 、及び上記第２電源供給ラインVccqからの信号を入力信号として上記スイッチイネーブル信号/sw＿enを生成する制御部270 とにより構成されている。
【０００９】
上記スイッチ部250 は、ゲートに上記スイッチイネーブル信号/sw＿enが入力されるとソースドレイン経路を介して上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとを連結するPMOSトランジスタPM25よりなる。
【００１０】
図３は、本発明の実施の形態にかかる制御部270 の詳細を示す回路図である。
この制御部270 は、上記第１ローアドレスストローブ信号ras1と上記第２ローアドレスストローブ信号ras2とを比較し、上記第１バンクと上記第２バンクとの動作状態を比較したバンク比較信号bank＿comを生成するバンク比較部330 と、上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとからの信号を入力信号として上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとから上記所定の電位差ΔV 以内で電圧が供給された場合、電源比較信号Vcc＿com をイネーブル化させる電源比較部310 と、上記バンク比較信号bank＿comと上記電源比較信号Vcc＿com と上記セルフリフレッシュ信号self＿refとを入力信号として上記スイッチイネーブル信号/sw＿enを生成するスイッチイネーブル信号生成部350 とを含んで構成されている。
【００１１】
上記バンク比較部330 は、上記第１ローアドレスストローブ信号ras1と上記第２ローアドレスストローブ信号ras2とを論理和するNOR ゲートNOR33 及びインバータINV33 と、上記第１ローアドレスストローブ信号と上記第２ローアドレスストローブ信号とを否定論理積するNANDゲートND33と、上記インバータINV33 と上記NANDゲートND33からの出力信号を論理積して上記バンク比較信号を出力するNANDゲートND34及びインバータINV34 よりなる。
【００１２】
上記電源比較部310 は、上記第１電源供給ラインVcc からの信号と上記第２電源供給ラインVccqからの信号との信号差を感知及び増幅して第１比較信号Vcc＿d1及び第２比較信号Vcc＿d2を出力する差動増幅部311 、及び上記差動増幅部311 からの上記第２比較信号Vcc＿d2と上記第１比較信号Vcc＿d1をインバータINV31 により反転させた信号とを論理積して上記電源比較信号Vcc＿com を出力するNANDゲートND31及びインバータINV32 よりなる。
【００１３】
上記差動増幅部311 は、ゲートに上記差動増幅部311 への供給電圧が印加されるとソースドレイン経路を介して上記差動増幅部311 に電流を供給するNMOSトランジスタNM34と、ゲートに上記第１電源供給ラインVcc 信号が印加されると出力ノードN31 をプルダウンするNMOSトランジスタNM31と、ゲートに上記第２電源供給ラインVccq信号が印加されると上記第１比較信号Vcc＿d1をプルダウンするが、上記NMOSトランジスタNM31に比べて駆動力が大きいNMOSトランジスタNM32と、ゲートに上記第２電源供給ラインVccq信号が印加されると上記第２比較信号Vcc＿d2をプルダウンするが、上記NMOSトランジスタNM31に比べて駆動力が小さいNMOSトランジスタNM33と、ゲートに上記出力ノードN31 信号が印加されると上記出力ノードN31 をプルアップするPMOSトランジスタPM31と、ゲートに上記出力ノードN31 信号が印加されると上記第１比較信号Vcc＿d1をプルアップするPMOSトランジスタPM32と、ゲートに上記出力ノードN31 信号が印加されると上記第２比較信号Vcc＿d2をプルアップするPMOSトランジスタPM33を含んで構成されている。
【００１４】
上記スイッチイネーブル信号生成部350 は、上記セルフリフレッシュ信号self＿refと上記バンク比較信号bank＿comとを論理和するNOR ゲートNOR35 及びインバータINV35 と、上記インバータINV35 からの出力信号と上記電源比較信号Vcc＿com とを入力信号として上記スイッチイネーブル信号/sw＿enを生成するNANDゲートND35よりなる。
【００１５】
上記構成を有する制御部270 の動作を以下に述べる。
まず、上記スイッチイネーブル信号/sw＿enの生成について述べると、このスイッチイネーブル信号/sw＿enは、上記セルフリフレッシュ信号self＿refと、上記第１ローアドレスストローブ信号ras1と、上記第２ローアドレスストローブ信号ras2と、上記第１電源供給ラインVcc 信号と、上記第２電源供給ラインVccq信号とによって制御されて上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとの連結を制御している。
【００１６】
上記スイッチイネーブル信号/sw＿enは、リフレッシュ動作モードと、二つ以上のバンクが存在するメモリで一つのバンクのみアクティブモードに動作する動作モードとの２種類の場合のみにアクティブ化される信号である。
すなわち、互いに異なるバンクに入力されてバンクをアクティブ化する上記第１ローアドレスストローブ信号ras1と上記第２ローアドレスストローブ信号ras2とのいずれか一つが論理ハイにイネーブル化された場合や、セルフリフレッシュモードから論理ハイにイネーブル化される上記セルフリフレッシュ信号self＿refが論理ハイにイネーブル化された場合に上記スイッチイネーブル信号/sw＿enは、論理ローにアクティブ化される。
上記のような場合にPMOSトランジスタPM25がオンされるのでソースドレインに接続された第１電源供給ラインVcc と第２電源供給ラインVccqとが連結される。
【００１７】
上記リフレッシュ動作モードでは、データ入出力端230 に接続された上記第２電源供給ラインVccqの電源電圧が用いられないので、これをリフレッシュ動作を遂行する第１電源供給ラインVcc に連結して充分なパワーを内部回路210 へ供給することによって、ノイズの発生が少なくなり、安定的に動作し、セルに充分な電圧を印加できてリフレッシュタイムが増加する利点がある。
また、二つのバンクが同時に動作する場合と、セルフリフレッシュモードではない場合には、上記PMOSトランジスタPM25がオフされるので、上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとが分離されてデータ入出力端230 に比較的ノイズの少ない第２電源供給ラインVccqを介して電源が供給されるので、安定的なデータ入出力を行なわせることができる。
【００１８】
次に、図３を参照して上記のような信号の論理を有する上記スイッチイネーブル信号/sw＿enの生成過程について述べる。
上記スイッチイネーブル信号/sw＿enは、上記電源比較信号Vcc＿com がアクティブ化された状態で上記セルフリフレッシュself＿ref信号、または上記バンク比較信号bank＿comがアクティブ化される場合にイネーブル化される。
【００１９】
まず、上記電源比較部310 における上記電源比較信号Vcc＿com の生成について述べると、上記電源比較信号Vcc＿com は、上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとが一定の電位差ΔV 内にある場合にのみ" ハイ" にアクティブ化される信号である。これは上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとの間に大きな電位差が発生している場合には、上記スイッチイネーブル信号/sw＿enをディスエイブル化させ、上記第１電源供給ラインVccと上記第２電源供給ラインVccqとの間で電流が流れる可能性を防止するためである。
【００２０】
上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとの間の電位比較は、差動増幅部311 で行なわれる。上記差動増幅部311 は、上記第１電源供給ラインVcc に接続されたNMOSトランジスタNM31と、上記第２電源供給ラインVccqに接続されたNMOSトランジスタNM32、NM33とのサイズを異にして比較しており、上記NMOSトランジスタNM32は、上記NMOSトランジスタNM31に比べてサイズを大きくして駆動力を大きくしてあり、上記NMOSトランジスタNM33は、上記NMOSトランジスタNM31に比べてサイズを小さくして駆動力を小さくしてある。
【００２１】
したがって、上記第１電源供給ラインVcc で、ノイズによる所定の電圧変動ΔV を考慮した電圧であるVcc - ΔV が上記第２電源供給ラインVccqの電圧より大きい場合には、駆動力の差により上記第１比較信号Vcc＿d1は、" ハイ" にプルアップされて、上記電源比較信号Vcc＿com は、" ロー" に非アクティブ化されて上記PMOSトランジスタPM25をオフさせる。また、上記第１電源供給ラインVcc で、ノイズによる所定の電圧変動ΔV を考慮した電圧であるVcc + ΔV が上記第２電源供給ラインVccqの電圧に比べて小さい場合には、駆動力の差により上記第２比較信号Vcc＿d2は、" ロー" にプルダウンされて、上記電源比較信号Vcc＿com は、" ロー" に非アクティブ化されて上記PMOSトランジスタPM25をオフさせる。上記第１電源供給ラインVcc で、ノイズによる所定の電圧変動ΔV を考慮した電圧であるVcc ±ΔV と、第２電源供給ラインVccqの電圧との差がある一定の電圧レベル内にあるならば、駆動力の差により上記第１比較信号Vcc＿d1は、" ロー" にプルダウンされ、上記第２比較信号Vcc＿d2は、" ハイ" にプルアップされて上記電源比較信号Vcc＿com を論理" ハイ" にアクティブ化させる。
【００２２】
次に、上記バンク比較信号bank＿comについて述べると、上記バンク比較部330で、上記第１バンク及び上記第２バンクが全部アクティブモード状態で、上記第１ローアドレスストローブ信号ras1と上記第２ローアドレスストローブ信号ras2とが全部" ハイ" で印加されれば、上記NANDゲートND33からの出力が" ロー" になって、上記バンク比較信号bank＿comは、" ロー" にディスエイブル化される。上記第１バンクまたは上記第２バンクがアクティブモードである場合には、上記第１ローアドレスストローブ信号ras1、または上記第２ローアドレスストローブ信号ras2が" ハイ" で印加され、上記NANDゲートND33からの出力信号が全部" ハイ" になって上記バンク比較信号bank＿comは" ハイ" にアクティブ化される。
【００２３】
一方、上記第１バンク及び上記第２バンクが待機モードである場合には、上記第１ローアドレスストローブ信号ras1及び上記第２ローアドレスストローブ信号ras2が" ロー" で印加され、上記インバータINV33 からの出力信号が" ロー" となり、これに応答して上記バンク比較信号bank＿comは、" ロー" にディスエイブル化される。
【００２４】
このように具現される上記電源比較信号Vcc＿com と上記バンク比較信号bank＿com、または上記セルフリフレッシュ信号に応答して上記スイッチイネーブル信号/sw＿enが制御され、上記スイッチイネーブル信号/sw＿enは、上記スイッチ部250 のPMOSトランジスタPM25をオンオフさせ、上記第１電源供給ラインVcc と上記第２電源供給ラインVccqとを動作モードに応じて連結させてノイズを減らし、動作速度を向上させることができる。
【００２５】
また、本発明では、上記第１電源供給ラインVcc と上記第２電源供給ラインVccqだけでなく、上記内部回路210 の第１電源接地ラインと上記データ入出力端230 の第２電源接地ラインとを上記のような方法で共有して使用することもできる。
【００２６】
本発明の技術思想は、上記実施の形態によって具体的に記述されたが、上記した実施の形態は、その説明のためのものであって、その制限のためのものではない。また、本発明の技術分野における通常の知識を有する専門家であるならば、本発明の技術思想の範囲内で上記実施の形態以外の多様な実施の形態の考案が可能であることも理解されるべきである。
【００２７】
【発明の効果】
上述したとおり、本発明によれば、動作モードに応じてチップを駆動する電源供給ラインとデータを入出力することに使用する電源供給ラインとを選択的に使用し、電源供給ラインで発生するノイズを最小化して動作速度を向上させることができる。
【図面の簡単な説明】
【図１】 従来の電源供給ラインの連結方式を簡略化して示したブロックダイヤグラムである。
【図２】 本発明の実施の形態にかかるパワー供給制御装置を示すブロックダイヤグラムである。
【図３】 本発明の実施の形態にかかる制御部の詳細を示す回路図である。
【符号の説明】
310 電源比較部
311 差動増幅部
330 バンク比較部
350 スイッチイネーブル信号生成部
Vcc 第１電源供給ライン
Vccq 第２電源供給ライン
Vcc＿com 電源比較信号
bank＿com バンク比較信号
self＿ref セルフリフレッシュ信号
sw＿en スイッチイネーブル信号
Claims (14)
- 半導体メモリ素子のパワー供給制御装置において、
内部回路にパワーを供給する第１電源ラインとデータ入出力端にパワーを供給する第２電源ラインとの間の連結を制御するスイッチイネーブル信号に応答して上記第１電源ラインと上記第２電源ラインとの連結を制御するスイッチ部と、
アクティブモードでバンク毎にイネーブル化される各バンク別ローアドレスストローブ信号、リフレッシュ動作モードでイネーブル化されるセルフリフレッシュ信号、上記第１電源ライン、及び上記第２電源ラインからの信号を入力信号として上記スイッチイネーブル信号を生成する制御部とを備え、
上記第１電源ラインと上記第２電源ラインとの間の電位差が所定の電位差以内で安定的に動作する場合、上記リフレッシュ動作モード時及びアクティブモードにおいて多数のバンクのいずれか一つのバンクのみアクティブである時、上記スイッチ部をイネーブル化して上記第１電源ラインと上記第２電源ラインとを連結する
ことを特徴とする半導体メモリ素子のパワー供給制御装置。 - 上記第１電源ラインが、第１供給電圧を印加する第１電源供給ラインであって、
上記第２電源ラインが、第２供給電圧を印加する第２電源供給ラインである
ことを特徴とする請求項１記載の半導体メモリ素子のパワー供給制御装置。 - 上記スイッチ部が、ゲートに上記スイッチイネーブル信号が入力されるとソースドレイン経路を介して上記第１電源供給ラインと上記第２電源供給ラインとを連結するPMOSトランジスタを備えている
ことを特徴とする請求項２記載の半導体メモリ素子のパワー供給制御装置。 - 上記制御部が、
第１バンクの第１ローアドレスストローブ信号と第２バンクの第２ローアドレスストローブ信号とを比較して上記第１バンクと上記第２バンクとの動作状態を比較したバンク比較信号を生成するバンク比較部と、
上記第１電源供給ラインと上記第２電源供給ラインとからの信号を入力信号として上記第１電源供給ラインと上記第２電源供給ラインとからの電圧が上記所定の電位差以内で印加された場合、電源比較信号をイネーブル化させる電源比較部と、
上記バンク比較信号と上記電源比較信号と上記セルフリフレッシュ信号とを入力信号として上記スイッチイネーブル信号を生成するスイッチイネーブル信号生成部と
を備えていることを特徴とする請求項２記載の半導体メモリ素子のパワー供給制御装置。 - 上記バンク比較部が、
上記第１ローアドレスストローブ信号と上記第２ローアドレスストローブ信号とを論理和する論理和手段と、
上記第１ローアドレスストローブ信号と上記第２ローアドレスストローブ信号とを否定論理積する否定論理積手段と、
上記論理和手段と上記否定論理積手段との出力信号を論理積して上記バンク比較信号を出力する論理積手段と
を備えていることを特徴とする請求項４記載の半導体メモリ素子のパワー供給制御装置。 - 上記バンク比較信号が、上記第１ローアドレスストローブ信号と上記第２ローアドレスストローブ信号のいずれか一つがイネーブル化された場合、すなわち上記第１バンクまたは上記第２バンクがアクティブモードである場合にイネーブル化されるものである
ことを特徴とする請求項5 記載の半導体メモリ素子のパワー供給制御装置。 - 上記電源比較部が、
上記第１電源供給ラインと上記第２電源供給ラインとの電位差を感知及び増幅して第１比較信号及び第２比較信号を出力する差動増幅部と、
上記差動増幅部からの上記第２比較信号と上記第１比較信号を反転させた信号とを論理積して上記電源比較信号を出力する手段と
を備えていることを特徴とする請求項４記載の半導体メモリ素子のパワー供給制御装置。 - 上記差動増幅部が、
ゲートに上記差動増幅部への供給電圧が印加されるとソースドレイン経路を介して上記差動増幅部に電流を供給する第1NMOS トランジスタと、
ゲートに上記第１電源供給ライン信号が印加されると出力ノードをプルダウンする第2NMOS トランジスタと、
ゲートに上記第２電源供給ライン信号が印加されると上記第１比較信号をプルダウンするが、上記第2NMOS トランジスタに比べて駆動力が大きい第3NMOS トランジスタと、
ゲートに上記第２電源供給ライン信号が印加されると上記第２比較信号をプルダウンするが、上記第2NMOS トランジスタに比べて駆動力が小さい第4NMOS トランジスタと、
ゲートに上記出力ノード信号が印加されると上記出力ノードをプルアップする第1PMOS トランジスタと、
ゲートに上記出力ノード信号が印加されると上記第１比較信号をプルアップする第2PMOS トランジスタと、
ゲートに上記出力ノード信号が印加されると上記第２比較信号をプルアップする第3PMOS トランジスタと
を備えていることを特徴とする請求項7 記載の半導体メモリ素子のパワー供給制御装置。 - 上記差動増幅部が、
上記第１電源供給ラインと上記第２電源供給ラインとが所定の電位差以内で印加された場合、上記第3NMOS トランジスタが、イネーブル化され、上記第4NMOS トランジスタが、ディスエイブル化されて上記電源比較信号がイネーブル化されるものである
ことを特徴とする請求項８記載の半導体メモリ素子のパワー供給制御装置。 - 上記スイッチイネーブル信号生成部が、
上記セルフリフレッシュ信号と上記バンク比較信号とを論理和する論理和手段と、
上記論理和手段からの出力信号と上記電源比較信号とを否定論理積して上記スイッチイネーブル信号を生成する否定論理積手段とを備えている
ことを特徴とする請求項４記載の半導体メモリ素子のパワー供給制御装置。 - 上記スイッチイネーブル信号が、上記電源比較信号がイネーブル化され、上記バンク比較信号または上記セルフリフレッシュ信号がイネーブル化された場合、イネーブル化されるものである
ことを特徴とする請求項10記載の半導体メモリ素子のパワー供給制御装置。 - 上記第１電源ラインが、第１接地電圧を印加する第１電源接地ラインであって、上記第２電源ラインが、第２接地電圧を印加する第２電源接地ラインである
ことを特徴とする請求項１記載の半導体メモリ素子のパワー供給制御装置。 - 上記スイッチ部が、ゲートに上記スイッチイネーブル信号が入力されるとソースドレイン経路を介して上記第１電源接地ラインと上記第２電源接地ラインとを連結するNMOSトランジスタを備えている
ことを特徴とする請求項12記載の半導体メモリ素子のパワー供給制御装置。 - 上記スイッチイネーブル信号が、待機モードでディスエイブル化され、リフレッシュ動作モードでイネーブル化され、多数のバンクのいずれか一つのバンクのみアクティブモードに動作する場合にイネーブル化されるものである
ことを特徴とする請求項13記載の半導体メモリ素子のパワー供給制御装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1999-24844 | 1999-06-28 | ||
| KR1019990024844A KR100616496B1 (ko) | 1999-06-28 | 1999-06-28 | 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001028187A JP2001028187A (ja) | 2001-01-30 |
| JP4441073B2 true JP4441073B2 (ja) | 2010-03-31 |
Family
ID=19596209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000194551A Expired - Fee Related JP4441073B2 (ja) | 1999-06-28 | 2000-06-28 | 半導体メモリ素子のパワー供給制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6275439B1 (ja) |
| JP (1) | JP4441073B2 (ja) |
| KR (1) | KR100616496B1 (ja) |
| DE (1) | DE10031479B4 (ja) |
| TW (1) | TW472259B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6795365B2 (en) * | 2002-08-23 | 2004-09-21 | Micron Technology, Inc. | DRAM power bus control |
| KR100763108B1 (ko) | 2005-11-24 | 2007-10-04 | 주식회사 하이닉스반도체 | 파워 라인의 폭을 선택적으로 조절하는 반도체 장치의 파워라인 제어 회로 |
| KR100738959B1 (ko) * | 2006-02-09 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 센스 앰프 전원 공급 회로 및 방법 |
| US7957213B2 (en) * | 2006-02-09 | 2011-06-07 | Hynix Semiconductor, Inc. | Semiconductor memory apparatus |
| KR100776751B1 (ko) * | 2006-06-09 | 2007-11-19 | 주식회사 하이닉스반도체 | 전압 공급 장치 및 방법 |
| JP4774000B2 (ja) * | 2007-03-19 | 2011-09-14 | 富士通セミコンダクター株式会社 | 半導体集積回路及び半導体集積回路が組み込まれた半導体装置 |
| JP2009231891A (ja) * | 2008-03-19 | 2009-10-08 | Nec Electronics Corp | 半導体装置 |
| KR100958805B1 (ko) * | 2008-09-03 | 2010-05-24 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 전원 공급 장치 및 방법 |
| JP6772797B2 (ja) * | 2016-12-05 | 2020-10-21 | 株式会社デンソー | 制御装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS632199A (ja) | 1986-06-20 | 1988-01-07 | Nec Corp | クロツク供給回路 |
| JPH0212698A (ja) | 1988-06-29 | 1990-01-17 | Fujitsu Ltd | 半導体メモリ装置 |
| JPH0758594B2 (ja) | 1988-12-27 | 1995-06-21 | シャープ株式会社 | ダイナミック型半導体記憶装置 |
| JP2881885B2 (ja) | 1989-12-26 | 1999-04-12 | 日本電気株式会社 | 半導体メモリ装置 |
| JPH0536263A (ja) | 1991-07-31 | 1993-02-12 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0668694A (ja) | 1992-08-18 | 1994-03-11 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
| JP2792795B2 (ja) | 1992-10-29 | 1998-09-03 | 三菱電機株式会社 | 半導体集積装置 |
| JP3226431B2 (ja) | 1993-12-29 | 2001-11-05 | 松下電器産業株式会社 | 半導体集積回路 |
| JPH07334432A (ja) | 1994-06-07 | 1995-12-22 | Hitachi Ltd | メモリ制御回路 |
| JP3302847B2 (ja) | 1994-12-02 | 2002-07-15 | 富士通株式会社 | 記憶装置 |
| JPH08203279A (ja) | 1995-01-23 | 1996-08-09 | Hitachi Ltd | 半導体集積回路装置 |
| JPH09147553A (ja) | 1995-11-22 | 1997-06-06 | Fujitsu Ltd | 半導体記憶装置 |
| KR19980082531A (ko) * | 1997-05-07 | 1998-12-05 | 김영환 | 반도체소자의 파워라인 장치 |
| KR100253081B1 (ko) * | 1997-06-25 | 2000-09-01 | 윤종용 | 셀프-리프레시 모드를 가지는 다이나믹 랜덤 액세스 메모리 장치 |
| JPH11144465A (ja) | 1997-11-10 | 1999-05-28 | Texas Instr Japan Ltd | 半導体記憶装置 |
-
1999
- 1999-06-28 KR KR1019990024844A patent/KR100616496B1/ko active IP Right Grant
-
2000
- 2000-06-27 TW TW089112612A patent/TW472259B/zh not_active IP Right Cessation
- 2000-06-27 US US09/604,516 patent/US6275439B1/en not_active Expired - Lifetime
- 2000-06-28 DE DE10031479A patent/DE10031479B4/de not_active Expired - Fee Related
- 2000-06-28 JP JP2000194551A patent/JP4441073B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE10031479B4 (de) | 2013-05-29 |
| KR100616496B1 (ko) | 2006-08-25 |
| US6275439B1 (en) | 2001-08-14 |
| DE10031479A1 (de) | 2001-03-08 |
| TW472259B (en) | 2002-01-11 |
| JP2001028187A (ja) | 2001-01-30 |
| KR20010004222A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100396897B1 (ko) | 페리(ｐｅｒｉ)용 전압 발생 회로와 이를 구비하는 반도체메모리 장치 및 전압 발생 방법 | |
| JP4578054B2 (ja) | ディープパワーダウン制御回路 | |
| TW514919B (en) | Low power consumption DRAM | |
| US5696729A (en) | Power reducing circuit for synchronous semiconductor device | |
| KR100562654B1 (ko) | 균등화신호(ｂｌｅｑ) 구동회로 및 이를 사용한 반도체메모리 소자 | |
| KR100406548B1 (ko) | 반도체메모리장치의 비트라인프리차지 회로 및 방법 | |
| US20110080797A1 (en) | Semiconductor device having sense amplifiers | |
| KR100266117B1 (ko) | 반도체 기억장치 | |
| US7974140B2 (en) | Semiconductor device having a mode register and a plurality of voltage generators | |
| JPH09106676A (ja) | 複数の内部電源電圧を用いる半導体メモリ装置 | |
| US7362167B2 (en) | Voltage generator | |
| JPH09147553A (ja) | 半導体記憶装置 | |
| JP4441073B2 (ja) | 半導体メモリ素子のパワー供給制御装置 | |
| JP3053562B2 (ja) | 半導体メモリ装置のビット線感知回路 | |
| US5754075A (en) | Integrated circuits including power supply boosters and methods of operating same | |
| JP3783889B2 (ja) | ビットラインプリチャージ回路 | |
| US7706206B2 (en) | Semiconductor integrated circuit | |
| US20060098514A1 (en) | Circuit for controlling differential amplifiers in semiconductor memory devices | |
| KR100230372B1 (ko) | 반도체 메모리 장치의 내부 전압 변환기 | |
| US8570815B2 (en) | Semiconductor device and method of controlling the same | |
| KR20010005266A (ko) | 전압 발생 장치 | |
| JP2000163971A (ja) | Ｄｒａｍ装置及びそれのセンシング方法 | |
| JPH09326195A (ja) | 半導体メモリ装置のセンスアンプ回路 | |
| KR0142972B1 (ko) | 복수의 접지전원을 갖는 반도체 메모리장치 | |
| KR20030043411A (ko) | 액티브 동작용 내부 전원 전압 발생 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |