JP4408513B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4408513B2 JP4408513B2 JP2000017516A JP2000017516A JP4408513B2 JP 4408513 B2 JP4408513 B2 JP 4408513B2 JP 2000017516 A JP2000017516 A JP 2000017516A JP 2000017516 A JP2000017516 A JP 2000017516A JP 4408513 B2 JP4408513 B2 JP 4408513B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- level
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 67
- 238000006243 chemical reaction Methods 0.000 claims description 67
- 238000012360 testing method Methods 0.000 claims description 51
- 239000000872 buffer Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は信号レベルの変換を行なう多電源半導体装置に関し、特に、信号レベルの変換を低消費電力、かつ小さなハードウェア量で実現する多電源半導体装置に関するものである。
【０００２】
【従来の技術】
図３は従来の信号レベル変換方法が適用された多電源半導体装置を示すブロック図である。図において、１はＳＤＲＡＭコア、２はそのパワーサプライ、３は電源変換回路、４はロジック回路、５はＳＤＲＡＭテスト回路、６はレベルシフタ、７は入出力回路、８は入出力レベル変換回路である。
【０００３】
なお、上記多電源半導体装置における各半導体回路は、ゲート酸化膜の厚さの違いによって耐圧が異なるトランジスタで構成されている。図３に示す例によれば、ＳＤＲＡＭコア１には電圧が３．０Ｖの電源と、電源変換回路３で変換された２．５Ｖの電源とが供給されているため、ゲート酸化膜厚Ｔｏｘが５７Åで耐圧が２．７Ｖのトランジスタと、ゲート酸化膜厚Ｔｏｘが７５Åで耐圧が４．０Ｖのトランジスタの２種類が用いられている。また、ロジック回路４、ＳＤＲＡＭテスト回路５、レベルシフタ６には１．３Ｖの電源のみ、もしくはそれと電源変換回路３で変換された２．５Ｖの電源とが供給されているため、ゲート酸化膜厚Ｔｏｘが５７Åで耐圧が２．７Ｖのトランジスタが用いられている。
【０００４】
次に動作について説明する。
通常のリード動作を行う場合、外部からの入力信号は入出力回路７より入力され、入出力レベル変換回路８に送られて、その信号レベルが３．０Ｖから１．３Ｖに変換される。信号レベルが１．３Ｖに変換された信号は、１．３Ｖの電源が供給されているロジック回路４で処理されて、処理結果がレベルシフタ６に出力される。従って、このロジック回路４からレベルシフタ６に送られる信号の信号レベルは１．３Ｖである。レベルシフタ６には１．３Ｖの電源とともに、電源変換回路３で３．０Ｖより変換された２．５Ｖの電源が供給されており、このレベルシフタ６は入力された信号の信号レベルを１．３Ｖから２．５Ｖにレベル変換してＳＤＲＡＭコア１に送る。
【０００５】
ＳＤＲＡＭコア１ではレベルシフタ６より受け取った、信号レベルが２．５Ｖの信号に基づいてアクセス動作が実行され、指定されたアドレスよりデータが読み出される。なお、この読み出されたデータの信号レベルは２．５Ｖである。この読み出されたデータの信号はレベルシフタ６に送られてその信号レベルが２．５Ｖから１．３Ｖにレベル変換され、ロジック回路４に入力される。この信号レベルが１．３Ｖの信号はロジック回路４で処理されて入出力レベル変換回路８に送られる。なお、このロジック回路４から入出力レベル変換回路８に送られる信号の信号レベルは１．３Ｖである。入出力レベル変換回路８では入力された信号の信号レベルを１．３Ｖから３．０Ｖに変換して入出力回路７に送り、入出力回路７はそれを外部に出力する。
【０００６】
以上、通常時において、外部からの信号によりＳＤＲＡＭコア１のリード動作を行う場合について説明したが、外部からの信号によるＳＤＲＡＭコア１へのライト動作についても全く同様である。
【０００７】
また、ＳＤＲＡＭテストモードにおいても、上記通常時と同様の動作によってＳＤＲＡＭコア１のテストが行われる。すなわち、入出力レベル変換回路８にて１．３Ｖにレベル変換されたテスト信号は、ロジック回路４内のＳＤＲＡＭテスト回路５で処理され、レベルシフタ６に送られる。レベルシフタ６では受け取ったテスト信号の信号レベルを１．３Ｖから２．５Ｖにレベル変換してＳＤＲＡＭコア１に送る。このテスト信号に対するＳＤＲＡＭコア１からの応答信号はレベルシフタ６に送られて、その信号レベルが２．５Ｖから１．３Ｖに変換される。この１．３Ｖにレベル変換された応答信号はＳＤＲＡＭテスト回路５にて処理され、入出力レベル変換回路８にてその信号レベルが３．０Ｖにレベル変換されて入出力回路７より出力される。これにより、ＳＤＲＡＭコア１の正常性が検証される。
【０００８】
この図３においては、通常のリード・ライト時における信号の流れを細線によって、ＳＤＲＡＭテストモードにおける信号の流れを太線によってそれぞれ示している。
【０００９】
なお、このような従来の信号レベル変換方法に関連する記載のある文献としては、例えば特開昭５９−１３９７２５号公報、特開平９−１４８９１３号公報などがある。
【００１０】
【発明が解決しようとする課題】
従来の信号レベル変換方法は以上のように行われているので、ＳＤＲＡＭテスト回路５を含むロジック回路４と、ＳＤＲＡＭコア１との間の全信号に対して、レベルシフタ６によるレベル変換が必要となり、ハードウェア量が大きなものになるとともに、電源変換回路３は２．５Ｖ電源をＳＤＲＡＭコア１に供給するだけでなく、レベルシフタ６にも供給する必要があるため、ＳＤＲＡＭコア１以外のロジック部の電力消費も考慮する必要があり、大きな電流供給能力が要求されて、ハードウェア量が大きくなり、さらに、消費電力も増大するなどの課題があった。
【００１１】
この発明は上記のような課題を解決するためになされたもので、信号レベル変換を、消費電力が少なく、小さなハードウェア量で実現することのできる多電源半導体装置を得ることを目的とする。
【００１２】
【課題を解決するための手段】
この発明に係る半導体装置は、第１の電圧が供給され、信号レベルが第１の電圧である信号が入出力される第１の半導体回路と、第１の電圧よりも低い第２の電圧が外部から供給され、信号レベルが第２の電圧である信号が入出力される第２の半導体回路と、外部から供給される第３の電圧を第３の電圧よりも低い第１の電圧に変換して第１の半導体回路に供給する電源変換回路と、第３の電圧が供給され、第２の半導体回路が出力する信号の信号レベルを第３の電圧に変換するレベルシフタと、レベルシフタによって信号レベルが第３の電圧にレベル変換された信号を、第１の電圧にレベル変換した後、第１の半導体回路に入力する第１のゲート受け回路とを備える。
この発明に係る半導体装置は、レベルシフタを介して第１の半導体回路の出力する信号を受け、信号レベルが第２の電圧である信号にレベル変換して第２の半導体回路に入力する第２のゲート受け回路をさらに備える。
【００１３】
この発明に係る半導体装置において、第２の半導体回路は、第１の半導体回路の正常性を検証するために、信号レベルが第１の電圧である信号を出力するテスト回路を有し、第１の半導体回路は、テスト回路の出力する信号をレベルシフタでレベル変換せずにそのままの信号レベルで受ける。
【００１４】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．図１はこの発明の実施の形態１による信号レベル変換を行なう多電源半導体装置を示すブロック図である。図において、１１は信号レベルが第１の電圧（２．５Ｖ）の信号が入出力される第１の半導体回路であり、ここでは、蓄積したデータのリード・ライトが行われるＳＤＲＡＭコアが例示されている。１２はこのＳＤＲＡＭコア１１内に配置されて、外部より受けた３．０Ｖの電源をＳＤＲＡＭコア１１内に供給するパワーサプライである。１３は外部からの３．０Ｖの電源を２．５Ｖの電源に変換して、上記ＳＤＲＡＭコア１１にのみ供給する電源変換回路である。
【００１５】
また、１４は信号レベルが上記第１の電圧である２．５Ｖよりも低い第２の電圧（１．３Ｖ）の信号が入出力される第２の半導体回路であり、ここでは、ＳＤＲＡＭコア１１のリード・ライト制御を行うロジック回路が例示されている。１５はこのロジック回路１４内に配置されて、第１の半導体回路の正常性をテストするテスト回路で、ここではＳＤＲＡＭコア１１のテストを行うＳＤＲＡＭテスト回路が例示されており、テスト用の信号は２．５Ｖの信号レベルで入出力されている。１６はロジック回路１４からＳＤＲＡＭコア１１に送られる信号の信号レベルを、第２の電圧（１．３Ｖ）から第１の電圧（２．５Ｖ）よりも高い第３の電圧（３．０Ｖ）にレベル変換するレベルシフタであり、ＳＤＲＡＭテスト回路１５からの信号についてはレベル変換を行わず、２．５Ｖの信号レベルのままＳＤＲＡＭコア１１に入力する。
【００１６】
１７１はレベルシフタ１６によってレベル変換された３．０Ｖの信号がゲート入力され、その信号レベルを２．５Ｖに変換してＳＤＲＡＭコア１１の入力とするゲート受け回路としてのインバータであり、１７２はＳＤＲＡＭコア１１より出力された２．５Ｖの信号がレベルシフタ１６を経由せずに直接ゲート入力され、その信号レベルを１．３Ｖに変換してロジック回路１４の入力とするゲート受け回路としてのインバータである。また、１７３はレベル変換を受けずにレベルシフタ１６より出力された、ＳＤＲＡＭテスト回路１５からの２．５Ｖの信号がゲート入力され、そのままの信号レベルでＳＤＲＡＭコア１１の入力とするゲート受け回路としてのインバータであり、１７４はＳＤＲＡＭコア１１より出力された２．５Ｖの信号がレベルシフタ１６を経由せずに直接ゲート入力され、そのままの信号レベルでＳＤＲＡＭテスト回路１５の入力とするゲート受け回路としてのインバータである。なお、ここでは、これらゲート受け回路１７１〜１７４として、インバータを用いたものを例示したが、ＮＡＮＤ回路、ＮＯＲ回路などの、入力をゲートで受ける回路であれば他の回路であってもよい。
【００１７】
７は外部からの信号の入出力を制御する、図３に同一符号を付して示したものと同等の入出力回路であり、１８はこの入出力回路７にて入出力される信号のレベル変換を行う入出力レベル変換回路である。なお、この入出力レベル変換回路１８は、通常のリード・ライト動作時の信号についてはその信号レベルを３．０Ｖと１．３Ｖとでレベル変換しているが、ＳＤＲＡＭテストモードの信号についてはレベル変換を行わず、入力された２．５Ｖの信号をそのまま２．５Ｖで出力している。
【００１８】
この図１に示す実施の形態１の多電源半導体装置によれば、ＳＤＲＡＭコア１１には、外部からの３．０Ｖの電源と、それを電源変換回路１３にて変換された２．５Ｖの電源とが供給され、レベルシフタ１６には、外部からの１．３Ｖの電源と、３．０Ｖの電源とが供給されているので、それぞれゲート酸化膜厚Ｔｏｘが５７Åで耐圧が２．７Ｖのトランジスタと、ゲート酸化膜厚Ｔｏｘが７５Åで耐圧が４．０Ｖのトランジスタの２種類が用いられている。また、ロジック回路１４とＳＤＲＡＭテスト回路１５には、１．３Ｖの電源のみが供給されているため、ゲート酸化膜厚Ｔｏｘが５７Åで耐圧が２．７Ｖのトランジスタが用いられている。
【００１９】
なお、この実施の形態１においても、図１に示すように、通常のリード・ライト時の信号の流れを細線で、ＳＤＲＡＭテストモードにおける信号の流れを太線でそれぞれ示している。
【００２０】
次に動作について説明する。
通常のリード動作では、従来の場合と同様に、外部からの入力信号は細線で示すように、入出力回路７より入力されて入出力レベル変換回路１８に送られ、その信号レベルが３．０Ｖから１．３Ｖに変換される。この１．３Ｖにレベル変換された信号は、１．３Ｖの電源が供給されているロジック回路１４に入力されて処理され、処理結果がレベルシフタ１６に出力される。従って、このロジック回路１４からレベルシフタ１６に送られる信号の信号レベルは１．３Ｖである。このレベルシフタ１６には１．３Ｖの電源と３．０Ｖの電源が供給されており、入力された信号の信号レベルを１．３Ｖから３．０Ｖにレベル変換する。
【００２１】
ここで、これらレベルシフタ１６および入出力レベル変換回路１８で用いられる信号レベルの変換回路の一例を図２に示す。なお、同図（ａ）は１．３Ｖから３．０Ｖへの変換回路を示す回路図であり、同図（ｂ）は３．０Ｖから１．３Ｖへの変換回路を示す回路図である。
【００２２】
この図２（ａ）に示す変換回路では、入力端子ＩＮの電圧が１．３ＶになるとトランジスタＴｒ１がＯＮ、Ｔｒ２がＯＦＦ、Ｔｒ３がＯＦＦ、Ｔｒ４がＯＮとなって、出力端子ＯＵＴの電圧は３．０Ｖになる。また入力端子ＩＮの電圧が０ＶになるとトランジスタＴｒ１がＯＦＦ、Ｔｒ２がＯＮ、Ｔｒ３がＯＮ、Ｔｒ４がＯＦＦとなって、出力端子ＯＵＴの電圧は０Ｖになる。このようにして、信号レベルが１．３Ｖから３．０Ｖにレベル変換される。また、図２（ｂ）に示す変換回路も同様に、入力端子ＩＮの電圧が３．０ＶになるとトランジスタＴｒ１がＯＮ、Ｔｒ２がＯＦＦ、Ｔｒ３がＯＦＦ、Ｔｒ４がＯＮとなって、出力端子ＯＵＴの電圧は１．３Ｖになる。また入力端子ＩＮの電圧が０ＶになるとトランジスタＴｒ１がＯＦＦ、Ｔｒ２がＯＮ、Ｔｒ３がＯＮ、Ｔｒ４がＯＦＦとなって、出力端子ＯＵＴの電圧は０Ｖになる。このようにして、信号レベルが３．０Ｖから１．３Ｖにレベル変換される。
【００２３】
このレベルシフタ１６によってレベル変換された３．０Ｖの信号は、ゲート酸化膜厚Ｔｏｘが７５Åのインバータ１７１にゲート入力され、その信号レベルが２．５Ｖに変換されてＳＤＲＡＭコア１１のアクセス入力となる。ＳＤＲＡＭコア１１ではインバータ１７１にてレベル変換された、信号レベルが２．５Ｖの信号に基づいてアクセス動作が実行され、指定されたアドレスよりデータが読み出される。なお、この読み出されたデータの信号レベルは２．５Ｖである。
【００２４】
このＳＤＲＡＭコア１１より読み出されたデータの信号は、レベルシフタ１６を経由せずに直接ロジック回路１４に送られて、ゲート酸化膜厚Ｔｏｘが５７Åのインバータ１７２に入力される。インバータ１７２では受け取った信号の信号レベルを２．５Ｖから１．３Ｖにレベル変換して、ロジック回路１４の入力とする。この信号レベルが１．３Ｖの信号はロジック回路１４で処理されて入出力レベル変換回路１８に送られる。このロジック回路１４から入出力レベル変換回路１８に送られる信号の信号レベルは１．３Ｖである。入出力レベル変換回路１８では、入力された信号の信号レベルを１．３Ｖから３．０Ｖに変換して入出力回路７に送り、入出力回路７はそれを外部に出力する。
【００２５】
以上、通常時において、外部からの信号によりＳＤＲＡＭコア１１のリード動作を行う場合について説明したが、外部からの信号によりＳＤＲＡＭコア１１へのライト動作についても全く同様である。
【００２６】
ここで、このように構成された多電源半導体装置では、レベルシフタ１６に大電流が流れ、それによってノイズや誤動作が発生することがあり、ＳＤＲＡＭコア１１の正常性を正確にテストできなくなることもある。そのような場合、ＳＤＲＡＭテストモードではなく、通常のリード・ライトの動作モードにおいても、当該多電源半導体装置全体の動作に問題が生ずることがある。この場合、図３に示す構成の多電源半導体装置における従来の信号レベル変換方法では、問題がレベルシフタ１６にあるのか、ＳＤＲＡＭコア１１にあるのかを区別することが困難となる。
【００２７】
多電源半導体装置では、レベルシフタ１６を含んだ装置全体として問題なく動作する必要がある。そのため、ＳＤＲＡＭテストモードにおいては、上述のようなことを避け、ＳＤＲＡＭコア１１のみをテストして、ＳＤＲＡＭコア１１に問題がないことだけを判定し、問題がどのブロックにあるのかを判断しやすくする必要がある。そのため、ＳＤＲＡＭテストモードにおいては、レベルシフタ１６および入出力レベル変換回路１８を、２．５Ｖで動作する単なるバッファとして使用してテストを行っている。
【００２８】
以下に、そのようなＳＤＲＡＭテストモードの動作について説明する。
このＳＤＲＡＭテストモードにおいて、入出力レベル変換回路１８はロジック回路１４のＳＤＲＡＭテスト回路１５との間で授受する、通常時において、信号レベルが１．３Ｖであった信号の信号レベルを２．５Ｖとし、入出力回路７との間で授受する、通常時において、信号レベルが３．０Ｖであった信号の信号レベルを２．５Ｖにすることによって、単なるバッファとして動作している。また、レベルシフタ１６も同様に単なるバッファとして動作し、ＳＤＲＡＭテスト回路１５より出力される信号レベルが２．５Ｖの信号を、レベル変換を行わずにそのまま２．５Ｖの信号レベルでＳＤＲＡＭコア１１に送出している。
【００２９】
図１に太線で示した、ＳＤＲＡＭコア１１をテストするための信号は、入出力回路７から２．５Ｖの信号レベルで入出力レベル変換回路１８に入力される。入出力レベル変換回路１８はバッファとして動作して、レベル変換を行わずに２．５Ｖの信号レベルのまま、ロジック回路１４内のＳＤＲＡＭテスト回路１５に送られる。ＳＤＲＡＭテスト回路１５では受け取った信号を処理して、信号レベルが２．５Ｖのテスト信号を発生し、それをレベルシフタ１６に入力する。レベルシフタ１６もバッファとして動作し、この入力されたテスト信号を、レベル変換を行わずに２．５Ｖの信号レベルのまま出力する。このレベルシフタ１６の出力する信号レベルが２．５Ｖのテスト信号は、ゲート酸化膜厚Ｔｏｘが７５Åのインバータ１７３にゲート入力され、そのままの信号レベルでＳＤＲＡＭコア１１に送られ、そのアクセス入力となる。
【００３０】
ＳＤＲＡＭコア１１ではインバータ１７３からの信号レベルが２．５Ｖのテスト信号に基づいてアクセス動作が実行され、指定されたアドレスよりデータが読み出される。なお、この読み出されたデータの信号レベルは２．５Ｖである。このＳＤＲＡＭコア１１から読み出されたデータの信号は、レベルシフタ１６を経由せずに直接ロジック回路１４に送られて、ゲート酸化膜厚Ｔｏｘが５７Åのインバータ１７４に入力される。このインバータ１７４で受け取られた信号レベルが２．５Ｖの信号がＳＤＲＡＭテスト回路１５の入力となる。この信号レベルが２．５Ｖの信号はロジック回路１４のＳＤＲＡＭテスト回路１５で処理され、処理結果が入出力レベル変換回路１８に送られる。入出力レベル変換回路１８は単なるバッファとして動作し、受け取った信号を２．５Ｖの信号レベルのまま入出力回路７に送り、入出力回路７はそれを外部に出力する。これにより、ＳＤＲＡＭコア１１の正常性が検証される。
【００３１】
以上、ＳＤＲＡＭコア１１のリード動作におけるＳＤＲＡＭコア１１のテストについて説明したが、ＳＤＲＡＭコア１１へのライト動作におけるＳＤＲＡＭコア１１のテストについても全く同様である。
【００３２】
このように、この実施の形態１によれば、ＳＤＲＡＭテスト回路１５を含むロジック回路１４と、ＳＤＲＡＭコア１１との間で授受される全ての信号に対して、信号レベルのレベル変換を行う必要がなくなるとともに、電源変換回路１３は２．５Ｖの電源をＳＤＲＡＭコア１１にのみ供給すればよくなるので、ハードウェア量を削減することができ、かつ消費電力も小さな信号レベル変換方法が実現可能となり、また、ＳＤＲＡＭテストモードにおいて、レベルシフタ１６、および入出力レベル変換回路１８を単なるバッファとして動作させることができるため、これらレベルシフタ１６や入出力レベル変換回路１８の影響をなくして、ＳＤＲＡＭコア１１の正常性のみをテストすることが可能となるなどの効果が得られる。
【００３３】
【発明の効果】
以上のように、この発明に係る半導体装置は、第１の電圧が供給され、信号レベルが第１の電圧である信号を入出力する第１の半導体回路と、第１の電圧よりも低い第２の電圧が外部から供給され、信号レベルが第２の電圧である信号を入出力する第２の半導体回路と、外部から供給される第３の電圧を第３の電圧よりも低い第１の電圧に変換して第１の半導体回路に供給する電源変換回路と、第３の電圧が供給され、第２の半導体回路が出力する信号の信号レベルを第３の電圧に変換するレベルシフタと、レベルシフタによって信号レベルが第３の電圧にレベル変換された信号を、第１の電圧に変換した後、第１の半導体回路に入力する第１のゲート受け回路とによって構成される。この発明に係る半導体装置は、さらに、レベルシフタを介して第１の半導体回路の出力する信号を受け、信号レベルが第２の電圧である信号にレベル変換して第２の半導体回路に入力する第２のゲート受け回路を備える。したがって、第２の半導体回路と第１の半導体回路との間の全信号に対してレベル変換を行う必要がなくなるとともに、電源変換回路からは第１の半導体回路に対してのみ、変換した電源を供給すればよいので、ハードウェア量を削減でき、かつ消費電力も少ない信号レベル変換を行なう多電源半導体装置が得られるという効果がある。
【００３４】
この発明に係る半導体装置によれば、第２の半導体回路は、第１の半導体回路の正常性を検証するために、信号レベルが第１の電圧である信号を出力するテスト回路を有し、第１の半導体回路は、テスト回路の出力する信号をレベル変換せずにそのままの信号レベルで受けるように構成したので、レベルシフタの影響をなくし、それを時に単なるバッファとして動作させることが可能となって、第１の半導体回路のテストのみが行えるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による信号レベル変換を行なう多電源半導体装置を示すブロック図である。
【図２】 実施の形態１の信号レベル変換を行なう多電源半導体装置で用いられる変換回路を示す回路図である。
【図３】 従来の信号レベル変換方法が適用される多電源半導体装置を示すブロック図である。
【符号の説明】
７ 入出力回路、１１ ＳＤＲＡＭコア（第１の半導体回路）、１２ パワーサプライ、１３ 電源変換回路、１４ ロジック回路（第２の半導体回路）、１５ ＳＤＲＡＭテスト回路（テスト回路）、１６ レベルシフタ、１７１〜１７４ インバータ（ゲート受け回路）、１８ 入出力レベル変換回路。
【発明の属する技術分野】
この発明は信号レベルの変換を行なう多電源半導体装置に関し、特に、信号レベルの変換を低消費電力、かつ小さなハードウェア量で実現する多電源半導体装置に関するものである。
【０００２】
【従来の技術】
図３は従来の信号レベル変換方法が適用された多電源半導体装置を示すブロック図である。図において、１はＳＤＲＡＭコア、２はそのパワーサプライ、３は電源変換回路、４はロジック回路、５はＳＤＲＡＭテスト回路、６はレベルシフタ、７は入出力回路、８は入出力レベル変換回路である。
【０００３】
なお、上記多電源半導体装置における各半導体回路は、ゲート酸化膜の厚さの違いによって耐圧が異なるトランジスタで構成されている。図３に示す例によれば、ＳＤＲＡＭコア１には電圧が３．０Ｖの電源と、電源変換回路３で変換された２．５Ｖの電源とが供給されているため、ゲート酸化膜厚Ｔｏｘが５７Åで耐圧が２．７Ｖのトランジスタと、ゲート酸化膜厚Ｔｏｘが７５Åで耐圧が４．０Ｖのトランジスタの２種類が用いられている。また、ロジック回路４、ＳＤＲＡＭテスト回路５、レベルシフタ６には１．３Ｖの電源のみ、もしくはそれと電源変換回路３で変換された２．５Ｖの電源とが供給されているため、ゲート酸化膜厚Ｔｏｘが５７Åで耐圧が２．７Ｖのトランジスタが用いられている。
【０００４】
次に動作について説明する。
通常のリード動作を行う場合、外部からの入力信号は入出力回路７より入力され、入出力レベル変換回路８に送られて、その信号レベルが３．０Ｖから１．３Ｖに変換される。信号レベルが１．３Ｖに変換された信号は、１．３Ｖの電源が供給されているロジック回路４で処理されて、処理結果がレベルシフタ６に出力される。従って、このロジック回路４からレベルシフタ６に送られる信号の信号レベルは１．３Ｖである。レベルシフタ６には１．３Ｖの電源とともに、電源変換回路３で３．０Ｖより変換された２．５Ｖの電源が供給されており、このレベルシフタ６は入力された信号の信号レベルを１．３Ｖから２．５Ｖにレベル変換してＳＤＲＡＭコア１に送る。
【０００５】
ＳＤＲＡＭコア１ではレベルシフタ６より受け取った、信号レベルが２．５Ｖの信号に基づいてアクセス動作が実行され、指定されたアドレスよりデータが読み出される。なお、この読み出されたデータの信号レベルは２．５Ｖである。この読み出されたデータの信号はレベルシフタ６に送られてその信号レベルが２．５Ｖから１．３Ｖにレベル変換され、ロジック回路４に入力される。この信号レベルが１．３Ｖの信号はロジック回路４で処理されて入出力レベル変換回路８に送られる。なお、このロジック回路４から入出力レベル変換回路８に送られる信号の信号レベルは１．３Ｖである。入出力レベル変換回路８では入力された信号の信号レベルを１．３Ｖから３．０Ｖに変換して入出力回路７に送り、入出力回路７はそれを外部に出力する。
【０００６】
以上、通常時において、外部からの信号によりＳＤＲＡＭコア１のリード動作を行う場合について説明したが、外部からの信号によるＳＤＲＡＭコア１へのライト動作についても全く同様である。
【０００７】
また、ＳＤＲＡＭテストモードにおいても、上記通常時と同様の動作によってＳＤＲＡＭコア１のテストが行われる。すなわち、入出力レベル変換回路８にて１．３Ｖにレベル変換されたテスト信号は、ロジック回路４内のＳＤＲＡＭテスト回路５で処理され、レベルシフタ６に送られる。レベルシフタ６では受け取ったテスト信号の信号レベルを１．３Ｖから２．５Ｖにレベル変換してＳＤＲＡＭコア１に送る。このテスト信号に対するＳＤＲＡＭコア１からの応答信号はレベルシフタ６に送られて、その信号レベルが２．５Ｖから１．３Ｖに変換される。この１．３Ｖにレベル変換された応答信号はＳＤＲＡＭテスト回路５にて処理され、入出力レベル変換回路８にてその信号レベルが３．０Ｖにレベル変換されて入出力回路７より出力される。これにより、ＳＤＲＡＭコア１の正常性が検証される。
【０００８】
この図３においては、通常のリード・ライト時における信号の流れを細線によって、ＳＤＲＡＭテストモードにおける信号の流れを太線によってそれぞれ示している。
【０００９】
なお、このような従来の信号レベル変換方法に関連する記載のある文献としては、例えば特開昭５９−１３９７２５号公報、特開平９−１４８９１３号公報などがある。
【００１０】
【発明が解決しようとする課題】
従来の信号レベル変換方法は以上のように行われているので、ＳＤＲＡＭテスト回路５を含むロジック回路４と、ＳＤＲＡＭコア１との間の全信号に対して、レベルシフタ６によるレベル変換が必要となり、ハードウェア量が大きなものになるとともに、電源変換回路３は２．５Ｖ電源をＳＤＲＡＭコア１に供給するだけでなく、レベルシフタ６にも供給する必要があるため、ＳＤＲＡＭコア１以外のロジック部の電力消費も考慮する必要があり、大きな電流供給能力が要求されて、ハードウェア量が大きくなり、さらに、消費電力も増大するなどの課題があった。
【００１１】
この発明は上記のような課題を解決するためになされたもので、信号レベル変換を、消費電力が少なく、小さなハードウェア量で実現することのできる多電源半導体装置を得ることを目的とする。
【００１２】
【課題を解決するための手段】
この発明に係る半導体装置は、第１の電圧が供給され、信号レベルが第１の電圧である信号が入出力される第１の半導体回路と、第１の電圧よりも低い第２の電圧が外部から供給され、信号レベルが第２の電圧である信号が入出力される第２の半導体回路と、外部から供給される第３の電圧を第３の電圧よりも低い第１の電圧に変換して第１の半導体回路に供給する電源変換回路と、第３の電圧が供給され、第２の半導体回路が出力する信号の信号レベルを第３の電圧に変換するレベルシフタと、レベルシフタによって信号レベルが第３の電圧にレベル変換された信号を、第１の電圧にレベル変換した後、第１の半導体回路に入力する第１のゲート受け回路とを備える。
この発明に係る半導体装置は、レベルシフタを介して第１の半導体回路の出力する信号を受け、信号レベルが第２の電圧である信号にレベル変換して第２の半導体回路に入力する第２のゲート受け回路をさらに備える。
【００１３】
この発明に係る半導体装置において、第２の半導体回路は、第１の半導体回路の正常性を検証するために、信号レベルが第１の電圧である信号を出力するテスト回路を有し、第１の半導体回路は、テスト回路の出力する信号をレベルシフタでレベル変換せずにそのままの信号レベルで受ける。
【００１４】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．図１はこの発明の実施の形態１による信号レベル変換を行なう多電源半導体装置を示すブロック図である。図において、１１は信号レベルが第１の電圧（２．５Ｖ）の信号が入出力される第１の半導体回路であり、ここでは、蓄積したデータのリード・ライトが行われるＳＤＲＡＭコアが例示されている。１２はこのＳＤＲＡＭコア１１内に配置されて、外部より受けた３．０Ｖの電源をＳＤＲＡＭコア１１内に供給するパワーサプライである。１３は外部からの３．０Ｖの電源を２．５Ｖの電源に変換して、上記ＳＤＲＡＭコア１１にのみ供給する電源変換回路である。
【００１５】
また、１４は信号レベルが上記第１の電圧である２．５Ｖよりも低い第２の電圧（１．３Ｖ）の信号が入出力される第２の半導体回路であり、ここでは、ＳＤＲＡＭコア１１のリード・ライト制御を行うロジック回路が例示されている。１５はこのロジック回路１４内に配置されて、第１の半導体回路の正常性をテストするテスト回路で、ここではＳＤＲＡＭコア１１のテストを行うＳＤＲＡＭテスト回路が例示されており、テスト用の信号は２．５Ｖの信号レベルで入出力されている。１６はロジック回路１４からＳＤＲＡＭコア１１に送られる信号の信号レベルを、第２の電圧（１．３Ｖ）から第１の電圧（２．５Ｖ）よりも高い第３の電圧（３．０Ｖ）にレベル変換するレベルシフタであり、ＳＤＲＡＭテスト回路１５からの信号についてはレベル変換を行わず、２．５Ｖの信号レベルのままＳＤＲＡＭコア１１に入力する。
【００１６】
１７１はレベルシフタ１６によってレベル変換された３．０Ｖの信号がゲート入力され、その信号レベルを２．５Ｖに変換してＳＤＲＡＭコア１１の入力とするゲート受け回路としてのインバータであり、１７２はＳＤＲＡＭコア１１より出力された２．５Ｖの信号がレベルシフタ１６を経由せずに直接ゲート入力され、その信号レベルを１．３Ｖに変換してロジック回路１４の入力とするゲート受け回路としてのインバータである。また、１７３はレベル変換を受けずにレベルシフタ１６より出力された、ＳＤＲＡＭテスト回路１５からの２．５Ｖの信号がゲート入力され、そのままの信号レベルでＳＤＲＡＭコア１１の入力とするゲート受け回路としてのインバータであり、１７４はＳＤＲＡＭコア１１より出力された２．５Ｖの信号がレベルシフタ１６を経由せずに直接ゲート入力され、そのままの信号レベルでＳＤＲＡＭテスト回路１５の入力とするゲート受け回路としてのインバータである。なお、ここでは、これらゲート受け回路１７１〜１７４として、インバータを用いたものを例示したが、ＮＡＮＤ回路、ＮＯＲ回路などの、入力をゲートで受ける回路であれば他の回路であってもよい。
【００１７】
７は外部からの信号の入出力を制御する、図３に同一符号を付して示したものと同等の入出力回路であり、１８はこの入出力回路７にて入出力される信号のレベル変換を行う入出力レベル変換回路である。なお、この入出力レベル変換回路１８は、通常のリード・ライト動作時の信号についてはその信号レベルを３．０Ｖと１．３Ｖとでレベル変換しているが、ＳＤＲＡＭテストモードの信号についてはレベル変換を行わず、入力された２．５Ｖの信号をそのまま２．５Ｖで出力している。
【００１８】
この図１に示す実施の形態１の多電源半導体装置によれば、ＳＤＲＡＭコア１１には、外部からの３．０Ｖの電源と、それを電源変換回路１３にて変換された２．５Ｖの電源とが供給され、レベルシフタ１６には、外部からの１．３Ｖの電源と、３．０Ｖの電源とが供給されているので、それぞれゲート酸化膜厚Ｔｏｘが５７Åで耐圧が２．７Ｖのトランジスタと、ゲート酸化膜厚Ｔｏｘが７５Åで耐圧が４．０Ｖのトランジスタの２種類が用いられている。また、ロジック回路１４とＳＤＲＡＭテスト回路１５には、１．３Ｖの電源のみが供給されているため、ゲート酸化膜厚Ｔｏｘが５７Åで耐圧が２．７Ｖのトランジスタが用いられている。
【００１９】
なお、この実施の形態１においても、図１に示すように、通常のリード・ライト時の信号の流れを細線で、ＳＤＲＡＭテストモードにおける信号の流れを太線でそれぞれ示している。
【００２０】
次に動作について説明する。
通常のリード動作では、従来の場合と同様に、外部からの入力信号は細線で示すように、入出力回路７より入力されて入出力レベル変換回路１８に送られ、その信号レベルが３．０Ｖから１．３Ｖに変換される。この１．３Ｖにレベル変換された信号は、１．３Ｖの電源が供給されているロジック回路１４に入力されて処理され、処理結果がレベルシフタ１６に出力される。従って、このロジック回路１４からレベルシフタ１６に送られる信号の信号レベルは１．３Ｖである。このレベルシフタ１６には１．３Ｖの電源と３．０Ｖの電源が供給されており、入力された信号の信号レベルを１．３Ｖから３．０Ｖにレベル変換する。
【００２１】
ここで、これらレベルシフタ１６および入出力レベル変換回路１８で用いられる信号レベルの変換回路の一例を図２に示す。なお、同図（ａ）は１．３Ｖから３．０Ｖへの変換回路を示す回路図であり、同図（ｂ）は３．０Ｖから１．３Ｖへの変換回路を示す回路図である。
【００２２】
この図２（ａ）に示す変換回路では、入力端子ＩＮの電圧が１．３ＶになるとトランジスタＴｒ１がＯＮ、Ｔｒ２がＯＦＦ、Ｔｒ３がＯＦＦ、Ｔｒ４がＯＮとなって、出力端子ＯＵＴの電圧は３．０Ｖになる。また入力端子ＩＮの電圧が０ＶになるとトランジスタＴｒ１がＯＦＦ、Ｔｒ２がＯＮ、Ｔｒ３がＯＮ、Ｔｒ４がＯＦＦとなって、出力端子ＯＵＴの電圧は０Ｖになる。このようにして、信号レベルが１．３Ｖから３．０Ｖにレベル変換される。また、図２（ｂ）に示す変換回路も同様に、入力端子ＩＮの電圧が３．０ＶになるとトランジスタＴｒ１がＯＮ、Ｔｒ２がＯＦＦ、Ｔｒ３がＯＦＦ、Ｔｒ４がＯＮとなって、出力端子ＯＵＴの電圧は１．３Ｖになる。また入力端子ＩＮの電圧が０ＶになるとトランジスタＴｒ１がＯＦＦ、Ｔｒ２がＯＮ、Ｔｒ３がＯＮ、Ｔｒ４がＯＦＦとなって、出力端子ＯＵＴの電圧は０Ｖになる。このようにして、信号レベルが３．０Ｖから１．３Ｖにレベル変換される。
【００２３】
このレベルシフタ１６によってレベル変換された３．０Ｖの信号は、ゲート酸化膜厚Ｔｏｘが７５Åのインバータ１７１にゲート入力され、その信号レベルが２．５Ｖに変換されてＳＤＲＡＭコア１１のアクセス入力となる。ＳＤＲＡＭコア１１ではインバータ１７１にてレベル変換された、信号レベルが２．５Ｖの信号に基づいてアクセス動作が実行され、指定されたアドレスよりデータが読み出される。なお、この読み出されたデータの信号レベルは２．５Ｖである。
【００２４】
このＳＤＲＡＭコア１１より読み出されたデータの信号は、レベルシフタ１６を経由せずに直接ロジック回路１４に送られて、ゲート酸化膜厚Ｔｏｘが５７Åのインバータ１７２に入力される。インバータ１７２では受け取った信号の信号レベルを２．５Ｖから１．３Ｖにレベル変換して、ロジック回路１４の入力とする。この信号レベルが１．３Ｖの信号はロジック回路１４で処理されて入出力レベル変換回路１８に送られる。このロジック回路１４から入出力レベル変換回路１８に送られる信号の信号レベルは１．３Ｖである。入出力レベル変換回路１８では、入力された信号の信号レベルを１．３Ｖから３．０Ｖに変換して入出力回路７に送り、入出力回路７はそれを外部に出力する。
【００２５】
以上、通常時において、外部からの信号によりＳＤＲＡＭコア１１のリード動作を行う場合について説明したが、外部からの信号によりＳＤＲＡＭコア１１へのライト動作についても全く同様である。
【００２６】
ここで、このように構成された多電源半導体装置では、レベルシフタ１６に大電流が流れ、それによってノイズや誤動作が発生することがあり、ＳＤＲＡＭコア１１の正常性を正確にテストできなくなることもある。そのような場合、ＳＤＲＡＭテストモードではなく、通常のリード・ライトの動作モードにおいても、当該多電源半導体装置全体の動作に問題が生ずることがある。この場合、図３に示す構成の多電源半導体装置における従来の信号レベル変換方法では、問題がレベルシフタ１６にあるのか、ＳＤＲＡＭコア１１にあるのかを区別することが困難となる。
【００２７】
多電源半導体装置では、レベルシフタ１６を含んだ装置全体として問題なく動作する必要がある。そのため、ＳＤＲＡＭテストモードにおいては、上述のようなことを避け、ＳＤＲＡＭコア１１のみをテストして、ＳＤＲＡＭコア１１に問題がないことだけを判定し、問題がどのブロックにあるのかを判断しやすくする必要がある。そのため、ＳＤＲＡＭテストモードにおいては、レベルシフタ１６および入出力レベル変換回路１８を、２．５Ｖで動作する単なるバッファとして使用してテストを行っている。
【００２８】
以下に、そのようなＳＤＲＡＭテストモードの動作について説明する。
このＳＤＲＡＭテストモードにおいて、入出力レベル変換回路１８はロジック回路１４のＳＤＲＡＭテスト回路１５との間で授受する、通常時において、信号レベルが１．３Ｖであった信号の信号レベルを２．５Ｖとし、入出力回路７との間で授受する、通常時において、信号レベルが３．０Ｖであった信号の信号レベルを２．５Ｖにすることによって、単なるバッファとして動作している。また、レベルシフタ１６も同様に単なるバッファとして動作し、ＳＤＲＡＭテスト回路１５より出力される信号レベルが２．５Ｖの信号を、レベル変換を行わずにそのまま２．５Ｖの信号レベルでＳＤＲＡＭコア１１に送出している。
【００２９】
図１に太線で示した、ＳＤＲＡＭコア１１をテストするための信号は、入出力回路７から２．５Ｖの信号レベルで入出力レベル変換回路１８に入力される。入出力レベル変換回路１８はバッファとして動作して、レベル変換を行わずに２．５Ｖの信号レベルのまま、ロジック回路１４内のＳＤＲＡＭテスト回路１５に送られる。ＳＤＲＡＭテスト回路１５では受け取った信号を処理して、信号レベルが２．５Ｖのテスト信号を発生し、それをレベルシフタ１６に入力する。レベルシフタ１６もバッファとして動作し、この入力されたテスト信号を、レベル変換を行わずに２．５Ｖの信号レベルのまま出力する。このレベルシフタ１６の出力する信号レベルが２．５Ｖのテスト信号は、ゲート酸化膜厚Ｔｏｘが７５Åのインバータ１７３にゲート入力され、そのままの信号レベルでＳＤＲＡＭコア１１に送られ、そのアクセス入力となる。
【００３０】
ＳＤＲＡＭコア１１ではインバータ１７３からの信号レベルが２．５Ｖのテスト信号に基づいてアクセス動作が実行され、指定されたアドレスよりデータが読み出される。なお、この読み出されたデータの信号レベルは２．５Ｖである。このＳＤＲＡＭコア１１から読み出されたデータの信号は、レベルシフタ１６を経由せずに直接ロジック回路１４に送られて、ゲート酸化膜厚Ｔｏｘが５７Åのインバータ１７４に入力される。このインバータ１７４で受け取られた信号レベルが２．５Ｖの信号がＳＤＲＡＭテスト回路１５の入力となる。この信号レベルが２．５Ｖの信号はロジック回路１４のＳＤＲＡＭテスト回路１５で処理され、処理結果が入出力レベル変換回路１８に送られる。入出力レベル変換回路１８は単なるバッファとして動作し、受け取った信号を２．５Ｖの信号レベルのまま入出力回路７に送り、入出力回路７はそれを外部に出力する。これにより、ＳＤＲＡＭコア１１の正常性が検証される。
【００３１】
以上、ＳＤＲＡＭコア１１のリード動作におけるＳＤＲＡＭコア１１のテストについて説明したが、ＳＤＲＡＭコア１１へのライト動作におけるＳＤＲＡＭコア１１のテストについても全く同様である。
【００３２】
このように、この実施の形態１によれば、ＳＤＲＡＭテスト回路１５を含むロジック回路１４と、ＳＤＲＡＭコア１１との間で授受される全ての信号に対して、信号レベルのレベル変換を行う必要がなくなるとともに、電源変換回路１３は２．５Ｖの電源をＳＤＲＡＭコア１１にのみ供給すればよくなるので、ハードウェア量を削減することができ、かつ消費電力も小さな信号レベル変換方法が実現可能となり、また、ＳＤＲＡＭテストモードにおいて、レベルシフタ１６、および入出力レベル変換回路１８を単なるバッファとして動作させることができるため、これらレベルシフタ１６や入出力レベル変換回路１８の影響をなくして、ＳＤＲＡＭコア１１の正常性のみをテストすることが可能となるなどの効果が得られる。
【００３３】
【発明の効果】
以上のように、この発明に係る半導体装置は、第１の電圧が供給され、信号レベルが第１の電圧である信号を入出力する第１の半導体回路と、第１の電圧よりも低い第２の電圧が外部から供給され、信号レベルが第２の電圧である信号を入出力する第２の半導体回路と、外部から供給される第３の電圧を第３の電圧よりも低い第１の電圧に変換して第１の半導体回路に供給する電源変換回路と、第３の電圧が供給され、第２の半導体回路が出力する信号の信号レベルを第３の電圧に変換するレベルシフタと、レベルシフタによって信号レベルが第３の電圧にレベル変換された信号を、第１の電圧に変換した後、第１の半導体回路に入力する第１のゲート受け回路とによって構成される。この発明に係る半導体装置は、さらに、レベルシフタを介して第１の半導体回路の出力する信号を受け、信号レベルが第２の電圧である信号にレベル変換して第２の半導体回路に入力する第２のゲート受け回路を備える。したがって、第２の半導体回路と第１の半導体回路との間の全信号に対してレベル変換を行う必要がなくなるとともに、電源変換回路からは第１の半導体回路に対してのみ、変換した電源を供給すればよいので、ハードウェア量を削減でき、かつ消費電力も少ない信号レベル変換を行なう多電源半導体装置が得られるという効果がある。
【００３４】
この発明に係る半導体装置によれば、第２の半導体回路は、第１の半導体回路の正常性を検証するために、信号レベルが第１の電圧である信号を出力するテスト回路を有し、第１の半導体回路は、テスト回路の出力する信号をレベル変換せずにそのままの信号レベルで受けるように構成したので、レベルシフタの影響をなくし、それを時に単なるバッファとして動作させることが可能となって、第１の半導体回路のテストのみが行えるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による信号レベル変換を行なう多電源半導体装置を示すブロック図である。
【図２】 実施の形態１の信号レベル変換を行なう多電源半導体装置で用いられる変換回路を示す回路図である。
【図３】 従来の信号レベル変換方法が適用される多電源半導体装置を示すブロック図である。
【符号の説明】
７ 入出力回路、１１ ＳＤＲＡＭコア（第１の半導体回路）、１２ パワーサプライ、１３ 電源変換回路、１４ ロジック回路（第２の半導体回路）、１５ ＳＤＲＡＭテスト回路（テスト回路）、１６ レベルシフタ、１７１〜１７４ インバータ（ゲート受け回路）、１８ 入出力レベル変換回路。
Claims (3)
- 第１の電圧が供給され、信号レベルが前記第１の電圧である信号が入出力される第１の半導体回路と、
前記第１の電圧よりも低い第２の電圧が外部から供給され、信号レベルが前記第２の電圧である信号が入出力される第２の半導体回路と、
外部から供給される第３の電圧を前記第３の電圧よりも低い前記第１の電圧に変換して前記第１の半導体回路に供給する電源変換回路と、
前記第３の電圧が供給され、前記第２の半導体回路の出力する信号の信号レベルを、前記第３の電圧にレベル変換するレベルシフタと、
前記レベルシフタによって信号レベルが前記第３の電圧にレベル変換された信号を、前記第１の電圧にレベル変換して前記第１の半導体回路に入力する第１のゲート受け回路とを備える、半導体装置。 - 前記半導体装置は、前記レベルシフタを介して前記第１の半導体回路の出力する信号を受け、信号レベルが前記第２の電圧である信号にレベル変換して前記第２の半導体回路に入力する第２のゲート受け回路をさらに備える、請求項１記載の半導体装置。
- 前記第２の半導体回路は、前記第１の半導体回路の正常性を検証するために、信号レベルが前記第１の電圧である信号を出力するテスト回路を有し、
前記第１の半導体回路は、前記テスト回路の出力する信号をレベルシフタを介して、その信号の信号レベルを前記第１の電圧のまま受ける、請求項１記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000017516A JP4408513B2 (ja) | 2000-01-26 | 2000-01-26 | 半導体装置 |
| US09/626,461 US6304069B1 (en) | 2000-01-26 | 2000-07-26 | Low power consumption multiple power supply semiconductor device and signal level converting method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000017516A JP4408513B2 (ja) | 2000-01-26 | 2000-01-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001208806A JP2001208806A (ja) | 2001-08-03 |
| JP4408513B2 true JP4408513B2 (ja) | 2010-02-03 |
Family
ID=18544506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000017516A Expired - Fee Related JP4408513B2 (ja) | 2000-01-26 | 2000-01-26 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6304069B1 (ja) |
| JP (1) | JP4408513B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6647500B1 (en) * | 2000-03-13 | 2003-11-11 | Intel Corporation | System and method to generate a float voltage potential at output when first and second power supplies fail to supply power at the same time |
| DE10215546B4 (de) | 2002-04-09 | 2004-02-26 | Infineon Technologies Ag | Schaltungsanordnung zur Umsetzung von Logiksignalpegeln |
| US7193886B2 (en) * | 2004-12-13 | 2007-03-20 | Dolfin Integration | Integrated circuit with a memory of reduced consumption |
| DE102005060347B3 (de) * | 2005-12-16 | 2007-06-06 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zur Umsetzung von Logiksignalpegeln sowie Verwendung der Schaltungsanordnung |
| US7646115B2 (en) * | 2007-01-05 | 2010-01-12 | Standard Microsystems Corporation | Regulator circuit with multiple supply voltages |
| JP2015119311A (ja) * | 2013-12-18 | 2015-06-25 | 富士通株式会社 | 半導体装置 |
| US10236040B2 (en) | 2016-11-15 | 2019-03-19 | Micron Technology, Inc. | Two-step data-line precharge scheme |
| TWI654515B (zh) * | 2018-05-16 | 2019-03-21 | 華邦電子股份有限公司 | 數位穩壓器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59139725A (ja) | 1983-01-31 | 1984-08-10 | Hitachi Ltd | 半導体集積回路装置 |
| JPH09148913A (ja) | 1995-11-21 | 1997-06-06 | Seiko Epson Corp | 高電位差レベルシフト回路 |
| US5903142A (en) * | 1997-06-27 | 1999-05-11 | Cypress Semiconductor Corp. | Low distortion level shifter |
| US6236605B1 (en) * | 1999-03-26 | 2001-05-22 | Fujitsu Limited | Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier |
| US6140855A (en) * | 1999-03-30 | 2000-10-31 | International Business Machines Corporation | Dynamic-latch-receiver with self-reset pointer |
-
2000
- 2000-01-26 JP JP2000017516A patent/JP4408513B2/ja not_active Expired - Fee Related
- 2000-07-26 US US09/626,461 patent/US6304069B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6304069B1 (en) | 2001-10-16 |
| JP2001208806A (ja) | 2001-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6888366B2 (en) | Apparatus and method for testing a plurality of semiconductor chips | |
| JP4408513B2 (ja) | 半導体装置 | |
| JPH1153900A (ja) | 半導体記憶装置 | |
| US6301182B1 (en) | Semiconductor memory device | |
| US6774656B2 (en) | Self-test for leakage current of driver/receiver stages | |
| JP3001475B2 (ja) | 半導体記憶装置 | |
| US6683485B1 (en) | Double translation voltage level shifter and method | |
| KR0179930B1 (ko) | 출력 버퍼 제어 회로 | |
| KR20100050933A (ko) | 반도체 메모리장치의 바운더리 스캔 회로 | |
| JPH08293193A (ja) | 半導体装置 | |
| TWI831403B (zh) | 電子裝置以及用來在電子裝置中進行時脈閘控的方法 | |
| JP4370891B2 (ja) | 半導体集積回路 | |
| KR100294009B1 (ko) | 아날로그 및 디지탈 겸용포트 | |
| KR101201861B1 (ko) | 반도체 메모리 장치의 데이터 마스크 동작 테스트 회로 | |
| KR100360149B1 (ko) | 병렬테스트회로 | |
| JPH02236471A (ja) | 特殊試験機能回路を備える半導体装置 | |
| JP3189744B2 (ja) | 半導体装置 | |
| KR970051435A (ko) | 멀티 비트 테스트 회로 및 그 테스트 방법 | |
| JPH05259879A (ja) | 入出力バッファ | |
| JPH0778500A (ja) | 不揮発性半導体記憶装置及びその試験方法 | |
| JP3015460B2 (ja) | 半導体集積回路 | |
| KR100660538B1 (ko) | 반도체 메모리 장치 | |
| KR100228357B1 (ko) | 메모리의 데이터 입출력 장치 | |
| JPH0371072A (ja) | 論理集積回路の通電動作エージング方法 | |
| JP2870291B2 (ja) | 半導体記憶回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |