JP4399321B2

JP4399321B2 - 分布型増幅器

Info

Publication number: JP4399321B2
Application number: JP2004188144A
Authority: JP
Inventors: 真小杉; 章西野; 康徳小川
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2004-06-25
Filing date: 2004-06-25
Publication date: 2010-01-13
Anticipated expiration: 2024-06-25
Also published as: KR20060042876A; US20050285680A1; JP2006013880A; US7276972B2; CN100514851C; CN1713522A

Description

本発明は、例えば光通信システム等で使用される広帯域特性を有する分布型増幅器に関するものである。

特開平７−１８３４２８号公報特開２００３−１５２４７６号公報

図２（ａ）〜（ｃ）は、従来の分布型増幅器の構成図である。
この分布型増幅器は、図２（ａ）にその回路構成を示すように、広い帯域の入力信号が与えられる入力端子１に接続される入力側伝送線路２を有している。入力側伝送線路２は、例えば７個の線路素子２ａ，２ｂ，…，２ｇを直列に接続したもので、線路素子２ａの先端が入力端子１に接続され、線路素子２ｇの末端が終端抵抗３を介して接地電位ＧＮＤに接続されている。

また、この分布型増幅器は、入力側伝送線路２に対応する出力側伝送線路４を有している。出力側伝送線路４は、７個の線路素子４ａ，４ｂ，…，４ｇを直列に接続したもので、線路素子４ａの先端が終端抵抗５を介して接地電位ＧＮＤに接続され、線路素子４ｇの末端が出力端子６に接続されている。

入力側伝送線路２と出力側伝送線路４の間は、増幅部である６個のトランジスタ７ａ，７ｂ，…，７ｆと伝送線路８を介して分布回路状に接続されている。即ち、線路素子２ａ，２ｂの接続点には、トランジスタ７ａのゲート電極が接続され、このトランジスタ７ａのドレイン電極が伝送線路８の線路素子８ａを介して線路素子４ａ，４ｂの接続点に接続されている。以下同様で、最後の線路素子２ｆ，２ｇの接続点には、トランジスタ７ｆのゲート電極が接続され、このトランジスタ７ｆのドレイン電極が線路素子８ｆを介して線路素子４ｆ，４ｇの接続点に接続されている。トランジスタ７ａ〜７ｆのソース電極は、接地電位ＧＮＤに接続されている。また、出力端子６には、インダクタ９を介して、電源電圧ＶＤＤが供給されるようになっている。

入力側伝送線路２、出力側伝送線路４及び増幅部の伝送線路８を構成する代表的な形状には、マイクロストリップ線路とコプレーナ線路がある。

マイクロストリップ線路は、図２（ｂ）に示すように、誘電体基板ＳＵＢ１の裏面全体を接地面Ｇ１とし、表面に信号線Ｓ１を配置したものである。マイクロストリップ線路の特性インピーダンスＺ０は、信号線Ｓ１の幅をｗ１とし、誘電体基板ＳＵＢ１の厚さをｔとすると、Ｚ０＝Ａ×ｔ／ｗ１（但し、Ａは比例定数）で表すことができる。

一方、コプレーナ線路は、図２（ｃ）に示すように、誘電体基板ＳＵＢ２の表面に信号線Ｓ２を配置し、その両側を接地面Ｇ２としたものである。コプレーナ線路の特性インピーダンスＺ０は、信号線Ｓ２の幅をｗ２とし、この信号線Ｓ２と接地面Ｇ２との間隔をｗ３とすると、Ｚ０＝Ｂ×ｗ３／ｗ２（但し、Ｂは比例定数）で表すことができる。

分布型増幅器は、通常、入出力インピーダンスを５０Ωとして設計される。このため、入力側伝送線路２等の特性インピーダンスＺ０は、増幅部のトランジスタ７ａ〜７ｆの静電容量を考慮して、７０〜９０Ωに設定する必要がある。

しかしながら、前記分布型増幅器は、次のような課題があった。
（１）入力側伝送線路２と出力側伝送線路４を共にマイクロストリップ線路で構成した場合、信号線と接地面が誘電体基板を挟んで異なる面にあるので、例えば図２（ａ）中のトランジスタ７ａ〜９ｆのソース電極のように最短経路で接地を取るには、誘電体基板にバイアホールを設ける必要があり、配線プロセスが複雑になる。
（２）入力側伝送線路２と出力側伝送線路４を共にコプレーナ線路で構成した場合、７０〜９０Ωの特性インピーダンスＺ０を持たせ、かつトランジスタ７ａ〜９ｆに流れる電流容量を確保するために、幅ｗ２と間隔ｗ３を共に広くする必要がある。

例えば、厚さ２２０μｍのＧａＡｓ基板を用いて、信号線幅５０μｍのマイクロストリップ線路を作ると、その特性インピーダンスは７７Ωとなる。これに対して、同じＧａＡｓ基板で、同じ信号線幅と特性インピーダンスを有するコプレーナ線路を作るには、信号線と接地面との間隔が１４０μｍ必要となる。このため、回路の小型化が困難になる。
（３）特許文献１に開示されているように、マイクロストリップ線路とコプレーナ線路を混在させて、これらのマイクロストリップ線路とコプレーナ線路の信号線を異なる面に配置する場合、構造が複雑になる。

本発明は、構造が簡単で回路の小型化が可能な分布型増幅器を提供することを目的としている。

本発明の分布型増幅器は、上面及び下面を有する誘電体基板と、前記上面において一定距離離れた位置に形成された入力端子及び出力端子と、前記上面において前記入力端子から所定距離離れた位置に形成された入力終端用の第１の終端抵抗と、前記上面において前記入力端子及び前記第１の終端抵抗に対してほぼ並行で、且つ前記出力端子から所定距離離れた位置に形成された出力終端用の第２の終端抵抗と、入力側伝送線路と、出力側伝送線路と、複数のトランジスタとを備えている。
ここで、前記入力側伝送線路は、先端が前記入力端子に接続され、末端が前記第１の終端抵抗を介して、前記上面に形成された上面側接地面に接続され、前記上面に形成された湾曲形状の第１の信号線及び前記第１の信号線の周囲に所定間隔隔てて形成された前記上面側接地面からなるコプレーナ線路により構成された複数の第１の線路素子が前記上面において直列に接続されたものである。
前記出力側伝送線路は、先端が前記第２の終端抵抗を介して前記上面側接地面に接続され、末端が前記出力端子に接続され、前記上面に形成された湾曲形状の第２の信号線と前記下面に形成された下面側接地面とからなるマイクロストリップ線路により構成された複数の第２の線路素子が前記上面において直列に接続されたものである。
更に、複数のトランジスタは、前記入力側伝送線路と前記出力側伝送線路との間に、前記上面において前記第２の信号線から延設された直線形状の第３の信号線と前記下面側接地面とからなるマイクロストリップ線路により構成された増幅部側伝送線路を介して、分布接続され、前記入力端子から前記入力側伝送線路を介して入力される入力信号をそれぞれ増幅して前記増幅部側伝送線路を介して前記出力側伝送線路へ出力するものである。
そして、前記複数のトランジスタは、前記上面に形成され、前記複数のトランジスタの各電極は、前記上面に形成された前記第１及び第３の信号線と前記上面側接地面とに接続されている。

本発明では、誘電体基板の上面に、コプレーナ線路における湾曲形状の第１の信号線及び上面側接地面と、マイクロストリップ線路における湾曲形状の第２の信号線及び直線形状の第３の信号線と、増幅用のトランジスタとを形成している。従って、トランジスタの各電極を、すべて誘電体基板の上面で第１及び第３の信号線や上面側接地面に接続することができる。これにより、トランジスタを接続するために誘電体基板にバイアホールを設ける必要がなくなり、構造が簡単で回路の小型化が可能な分布型増幅器が得られるという効果がある。

分布型増幅器の入力側伝送線路を、誘電体基板の上面に信号線と接地面を形成したコプレーナ線路で構成し、出力側伝送線路を、この誘電体基板の上面に信号線を下面に接地面を形成したマイクロストリップ線路で構成する。更に、増幅用の複数のトランジスタを、前記誘電体基板の上面に形成し、その各電極を該上面に形成された信号線または接地面に接続する。

この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。

図１は、本発明の実施例を示す分布型増幅器の構成図である。また、図３（ａ），（ｂ）は、図１の分布型増幅器の構造を示す図であり、同図（ａ）は平面図、及び同図（ｂ）は同図（ａ）中のＡ１−Ａ２線に沿う部分の断面図である。

この分布型増幅器は、図１にその回路構成を示すように、広帯域な入力信号が与えられる入力端子１に接続され、入力側フィルタを構成する入力側伝送線路１０を有している。入力側伝送線路１０は、図３（ｂ）に示すように、誘電体基板ＳＵＢの表面に形成された湾曲形状の第１の信号線Ｓ２とこの第１の信号線Ｓ２の周囲に所定間隔隔てて形成された上面側接地面Ｇ２とで構成されるコプレーナ線路となっている。更に、この誘電体基板ＳＵＢの裏面全体には、下面側接地面Ｇ１が設けられている。

入力側伝送線路１０は、７個の線路素子１１，１２，…，１７を直列に接続したもので、線路素子１１の先端が入力端子１に接続され、線路素子１７の末端が第１の終端抵抗３を介して接地電位ＧＮＤの上面側接地面Ｇ２に接続されている。

また、この分布型増幅器は、入力側伝送線路１０に対応して出力側フィルタを構成する出力側伝送線路２０を有している。出力側伝送線路２０は、図３（ｂ）に示すように、誘電体基板ＳＵＢの表面に形成された湾曲形状の第２の信号線Ｓ１とこの誘電体基板ＳＵＢの裏面全体に設けられた下面側接地面Ｇ１とで構成されるマイクロストリップ線路となっている。

出力側伝送線路２０は、７個の線路素子２１，２２，…，２７を直列に接続したもので、線路素子２１の先端が第２の終端抵抗５を介して接地電位ＧＮＤの上面側接地面Ｇ２に接続され、線路素子２７の末端が出力端子６に接続されている。

入力側伝送線路１０と出力側伝送線路２０の間は、増幅部である複数のトランジスタ３１，３２，…，３６と、第２の信号線Ｓ１に延設された直線形状の第３の信号線と下面側接地面Ｇ１とからなるマイクロストリップ線路で構成される増幅部側伝送線路４０を介して分布回路状に接続されている。即ち、線路素子１１，１２の接続点には、トランジスタ３１のゲート電極が接続され、このトランジスタ３１のドレイン電極が伝送線路４０の線路素子４１を介して線路素子２１，２２の接続点に接続されている。以下同様で、最後の線路素子１６，１７の接続点には、トランジスタ３６のゲート電極が接続され、このトランジスタ３６のドレイン電極が線路素子４６を介して線路素子２６，２７の接続点に接続されている。トランジスタ３１〜３６のソース電極は、接地電位ＧＮＤの上面側接地面Ｇ２に接続されている。また、出力端子６には、インダクタ９を介して電源電圧ＶＤＤが供給されるようになっている。

ここで、誘電体基板ＳＵＢには、例えば厚さｔ１が２２０μｍのＧａＡｓ基板が用いられ、信号線Ｓ１，Ｓ２は、例えば厚さｔ２が３μｍの金で形成されている。そして、入力側伝送線路１０であるコプレーナ線路の信号線Ｓ２の幅ｗ２は５μｍ、信号線Ｓ２と接地面Ｇ２の間隔ｗ３は２７．５μｍに設定されている。また、出力側伝送線路２０と増幅部の伝送線路４０であるマイクロストリップ線路の信号線Ｓ１の幅ｗ１は４０μｍとなっている。

これにより、入力側伝送線路１０、出力側伝送線路２０及び伝送線路４０の特性インピーダンスＺ０は８２Ωとなり、出力側伝送線路２０と伝送線路４０の許容電流は４００ｍＡ以上となる。なお、トランジスタ３１〜３６や終端抵抗３，５は、信号線Ｓ１，Ｓ２と同様に誘電体基板ＳＵＢの表面に形成される。従って、トランジスタ３１〜３６のソース電極や終端抵抗３，５の接地側は、誘電体基板ＳＵＢの表面に形成された接地面Ｇ２に接続されている。

このような分布型増幅器では、電源電圧ＶＤＤがインダクタ９を介して出力端子６に与えられ、出力側伝送線路２０及び伝送線路４０を通って各トランジスタ４１〜４６のドレイン電極に供給される。また、入力端子１から適切なバイアス電圧が重畳された入力信号が与えられる。

入力信号は、入力側フィルタを構成する入力側伝送線路１０を介して各トランジスタ３１〜３６のゲート電極に与えられて増幅される。各トランジスタ３１〜３６から出力された信号は、伝送線路４０を介して出力側フィルタを構成する出力側伝送線路２０に伝達される。そして、これらの信号は出力側伝送線路２０で合成され、出力信号として出力端子６から出力される。

このように、本実施例の分布型増幅器は、直流電流がほとんど流れず、電流容量の大きな幅の広い信号線を必要としない入力側伝送線路１０を、コプレーナ線路で構成している。これにより、コプレーナ線路を用いても入力側伝送線路１０のパターン面積がほとんど増加することはない。更に、コプレーナ線路を用いたことによって、接地面Ｇ２を誘電体基板ＳＵＢの表面に設けることができるので、トランジスタ３１〜３６のソース電極を、バイアホールを介さず、接地面Ｇ２に直接接続することができる。従って、構造が簡単で回路の小型化が可能になるという利点がある。

また、大きな直流電流を流す必要がある出力側伝送線路２０は、マイクロストリップ線路で構成している。これにより、信号線を形成する金属の長時間の信頼性を保証し、かつ、回路パターンを大きくせずに出力インピーダンスを広い帯域で所定の５０オームに設定することができる。

更に、信号線Ｓ１，Ｓ２、終端抵抗３，５、トランジスタ３１〜３６等の回路素子はすべて誘電体基板ＳＵＢの表面に形成され、この誘電体基板ＳＵＢの裏面は接地面Ｇ１となっているので、製造プロセスを簡素化することができる。

なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ）分布型増幅器の段数は６段に限らず、何段でも良い。
（ｂ）信号線Ｓ１，Ｓ２の幅ｗ１，ｗ２、信号線Ｓ２と接地面Ｇ２との間隔ｗ３、誘電体基板ＳＵＢや信号線の厚さｔ１，ｔ２、及び特性インピーダンスＺ０の値は、例示したものに限定されない。
（ｃ）コプレーナ線路である入力側伝送線路１０では、誘電体基板ＳＵＢの裏面側にも接地面Ｇ１が形成されているが、この入力側伝送線路１０の裏面側の接地面Ｇ１は無くても良い。
（ｄ）トランジスタ３１〜３６は、ソース接地型電界効果トランジスタ、カスコード接続した電界効果トランジスタ、デュアルゲート電界効果トランジスタ等の電界効果トランジスタのほか、バイポーラトランジスタを使用することができる。
（ｅ）誘電体基板ＳＵＢは、ＧａＡｓに限らず、Ｓｉ等でも良い。

本発明の実施例を示す分布型増幅器の構成図である。従来の分布型増幅器の構成図である。図１の分布型増幅器の構造を示す図である。

符号の説明

１入力端子
３，５終端抵抗
６出力端子
９インダクタ
１０入力側伝送線路
１１〜１７，２１〜２７，４１〜４６線路素子
２０出力側伝送線路
３１〜３６トランジスタ
４０伝送線路
Ｇ１，Ｇ２接地面
Ｓ１，Ｓ２信号線
ＳＵＢ誘電体基板

Claims

上面及び下面を有する誘電体基板と、
前記上面において一定距離離れた位置に形成された入力端子及び出力端子と、
前記上面において前記入力端子から所定距離離れた位置に形成された入力終端用の第１の終端抵抗と、
前記上面において前記入力端子及び前記第１の終端抵抗に対してほぼ並行で、且つ前記出力端子から所定距離離れた位置に形成された出力終端用の第２の終端抵抗と、
先端が前記入力端子に接続され、末端が前記第１の終端抵抗を介して、前記上面に形成された上面側接地面に接続され、前記上面に形成された湾曲形状の第１の信号線及び前記第１の信号線の周囲に所定間隔隔てて形成された前記上面側接地面からなるコプレーナ線路により構成された複数の第１の線路素子が前記上面において直列に接続された入力側伝送線路と、
先端が前記第２の終端抵抗を介して前記上面側接地面に接続され、末端が前記出力端子に接続され、前記上面に形成された湾曲形状の第２の信号線と前記下面に形成された下面側接地面とからなるマイクロストリップ線路により構成された複数の第２の線路素子が前記上面において直列に接続された出力側伝送線路と、
前記入力側伝送線路と前記出力側伝送線路との間に、前記上面において前記第２の信号線から延設された直線形状の第３の信号線と前記下面側接地面とからなるマイクロストリップ線路により構成された増幅部側伝送線路を介して、分布接続され、前記入力端子から前記入力側伝送線路を介して入力される入力信号をそれぞれ増幅して前記増幅部側伝送線路を介して前記出力側伝送線路へ出力する複数のトランジスタとを備え、
前記複数のトランジスタは、前記上面に形成され、前記複数のトランジスタの各電極は、前記上面に形成された前記第１及び第３の信号線と前記上面側接地面とに接続されていることを特徴とする分布型増幅器。
前記下面側接地面は、前記誘電体基板の下面全体に形成されていることを特徴とする請求項１記載の分布型増幅器。