JP4393584B2 - オージェ発生プロセス抑止を使用した半導体ダイオード - Google Patents

オージェ発生プロセス抑止を使用した半導体ダイオード Download PDF

Info

Publication number
JP4393584B2
JP4393584B2 JP51406297A JP51406297A JP4393584B2 JP 4393584 B2 JP4393584 B2 JP 4393584B2 JP 51406297 A JP51406297 A JP 51406297A JP 51406297 A JP51406297 A JP 51406297A JP 4393584 B2 JP4393584 B2 JP 4393584B2
Authority
JP
Japan
Prior art keywords
layer
active layer
diode
active
diode according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP51406297A
Other languages
English (en)
Other versions
JPH11512884A (ja
Inventor
ホワイト,アンソニー・マイケル
Original Assignee
キネテイツク・リミテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キネテイツク・リミテツド filed Critical キネテイツク・リミテツド
Publication of JPH11512884A publication Critical patent/JPH11512884A/ja
Application granted granted Critical
Publication of JP4393584B2 publication Critical patent/JP4393584B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/0296Inorganic materials including, apart from doping material or other impurities, only AIIBVI compounds, e.g. CdS, ZnS, HgCdTe

Landscapes

  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Bipolar Transistors (AREA)
  • Light Receiving Elements (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、室温で性能を向上させる半導体ダイオード構造体に関する。
従来、ナローギャップ半導体は室温ではほとんど使用されていなかった。これは、真性キャリヤ濃度が高すぎてドーピング濃度をマスクしてしまい、その結果、熱発生率がきわめて高くなって、漏れ電流と雑音が多くなり、エミッタの放射効率が低下するためである。したがって、ナローギャップ半導体は一般に冷却される。
ナローギャップデバイスの潜在的な超高速度ときわめて低い電力損失を利用するために、オージェ抑止デバイスが発明された(たとえばProc.SPIE,Infra-red Technology XI Vol 572(Aug20,San Diego California)1085,pp123-132を参照)。電子手段によって、周囲温度以上であってもアクティブゾーン内のキャリア濃度を低下させ、それによって外因性挙動を得る。
これは、特殊な特性を持った界面を有する二つの接触ゾーンの間に、軽くドーピングした層を挟むことによって行う。第一のゾーンは排除界面を形成し、アクティブゾーンと同じタイプの高濃度のドーピング、高いバンドギャップ、同じタイプの低濃度のドーピング、または両方の特徴の組合せを有することができる。第一のゾーンの重要な特徴は、少数濃度がきわめて低いため、逆方向バイアス(アクティブゾーン内の少数キャリアを界面から追い出す)において、キャリアが第一のゾーンから補給されずにアクティブゾーンから除去されることである。このようなゾーンと少数キャリアが中に入ることができない層(この場合はアクティブ層)との間の界面は、排除界面で知られている。
たとえば、カドミウム水銀テルライド(CMT)では、室温でこの現象が広範囲の材料パラメータにわたって存在する。接触ゾーン内の少数キャリア濃度がアクティブゾーンよりも低いということのみで十分である。アクティブ層における典型的なドーピングは、接触ゾーンが1017を超えるp型で、数倍kTの接触ゾーンにバンドギャップ増大がある場合もない場合も、5×1015未満のp型である。
排除層の厚さは、バイアス接触自体からの少数キャリアの内部拡散を最小限にするのに十分な数マイクロメートルとすることができる。
アクティブ層の厚さは数マイクロメートルとすることができる。アクティブゾーン内の少数キャリアの拡散距離を大幅に超えないようにするのが普通であり、それよりかなり薄くするのが好ましい。p型アクティブ層の場合、5マイクロメートルが典型的な値である。n型ドーピングの場合、典型的な値はそれよりかなり小さくなる(2マイクロメートル未満)。これについては欧州特許公報EP0401352B1号に記載されている。
アクティブ層の長さにかかわらず、抑止はある程度起こる。アクティブ層は、接合部におけるように逆の型のドーピングを使用した第二の接触ゾーンで終わらせる。この場合も、この最終層内の少数キャリア濃度は低いほどよく、(ドーピングが反対の型である以外は)この場合も第一の接触ゾーンと同様の説明が適用される。
前と同じ方向のバイアスでは、界面で少数キャリアが捕捉され、戻ることができない(この場合は、逆方向バイアスが加えられた接合部に存在する通常の障壁のためである)。少数キャリアは、一部はバイアス電界の影響により、一部は拡散によって、接合部に移行する。二つのゾーンの間でキャリアを一方向に通過させるが他方の方向には通過させない、二つのゾーンの間のこのような界面を、注出界面と呼ぶ
全体的効果は、注出接触部で少数キャリアが除去され、排除接触部で補給されないことである。少数キャリアの当初の濃度は高く、真性濃度に近い。バイアスを印加した後はきわめて低くなることができ、典型的には1013未満になり、ドーピングとバイアスによっては、しばしばそれよりもかなり低くなる。この低濃度は空間電荷バランスにわずかに寄与し、その結果、対応する数の多数キャリアが失われることによって高い割合の少数キャリアの除去が実現され、アクティブゾーンにおいて、少数キャリア(きわめて少ない)とイオン化ドーピング濃度に近い濃度の多数キャリアとを含む空間電荷バランスが生じる。
これらの濃度は冷却状態では一般的であり、アクティブゾーンは外因性条件にあり、これを利用したデバイスを作製することができる。
漏れ電流が存在する。その一部はアクティブゾーンにおける残留熱発生および光発生による。熱発生率はかなり低減される(キャリア濃度の低減による「オージェ抑止」)が、ゼロにはならない。これは、上記のドーピング上考慮すべき条件を理想的に近く満たすほど低くなる。漏れ電流の原因は、上記に加えてほかにもある。
注出接触ゾーン内の少数キャリア濃度が十分に低くないため、注出接合部に漏れ電流が存在することがある。界面におけるドーピングを相当程度、たとえば0.5マイクロメートルにわたって傾斜状にした場合、接合部の近くに低濃度ドーピングの、したがって少数キャリア濃度が比較的高い領域が生じる。熱発生によって、不完全接合ダイオードの通常の方式で漏れ電流が生じる。
同様に、排除接合部には、好ましい仕様を満たさない狭い低ドーピング/低バンドギャップ領域との傾斜状界面があることがあり、それによって不要なキャリアの発生と漏れが生じる。
他の効果として、高濃度ドーピング領域から低濃度ドーピング領域へのキャリアのデバイ遮蔽流出があり、これによって金属層界面の最も急峻なものであっても実質的に傾斜状になり、そのような傾斜状界面のテールに少数キャリアが発生する。
ドーピングとバンドギャップが同じ場所で急激に変化し、それによって普通ならバンドエッジのレベルにおいて周期的に切り替わるはずのところに一時的な中断が生じることがあり(いわゆる「グリッチ」)、それによってデバイス電流の適切な流れが妨げられるために、さらに問題が生じることがある。
本発明によると、ダイオードが複数エピタキシャル層半導体材料を含み、少なくとも二つの注出界面と少なくとも二つの排除界面とによって特徴付けられる。
好ましい実施例は、
大量にドーピングされたp型材料の層と、
軽くドーピングされたp型材料の第一の緩衝層と、
軽くドーピングされたp型材料のアクティブ層と、
軽くドーピングされたn型材料の第二のバッファ層と、
大量にドーピングされたn型材料の層とを含み、
前記アクティブ層と緩衝層のバンドギャップは、各前記緩衝層の少数キャリア濃度が前記アクティブ層の小数キャリア濃度の10分の1未満となるようになっており、
前記各層が、第一の緩衝層がアクティブ層と大量にドーピングされたp型材料の層との間に挟まれてそれぞれの層との排除界面を形成し、第二の緩衝層がアクティブ層と大量にドーピングされたn型材料の層との間に挟まれてそれぞれの層との注出界面を形成するようにスタック状に配置されている
他の好ましい実施例では、大量にドーピングされた層のドーピング濃度が2×1017cm-3を超える。
他の好ましい実施例では、アクティブ層のドーピング濃度は5×1016cm-3未満である。各緩衝層のドーピング濃度は、アクティブ層とそれに隣接する大量にドーピングされた層との間であり、アクティブ層の濃度に近いことが好ましい。
本明細書では、「注出」および「排除」という用語をデバイス内の層間の界面について使用した場合、デバイスのアクティブ層に対する界面の性質を示すものと解釈されたい。さらに、本明細書に記載の特定の実施例では、p型アクティブ層を示すが、これは限定的なものとみなしてはならない。本発明は、n型アクティブ層を持つデバイスにも等しく適用可能であり、その場合は記載の実施例に対して他のn型層およびp型層の役割が逆転されることになる。
本発明は、ハイブリッド検出器または高速FETなどのアクティブ回路要素など、様々な電子デバイスにハイブリッド化、サイト中での成長、またはその他の方法によって組み込むのに適したデバイスを提供する。
以下に、本発明について非限定的な例として第1図および第2図を参照しながら説明する。第1図には、従来技術の典型的なデバイス構造を有するオージェ抑止フォトダイオードの略図が図示されている。第2図には、本発明の典型的なデバイス構造を有するフォトダイオードの略図が図示されている。
第1図を参照すると、従来技術の典型的なオージェ抑止デバイスは、軽くドーピングされたアクティブ(n型)層2と、アクティブ層2との排除界面を形成するn型材料の大量にドーピングされた層3と、アクティブ層2との注出界面を形成するp型材料の大量にドーピングされた高バンドギャップの層4とを有する多層構造を含む。
この層構造は、たとえば化学気相蒸着(CVD)など当業者に周知の標準のデポジションテクニックによって適切な基板5上に成長させる。電極6によって、このデバイスへの電圧の印加を容易にする。
第2図を参照すると、本発明のデバイス7は、第1図のデバイスにおけるものと同様の役割を果たす要素2〜6を含む。さらに、本発明のデバイスは、軽くドーピングされたp型緩衝層8と、軽くドーピングされたn型緩衝層9とを含み、層9と層3が複合接触ゾーンを形成し、層8と層4も複合接触ゾーンを形成するように構成されている。緩衝層8および9はアクティブ層2を基準にして広いバンドギャップを有する。
緩衝層9が組み込まれていることによって生じる接触ゾーン内のドーピングの低減によって、アクティブ層2との排除界面における流出とドーピングテールの問題が軽減される。層9のドーピングはアクティブ層2のドーピングに近いかまたは等しくすることができると好都合である。バンドギャップが同じ場合、これによって通常は排除効果が損なわれることになる。したがって、層9におけるバンドギャップを広くする。原理上は、完全な排除が起こるほど広くすることが可能なはずである。しかし実際には、この変更は、材料成長に困難が生じるほど大きくすることが必要になり、必然的なテールがアクティブゾーン内に延びることによってアクティブゾーンを妨害する可能性がある。傾斜をきわめて急峻にすることに留意しなければならない。バンドギャップの適切な拡大は、固有キャリア濃度を10ないし100分の1に下げるものであろう。
接触ゾーン内にさらに(正確な距離は重要ではない)高濃度ドーピングに向かう傾斜を形成する(層3)。この傾斜は数マイクロメートルにわたっていてもよく、これも重要ではない。この広いギャップ材料内では、少数キャリア濃度はすでにアクティブ領域よりもかなり低くなっており、(従来の技術の場合のように)高濃度ドーピングとの新しい界面はそれ自体で排除界面として機能することができる。バイアスを印加すると、高濃度ドーピングゾーンとアクティブゾーンとの間の低濃度ドーピング領域が実質的に排除され、その領域の少数キャリア濃度が大幅に低減される(典型的には1012以下)。したがって、層9および層3がアクティブゾーンにとってきわめて効率的な複合接触部を形成し、少数キャリアをまったく供給しない。
ドーピングの状況によっては、注出(アクティブゾーンからの拡散による少数キャリアの損失)も起こるほど接触部のキャリア濃度が低くなることがある。
同様にして、緩衝層8におけるドーピングを低く維持し、バンドギャップは大きくすると(この場合も、真性キャリア濃度を典型的には10ないし100分の1に低減するなどして)、緩衝層8とアクティブ層2との間に注出界面が生じる。比較的大量にドーピングされた層4が緩衝層8との第二の注出界面を形成して、少数キャリア濃度がさらに低下するゾーンが生じ、接合部の漏れが防止される。
本明細書に記載のように高効率接触ゾーンを設けることによって、これらのデバイスの残留電流範囲は、ほとんど全部、バイアスを印加したときのアクティブ電流における残留発生によるものとなるように保証される。この最小の電流によって、最大電流(排除/注出の開始の直前に達成される)最大電流と最終電流との比が最大化され、それに付随する負抵抗効果が最大化される。
本発明のデバイスは、気相エピタキシなどの標準の手続きを使用して製作することができる。接点は使用する材料向けの標準ものでよい。
第1表に、本発明の典型的なデバイスの構造とドーピング濃度を示す。このデバイスの各層の材料は、Hg(1-x)CdxTe族の材料であり、値xで特定される。この表で、pおよびnは材料内のドーピングの型を示し、上付符号−および+は、それぞれ軽いドーピングと大量なドーピングを示し、下線は高バンドギャップの材料、Πはアクティブ層を示す。
Figure 0004393584
第1表に示す構造は、9.5μmのカットオフ波長と10Am-2の最小漏れ電流を有するものである。

Claims (12)

  1. 大量にドーピングされたp型材料の第一の外側層(4)と、
    軽くドーピングされたn型半導体材料のアクティブ層(2)と、
    大量にドーピングされたn型材料の第二の外側層(3)とを含む半導体材料の複数のエピタキシャル層を含むダイオードであって、
    ダイオードは、
    軽くドーピングされたp型材料の第一の緩衝層(8)と、
    軽くドーピングされたn型材料の第二の緩衝層(9)とをさらに含み、
    層(2、3、4、8、9)は、第一の緩衝層(8)がアクティブ層(2)と第一の外側層(4)との間に挟まれ、逆方向バイアスが印加されるとそれぞれの層との間でアクティブ層の少数キャリアが戻ることができない注出界面を形成し、第二の緩衝層(9)がアクティブ層(2)と第二の外側層(3)との間に挟まれ、逆方向バイアスが印加されるとそれぞれの層との間でアクティブ層の少数キャリアをアクティブ層に補給しない排除界面を形成するように、スタック状に配置されていることを特徴とするダイオード。
  2. アクティブ層(2)の厚さが少数キャリアの拡散距離を大幅に超えない、請求の範囲第1項に記載のダイオード。
  3. アクティブ層(2)の厚さが2μmよりも小さい、請求の範囲第1項または第2項に記載のダイオード。
  4. 大量にドーピングされたp型材料の第一の外側層(4)と、
    軽くドーピングされたp型半導体材料のアクティブ層(2)と、
    大量にドーピングされたn型材料の第二の外側層(3)とを含む半導体材料の複数のエピタキシャル層を含むダイオードであって、
    ダイオードは、
    軽くドーピングされたp型材料の第一の緩衝層(8)と、
    軽くドーピングされたn型材料の第二の緩衝層(9)とをさらに含み、
    層(2、3、4、8、9)は、第一の緩衝層(8)がアクティブ層(2)と第一の外側層(4)との間に挟まれ、逆方向バイアスが印加されるとそれぞれの層との間でアクティブ層の少数キャリアをアクティブ層に補給しない排除界面を形成し、第二の緩衝層(9)がアクティブ層(2)と第二の外側層(3)との間に挟まれ、逆方向バイアスが印加されるとそれぞれの層との間でアクティブ層の少数キャリアが戻ることができない注出界面を形成するように、スタック状に配置されていることを特徴とするダイオード。
  5. アクティブ層(2)の厚さが少数キャリアの拡散距離を大幅に超えない、請求の範囲第4項に記載のダイオード。
  6. アクティブ層(2)の厚さが5μmよりも小さい、請求の範囲第4項または第5項に記載のダイオード。
  7. 第一の緩衝層(8)と第二の緩衝層(9)は両方ともアクティブ層(2)のドーピング濃度に近いかまたは等しいドーピング濃度を有し、前記アクティブ層(2)と緩衝層(8,9)のバンドギャップは、各前記緩衝層(8,9)の少数キャリア濃度が前記アクティブ層(2)の少数キャリア濃度の10分の1未満となるようになっている、請求の範囲第1項から第6項のいずれか一項に記載のダイオード。
  8. 大量にドーピングされた材料のドーピング濃度が2×1017cm-3よりも大きい、請求の範囲第1項から第7項のいずれか一項に記載のダイオード。
  9. アクティブ層(2)のドーピング濃度が5×1016cm-3よりも小さい、請求の範囲第1項から第8項のいずれか一項に記載のダイオード。
  10. 半導体材料が、式Hg(1-x)CdxTeを有し、0<x<1であるカドミウム水銀テルライド化合物である請求の範囲第1項から第9項のいずれか一項に記載のダイオード。
  11. 大量にドーピングされた半導体材料と軽くドーピングされた半導体材料との間の遷移が、数マイクロメートルの距離にわたって起こる、請求の範囲第1項から第10項のいずれか一項に記載のダイオード。
  12. ダイオードが、第一の外側層(4)と接する基板(5)をさらに含む請求の範囲第1項から第11項のいずれか一項に記載のダイオード。
JP51406297A 1995-10-05 1996-09-30 オージェ発生プロセス抑止を使用した半導体ダイオード Expired - Fee Related JP4393584B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9520324.6A GB9520324D0 (en) 1995-10-05 1995-10-05 Improved auger suppressed device
GB9520324.6 1995-10-05
PCT/GB1996/002403 WO1997013278A1 (en) 1995-10-05 1996-09-30 Semiconductor diode with suppression of auger generation processes

Publications (2)

Publication Number Publication Date
JPH11512884A JPH11512884A (ja) 1999-11-02
JP4393584B2 true JP4393584B2 (ja) 2010-01-06

Family

ID=10781805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51406297A Expired - Fee Related JP4393584B2 (ja) 1995-10-05 1996-09-30 オージェ発生プロセス抑止を使用した半導体ダイオード

Country Status (6)

Country Link
US (1) US6081019A (ja)
EP (1) EP0853821B1 (ja)
JP (1) JP4393584B2 (ja)
DE (1) DE69624833T2 (ja)
GB (1) GB9520324D0 (ja)
WO (1) WO1997013278A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2354369A (en) * 1999-09-17 2001-03-21 Secr Defence Noise reduced semiconductor photon detectors
US6603184B2 (en) * 2000-09-06 2003-08-05 Applied Optoelectronics, Inc. Double heterostructure photodiode with graded minority-carrier blocking structures
GB0030204D0 (en) * 2000-12-12 2001-01-24 Secr Defence Reduced noise semiconductor photodetector
WO2003065418A2 (en) 2002-02-01 2003-08-07 Picometrix, Inc. Planar avalanche photodiode
WO2003065416A2 (en) * 2002-02-01 2003-08-07 Picometrix, Inc. Enhanced photodetector
US6906358B2 (en) * 2003-01-30 2005-06-14 Epir Technologies, Inc. Nonequilibrium photodetector with superlattice exclusion layer
US7821807B2 (en) * 2008-04-17 2010-10-26 Epir Technologies, Inc. Nonequilibrium photodetectors with single carrier species barriers
CN103236436B (zh) * 2013-02-28 2016-02-17 溧阳市宏达电机有限公司 一种pin二极管的电极的制造方法
CN103187272B (zh) * 2013-02-28 2015-07-15 溧阳市宏达电机有限公司 一种鳍型pin二极管的制造方法
CN103165682B (zh) * 2013-02-28 2015-08-05 溧阳市宏达电机有限公司 一种pin二极管的电极结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8417303D0 (en) * 1984-07-06 1984-08-08 Secr Defence Infra-red detector
FR2578101B1 (fr) * 1985-02-26 1987-10-09 Thomson Csf Diode hyperfrequence de type pin a transitions abruptes
GB8828348D0 (en) * 1988-12-05 1989-01-05 Secr Defence Photodetector
GB9100351D0 (en) * 1991-01-08 1991-02-20 Secr Defence Semiconductor heterostructure device

Also Published As

Publication number Publication date
DE69624833D1 (de) 2002-12-19
GB9520324D0 (en) 1995-12-06
US6081019A (en) 2000-06-27
EP0853821B1 (en) 2002-11-13
EP0853821A1 (en) 1998-07-22
JPH11512884A (ja) 1999-11-02
WO1997013278A1 (en) 1997-04-10
DE69624833T2 (de) 2003-07-03

Similar Documents

Publication Publication Date Title
JP3925921B2 (ja) 半導体ダイオード装置
KR100393461B1 (ko) 이종접합에너지경사구조
EP2487712A2 (en) Self-bypass diode function for gallium arsenide photovoltaic devices
GB2132016A (en) A semiconductor device
JP4393584B2 (ja) オージェ発生プロセス抑止を使用した半導体ダイオード
JP2005516414A (ja) 充電制御アバランシェ・フォトダイオードおよびその製造方法
US4768074A (en) Heterojunction bipolar transistor having an emitter region with a band gap greater than that of a base region
US5675157A (en) Transferred electron effect device
US5391897A (en) Status induction semiconductor device
JPH0456476B2 (ja)
JPH0732264B2 (ja) 半導体受光素子
US5463275A (en) Heterojunction step doped barrier cathode emitter
USRE38582E1 (en) Semiconductor diode with suppression of auger generation processes
EP0150564A2 (en) Electronic device comprising a heterojunction
EP0186305B1 (en) Heterojunction bipolar transistor having an emitter region with a band gap greater than that of a base region
JP2002305204A (ja) 半導体構造及びヘテロ接合バイポーラトランジスタ
JPH0878432A (ja) 半導体電子デバイス装置
EP0033496B1 (en) Three-terminal semiconductor device
US11749773B2 (en) Avalanche photodiode and method for manufacturing same
JPH0567056B2 (ja)
JPH0732163B2 (ja) ヘテロ構造バイポーラトランジスタ
JPS6227553B2 (ja)
JP2004200286A (ja) 共鳴トンネル障壁構造
KR19980069642A (ko) p형 오믹 접합용 물질
JP2854634B2 (ja) 受光装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050719

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051013

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060706

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080312

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091014

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees