JP4392680B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4392680B2 JP4392680B2 JP2002260279A JP2002260279A JP4392680B2 JP 4392680 B2 JP4392680 B2 JP 4392680B2 JP 2002260279 A JP2002260279 A JP 2002260279A JP 2002260279 A JP2002260279 A JP 2002260279A JP 4392680 B2 JP4392680 B2 JP 4392680B2
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- semiconductor memory
- switches
- bit lines
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/4013—Memory devices with multiple cells per bit, e.g. twin-cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体記憶装置に関し、特に、１／４ピッチ２交点ツインセルアレイ型の半導体記憶装置に関する。
【０００２】
【従来の技術】
従来の半導体記憶装置として、図１２に示すようなものがある。この半導体記憶装置は、所定方向（図の上下方向）に沿って互いに平行に配置された複数のワード線１２１と、これらワード線１２１に直交し且つ互いに平行に配置された複数のビット線１２２と、複数のワード線１２１と複数のビット線１２２との全交点のうちその半数に当たる所定の位置に配置された複数のメモリセル（図中、○で示す。）１２３と、複数のビット線１２２の一方の端部（図の左側端部。）にそれぞれ接続された複数のスイッチ１２４と、図の下から奇数番目に位置するビット線１２２に接続されているスイッチ１２４と偶数番目に位置するビット線１２２に接続されているスイッチ１２４とに夫々共通に接続されている一対の制御線１２５と、複数のスイッチ１２４を介して夫々２対（４本）のビット線１２２に接続された複数のセンスアンプ（ＳＡ）１２６とを有している。
【０００３】
この半導体記憶装置では、図示しない制御線駆動回路により制御線１２５の一方を選択的に駆動するととともに、図示しないワード線駆動回路によりワード線１２１のいずれか１本を選択的に駆動すると、各センスアンプ１２６に、一対のメモリセル１２３が電気的に接続される。例えば、図中太線で示すように、２本の制御線１２５のうち左側の制御線を選択するとともに、左端のワード線１２１を選択すると、一番下に位置するセンスアンプ１２６には、下から１番目と３番目のビット線１２２に接続されているメモリセル１２３が電気的に接続される。各センスアンプ１２６は、その一対のメモリセル１２３に対して１ビットに対応する相補的な情報を書き込み、また、それを読み出す。
【０００４】
図１２の半導体記憶装置は、上述のように、メモリセル１２３を２個一組として利用するので、ツインセルアレイと呼ばれる。また、この半導体記憶装置は、互いに対を成す２個のメモリセル１２３を選択するためのワード線１２１が、そのメモリセル１２３を選択するための２本のビット線１２２と交差するので、２交点型と呼ばれる。さらに、この半導体記憶装置では、ビット線１２２に沿った方向のメモリセル１２３の配置をワード線４本単位（１ピッチ）の繰り返しと見た場合、隣接するビット線１２２に接続されるメモリセル１２３が上記ピッチの半分だけずれた形に配列されていることから、１／２ピッチ型と呼ばれる。なお、この種の半導体記憶装置は、例えば、米国特許第６，２７２，０５４ Ｂ１号に記載されている。
【０００５】
【特許文献１】
米国特許第６，２７２，０５４ Ｂ１号
【０００６】
【発明が解決しようとする課題】
半導体記憶装置では、単位面積当たりの記憶容量を大きくするために（高集積化、大容量化のために）、ビット線同士の間隔をできるだけ小さくする必要がある。そして、ビット線に接続されるスイッチ（ビット線選択スイッチ）に関しても、ビット線の間隔を広げる原因とならないように構成・配置する必要がある。そこで、従来の半導体記憶装置では、ビット線選択スイッチを、図１３に示すように構成・配置している。
【０００７】
詳述すると、図１３のスイッチレイアウトでは、隣接する２個のスイッチ１２４が、互いにソース領域１３１を共用し、互いに独立のドレイン領域１３２，１３３を有する２個一体型のＭＯＳトランジスタスイッチ１３４として形成されている。そして、この一体型ＭＯＳトランジスタスイッチ１３４を２列に並べて配置することによって、可能な限り狭い間隔（ピッチ）で形成されたビット線１２２の間隔に、複数のスイッチ１２４を対応させている。
【０００８】
しかしながら、従来のスイッチレイアウトでは、一体型ＭＯＳトランジスタスイッチ１３４上のセンスアンプ１２６への接続線を接続するためのコンタクト１３５及びビット線１２２を接続するためのコンタクト１３６ａ，１３６ｂの周囲に、そのコンタクト抵抗を低下させるためのドッグボーンを形成するスペースを設けることができないので、コンタクトホールのサイズを小さくするか、又はメモリセルトランジスタ部のコンタクトと同様に、例えば比較的高抵抗なポリシリコンからなるプラグを介在したコンタクトにする必要がある。このため、従来の半導体記憶装置には、スイッチ１２４のコンタクト抵抗が大きく、動作速度が制限されるという問題点がある。
【０００９】
また、従来のスイッチレイアウトでは、各一体型ＭＯＳトランジスタスイッチ１３４において、センスアンプ１２６への接続線を接続するためのコンタクト１３５から、ビット線１２２を接続するための一方のコンタクト１３６ａまでの距離と、他方のコンタクト１３６ｂまでの距離が、図中に双方向破線矢印で示すように、互いに異なっている。このため、各一体型ＭＯＳトランジスタスイッチ１３４の２つのスイッチ１２４のオン抵抗が互いに異なり、動作速度に差が生じるため、動作タイミング設計におけるマージンが低下するという問題点ある。
【００１０】
これらの問題点を解決するため、図１４に示すように、センスアンプをメモリセルアレイの両側に配置することが考えられる。そして、このような構成を採用することにより、図１５に示すように、ビット線１２２の間隔を広げることなく、ドッグボーン１５１を形成するスペースを確保することができ、コンタクト抵抗の低減を実現することができる。なお、メモリセルアレイの両側にセンスアンプを配置する技術は、例えば、特開２００１-１４３４６３号公報に記載されている。
【００１１】
しかしながら、このような構成を採用すると、図１５を図１３と比較すると明らかなように、コンタクト１３５からコンタクト１３６ａまでの距離と、コンタクト１３５からコンタクト１３６ｂまでの距離との差が大きくなってしまう。つまり、この構成では、各一体型ＭＯＳトランジスタ１３４における２つのスイッチ１２４のオン抵抗の差が大きくなるという問題が生じる。そして、この２つのスイッチのオン抵抗の差を無くすためには、図１６に示すように、ビット線を引き回すための領域１６１が必要になるという新たな問題が生じる。
【００１２】
そこで、本発明は、ビット線に接続されるスイッチの配置に要する面積が小さく、また各スイッチのオン抵抗が等しく、さらに各スイッチのコンタクト抵抗が小さい半導体記憶装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明によれば、所定方向に沿って互いに平行に順に配置された第１〜４のワード線と、前記第１〜４のワード線の各々に直交しかつ互いに平行に順に配置された第１〜８のビット線と、前記第１、３、５、７のビット線に対してはその一方の側の端部に、第２、４、６，８のビット線に対しては他方の側の端部に、それぞれ対応して接続された第１〜８のスイッチと、前記第１及び第３のビット線がそれぞれ前記第１及び第３のスイッチを介して接続された第１端子と、前記第５及び第７のビット線がそれぞれ前記第５及び第７のスイッチを介して接続された第２端子を有する第１のセンスアンプと、前記第２及び第４のビット線がそれぞれ前記第２及び第４のスイッチを介して接続された第１端子と、前記第６及び第８のビット線がそれぞれ前記第６及び第８のスイッチを介して接続された第２端子を有する第２のセンスアンプと、前記第１のワード線と前記第１、４、５、８のビット線との各々の交点と、前記第２のワード線と前記第１、２、５、６のビット線との各々の交点と、前記第３のワード線と前記第２、３、６、７のビット線との各々の交点と、前記第４のビット線と前記第３、４、７、８のビット線との各々の交点とに複数のメモリセルが配置されたメモリセルアレイと、を備え、前記各々のワード線に接続されるとともに前記第１及び第２のセンスアンプのうちの一方に接続される２つのメモリセルにより、１つの情報ビットを記憶することを特徴とする半導体記憶装置が得られる。
【００１４】
この半導体記憶装置では、前記第１のワード線が選択されるとき前記第１、４、５、８のスイッチが活性化し、前記第２のワード線が選択されるとき前記第１、２、５、６のスイッチが活性化し、前記第３のワード線が選択されるとき前記第２、３、６、７のスイッチが活性化し、前記第４のワード線が選択されるとき前記第３、４、７、８のスイッチが活性化する。
【００１５】
前記第１〜８のスイッチは、２個ずつ一体化されているＭＯＳトランジスタスイッチからなる。
【００１６】
具体的には、前記ＭＯＳトランジスタスイッチは、互いに平行に配置された２本のゲート電極と、その両側に夫々独立して形成された２つのドレイン領域と、前記２本のゲート電極の間に形成された単一のソース領域とを有し、前記２つのドレイン領域に前記第１と第３のビット線、前記第２と第４のビット線、前記第５と第７のビット線、又は第６と第８のビット線が接続され、前記ソース領域に前記第１又は第２のセンスアンプの前記第１又は第２端子が接続されることを特徴とする半導体記憶装置。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００１８】
図１に、本発明の一実施の形態に係る半導体記憶装置（ＤＲＡＭ：Dynamic Random Access Memory）の概略構成を示す。この半導体記憶装置は、図の上下方向に沿って互いに平行に配置された複数のワード線１１と、これらワード線１１に直交しかつ互いに平行に配置された複数のビット線１２を備えている。また、この半導体記憶装置は、ワード線１１とビット線１２との交点であって、全交点の半数に当たる所定の位置に配置された複数のメモリセル（図中、○で示す。）１３を備えている。さらに、この半導体記憶装置は、ビット線１２にそれぞれ接続されたトランジスタスイッチ（ビット線選択スイッチ）１４と、これらトランジスタスイッチ１４を選択的に駆動するための制御線１５と、トランジスタスイッチ１４を介してビット線１２に接続された複数のセンスアンプ（ＳＡ、単位回路とも言う。）１６とを備えている。
【００１９】
メモリセル１３は、各々、１個のＭＯＳトランジスタ（以下では、セル用ＭＯＳトランジスタと呼ぶ。）と１個のキャパシタとで構成されている。そして、メモリセル１３は、１本のワード線１１が選択されたとき、選択されたワード線１１に接続されているメモリセル１３が、いずれかのセンスアンプ１６に一対ずつ接続可能となるようにワード線１１とビット線１２の交点に配置されている。
【００２０】
メモリセル１３に用いられるセル用ＭＯＳトランジスタとしては、ゲートポリＳｉ電極にｐ＋不純物をドーピングしたｐ＋ゲートｎＭＯＳトランジスタが望ましい。これは、以下の理由による。
【００２１】
即ち、図２に示すように、ワード線ピッチが等しいという条件下では、ｐ＋ゲートｎＭＯＳトランジスタを使用したほうが、ｎ＋ゲートＭＯＳトランジスタを使用するよりもセル部接合電界強度が低い。セル部接合電界強度が高くなると、セルリーク電流が増大するため、リフレッシュ動作の頻度を増やさなければならず、消費電力が増大する。したがって、ｐ＋ゲートｎＭＯＳトランジスタを用いた方が消費電力を抑えることができる。また、セル部接合電界強度が等しいという条件下では、ｐ＋ゲートｎＭＯＳトランジスタを使用したほうが、ｎ＋ゲートＭＯＳトランジスタを使用するよりもワード線ピッチが小さい。これは、同じ消費電力の場合、ｐ＋ゲートｎＭＯＳトランジスタを使用した方が、セル面積を小さくできることを意味する。
【００２２】
また、図３に示すように、拡散層ピッチが等しいという条件下では、ｐ＋ゲートｎＭＯＳトランジスタの方が、ｎ＋ゲートＭＯＳトランジスタよりもオン抵抗が小さい。オン抵抗が大きいほど、情報の書き込み、読み出しに要する時間が長くなるため、動作速度が低くなる。したがって、ｐ＋ゲートｎＭＯＳトランジスタを用いた方が動作速度を速くすることができる。また、オン抵抗が等しいという条件下では、ｐ＋ゲートｎＭＯＳトランジスタのほうが、ｎ＋ゲートＭＯＳトランジスタよりも拡散層ピッチが小さい。これは、同じ動作速度の場合、ｐ＋ゲートｎＭＯＳトランジスタを使用した方が、セル面積を小さくできることを意味する。
【００２３】
以上の理由により、メモリセル１３には、ｐ型にドーピングされた基板上に形成され、ｐ型不純物がドーピングされたポリＳｉをゲート電極として用いるｐ＋ゲートｎＭＯＳトランジスタを用いることが望ましい。そして、ｐ＋ゲートｎＭＯＳトランジスタを用いることにより、１個のメモリセルの占有面積を０．１μｍ２以下にすることが可能になる。
【００２４】
なお、センスアンプ１６や図示しないメモリアレイ制御回路等の周辺回路を、ｐ型にドーピングされた基板上に形成され、ゲート電極としてｎ型不純物がドーピングされたポリＳｉ層を用いるｎ＋ゲートＭＯＳトランジスタと、ｎ型にドーピングされた基板上に形成され、ゲート電極としてｐ型不純物がドーピングされたポリＳｉ層を用いるｐ＋ゲートｐＭＯＳトランジスタとからなるＣＭＯＳで構成する様にすれば、プロセスステップ数を増加させることなく、ｐ＋ゲートｎＭＯＳトランジスタを用いたメモリセルを含む半導体記憶装置を製造することが可能である。
【００２５】
トランジスタスイッチ１４は、ビット線１２の同じ側の端部ではなく、一方の側と他方の側とに交互に配置されている。換言すると、トランジスタスイッチ１４は、図の下から奇数番目に位置するビット線１２に接続される場合は、その左側端部に、偶数番目に位置するビット線１２に接続される場合は、その右側端部に接続されている。これらのトランジスタスイッチ１４は、ビット線１２の左側で２つのグループに分けられ、また、ビット線の右側でも２つのグループに分けられ、計４つグループに分けられて、グループ毎に共通の制御線１５に接続されている。具体的には、各制御線１５は、４ｎ−ｍ（ｎ：自然数、ｍ：３，２，１又は０）番目のビット線１２に接続されたトランジスタスイッチ１４に共通に接続されている。
【００２６】
センスアンプ１６は、各々、互いに隣接する４つのトランジスタスイッチ１４に接続されている。具体的には、各センスアンプ１６は、２つの入力端子を有しており、各入力端子にそれぞれ２つのトランジスタスイッチ１４が接続されている。換言すると、各センスアンプ１６は、一つ置きに隣接する４本のビット線（奇数番目又は偶数番目のビット線）１２にトランジスタスイッチ１４を介して接続されている。
【００２７】
トランジスタスイッチ１４のオン・オフ制御により、各センスアンプ１６には、入力端子に１つずつ、計２つのメモリセル１３が電気的に接続される。各センスアンプ１６は、その２つのメモリセル１３に対して１ビットの情報に相当する相補的な情報を書き込み、また読み出す。
【００２８】
図４を参照して、図１の半導体記憶装置の動作について説明する。
【００２９】
上述したように、図１の半導体記憶装置は、２個のメモリセル１３を使って１ビットの情報を記憶するツインセルアレイである。なお、この半導体記憶装置では、ビット線１２に沿った方向のメモリセル１３の配置をワード線４本単位（１ピッチ）の繰り返しと見た場合、隣接するビット線１２に接続されるメモリセル１３が上記ピッチの１／４だけずれた形に配置されていることから、１／４ピッチ型と呼ばれる。また、対を成すメモリセル１３が同一のワード線１１に接続されているため、２交点型でもある。この半導体記憶装置では、図４の表に従って、ワード線１１及び制御線１５を選択的に駆動することによって、各センスアンプ１６に一対のメモリセル１３を電気的に接続し、そのメモリセル１３に対して情報を書き込み、読み出すことができる。
【００３０】
詳述すると、ワード線１１−０を選択するときは、制御線１５−ａ及び１５−ｂを選択的に駆動することにより、各センスアンプ１６の各入力端子にメモリセル１３を１個だけ電気的に接続することができる。こうして、各センスアンプ１６の２つの入力端子に２つのメモリセル１３が接続されるので、これらメモリセル１３に対して、１ビットに相当する相補的な情報を書き込み、またそれを読み出すことが可能になる。
【００３１】
また、ワード線１１−１を選択するときは、制御線１５−ｂ及び１５−ｃを、ワード線１１−２を選択するときは、制御線１５−ｂ及び１５−ｄを、ワード線１１−３を選択するときは、制御線１５−ａ及び１５−ｄを、夫々選択することにより、各センスアンプ１６の各入力端子にメモリセル１３を１個だけ電気的に接続することができる。こうして、全てのメモリセル１３に対して、情報の書き込み及び読み出しが可能になる。
【００３２】
なお、図４は、ワード線１１が１本だけ選択された場合に、選択されたワード線１１に対して、どの制御線１５を選択駆動すべきかを表すものであって、同じワード線番号が割り当てられている複数のワード線１１を同時に選択駆動することを意味しているのではない。
【００３３】
次に、図５を参照して、図１の半導体記憶装置におけるスイッチレイアウトについて説明する。
【００３４】
図５は、単一のセンスアンプ１６に接続される４個のトランジスタスイッチ１４のレイアウトを示す図である。４個のトランジスタスイッチ１４は、一対の２個一体型のＭＯＳトランジスタスイッチにより構成されている。即ち、各一体型ＭＯＳトランジスタスイッチは、単一のソース領域（Ｓ）と２つのドレイン領域（Ｄ）を有し、２個のトランジスタスイッチ１４を一体的に形成している。
【００３５】
各一体型ＭＯＳトランジスタスイッチのソース領域には、センスアンプ１６の一方の入力端子に接続される接続線がコンタクト５１により接続されている。また、各一体型ＭＯＳトランジスタスイッチの２つのドレイン領域には、１本のビット線１２を挟んで隣接する２本のビット線（奇数番目又は偶数番目に位置するビット線）１２がコンタクト５２ａ及び５２ｂにより接続されている。そして、各コンタクト５１，５２ａ及び５２ｂの周囲には、それぞれコンタクト抵抗を低減するためのドッグボーン５３が形成されている。
【００３６】
図５のスイッチレイアウトによれば、各ＭＯＳトランジスタスイッチの形成に利用可能な図の上下方向の長さは、ビット線を４本配置するのに要する長さ（幅）に等しい。これは、装置全体のサイズを大きくすることなく、ＭＯＳトランジスタのサイズを、ドッグボーン形成に対応できるサイズにすることを可能にする。
【００３７】
また、図５のスイッチレイアウトによれば、各ＭＯＳトランジスタスイッチに接続される２本のビット線１２同士の間が広い（間にビット線が１本存在する）ので、ビット線１２の端部を大きく引き回すこと無く、コンタクト５１からコンタクト５２ａまでの距離と、コンタクト５１からコンタクト５２ｂまでの距離とを等しくすることができる。図５の例では、各ＭＯＳトランジスタに接続される２本のビット線１２のうち、一方のみをわずかに屈曲させるだけで、コンタクト５１と５２ａの間とコンタクト５１と５２ｂの間の距離を等しくしている。
【００３８】
以上のように、本実施に形態による半導体記憶装置によれば、装置全体のサイズを大きくすることなくビット線に接続されるスイッチのコンタクトにドッグボーンを形成してコンタクト抵抗を低減することができる。これにより、動作速度の向上と、消費電力の低減を実現することができる。
【００３９】
また、本実施の形態による半導体記憶装置によれば、ビット線に接続されるスイッチのオン抵抗を均一にすることができるので、動作設計マージンが大きくなる。
【００４０】
次に、図１の半導体記憶装置のメモリセルを試験するための方法について、図６乃至図８を参照して説明する。
【００４１】
まず、情報保持に関してマージンの少ないセルを検出する試験を行う方法について説明する。この試験は、図６に示すように、ワード線１１及び制御線１５を選択駆動することにより行う。即ち、ワード線１１を１本ずつ選択駆動する一方、制御線１５については全てを同時に選択駆動することにより、ビット線１２の寄生容量による影響を増大させ、相対的に試験の対象であるメモリセル１３から読み出した信号量を減少させる。これにより、情報保持に関してマージンの少ないメモリセル１３を検出する。
【００４２】
次に、シングルセル動作を行わせることにより、ツインセル動作では検出できないメモリセルの不良を検出する試験を行う方法について説明する。この場合、トランジスタスイッチ１４に接続される制御線１５は、図７に示すように８本必要になる。
【００４３】
この試験では、まず、図８（ａ）に示すようにワード線１１及び制御線１５を選択駆動することにより、ツインセル動作を行わせる。なお、この動作は、図４の表に従う選択動作を行うのと同じ動作である。
【００４４】
次に、図８（ｂ）に示すように、ワード線１１及び制御線１５を選択駆動する。つまり、ワード線を１本ずつ選択しながら、制御線１５−ａ，１５−ｂ’，１５−ｃ及び１５−ｄ’を同時に選択駆動する。これにより、各センスアンプ１６には、２つの入力端子のうちいずれか一方にのみメモリセル１３が電気的に接続される。続いて、図８（ｃ）に示すように、ワード線１１及び制御線１５を選択駆動すると、図８（ｂ）に従う選択駆動によってセンスアンプ１６に接続されなかったメモリセル１３が１個ずつセンスアンプ１６に接続される。
【００４５】
以上のようにして、ツインセル動作では検出することができないメモリセル１３の不良を検出することができる。
【００４６】
以上本発明の半導体記憶装置について、一実施の形態に基づいて説明したが、本発明は、当該実施の形態に限定されるものではない。例えば、本発明の半導体記憶装置は、図９に示すように、２つのメモリセルアレイ９１，９２で１列のセンスアンプ９３を共有する共有センスアンプ方式の半導体記憶装置とすることができる。また、ワード線１１は、図１０に示すように、セル用ＭＯＳトランジスタのゲート電極である副ワード線１０１を、所定の数箇所で裏打ちする副ワード線１０１よりも抵抗値の小さい主ワード線１０２で駆動するようにしてもよい。或いは、ワード線１１は、図１１に示すように、セル用ＭＯＳトランジスタのデート電極を副ワード線１１１とし、この副ワード線１１１を駆動する駆動回路（ＡＮＤ回路）１１２を、副ワード線１１１よりも抵抗値の小さい主ワード線１１３で駆動するようにしてもよい。なお、この場合、副ワード線１１１をできるだけ短く、主ワード線１１３をできるだけ長くすることが望ましい。
【００４７】
【発明の効果】
本発明によれば、メモリアレイを構成するビット線のうち、奇数番目に位置するビット線に対してはその一方の側の端部に、偶数番目に位置するビット線に対しては他方の側の端部に、それぞれスイッチを接続し、このスイッチを介して奇数番目又は偶数番目のビット線が１対ずつ２つの端子にそれぞれ接続されるようにメモリアレイの両側に単位回路を配列し、メモリアレイを構成するワード線のうちの１本を選択したときに、選択されたワード線に接続されているメモリセルが単位回路の各端子にそれぞれ１個ずつ電気的に接続可能となるようメモリセルアレイを配置したことにより、ビット線に接続されるスイッチの配置に要する面積が小さいにもかかわらず、スイッチのコンタクト抵抗が小さい上、そのオン抵抗が均一な半導体記憶装置が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体記憶装置の概略構成を示す図である。
【図２】ｎ＋ゲートｎＭＯＳトランジスタ及びｐ＋ゲートｎＭＯＳトランジスタのワード線ピッチ−セル部接合電界強度特性を示すグラフである。
【図３】ｎ＋ゲートｎＭＯＳトランジスタ及びｐ＋ゲートｎＭＯＳトランジスタの拡散層ピッチ−オン抵抗特性を示すグラフである。
【図４】図１の半導体記憶装置におけるワード線と制御線の選択関係を示す表である。
【図５】図１の半導体記憶装置におけるスイッチのレイアウトを示す図である。
【図６】図１の半導体記憶装置の試験を行う場合のワード線と制御線の選択関係を示す表である。
【図７】図１の半導体記憶装置に対し別の試験を行うための制御線の接続を示す図である。
【図８】（ａ）、（ｂ）及び（ｃ）は、それぞれ、図７の半導体記憶装置に対し試験を行う場合のワード線と制御線の選択関係を示す図である。
【図９】本発明の半導体記憶装置を共有センスアンプ方式に適用した場合の概略構成を示す図である。
【図１０】図１の半導体記憶装置におけるワード線の一構成例を示す図である。
【図１１】図１の半導体記憶装置におけるワード線の他の構成を示す図である。
【図１２】従来の半導体記憶装置の一例の概略構成を示す図である。
【図１３】図１２の半導体記憶装置におけるスイッチのレイアウトを示す図である。
【図１４】図１２の半導体記憶装置に改良を加えた場合の概略構成を示す図である。
【図１５】図１４の半導体記憶装置におけるスイッチのレイアウトを示す図である。
【図１６】図１５のスイッチレイアウトにおいて生じる問題点を解決したスイッチのレイアウトを示す図である。
【符号の説明】
１１ ワード線
１２ ビット線
１３ メモリセル
１４ トランジスタスイッチ
１５ 制御線
１６ センスアンプ
５１ コンタクト
５２ａ，５２ｂ コンタクト
５３ ドッグボーン
９１，９２ メモリセルアレイ
９３ センスアンプ
１０１ 副ワード線
１０２ 主ワード線
１１１ 副ワード線
１１２ 駆動回路
１１３ 主ワード線
１２１ ワード線
１２２ ビット線
１２３ メモリセル
１２４ スイッチ
１２５ 制御線
１２６ センスアンプ
１３１ ソース領域
１３２，１３３ ドレイン領域
１３４ ＭＯＳトランジスタスイッチ
１３５ コンタクト
１３６ａ，１３６ｂ コンタクト
【発明の属する技術分野】
本発明は、半導体記憶装置に関し、特に、１／４ピッチ２交点ツインセルアレイ型の半導体記憶装置に関する。
【０００２】
【従来の技術】
従来の半導体記憶装置として、図１２に示すようなものがある。この半導体記憶装置は、所定方向（図の上下方向）に沿って互いに平行に配置された複数のワード線１２１と、これらワード線１２１に直交し且つ互いに平行に配置された複数のビット線１２２と、複数のワード線１２１と複数のビット線１２２との全交点のうちその半数に当たる所定の位置に配置された複数のメモリセル（図中、○で示す。）１２３と、複数のビット線１２２の一方の端部（図の左側端部。）にそれぞれ接続された複数のスイッチ１２４と、図の下から奇数番目に位置するビット線１２２に接続されているスイッチ１２４と偶数番目に位置するビット線１２２に接続されているスイッチ１２４とに夫々共通に接続されている一対の制御線１２５と、複数のスイッチ１２４を介して夫々２対（４本）のビット線１２２に接続された複数のセンスアンプ（ＳＡ）１２６とを有している。
【０００３】
この半導体記憶装置では、図示しない制御線駆動回路により制御線１２５の一方を選択的に駆動するととともに、図示しないワード線駆動回路によりワード線１２１のいずれか１本を選択的に駆動すると、各センスアンプ１２６に、一対のメモリセル１２３が電気的に接続される。例えば、図中太線で示すように、２本の制御線１２５のうち左側の制御線を選択するとともに、左端のワード線１２１を選択すると、一番下に位置するセンスアンプ１２６には、下から１番目と３番目のビット線１２２に接続されているメモリセル１２３が電気的に接続される。各センスアンプ１２６は、その一対のメモリセル１２３に対して１ビットに対応する相補的な情報を書き込み、また、それを読み出す。
【０００４】
図１２の半導体記憶装置は、上述のように、メモリセル１２３を２個一組として利用するので、ツインセルアレイと呼ばれる。また、この半導体記憶装置は、互いに対を成す２個のメモリセル１２３を選択するためのワード線１２１が、そのメモリセル１２３を選択するための２本のビット線１２２と交差するので、２交点型と呼ばれる。さらに、この半導体記憶装置では、ビット線１２２に沿った方向のメモリセル１２３の配置をワード線４本単位（１ピッチ）の繰り返しと見た場合、隣接するビット線１２２に接続されるメモリセル１２３が上記ピッチの半分だけずれた形に配列されていることから、１／２ピッチ型と呼ばれる。なお、この種の半導体記憶装置は、例えば、米国特許第６，２７２，０５４ Ｂ１号に記載されている。
【０００５】
【特許文献１】
米国特許第６，２７２，０５４ Ｂ１号
【０００６】
【発明が解決しようとする課題】
半導体記憶装置では、単位面積当たりの記憶容量を大きくするために（高集積化、大容量化のために）、ビット線同士の間隔をできるだけ小さくする必要がある。そして、ビット線に接続されるスイッチ（ビット線選択スイッチ）に関しても、ビット線の間隔を広げる原因とならないように構成・配置する必要がある。そこで、従来の半導体記憶装置では、ビット線選択スイッチを、図１３に示すように構成・配置している。
【０００７】
詳述すると、図１３のスイッチレイアウトでは、隣接する２個のスイッチ１２４が、互いにソース領域１３１を共用し、互いに独立のドレイン領域１３２，１３３を有する２個一体型のＭＯＳトランジスタスイッチ１３４として形成されている。そして、この一体型ＭＯＳトランジスタスイッチ１３４を２列に並べて配置することによって、可能な限り狭い間隔（ピッチ）で形成されたビット線１２２の間隔に、複数のスイッチ１２４を対応させている。
【０００８】
しかしながら、従来のスイッチレイアウトでは、一体型ＭＯＳトランジスタスイッチ１３４上のセンスアンプ１２６への接続線を接続するためのコンタクト１３５及びビット線１２２を接続するためのコンタクト１３６ａ，１３６ｂの周囲に、そのコンタクト抵抗を低下させるためのドッグボーンを形成するスペースを設けることができないので、コンタクトホールのサイズを小さくするか、又はメモリセルトランジスタ部のコンタクトと同様に、例えば比較的高抵抗なポリシリコンからなるプラグを介在したコンタクトにする必要がある。このため、従来の半導体記憶装置には、スイッチ１２４のコンタクト抵抗が大きく、動作速度が制限されるという問題点がある。
【０００９】
また、従来のスイッチレイアウトでは、各一体型ＭＯＳトランジスタスイッチ１３４において、センスアンプ１２６への接続線を接続するためのコンタクト１３５から、ビット線１２２を接続するための一方のコンタクト１３６ａまでの距離と、他方のコンタクト１３６ｂまでの距離が、図中に双方向破線矢印で示すように、互いに異なっている。このため、各一体型ＭＯＳトランジスタスイッチ１３４の２つのスイッチ１２４のオン抵抗が互いに異なり、動作速度に差が生じるため、動作タイミング設計におけるマージンが低下するという問題点ある。
【００１０】
これらの問題点を解決するため、図１４に示すように、センスアンプをメモリセルアレイの両側に配置することが考えられる。そして、このような構成を採用することにより、図１５に示すように、ビット線１２２の間隔を広げることなく、ドッグボーン１５１を形成するスペースを確保することができ、コンタクト抵抗の低減を実現することができる。なお、メモリセルアレイの両側にセンスアンプを配置する技術は、例えば、特開２００１-１４３４６３号公報に記載されている。
【００１１】
しかしながら、このような構成を採用すると、図１５を図１３と比較すると明らかなように、コンタクト１３５からコンタクト１３６ａまでの距離と、コンタクト１３５からコンタクト１３６ｂまでの距離との差が大きくなってしまう。つまり、この構成では、各一体型ＭＯＳトランジスタ１３４における２つのスイッチ１２４のオン抵抗の差が大きくなるという問題が生じる。そして、この２つのスイッチのオン抵抗の差を無くすためには、図１６に示すように、ビット線を引き回すための領域１６１が必要になるという新たな問題が生じる。
【００１２】
そこで、本発明は、ビット線に接続されるスイッチの配置に要する面積が小さく、また各スイッチのオン抵抗が等しく、さらに各スイッチのコンタクト抵抗が小さい半導体記憶装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明によれば、所定方向に沿って互いに平行に順に配置された第１〜４のワード線と、前記第１〜４のワード線の各々に直交しかつ互いに平行に順に配置された第１〜８のビット線と、前記第１、３、５、７のビット線に対してはその一方の側の端部に、第２、４、６，８のビット線に対しては他方の側の端部に、それぞれ対応して接続された第１〜８のスイッチと、前記第１及び第３のビット線がそれぞれ前記第１及び第３のスイッチを介して接続された第１端子と、前記第５及び第７のビット線がそれぞれ前記第５及び第７のスイッチを介して接続された第２端子を有する第１のセンスアンプと、前記第２及び第４のビット線がそれぞれ前記第２及び第４のスイッチを介して接続された第１端子と、前記第６及び第８のビット線がそれぞれ前記第６及び第８のスイッチを介して接続された第２端子を有する第２のセンスアンプと、前記第１のワード線と前記第１、４、５、８のビット線との各々の交点と、前記第２のワード線と前記第１、２、５、６のビット線との各々の交点と、前記第３のワード線と前記第２、３、６、７のビット線との各々の交点と、前記第４のビット線と前記第３、４、７、８のビット線との各々の交点とに複数のメモリセルが配置されたメモリセルアレイと、を備え、前記各々のワード線に接続されるとともに前記第１及び第２のセンスアンプのうちの一方に接続される２つのメモリセルにより、１つの情報ビットを記憶することを特徴とする半導体記憶装置が得られる。
【００１４】
この半導体記憶装置では、前記第１のワード線が選択されるとき前記第１、４、５、８のスイッチが活性化し、前記第２のワード線が選択されるとき前記第１、２、５、６のスイッチが活性化し、前記第３のワード線が選択されるとき前記第２、３、６、７のスイッチが活性化し、前記第４のワード線が選択されるとき前記第３、４、７、８のスイッチが活性化する。
【００１５】
前記第１〜８のスイッチは、２個ずつ一体化されているＭＯＳトランジスタスイッチからなる。
【００１６】
具体的には、前記ＭＯＳトランジスタスイッチは、互いに平行に配置された２本のゲート電極と、その両側に夫々独立して形成された２つのドレイン領域と、前記２本のゲート電極の間に形成された単一のソース領域とを有し、前記２つのドレイン領域に前記第１と第３のビット線、前記第２と第４のビット線、前記第５と第７のビット線、又は第６と第８のビット線が接続され、前記ソース領域に前記第１又は第２のセンスアンプの前記第１又は第２端子が接続されることを特徴とする半導体記憶装置。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００１８】
図１に、本発明の一実施の形態に係る半導体記憶装置（ＤＲＡＭ：Dynamic Random Access Memory）の概略構成を示す。この半導体記憶装置は、図の上下方向に沿って互いに平行に配置された複数のワード線１１と、これらワード線１１に直交しかつ互いに平行に配置された複数のビット線１２を備えている。また、この半導体記憶装置は、ワード線１１とビット線１２との交点であって、全交点の半数に当たる所定の位置に配置された複数のメモリセル（図中、○で示す。）１３を備えている。さらに、この半導体記憶装置は、ビット線１２にそれぞれ接続されたトランジスタスイッチ（ビット線選択スイッチ）１４と、これらトランジスタスイッチ１４を選択的に駆動するための制御線１５と、トランジスタスイッチ１４を介してビット線１２に接続された複数のセンスアンプ（ＳＡ、単位回路とも言う。）１６とを備えている。
【００１９】
メモリセル１３は、各々、１個のＭＯＳトランジスタ（以下では、セル用ＭＯＳトランジスタと呼ぶ。）と１個のキャパシタとで構成されている。そして、メモリセル１３は、１本のワード線１１が選択されたとき、選択されたワード線１１に接続されているメモリセル１３が、いずれかのセンスアンプ１６に一対ずつ接続可能となるようにワード線１１とビット線１２の交点に配置されている。
【００２０】
メモリセル１３に用いられるセル用ＭＯＳトランジスタとしては、ゲートポリＳｉ電極にｐ＋不純物をドーピングしたｐ＋ゲートｎＭＯＳトランジスタが望ましい。これは、以下の理由による。
【００２１】
即ち、図２に示すように、ワード線ピッチが等しいという条件下では、ｐ＋ゲートｎＭＯＳトランジスタを使用したほうが、ｎ＋ゲートＭＯＳトランジスタを使用するよりもセル部接合電界強度が低い。セル部接合電界強度が高くなると、セルリーク電流が増大するため、リフレッシュ動作の頻度を増やさなければならず、消費電力が増大する。したがって、ｐ＋ゲートｎＭＯＳトランジスタを用いた方が消費電力を抑えることができる。また、セル部接合電界強度が等しいという条件下では、ｐ＋ゲートｎＭＯＳトランジスタを使用したほうが、ｎ＋ゲートＭＯＳトランジスタを使用するよりもワード線ピッチが小さい。これは、同じ消費電力の場合、ｐ＋ゲートｎＭＯＳトランジスタを使用した方が、セル面積を小さくできることを意味する。
【００２２】
また、図３に示すように、拡散層ピッチが等しいという条件下では、ｐ＋ゲートｎＭＯＳトランジスタの方が、ｎ＋ゲートＭＯＳトランジスタよりもオン抵抗が小さい。オン抵抗が大きいほど、情報の書き込み、読み出しに要する時間が長くなるため、動作速度が低くなる。したがって、ｐ＋ゲートｎＭＯＳトランジスタを用いた方が動作速度を速くすることができる。また、オン抵抗が等しいという条件下では、ｐ＋ゲートｎＭＯＳトランジスタのほうが、ｎ＋ゲートＭＯＳトランジスタよりも拡散層ピッチが小さい。これは、同じ動作速度の場合、ｐ＋ゲートｎＭＯＳトランジスタを使用した方が、セル面積を小さくできることを意味する。
【００２３】
以上の理由により、メモリセル１３には、ｐ型にドーピングされた基板上に形成され、ｐ型不純物がドーピングされたポリＳｉをゲート電極として用いるｐ＋ゲートｎＭＯＳトランジスタを用いることが望ましい。そして、ｐ＋ゲートｎＭＯＳトランジスタを用いることにより、１個のメモリセルの占有面積を０．１μｍ２以下にすることが可能になる。
【００２４】
なお、センスアンプ１６や図示しないメモリアレイ制御回路等の周辺回路を、ｐ型にドーピングされた基板上に形成され、ゲート電極としてｎ型不純物がドーピングされたポリＳｉ層を用いるｎ＋ゲートＭＯＳトランジスタと、ｎ型にドーピングされた基板上に形成され、ゲート電極としてｐ型不純物がドーピングされたポリＳｉ層を用いるｐ＋ゲートｐＭＯＳトランジスタとからなるＣＭＯＳで構成する様にすれば、プロセスステップ数を増加させることなく、ｐ＋ゲートｎＭＯＳトランジスタを用いたメモリセルを含む半導体記憶装置を製造することが可能である。
【００２５】
トランジスタスイッチ１４は、ビット線１２の同じ側の端部ではなく、一方の側と他方の側とに交互に配置されている。換言すると、トランジスタスイッチ１４は、図の下から奇数番目に位置するビット線１２に接続される場合は、その左側端部に、偶数番目に位置するビット線１２に接続される場合は、その右側端部に接続されている。これらのトランジスタスイッチ１４は、ビット線１２の左側で２つのグループに分けられ、また、ビット線の右側でも２つのグループに分けられ、計４つグループに分けられて、グループ毎に共通の制御線１５に接続されている。具体的には、各制御線１５は、４ｎ−ｍ（ｎ：自然数、ｍ：３，２，１又は０）番目のビット線１２に接続されたトランジスタスイッチ１４に共通に接続されている。
【００２６】
センスアンプ１６は、各々、互いに隣接する４つのトランジスタスイッチ１４に接続されている。具体的には、各センスアンプ１６は、２つの入力端子を有しており、各入力端子にそれぞれ２つのトランジスタスイッチ１４が接続されている。換言すると、各センスアンプ１６は、一つ置きに隣接する４本のビット線（奇数番目又は偶数番目のビット線）１２にトランジスタスイッチ１４を介して接続されている。
【００２７】
トランジスタスイッチ１４のオン・オフ制御により、各センスアンプ１６には、入力端子に１つずつ、計２つのメモリセル１３が電気的に接続される。各センスアンプ１６は、その２つのメモリセル１３に対して１ビットの情報に相当する相補的な情報を書き込み、また読み出す。
【００２８】
図４を参照して、図１の半導体記憶装置の動作について説明する。
【００２９】
上述したように、図１の半導体記憶装置は、２個のメモリセル１３を使って１ビットの情報を記憶するツインセルアレイである。なお、この半導体記憶装置では、ビット線１２に沿った方向のメモリセル１３の配置をワード線４本単位（１ピッチ）の繰り返しと見た場合、隣接するビット線１２に接続されるメモリセル１３が上記ピッチの１／４だけずれた形に配置されていることから、１／４ピッチ型と呼ばれる。また、対を成すメモリセル１３が同一のワード線１１に接続されているため、２交点型でもある。この半導体記憶装置では、図４の表に従って、ワード線１１及び制御線１５を選択的に駆動することによって、各センスアンプ１６に一対のメモリセル１３を電気的に接続し、そのメモリセル１３に対して情報を書き込み、読み出すことができる。
【００３０】
詳述すると、ワード線１１−０を選択するときは、制御線１５−ａ及び１５−ｂを選択的に駆動することにより、各センスアンプ１６の各入力端子にメモリセル１３を１個だけ電気的に接続することができる。こうして、各センスアンプ１６の２つの入力端子に２つのメモリセル１３が接続されるので、これらメモリセル１３に対して、１ビットに相当する相補的な情報を書き込み、またそれを読み出すことが可能になる。
【００３１】
また、ワード線１１−１を選択するときは、制御線１５−ｂ及び１５−ｃを、ワード線１１−２を選択するときは、制御線１５−ｂ及び１５−ｄを、ワード線１１−３を選択するときは、制御線１５−ａ及び１５−ｄを、夫々選択することにより、各センスアンプ１６の各入力端子にメモリセル１３を１個だけ電気的に接続することができる。こうして、全てのメモリセル１３に対して、情報の書き込み及び読み出しが可能になる。
【００３２】
なお、図４は、ワード線１１が１本だけ選択された場合に、選択されたワード線１１に対して、どの制御線１５を選択駆動すべきかを表すものであって、同じワード線番号が割り当てられている複数のワード線１１を同時に選択駆動することを意味しているのではない。
【００３３】
次に、図５を参照して、図１の半導体記憶装置におけるスイッチレイアウトについて説明する。
【００３４】
図５は、単一のセンスアンプ１６に接続される４個のトランジスタスイッチ１４のレイアウトを示す図である。４個のトランジスタスイッチ１４は、一対の２個一体型のＭＯＳトランジスタスイッチにより構成されている。即ち、各一体型ＭＯＳトランジスタスイッチは、単一のソース領域（Ｓ）と２つのドレイン領域（Ｄ）を有し、２個のトランジスタスイッチ１４を一体的に形成している。
【００３５】
各一体型ＭＯＳトランジスタスイッチのソース領域には、センスアンプ１６の一方の入力端子に接続される接続線がコンタクト５１により接続されている。また、各一体型ＭＯＳトランジスタスイッチの２つのドレイン領域には、１本のビット線１２を挟んで隣接する２本のビット線（奇数番目又は偶数番目に位置するビット線）１２がコンタクト５２ａ及び５２ｂにより接続されている。そして、各コンタクト５１，５２ａ及び５２ｂの周囲には、それぞれコンタクト抵抗を低減するためのドッグボーン５３が形成されている。
【００３６】
図５のスイッチレイアウトによれば、各ＭＯＳトランジスタスイッチの形成に利用可能な図の上下方向の長さは、ビット線を４本配置するのに要する長さ（幅）に等しい。これは、装置全体のサイズを大きくすることなく、ＭＯＳトランジスタのサイズを、ドッグボーン形成に対応できるサイズにすることを可能にする。
【００３７】
また、図５のスイッチレイアウトによれば、各ＭＯＳトランジスタスイッチに接続される２本のビット線１２同士の間が広い（間にビット線が１本存在する）ので、ビット線１２の端部を大きく引き回すこと無く、コンタクト５１からコンタクト５２ａまでの距離と、コンタクト５１からコンタクト５２ｂまでの距離とを等しくすることができる。図５の例では、各ＭＯＳトランジスタに接続される２本のビット線１２のうち、一方のみをわずかに屈曲させるだけで、コンタクト５１と５２ａの間とコンタクト５１と５２ｂの間の距離を等しくしている。
【００３８】
以上のように、本実施に形態による半導体記憶装置によれば、装置全体のサイズを大きくすることなくビット線に接続されるスイッチのコンタクトにドッグボーンを形成してコンタクト抵抗を低減することができる。これにより、動作速度の向上と、消費電力の低減を実現することができる。
【００３９】
また、本実施の形態による半導体記憶装置によれば、ビット線に接続されるスイッチのオン抵抗を均一にすることができるので、動作設計マージンが大きくなる。
【００４０】
次に、図１の半導体記憶装置のメモリセルを試験するための方法について、図６乃至図８を参照して説明する。
【００４１】
まず、情報保持に関してマージンの少ないセルを検出する試験を行う方法について説明する。この試験は、図６に示すように、ワード線１１及び制御線１５を選択駆動することにより行う。即ち、ワード線１１を１本ずつ選択駆動する一方、制御線１５については全てを同時に選択駆動することにより、ビット線１２の寄生容量による影響を増大させ、相対的に試験の対象であるメモリセル１３から読み出した信号量を減少させる。これにより、情報保持に関してマージンの少ないメモリセル１３を検出する。
【００４２】
次に、シングルセル動作を行わせることにより、ツインセル動作では検出できないメモリセルの不良を検出する試験を行う方法について説明する。この場合、トランジスタスイッチ１４に接続される制御線１５は、図７に示すように８本必要になる。
【００４３】
この試験では、まず、図８（ａ）に示すようにワード線１１及び制御線１５を選択駆動することにより、ツインセル動作を行わせる。なお、この動作は、図４の表に従う選択動作を行うのと同じ動作である。
【００４４】
次に、図８（ｂ）に示すように、ワード線１１及び制御線１５を選択駆動する。つまり、ワード線を１本ずつ選択しながら、制御線１５−ａ，１５−ｂ’，１５−ｃ及び１５−ｄ’を同時に選択駆動する。これにより、各センスアンプ１６には、２つの入力端子のうちいずれか一方にのみメモリセル１３が電気的に接続される。続いて、図８（ｃ）に示すように、ワード線１１及び制御線１５を選択駆動すると、図８（ｂ）に従う選択駆動によってセンスアンプ１６に接続されなかったメモリセル１３が１個ずつセンスアンプ１６に接続される。
【００４５】
以上のようにして、ツインセル動作では検出することができないメモリセル１３の不良を検出することができる。
【００４６】
以上本発明の半導体記憶装置について、一実施の形態に基づいて説明したが、本発明は、当該実施の形態に限定されるものではない。例えば、本発明の半導体記憶装置は、図９に示すように、２つのメモリセルアレイ９１，９２で１列のセンスアンプ９３を共有する共有センスアンプ方式の半導体記憶装置とすることができる。また、ワード線１１は、図１０に示すように、セル用ＭＯＳトランジスタのゲート電極である副ワード線１０１を、所定の数箇所で裏打ちする副ワード線１０１よりも抵抗値の小さい主ワード線１０２で駆動するようにしてもよい。或いは、ワード線１１は、図１１に示すように、セル用ＭＯＳトランジスタのデート電極を副ワード線１１１とし、この副ワード線１１１を駆動する駆動回路（ＡＮＤ回路）１１２を、副ワード線１１１よりも抵抗値の小さい主ワード線１１３で駆動するようにしてもよい。なお、この場合、副ワード線１１１をできるだけ短く、主ワード線１１３をできるだけ長くすることが望ましい。
【００４７】
【発明の効果】
本発明によれば、メモリアレイを構成するビット線のうち、奇数番目に位置するビット線に対してはその一方の側の端部に、偶数番目に位置するビット線に対しては他方の側の端部に、それぞれスイッチを接続し、このスイッチを介して奇数番目又は偶数番目のビット線が１対ずつ２つの端子にそれぞれ接続されるようにメモリアレイの両側に単位回路を配列し、メモリアレイを構成するワード線のうちの１本を選択したときに、選択されたワード線に接続されているメモリセルが単位回路の各端子にそれぞれ１個ずつ電気的に接続可能となるようメモリセルアレイを配置したことにより、ビット線に接続されるスイッチの配置に要する面積が小さいにもかかわらず、スイッチのコンタクト抵抗が小さい上、そのオン抵抗が均一な半導体記憶装置が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体記憶装置の概略構成を示す図である。
【図２】ｎ＋ゲートｎＭＯＳトランジスタ及びｐ＋ゲートｎＭＯＳトランジスタのワード線ピッチ−セル部接合電界強度特性を示すグラフである。
【図３】ｎ＋ゲートｎＭＯＳトランジスタ及びｐ＋ゲートｎＭＯＳトランジスタの拡散層ピッチ−オン抵抗特性を示すグラフである。
【図４】図１の半導体記憶装置におけるワード線と制御線の選択関係を示す表である。
【図５】図１の半導体記憶装置におけるスイッチのレイアウトを示す図である。
【図６】図１の半導体記憶装置の試験を行う場合のワード線と制御線の選択関係を示す表である。
【図７】図１の半導体記憶装置に対し別の試験を行うための制御線の接続を示す図である。
【図８】（ａ）、（ｂ）及び（ｃ）は、それぞれ、図７の半導体記憶装置に対し試験を行う場合のワード線と制御線の選択関係を示す図である。
【図９】本発明の半導体記憶装置を共有センスアンプ方式に適用した場合の概略構成を示す図である。
【図１０】図１の半導体記憶装置におけるワード線の一構成例を示す図である。
【図１１】図１の半導体記憶装置におけるワード線の他の構成を示す図である。
【図１２】従来の半導体記憶装置の一例の概略構成を示す図である。
【図１３】図１２の半導体記憶装置におけるスイッチのレイアウトを示す図である。
【図１４】図１２の半導体記憶装置に改良を加えた場合の概略構成を示す図である。
【図１５】図１４の半導体記憶装置におけるスイッチのレイアウトを示す図である。
【図１６】図１５のスイッチレイアウトにおいて生じる問題点を解決したスイッチのレイアウトを示す図である。
【符号の説明】
１１ ワード線
１２ ビット線
１３ メモリセル
１４ トランジスタスイッチ
１５ 制御線
１６ センスアンプ
５１ コンタクト
５２ａ，５２ｂ コンタクト
５３ ドッグボーン
９１，９２ メモリセルアレイ
９３ センスアンプ
１０１ 副ワード線
１０２ 主ワード線
１１１ 副ワード線
１１２ 駆動回路
１１３ 主ワード線
１２１ ワード線
１２２ ビット線
１２３ メモリセル
１２４ スイッチ
１２５ 制御線
１２６ センスアンプ
１３１ ソース領域
１３２，１３３ ドレイン領域
１３４ ＭＯＳトランジスタスイッチ
１３５ コンタクト
１３６ａ，１３６ｂ コンタクト
Claims (13)
- 所定方向に沿って互いに平行に順に配置された第１〜４のワード線と、前記第１〜４のワード線の各々に直交しかつ互いに平行に順に配置された第１〜８のビット線と、
前記第１、３、５、７のビット線に対してはその一方の側の端部に、第２、４、６，８のビット線に対しては他方の側の端部に、それぞれ対応して接続された第１〜８のスイッチと、
前記第１及び第３のビット線がそれぞれ前記第１及び第３のスイッチを介して接続された第１端子と、前記第５及び第７のビット線がそれぞれ前記第５及び第７のスイッチを介して接続された第２端子を有する第１のセンスアンプと、
前記第２及び第４のビット線がそれぞれ前記第２及び第４のスイッチを介して接続された第１端子と、前記第６及び第８のビット線がそれぞれ前記第６及び第８のスイッチを介して接続された第２端子を有する第２のセンスアンプと、
前記第１のワード線と前記第１、４、５、８のビット線との各々の交点と、前記第２のワード線と前記第１、２、５、６のビット線との各々の交点と、前記第３のワード線と前記第２、３、６、７のビット線との各々の交点と、前記第４のビット線と前記第３、４、７、８のビット線との各々の交点とに複数のメモリセルが配置されたメモリセルアレイと、を備え、
前記各々のワード線に接続されるとともに前記第１及び第２のセンスアンプのうちの一方に接続される２つのメモリセルにより、１つの情報ビットを記憶することを特徴とする半導体記憶装置。 - 請求項１に記載の半導体記憶装置において、
前記第１のワード線が選択されるとき前記第１、４、５、８のスイッチが活性化し、
前記第２のワード線が選択されるとき前記第１、２、５、６のスイッチが活性化し、
前記第３のワード線が選択されるとき前記第２、３、６、７のスイッチが活性化し、
前記第４のワード線が選択されるとき前記第３、４、７、８のスイッチが活性化することを特徴とする半導体記憶装置。 - 請求項１又は２に記載の半導体記憶装置において、前記第１〜８のスイッチが、２個ずつ一体化されているＭＯＳトランジスタスイッチからなることを特徴とする半導体記憶装置。
- 請求項３に記載の半導体記憶装置において、前記ＭＯＳトランジスタスイッチが、互いに平行に配置された２本のゲート電極と、その両側に夫々独立して形成された２つのドレイン領域と、前記２本のゲート電極の間に形成された単一のソース領域とを有し、前記２つのドレイン領域に前記第１と第３のビット線、前記第２と第４のビット線、前記第５と第７のビット線、又は第６と第８のビット線が接続され、前記ソース領域に前記第１又は第２のセンスアンプの前記第１又は第２端子が接続されることを特徴とする半導体記憶装置。
- 請求項１乃至４のうちのいずれかに記載の半導体記憶装置において、前記メモリセルが、１個のセル用ＭＯＳトランジスタと１個のキャパシタとからなることを特徴とする半導体記憶装置。
- 請求項５に記載の半導体記憶装置において、前記セル用ＭＯＳトランジスタが、ｐ型にドーピングされた基板上に形成され、ゲート電極としてｐ型不純物がドーピングされたポリＳｉ層を有していることを特徴とする半導体記憶装置。
- 請求項６に記載の半導体記憶装置において、前記第１及び第２のセンスアンプの各々が、ｐ型にドーピングされた基板上に形成され、ゲート電極としてｎ型不純物がドーピングされた第１のポリＳｉ層を有する第１のＭＯＳトランジスタと、ｎ型にドーピングされた基板上に形成され、ゲート電極としてｐ型不純物がドーピングされた第２のポリＳｉ層を有する第２のＭＯＳトランジスタとを含むことを特徴とする半導体記憶装置。
- 請求項６に記載の半導体記憶装置において、前記セルアレイ及び前記第１〜８のスイッチを制御するための周辺回路をさらに備え、当該周辺回路が、ｐ型にドーピングされた基板上に形成され、ゲート電極としてｎ型不純物がドーピングされた第１のポリＳｉ層を有する第１のＭＯＳトランジスタと、ｎ型にドーピングされた基板上に形成され、ゲート電極としてｐ型不純物がドーピングされた第２のポリＳｉ層を有する第２のＭＯＳトランジスタとを含むことを特徴とする半導体記憶装置。
- 請求項５乃至８のいずれかに記載の半導体記憶装置において、前記第１〜４のワード線の各々が、前記セル用ＭＯＳトランジスタのゲート電極を形成する第１の配線層と、当該第１の配線層よりも小さい抵抗値を有し、当該配線層を所定個所で裏打ちする第２の配線層からなることを特徴とする半導体記憶装置。
- 請求項５乃至８のいずれかに記載の半導体記憶装置において、前記第１〜４のワード線の各々が、前記セル用ＭＯＳトランジスタのゲート電極を形成する第１の配線層と、該第１の配線層を駆動する駆動回路と、該駆動回路に接続された前記第１の配線層よりも小さい抵抗値を有する第２の配線層とからなることを特徴とする半導体記憶装置。
- 請求項１乃至１０のいずれかに記載の半導体記憶装置において、前記第１及び第２のセンスアンプ回路の各々が、前記メモリセルアレイと同一構成の別のメモリセルアレイにも接続され共有されていることを特徴とする半導体記憶装置。
- 請求項１乃至１１のいずれかに記載の半導体記憶装置を試験する方法において、
前記第１〜４のワード線を１本ずつ順次選択するとともに、前記第１〜８のスイッチをすべてオンさせることを特徴とする半導体記憶装置の試験方法。 - 請求項１乃至１１のいずれかに記載の半導体記憶装置を試験する方法において、
前記第１〜４のワード線を１本ずつ順次選択するとともに、前記第１及び第２のセンスアンプのそれぞれの第１端子にのみメモリセルが電気的に接続されるように前記第１〜８のスイッチを制御し、その後、再び前記第１〜４のワード線を１本ずつ順次選択するとともに、前記第１及び第２のセンスアンプのそれぞれの第２端子にのみメモリセルが電気的に接続されるように前記第１〜８のスイッチを制御することを特徴とする半導体記憶装置の試験方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002260279A JP4392680B2 (ja) | 2002-09-05 | 2002-09-05 | 半導体記憶装置 |
| KR1020030062041A KR100979833B1 (ko) | 2002-09-05 | 2003-09-05 | 반도체 기억 장치 및 그 시험 방법 |
| US10/656,351 US6882557B2 (en) | 2002-09-05 | 2003-09-05 | Semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002260279A JP4392680B2 (ja) | 2002-09-05 | 2002-09-05 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004103657A JP2004103657A (ja) | 2004-04-02 |
| JP4392680B2 true JP4392680B2 (ja) | 2010-01-06 |
Family
ID=32261041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002260279A Expired - Fee Related JP4392680B2 (ja) | 2002-09-05 | 2002-09-05 | 半導体記憶装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6882557B2 (ja) |
| JP (1) | JP4392680B2 (ja) |
| KR (1) | KR100979833B1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456598B1 (ko) * | 2002-09-09 | 2004-11-09 | 삼성전자주식회사 | 서로 상보되는 데이터를 갖는 메모리 셀들이 배열되는메모리 장치 |
| US6879505B2 (en) * | 2003-03-31 | 2005-04-12 | Matrix Semiconductor, Inc. | Word line arrangement having multi-layer word line segments for three-dimensional memory array |
| US7233024B2 (en) | 2003-03-31 | 2007-06-19 | Sandisk 3D Llc | Three-dimensional memory device incorporating segmented bit line memory array |
| JP4606869B2 (ja) * | 2004-12-24 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4478982B2 (ja) | 2005-03-16 | 2010-06-09 | エルピーダメモリ株式会社 | 半導体記憶装置 |
| JP4400497B2 (ja) | 2005-03-31 | 2010-01-20 | エルピーダメモリ株式会社 | 半導体記憶装置 |
| KR100666184B1 (ko) | 2006-02-02 | 2007-01-09 | 삼성전자주식회사 | 하부 비트라인들과 상부 비트라인들이 전압제어블락을공유하는 3-레벨 불휘발성 반도체 메모리 장치 |
| US7663922B2 (en) | 2006-02-02 | 2010-02-16 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory devices with lower and upper bit lines sharing a voltage control block, and memory cards and systems having the same |
| KR100801917B1 (ko) | 2007-01-05 | 2008-02-12 | 삼성전자주식회사 | 하부 비트라인들과 상부 비트라인들이 전압제어블락을공유하는 가지는 불휘발성 반도체 메모리 장치 및 이를구비하는 메모리 카드 및 시스템 |
| JP4157571B2 (ja) | 2006-05-24 | 2008-10-01 | 株式会社東芝 | スピン注入磁気ランダムアクセスメモリ |
| JP4299848B2 (ja) | 2006-08-09 | 2009-07-22 | エルピーダメモリ株式会社 | 半導体記憶装置 |
| US20080093633A1 (en) * | 2006-10-18 | 2008-04-24 | United Microelectronics Corp. | Complementary metal-oxide-semiconductor (cmos) image sensor and fabricating method thereof |
| US7800965B2 (en) | 2008-03-10 | 2010-09-21 | Micron Technology, Inc. | Digit line equilibration using access devices at the edge of sub-arrays |
| KR101005926B1 (ko) * | 2008-09-10 | 2011-01-06 | (주)아이사운드 | 아마츄어타입 유닛 이어폰 |
| US11276448B2 (en) * | 2020-03-26 | 2022-03-15 | Micron Technology, Inc. | Memory array with multiplexed select lines and two transistor memory cells |
| CN114203230B (zh) * | 2020-09-18 | 2023-09-15 | 长鑫存储技术有限公司 | 一种列选择信号单元电路、位线感测电路及存储器 |
| EP4231301A1 (en) | 2020-09-18 | 2023-08-23 | Changxin Memory Technologies, Inc. | Bit-line sense circuit, and memory |
| CN115996567A (zh) * | 2022-09-19 | 2023-04-21 | 长鑫存储技术有限公司 | 半导体结构及其制作方法、存储器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2691280B2 (ja) * | 1988-05-12 | 1997-12-17 | 三菱電機株式会社 | 半導体記憶装置 |
| JPH0982911A (ja) * | 1995-09-12 | 1997-03-28 | Toshiba Corp | ダイナミック型半導体記憶装置 |
| JP3485739B2 (ja) | 1996-12-09 | 2004-01-13 | 株式会社日立製作所 | 半導体記憶装置 |
| JP4754050B2 (ja) | 1999-08-31 | 2011-08-24 | 富士通セミコンダクター株式会社 | １対のセルにデータを記憶するｄｒａｍ |
| TW503396B (en) * | 1999-12-03 | 2002-09-21 | Hitachi Ltd | Semiconductor device |
| JP2002100746A (ja) * | 2000-09-21 | 2002-04-05 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US6272054B1 (en) * | 2000-10-31 | 2001-08-07 | International Business Machines Corporation | Twin-cell memory architecture with shielded bitlines for embedded memory applications |
-
2002
- 2002-09-05 JP JP2002260279A patent/JP4392680B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-05 KR KR1020030062041A patent/KR100979833B1/ko not_active IP Right Cessation
- 2003-09-05 US US10/656,351 patent/US6882557B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6882557B2 (en) | 2005-04-19 |
| US20040184304A1 (en) | 2004-09-23 |
| KR20040022195A (ko) | 2004-03-11 |
| KR100979833B1 (ko) | 2010-09-02 |
| JP2004103657A (ja) | 2004-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4392680B2 (ja) | 半導体記憶装置 | |
| CN101071814B (zh) | 可缩小布局面积的半导体存储器件 | |
| US20050041499A1 (en) | Semiconductor device and semiconductor memory device | |
| US7471558B2 (en) | Semiconductor storage device | |
| US8797778B2 (en) | Semiconductor memory device having open bit line structure | |
| KR20010093664A (ko) | 반도체기억장치 | |
| US8565036B2 (en) | Semiconductor memory device including pull-down transistors for non-selected word lines | |
| US7259977B2 (en) | Semiconductor device having hierarchized bit lines | |
| US7768855B2 (en) | Semiconductor memory device and sense amplifier | |
| US7804700B2 (en) | Semiconductor memory device with reduced coupling noise | |
| JP5486172B2 (ja) | 半導体記憶装置 | |
| US9202537B2 (en) | Semiconductor memory device | |
| US8064240B2 (en) | Semiconductor memory device | |
| US7903489B2 (en) | Semiconductor device having a sense amplifier | |
| JP4376983B2 (ja) | イコライザ回路、ダイナミックランダムアクセスメモリ回路及びイコライザ回路対 | |
| US20040257899A1 (en) | Integrated circuit memory devices having zig-zag arrangements of column select IO blocks to increase input/output line routing efficiency | |
| JP3022058B2 (ja) | 半導体メモリ装置 | |
| JP3783155B2 (ja) | 半導体記憶装置及び分散ドライバの配置方法 | |
| CN100362661C (zh) | 具对称性选择晶体管的快闪存储器 | |
| US20040062124A1 (en) | Memory cell configuration for a DRAM memory with a contact bit terminal for two trench capacitors of different rows | |
| CN117727351A (zh) | 存储器器件 | |
| JPH11145426A (ja) | Ｄｒａｍ及びそのメモリセルアレイ | |
| US7211851B2 (en) | Ferroelectric memory | |
| JP2001332632A (ja) | 半導体装置 | |
| JP2007334974A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050404 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090701 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090924 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091002 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |