JP4386525B2 - Printed wiring board - Google Patents
Printed wiring board Download PDFInfo
- Publication number
- JP4386525B2 JP4386525B2 JP2000045347A JP2000045347A JP4386525B2 JP 4386525 B2 JP4386525 B2 JP 4386525B2 JP 2000045347 A JP2000045347 A JP 2000045347A JP 2000045347 A JP2000045347 A JP 2000045347A JP 4386525 B2 JP4386525 B2 JP 4386525B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- layer
- resin
- outer layer
- resin filler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、スルーホールを介して表裏が電気的接続をされたプリント配線板に関し、特に、樹脂絶縁層と導体回路層とを交互にビルドアップしてなる多層プリント配線板から成り、ICチップなどの電子部品を載置するパッケージ基板に好適に用い得るプリント配線板に関するものである。
【0002】
【従来の技術】
信号の高周波化に伴って、パッケージ基板の材料は、低誘電率、低誘電正接であることが求められるようになってきている。そのためパッケージ基板の材料は、
セラミックから樹脂へとその主流が移りつつある。
このような背景の下、樹脂基板を用いたプリント配線板に関する技術として、例えば、特公平4−55555号に開示される方法がある。
まず、回路形成されたガラスエポキシ基板にエポキシアクリレートを層間樹脂絶縁層として形成する。続いて、フォトリソグラフィーの手法を用いてバイアホール横用開孔を設ける。そして、表面を粗化した後、めっきレジストを設けて、めっきにより導体回路及びバイアホールを形成した、いわゆるビルドアップ多層プリント配線板が提案されている。
このような、ビルドアップ多層プリント配線板をパッケージ基板として使用する場合には、マザーボードやドータボードと呼ばれる他の基板へ接続させる。そして、マザーボードなどに抵抗、コンデンサなどの電子部品を実装して、配線を接続させることによって特性インピーダンスなどの電気特性を整合させていた。
【0003】
【発明が解決しようとする課題】
しかしながら、ICチップが1GHz以上の高周波になると、ドータボードなどに配設したコンデンサでは、ICチップからコンデンサまでの配線長が長くなり、インダクタンスにロスが多くなる。そのために、電気信号遅延やエラーなどが発生してしまう。また、電源からICチップの電源/アースまでの配線距離も長くなるので、ループインダクタンスが大きくなってしまう。そのためにICチップが正常に働かず、本来持つ機能を充分に発揮できなかった。
【0004】
従来、基板にコンデンサを内蔵したビルドアップ多層プリント配線板は、例えば、特開平10−150272号に開示される方法にて製造されている。
有機樹脂絶縁層と薄膜配線導体とを交互に積層してスルーホール導体を介して電気的に接続される多層プリント配線板であって、有機樹脂絶縁層の少なくとも1層に金属フィラーと比誘電率が20以上の誘電物フィラーとを含有させる。そして、該有機樹脂絶縁層を薄膜配線導体に対向挟持させることによりコンデンサとして形成させる。それにより、多層プリント配線基板にコンデンサ機能を内蔵させることが可能となる。よって、多層プリント配線基板に実装される部品の数が減り、混成集積回路装置等を小型となすことが出来る。
しかしながら、薄膜配線導体の対向面積におけるコンデンサ形成領域には、貫通して導体となる配線を形成することはできない。そのため、その領域において配線を高密度化することができなかった。
【0005】
また、特開平11−74648号に開示される方法においては、絶縁基板に貫通孔または非貫通孔を形成させている。そして、その孔内にチップコンデンサやチップ抵抗などの電子部品を収納支持するとともに、電子部品を孔の内壁を通じて電気的に接続を取っている。それにより、電子部品を搭載した配線基板の小型、軽量および薄型化を達成することができる。
しかしながら、孔内に形成される電子部品は、孔の内壁を通じて、電気的接続を取っているために、電子部品形成領域には、導体となる配線を施すことが難しい。また、収納支持される電子部品を貫通して導体となる配線を形成することは、電子部品の損傷につながるためできない。ゆえに、電子部品収納領域では、配線の高密度化をすることができなかった。
【0006】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、基板内にコンデンサ機能をもち、なおかつ配線を高密度に施すことができるプリント配線板を提案することにある。
【0007】
【課題を解決するための手段】
上述した課題を解決するために、本発明のプリント配線板では、基板の通孔の壁面に形成した外層スルーホールと、外層スルーホール内に外層樹脂充填剤を介在させて形成した内層スルーホールとによりコンデンサを形成させてある。
【0008】
本発明のプリント配線板では、外層スルーホールと内層スルーホールとの間に配設する外層樹脂充填剤として、チタン酸塩またはペロブスカイト系材料を用いている。チタン酸塩としては、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムなどからなるチタン酸と金属との合金材料を意味し、ペロブスカイト系材料としては、少なくともMgxNbyOzである合金材料全般を意味する。その中でも、チタン酸バリウムを用いることがよい。その理由としては、誘電率が調整しやすく、高誘電物以外の樹脂充填剤の樹脂成分と分離、剥離なども起きにくいからである。上記材質により外層樹脂充填剤の誘電率を高め、コンデンサとしての容量を増大させてある。また、コア基板の通孔に形成する外層スルーホール及び内層スルーホールにコンデンサ機能を持たせるため、コンデンサ機能を内蔵し、配線を高密度化した、電気特性に優れるプリント配線板を得ることができる。
【0009】
次に、スルーホール内に高誘電体を含有した樹脂充填剤と複数の導体回路を形成した多層プリント配線板の製造工程について説明する。コア基板としては、ガラスエポキシ基板、ポリイミド基板、BT(ビスマレイミド−トリアジン)樹脂基板等の樹脂絶縁基板、セラミック基板、金属基板等を用いることができる。ドリル、あるいは炭酸レーザ等のレーザによってコア基板にスルーホール用貫通孔を形成させる。コア基板の厚みは、0.4〜1.2mmであるのが望ましい。その理由は、コア基板としての強度があり、スルーホールも加工し易いからである。
【0010】
このとき、スルーホール用貫通孔は、導通用スルーホール用貫通孔と同軸スルーホールの外層スルーホール用貫通孔の2種類が形成される。なお、同軸スルーホールは、外層スルーホールと内層スルーホールから成る。外層スルーホール用貫通孔の開口径は、200〜400μmで形成されるのがよい。特に望ましいのは、250〜350μmである。径が200μm未満では、樹脂充填層を2層以上で形成することができないし、その中に形成される導体回路と内層スルーホール内壁に形成された導体との絶縁性が保たれない。400μmを越えると、高密度化される効果が相殺されてしまう。また、導通用スルーホール用貫通孔の開口径は、50〜400μmで形成される。50μm未満では、導体層を形成することが困難になり、400μmを越えると、実用的でなくなる。特に、0.6〜1.0mmであることが望ましい。
【0011】
次に、導通用スルーホール及び外層スルーホール内に樹脂充填剤を充填させる。場合によっては、導通用スルーホール及び外層スルーホール内に、粗化層を設ける。粗化層は、酸化−還元処理、無電解めっき、エッチング処理によって形成される。具体例を述べると、酸化−還元処理としては、酸化浴としてNaOH(10g/L)、NaClO2 (40g/L)、Na3PO4(6g/L)、還元浴として、NaOH(10g/L)、NaBH4 (6g/L)を用いて行う。また、無電解銅めっきでは、Cu−Ni−Pからなる合金で形成する。エッチング処理としては、第二銅錯体と有機酸塩からなるエッチング液が用いられる。
【0012】
スルーホールを充填する樹脂充填剤には、少なくとも樹脂成分、硬化剤成分、高誘電物が含有されている。また、樹脂充填剤に有機樹脂フィラーと無機フィラーとを配合させたものでもよい。樹脂成分としては、熱硬化性樹脂、熱可塑性樹脂あるいは、それらの複合体でもよい。特に望ましいのは、熱硬化性樹脂であり、高誘電物が配合しやすく、印刷によって充填することができるからである。樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、フッ素樹脂、ポリフェニレン系樹脂、ポリオレフィン系樹脂などが用いることができる。外層スルーホールと導通用スルーホールを同一の樹脂充填剤で充填させてもよい。あるいは樹脂、構成比、粘度などが異なる別々の樹脂充填剤で充填させてもよい。別々に樹脂充填剤を充填させるのが望ましい。充填方法は、印刷、圧入等によって行なわれる。スルーホール部分が開口したマスクを用いて、粘度を調整した樹脂充填剤を印刷で行うのがよい。
この樹脂充填剤は、粘度を30〜200 Pa.s程度になるように調整しておくことが好ましい。
【0013】
高誘電物としては、上述したようにチタン酸塩またはペロブスカイト系材料を用いるのがよい。
【0014】
硬化成分としては、イミダゾール系硬化剤、フェノール系硬化剤、アミン系硬化剤などを用いることができる。特に、イミダゾ−ル硬化剤を用いるのが望ましい。イミダゾ−ル硬化剤としては、2−メチルイミダゾ−ル(品名;2MZ)、4−メチル−2−エチルイミダゾ−ル(品名;2E4MZ)、2−フェニルイミダゾ−ル(品名;2PZ)4−メチル−2−フェニルイミダゾ−ル(品名;2P4MZ)、1−ベンジル−2−メチルイミダゾ−ル(品名;1B2MZ)、2−メチルイミダゾ−ル(品名;2EZ)、2−イソプロピルイミダゾ−ル(品名;2IZ)、1−シアノエチル−2−エチル−4−メチルイミダゾ−ル(品名;2E4MZ−CN)、1−シアノエチル−2−ウンデシルイミダゾ−ル(品名;C11Z−CN)などがある。
なかでも、25℃で液状のイミダゾ−ル硬化剤を用いることが望ましく、例えば、1−ベンジル−2−メチルイミダゾ−ル(品名;1B2MZ)、1−シアノエチル−2−エチル−4−メチルイミダゾ−ル(品名;2E4MZ−CN)、4−メチル−2−エチルイミダゾ−ル(品名;2E4MZ)が挙げられる。
このイミダゾ−ル硬化剤は、樹脂充填剤中の含有量で、1〜10重量%であることが望ましい。
【0015】
その他に、添加成分としては、シリカ、アルミナ、ムライト、ジルコニアなどの無機粒子がよい。この無機粒子の平均粒子径は、0.05〜5.0μmであることが望ましい。また、無機粒子の配合量は、ビスフェノ−ル型エポキシ樹脂に対して1.0〜2.0倍程度であることが望ましい。また、それぞれの薬品は特級、一級、工業試薬でもグレードによる差は特に問題はない。添加剤成分を配合させることによって、スルーホール内への充填性が改善されたり、スルーホール内の樹脂充填剤の熱膨張係数が整合されるので、クラックや剥離などが防止される。
【0016】
その後、硬化あるいは半硬化させる。場合によっては、コア基板の平滑性を出すために、バフ、ベルトサンダー、ジェットスクラブなどの物理的研磨、あるいは酸や酸化剤などによって、スルーホールからはみ出した部分を化学的エッチングによって除去してもよい。それによって、高誘電体を含有する樹脂充填剤と導通を有するスルーホールとランドからなるコア基板が得られる。
【0017】
上述のコア基板に樹脂絶縁層を施す。導体回路には粗化層を形成させてもよい。樹脂絶縁層としては、熱硬化性樹脂、熱可塑性樹脂、熱硬化性樹脂と熱可塑性樹脂との複合体あるいは、それらに感光性を有する基を置換した樹脂でもよい。具体例として、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、フェノキシ樹脂等のプリント配線板に使用されている樹脂がある。また、高周波領域において低誘電率である樹脂を用いてもよい。特に、1GHzにおける誘電率が3.0以下の樹脂であるポリオレフィン系樹脂、ポリフェニレン系樹脂、フッ素樹脂などを用いるのがよい。樹脂絶縁層の形成には、塗布、あるいはBステージ状のフィルムを加熱、加圧、もしくは加熱加圧によって貼り付けるのがよい。
【0018】
次に、フォトおよびレーザにより樹脂絶縁層にバイアホールとなる開口を形成する。そして、外層スルーホールに、ドリルおよびレーザで樹脂絶縁層を介して、樹脂充填剤に内層スルーホール用貫通孔を設ける。バイアホールとなる開口および内層スルーホール用貫通孔をレーザで形成する場合は、炭酸ガスレーザ、エキシマレーザ、UVレーザ、YAGレーザ等を用いることができる。内層スルーホール用貫通孔の径は、75〜200μmで形成される。特に望ましいのは、100〜150μmである。その後、デスミアなどの化学エッチング処理やプラズマ、コロナ処理などのドライエッチング処理を行い、内層スルーホール用貫通孔の内壁にある樹脂のスミアを除去し、樹脂の残さを取り去ることによって金属層の形成を助長させる。
【0019】
次に、樹脂絶縁層上、バイアホールとなる開口内および内層スルーホール用貫通孔の内壁にCu、Ni、P、Pd、Co、W、Au、Agが少なくとも1種以上である金属層を1層以上設ける。金属層は、外層スルーホール内壁の導体金属と共に電極としてコンデンサを構成する。これにより、同軸スルーホールにコンデンサ機能を内蔵することができる。その厚みは、0.1〜2μmで形成されるのが望ましい。金属層は、めっき、スパッタあるいは、スパッタで形成させた上にめっきを形成させた2層構成でもよい。樹脂絶縁層の表層には粗化面を設けてもよい。酸や酸化剤などによって樹脂絶縁層の表層を化学的エッチングにより粗化面を設ける。酸としては、硫酸、硝酸、塩酸、リン酸などが、また酸化剤としては、クロム酸、クロム酸塩、過マンガン酸塩などが、粗化面を形成させるのによい。その上に、前述の金属層を形成させる。そして、無電解めっきを行い、無電解めっき膜を金属層上に形成する。
【0020】
樹脂絶縁層上、バイアホールとなる開口内および外層スルーホール用貫通孔に無電解めっきを施した基板に、感光性樹脂フィルム(ドライフィルム)をラミネ−トする。そして、この感光性樹脂フィルム上に、めっきレジストパタ−ンが描画されたフォトマスク(ガラス基板がよい)を密着させて載置し、露光し、現像処理する。それにより、めっきレジストパタ−ンを配設した非導体部分を形成することができる。
【0021】
無電解めっき膜上の非導体部分以外に電解めっきを施し、無電解めっきの導体部分上とバイアホ−ルとなる開口、内層スルーホール用貫通孔に電解めっき膜を設ける。電解めっきとしては、電解銅めっきを用いることが望ましく、その厚みは、5〜20μmがよい。
【0022】
次に、非導体回路部分のめっきレジストをアルカリ水溶液などで除去する。その後、さらに、硫酸と過酸化水素の混合液や過硫酸ナトリウム、過硫酸アンモニウム、塩化第二鉄、塩化第二銅等のエッチング液にて非導体回路部分の金属層と無電解めっき膜を除去する。これにより樹脂絶縁層上に、無電解めっき膜と電解めっき膜の2層からなる導体回路とバイアホ−ルを得る。また内層スルーホール用貫通孔内には、金属層、無電解めっき膜、電解めっき膜の3層からなる内層スルーホールを得る。バイアホールは、平坦なフィールドビアを形成させてもよい。
【0023】
次に、内層スルーホール内の隙間を充填させる。充填には、前述のような方法で充填させてもよいが、さらに上層をフィルムからなる絶縁樹脂層を形成させる際、絶縁層と樹脂充填剤を同時に形成させてもよい。内層スルーホール内には、樹脂充填材、金属フィラーが含有した樹脂充填材、銅、ハンダ、ニッケルなどの少なくとも一つを充填させる。また、従来の樹脂充填剤に、有機樹脂フィラーと無機フィラーとを0.1〜20vol%配合させたものでもよい。
この樹脂充填剤は、粘度を30〜50 Pa.s程度になるように調整しておくことが好ましい。
【0024】
それ以外の方法としては、前述の樹脂絶縁層上に無電解めっきを施した基板に、更に、電解めっき膜、無電解めっき膜、あるいは、それらの複合体めっき膜を積層させる。そのめっき膜を積層した基板に樹脂充填材を充填させる。その際、硬化あるいは半硬化してから研磨を行って、めっき膜層と樹脂充填材層とを平坦にさせてもよい。エッチングレジストを形成して、配線が描画されたマスクを載置して露光、現像を経て、レジストの配線層を形成させて、硫酸−過酸化水素水、塩化第二鉄や塩化第二銅、有機塩酸−第二銅錯体からなるエッチング液を用いて、めっき膜層を除去してレジストを剥離させることによって行ってもよい。エッチング液としては、上記以外にもプリント配線板の製造で使用されるものは全て用いることができる。
【0025】
更に、該当のスルーホールを分割させることによって、形成する配線を分割させることも可能である。これにより、更に、多くの配線をコア基板に通すことができ、高密度化を達成できる。
【0026】
さらに、上層に樹脂絶縁層を施して、導体回路とバイアホールを形成させることにより、多層プリント配線板が得られる。そして、表層にはソルダーレジスト層を形成する。ソルダーレジスト層の形成には、塗布あるいはフィルムを加熱、加圧、あるいは加熱加圧によって貼り付けるのがよい。ソルダーレジスト層は、フォトおよびレーザにより半田パッドを設けて、半田パッドから露出した部分に、Ni/Au、Ni/Pd/Auなどの耐食金属層を形成させる。レーザで半田パッドを形成する場合は、炭酸ガスレーザ、エキシマレーザ、UVレーザ、YAGレーザ等が用いることができる。ICチップ接続の半田バンプが形成させる半田パッドは、開口径100〜200μmで開口させて、外部端子接続のためBGA/PGAを配設させる半田パッド部分は開口径300〜650μmで開口させる。
【0027】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
先ず、本発明の第1実施形態に係るパッケージ基板として用いられるプリント配線板の構成について、図7及び図8を参照にして説明する。図7は、本発明の第1実施形態に係るパッケージ基板10の断面図を示している。図8は、本発明の第1実施形態に係るスルーホールの構成を示す説明図である。
【0028】
パッケージ基板10は、コア基板30の表面及び裏面にビルドアップ配線層80A、80Bが形成されている。ビルドアップ配線層80A、80Bは、導体回路58及びバイアホール60の形成された層間樹脂絶縁層44と、導体回路158及びバイアホール160の形成された層間樹脂絶縁層144とからなる。ビルドアップ配線層80Aとビルドアップ配線層80Bとは、コア基板30に形成された同軸スルーホール66と導通用スルーホール34を介して接続されている。層間樹脂絶縁層144の上にはソルダーレジスト層70が形成されており、ソルダーレジスト70の開口部71を介して、導体回路158及びバイアホール160に半田バンプ76U、76Dが形成されている。半田バンプ76Uは、ICチップ90のパッド92に接続されている。一方、半田バンプ76Dは、ドータボード94のパッド96に接続されている。
【0029】
図8に示すように、同軸スルーホール66は、外層スルーホール36及び内層スルーホール62とから成る。外層スルーホール36及び内層スルーホール62は、それぞれビルドアップ配線層80Aとビルドアップ配線層80Bとを接続している。外層スルーホール36は、コア基板30の貫通孔33の壁面に金属膜38が形成されて成る。そして、外層スルーホール36内には、高誘電物が含有された外層スルーホール用樹脂充填剤40が配設されている。外層スルーホール用樹脂充填剤40の内側には、内層スルーホール62が形成されている。
【0030】
次に、内層スルーホール62の構成について説明する。図8に示すように、内層スルーホール62は、金属層50、無電解めっき膜52、電解めっき膜56の3層からなる。あるいは、各2層で形成してもよい。また、内層スルーホール62の内側には、内層スルーホール用樹脂充填剤64が充填されている。内層スルーホール62は、高誘電物が含有された外層スルーホール用樹脂充填剤40を介して、外層スルーホール36と共に電極となりコンデンサを構成する。
【0031】
第1実施形態のプリント配線板では、外層スルーホール用樹脂充填剤40として、チタン酸塩またはペロブスカイト系材料を用いている。チタン酸塩としては、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムなどからなるチタン酸と金属との合金材料を意味し、ペロブスカイト系材料としては、少なくともMgxNbyOzである合金材料全般を意味する。その中でも、チタン酸バリウムを用いることがよい。その理由としては、誘電率が調整しやすく、高誘電物以外の樹脂充填剤の樹脂成分と分離、剥離なども起きにくいからである。上記材質により外層スルーホール用樹脂充填剤40の誘電率を高め、コンデンサとしての容量を増大させてある。
【0032】
また、従来の基板にコンデンサを内蔵したものと比べ、基板により多くのスルーホールを形成することが可能である。よって、コンデンサ機能を持ち、配線を高密度化した、電気特性に優れるプリント配線板を得ることができる。
【0033】
引き続き、本発明の第1実施形態に係る、上記パッケージ基板10の製造方法について説明する。ここでは、先ず、該パッケージ基板の製造方法に用いるA.導通用スルーホール用樹脂充填剤、B.外層スルーホール用樹脂充填剤、C.内層スルーホール用樹脂充填剤の組成について説明する。
【0034】
A.導通用スルーホール用樹脂充填剤
〔樹脂組成物▲1▼〕
ビスフェノールF型エポキシモノマー(油化シェル製、分子量310 、YL983U) 100重量部、表面にシランカップリング剤がコーティングされた平均粒径 1.6μmのSiO2 球状粒子(アドマテック製、CRS 1101−CE、ここで、最大粒子の大きさは後述する内層銅パターンの厚み(15μm)以下とする) 170重量部、レベリング剤(サンノプコ製、ペレノールS4)1.5 重量部を攪拌混合することにより、その混合物の粘度を23±1℃で45,000〜49,000cps に調整して得た。
〔硬化剤組成物▲2▼〕
イミダゾール硬化剤(四国化成製、2E4MZ-CN)6.5 重量部。
【0035】
B.外層スルーホール用樹脂充填剤
Aとほぼ同じであるが、〔樹脂組成物▲1▼〕中に、チタン酸バリウム(粒径5μmと10μmの混合した 10重量部)含有させた。
【0036】
C.内層スルーホール用樹脂充填剤
A.導通用スルーホール用樹脂充填剤と全く同一のものを使用した。
【0037】
次に、本発明の第1実施形態に係わる、該パッケージ基板10の製造方法について図1〜図7を参照にして説明する。
【0038】
パッケージ基板の製造
(1)厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミド−トリアジン)樹脂からなる基板30の両面に12μmの銅箔31がラミネートされている銅張積層板30Aを出発材料とする(図1(A))。まず、この銅張積層板30Aをドリルで削孔し、直径350μmの導通用スルーホール貫通孔32と直径350μmの外層スルーホール用貫通孔33を形成する(図1(B))。外層スルーホール用貫通孔33の開口径は、200〜400μmで形成するのがよい。特に望ましいのは、250〜350μmである。また、導通用スルーホール用貫通孔32の開口径は、50〜400μmで形成するのがよい。
【0039】
(2)続いて、基板30に無電解銅めっき処理を施し、導通用スルーホール34及び外層スルーホール36を形成する(図1(C))。さらに、銅箔31を常法に従いパターン上にエッチングすることにより、基板30の両面に内層銅パターン(金属膜)38を形成する(図1(D))。
【0040】
(3)内層銅パターン(金属膜)38および導通用スルーホール34、外層スルーホール36を形成した基板30を水洗いし、乾燥させる。その後、酸化浴(黒化浴)として、NaOH(10g/l),NaClO2 (40g/l),Na3PO4(6g/l)、還元浴として、NaOH(10g/l),NaBH4 (6g/l)を用いた酸化−還元処理により、内層銅パターン(金属膜)38および導通用スルーホール34、外層スルーホール36の表面に粗化層34α、36α、38αを設ける。実施形態中では粗化層を設けたが、樹脂の密着が確保できれば粗化層を設ける必要はない(図1(E))。
【0041】
(4)導通用スルーホール34と外層スルーホール36に樹脂充填剤を充填させる。まず、外層スルーホール36に上記Bで調整した外層スルーホール用樹脂充填剤40を印刷で充填させる(図2(A))。Bに含有する高誘電物としては、チタン酸塩またはペロブスカイト系材料を用いるのがよい。チタン酸塩としては、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムなどからなるチタン酸と金属との合金材料を意味し、ペロブスカイト系材料としては、少なくともMgxNbyOzである合金材料全般を意味する。その中でも、チタン酸バリウムを用いることがよい。その理由としては、誘電率が調整しやすく、高誘電物以外の樹脂充填剤の樹脂成分と分離、剥離なども起きにくいからである。また、樹脂充填剤の粘度を30〜50 Pa.s程度になるように調整しておくことが好ましい。次に、導通用スルーホール34に上記Aで調整した導通用スルーホール用樹脂充填剤42を充填させる(図2(B))。
【0042】
(5)上記(4)の処理を終えた基板30の片面をベルト研磨紙(三共理化学社製)を用いたベルトサンダー研磨により、下層導体回路(内層銅パターン)38の表面や導通用スルーホール34、外層スルーホール36のランド34a、36a表面に外層スルーホール用樹脂充填剤40、導通用スルーホール用樹脂充填剤42が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行う。このような一連の工程を基板の他方の面についても同様に行う、そして、充填した外層スルーホール用樹脂充填剤40,導通用スルーホール用樹脂充填剤42を加熱硬化させる(図2(C))。
【0043】
(6)次に、上記(5)の処理を終えた基板30の両面に、上記(3)と同様に一旦平坦化された下層導体回路38の表面と導通用スルーホール34及び外層スルーホール36のランド34a、36a表面とを酸化−還元処理を施すことにより、下層導体回路38の表面及びランド34a、36a表面に粗化面34β、36β、38βを形成する(図2(D))。
【0044】
(7)上記(6)工程を終えた基板30の両面に、厚さ50μmの熱硬化型ポリオレフィン系樹脂シートを温度50〜150℃まで昇温しながら圧力5kg/cm2で真空圧着ラミネートし、ポリオレフィン系樹脂からなる層間樹脂絶縁層44を設ける(図2(E))。樹脂絶縁層としては、熱硬化性樹脂、熱可塑性樹脂からなる樹脂あるいは、それらに感光性を有する基を置換した樹脂でもよい。具体例として、エポキシ樹脂、ポリフェノール樹脂、ポリイミド樹脂等のプリント配線板に使用されている樹脂がある。また、高周波領域において低誘電率である樹脂を用いてもよい。樹脂の真空圧着時の真空度は、10mmHgである。
【0045】
(8)次に、層間樹脂絶縁層44にバイアホールとなる開口46を形成する(図3(A))。形成には炭酸(CO2)ガスレーザにて、ビーム径5mm、パルス幅15μ秒、マスクの穴径0.8mm、1ショットの条件でポリオレフィン系樹脂あるいは、エポキシ系樹脂からなる層間樹脂絶縁層44に直径80μmのバイアホール用開口を設ける。
【0046】
その後、外層スルーホール36に、内層スルーホール用貫通孔48をドリル又はレーザ等によって形成する(図3(B))。レーザの場合、炭酸(CO2)ガスレーザにて、ビーム径5mm、シングルモード、パルス幅60μ秒でコア基板の、高誘電体を含有した外層スルーホール用樹脂充填剤40及び層間樹脂絶縁層44を貫通する貫通孔48を形成する。必要に応じて、内層スルーホール用貫通孔48内のスミアを過マンガン酸などのウェットプロセスあるいはプラズマ、コロナ処理などのドライエッチング処理で除去する。また、内層スルーホール用貫通孔48の径は、50〜200μmで形成されるのがよい。
【0047】
(9)層間樹脂絶縁層44にバイアホールとなる開口46を設けた基板30にプラズマ処理を行い、層間樹脂絶縁層44の表層を粗化し、粗化層44αを形成する(図3(C))。この際、不活性ガスとしてアルゴンガスを使用し、電力200W、ガス圧0.6Pa、温度70℃の条件で(プラズマ装置日本真空技術株式会社製 SV−4540)、2分間プラズマ処理を実施する。
【0048】
(10)層間樹脂絶縁層44の表層および内層スルーホール用貫通孔48にスパッタリングでCu(Ni、P、Pd、Co、W)の合金をターゲットした金属層50を形成する(図3(D))。形成条件として、気圧0.6Pa、温度80℃、電力200W、時間5分(プラズマ装置日本真空技術株式会社製 SV−4540)で実施する。これにより、層間樹脂絶縁層44の表層と内層スルーホール用貫通孔48に合金層を形成させることができる。金属層50は、電極として外層スルーホール36と共にコンデンサを構成する。このときの金属層50の厚みは、0.2μmである。金属層50の厚みとしては、0.1〜2μmがよい。スパッタ以外にも、蒸着で行うことも、スパッタを行わないでめっき層を形成させることも可能である。
【0049】
(11)基板30をコンディショニングし、アルカリ触媒液中で触媒付与を5分間行う。基板30を活性化処理し、ロッシェル塩タイプの化学銅めっき浴で厚さ0.5μmの無電解めっき膜52を付ける(図4(A))。
化学銅メッキのメッキ条件:
CuSO4 ・5H2O 10g/l
HCHO 8g/l
NaOH 5g/l
ロッシェル塩 45g/l
添加剤 30ml/l
温度 30℃
メッキ時間 18分
【0050】
(12)無電解めっき膜52上に、厚さ20μmの感光性フィルム(ドライフィルム)を貼り付けて、マスクを載置して、100 mJ/cm2 で露光、0.8 %炭酸ナトリウムで現像処理し、厚さ20μmのめっきレジスト54を設ける(図4(B))。
【0051】
(13)無電解めっき膜52上のめっきレジスト54の非形成部に電解めっきを施し、電解めっき膜56を形成する(図4(C))。電解めっき膜56の厚みとしては、5〜20μmがよい。
CuSO4 ・5H2O 140g/l
H2SO4 120g/l
Cl- 50mg/l
添加剤 300mg/l
スルホン酸アミン 100mg/l
温度 25℃
電流密度 0,8A/dm2
メッキ時間 30分
膜厚 18μm
【0052】
(14)次いで、50℃、40g/lのNaOH水溶液中でめっきレジスト54を剥離除去する。その後、硫酸―過酸化水素水溶液を用い、エッチングにより、レジスト54下の金属層50及び無電解めっき膜52を除去して、層間樹脂絶縁層44上に導体回路58(バイアホール60を含む)を形成し、外層スルーホール36内に、内層スルーホール62を形成する(図4(D))。内層スルーホール62は、高誘電物が含有された外層スルーホール用樹脂充填剤40を介して、外層スルーホール36と共に電極となりコンデンサを構成する。
【0053】
(15)次に、前述(3)〜(5)の工程と同様に、内層スルーホール62内にも上記Cの内層スルーホール用樹脂充填剤64を充填する。内層スルーホール用樹脂充填剤64の粘度は、30〜50 Pa.s程度になるように調整しておくことが好ましい。また、外層スルーホール用樹脂充填剤40よりも内層スルーホール用樹脂充填剤64の粘度を低くさせて充填性を上げるのが好ましい。これにより、外層スルーホール36及び内層スルーホール62から成る同軸スルーホール66を形成することができる(図5(A))。
【0054】
(16)その後、上層に層間樹脂絶縁層144を形成し、前述(8)〜(15)の工程を経て、導体回路158(スルーホール160を含む)を形成し、6層からなるパッケージ基板を得る(図5(B))。
【0055】
(17)一方、DMDGに溶解させた60重量%のクレゾールノボラック型エポキシ樹脂(日本化薬製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量4000)を 46.67g、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル製、エピコート1001)15.0g、イミダゾール硬化剤(四国化成製、商品名:2E4MZ−CN)16g、感光性モノマーである多価アクリルモノマー(日本化薬製、R604 )3g、同じく多価アクリルモノマー(共栄社化学製、DPE6A ) 1.5g、に分散系消泡剤(サンノプコ社製、S−65)0.71gを混合し、さらにこの混合物に対して光開始剤としてのベンゾフェノン(関東化学製)を2g、光増感剤としてのミヒラーケトン(関東化学製)を 0.2g加えて、粘度を25℃で 2.0Pa・sに調整したソルダーレジスト組成物を得る。
なお、粘度測定は、B型粘度計(東京計器、 DVL-B型)で 60rpmの場合はローターNo.4、6rpm の場合はローターNo.3による。
【0056】
(18)前述(17)で得られたパッケージ基板の両面に、上記ソルダーレジスト組成物を20μmの厚さで塗布する。次いで、70℃で20分間、70℃で30分間の乾燥処理を行った後、円パターン(マスクパターン)が描画された厚さ5mmのフォトマスクフィルムを密着させて載置し、1000mJ/cm2 の紫外線で露光し、DMTG現像処理する。そしてさらに、80℃で1時間、 100℃で1時間、 120℃で1時間、 150℃で3時間の条件で加熱処理し、半田パッド部分(バイアホールとそのランド部分を含む)に開口部71U、71Dを有するソルダーレジスト層70(厚み20μm)を形成する(図5(C))。ICチップ接続の半田バンプを形成させる半田パッドは、開口径100〜170μmで開口させるのがよい。また外部端子接続のためBGA/PGAを配設させる半田パッドは開口径300〜650μmで開口させるのがよい。
【0057】
(19)その後、塩化ニッケル2.3 ×10−1mol/l、次亜リン酸ナトリウム2.8 ×10−1mol/l、クエン酸ナトリウム1.6 ×10−1mol/l、からなるpH=4.5の無電解ニッケルめっき液に、20分間浸漬して、開口部71U、71Dに厚さ5μmのニッケルめっき層72を形成する。その後、表層には、シアン化金カリウム7.6 ×10−3mol/l、塩化アンモニウム1.9 ×10−1mol/l、クエン酸ナトリウム1.2 ×10−1mol/l、次亜リン酸ナトリウム1.7 ×10−1mol/lからなる無電解金めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層72上に厚さ0.03μmの金めっき層74を形成する(図5(D))。
【0058】
(20)そして、ソルダーレジスト層70の開口部71U、71Dに、低融点金属として半田ペーストを印刷して200℃でリフローすることにより、半田バンプ(半田体)76U、76Dを形成し、パッケージ基板10を完成する(図6参照)。
【0059】
完成したパッケージ基板10の半田バンプ76Uに、ICチップ90のパッド92が対応するように載置し、リフローを行いICチップ90を搭載する。このICチップ90を搭載したパッケージ基板10を、ドータボード94側のバンプ96に対応するように載置してリフローを行い、ドータボード94へ取り付ける(図7参照)。これにより、BGAが配設されている、コンデンサ機能を有し、配線を高密度化した、電気特性に優れるパッケージ基板を得ることが可能となる。
【0060】
本発明の第1実施形態に係るパッケージ基板10の製造方法について、BGAを配設した場合を例示したが、PGAを配設してもよい。PGAを配設した場合も(1)〜(19)までの工程は同様である。それ以降の工程について説明する。まず、基板の下面側(ドータボード、マザーボードとの接続面)となる開口部71D内に導電性接着剤78として半田ペーストを印刷する。次に、導電性接続ピン90を適当なピン保持装置に取り付けて支持し、導電性接続ピン90の固定部92を開口部71D内の導電性接着剤78に当接させる。そしてリフローを行い、導電性接続ピン90を導電性接着剤78に固定する。また、導電性接続ピン90の取り付け方法としては、導電性接着剤78をボール状等に形成したものを開口部71D内に入れる、あるいは、固定部92に導電性接着剤78を接合させて導電性接続ピン90を取り付け、その後にリフローさせてもよい。なお、上面の開口部71Uには、半田バンプ76を設け、半田バンプ76をICチップ90のパッド92が対応するように載置し、リフローを行いICチップ90を搭載する。(図9参照)。これにより、PGAが配設されているコンデンサ機能を有し、より高密度化した、電気特性に優れるパッケージ基板を得ることができる。
【0061】
(第2実施形態)
第2実施形態に係るプリント配線板の構成を図11に示し、図12中に図11中のスルーホールを拡大して示す。第2実施形態のプリント配線板は、第1実施形態とほぼ同様である。但し、第2実施形態では、内層スルーホール62の真上に蓋めっき部94を形成し、蓋めっき部94を介して内層スルーホール62と上層の導体回路158とを接続をしている。蓋めっき部94を介在させることで、内層スルーホール62と上層の導体回路158との接続性が向上する。
なお、蓋めっき部94を配設した場合も(1)〜(15)までの製造工程は第1実施形態と同様である。それ以降の製造工程を図10を参照して説明する。
【0062】
(16)基板に無電解めっきを施し、無電解めっき膜68を形成する(図10(A))。
【0063】
(17)次いで、基板に所定パターンのレジスト67を形成した後、電解めっきを施して、電解めっき膜69を形成する(図10(B))。その後、レジスト67を剥離後、レジスト67下の無電解めっき膜68をライトエッチングで除くことにより、内層スルーホール62上に無電解めっき膜68及び電解めっき膜69からなる蓋めっき部94を形成する(図10(C))。
【0064】
(18)その後、上層に層間樹脂絶縁層144を形成し、第1実施形態で前述した(8)〜(14)の工程を経て、導体回路158(スルーホール160を含む)を形成し、6層からなるパッケージ基板を得る(図10(D))。なお、以後の製造工程は、第1実施形態の(17)〜(20)と同様である。
【0065】
(第3実施形態)
第3実施形態に係るプリント配線板の構成を図13に示し、図14中に図13中のスルーホールを拡大して示す。第3実施形態のプリント配線板は、第1実施形態とほぼ同様である。但し、第1実施形態では、内層スルーホール62内に内層スルーホール用樹脂充填剤64が充填されたが、第3実施形態では、内層スルーホール62がめっきにより充填されている。
【0066】
第1、第2実施形態の構成では、内層スルーホール62内に内層スルーホール用樹脂充填剤64を充填することで、内層スルーホール62に発生した応力を内層スルーホール用樹脂充填剤64側へ逃がすことができる。これに対して、第3実施形態では、内層スルーホール62を銅めっきで充填するため、小径に構成可能であると共に、製造コストを低減できる。
【0067】
(第4実施形態)
第4実施形態に係るプリント配線板の製造工程を図15及び図16を参照して説明する。
(1)厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミド−トリアジン)樹脂からなる基板30の両面に12μmの銅箔31がラミネートされている銅張積層板30Aを出発材料とする(図15(A))。まず、この銅張積層板30Aをドリルで削孔し、直径350μmの導通用スルーホール貫通孔32と直径350μmの外層スルーホール用貫通孔33を形成する(図15(B))。
【0068】
(2)続いて、基板30に無電解銅めっき処理を施し無電解めっき膜37aを形成する(図15(C))。
(3)無電解めっき膜37aを介して電流を流し、電解めっき膜37bを形成し、これにより、導通用スルーホール貫通孔32に導通用スルーホール34を、外層スルーホール用貫通孔33に外層スルーホール36を形成する(図15(D))。
【0069】
(4)導通用スルーホール34と外層スルーホール36に樹脂充填剤を充填させる。まず、外層スルーホール36に第1実施形態と同様な外層スルーホール用樹脂充填剤40を印刷で充填させる(図15(E))。
【0070】
(5)次に、導通用スルーホール34に上記Aで調整した導通用スルーホール用樹脂充填剤42を充填させる(図16(A))。
【0071】
(5)基板30の片面をベルト研磨紙(三共理化学社製)を用いたベルトサンダー研磨により、コア基板30の表面に外層スルーホール用樹脂充填剤40、導通用スルーホール用樹脂充填剤42が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行う(図16(B))。
【0072】
(6)エッチングレジストを塗布し、配線の描画された図示しないマスクを載置して露光、現像を経て、レジスト層39を形成させる(図16(C))。
【0073】
(7)硫酸−過酸化水素水、塩化第二鉄や塩化第二銅、有機塩酸−第二銅錯体からなるエッチング液を用いて、レジスト層39の被覆されていないめっき膜37a、37b、銅箔31を除去する。その後、レジスト層39を剥離する(図16(D))。なお、エッチング液としては、上記以外にもプリント配線板の製造で使用されるものは全て用いることができる。以降の工程は、図1(D)〜図5を参照して上述した第1実施形態と同様であるため説明を省略する。
【0074】
(第5実施形態)
第1実施形態とほぼ同様であるが、第4実施形態では同軸スルーホール66が2つに分割され、2つの配線路36A、36B及び62A、62Bが形成されている(図17参照)。1つのスルーホールに複数の配線路が配設してあるので、これにより、更に、多くの配線をコア基板に通すことができ、高密度化を達成できる。
【0075】
【発明の効果】
本発明では、上述した2層のスルーホールを形成させたことによって、コア基板の表裏を貫通する配線の本数を増やすことができ、プリント配線板を高密度化することができる。また、スルーホール内に高誘電体層を形成し、コンデンサとして機能させるため、1GHz以上の高周波領域のICチップを乗せた場合でも、誤動作や機能停止を防止することができる。
【図面の簡単な説明】
【図1】(A)、(B)、(C)、(D)、(E)は、本発明の第1実施形態に係るパッケージ基板の製造工程図である。
【図2】(A)、(B)、(C)、(D)、(E)は、本発明の第1実施形態に係るパッケージ基板の製造工程図である。
【図3】(A)、(B)、(C)、(D)は、本発明の第1実施形態に係るパッケージ基板の製造工程図である。
【図4】(A)、(B)、(C)、(D)は、本発明の第1実施形態に係るパッケージ基板の製造工程図である。
【図5】(A)、(B)、(C)、(D)は、本発明の第1実施形態に係るパッケージ基板の製造工程図である。
【図6】本発明の第1実施形態に係るパッケージ基板の断面図である。
【図7】本発明の第1実施形態に係るパッケージ基板にICチップを搭載し、ドータボードに取り付けた状態を示す断面図である。
【図8】本発明の第1実施形態に係るスルーホールの構成を示す説明図である。
【図9】本発明の第1実施形態に係るパッケージ基板の断面図である。
【図10】(A)、(B)、(C)、(D)は、本発明の第2実施形態に係るパッケージ基板の製造工程図である。
【図11】本発明の第2実施形態に係るパッケージ基板の断面図である。
【図12】本発明の第2実施形態に係るスルーホールの構成を示す説明図である。
【図13】本発明の第3実施形態に係るパッケージ基板の断面図である。
【図14】本発明の第3実施形態に係るスルーホールの構成を示す説明図である。
【図15】(A)、(B)、(C)、(D)、(E)は、本発明の第4実施形態に係るパッケージ基板の製造工程図である。
【図16】(A)、(B)、(C)、(D)は、本発明の第4実施形態に係るパッケージ基板の製造工程図である。
【図17】本発明の第5実施形態に係るパッケージ基板の断面図である。
【符号の説明】
30 コア基板
34 導通用スルーホール
36 外層スルーホール
38 内層銅パターン
40 外層スルーホール用樹脂充填剤
42 導通用スルーホール用樹脂充填剤
44 層間樹脂絶縁層
48 内層スルーホール用貫通孔
50 金属層
52 無電解めっき膜
56 電解めっき膜
58 導体回路
60 バイアホール
62 内層スルーホール
64 内層スルーホール用樹脂充填剤
66 同軸スルーホール
70 ソルダーレジスト層
71 開口部
72 ニッケルめっき層
74 金めっき層
76U、76D 半田バンプ
78 導電性接着剤
80A、80B ビルドアップ配線層
90 導電性接続ピン
92 固定部
94 蓋めっき部
144 層間樹脂絶縁層
158 導体回路
160 バイアホール[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a printed wiring board in which the front and back are electrically connected via a through hole, and more particularly, a multilayer printed wiring board formed by alternately building up a resin insulating layer and a conductor circuit layer, such as an IC chip. The present invention relates to a printed wiring board that can be suitably used for a package substrate on which the electronic component is placed.
[0002]
[Prior art]
As the frequency of signals increases, the material of the package substrate is required to have a low dielectric constant and a low dielectric loss tangent. Therefore, the material of the package substrate is
The mainstream is moving from ceramic to resin.
Under such a background, as a technique related to a printed wiring board using a resin substrate, for example, there is a method disclosed in Japanese Patent Publication No. 4-55555.
First, an epoxy acrylate is formed as an interlayer resin insulation layer on a glass epoxy substrate on which a circuit is formed. Subsequently, a via hole lateral opening is provided by using a photolithography technique. A so-called build-up multilayer printed wiring board has been proposed in which after the surface is roughened, a plating resist is provided and conductor circuits and via holes are formed by plating.
When such a build-up multilayer printed wiring board is used as a package substrate, it is connected to another substrate called a mother board or a daughter board. Then, electrical characteristics such as characteristic impedance are matched by mounting electronic components such as resistors and capacitors on a mother board or the like and connecting wirings.
[0003]
[Problems to be solved by the invention]
However, when the IC chip has a high frequency of 1 GHz or more, the capacitor disposed on the daughter board or the like increases the wiring length from the IC chip to the capacitor and increases the loss in inductance. For this reason, an electrical signal delay or an error occurs. In addition, since the wiring distance from the power source to the power source / ground of the IC chip is increased, the loop inductance is increased. For this reason, the IC chip does not work properly, and the original function cannot be fully exhibited.
[0004]
Conventionally, a build-up multilayer printed wiring board in which a capacitor is built in a substrate is manufactured by, for example, a method disclosed in Japanese Patent Laid-Open No. 10-150272.
A multilayer printed wiring board in which organic resin insulating layers and thin-film wiring conductors are alternately stacked and electrically connected through through-hole conductors, wherein at least one of the organic resin insulating layers has a metal filler and a relative dielectric constant Contains 20 or more dielectric fillers. Then, the organic resin insulating layer is sandwiched between thin film wiring conductors to form a capacitor. This makes it possible to incorporate a capacitor function in the multilayer printed wiring board. Therefore, the number of components mounted on the multilayer printed wiring board is reduced, and the hybrid integrated circuit device and the like can be downsized.
However, it is not possible to form a wiring that penetrates through the capacitor forming region in the opposing area of the thin film wiring conductor. For this reason, the wiring density cannot be increased in that region.
[0005]
In the method disclosed in JP-A-11-74648, a through hole or a non-through hole is formed in the insulating substrate. The hole accommodates and supports electronic components such as chip capacitors and chip resistors and electrically connects the electronic components through the inner walls of the holes. As a result, it is possible to reduce the size, weight and thickness of the wiring board on which the electronic component is mounted.
However, since the electronic component formed in the hole is electrically connected through the inner wall of the hole, it is difficult to provide wiring as a conductor in the electronic component forming region. In addition, it is impossible to form a wiring that becomes a conductor through the electronic component that is housed and supported because it leads to damage of the electronic component. Therefore, it has been impossible to increase the wiring density in the electronic component storage area.
[0006]
The present invention has been made to solve the above-described problems, and an object of the present invention is to propose a printed wiring board having a capacitor function in a substrate and capable of providing wiring with high density. It is in.
[0007]
[Means for Solving the Problems]
In order to solve the above-described problems, in the printed wiring board of the present invention, an outer layer through hole formed in the wall surface of the through hole of the substrate, an inner layer through hole formed by interposing an outer layer resin filler in the outer layer through hole, Thus, a capacitor is formed.
[0008]
In the printed wiring board of the present invention, as an outer layer resin filler disposed between the outer layer through hole and the inner layer through hole, titanate orTheUses a skite material. Titanate means an alloy material of titanic acid and metal composed of barium titanate, lead titanate, strontium titanate, calcium titanate, bismuth titanate, magnesium titanate, etc.TheAt least MgxN as the skite materialbyIt means all alloy materials that are Oz. Of these, barium titanate is preferably used. The reason is that the dielectric constant can be easily adjusted, and the resin component of the resin filler other than the high dielectric material is not easily separated or peeled off. The above-mentioned material increases the dielectric constant of the outer layer resin filler and increases the capacitance as a capacitor. In addition, since the outer layer through hole and inner layer through hole formed in the through hole of the core substrate have a capacitor function, a printed wiring board having a built-in capacitor function and having high wiring density and excellent electrical characteristics can be obtained. .
[0009]
Next, a manufacturing process of a multilayer printed wiring board in which a resin filler containing a high dielectric material and a plurality of conductor circuits are formed in the through hole will be described. As the core substrate, a glass epoxy substrate, a polyimide substrate, a resin insulating substrate such as a BT (bismaleimide-triazine) resin substrate, a ceramic substrate, a metal substrate, or the like can be used. Through holes for through holes are formed in the core substrate by a drill or a laser such as a carbonic acid laser. The thickness of the core substrate is preferably 0.4 to 1.2 mm. The reason is that it has strength as a core substrate and it is easy to process through holes.
[0010]
At this time, two types of through-holes for through-holes are formed: a through-hole for conduction through-holes and a through-hole for outer layer through-holes of coaxial through-holes. The coaxial through hole includes an outer layer through hole and an inner layer through hole. The opening diameter of the through hole for the outer layer through hole is preferably 200 to 400 μm. Particularly desirable is 250 to 350 μm. If the diameter is less than 200 μm, the resin-filled layer cannot be formed of two or more layers, and the insulation between the conductor circuit formed therein and the conductor formed on the inner wall of the inner through hole cannot be maintained. If it exceeds 400 μm, the effect of increasing the density is offset. Moreover, the opening diameter of the through-hole for conduction | electrical_connection through holes is formed by 50-400 micrometers. If it is less than 50 μm, it becomes difficult to form a conductor layer, and if it exceeds 400 μm, it is not practical. In particular, the thickness is desirably 0.6 to 1.0 mm.
[0011]
Next, the resin filler is filled in the through hole for conduction and the outer layer through hole. In some cases, a roughening layer is provided in the conduction through hole and the outer layer through hole. The roughening layer is formed by oxidation-reduction treatment, electroless plating, and etching treatment. As a specific example, the oxidation-reduction treatment includes NaOH (10 g / L), NaClO as an oxidation bath.2 (40g / L), NaThreePOFour(6 g / L), NaOH (10 g / L), NaBH as a reducing bathFour (6 g / L). Moreover, in electroless copper plating, it forms with the alloy which consists of Cu-Ni-P. As the etching treatment, an etchant composed of a cupric complex and an organic acid salt is used.
[0012]
The resin filler that fills the through hole contains at least a resin component, a curing agent component, and a high dielectric substance. Moreover, what mixed the organic resin filler and the inorganic filler with the resin filler may be used. The resin component may be a thermosetting resin, a thermoplastic resin, or a composite thereof. Particularly desirable is a thermosetting resin, because a high dielectric material can be easily blended and can be filled by printing. As the resin, epoxy resin, phenol resin, polyimide resin, fluororesin, polyphenylene resin, polyolefin resin, or the like can be used. The outer layer through hole and the conduction through hole may be filled with the same resin filler. Or you may make it fill with the resin resin from which resin, a structural ratio, a viscosity, etc. differ. It is desirable to separately fill the resin filler. The filling method is performed by printing, press-fitting, or the like. The resin filler whose viscosity is adjusted is preferably printed by printing using a mask having through-hole portions.
This resin filler is preferably adjusted to have a viscosity of about 30 to 200 Pa.s.
[0013]
As described above, the high dielectric material may be titanate or perovskite.TheIt is preferable to use a skite material.
[0014]
As the curing component, an imidazole curing agent, a phenol curing agent, an amine curing agent, or the like can be used. In particular, it is desirable to use an imidazole curing agent. Examples of the imidazole curing agent include 2-methylimidazole (product name: 2MZ), 4-methyl-2-ethylimidazole (product name; 2E4MZ), 2-phenylimidazole (product name; 2PZ), 4-methyl. 2-phenylimidazole (product name; 2P4MZ), 1-benzyl-2-methylimidazole (product name; 1B2MZ), 2-methylimidazole (product name; 2EZ), 2-isopropylimidazole (product name; 2IZ), 1-cyanoethyl-2-ethyl-4-methylimidazole (product name; 2E4MZ-CN), 1-cyanoethyl-2-undecylimidazole (product name; C11Z-CN).
Among these, it is desirable to use an imidazole liquid that is liquid at 25 ° C., for example, 1-benzyl-2-methylimidazole (product name: 1B2MZ), 1-cyanoethyl-2-ethyl-4-methylimidazole (Product name; 2E4MZ-CN), 4-methyl-2-ethylimidazole (product name; 2E4MZ).
The imidazole curing agent is desirably 1 to 10% by weight in the resin filler.
[0015]
In addition, as an additive component, inorganic particles such as silica, alumina, mullite, and zirconia are preferable. The average particle size of the inorganic particles is desirably 0.05 to 5.0 μm. Further, the blending amount of the inorganic particles is desirably about 1.0 to 2.0 times that of the bisphenol type epoxy resin. Also, even if each chemical is a special grade, first grade, or industrial reagent, the difference depending on the grade is not particularly problematic. By blending the additive component, the filling property into the through hole is improved, and the thermal expansion coefficient of the resin filler in the through hole is matched, so that cracks and peeling are prevented.
[0016]
Thereafter, it is cured or semi-cured. In some cases, in order to improve the smoothness of the core substrate, the portion protruding from the through hole may be removed by chemical etching such as buffing, belt sander, jet scrub, or by chemical etching. Good. As a result, a core substrate composed of a resin filler containing a high dielectric material and conductive through-holes and lands can be obtained.
[0017]
A resin insulating layer is applied to the core substrate described above. A roughened layer may be formed on the conductor circuit. The resin insulating layer may be a thermosetting resin, a thermoplastic resin, a composite of a thermosetting resin and a thermoplastic resin, or a resin in which a photosensitive group is substituted. Specific examples include resins used for printed wiring boards such as epoxy resins, phenol resins, polyimide resins, and phenoxy resins. Further, a resin having a low dielectric constant in the high frequency region may be used. In particular, it is preferable to use a polyolefin resin, a polyphenylene resin, a fluororesin, or the like, which is a resin having a dielectric constant of 3.0 or less at 1 GHz. For forming the resin insulating layer, it is preferable to apply a coating or a B-stage film by heating, pressing, or heating and pressing.
[0018]
Next, an opening to be a via hole is formed in the resin insulating layer by photo and laser. Then, the through hole for the inner layer through hole is provided in the resin filler through the resin insulating layer with a drill and a laser in the outer layer through hole. When the opening serving as the via hole and the through hole for the inner layer through hole are formed by a laser, a carbon dioxide gas laser, an excimer laser, a UV laser, a YAG laser, or the like can be used. The diameter of the through hole for the inner layer through hole is 75 to 200 μm. Particularly desirable is 100 to 150 μm. After that, chemical etching treatment such as desmear and dry etching treatment such as plasma and corona treatment are performed to remove the smear of the resin on the inner wall of the through hole for the inner layer through hole, and remove the resin residue to form the metal layer Encourage.
[0019]
Next, a metal layer containing at least one or more of Cu, Ni, P, Pd, Co, W, Au, and Ag is formed on the resin insulating layer in the opening serving as the via hole and the inner wall of the through hole for the inner layer through hole. Provide more than one layer. The metal layer forms a capacitor as an electrode together with the conductor metal on the inner wall of the outer layer through hole. Thereby, a capacitor function can be built in the coaxial through hole. It is desirable that the thickness is 0.1 to 2 μm. The metal layer may have a two-layer structure in which plating is formed after plating, sputtering, or sputtering. A roughened surface may be provided on the surface layer of the resin insulating layer. The surface of the resin insulating layer is roughened by chemical etching with an acid or an oxidizing agent. As the acid, sulfuric acid, nitric acid, hydrochloric acid, phosphoric acid and the like are used, and as the oxidizing agent, chromic acid, chromate, permanganate and the like are good for forming the roughened surface. On top of that, the aforementioned metal layer is formed. Then, electroless plating is performed to form an electroless plating film on the metal layer.
[0020]
A photosensitive resin film (dry film) is laminated on a substrate in which electroless plating has been performed on the opening serving as a via hole and on the through hole for the outer layer through hole on the resin insulating layer. Then, a photomask (a glass substrate is preferable) on which a plating resist pattern is drawn is placed in close contact with the photosensitive resin film, exposed, and developed. Thereby, a non-conductor portion in which the plating resist pattern is disposed can be formed.
[0021]
Electrolytic plating is applied to portions other than the non-conductive portion on the electroless plating film, and the electrolytic plating film is provided on the conductive portion of the electroless plating, the opening serving as the via hole, and the through hole for the inner layer through hole. As the electrolytic plating, it is desirable to use electrolytic copper plating, and the thickness is preferably 5 to 20 μm.
[0022]
Next, the plating resist in the non-conductor circuit portion is removed with an alkaline aqueous solution or the like. Thereafter, the metal layer and the electroless plating film of the non-conductor circuit part are further removed with a mixed solution of sulfuric acid and hydrogen peroxide or an etching solution such as sodium persulfate, ammonium persulfate, ferric chloride, or cupric chloride. . As a result, a conductor circuit and a via hole composed of two layers of an electroless plating film and an electrolytic plating film are obtained on the resin insulating layer. In addition, an inner layer through hole composed of three layers of a metal layer, an electroless plating film, and an electrolytic plating film is obtained in the through hole for the inner layer through hole. The via hole may form a flat field via.
[0023]
Next, the gap in the inner layer through hole is filled. For filling, the above-described method may be used, but when an insulating resin layer made of a film is formed as an upper layer, the insulating layer and the resin filler may be formed simultaneously. The inner layer through hole is filled with at least one of a resin filler, a resin filler containing a metal filler, copper, solder, nickel and the like. Moreover, what mix | blended 0.1-20 vol% of organic resin fillers and inorganic fillers with the conventional resin filler may be used.
This resin filler is preferably adjusted to have a viscosity of about 30 to 50 Pa.s.
[0024]
As another method, an electrolytic plating film, an electroless plating film, or a composite plating film thereof is further laminated on a substrate that has been subjected to electroless plating on the resin insulating layer. The substrate on which the plating film is laminated is filled with a resin filler. At that time, the plating film layer and the resin filler layer may be flattened by curing after being cured or semi-cured. After forming an etching resist, placing a mask on which wiring is drawn, exposing and developing, forming a wiring layer of the resist, sulfuric acid-hydrogen peroxide solution, ferric chloride and cupric chloride, You may carry out by removing a plating film layer and peeling a resist using the etching liquid which consists of an organic hydrochloric acid-cupric complex. As the etching solution, any of those used in the production of a printed wiring board can be used in addition to the above.
[0025]
Furthermore, the wiring to be formed can be divided by dividing the corresponding through hole. Thereby, more wiring can be passed through the core substrate, and high density can be achieved.
[0026]
Furthermore, a multilayer printed wiring board can be obtained by applying a resin insulating layer on the upper layer to form a conductor circuit and a via hole. A solder resist layer is formed on the surface layer. For forming the solder resist layer, it is preferable to apply the coating or film by heating, pressing, or heating and pressing. The solder resist layer is provided with a solder pad by photo and laser, and a corrosion-resistant metal layer such as Ni / Au or Ni / Pd / Au is formed on a portion exposed from the solder pad. When the solder pad is formed by laser, a carbon dioxide laser, excimer laser, UV laser, YAG laser, or the like can be used. The solder pads formed by the solder bumps connected to the IC chip are opened with an opening diameter of 100 to 200 μm, and the solder pad portions where the BGA / PGA is disposed for connecting external terminals are opened with an opening diameter of 300 to 650 μm.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
First, the configuration of the printed wiring board used as the package substrate according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 7 shows a cross-sectional view of the
[0028]
In the
[0029]
As shown in FIG. 8, the coaxial through
[0030]
Next, the configuration of the inner layer through
[0031]
In the printed wiring board according to the first embodiment, as the
[0032]
In addition, more through holes can be formed in the substrate as compared with a conventional substrate in which a capacitor is built. Therefore, it is possible to obtain a printed wiring board having a capacitor function and having high wiring density and excellent electrical characteristics.
[0033]
Next, a method for manufacturing the
[0034]
A. Resin filler for through hole for conduction
[Resin composition (1)]
Bisphenol F type epoxy monomer (Oilized shell, molecular weight 310, YL983U) 100 parts by weight, surface coated with silane coupling agent, average particle diameter 1.6μm SiO2Spherical particles (manufactured by Admatech, CRS 1101-CE, where the maximum particle size is not more than the thickness of the inner layer copper pattern (15 μm) described later) 170 parts by weight, leveling agent (San Nopco, Perenol S4) 1.5 parts by weight By stirring and mixing, the viscosity of the mixture was adjusted to 45,000 to 49,000 cps at 23 ± 1 ° C.
[Curing agent composition (2)]
6.5 parts by weight of imidazole curing agent (Shikoku Chemicals, 2E4MZ-CN).
[0035]
B. Resin filler for outer layer through hole
Although almost the same as A, barium titanate (10 parts by weight of a mixture of particle diameters of 5 μm and 10 μm) was contained in [resin composition (1)].
[0036]
C. Resin filler for inner layer through hole
A. The same resin filler for through-holes for conduction was used.
[0037]
Next, a method for manufacturing the
[0038]
Package substrate manufacturing
(1) The starting material is a copper clad
[0039]
(2) Subsequently, the
[0040]
(3) The
[0041]
(4) Fill the through
[0042]
(5) The surface of the lower conductor circuit (inner layer copper pattern) 38 and the through-hole for conduction are formed by belt sander polishing on one side of the
[0043]
(6) Next, the surface of the
[0044]
(7) A pressure of 5 kg / cm while the temperature of a thermosetting polyolefin resin sheet having a thickness of 50 μm is raised to 50 to 150 ° C. on both surfaces of the
[0045]
(8) Next, an
[0046]
Thereafter, the through
[0047]
(9) Plasma treatment is performed on the
[0048]
(10) A
[0049]
(11) Condition the
Plating conditions for chemical copper plating:
CuSOFour・ 5H2O 10g / l
HCHO 8g / l
NaOH 5g / l
Rochelle salt 45g / l
Additive 30ml / l
Plating time 18 minutes
[0050]
(12) A 20 μm-thick photosensitive film (dry film) is pasted on the
[0051]
(13) Electrolytic plating is performed on a portion where the plating resist 54 is not formed on the
CuSOFour・ 5H2O 140g / l
H2SOFour120 g / l
Additive 300mg / l
Amine sulfonate 100mg / l
Temperature 25 ° C
Current density 0.8A / dm2
Plating
Film thickness 18μm
[0052]
(14) Next, the plating resist 54 is peeled and removed in a NaOH solution of 40 g / l at 50 ° C. Thereafter, the
[0053]
(15) Next, the inner layer through
[0054]
(16) Thereafter, an interlayer
[0055]
(17) On the other hand, 46.67g of photosensitized oligomer (molecular weight 4000) obtained by acrylating 50% of the epoxy group of 60% by weight of cresol novolak type epoxy resin (manufactured by Nippon Kayaku) dissolved in DMDG, dissolved in methyl ethyl ketone. 15.0 g of bisphenol A type epoxy resin (produced by Yuka Shell, Epicoat 1001), 16 g of imidazole curing agent (product name: 2E4MZ-CN), polyacrylic monomer (photosensitive monomer) Nippon Kayaku Co., Ltd., R604) 3 g, also polyacrylic monomer (Kyoeisha Chemical Co., DPE6A) 1.5 g, and dispersion antifoaming agent (San Nopco, S-65) 0.71 g are mixed. 2 g of benzophenone (manufactured by Kanto Chemical) as a photoinitiator and 0.2 g of Michler ketone (manufactured by Kanto Chemical) as a photosensitizer are added, and the viscosity is 2.0 Pa · s at 25 ° C. A solder resist composition adjusted to 1 is obtained.
Viscosity is measured with a B-type viscometer (Tokyo Keiki, DVL-B type) at 60 rpm with rotor No. 4 and at 6 rpm with rotor No. 3.
[0056]
(18) The solder resist composition is applied to both sides of the package substrate obtained in the above (17) with a thickness of 20 μm. Next, after drying at 70 ° C. for 20 minutes and at 70 ° C. for 30 minutes, a photomask film having a thickness of 5 mm on which a circular pattern (mask pattern) was drawn was placed in close contact, and 1000 mJ / cm2Expose with UV and develop DMTG. Further, heat treatment was performed under conditions of 80 ° C. for 1 hour, 100 ° C. for 1 hour, 120 ° C. for 1 hour, and 150 ° C. for 3 hours. , 71D having a solder resist layer 70 (
[0057]
(19) Then, nickel chloride 2.3 × 10-1mol / l, sodium hypophosphite 2.8 × 10-1mol / l, sodium citrate 1.6 × 10-1A
[0058]
(20) The solder bump (solder body) 76U, 76D is formed by printing solder paste as a low melting point metal in the
[0059]
The
[0060]
In the manufacturing method of the
[0061]
(Second Embodiment)
FIG. 11 shows the configuration of a printed wiring board according to the second embodiment, and FIG. 12 shows an enlarged view of the through hole in FIG. The printed wiring board of the second embodiment is substantially the same as that of the first embodiment. However, in the second embodiment, a
In addition, also when the
[0062]
(16) Electroless plating is performed on the substrate to form an electroless plating film 68 (FIG. 10A).
[0063]
(17) Next, after a resist 67 having a predetermined pattern is formed on the substrate, electrolytic plating is performed to form an electrolytic plating film 69 (FIG. 10B). Thereafter, after removing the resist 67, the
[0064]
(18) Thereafter, an interlayer
[0065]
(Third embodiment)
FIG. 13 shows a configuration of a printed wiring board according to the third embodiment, and FIG. 14 shows an enlarged view of the through hole in FIG. The printed wiring board of the third embodiment is substantially the same as that of the first embodiment. However, in the first embodiment, the inner layer through
[0066]
In the configuration of the first and second embodiments, the inner layer through-
[0067]
(Fourth embodiment)
A manufacturing process of the printed wiring board according to the fourth embodiment will be described with reference to FIGS. 15 and 16.
(1) The starting material is a copper clad
[0068]
(2) Subsequently, the
(3) An electric current is passed through the
[0069]
(4) Fill the through
[0070]
(5) Next, the conductive through
[0071]
(5) The outer surface through-
[0072]
(6) An etching resist is applied, and a mask (not shown) on which wiring is drawn is placed, exposed and developed to form a resist layer 39 (FIG. 16C).
[0073]
(7) Plated
[0074]
(Fifth embodiment)
Although it is substantially the same as 1st Embodiment, in 4th Embodiment, the coaxial through
[0075]
【The invention's effect】
In the present invention, by forming the above-described two-layer through-holes, the number of wires penetrating the front and back of the core substrate can be increased, and the printed wiring board can be densified. In addition, since a high dielectric layer is formed in the through hole to function as a capacitor, even when an IC chip in a high frequency region of 1 GHz or more is placed, malfunction or function stop can be prevented.
[Brief description of the drawings]
1A, 1B, 1C, 1D and 1E are manufacturing process diagrams of a package substrate according to a first embodiment of the present invention.
FIGS. 2A, 2B, 2C, 2D, and 2E are manufacturing process diagrams of a package substrate according to the first embodiment of the present invention.
FIGS. 3A, 3B, 3C and 3D are manufacturing process diagrams of a package substrate according to the first embodiment of the present invention. FIGS.
4A, 4B, 4C, and 4D are manufacturing process diagrams of the package substrate according to the first embodiment of the present invention.
5A, 5B, 5C, and 5D are manufacturing process diagrams of the package substrate according to the first embodiment of the present invention.
FIG. 6 is a cross-sectional view of the package substrate according to the first embodiment of the present invention.
FIG. 7 is a cross-sectional view showing a state where an IC chip is mounted on the package substrate according to the first embodiment of the present invention and attached to the daughter board.
FIG. 8 is an explanatory diagram showing a configuration of a through hole according to the first embodiment of the present invention.
FIG. 9 is a cross-sectional view of the package substrate according to the first embodiment of the present invention.
10A, 10B, 10C, and 10D are manufacturing process diagrams of a package substrate according to a second embodiment of the present invention.
FIG. 11 is a cross-sectional view of a package substrate according to a second embodiment of the present invention.
FIG. 12 is an explanatory diagram showing a configuration of a through hole according to a second embodiment of the present invention.
FIG. 13 is a cross-sectional view of a package substrate according to a third embodiment of the present invention.
FIG. 14 is an explanatory diagram showing a configuration of a through hole according to a third embodiment of the present invention.
15A, 15B, 15C, 15D, and 15E are manufacturing process diagrams of a package substrate according to a fourth embodiment of the present invention.
16A, 16B, 16C, and 16D are manufacturing process diagrams of a package substrate according to a fourth embodiment of the present invention.
FIG. 17 is a cross-sectional view of a package substrate according to a fifth embodiment of the present invention.
[Explanation of symbols]
30 core substrate
34 Through hole for conduction
36 Outer layer through hole
38 Inner layer copper pattern
40 Resin filler for outer layer through hole
42 Resin filler for through hole for conduction
44 Interlayer resin insulation layer
48 Through hole for inner layer through hole
50 metal layers
52 Electroless plating film
56 Electrolytic plating film
58 Conductor circuit
60 Bahia Hall
62 Inner layer through hole
64 Inner layer through-hole resin filler
66 Coaxial through hole
70 Solder resist layer
71 opening
72 Nickel plating layer
74 Gold plating layer
76U, 76D Solder bump
78 Conductive adhesive
80A, 80B Build-up wiring layer
90 Conductive connection pins
92 fixed part
94 Lid plating part
144 Interlayer resin insulation layer
158 Conductor circuit
160 Viahole
Claims (4)
前記スルーホールは、前記基板の通孔の壁面に形成した外層スルーホールと、前記外層スルーホール内に外層樹脂充填剤を介在させて形成した内層スルーホールと、
前記内層スルーホール内に充填した内層樹脂充填剤とから成り、
前記外層樹脂充填剤は、チタン酸塩を含むことを特徴とするプリント配線板。In the printed wiring board where the front and back are electrically connected through the through hole,
The through hole is an outer layer through hole formed in the wall surface of the through hole of the substrate, an inner layer through hole formed by interposing an outer layer resin filler in the outer layer through hole,
An inner layer resin filler filled in the inner layer through-hole,
The printed wiring board, wherein the outer layer resin filler contains titanate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000045347A JP4386525B2 (en) | 2000-02-23 | 2000-02-23 | Printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000045347A JP4386525B2 (en) | 2000-02-23 | 2000-02-23 | Printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001237510A JP2001237510A (en) | 2001-08-31 |
JP4386525B2 true JP4386525B2 (en) | 2009-12-16 |
Family
ID=18567947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000045347A Expired - Fee Related JP4386525B2 (en) | 2000-02-23 | 2000-02-23 | Printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4386525B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007019530A (en) * | 2002-07-18 | 2007-01-25 | Hitachi Chem Co Ltd | Semiconductor device and radio electronic device |
US9530857B2 (en) | 2003-06-20 | 2016-12-27 | Tessera Advanced Technologies, Inc. | Electronic device, assembly and methods of manufacturing an electronic device including a vertical trench capacitor and a vertical interconnect |
JP4771808B2 (en) * | 2003-09-24 | 2011-09-14 | イビデン株式会社 | Semiconductor device |
JP2009099621A (en) * | 2007-10-12 | 2009-05-07 | Fujitsu Ltd | Method of manufacturing substrate |
JP5651936B2 (en) * | 2009-08-25 | 2015-01-14 | 大日本印刷株式会社 | Capacitor element-equipped wiring board and method for manufacturing capacitor element-equipped wiring board |
JP2017069320A (en) * | 2015-09-29 | 2017-04-06 | 日立化成株式会社 | Multilayer wiring board |
JP6909430B2 (en) * | 2017-05-12 | 2021-07-28 | 大日本印刷株式会社 | Manufacturing method of through electrode substrate, mounting substrate including through electrode substrate, and through electrode substrate |
-
2000
- 2000-02-23 JP JP2000045347A patent/JP4386525B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001237510A (en) | 2001-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4488684B2 (en) | Multilayer printed wiring board | |
US8334466B2 (en) | Multilayer printed wiring board | |
US8331102B2 (en) | Printed circuit board | |
US20140116769A1 (en) | Printed wiring board and method for manufacturing the same | |
WO2008053833A1 (en) | Multilayer printed wiring board | |
JP4947121B2 (en) | Multilayer printed wiring board | |
JP5004378B2 (en) | Multilayer printed wiring board | |
JP3888943B2 (en) | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board | |
JP4386525B2 (en) | Printed wiring board | |
JP2002100870A (en) | Printed wiring board and manufacturing method thereof | |
JP4592889B2 (en) | Multilayer circuit board | |
JP2001244636A (en) | Printed wiring board | |
JP4863564B2 (en) | Printed wiring board and printed wiring board manufacturing method | |
JPH11307687A (en) | Package board | |
JP4360737B2 (en) | Printed wiring board and printed wiring board manufacturing method | |
JP4863561B2 (en) | Method for manufacturing printed wiring board | |
JP2010166099A (en) | Printed wiring board and method of manufacturing printed wiring board | |
JP2001244635A (en) | Method for manufacturing printed circuit board | |
JP2001217549A (en) | Multilayer circuit board | |
JP3219396B2 (en) | Manufacturing method of multilayer printed wiring board | |
JP4592177B2 (en) | Package substrate | |
JP4475930B2 (en) | Multilayer printed wiring board | |
JP2001223298A (en) | Package substrate | |
JP2003008239A (en) | Multilayer printed wiring board | |
JP2001217544A (en) | Multilayer circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090929 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |