JP2010166099A - Printed wiring board and method of manufacturing printed wiring board - Google Patents

Printed wiring board and method of manufacturing printed wiring board Download PDF

Info

Publication number
JP2010166099A
JP2010166099A JP2010105474A JP2010105474A JP2010166099A JP 2010166099 A JP2010166099 A JP 2010166099A JP 2010105474 A JP2010105474 A JP 2010105474A JP 2010105474 A JP2010105474 A JP 2010105474A JP 2010166099 A JP2010166099 A JP 2010166099A
Authority
JP
Japan
Prior art keywords
hole
layer
printed wiring
wiring board
outer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010105474A
Other languages
Japanese (ja)
Inventor
Hiroshi Segawa
博史 瀬川
Dongdong Wang
東冬 王
Motoo Asai
元雄 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2010105474A priority Critical patent/JP2010166099A/en
Publication of JP2010166099A publication Critical patent/JP2010166099A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a printed wiring board free from standing wave or reflection. <P>SOLUTION: An outer layer through-hole 36 is formed in a core substrate 30, a resin filler is filled in the outer layer through-hole 36 to form an outer layer insulating layer 42. An inner layer through-hole 62 is then formed within the outer layer through-hole 36, and a resin filler is filled in the inner layer through-hole 62 to form an inner layer insulating layer 64. The outer layer through-hole 36 and the inner layer through-hole 62 are made into a coaxial structure, whereby matching of impedance can be attained to prevent occurrence of standing wave or reflection. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は、スルーホールを介して表裏が電気的接続をされたプリント配線板に関し、特に、樹脂絶縁層と導体回路層とを交互にビルドアップしてなる多層プリント配線板から成り、ICチップなどの電子部品を載置するパッケージ基板に好適に用い得るプリント配線板の製造方法に関するものである。   The present invention relates to a printed wiring board in which the front and back are electrically connected via a through hole, and more particularly, a multilayer printed wiring board formed by alternately building up a resin insulating layer and a conductor circuit layer, such as an IC chip. The present invention relates to a method of manufacturing a printed wiring board that can be suitably used for a package substrate on which the electronic component is placed.

信号の高周波化に伴って、プリント配線板の材料は、低誘電率、低誘電正接であることが求められるようになってきている。そのためプリント配線板の材料は、セラミックから樹脂へとその主流が移りつつある。   As the frequency of signals increases, printed wiring board materials are required to have a low dielectric constant and a low dielectric loss tangent. For this reason, the mainstream of printed wiring board materials is shifting from ceramic to resin.

係るパッケージ基板を構成する樹脂製の多層プリント配線板は、コア基板に配線層と層間樹脂絶縁層とを交互に積層することにより構成され、コア基板に形成されるスルーホールにより、上層側と下層側との接続を取る。コア基板は、1mm程度の厚みを有し、層間樹脂絶縁層は数十μmの厚みに形成される。   The resin multilayer printed wiring board constituting the package substrate is configured by alternately laminating wiring layers and interlayer resin insulating layers on the core substrate, and the upper layer side and the lower layer are formed by through holes formed in the core substrate. Take a connection with the side. The core substrate has a thickness of about 1 mm, and the interlayer resin insulation layer is formed to a thickness of several tens of μm.

ICチップの高周波化により、パッケージ基板は、信号線での定在波や反射の低減が求められている。このため、樹脂製の多層プリント配線板においても、セラミックの積層パッケージ基板と同様に、層間の配線をマイクロストリップライン構造及びストリップライン構造にして、配線のインピーダンスなどの電気特性を整合させることにより対応していた。   Due to the higher frequency of IC chips, package substrates are required to reduce standing waves and reflections on signal lines. For this reason, even with resin multilayer printed wiring boards, similar to the ceramic multilayer package substrate, the wiring between the layers is made into a microstripline structure and a stripline structure to match the electrical characteristics such as the impedance of the wiring. Was.

このストリップライン構造について、図21を参照して説明する。図21(A)は、同一の層間樹脂絶縁層上に形成された信号線(Sig)と接地線(GND)と信号線(Sig)とを示し、図21(B)は、図21(A)中のB−B断面を示している。ここで、信号線(Sig)と信号線(Sig)との間に接地線(GND)を配することで、ストリップライン構造とし、配線のインピーダンスなどの電気特性を整合させてある。同様に、図21(C)は、3層の層間樹脂絶縁層上に配設された信号線(Sig)と接地線(GND)と信号線(Sig)とを示し、図21(D)は、図21(C)中のD−D断面を示している。ここで、信号線(Sig)と信号線(Sig)との間に接地線(GND)を配することで、ストリップライン構造とし、配線のインピーダンスなどの電気特性を整合させてある。   The stripline structure will be described with reference to FIG. FIG. 21A shows a signal line (Sig), a ground line (GND), and a signal line (Sig) formed on the same interlayer resin insulation layer, and FIG. BB cross section is shown. Here, a ground line (GND) is arranged between the signal line (Sig) and the signal line (Sig) to form a stripline structure, and electrical characteristics such as impedance of the wiring are matched. Similarly, FIG. 21C shows a signal line (Sig), a ground line (GND), and a signal line (Sig) disposed on the three-layer interlayer resin insulation layer, and FIG. The DD cross section in FIG.21 (C) is shown. Here, a ground line (GND) is arranged between the signal line (Sig) and the signal line (Sig) to form a stripline structure, and electrical characteristics such as impedance of the wiring are matched.

特開2000−004080号公報JP 2000-004080 A 特開平07−221460号公報Japanese Patent Laid-Open No. 07-212460 特開平04−320087号公報Japanese Patent Laid-Open No. 04-320087 特開2000−049464号公報JP 2000-049464 A

しかしながら、上述したような配線の取り回しを工夫するだけでは、高周波に対応できなくなった。この原因を本発明者が検討したところ、厚さ1mmのコア基板を貫通するスルーホールで、図21を参照して上述したストリップライン構造を取ることができないため、定在波や反射が発生し、動作が不安定になり易いことが判明した。   However, it has become impossible to cope with high frequencies simply by devising the wiring arrangement as described above. As a result of investigation by the present inventor, since the stripline structure described above with reference to FIG. 21 cannot be formed by a through hole penetrating the core substrate having a thickness of 1 mm, standing waves and reflections are generated. It has been found that the operation tends to be unstable.

本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、スルーホールで定在波や反射が発生しないプリント配線板の製造方法を提案することにある。 The present invention has been made to solve the above-described problems, and an object of the present invention is to propose a method for manufacturing a printed wiring board in which standing waves and reflections do not occur in through holes.

請求項1のプリント配線板の製造方法では、少なくとも以下(a)〜(e)の工程を備えることを技術的特徴とする:
(a)コア基板に、外層スルーホール用貫通孔を形成する工程;
(b)前記外層スルーホール用貫通孔に、無電解銅めっきを施し外層スルーホールを形成する工程;
(c)前記外層スルーホール内に、樹脂充填剤を充填して絶縁層を形成する工程;
(d)前記外層スルーホール内の絶縁層に、側壁が前記絶縁層になるように内層スルーホール用貫通孔をレーザにより形成する工程;
(e)前記内層スルーホール用貫通孔に、内壁側から無電解銅めっき、電解銅めっきの順番でめっきを充填することで内層スルーホールを形成する工程。
The method for manufacturing a printed wiring board according to claim 1 is characterized by including at least the following steps (a) to (e):
(A) forming a through hole for an outer layer through hole in the core substrate;
(B) forming an outer layer through hole by applying electroless copper plating to the through hole for the outer layer through hole;
(C) a step of filling the outer layer through-hole with a resin filler to form an insulating layer;
(D) forming a through hole for an inner layer through-hole with a laser so that a side wall of the insulating layer in the outer layer through-hole becomes the insulating layer ;
(E) A step of forming an inner layer through hole by filling the through hole for the inner layer through hole in the order of electroless copper plating and electrolytic copper plating from the inner wall side .

請求項1の発明では、コア基板に外層スルーホールを形成し、外層スルーホール内に樹脂充填剤を充填して外層絶縁層を形成する。その後、外層スルーホール内に内層スルーホール用貫通孔を形成し、内層スルーホール用貫通孔に金属膜を施して内層スルーホールを形成している。外層スルーホールと内層スルーホールとを同軸構造とすることにより、スルーホールでの電気特性を整合することができ、定在波や反射の発生を防ぐことが可能となる。 In the first aspect of the present invention, the outer layer through hole is formed in the core substrate, and the outer layer through hole is filled with a resin filler to form the outer layer insulating layer. Thereafter, an inner layer through hole through hole is formed in the outer layer through hole, and a metal film is applied to the inner layer through hole through hole to form an inner layer through hole. By making the outer layer through hole and the inner layer through hole have a coaxial structure, it is possible to match the electrical characteristics of the through hole, and to prevent the occurrence of standing waves and reflections.

請求項2の発明では、コア基板に外層スルーホールを形成し、外層スルーホール内に樹脂充填剤を充填して外層絶縁層を形成する。その後、外層スルーホール内に内層スルーホール用貫通孔を形成し、内層スルーホール用貫通孔に金属膜を施して内層スルーホールを形成し、内層スルーホール内に樹脂充填剤を充填して内層絶縁層を形成している。外層スルーホールと内層スルーホールとを同軸構造とすることにより、スルーホールでの電気特性を整合することができ、定在波や反射の発生を防ぐことが可能となる。   According to the second aspect of the present invention, the outer layer through hole is formed in the core substrate, and the outer layer through hole is filled with a resin filler to form the outer layer insulating layer. Then, a through hole for the inner layer through hole is formed in the outer layer through hole, a metal film is applied to the through hole for the inner layer through hole to form an inner layer through hole, and a resin filler is filled in the inner layer through hole to insulate the inner layer Forming a layer. By making the outer layer through hole and the inner layer through hole have a coaxial structure, it is possible to match the electrical characteristics of the through hole, and to prevent the occurrence of standing waves and reflections.

請求項3の発明では、外層スルーホール用貫通孔の開口径を、200〜400μmとしている。特に望ましいのは、250〜350μmである。径が200μm未満では、樹脂充填層を2層以上で形成することができないし、その中に形成される導体回路と内層スルーホール内壁に形成された導体との絶縁性が保たれない。400μmを越えると、プリント配線板を高密度化し得なくなる。   In invention of Claim 3, the opening diameter of the through-hole for outer layer through-holes is 200-400 micrometers. Particularly desirable is 250 to 350 μm. If the diameter is less than 200 μm, the resin-filled layer cannot be formed of two or more layers, and the insulation between the conductor circuit formed therein and the conductor formed on the inner wall of the inner through hole cannot be maintained. If it exceeds 400 μm, the printed wiring board cannot be densified.

請求項4の発明では、内層スルーホール用貫通孔の径を、75〜200μmとしている。特に望ましいのは、100〜150μmである。75μm未満では、導体層を形成することが困難になり、200μmを越えると、内層スルーホールと外層スルーホールとの絶縁性が保たれなくなる恐れがある。   In the invention of claim 4, the diameter of the through hole for the inner layer through hole is set to 75 to 200 μm. Particularly desirable is 100 to 150 μm. If it is less than 75 μm, it becomes difficult to form a conductor layer, and if it exceeds 200 μm, the insulation between the inner layer through hole and the outer layer through hole may not be maintained.

請求項5の発明では、外層スルーホール及び内層スルーホールを、2以上に分割している。これにより、別々の信号線として使用することができるので、配線密度を上げることが可能となる。   In the invention of claim 5, the outer layer through hole and the inner layer through hole are divided into two or more. Thereby, since it can use as a separate signal line, it becomes possible to raise wiring density.

次に、スルーホール内に絶縁層と複数の導体回路を形成した多層プリント配線板の製造工程について説明する。コア基板としては、ガラスエポキシ基板、ポリイミド基板、BT(ビスマレイミド−トリアジン)樹脂基板等の樹脂絶縁基板、セラミック基板、金属基板等を用いることができる。ドリル、あるいは炭酸レーザ等のレーザによってコア基板にスルーホール用貫通孔を形成させる。コア基板の厚みは、0.4〜1.2mmであるのが望ましい。特に、0.6〜1.0mmであることが望ましい。その理由として、強度があり、スルーホールも加工し易いからである。ただし、樹脂絶縁基板は、融点が300℃以下であるため、350℃以上の温度では、溶解、炭化してしまう。   Next, the manufacturing process of the multilayer printed wiring board which formed the insulating layer and the several conductor circuit in the through hole is demonstrated. As the core substrate, a glass epoxy substrate, a polyimide substrate, a resin insulating substrate such as a BT (bismaleimide-triazine) resin substrate, a ceramic substrate, a metal substrate, or the like can be used. Through holes for through holes are formed in the core substrate by a drill or a laser such as a carbonic acid laser. The thickness of the core substrate is preferably 0.4 to 1.2 mm. In particular, the thickness is desirably 0.6 to 1.0 mm. The reason is that it is strong and it is easy to process through holes. However, since the resin insulating substrate has a melting point of 300 ° C. or lower, it melts and carbonizes at a temperature of 350 ° C. or higher.

このとき、スルーホール用貫通孔は、導通用スルーホール用貫通孔と同軸スルーホールの外層スルーホール用貫通孔の2種類が形成される。同軸スルーホールは、外層スルーホールと内層スルーホールから成る。なお、導通用スルーホール用貫通孔の開口径は、50〜400μmで形成される。50μm未満では、導体層を形成することが困難になり、400μmを越えると、実用的でなくなる。   At this time, two types of through-holes for through-holes are formed: a through-hole for conduction through-holes and a through-hole for outer layer through-holes of coaxial through-holes. The coaxial through hole includes an outer layer through hole and an inner layer through hole. In addition, the opening diameter of the through-hole for conduction | electrical_connection through holes is formed by 50-400 micrometers. If it is less than 50 μm, it becomes difficult to form a conductor layer, and if it exceeds 400 μm, it is not practical.

次に、導通用スルーホール及び外層スルーホール内に樹脂充填剤を充填させる。場合によっては、導通用スルーホール及び外層スルーホール内に、粗化層を設ける。粗化層は、酸化−還元処理、無電解めっき、エッチング処理によって形成される。具体例を述べると、酸化−還元処理としては、酸化浴としてNaOH(10g/L)、NaClO(40g/L)、NaPO(6g/L)、還元浴として、NaOH(10g/L)、NaBH(6g/L)を用いて行う。また、無電解銅めっきでは、Cu−Ni−Pからなる合金で形成する。エッチング処理としては、第二銅錯体と有機酸塩からなるエッチング液が用いられる。 Next, the resin filler is filled in the through hole for conduction and the outer layer through hole. In some cases, a roughening layer is provided in the conduction through hole and the outer layer through hole. The roughening layer is formed by oxidation-reduction treatment, electroless plating, and etching treatment. As specific examples, the oxidation-reduction treatment includes NaOH (10 g / L), NaClO 2 (40 g / L), Na 3 PO 4 (6 g / L) as an oxidation bath, and NaOH (10 g / L) as a reduction bath. ), NaBH 4 (6 g / L). Moreover, in electroless copper plating, it forms with the alloy which consists of Cu-Ni-P. As the etching treatment, an etchant composed of a cupric complex and an organic acid salt is used.

次に、樹脂充填剤を硬化あるいは半硬化させることにより、導通用スルーホール内に樹脂絶縁層を、外層スルーホール内に外層樹脂絶縁層を形成する。その後、場合によっては、コア基板の平滑性を出すために、バフ、ベルトサンダー、ジェットスクラブなどの物理的研磨、あるいは酸や酸化剤などによって、スルーホールからはみ出した部分を化学的エッチングによって除去してもよい。   Next, the resin filler is cured or semi-cured to form a resin insulating layer in the through hole for conduction and an outer resin insulating layer in the outer through hole. Thereafter, in some cases, in order to obtain smoothness of the core substrate, the portion protruding from the through hole is removed by chemical etching such as buffing, belt sander, jet scrub, or by chemical etching, or by chemical etching. May be.

上述のコア基板に層間樹脂絶縁層(下層)を施す。導体回路には粗化層を形成させてもよい。層間樹脂絶縁層としては、熱硬化性樹脂、熱可塑性樹脂、熱硬化性樹脂と熱可塑性樹脂の複合体あるいは、それらに感光性を有する基を置換した樹脂でもよい。具体例として、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、フェノール樹脂等のプリント配線板に使用されている樹脂がある。また、高周波領域において低誘電率である樹脂を用いてもよい。特に、1GHzにおける誘電率が3.0以下の樹脂であるポリオレフィン系樹脂、ポリフェニレン系樹脂、フッ素樹脂などを用いるのがよい。層間樹脂絶縁層の形成には、塗布、あるいはBステージ状のフィルムを加熱、加圧、もしくは加熱加圧によって貼り付けるのがよい。   An interlayer resin insulation layer (lower layer) is applied to the core substrate described above. A roughened layer may be formed on the conductor circuit. The interlayer resin insulation layer may be a thermosetting resin, a thermoplastic resin, a composite of a thermosetting resin and a thermoplastic resin, or a resin in which a photosensitive group is substituted. Specific examples include resins used for printed wiring boards such as epoxy resins, phenol resins, polyimide resins, and phenol resins. Further, a resin having a low dielectric constant in the high frequency region may be used. In particular, it is preferable to use a polyolefin resin, a polyphenylene resin, a fluororesin, or the like, which is a resin having a dielectric constant of 3.0 or less at 1 GHz. For the formation of the interlayer resin insulation layer, it is preferable to apply a coating or a B-stage film by heating, pressing, or heating and pressing.

次に、フォトおよびレーザにより層間樹脂絶縁層(下層)にバイアホールとなる開口を形成する。そして、外層スルーホール内に、ドリルおよびレーザで層間樹脂絶縁層(下層)を介して、外層樹脂絶縁層内に内層スルーホール用貫通孔を設ける。バイアホールとなる開口および内層スルーホール用貫通孔をレーザで形成する場合は、炭酸ガスレーザ、エキシマレーザ、UVレーザ、YAGレーザ等を用いることができる。その後、デスミアなどの化学エッチング処理やプラズマ、コロナ処理などのドライエッチング処理を行い、内層スルーホール用貫通孔の内壁にある樹脂のスミアを除去し、樹脂の残さを取り去ることによって金属層の形成を助長させる。   Next, an opening to be a via hole is formed in the interlayer resin insulating layer (lower layer) by photo and laser. Then, a through hole for an inner layer through hole is provided in the outer resin insulating layer through the interlayer resin insulating layer (lower layer) with a drill and a laser in the outer layer through hole. When the opening serving as the via hole and the through hole for the inner layer through hole are formed by a laser, a carbon dioxide gas laser, an excimer laser, a UV laser, a YAG laser, or the like can be used. After that, chemical etching treatment such as desmear and dry etching treatment such as plasma and corona treatment are performed to remove the smear of the resin on the inner wall of the through hole for the inner layer through hole, and remove the resin residue to form the metal layer Encourage.

次に、層間樹脂絶縁層(下層)上、バイアホールとなる開口内および内層スルーホール用貫通孔の内壁にCu、Ni、P、Pd、Co、W、Au、Agが少なくとも1種以上である金属層を1層以上設ける。その厚みは、0.1〜2μmで形成されるのが望ましい。金属層は、めっき、スパッタあるいは、スパッタで形成させた上にめっきを形成させた2層構成でもよい。層間樹脂絶縁層(下層)の表層には粗化面を設けてもよい。酸や酸化剤などによって層間樹脂絶縁層(下層)の表層を化学的エッチングにより粗化面を設ける。酸としては、硫酸、硝酸、塩酸、リン酸などが、また酸化剤としては、クロム酸、クロム酸塩、過マンガン酸塩などが、粗化面を形成させるのによい。その上に、前述の金属層を形成させる。そして、無電解めっきを行い、無電解めっき膜を金属層上に形成する。   Next, at least one or more of Cu, Ni, P, Pd, Co, W, Au, and Ag are formed on the interlayer resin insulating layer (lower layer) in the opening serving as the via hole and the inner wall of the through hole for the inner layer through hole. One or more metal layers are provided. It is desirable that the thickness is 0.1 to 2 μm. The metal layer may have a two-layer structure in which plating is formed after plating, sputtering, or sputtering. A roughened surface may be provided on the surface layer of the interlayer resin insulation layer (lower layer). The surface of the interlayer resin insulation layer (lower layer) is roughened by chemical etching with an acid or an oxidant. As the acid, sulfuric acid, nitric acid, hydrochloric acid, phosphoric acid and the like are used, and as the oxidizing agent, chromic acid, chromate, permanganate and the like are good for forming the roughened surface. On top of that, the aforementioned metal layer is formed. Then, electroless plating is performed to form an electroless plating film on the metal layer.

層間樹脂絶縁層(下層)上、バイアホールとなる開口内および内層スルーホール用貫通孔に無電解めっきを施した基板に、感光性樹脂フィルム(ドライフィルム)をラミネ−トする。そして、この感光性樹脂フィルム上に、めっきレジストパタ−ンが描画されたフォトマスク(ガラス基板がよい)を密着させて載置し、露光し、現像処理する。それにより、めっきレジストパタ−ンを配設した非導体部分を形成することができる。   A photosensitive resin film (dry film) is laminated on a substrate in which an opening serving as a via hole and an inner layer through-hole through hole are electrolessly plated on an interlayer resin insulating layer (lower layer). Then, a photomask (a glass substrate is preferable) on which a plating resist pattern is drawn is placed in close contact with the photosensitive resin film, exposed, and developed. Thereby, a non-conductor portion in which the plating resist pattern is disposed can be formed.

無電解めっき膜上の非導体部分以外に電解めっきを施し、無電解めっきの導体部分上とバイアホ−ルとなる開口、内層スルーホール用貫通孔に電解めっき膜を設ける。電解めっきとしては、電解銅めっきを用いることが望ましく、その厚みは、5〜20μmがよい。   Electrolytic plating is applied to portions other than the non-conductive portion on the electroless plating film, and the electrolytic plating film is provided on the conductive portion of the electroless plating, the opening serving as the via hole, and the through hole for the inner layer through hole. As the electrolytic plating, it is desirable to use electrolytic copper plating, and the thickness is preferably 5 to 20 μm.

次に、非導体回路部分のめっきレジストをアルカリ水溶液などで除去する。その後、さらに、硫酸と過酸化水素の混合液や過硫酸ナトリウム、過硫酸アンモニウム、塩化第二鉄、塩化第二銅等のエッチング液にて非導体回路部分の金属層と無電解めっき膜を除去する。これにより層間樹脂絶縁層(下層)上に、無電解めっき膜と電解めっき膜の2層からなる導体回路とバイアホ−ルを得る。また内層スルーホール用貫通孔内には、金属層、無電解めっき膜、電解めっき膜の3層からなる内層スルーホールを得る。バイアホールは、平坦なフィールドビアを形成させてもよい。   Next, the plating resist in the non-conductor circuit portion is removed with an alkaline aqueous solution or the like. Thereafter, the metal layer and the electroless plating film of the non-conductor circuit part are further removed with a mixed solution of sulfuric acid and hydrogen peroxide or an etching solution such as sodium persulfate, ammonium persulfate, ferric chloride, or cupric chloride. . As a result, a conductor circuit and a via hole composed of two layers of an electroless plating film and an electrolytic plating film are obtained on the interlayer resin insulating layer (lower layer). In addition, an inner layer through hole composed of three layers of a metal layer, an electroless plating film, and an electrolytic plating film is obtained in the through hole for the inner layer through hole. The via hole may form a flat field via.

次に、内層スルーホール内の隙間に樹脂充填剤を充填させて、内層樹脂絶縁層を形成する。充填には、前述のような方法で充填させてもよいが、さらに上層をフィルムからなる層間樹脂絶縁層(上層)を形成させる際、層間樹脂絶縁層(上層)と樹脂充填剤を同時に形成させてもよい。   Next, a resin filler is filled in the gap in the inner layer through hole to form an inner resin insulating layer. For filling, the above-described method may be used, but when an interlayer resin insulation layer (upper layer) made of a film is further formed, the interlayer resin insulation layer (upper layer) and the resin filler are formed simultaneously. May be.

それ以外の方法としては、前述の樹脂絶縁層上に無電解めっきを施した基板に、更に、電解めっき膜、無電解めっき膜、あるいは、それらの複合体めっき膜を積層させる。そのめっき膜を積層した基板に樹脂充填材を充填させる。その際、硬化あるいは半硬化してから研磨を行って、めっき膜層と樹脂充填材層とを平坦にさせてもよい。エッチングレジストを形成して、配線が描画されたマスクを載置して露光、現像を経て、レジストの配線層を形成させて、硫酸−過酸化水素水、塩化第二鉄や塩化第二銅、有機塩酸−第二銅錯体からなるエッチング液を用いて、めっき膜層を除去してレジストを剥離させることによって行ってもよい。エッチング液としては、上記以外にもプリント配線板の製造で使用されるものは全て用いることができる。   As another method, an electrolytic plating film, an electroless plating film, or a composite plating film thereof is further laminated on a substrate that has been subjected to electroless plating on the resin insulating layer. The substrate on which the plating film is laminated is filled with a resin filler. At that time, the plating film layer and the resin filler layer may be flattened by curing after being cured or semi-cured. After forming an etching resist, placing a mask on which wiring is drawn, exposing and developing, forming a wiring layer of the resist, sulfuric acid-hydrogen peroxide solution, ferric chloride and cupric chloride, You may carry out by removing a plating film layer and peeling a resist using the etching liquid which consists of an organic hydrochloric acid-cupric complex. As the etching solution, any of those used in the production of a printed wiring board can be used in addition to the above.

更に、該当のスルーホールを分割させることによって、形成する配線を分割させることも可能である。これにより、更に、多くの配線をコア基板に通すことができ、高密度化を達成できる。   Furthermore, the wiring to be formed can be divided by dividing the corresponding through hole. Thereby, more wiring can be passed through the core substrate, and high density can be achieved.

上層に層間樹脂絶縁層(上層)を施して、導体回路とバイアホールを形成させることにより、多層プリント配線板が得られる。そして、表層にはソルダーレジスト層を形成する。ソルダーレジスト層の形成には、塗布あるいはフィルムを加熱、加圧、あるいは加熱加圧によって貼り付けるのがよい。ソルダーレジスト層は、フォトおよびレーザにより半田パッドを設けて、半田パッドから露出した部分に、Ni/Au、Ni/Pd/Auなどの耐食金属層を形成させる。レーザで半田パッドを形成する場合は、炭酸ガスレーザ、エキシマレーザ、UVレーザ、YAGレーザ等が用いることができる。ICチップ接続の半田バンプが形成させる半田パッドは、開口径100〜200μmで開口させて、外部端子接続のためBGA/PGAを配設させる半田パッド部分は開口径300〜650μmで開口させる。   An interlayer resin insulating layer (upper layer) is applied to the upper layer to form a conductor circuit and a via hole, whereby a multilayer printed wiring board is obtained. A solder resist layer is formed on the surface layer. For forming the solder resist layer, it is preferable to apply the coating or film by heating, pressing, or heating and pressing. The solder resist layer is provided with a solder pad by photo and laser, and a corrosion-resistant metal layer such as Ni / Au or Ni / Pd / Au is formed on a portion exposed from the solder pad. When the solder pad is formed by laser, a carbon dioxide laser, excimer laser, UV laser, YAG laser, or the like can be used. The solder pads formed by the solder bumps connected to the IC chip are opened with an opening diameter of 100 to 200 μm, and the solder pad portions where the BGA / PGA is disposed for connecting external terminals are opened with an opening diameter of 300 to 650 μm.

(A)、(B)、(C)、(D)、(E)は、本発明の第1実施形態に係るパッケージ基板の製造工程図である。(A), (B), (C), (D), (E) is a manufacturing process diagram of the package substrate according to the first embodiment of the present invention. (A)、(B)、(C)、(D)は、本発明の第1実施形態に係るパッケージ基板の製造工程図である。(A), (B), (C), (D) is a manufacturing process diagram of the package substrate according to the first embodiment of the present invention. (A)、(B)、(C)、(D)は、本発明の第1実施形態に係るパッケージ基板の製造工程図である。(A), (B), (C), (D) is a manufacturing process diagram of the package substrate according to the first embodiment of the present invention. (A)、(B)、(C)、(D)は、本発明の第1実施形態に係るパッケージ基板の製造工程図である。(A), (B), (C), (D) is a manufacturing process diagram of the package substrate according to the first embodiment of the present invention. (A)、(B)、(C)、(D)は、本発明の第1実施形態に係るパッケージ基板の製造工程図である。(A), (B), (C), (D) is a manufacturing process diagram of the package substrate according to the first embodiment of the present invention. 本発明の第1実施形態に係るパッケージ基板の断面図である。It is sectional drawing of the package board | substrate which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係るパッケージ基板にICチップを搭載し、ドータボードに取り付けた状態を示す断面図である。It is sectional drawing which shows the state which mounted the IC chip in the package board | substrate which concerns on 1st Embodiment of this invention, and was attached to the daughter board. 図7中のスルーホールの構成を拡大して示す説明図である。It is explanatory drawing which expands and shows the structure of the through hole in FIG. 本発明の第1実施形態の改変例に係るパッケージ基板の断面図である。It is sectional drawing of the package board | substrate which concerns on the modification of 1st Embodiment of this invention. (A)、(B)、(C)、(D)は、本発明の第2実施形態に係るパッケージ基板の製造工程図である。(A), (B), (C), (D) is a manufacturing process figure of the package board | substrate which concerns on 2nd Embodiment of this invention. 本発明の第2実施形態に係るパッケージ基板の断面図である。It is sectional drawing of the package board | substrate which concerns on 2nd Embodiment of this invention. 図11中のスルーホールの構成を拡大して示す説明図である。It is explanatory drawing which expands and shows the structure of the through hole in FIG. 本発明の第3実施形態に係るパッケージ基板の断面図である。It is sectional drawing of the package board | substrate which concerns on 3rd Embodiment of this invention. 図13中のスルーホールの構成を拡大して示す説明図である。It is explanatory drawing which expands and shows the structure of the through hole in FIG. 本発明の第4実施形態に係るパッケージ基板の断面図である。It is sectional drawing of the package board | substrate which concerns on 4th Embodiment of this invention. 図15中のスルーホールの構成を拡大して示す説明図である。It is explanatory drawing which expands and shows the structure of the through hole in FIG. (A)は、図15中のA−A断面の同軸スルーホールを示す説明図である。(B)は、同軸スルーホールを斜視図的に示した説明図である。(A) is explanatory drawing which shows the coaxial through hole of the AA cross section in FIG. (B) is an explanatory view showing a coaxial through hole in a perspective view. (A)は、第5実施形態に係るプリント配線板のスルーホールを示す説明図である。(B)は、図18(B)のスルーホールを斜視図的に示した説明図である。(A) is explanatory drawing which shows the through hole of the printed wiring board concerning 5th Embodiment. FIG. 18B is an explanatory view showing the through hole of FIG. (A)、(B)、(C)、(D)は、本発明の第6実施形態に係るプリント配線板の製造工程図である。(A), (B), (C), (D) is a manufacturing process drawing of the printed wiring board concerning a 6th embodiment of the present invention. (A)、(B)、(C)、(D)は、本発明の第6実施形態に係るプリント配線板の製造工程図である。(A), (B), (C), (D) is a manufacturing process drawing of the printed wiring board concerning a 6th embodiment of the present invention. (A)は、同一平面上に配設された信号線のストリップライン構造の説明図であり、(B)は、図21(A)のB−B断面を示す説明図であり、(C)は、層間に配設された信号線のストリップライン構造の説明図であり、(D)は、図21(C)のD−D断面を示す説明図である。(A) is explanatory drawing of the stripline structure of the signal line arrange | positioned on the same plane, (B) is explanatory drawing which shows the BB cross section of FIG. 21 (A), (C) These are explanatory drawings of the stripline structure of the signal line arrange | positioned between layers, (D) is explanatory drawing which shows the DD cross section of FIG.21 (C).

以下、本発明の実施形態について図を参照して説明する。
先ず、本発明の第1実施形態に係るパッケージ基板として用いられるプリント配線板の構成について、図7及び図8を参照にして説明する。図7は、本発明の第1実施形態に係るパッケージ基板10の断面図を示している。図8は、図7中のスルーホールを拡大して示す説明図である。
Embodiments of the present invention will be described below with reference to the drawings.
First, the configuration of the printed wiring board used as the package substrate according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 7 shows a cross-sectional view of the package substrate 10 according to the first embodiment of the present invention. FIG. 8 is an explanatory view showing the through hole in FIG. 7 in an enlarged manner.

パッケージ基板10は、コア基板30の表面及び裏面にビルドアップ配線層80A、80Bが形成されている。ビルドアップ配線層80A、80Bは、導体回路58及びバイアホール60の形成された層間樹脂絶縁層44と、導体回路158及びバイアホール160の形成された層間樹脂絶縁層144とからなる。ビルドアップ配線層80Aとビルドアップ配線層80Bとは、コア基板30に形成された信号線として用いられる同軸スルーホール66と、主としてアース線・電源線として用いられる導通用スルーホール34とを介して接続されている。層間樹脂絶縁層144の上にはソルダーレジスト層70が形成されており、ソルダーレジスト70の開口部71を介して、導体回路158及びバイアホール160に半田バンプ76U、76Dが形成されている。上面の半田バンプ76Uは、ICチップ90のパッド92に接続されている。一方、下面の半田バンプ76Dは、ドータボード94のパッド96に接続されている。   In the package substrate 10, build-up wiring layers 80 </ b> A and 80 </ b> B are formed on the front surface and the back surface of the core substrate 30. The build-up wiring layers 80A and 80B include an interlayer resin insulating layer 44 in which the conductor circuit 58 and the via hole 60 are formed, and an interlayer resin insulating layer 144 in which the conductor circuit 158 and the via hole 160 are formed. The build-up wiring layer 80A and the build-up wiring layer 80B are connected via a coaxial through hole 66 used as a signal line formed in the core substrate 30 and a conduction through hole 34 mainly used as a ground line / power supply line. It is connected. A solder resist layer 70 is formed on the interlayer resin insulation layer 144, and solder bumps 76 U and 76 D are formed in the conductor circuit 158 and the via hole 160 through the opening 71 of the solder resist 70. The solder bumps 76U on the upper surface are connected to the pads 92 of the IC chip 90. On the other hand, the solder bumps 76D on the lower surface are connected to the pads 96 of the daughter board 94.

図8に示すように、同軸スルーホール66は、外層スルーホール36及び内層スルーホール62から成る。外層スルーホール36及び内層スルーホール62は、それぞれビルドアップ配線層80Aとビルドアップ配線層80Bとを接続している。外層スルーホール36は、コア基板30の貫通孔33の壁面に金属膜38が形成されて成る。そして、外層スルーホール36の内側には、外層樹脂絶縁層42が形成されている。外層樹脂絶縁層42の内側には、内層スルーホール62が形成されている。   As shown in FIG. 8, the coaxial through hole 66 includes an outer layer through hole 36 and an inner layer through hole 62. The outer layer through hole 36 and the inner layer through hole 62 connect the buildup wiring layer 80A and the buildup wiring layer 80B, respectively. The outer layer through hole 36 is formed by forming a metal film 38 on the wall surface of the through hole 33 of the core substrate 30. An outer resin insulating layer 42 is formed inside the outer layer through hole 36. An inner layer through hole 62 is formed inside the outer resin insulating layer 42.

内層スルーホール62は、金属層50、無電解めっき膜52、電解めっき膜56の3層からなる。あるいは、各2層で形成されてもよい。また、内層スルーホール62の内側には、内層樹脂絶縁層64が形成されている。信号線として用いられるスルーホール66を外層スルーホール36と内層スルーホール62とを同軸構造とすることにより、スルーホール66内での定在波や反射の発生を防ぐことが可能となる。   The inner layer through hole 62 includes three layers, that is, a metal layer 50, an electroless plating film 52, and an electrolytic plating film 56. Alternatively, each layer may be formed of two layers. An inner resin insulating layer 64 is formed inside the inner layer through hole 62. By making the through-hole 66 used as a signal line the coaxial structure of the outer layer through-hole 36 and the inner layer through-hole 62, it becomes possible to prevent the occurrence of standing waves and reflection in the through-hole 66.

引き続き、第1実施形態に係る上記パッケージ基板10の製造方法について説明する。ここでは、先ず、該パッケージ基板の製造方法に用いるA.樹脂充填剤の組成について説明する。   Subsequently, a method for manufacturing the package substrate 10 according to the first embodiment will be described. Here, first, the A.M. used for the manufacturing method of the package substrate is used. The composition of the resin filler will be described.

A.樹脂充填剤の調製
〔樹脂組成物1〕
ビスフェノールF型エポキシモノマー(油化シェル製、分子量310 、YL983U) 100重量部、表面にシランカップリング剤がコーティングされた平均粒径 1.6μmのSiO球状粒子(アドマテック製、CRS 1101−CE、ここで、最大粒子の大きさは後述する内層銅パターンの厚み(15μm)以下とする) 170重量部、レベリング剤(サンノプコ製、ペレノールS4)1.5 重量部を攪拌混合することにより、その混合物の粘度を23±1℃で45,000〜49,000cps に調整して得た。
〔硬化剤組成物2〕
イミダゾール硬化剤(四国化成製、2E4MZ-CN)6.5 重量部。
A. Preparation of resin filler [Resin composition 1]
Bisphenol F type epoxy monomer (Oilized Shell, molecular weight 310, YL983U) 100 parts by weight, SiO 2 spherical particles with an average particle size of 1.6 μm coated with a silane coupling agent on the surface (manufactured by Admatech, CRS 1101-CE, here The maximum particle size is 170 mm by weight of the inner layer copper pattern (15 μm or less) described later, and 1.5 parts by weight of a leveling agent (manufactured by San Nopco, Perenol S4) is stirred and mixed, whereby the viscosity of the mixture is adjusted. It was obtained by adjusting to 45,000-49,000 cps at 23 ± 1 ° C.
[Curing agent composition 2]
6.5 parts by weight of imidazole curing agent (Shikoku Chemicals, 2E4MZ-CN).

次に、第1実施形態に係るパッケージ基板10の製造方法について図1〜図7を参照にして説明する。   Next, a method for manufacturing the package substrate 10 according to the first embodiment will be described with reference to FIGS.

パッケージ基板の製造
(1)厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミド−トリアジン)樹脂からなる基板30の両面に12μmの銅箔31がラミネートされている銅張積層板30Aを出発材料とする(図1(A))。まず、この銅張積層板30Aをドリルで削孔し、直径350μmの導通用スルーホール貫通孔32と直径350μmの外層スルーホール用貫通孔33を形成する(図1(B))。外層スルーホール用貫通孔33の開口径は、200〜400μmで形成するのがよい。特に望ましいのは、250〜350μmである。また、導通用スルーホール用貫通孔32の開口径は、50〜400μmで形成するのがよい。
Production of Package Substrate (1) Starting from a copper clad laminate 30A in which a 12 μm copper foil 31 is laminated on both sides of a substrate 30 made of glass epoxy resin or BT (bismaleimide-triazine) resin having a thickness of 0.8 mm (FIG. 1A). First, the copper-clad laminate 30A is drilled with a drill to form a through-hole 32 for conduction with a diameter of 350 μm and a through-hole 33 for an outer layer through-hole with a diameter of 350 μm (FIG. 1B). The opening diameter of the through hole 33 for the outer layer through hole is preferably 200 to 400 μm. Particularly desirable is 250 to 350 μm. Further, the opening diameter of the through hole 32 for conduction through hole is preferably 50 to 400 μm.

(2)続いて、基板30に無電解銅めっき処理を施し、導通用スルーホール34及び外層スルーホール36を形成する(図1(C))。さらに、銅箔31を常法に従いパターン上にエッチングすることにより、基板30の両面に内層銅パターン(金属膜)38を形成する(図1(D))。 (2) Subsequently, the substrate 30 is subjected to an electroless copper plating process to form a conduction through hole 34 and an outer layer through hole 36 (FIG. 1C). Further, the copper foil 31 is etched on the pattern according to a conventional method, thereby forming inner layer copper patterns (metal films) 38 on both surfaces of the substrate 30 (FIG. 1D).

(3)内層銅パターン(金属膜)38および導通用スルーホール34、外層スルーホール36を形成した基板30を水洗いし、乾燥させる。その後、酸化浴(黒化浴)として、NaOH(10g/l),NaClO(40g/l),NaPO(6g/l)、還元浴として、NaOH(10g/l),NaBH(6g/l)を用いた酸化−還元処理により、内層銅パターン(金属膜)38および導通用スルーホール34、外層スルーホール36の表面に粗化層34α、36α、38αを設ける。実施形態中では粗化層を設けたが、樹脂の密着が確保できれば粗化層を設ける必要はない(図1(E))。 (3) The substrate 30 on which the inner layer copper pattern (metal film) 38, the conductive through hole 34, and the outer layer through hole 36 are formed is washed with water and dried. Then, NaOH (10 g / l), NaClO 2 (40 g / l), Na 3 PO 4 (6 g / l) as an oxidation bath (blackening bath), NaOH (10 g / l), NaBH 4 ( Roughening layers 34α, 36α, and 38α are provided on the surface of the inner layer copper pattern (metal film) 38, the conductive through hole 34, and the outer layer through hole 36 by oxidation-reduction treatment using 6 g / l). Although the roughening layer is provided in the embodiment, it is not necessary to provide the roughening layer as long as the adhesion of the resin can be secured (FIG. 1E).

(4)導通用スルーホール34及び外層スルーホール36に、上記Aで調整した樹脂充填剤39を印刷で充填させる(図2(A))。 (4) Fill the through hole 34 for conduction and the outer layer through hole 36 with the resin filler 39 adjusted in A above by printing (FIG. 2A).

(5)上記(4)の処理を終えた基板30の片面をベルト研磨紙(三共理化学社製)を用いたベルトサンダー研磨により、下層導体回路(内層銅パターン)38の表面や導通用スルーホール34、外層スルーホール36のランド34a、36a表面に樹脂充填剤39が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行う。このような一連の工程を基板の他方の面についても同様に行う。そして、充填した樹脂充填剤39を加熱硬化させて、導通用スルーホール34内に樹脂絶縁層40を、外層スルーホール36内に外層樹脂絶縁層42を形成する(図2(B))。 (5) The surface of the lower conductor circuit (inner layer copper pattern) 38 and the through-hole for conduction are formed by belt sander polishing on one side of the substrate 30 after the processing of (4) above using belt polishing paper (manufactured by Sankyori Chemical Co., Ltd.). 34, Polishing is performed so that the resin filler 39 does not remain on the surfaces of the lands 34a, 36a of the outer layer through hole 36, and then buffing is performed to remove scratches due to the belt sander polishing. Such a series of steps is similarly performed on the other surface of the substrate. Then, the filled resin filler 39 is heated and cured to form the resin insulating layer 40 in the conduction through hole 34 and the outer resin insulating layer 42 in the outer layer through hole 36 (FIG. 2B).

(6)次に、上記(5)の処理を終えた基板30の両面に、上記(3)と同様に一旦平坦化された下層導体回路38の表面と導通用スルーホール34及び外層スルーホール36のランド34a、36a表面とを酸化−還元処理を施すことにより、下層導体回路38の表面及びランド34a、36a表面に粗化面34β、36β、38βを形成する(図2(C))。 (6) Next, the surface of the lower conductor circuit 38 once planarized in the same manner as in (3), the conductive through hole 34 and the outer layer through hole 36 are formed on both surfaces of the substrate 30 after the processing of (5). By subjecting the surfaces of the lands 34a, 36a to oxidation-reduction treatment, roughened surfaces 34β, 36β, 38β are formed on the surface of the lower conductor circuit 38 and the surfaces of the lands 34a, 36a (FIG. 2C).

(7)上記(6)工程を終えた基板30の両面に、厚さ50μmの熱硬化型ポリオレフィン系樹脂シートを温度50〜150℃まで昇温しながら圧力5kg/cmで真空圧着ラミネートし、ポリオレフィン系樹脂からなる層間樹脂絶縁層44を設ける(図2(D))。層間樹脂絶縁層としては、熱硬化性樹脂、熱可塑性樹脂からなる樹脂あるいは、それらに感光性を有する基を置換した樹脂でもよい。具体例として、エポキシ樹脂、ポリフェノール樹脂、ポリイミド樹脂等のプリント配線板に使用されている樹脂がある。また、高周波領域において低誘電率である樹脂を用いてもよい。樹脂の真空圧着時の真空度は、10mmHgである。 (7) A thermosetting polyolefin resin sheet having a thickness of 50 μm is vacuum-bonded to both surfaces of the substrate 30 after the step (6) at a pressure of 5 kg / cm 2 while raising the temperature to 50 to 150 ° C. An interlayer resin insulating layer 44 made of a polyolefin resin is provided (FIG. 2D). The interlayer resin insulation layer may be a thermosetting resin, a resin made of a thermoplastic resin, or a resin in which a photosensitive group is substituted. Specific examples include resins used for printed wiring boards such as epoxy resins, polyphenol resins, and polyimide resins. Further, a resin having a low dielectric constant in the high frequency region may be used. The degree of vacuum during vacuum bonding of the resin is 10 mmHg.

(8)次に、層間樹脂絶縁層44にバイアホールとなる開口46を形成する(図3(A))。ここでは、炭酸(CO)ガスレーザにて、ビーム径5mm、パルス幅15μ秒、マスクの穴径0.8mm、1ショットの条件でポリオレフィン系樹脂、あるいはエポキシ系樹脂からなる層間樹脂絶縁層44に直径80μmのバイアホール用開口46を設ける。 (8) Next, an opening 46 serving as a via hole is formed in the interlayer resin insulating layer 44 (FIG. 3A). Here, a carbon dioxide (CO 2 ) gas laser is used to form an interlayer resin insulation layer 44 made of polyolefin resin or epoxy resin under conditions of a beam diameter of 5 mm, a pulse width of 15 μs, a mask hole diameter of 0.8 mm, and one shot. A via hole opening 46 having a diameter of 80 μm is provided.

その後、外層スルーホール36に、内層スルーホール用貫通孔48をドリル又はレーザ等によって形成する(図3(B))。レーザの場合、炭酸(CO)ガスレーザにて、ビーム径5mm、シングルモード、パルス幅60μ秒で、コア基板の外層スルーホール36の外層樹脂絶縁層42及び層間樹脂絶縁層44を貫通する内層スルーホール用貫通孔48を形成する。必要に応じて、内層スルーホール用貫通孔48内のスミアを過マンガン酸などのウェットプロセスあるいはプラズマ、コロナ処理などのドライエッチング処理で除去する。また、内層スルーホール用貫通孔48の径は、75〜200μmで形成されるのがよい。特に望ましいのは、100〜150μmである。 Thereafter, the through hole 48 for the inner layer through hole is formed in the outer layer through hole 36 by a drill or a laser (FIG. 3B). In the case of a laser, an inner layer through that penetrates the outer resin insulating layer 42 and the interlayer resin insulating layer 44 of the outer through hole 36 of the core substrate with a carbon dioxide (CO 2 ) gas laser with a beam diameter of 5 mm, a single mode, and a pulse width of 60 μs. A hole through hole 48 is formed. If necessary, the smear in the through hole 48 for the inner layer through hole is removed by a wet process such as permanganic acid or a dry etching process such as plasma or corona process. The diameter of the through hole 48 for the inner layer through hole is preferably 75 to 200 μm. Particularly desirable is 100 to 150 μm.

(9)層間樹脂絶縁層44にバイアホールとなる開口46を設けた基板30にプラズマ処理を行い、層間樹脂絶縁層44の表層を粗化し、粗化層44αを形成する(図3(C))。この際、不活性ガスとしてアルゴンガスを使用し、電力200W、ガス圧0.6Pa、温度70℃の条件で(プラズマ装置日本真空技術株式会社製 SV−4540)、2分間プラズマ処理を実施する。 (9) Plasma treatment is performed on the substrate 30 provided with an opening 46 serving as a via hole in the interlayer resin insulation layer 44 to roughen the surface layer of the interlayer resin insulation layer 44 to form a roughened layer 44α (FIG. 3C). ). At this time, argon gas is used as an inert gas, and plasma treatment is performed for 2 minutes under the conditions of power 200 W, gas pressure 0.6 Pa, temperature 70 ° C. (plasma apparatus Nippon Vacuum Technology Co., Ltd. SV-4540).

(10)層間樹脂絶縁層44の表層および内層スルーホール用貫通孔48にスパッタリングでCu(Ni、P、Pd、Co、W)の合金をターゲットした金属層50を形成する(図3(D))。形成条件として、気圧0.6Pa、温度80℃、電力200W、時間5分(プラズマ装置日本真空技術株式会社製 SV−4540)で実施する。これにより、層間樹脂絶縁層44の表層と内層スルーホール用貫通孔48に合金層を形成させることができる。このときの金属層50の厚みは、0.2μmである。金属層50の厚みとしては、0.1〜2μmがよい。スパッタ以外には、蒸着、スパッタなどを行わないで、めっき層を形成させてもよい。あるいは、これらの複合体でもよい。 (10) A metal layer 50 that targets an alloy of Cu (Ni, P, Pd, Co, W) is formed by sputtering in the surface layer of the interlayer resin insulating layer 44 and the through hole 48 for the inner layer through hole (FIG. 3D). ). As the formation conditions, the pressure is 0.6 Pa, the temperature is 80 ° C., the power is 200 W, and the time is 5 minutes (plasma apparatus, Nippon Vacuum Technology Co., Ltd. SV-4540). Thereby, an alloy layer can be formed in the surface layer of the interlayer resin insulation layer 44 and the inner layer through-hole through hole 48. The thickness of the metal layer 50 at this time is 0.2 μm. The thickness of the metal layer 50 is preferably 0.1 to 2 μm. Other than sputtering, the plating layer may be formed without performing vapor deposition or sputtering. Or these composite_body | complexes may be sufficient.

めっきの一例を説明する。基板30をコンディショニングし、アルカリ触媒液中で触媒付与を5分間行う。基板30を活性化処理し、ロッシェル塩タイプの化学銅めっき浴で厚さ0.5μmの無電解めっき膜52を付ける(図4(A))。
化学銅メッキのメッキ条件:
CuSO・5HO 10g/l
HCHO 8g/l
NaOH 5g/l
ロッシェル塩 45g/l
添加剤 30ml/l
温度 30℃
メッキ時間 18分
An example of plating will be described. The substrate 30 is conditioned and the catalyst is applied in an alkaline catalyst solution for 5 minutes. The substrate 30 is activated, and an electroless plating film 52 having a thickness of 0.5 μm is attached using a Rochelle salt type chemical copper plating bath (FIG. 4A).
Plating conditions for chemical copper plating:
CuSO 4 · 5H 2 O 10g / l
HCHO 8g / l
NaOH 5g / l
Rochelle salt 45g / l
Additive 30ml / l
Temperature 30 ℃
Plating time 18 minutes

(11)金属膜52上に、厚さ20μmの感光性フィルム(ドライフィルム)を貼り付けて、マスクを載置して、100 mJ/cmで露光、0.8 %炭酸ナトリウムで現像処理し、厚さ20μmのめっきレジスト54を設ける(図4(B))。 (11) A 20 μm-thick photosensitive film (dry film) is pasted on the metal film 52, a mask is placed, exposed at 100 mJ / cm 2 , developed with 0.8% sodium carbonate, and thickened. A plating resist 54 having a thickness of 20 μm is provided (FIG. 4B).

(12)無電解めっき膜52上のめっきレジスト54の非形成部に下記条件で電解めっきを施し、電解めっき膜56を形成する(図4(C))。電解めっき膜56の厚みとしては、5〜20μmがよい。
電解めっきのめっき条件
CuSO・5HO 140g/l
SO120g/l
Cl 50mg/l
添加剤 300mg/l
スルホン酸アミン 100mg/l
温度 25℃
電流密度 0,8A/dm2
メッキ時間 30分
膜厚 18μm
(12) Electrolytic plating is performed on the non-formation portion of the plating resist 54 on the electroless plating film 52 under the following conditions to form the electrolytic plating film 56 (FIG. 4C). The thickness of the electrolytic plating film 56 is preferably 5 to 20 μm.
Plating conditions of electrolytic plating CuSO 4 · 5H 2 O 140g / l
H 2 SO 4 120 g / l
Cl 50 mg / l
Additive 300mg / l
Amine sulfonate 100mg / l
Temperature 25 ° C
Current density 0.8A / dm 2
Plating time 30 minutes Film thickness 18μm

(13)次いで、50℃、40g/lのNaOH水溶液中でめっきレジスト54を剥離除去する。その後、硫酸―過酸化水素水溶液を用い、エッチングにより、レジスト54下の金属層50及び無電解めっき膜52を除去して、層間樹脂絶縁層44上に導体回路58(バイアホール60を含む)を形成し、外層スルーホール36内に内層スルーホール62を形成し、導体回路58、バイアホール60及び内層スルーホール62の表面に粗化処理を施す(図4(D))。 (13) Next, the plating resist 54 is peeled and removed in an NaOH aqueous solution at 50 ° C. and 40 g / l. Thereafter, the metal layer 50 and the electroless plating film 52 under the resist 54 are removed by etching using a sulfuric acid-hydrogen peroxide solution, and a conductor circuit 58 (including the via hole 60) is formed on the interlayer resin insulating layer 44. The inner layer through hole 62 is formed in the outer layer through hole 36, and the surface of the conductor circuit 58, the via hole 60 and the inner layer through hole 62 is roughened (FIG. 4D).

(14)次に、前述(3)〜(5)の工程と同様に、内層スルーホール62内にも上記Aの樹脂充填剤を充填し、内層樹脂絶縁層64を形成する。これにより、外層スルーホール36及び内層スルーホール62から成る同軸スルーホール66を形成することができる(図5(A))。外層スルーホールと内層スルーホールとを同軸構造としたスルーホール66により、スルーホール66内での定在波や反射の発生を防ぐことが可能となる。 (14) Next, in the same manner as in the above-described steps (3) to (5), the inner layer through-hole 62 is also filled with the resin filler A to form the inner resin insulating layer 64. Thereby, the coaxial through hole 66 including the outer layer through hole 36 and the inner layer through hole 62 can be formed (FIG. 5A). The through-hole 66 having the outer-layer through-hole and the inner-layer through-hole having a coaxial structure can prevent standing waves and reflections in the through-hole 66 from occurring.

(15)その後、上層に層間樹脂絶縁層144を形成し、前述(8)〜(14)の工程を経て、導体回路158(スルーホール160を含む)を形成し、6層からなるパッケージ基板を得る(図5(B))。 (15) After that, an interlayer resin insulation layer 144 is formed on the upper layer, the conductor circuits 158 (including the through holes 160) are formed through the steps (8) to (14), and a six-layer package substrate is formed. Is obtained (FIG. 5B).

(16)一方、DMDGに溶解させた60重量%のクレゾールノボラック型エポキシ樹脂(日本化薬製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量4000)を 46.67g、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル製、エピコート1001)15.0g、イミダゾール硬化剤(四国化成製、商品名:2E4MZ−CN)16g、感光性モノマーである多価アクリルモノマー(日本化薬製、R604 )3g、同じく多価アクリルモノマー(共栄社化学製、DPE6A ) 1.5g、に分散系消泡剤(サンノプコ社製、S−65)0.71gを混合し、さらにこの混合物に対して光開始剤としてのベンゾフェノン(関東化学製)を2g、光増感剤としてのミヒラーケトン(関東化学製)を 0.2g加えて、粘度を25℃で 2.0Pa・sに調整したソルダーレジスト組成物を得る。
なお、粘度測定は、B型粘度計(東京計器、 DVL-B型)で 60rpmの場合はローターNo.4、6rpm の場合はローターNo.3による。
(16) On the other hand, 46.67g of photosensitized oligomer (molecular weight 4000) obtained by acrylating 50% of the epoxy group of 60% by weight cresol novolak type epoxy resin (manufactured by Nippon Kayaku) dissolved in DMDG, dissolved in methyl ethyl ketone. 15.0 g of 80% by weight bisphenol A type epoxy resin (manufactured by Yuka Shell, Epicoat 1001), 16 g of imidazole curing agent (manufactured by Shikoku Kasei, trade name: 2E4MZ-CN), polyvalent acrylic monomer (photosensitive monomer) Nippon Kayaku Co., Ltd., R604) 3 g, also polyacrylic monomer (Kyoeisha Chemical Co., DPE6A) 1.5 g, and dispersion antifoaming agent (San Nopco, S-65) 0.71 g are mixed. 2 g of benzophenone (manufactured by Kanto Chemical) as a photoinitiator and 0.2 g of Michler ketone (manufactured by Kanto Chemical) as a photosensitizer are added, and the viscosity is 2.0 Pa · s at 25 ° C. A solder resist composition adjusted to 1 is obtained.
Viscosity is measured with a B-type viscometer (Tokyo Keiki, DVL-B type) at 60 rpm with rotor No. 4 and at 6 rpm with rotor No. 3.

(17)前述(16)で得られたパッケージ基板の両面に、上記ソルダーレジスト組成物を20μmの厚さで塗布する。次いで、70℃で20分間、70℃で30分間の乾燥処理を行った後、円パターン(マスクパターン)が描画された厚さ5mmのフォトマスクフィルムを密着させて載置し、1000mJ/cmの紫外線で露光し、DMTG現像処理する。そしてさらに、80℃で1時間、 100℃で1時間、 120℃で1時間、 150℃で3時間の条件で加熱処理し、半田パッド部分(バイアホールとそのランド部分を含む)に開口部71U、71Dを有するソルダーレジスト層70(厚み20μm)を形成する(図5(C))。ICチップ接続の半田バンプを形成させる半田パッドは、開口径100〜170μmで開口させるのがよい。また外部端子接続のためBGA/PGAを配設させる半田パッドは開口径300〜650μmで開口させるのがよい。 (17) The solder resist composition is applied to both sides of the package substrate obtained in the above (16) with a thickness of 20 μm. Next, after drying at 70 ° C. for 20 minutes and at 70 ° C. for 30 minutes, a photomask film having a thickness of 5 mm on which a circular pattern (mask pattern) was drawn was placed and placed, and 1000 mJ / cm 2 Expose with UV and develop DMTG. Further, heat treatment was performed at 80 ° C. for 1 hour, 100 ° C. for 1 hour, 120 ° C. for 1 hour, and 150 ° C. for 3 hours, and the opening 71U was formed in the solder pad portion (including the via hole and its land portion). , 71D having a solder resist layer 70 (thickness 20 μm) is formed (FIG. 5C). A solder pad for forming a solder bump for IC chip connection is preferably opened with an opening diameter of 100 to 170 μm. In addition, it is preferable that the solder pad on which the BGA / PGA is disposed for connecting the external terminal is opened with an opening diameter of 300 to 650 μm.

(18)その後、塩化ニッケル2.3 ×10−1mol/l、次亜リン酸ナトリウム2.8 ×10−1mol/l、クエン酸ナトリウム1.6 ×10−1mol/l、からなるpH=4.5の無電解ニッケルめっき液に、20分間浸漬して、開口部71U、71Dに厚さ5μmのニッケルめっき層72を形成する。その後、表層には、シアン化金カリウム7.6 ×10−3mol/l、塩化アンモニウム1.9 ×10−1mol/l、クエン酸ナトリウム1.2 ×10−1mol/l、次亜リン酸ナトリウム1.7 ×10−1mol/lからなる無電解金めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層72上に厚さ0.03μmの金めっき層74を形成する(図5(D))。 (18) After that, pH = 4.5 consisting of nickel chloride 2.3 × 10 −1 mol / l, sodium hypophosphite 2.8 × 10 −1 mol / l, sodium citrate 1.6 × 10 −1 mol / l It is immersed in an electroless nickel plating solution for 20 minutes to form a nickel plating layer 72 having a thickness of 5 μm in the openings 71U and 71D. Thereafter, on the surface layer, potassium gold cyanide 7.6 × 10 −3 mol / l, ammonium chloride 1.9 × 10 −1 mol / l, sodium citrate 1.2 × 10 −1 mol / l, sodium hypophosphite 1.7 × 10 -1 mol / l is immersed in an electroless gold plating solution at 80 ° C. for 7.5 minutes to form a 0.03 μm thick gold plating layer 74 on the nickel plating layer 72 (FIG. 5D). ).

(19)そして、ソルダーレジスト層70の開口部71U、71Dに、低融点金属として半田ペーストを印刷して200℃でリフローすることにより、半田バンプ(半田体)76U、76Dを形成し、パッケージ基板10を完成する(図6参照)。 (19) Then, solder bumps (solder bodies) 76U and 76D are formed by printing solder paste as a low melting point metal in the openings 71U and 71D of the solder resist layer 70 and reflowing at 200 ° C. 10 is completed (see FIG. 6).

完成したパッケージ基板10の半田バンプ76Uに、ICチップ90のパッド92が対応するように載置し、リフローを行いICチップ90を搭載する。このICチップ90を搭載したパッケージ基板10を、ドータボード94側のバンプ96に対応するように載置してリフローを行い、ドータボード94へ取り付ける(図7参照)。これにより、BGAが配設されている、スルーホールで定在波や反射が発生しないパッケージ基板を得ることが可能となる。   The IC chip 90 is mounted by placing it on the solder bumps 76U of the completed package substrate 10 so that the pads 92 of the IC chip 90 correspond to the solder bumps 76U. The package substrate 10 on which the IC chip 90 is mounted is placed so as to correspond to the bumps 96 on the daughter board 94 side, reflowed, and attached to the daughter board 94 (see FIG. 7). As a result, it is possible to obtain a package substrate in which a BGA is disposed and no standing wave or reflection occurs in the through hole.

本発明の第1実施形態に係るパッケージ基板10の製造方法について、BGAを配設した場合を例示したが、図9に示すようにPGAを配設してもよい。PGAを配設した場合も(1)〜(19)までの工程は同様である。それ以降の工程について説明する。まず、基板の下面側(ドータボード、マザーボードとの接続面)となる開口部71D内に導電性接着剤78として半田ペーストを印刷する。次に、導電性接続ピン90を適当なピン保持装置に取り付けて支持し、導電性接続ピン90の固定部92を開口部71D内の導電性接着剤78に当接させる。そしてリフローを行い、導電性接続ピン90を導電性接着剤78に固定する。また、導電性接続ピン90の取り付け方法としては、導電性接着剤78をボール状等に形成したものを開口部71D内に入れる、あるいは、固定部92に導電性接着剤78を接合させて導電性接続ピン90を取り付け、その後にリフローさせてもよい。なお、上面の開口部71Uには、半田バンプ76を設ける。これにより、PGAが配設されている、スルーホールで定在波や反射が発生しないパッケージ基板を得ることができる。   In the manufacturing method of the package substrate 10 according to the first embodiment of the present invention, the case where the BGA is disposed is illustrated, but the PGA may be disposed as shown in FIG. The steps (1) to (19) are the same when the PGA is provided. The subsequent steps will be described. First, a solder paste is printed as the conductive adhesive 78 in the opening 71 </ b> D that becomes the lower surface side of the substrate (the connection surface with the daughter board and the mother board). Next, the conductive connection pin 90 is attached to and supported by an appropriate pin holding device, and the fixing portion 92 of the conductive connection pin 90 is brought into contact with the conductive adhesive 78 in the opening 71D. Then, reflow is performed to fix the conductive connection pin 90 to the conductive adhesive 78. As a method for attaching the conductive connection pin 90, a conductive adhesive 78 formed in a ball shape or the like is put into the opening 71D, or the conductive adhesive 78 is joined to the fixing portion 92 to conduct the conductive. May be attached and then reflowed. A solder bump 76 is provided in the opening 71U on the upper surface. Thereby, it is possible to obtain a package substrate in which a PGA is disposed and no standing wave or reflection occurs in the through hole.

(第2実施形態)
第2実施形態に係るプリント配線板の構成を図11に示し、図12中に図11中のスルーホールを拡大して示す。第2実施形態のプリント配線板は、第1実施形態とほぼ同様である。但し、第2実施形態では、内層スルーホール62の真上に蓋めっき部94を形成し、蓋めっき部94を介して内層スルーホール62と上層の導体回路158とを接続をしている。蓋めっき部94を介在させることで、内層スルーホール62と上層の導体回路158との接続性が向上する。
なお、蓋めっき部94を配設した場合も(1)〜(15)までの製造工程は第1実施形態と同様である。それ以降の製造工程を図10を参照して説明する。
(Second Embodiment)
FIG. 11 shows the configuration of a printed wiring board according to the second embodiment, and FIG. 12 shows an enlarged view of the through hole in FIG. The printed wiring board of the second embodiment is substantially the same as that of the first embodiment. However, in the second embodiment, a lid plating portion 94 is formed immediately above the inner layer through hole 62, and the inner layer through hole 62 and the upper conductor circuit 158 are connected via the lid plating portion 94. By interposing the lid plating part 94, the connectivity between the inner layer through hole 62 and the upper conductor circuit 158 is improved.
In addition, also when the lid plating part 94 is arrange | positioned, the manufacturing process to (1)-(15) is the same as that of 1st Embodiment. The subsequent manufacturing process will be described with reference to FIG.

(16)基板に無電解めっきを施し、無電解めっき膜68を形成する(図10(A))。 (16) Electroless plating is performed on the substrate to form an electroless plating film 68 (FIG. 10A).

(17)次いで、基板に所定パターンのレジスト67を形成した後、電解めっきを施して、電解めっき膜69を形成する(図10(B))。その後、レジスト67を剥離後、レジスト67下の無電解めっき膜68をライトエッチングで除くことにより、内層スルーホール62上に無電解めっき膜68及び電解めっき膜69からなる蓋めっき部94を形成する(図10(C))。 (17) Next, after a resist 67 having a predetermined pattern is formed on the substrate, electrolytic plating is performed to form an electrolytic plating film 69 (FIG. 10B). Thereafter, after removing the resist 67, the electroless plating film 68 under the resist 67 is removed by light etching, thereby forming a lid plating portion 94 composed of the electroless plating film 68 and the electrolytic plating film 69 on the inner layer through-hole 62. (FIG. 10C).

(18)その後、上層に層間樹脂絶縁層144を形成し、第1実施形態で前述した(8)〜(14)の工程を経て、導体回路158(スルーホール160を含む)を形成し、6層からなるパッケージ基板を得る(図10(D))。なお、以後の製造工程は、第1実施形態の(17)〜(20)と同様である。 (18) Thereafter, an interlayer resin insulation layer 144 is formed as an upper layer, and the conductor circuit 158 (including the through hole 160) is formed through the steps (8) to (14) described above in the first embodiment. A package substrate composed of layers is obtained (FIG. 10D). The subsequent manufacturing process is the same as (17) to (20) of the first embodiment.

(第3実施形態)
第3実施形態に係るプリント配線板の構成を図13に示し、図14中に図13中のスルーホールを拡大して示す。第3実施形態のプリント配線板は、第1実施形態とほぼ同様である。但し、第1実施形態では、内層スルーホール62内に樹脂充填剤が充填されたが、第3実施形態では、内層スルーホール62がめっきにより充填されている。
(Third embodiment)
FIG. 13 shows a configuration of a printed wiring board according to the third embodiment, and FIG. 14 shows an enlarged view of the through hole in FIG. The printed wiring board of the third embodiment is substantially the same as that of the first embodiment. However, in the first embodiment, the inner layer through hole 62 is filled with the resin filler, but in the third embodiment, the inner layer through hole 62 is filled by plating.

第1、第2実施形態の構成では、内層スルーホール62内に内層スルーホール用樹脂充填剤64を充填することで、内層スルーホール62に発生した応力を内層スルーホール用樹脂充填剤64側へ逃がすことができる。これに対して、第3実施形態では、内層スルーホール62を銅めっきで充填するため、小径に構成可能であると共に、製造コストを低減できる。   In the configuration of the first and second embodiments, the inner layer through-hole 62 is filled with the inner layer through-hole resin filler 64, so that the stress generated in the inner layer through-hole 62 is transferred to the inner layer through-hole resin filler 64 side. I can escape. On the other hand, in 3rd Embodiment, since the inner layer through-hole 62 is filled with copper plating, while being able to comprise in a small diameter, manufacturing cost can be reduced.

(第4実施形態)
第1実施形態とほぼ同様であるが、第4実施形態では同軸スルーホール66が2つに分割され、2つの配線路36A、36B及び62A、62Bが形成されている(図15及び図15中のスルーホールを拡大して示す図16参照)。1つのスルーホールに複数の配線路が配設してあるので、スルーホールの数倍の配線路をコア基板に通すことができ、より高密度のプリント配線板を得ることが可能となる。なお、図17(A)は図15中のA−A断面、即ち、コア基板30の表面に配設された同軸スルーホール66の開口部の平面図である。また図17(B)は、同軸スルーホール66を斜視図的に示した説明図である。
(Fourth embodiment)
Although substantially the same as the first embodiment, in the fourth embodiment, the coaxial through hole 66 is divided into two, and two wiring paths 36A, 36B and 62A, 62B are formed (in FIGS. 15 and 15). FIG. 16 shows an enlarged through hole of FIG. Since a plurality of wiring paths are arranged in one through hole, a wiring path several times the through hole can be passed through the core substrate, and a higher-density printed wiring board can be obtained. 17A is a cross-sectional view taken along the line AA in FIG. 15, that is, a plan view of the opening of the coaxial through hole 66 provided on the surface of the core substrate 30. FIG. FIG. 17B is an explanatory view showing the coaxial through hole 66 in a perspective view.

(第5実施形態)
第5実施形態に係るプリント配線板のスルーホールについて図18を参照して説明する。
図17を参照して上述した第4実施形態では同軸スルーホール66が2つに分割され、2つの配線路36A、36B及び62A、62Bが形成されていた。これに対して、第5実施形態では、スルーホール66が、グランド線として使用される内層スルーホール62Cと、信号線として使用される2分割された外層スルーホール36A、36Bからなる。このグランド線として使用される内層スルーホール62Cと、信号線として使用される外層スルーホール36A、36Bとがマイクロストリップラインを形成している。
(Fifth embodiment)
A through hole of the printed wiring board according to the fifth embodiment will be described with reference to FIG.
In the fourth embodiment described above with reference to FIG. 17, the coaxial through hole 66 is divided into two, and two wiring paths 36A, 36B and 62A, 62B are formed. On the other hand, in the fifth embodiment, the through hole 66 includes an inner layer through hole 62C used as a ground line and two divided outer layer through holes 36A and 36B used as signal lines. The inner layer through hole 62C used as the ground line and the outer layer through holes 36A and 36B used as the signal lines form a microstrip line.

(第6実施形態)
第6実施形態に係るプリント配線板の製造工程を図19及び図20を参照して説明する。
(1)厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミド−トリアジン)樹脂からなる基板30の両面に12μmの銅箔31がラミネートされている銅張積層板30Aを出発材料とする(図19(A))。まず、この銅張積層板30Aをドリルで削孔し、直径350μmの導通用スルーホール貫通孔32と直径350μmの外層スルーホール用貫通孔33を形成する(図19(B))。
(Sixth embodiment)
A manufacturing process of the printed wiring board according to the sixth embodiment will be described with reference to FIGS.
(1) The starting material is a copper clad laminate 30A in which a 12 μm copper foil 31 is laminated on both surfaces of a substrate 30 made of glass epoxy resin or BT (bismaleimide-triazine) resin having a thickness of 0.8 mm (see FIG. 19 (A)). First, the copper-clad laminate 30A is drilled with a drill to form a through hole 32 for conduction with a diameter of 350 μm and a through hole 33 for an outer layer through hole with a diameter of 350 μm (FIG. 19B).

(2)続いて、基板30に無電解銅めっき処理を施し無電解めっき膜37aを形成する(図19(C))。
(3)無電解めっき膜37aを介して電流を流し、電解めっき膜37bを形成し、これにより、導通用スルーホール貫通孔32に導通用スルーホール34を、外層スルーホール用貫通孔33に外層スルーホール36を形成する(図19(D))。
(2) Subsequently, the substrate 30 is subjected to electroless copper plating to form an electroless plating film 37a (FIG. 19C).
(3) An electric current is passed through the electroless plating film 37a to form the electrolytic plating film 37b, whereby the conduction through hole 34 is formed in the conduction through hole through hole 32 and the outer layer through hole 33 is formed in the outer layer. A through hole 36 is formed (FIG. 19D).

(4)導通用スルーホール34と外層スルーホール36に樹脂充填剤39を充填させる。(図20(A))。 (4) Fill the conductive through hole 34 and the outer layer through hole 36 with a resin filler 39. (FIG. 20 (A)).

(5)基板30の片面をベルト研磨紙(三共理化学社製)を用いたベルトサンダー研磨により、コア基板30の表面に充填剤39が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行う(図20(B))。 (5) One side of the substrate 30 is polished by belt sander polishing using belt polishing paper (manufactured by Sankyo Rikagaku Co., Ltd.) so that the filler 39 does not remain on the surface of the core substrate 30, and then scratches due to the belt sander polishing Buffing is performed to remove (see FIG. 20B).

(6)エッチングレジストを塗布し、配線の描画された図示しないマスクを載置して露光、現像を経て、レジスト層43を形成させる(図20(C))。 (6) An etching resist is applied, a mask (not shown) on which wiring is drawn is placed, and exposure and development are performed to form a resist layer 43 (FIG. 20C).

(7)硫酸−過酸化水素水、塩化第二鉄や塩化第二銅、有機塩酸−第二銅錯体からなるエッチング液を用いて、レジスト層43の被覆されていないめっき膜37a、37b、銅箔31を除去する。その後、レジスト層43を剥離する(図16(D))。なお、エッチング液としては、上記以外にもプリント配線板の製造で使用されるものは全て用いることができる。以降の工程は、図1(C)〜図5を参照して上述した第1実施形態と同様であるため説明を省略する。 (7) Plating films 37a and 37b that are not coated with the resist layer 43 using an etching solution comprising sulfuric acid-hydrogen peroxide, ferric chloride, cupric chloride, and organic hydrochloric acid-cupric complex, copper The foil 31 is removed. Thereafter, the resist layer 43 is peeled off (FIG. 16D). In addition to the above, any etching solution used in the production of printed wiring boards can be used. Subsequent steps are the same as those in the first embodiment described above with reference to FIGS.

なお、上述した第1〜第3実施形態では、スルーホール66を同軸としたが、スルーホール66の外層スルーホール36と内層スルーホール66とを別々の信号線として用いることも可能である。この場合には、コア基板の配線密度を高めることができる。同様に、第4実施形態の配線路36A、36B及び62A、62Bを別々の信号線として用いることもできる。   In the first to third embodiments described above, the through hole 66 is coaxial. However, the outer layer through hole 36 and the inner layer through hole 66 of the through hole 66 may be used as separate signal lines. In this case, the wiring density of the core substrate can be increased. Similarly, the wiring paths 36A, 36B and 62A, 62B of the fourth embodiment can be used as separate signal lines.

本発明の構成により、同一平面、層間、貫通孔内にマイクロストリップラインを形成することができ、定在波や反射の発生をより低減することができる。また、より高度化されたプリント配線板を形成することができる。そのため、GND、Vccなどの配線数をより多く配設させることが可能となり、信号遅延なども防止することができる。   With the configuration of the present invention, it is possible to form microstrip lines in the same plane, between layers, and through holes, and to further reduce the occurrence of standing waves and reflections. In addition, a more advanced printed wiring board can be formed. Therefore, it is possible to arrange a larger number of wires such as GND and Vcc, and to prevent signal delay and the like.

30 コア基板
34 導通用スルーホール
36 外層スルーホール
38 内層銅パターン
39 樹脂充填剤
40 樹脂絶縁層
42 外層樹脂絶縁層
44 層間樹脂絶縁層
48 内層スルーホール用貫通孔
50 金属層
52 無電解めっき膜
56 電解めっき膜
58 導体回路
60 バイアホール
62 内層スルーホール
64 内層樹脂絶縁層
66 同軸スルーホール
70 ソルダーレジスト層
71 開口部
72 ニッケルめっき層
74 金めっき層
76U、76D 半田バンプ
78 導電性接着剤
80A、80B ビルドアップ配線層
90 導電性接続ピン
92 固定部
94 蓋めっき部
144 層間樹脂絶縁層
158 導体回路
160 バイアホール
30 Core substrate 34 Through hole for conduction 36 Outer layer through hole 38 Inner layer copper pattern 39 Resin filler 40 Resin insulating layer 42 Outer resin insulating layer 44 Interlayer resin insulating layer 48 Through hole for inner layer through hole 50 Metal layer 52 Electroless plating film 56 Electrolytic plating film 58 Conductor circuit 60 Via hole 62 Inner layer through hole 64 Inner layer resin insulation layer 66 Coaxial through hole 70 Solder resist layer 71 Opening 72 Nickel plating layer 74 Gold plating layer 76U, 76D Solder bump 78 Conductive adhesive 80A, 80B Build-up wiring layer 90 Conductive connection pin 92 Fixing part 94 Lid plating part 144 Interlayer resin insulation layer 158 Conductor circuit 160 Via hole

Claims (14)

少なくとも以下(a)〜(e)の工程を備えることを特徴とするプリント配線板の製造方法:
(a)コア基板に、外層スルーホール用貫通孔を形成する工程;
(b)前記外層スルーホール用貫通孔に、無電解銅めっきを施し外層スルーホールを形成する工程;
(c)前記外層スルーホール内に、樹脂充填剤を充填して絶縁層を形成する工程;
(d)前記外層スルーホール内の絶縁層に、側壁が前記絶縁層になるように内層スルーホール用貫通孔をレーザにより形成する工程;
(e)前記内層スルーホール用貫通孔に、内壁側から無電解銅めっき、電解銅めっきの順番でめっきを充填することで内層スルーホールを形成する工程。
A method for producing a printed wiring board comprising at least the following steps (a) to (e):
(A) forming a through hole for an outer layer through hole in the core substrate;
(B) forming an outer layer through hole by applying electroless copper plating to the through hole for the outer layer through hole;
(C) a step of filling the outer layer through-hole with a resin filler to form an insulating layer;
(D) forming a through hole for an inner layer through-hole with a laser so that a side wall of the insulating layer in the outer layer through-hole becomes the insulating layer ;
(E) A step of forming an inner layer through hole by filling the through hole for the inner layer through hole in the order of electroless copper plating and electrolytic copper plating from the inner wall side .
少なくとも以下(a)〜()の工程を備えることを特徴とするプリント配線板の製造方法:
(a)コア基板に、外層スルーホール用貫通孔を形成する工程;
(b)前記外層スルーホール用貫通孔に、無電解銅めっきを施し外層スルーホールを形成する工程;
(c)前記外層スルーホール内に、樹脂充填剤を充填して絶縁層を形成する工程;
(d)前記外層スルーホール内の絶縁層に、側壁が前記絶縁層になるように内層スルーホール用貫通孔をレーザにより形成する工程;
(e)前記内層スルーホール用貫通孔に、内壁側から無電解銅めっき、電解銅めっきの順番でめっきを充填することで内層スルーホールを形成する工程;
(f)前記基板上層に、層間絶縁層を形成し、前記内層スルーホールに接続するバイアホールを形成する工程;
(g)前記基板上層に、ソルダーレジスト層を形成し、前記バイアホールとランド部分を含む半田パッド部に開口部を形成する工程;
(h)前記開口部底部に、Ni/AuまたはNi/Pd/Auからなる金属層を形成する工程。
A method for producing a printed wiring board comprising at least the following steps (a) to ( h ):
(A) forming a through hole for an outer layer through hole in the core substrate;
(B) forming an outer layer through hole by applying electroless copper plating to the through hole for the outer layer through hole;
(C) a step of filling the outer layer through-hole with a resin filler to form an insulating layer;
(D) forming a through hole for an inner layer through-hole with a laser so that a side wall becomes the insulating layer in the insulating layer in the outer layer through-hole;
(E) forming the inner layer through hole by filling the through hole for the inner layer through hole in the order of electroless copper plating and electrolytic copper plating from the inner wall side ;
(F) forming an interlayer insulating layer on the substrate and forming a via hole connected to the inner layer through hole;
(G) forming a solder resist layer on the substrate upper layer and forming an opening in a solder pad portion including the via hole and land portion;
(H) A step of forming a metal layer made of Ni / Au or Ni / Pd / Au on the bottom of the opening.
前記外層スルーホール用貫通孔の開口径は、250〜350μmであることを特徴とする請求項1又は2に記載のプリント配線板の製造方法。 3. The method for manufacturing a printed wiring board according to claim 1, wherein an opening diameter of the through hole for the outer layer through hole is 250 to 350 μm . 前記内層スルーホール用貫通孔の開口径は、100〜150μmであることを特徴とする請求項1〜請求項3のいずれか1に記載のプリント配線板の製造方法。 The method for manufacturing a printed wiring board according to any one of claims 1 to 3, wherein an opening diameter of the through hole for the inner layer through hole is 100 to 150 µm . 前記バイアホールは、表面が平坦なフィルドビアであることを特徴とする請求項1〜請求項4のいずれか1に記載のプリント配線板の製造方法。The method for manufacturing a printed wiring board according to claim 1, wherein the via hole is a filled via having a flat surface. 前記めっき充填された内層スルーホールは信号線として用いられ、前記外層スルーホールはアース線又は電源線として用いられる請求項1〜請求項5のいずれか1に記載のプリント配線板の製造方法。 The printed wiring board manufacturing method according to claim 1, wherein the plating-filled inner layer through hole is used as a signal line, and the outer layer through hole is used as a ground line or a power supply line. 表面及び裏面に導体回路が形成されたコア基板上に導体層と層間樹脂絶縁層とが交互に積層されているプリント配線板であって、A printed wiring board in which conductor layers and interlayer resin insulation layers are alternately laminated on a core substrate having conductor circuits formed on the front and back surfaces,
コア基板に形成された外層スルーホール用貫通孔に、該コア基板の表面および裏面の導体回路を接続する金属銅から成る外層スルーホールが形成され、  In the through hole for the outer layer through hole formed in the core substrate, an outer layer through hole made of metallic copper that connects the conductor circuits on the front surface and the back surface of the core substrate is formed,
前記外層スルーホール内に樹脂充填剤を充填した絶縁層内にレーザにより形成された内層スルーホール用貫通孔に、めっきを充填して成る内層スルーホールが形成されているプリント配線板。  A printed wiring board in which an inner layer through hole is formed by filling a through hole for an inner layer through hole formed by a laser in an insulating layer filled with a resin filler in the outer layer through hole.
前記内層スルーホールおよび外層スルーホールが形成されたコア基板上層に層間樹脂絶縁層と導体回路およびバイアホールが形成され、その表層にソルダーレジスト層を形成し、前記内層スルーホールおよび外層スルーホールおよびバイアホールと接続する半田パッドを設け、半田パッドから露出した部分にNi/Au あるいはNi/Pd/Au金属層を形成して半田パッドを形成することを特徴とする請求項7に記載のプリント配線板。An interlayer resin insulation layer, a conductor circuit, and a via hole are formed in the upper layer of the core substrate on which the inner layer through hole and the outer layer through hole are formed, a solder resist layer is formed on the surface layer, and the inner layer through hole, outer layer through hole and via hole are formed. 8. A printed wiring board according to claim 7, wherein a solder pad is formed by providing a solder pad connected to the hole and forming a Ni / Au or Ni / Pd / Au metal layer on a portion exposed from the solder pad. . 前記めっき充填された内層スルーホールは信号線として用いられ、前記外層スルーホールはアース線又は電源線として用いられる請求項7又は請求項8に記載のプリント配線板。The printed wiring board according to claim 7 or 8, wherein the plated through inner layer through hole is used as a signal line, and the outer layer through hole is used as a ground line or a power supply line. 前記外層スルーホール用貫通孔の開口径は、250〜350μmである請求項7〜請求項9のいずれか1に記載のプリント配線板。The printed wiring board according to claim 7, wherein an opening diameter of the through hole for the outer layer through hole is 250 to 350 μm. 前記内層スルーホール用貫通孔の開口径は、100〜150μmである請求項7〜請求項10のいずれか1に記載のプリント配線板。The printed wiring board according to claim 7, wherein an opening diameter of the through hole for the inner layer through hole is 100 to 150 μm. 前記内層スルーホールを形成するめっきは銅からなる請求項7〜請The plating for forming the inner layer through hole is made of copper.
求項11のいずれか1に記載のプリント配線板。The printed wiring board according to any one of claims 11.
前記内層スルーホールは、内壁側から無電解めっき銅、電解めっき銅の順番により形成されてなることを特徴とする請求項7〜請求項12のいずれか1に記載のプリント配線板。The printed wiring board according to any one of claims 7 to 12, wherein the inner layer through hole is formed in the order of electroless plated copper and electrolytic plated copper from the inner wall side. 前記バイアホールは、表面が平坦なフィルドビアであることを特徴とする請求項7〜請求項13のいずれか1に記載のプリント配線板。The printed wiring board according to any one of claims 7 to 13, wherein the via hole is a filled via having a flat surface.
JP2010105474A 2010-04-30 2010-04-30 Printed wiring board and method of manufacturing printed wiring board Pending JP2010166099A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010105474A JP2010166099A (en) 2010-04-30 2010-04-30 Printed wiring board and method of manufacturing printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010105474A JP2010166099A (en) 2010-04-30 2010-04-30 Printed wiring board and method of manufacturing printed wiring board

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000055233A Division JP2001244635A (en) 2000-03-01 2000-03-01 Method for manufacturing printed circuit board

Publications (1)

Publication Number Publication Date
JP2010166099A true JP2010166099A (en) 2010-07-29

Family

ID=42581960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010105474A Pending JP2010166099A (en) 2010-04-30 2010-04-30 Printed wiring board and method of manufacturing printed wiring board

Country Status (1)

Country Link
JP (1) JP2010166099A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014034443A1 (en) * 2012-08-31 2014-03-06 ソニー株式会社 Wiring substrate and wiring substrate fabrication method
JP2019530986A (en) * 2016-10-14 2019-10-24 アトテック ドイチェランド ゲーエムベーハー Method for manufacturing a printed circuit board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221460A (en) * 1994-01-27 1995-08-18 Cmk Corp Manufacture of multilater printed wiring board
JPH11266078A (en) * 1998-03-17 1999-09-28 Ibiden Co Ltd Through-hole filling resin composition and multilayer printed wiring board
JP2000004080A (en) * 1998-06-16 2000-01-07 Hitachi Aic Inc Thin film multilayer printed wiring board
JP2000022309A (en) * 1998-06-29 2000-01-21 Ibiden Co Ltd Printed wiring board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221460A (en) * 1994-01-27 1995-08-18 Cmk Corp Manufacture of multilater printed wiring board
JPH11266078A (en) * 1998-03-17 1999-09-28 Ibiden Co Ltd Through-hole filling resin composition and multilayer printed wiring board
JP2000004080A (en) * 1998-06-16 2000-01-07 Hitachi Aic Inc Thin film multilayer printed wiring board
JP2000022309A (en) * 1998-06-29 2000-01-21 Ibiden Co Ltd Printed wiring board

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014034443A1 (en) * 2012-08-31 2014-03-06 ソニー株式会社 Wiring substrate and wiring substrate fabrication method
CN104604345A (en) * 2012-08-31 2015-05-06 索尼公司 Wiring substrate and wiring substrate fabrication method
KR20150048105A (en) * 2012-08-31 2015-05-06 소니 주식회사 Wiring substrate and wiring substrate fabrication method
JPWO2014034443A1 (en) * 2012-08-31 2016-08-08 ソニー株式会社 Wiring board and method of manufacturing wiring board
US10187971B2 (en) 2012-08-31 2019-01-22 Sony Corporation Wiring board and method of manufacturing wiring board
KR102134933B1 (en) * 2012-08-31 2020-07-16 소니 주식회사 Wiring substrate and wiring substrate fabrication method
JP2019530986A (en) * 2016-10-14 2019-10-24 アトテック ドイチェランド ゲーエムベーハー Method for manufacturing a printed circuit board
JP7213801B2 (en) 2016-10-14 2023-01-27 アトテック ドイチェランド ゲーエムベーハー ウント コ カーゲー Method for manufacturing a printed circuit board

Similar Documents

Publication Publication Date Title
KR100978774B1 (en) Multilayer printed wiring board
US8966750B2 (en) Method of manufacturing a multilayered printed wiring board
JP4944246B2 (en) Printed wiring board and manufacturing method thereof
US8683685B2 (en) Method of manufacturing multilayer printed wiring board
JP2004134724A (en) Multilayer printed wiring board
KR20010033667A (en) Multilayer printed wiring board
JP4386525B2 (en) Printed wiring board
JP4592889B2 (en) Multilayer circuit board
JP2001244636A (en) Printed wiring board
JP2010166099A (en) Printed wiring board and method of manufacturing printed wiring board
JPH11307687A (en) Package board
JP2001244635A (en) Method for manufacturing printed circuit board
JP4566335B2 (en) Multilayer printed wiring board
JP4480207B2 (en) Resin package substrate
JP3219396B2 (en) Manufacturing method of multilayer printed wiring board
JP4475930B2 (en) Multilayer printed wiring board
JP2001223298A (en) Package substrate
JP2003008239A (en) Multilayer printed wiring board
JP3219395B2 (en) Manufacturing method of multilayer printed wiring board
JP2002134923A (en) Method for manufacturing printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120828