JP5004378B2

JP5004378B2 - Multilayer printed wiring board

Info

Publication number: JP5004378B2
Application number: JP2001002035A
Authority: JP
Inventors: 博史瀬川
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 2001-01-10
Filing date: 2001-01-10
Publication date: 2012-08-22
Anticipated expiration: 2021-01-10
Also published as: JP2002208778A

Description

【０００１】
【発明の属する技術分野】
この発明は、スルーホールを介して表裏が電気的接続をされた多層プリント配線板に関し、特に、樹脂絶縁層と導体回路層とを交互にビルドアップして成り、ＩＣチップなどの電子部品を載置するパッケージ基板に好適に用い得る多層プリント配線板に関するものである。
【０００２】
【従来の技術】
信号の高周波化に伴って、プリント配線板の材料は、低誘電率、低誘電正接であることが求められるようになってきている。そのためプリント配線板の材料は、セラミックから樹脂へとその主流が移りつつある。
【０００３】
係るパッケージ基板を構成する樹脂製の多層プリント配線板は、コア基板に配線層と層間樹脂絶縁層とを交互に積層することにより構成され、コア基板に形成されるスルーホールにより、上層側と下層側との接続を取る。コア基板は、１mm程度の厚みを有し、層間樹脂絶縁層は数十μｍの厚みに形成される。
【０００４】
ＩＣチップの高周波化により、パッケージ基板は、信号線での定在波や反射の低減が求められている。このため、樹脂製の多層プリント配線板においても、セラミックの積層パッケージ基板と同様に、層間の配線をマイクロストリップライン構造及びストリップライン構造にして、配線のインピーダンスなどの電気特性を整合させることにより対応している。
【０００５】
一方、配線ではなく、厚さ１mmのコア基板を貫通するスルーホールで、上記ストリップライン構造を取ることができないため、定在波や反射が発生し、動作が不安定になり易い。このため、スルーホールを内層スルーホールと外層スルーホールとからなる同軸構造とする技術が、特開２０００−６８６４８号にて提案されている。特開２０００−６８６４８号では、内層スルーホールの上に接続用パッドを配置し、該接続用パッドの上にバイアホールを形成している。
【０００６】
【発明が解決しようとする課題】
しかしながら、特開２０００−６８６４８の構成で、同軸構造のスルーホール上のバイアホールは、基板の熱収縮により応力が集中し易く、ヒートサイクルが加わった際の半田バンプの接続信頼性が低いという問題がある。即ち、シールド多層板（コア基板）は、熱膨張率が低いため、シールド多層板上に配置されるバイアホールには、大きな応力が加わることがない。一方、同軸スルーホール上のバイアホールは、内層スルーホールに充填された絶縁体（エポキシ樹脂）の上に接続用パッドを介して配置され、絶縁体（エポキシ樹脂）の熱膨張率がシールド多層板と比べて大きいため、絶縁体とシールド多層板との熱膨張差により応力を受ける。ここで、応力により、凹形状のバイアホールには、内側へのモーメントが発生し、半田バンプの剥離が予想される。
【０００７】
また、該バイアホールでは、Ｐｂを含まない低融点金属で半田バンプを形成すると、製造段階でボイドを巻き込み、剥がれ、クラックが発生する。即ち、半田は、Ｓｎ／Ｐｂからなる合金であり、半田に含まれるＰｂが環境に悪影響を与えてしまうため、Ｐｂを含まない低融点金属を使用することが要求されている。Ｐｂを含まない低融点金属を用いてバンプを形成する場合、低融点金属のペーストをバイアホールの開口部に充填した際に、バイアホールの凹部内および凹部付近にボイドが発生してしまう。その後、リフローを行っても、低融点金属の粘度が高いため、バイアホールの隙間にあるボイドは残留してしまう。このバイアホールに残留したボイドは、ＩＣチップの動作時に発生した熱によって拡散あるいは膨張する。このボイドの拡散あるいは膨張によって、低融点金属のバンプあるいは導電パッドの剥がれ、クラックが発生して故障の原因となることがある。したがって、Ｐｂを含まない低融点金属を用いて、バイアホール上にバンプを形成させる際には、ＩＣチップとの接続信頼性を低下させることが予想される。
【０００８】
また、特開２０００−６８６４８では、レーザで内層スルーホール及び外層スルーホールを穿設しているため、レーザの入射側の開口径が大きく、反対側の開口径が小さくなり、外層スルーホール及び内層スルーホールがテーパ状になっている。このため、外層スルーホールと内層スルーホールとの中心が少しでもずれると、外層のスルーホールと内層のスルーホールとの間のギャップが不均一に成り易く、外層スルーホールと内層スルーホールとの間の絶縁信頼性が懸念される。
【０００９】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、スルーホールで定在波や反射が発生せず、且つ、外部への接続信頼性の高い多層プリント配線板を提案することにある。
【００１０】
【課題を解決するための手段】
上述した課題を解決するために、請求項１は、スルーホールの形成されたコア基板の両面に層間絶縁層と導体回路とが積層されてなる多層プリント配線板において、
前記コア基板の通孔の壁面に形成した外層スルーホールと、前記外層スルーホール内に外層樹脂充填剤を施して形成した内層スルーホールとからなる同軸スルーホールを備え、
前記内層スルーホールは、前記外層樹脂充填剤の内側に設けられた貫通孔の内部に充填されためっきからなり、前記内層スルーホールの少なくとも１部の直上にフィルドビアを配置し、
前記コア基板には、内層スルーホールを備えない単軸スルーホールが設けられ、前記コア基板の中央部に主として前記同軸スルーホールを、外周部に主として前記単軸スルーホールを配置したことを技術的特徴とする。
【００１１】
請求項１では、同軸スルーホールを備えるため、スルーホールで定在波や反射が発生せず多層プリント配線板の電気特性を高めることができる。
また、内層スルーホールの上にフィルドビアを形成する。つまり、スルーホールの直上にバイアホールを形成することができるため、配線長を短縮でき、高周波性能を向上させれる。
更に、平坦なフィルドビアの上に半田バンプを配設するため、半田バンプ内部にボイドが残らず、半田バンプの信頼性を高めることができる。また、電気接続性も低下しない。
【００１５】
請求項１では、同軸スルーホールを備えるため、スルーホールで定在波や反射が発生せず多層プリント配線板の電気特性を高めることができる。
また、内層スルーホール上に蓋めっき層を形成して、この蓋めっき層上にバイアホールを形成する。つまり、内層スルーホール上に導電性の蓋めっき層を施すことによって、スルーホールの直上にバイアホールを形成することができるため、配線長を短縮でき、高周波性能を向上させれる。
一方、コア基板の中央部に主として同軸スルーホールを、外周部に主として単軸スルーホールを配置するため、必要とする電気性能を達成しながら、信頼性が低く製造コストの高い同軸スルーホールの数を減らすことができるため、信頼性を高めることができ、更に、廉価に製造することができる。
【００１７】
請求項３では、外層スルーホール及び内層スルーホールに充填される樹脂充填剤は、無機粒子を１０〜８０ｖｌｏ％配合させている。無機粒子の配合量を１０vol％以上にすることによって、樹脂充填剤の熱膨張率と、コア基板を形成している樹脂基板の熱膨張率と、層間樹脂絶縁層である樹脂フィルムの熱膨張率とが整合され、ヒートサイクル条件下においても熱収縮差による応力を発生することがない。したがって、樹脂基板と樹脂フィルムとの境目付近で、導体部分にクラックが発生するのを防止して、電気的接続性、信頼性の向上を可能にする。層間樹脂絶縁層を構成する樹脂フィルムは、粗化処理によって粗化面を形成させる可溶性の粒子が含まれるが、樹脂充填剤の無機粒子の配合量を８０vol％以下とすることで、熱膨張率の整合を取ることができる。
【００１８】
請求項４では、フィルドビア上に半田バンプを形成する低融点金属は、Ｓｎ／Ａｇ、Ｓｎ／Ａｇ／Ｃｕ、Ｓｎ／Ｓｂからなる合金である。つまり、Ｐｂを含まないため、環境に悪影響を与えない。そして、Ｐｂを含まない低融点金属の粘度の高いペーストをバイアホールに充填する際に、凹部を有しないフィルドビアを用いることでボイドの形成を防ぎ、半田バンプの信頼性を高めることができる。
【００１９】
請求項５の発明では、フィルドビアの表面に形成されるくぼみの深さは、１０μm未満である。
つまり、フィルドビアを形成する際には、フィルドビア表面に微小なくぼみができる。このくぼみの深さが１０μm未満であれば、フィルドビア表面は、平坦に近い形状である。フィルドビア表面が平坦に近い形状であるため、鉛を含まない低融点金属の粘度の高いペーストをフィルドビア上に充填する際、このフィルドビア上でボイドが発生しない。したがって、ＩＣチップとの接続信頼性を向上させることが可能となる。
【００２０】
請求項６の発明では、フィルドビアの表面に形成されるくぼみの深さは、５μm未満である。
つまり、フィルドビアを形成する際には、フィルドビア表面に微小なくぼみができる。このくぼみの深さが５μm未満であれば、フィルドビア表面は、平坦に近い形状である。フィルドビア表面が平坦に近い形状であるため、鉛を含まない低融点金属の粘度の高いペーストをフィルドビア上に充填する際、このフィルドビア上でボイドが発生しない。したがって、ＩＣチップとの接続信頼性を向上させることが可能となる。
【００２１】
本発明では、フィルドビア（バイアホール用開口部が金属で完全に充填され、同一層におけるバイアホールの上面と導体回路の上面とが略同一平面にあるバイアホール）を形成する際に、特定のレベリング剤と光沢剤とからなる添加剤を特定の割合で含む電解めっき液を用いることにより、バイアホール用開口部を完全に金属で充填する。これにより、同一層におけるバイアホールの上面と導体回路の上面とを略同一平面にする。
【００２２】
即ち、本発明の電解めっき液は、導体回路が設けられた基板上に、樹脂絶縁層と導体回路とが順次積層された多層プリント配線板の製造に用いる電解めっき液であって、５０〜３００ｇ／ｌの硫酸銅、３０〜２００ｇ／ｌの硫酸、２５〜９０ｍｇ／ｌの塩素イオン、および、少なくともレベリング剤と光沢剤とからなる１〜１０００ｍｇ／ｌの添加剤を含有することを特徴とする。
【００２３】
また、上記レベリング剤として、ポリエチレン、その誘導体、ゼラチンおよびその誘導体からなる群より選択される少なくとも１種を用いることが望ましく、上記光沢剤として、酸化物硫黄、その関連化合物、硫化水素、その関連化合物およびその他の硫黄化合物からなる群から選択される少なくとも１種を用いることが望ましい。
【００２４】
上記電解めっき液において、硫酸銅の濃度が５０ｇ／ｌ未満では、フィルドビアが形成できず、３００ｇ／ｌを超えると、めっき膜厚のバラツキが大きくなる。
また、硫酸の濃度が３０ｇ／ｌ未満では、液抵抗が大きくなるため、めっき析出がされにくくなり、２００ｇ／ｌを超えると、硫酸銅が結晶になりやすい。
また、塩素イオンの濃度が２５ｍｇ／ｌ未満では、めっき膜の光沢が低下し、９０ｍｇ／ｌを超えるとアノードが溶解しにくくなる。
【００２５】
このような組成の電解めっき液を用いることにより、バイアホールの開口径、樹脂絶縁層の材質や厚さ、樹脂絶縁層の粗化面の有無等に関係なく、フィルドビアを形成することができる。
【００２６】
また、多層プリント配線板を製造する際に、上記電解めっき液を用いると、該電解めっき液が銅イオンを高濃度で含有していることから、バイアホール用開口部に銅イオンを充分に供給し、バイアホール用開口部をめっき速度４０〜１００μｍ／時間でめっきすることができ、電解めっき工程の高速化を図ることもできる。
【００２７】
また、上記電解めっき液は、硫酸を高濃度で含有しているため、めっき時の液抵抗を下げることができる。そのため、電流密度が高くなり、バイアホール用開口部でのめっき膜の成育も妨げられず、フィルドビア構造の形成に適している。
【００２８】
上記電解めっき液の望ましい組成は、１００〜２５０ｇ／ｌの硫酸銅、５０〜１５０ｇ／ｌの硫酸、３０〜７０ｍｇ／ｌの塩素イオン、および、少なくともレベリング剤と光沢剤とからなる１〜６００ｍｇ／ｌの添加剤を含有する組成である。
【００２９】
上記添加剤は、少なくともレベリング剤と光沢剤とからなるものであればよく、その他の成分を含有していてもよい。
【００３０】
上記レベリング剤としては、例えば、ポリエチレン、その誘導体、ゼラチンおよびその誘導体からなる群から選択される少なくとも１種を用いることが望ましい。
【００３１】
上記ポリエチレン誘導体としては特に限定されず、例えば、ポリエチレンイソフタレート、ポリエチレンイミン、ポリエチレンオキシド、ポリエチレングリコール、ポリエチレングリコールエステル、ポリエチレングリコールエーテル、ポリエチレンスルフィド、ポリエーテル等を挙げることができる。
これらのなかでは、ポリエチレングリコールまたはゼラチンを用いることが望ましい。汎用性が高く、樹脂絶縁層や金属膜への損傷がないからである。
【００３２】
また、上記光沢剤としては、例えば、酸化物硫黄、その関連化合物、硫化水素、その関連化合物およびその他の硫黄化合物からなる群から選択される少なくとも１種を用いることが望ましい。
【００３３】
上記酸化物硫黄およびその関連化合物としては特に限定されず、例えば、スルホン酸系化合物、スルホン系化合物、亜硫酸系化合物およびその他の酸化物硫黄化合物等が挙げられる。
【００３４】
上記スルホン酸系化合物としては特に限定されず、例えば、スルホ安息香酸、スルホ安息香酸塩、スルホアントラキノン、スルホメタン、スルホエタン、スルホカルバミド、スルホ琥珀酸、スルホ琥珀酸エステル、スルホ酢酸、スルホサリチル酸、スルホシアヌル酸、スルホシアン、スルホシアン酸エステル、スルホニン、スルホビン酸、スルホフタル酸、スルホン酸アミド、スルホン酸イミド等、および、スルホカルボアニリド等のスルホカルボニル系化合物等を挙げることができる。
【００３５】
上記スルホン系化合物としては特に限定されず、例えば、スルホナール、スルホニルジ酢酸、スルホニルジフェニルメタン、スルホキシル酸、スルホキシル酸塩、スルホンアミド、スルホンイミド等、および、スルホニルクロリド系化合物等を挙げることができる。
【００３６】
上記亜硫酸系化合物としては特に限定されず、例えば、亜硫酸、亜硫酸アンモニウム、亜硫酸カリウム、亜硫酸ジエチル、亜硫酸ジメチル、亜硫酸水素ナトリウムおよび亜硫酸エステル化合物等を挙げることができる。
【００３７】
上記その他の酸化物硫黄化合物としては特に限定されず、例えば、スルホキシド等を挙げることができる。
【００３８】
上記硫化水素、その関連化合物としては特に限定されず、例えば、スルホニウム化合物、および、スルホニウム塩等を挙げることができる。
上記その他の硫黄化合物としては特に限定されず、例えば、ビスジスルフィド等を挙げることができる。
【００３９】
本発明の電解めっき液は、さらに、上記光沢剤を含有することにより、多層プリント配線板を製造する際にバイアホール用開口部を金属で完全に充填することができ、上記レベリング剤を含有することにより、同一層におけるバイアホールの上面と導体回路の上面とを略同一平面に形成することができる。
【００４０】
これは、上記光沢剤がバイアホール用開口部の低電流部分を活性化することにより、バイアホール用開口部へのめっき析出を加速させ、上記レベリング剤が導体回路表面に吸着することにより、導体回路表面でのめっきの析出を抑制するからである。
【００４１】
上記レベリング剤の配合量は、１〜１０００ｍｇ／ｌが望ましく、上記光沢剤の配合量は、０．１〜１００ｍｇ／ｌが望ましい。また、両者の配合比率は、２：１〜１０：１が望ましい。
【００４２】
上記レベリング剤の配合量が少なすぎると、導体回路表面へのレベリング剤の吸着量が少なく、導体回路へのめっき析出が速くなる。一方、レベリング剤の配合量が多すぎると、バイアホール用開口部底部へのレベリング剤の吸着量が多く、バイアホール用開口部へのめっき析出が遅くなる。
【００４３】
また、上記光沢剤の配合量が少なすぎると、バイアホール用開口部の底部の活性化ができなくなり、めっきによりバイアホール用開口部を金属で完全に充填することができない。一方、多すぎると、導体回路部分のめっきの析出が速くなり、導体回路上面とバイアホール上面に段差が生じてしまう。
【００４４】
このような構成の電解めっき液を用いる電解めっき法としては特に限定されず、以下に示す電解めっき法等を用いることができる。
即ち、一般的な電解めっき法である直流電解めっき法（ＤＣめっき法）や、カソード電流の供給および中断を交互に繰り返すことにより、電流を矩形波のパルス電流に制御する方法（ＰＣめっき法）、カソード電流の供給とアノード電流の供給とを交互に反転させて繰り返すことにより、周期的逆転波を用いて電流を制御するパルス−リバース電気めっき法（ＰＲめっき法）、カソード電流として高密度電流パルスと低密度電流パルスとを交互に印加する方法等を用いることができる。
これらのなかでは、多層プリント配線板を製造する際に、フィルドビアを形成するのに適しており、また、高価な電源装置や制御装置を必要としない点から直流電解めっき法が望ましい。
【００４５】
本発明のスルーホール充填用樹脂組成物を構成する樹脂としては、熱硬化性樹脂、熱可塑性樹脂を用いることができる。熱硬化性樹脂としては、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂から選ばれるいずれか少なくとも１種の樹脂がよい。熱可塑性樹脂としては、ポリテトラフルオロエチレン（ＰＴＦＥ）、４フッ化エチレン６フッ化プロピレン共重合体（ＦＥＰ）、４フッ化エチレンパーフロロアルコキシ共重合体（ＰＦＡ）等のフッ素樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリスルフォン（ＰＳＦ）、ポリフェニレンスルフィド（ＰＰＳ）、熱可塑型ポリフェニレンエーテル（ＰＰＥ）、ポリエーテルスルフォン（ＰＥＳ）、ポリエーテルイミド（ＰＥＩ）、ポリフェニレンスルフォン（ＰＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリオレフィン系樹脂から選ばれるいずれか少なくとも１種がよい。
【００４６】
特に、スルーホールの充填に用いられる最適樹脂としては、ビスフェノール型エポキシ樹脂およびノボラック型エポキシ樹脂から選ばれるいずれか少なくとも１種がよい。この理由は、ビスフェノール型エポキシ樹脂は、Ａ型、Ｆ型などの樹脂を適宜選択することにより、希釈溶媒を使用しなくともその粘度を調整でき、またノボラック型エポキシ樹脂は、高強度で耐熱性や耐薬品性に優れ、無電解めっき液のような強塩基性溶液中でも分解せず、また熱分解しないからである。前記ビスフェノール型エポキシ樹脂としては、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂から選ばれるいずれか少なくとも１種を用いることが望ましい。なかでも、ビスフェノールＦ型エポキシ樹脂は、低粘度で無溶剤で使用することができるため有利である。前記ノボラック型エポキシ樹脂としては、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂から選ばれるいずれか少なくとも１種を用いることが望ましい。このような樹脂の中で、ノボラック型エポキシ樹脂とビスフェノール型エポキシ樹脂を配合して用いる場合、その配合割合は、重量比で１／１〜１／100 が望ましい。この理由は、粘度の著しい上昇を抑制できる範囲だからである。
また、含有される無機粒子には、配合量は、１０〜８０vol％であることがよい。さらに望ましいのは、２０〜７０vol％である。
含有される無機粒子には、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物、ケイ素化合物のいずれか１種類以上が配合されていることがよい。アルミニウム化合物としては、例えばアルミナ、水酸化アルミニウムなどが挙げられる。カルシウム化合物としては、炭酸カルシウム、水酸化カルシウム、等が挙げられる。カリウム化合物としては、炭酸カリウム等が挙げられる。マグネシウム化合物としては、マグネシア、ドロマイト、塩基性炭酸マグネシウムなどが挙げられる。ケイ素化合物としては、シリカ、ゼオライトなどが挙げられる。
【００４７】
このような樹脂組成物に使用される硬化剤としては、イミダゾール系硬化剤、酸無水物硬化剤、アミン系硬化剤が望ましい。硬化収縮が小さいからである。硬化収縮を抑制することにより、充填材とそれを被覆する導体層との一体化してその密着性を向上させることができる。
【００４８】
また、このような樹脂組成物は、必要に応じて溶剤で希釈することができる。この溶剤としては、ＮＭＰ（ノルマルメチルピロリドン）、ＤＭＤＧ（ジエチレングリコールジメチルエーテル）、グリセリン、水、１−又は２−又は３−のシクロヘキサノール、シクロヘキサノン、メチルセルソルブ、メチルセルソルブアセテート、メタノール、エタノール、ブタノール、プロパノール、などがある。より望ましいのは、充填樹脂組成物中に、溶剤が含有させないのがよい。
【００４９】
本発明では、充填材が充填されるスルーホールの内壁導体表面に粗化層が形成されてなることが望ましい。この理由は、充填材とスルーホールとが粗化層を介して密着し隙間が発生しないからである。もし、充填材とスルーホールとの間に空隙が存在すると、その直上に電解めっきで形成される導体層は、平坦なものとならなかったり、空隙中の空気が熱膨張してクラックや剥離を引き起こしたりし、また一方で、空隙に水が溜まってマイグレーションやクラックの原因となったりする。この点、粗化層が形成されているとこのような不良発生を防止することができる。
【００５０】
また、本発明において、充填材を覆う導体層の表面には、スルーホール内壁の導体表面に形成した粗化層と同様の粗化層が形成されていることが有利である。この理由は、粗化層により層間樹脂絶縁層やバイアホールとの密着性を改善することができるからである。特に、導体層の側面に粗化層が形成されていると、導体層側面と層間樹脂絶縁層との密着不足によってこれらの界面を起点として層間樹脂絶縁層に向けて発生するクラックを抑制することができる。
【００５１】
このようなスルーホール内壁や導体層の表面に形成される粗化層の厚さは、0.1〜10μｍがよい。この理由は、厚すぎると層間ショートの原因となり、薄すぎると被着体との密着力が低くなるからである。この粗化層としては、スルーホール内壁の導体あるいは導体層の表面を、酸化（黒化）−還元処理して形成したもの、有機酸と第二銅錯体の混合水溶液で処理して形成したもの、あるいは銅−ニッケル−リン針状合金のめっき処理にて形成したものがよい。
【００５２】
これらの処理のうち、酸化（黒化）−還元処理による方法では、NaOH（20ｇ／ｌ）、NaClO₂（50ｇ／ｌ）、Na₃PO₄（15.0ｇ／ｌ）を酸化浴（黒化浴）、NaOH（2.7ｇ／ｌ）、NaBH₄（ 1.0ｇ／ｌ）を還元浴とする。
【００５３】
また、有機酸−第二銅錯体の水溶液を用いた処理では、スプレーやバブリングなどの酸素共存条件下で次のように作用し、導体回路である銅などの金属箔を溶解させる。
Ｃｕ＋［Ｃｕ（II）Ａ］ⁿ →［２Ｃｕ（Ｉ）Ａ］^n/2＋ｎ／４Ｏ₂ ＋ｎＡＨ（エアレーション）→［２Ｃｕ（II）Ａ］ⁿ ＋ｎ／２Ｈ₂ Ｏ
Ａは錯化剤（キレート剤として作用）、ｎは配位数である。
【００５４】
この処理で用いられる第二銅錯体は、アゾール類の第二銅錯体がよい。このアゾール類の第二銅錯体は、金属銅などを酸化するための酸化剤として作用する。アゾール類としては、ジアゾール、トリアゾール、テトラゾールがよい。なかでもイミダゾール、２−メチルイミダゾール、２−エチルイミダゾール、２−エチル−４−メチルイミダゾール、２−フェニルイミダゾール、２−ウンデシルイミダゾールなどがよい。このアゾール類の第二銅錯体の含有量は、１〜15重量％がよい。この範囲内にあれば、溶解性および安定性に優れるからである。
【００５５】
また、有機酸は、酸化銅を溶解させるために配合させるものである。具体例としては、ギ酸、酢酸、プロピオン酸、酪酸、吉草酸、カプロン酸、アクリル酸、クロトン酸、シュウ酸、マロン酸、コハク酸、グルタル酸、マレイン酸、安息香酸、グリコール酸、乳酸、リンゴ酸、スルファミン酸から選ばれるいずれか少なくとも１種がよい。この有機酸の含有量は、 0.1〜30重量％がよい。酸化された銅の溶解性を維持し、かつ溶解安定性を確保するためである。なお、発生した第一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体となって、再び銅の酸化に寄与する。また、有機酸に加えて、ホウフッ酸、塩酸、硫酸などの無機酸を添加してもよい。
【００５６】
この有機酸−第二銅錯体からなるエッチング液には、銅の溶解やアゾール類の酸化作用を補助するために、ハロゲンイオン、例えば、フッ素イオン、塩素イオン、臭素イオンなどを加えてもよい。このハロゲンイオンは、塩酸、塩化ナトリウムなどを添加して供給できる。ハロゲンイオン量は、0.01〜20重量％がよい。この範囲内にあれば、形成された粗化面と層間樹脂絶縁層との密着性に優れるからである。
【００５７】
この有機酸−第二銅錯体からなるエッチング液は、アゾール類の第二銅錯体および有機酸（必要に応じてハロゲンイオン）を、水に溶解して調製する。
【００５８】
また、銅−ニッケル−リンからなる針状合金のめっき処理では、硫酸銅１〜40ｇ／ｌ、硫酸ニッケル 0.1〜6.0 ｇ／ｌ、クエン酸10〜20ｇ／ｌ、次亜リン酸塩10〜100 ｇ／ｌ、ホウ酸10〜40ｇ／ｌ、界面活性剤0.01〜10ｇ／ｌからなる液組成のめっき浴を用いることが望ましい。
【００５９】
本発明では、層間樹脂絶縁層を熱硬化型樹脂シートを用いて形成することが好適である。熱硬化型樹脂シートには、難溶性樹脂、可溶性粒子、硬化剤、その他の成分が含有されている。それぞれについて以下に説明する。
【００６０】
本発明の製造方法において使用する熱硬化型樹脂シートは、酸または酸化剤に可溶性の粒子（以下、可溶性粒子という）が酸または酸化剤に難溶性の樹脂（以下、難溶性樹脂という）中に分散したものである。
なお、本発明で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
【００６１】
上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子（以下、可溶性樹脂粒子）、酸または酸化剤に可溶性の無機粒子（以下、可溶性無機粒子）、酸または酸化剤に可溶性の金属粒子（以下、可溶性金属粒子）等が挙げられる。これらの可溶性粒子は、単独で用いても良いし、２種以上併用してもよい。
【００６２】
上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、上記可溶性粒子の形状は、一様な形状であることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができるからである。
【００６３】
上記可溶性粒子の平均粒径としては、０．１〜１０μｍが望ましい。この粒径の範囲であれば、２種類以上の異なる粒径のものを含有してもよい。すなわち、平均粒径が０．１〜０．５μｍの可溶性粒子と平均粒径が１〜３μｍの可溶性粒子とを含有する等である。これにより、より複雑な粗化面を形成することができ、導体回路との密着性にも優れる。なお、本発明において、可溶性粒子の粒径とは、可溶性粒子の一番長い部分の長さである。
【００６４】
上記可溶性樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸あるいは酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、２種以上の樹脂の混合物からなるものであってもよい。
【００６５】
また、上記可溶性樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。上記ゴムとしては、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、（メタ）アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した（メタ）アクリロニトリル・ブタジエンゴム等が挙げられる。これらのゴムを使用することにより、可溶性樹脂粒子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸を用いて可溶性樹脂粒子を溶解する際には、強酸以外の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、比較的酸化力の弱い過マンガン酸塩でも溶解することができる。また、クロム酸を用いた場合でも、低濃度で溶解することができる。そのため、酸や酸化剤が樹脂表面に残留することがなく、後述するように、粗化面形成後、塩化パラジウム等の触媒を付与する際に、触媒が付与されなたかったり、触媒が酸化されたりすることがない。
【００６６】
上記可溶性無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物およびケイ素化合物からなる群より選択される少なくとも一種からなる粒子等が挙げられる。
【００６７】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられ、上記カリウム化合物としては、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、シリカ、ゼオライト等が挙げられる。これらは単独で用いても良いし、２種以上併用してもよい。
【００６８】
上記可溶性金属粒子としては、例えば、銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、マグネシウム、カルシウムおよびケイ素からなる群より選択される少なくとも一種からなる粒子等が挙げられる。また、これらの可溶性金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
【００６９】
上記可溶性粒子を、２種以上混合して用いる場合、混合する２種の可溶性粒子の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため樹脂フィルムの絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、樹脂フィルムからなる層間樹脂絶縁層にクラックが発生せず、層間樹脂絶縁層と導体回路との間で剥離が発生しないからである。
【００７０】
上記難溶性樹脂としては、層間樹脂絶縁層に酸または酸化剤を用いて粗化面を形成する際に、粗化面の形状を保持できるものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、これらの樹脂に感光性を付与した感光性樹脂であってもよい。感光性樹脂を用いることにより、層間樹脂絶縁層に露光、現像処理を用いてビア用開口を形成することできる。
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができるからである。
【００７１】
上記難溶性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。これらの樹脂は単独で用いてもよいし、２種以上を併用してもよい。
さらには、１分子中に、２個以上のエポキシ基を有するエポキシ樹脂がより望ましい。前述の粗化面を形成することができるばかりでなく、耐熱性等にも優れてるため、ヒートサイクル条件下においても、金属層に応力の集中が発生せず、金属層の剥離などが起きにくいからである。
【００７２】
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、２種以上を併用してもよい。それにより、耐熱性等に優れるものとなる。
【００７３】
本発明で用いる樹脂フィルムにおいて、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散されていることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができ、樹脂フィルムにビアやスルーホールを形成しても、その上に形成する導体回路の金属層の密着性を確保することができるからである。また、粗化面を形成する表層部だけに可溶性粒子を含有する樹脂フィルムを用いてもよい。それによって、樹脂フィルムの表層部以外は酸または酸化剤にさらされることがないため、層間樹脂絶縁層を介した導体回路間の絶縁性が確実に保たれる。
【００７４】
上記樹脂フィルムにおいて、難溶性樹脂中に分散している可溶性粒子の配合量は、樹脂フィルムに対して、３〜４０重量％が望ましい。可溶性粒子の配合量が３重量％未満では、所望の凹凸を有する粗化面を形成することができない場合があり、４０重量％を超えると、酸または酸化剤を用いて可溶性粒子を溶解した際に、樹脂フィルムの深部まで溶解してしまい、樹脂フィルムからなる層間樹脂絶縁層を介した導体回路間の絶縁性を維持できず、短絡の原因となる場合がある。
【００７５】
上記樹脂フィルムは、上記可溶性粒子、上記難溶性樹脂以外に、硬化剤、その他の成分等を含有していることが望ましい。
上記硬化剤としては、例えば、イミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、これらの硬化剤のエポキシアダクトやこれらの硬化剤をマイクロカプセル化したもの、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
【００７６】
上記硬化剤の含有量は、樹脂フィルムに対して０．０５〜１０重量％であることが望ましい。０．０５重量％未満では、樹脂フィルムの硬化が不十分であるため、酸や酸化剤が樹脂フィルムに侵入する度合いが大きくなり、樹脂フィルムの絶縁性が損なわれることがある。一方、１０重量％を超えると、過剰な硬化剤成分が樹脂の組成を変性させることがあり、信頼性の低下を招いたりしてしまうことがある。
【００７７】
上記その他の成分としては、例えば、粗化面の形成に影響しない無機化合物あるいは樹脂等のフィラーが挙げられる。上記無機化合物としては、例えば、シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂としては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラニン樹脂、オレフィン系樹脂等が挙げられる。これらのフィラーを含有させることによって、熱膨脹係数の整合や耐熱性、耐薬品性の向上などを図りプリント配線板の性能を向上させることができる。
【００７８】
また、上記樹脂フィルムは、溶剤を含有していてもよい。上記溶剤としては、例えば、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテートやトルエン、キシレン等の芳香族炭化水素等が挙げられる。これらは単独で用いてもよいし、２種類以上併用してもよい。
【００７９】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
[第１実施形態]
先ず、本発明の第１実施形態に係るパッケージ基板として用いられる多層プリント配線板の構成について、図８、図９及び図１０を参照にして説明する。図８は、本発明の第１実施形態に係るパッケージ基板１０の断面図を示している。図９は、図８中の同軸スルーホール６６を拡大して示す説明図である。図１０は、図８のＸ−Ｘ断面図である。
【００８０】
パッケージ基板１０は、コア基板３０の表面及び裏面にビルドアップ配線層８０Ａ、ビルドアップ配線層８０Ｂが形成されている。ビルドアップ配線層８０Ａ、ビルドアップ配線層８０Ｂは、導体回路５８及びバイアホール６０の形成された層間樹脂絶縁層４４と、導体回路１５８及びフィルドビア１６０の形成された層間樹脂絶縁層１４４とからなる。表面側のビルドアップ配線層８０Ａと裏面側のビルドアップ配線層８０Ｂとは、コア基板３０に形成された信号線として用いられる同軸スルーホール６６と、主としてアース線・電源線として用いられる導通用スルーホール３４とを介して接続されている。層間樹脂絶縁層１４４の上にはソルダーレジスト層７０が形成されており、ソルダーレジスト層７０の開口部７１を介して、導体回路１５８及びフィルドビア１６０に半田バンプ７６Ｕ、半田バンプ７６Ｄが形成されている。表面側の半田バンプ７６Ｕは、ＩＣチップ９０のパッド９２に接続されている。一方、裏面側の半田バンプ７６Ｄは、ドータボード９５のパッド９６に接続されている。
【００８１】
図９に示すように、同軸スルーホール６６は、外層スルーホール３６及び内層スルーホール６２から成る。外層スルーホール３６及び内層スルーホール６２は、上述したように表面側のビルドアップ配線層８０Ａと裏面側のビルドアップ配線層８０Ｂとを接続している。外層スルーホール３６は、コア基板３０の貫通孔３３の壁面に金属膜３８が形成されて成る。そして、外層スルーホール３６の内側には、外層樹脂絶縁層（外層樹脂充填剤）４２が形成されている。外層樹脂絶縁層４２の内側には、内層スルーホール６２が形成されている。
【００８２】
内層スルーホール６２の真上に蓋めっき層９４を形成し、蓋めっき層９４を介して内層スルーホール６２とフィルドビア１６０とを接続をしている。蓋めっき層９４を介在させることで、内層スルーホール６２と上層のフィルドビア１６０との接続性が向上する。そして、蓋めっき層９４によって、内層スルーホール６２の直上にフィルドビア１６０を配設できるため、配線長を短縮でき、高周波性能を向上させれる。
【００８３】
更に、フィルドビア１６０が、内層スルーホール６６に充填された内層樹脂充填剤６４の上に蓋めっき層９４を介して配置され、コア基板３０と内層樹脂充填剤６４との熱膨張差により応力を受けても、内部に金属を充填しており応力に耐え得る強度を備えるため、半田バンプ７６Ｕ、７６Ｄの剥離が発生しない。更に、平坦なフィルドビア１６０の上に半田バンプ７６Ｕ、７６Ｄを配設するため、半田バンプ内部にボイドが残らず、半田バンプの信頼性を高めることができる。
【００８４】
内層スルーホール６２は、金属層５０、無電解めっき膜５２、電解めっき膜５６の３層からなる。なお、２層で形成することも可能である。また、内層スルーホール６２の内側には、内層樹脂絶縁層（内層樹脂充填剤）６４が形成されている。信号線として用いられるスルーホール６６を外層スルーホール３６と内層スルーホール６２とを同軸構造とすることにより、スルーホール６６内での定在波や反射の発生を防ぐことが可能となる。
【００８５】
図１０に図８のＸ−Ｘ断面を示す。図１０中のＹ−Ｙが、図８の切断端面に相当する。本実施形態では、コア基板３０の中央部に主として同軸スルーホール６６を、外周部に主として単軸スルーホール（導通用スルーホール）３４を配置する。即ち、ＩＣチップの直下には、ＩＣチップ−ドータボード間の距離が最短になるように、反射、定在波の発生を防ぎ得る同軸スルーホール６６を高周波数の信号線（或いは電源線）として配置する。他方、外周部は、ＩＣチップ−ドータボード間の距離が遠くなるため、導通用スルーホール３４を配置し、相対的に低い周波数の信号線を配置する。このため、必要とする電気性能を達成しながら、信頼性が低く製造コストの高い同軸スルーホール６６の数を減らすことができるので、信頼性を高めることができ、更に、廉価に製造することが可能となる。
【００８６】
外層スルーホール３６の内側にある外層樹脂絶縁層４２、及び、内層スルーホール６２の内側にある内層樹脂絶縁層６４は、熱硬化性樹脂、硬化剤、無機粒子が配合された樹脂充填剤３９を充填することにより形成される。この樹脂充填剤３９は、少なくとも無機粒子を１０〜８０vol％の範囲で配合させているため、外層樹脂絶縁層４２と内層樹脂絶縁層６４とコア基板３０と層間絶縁層４４との熱膨張率を整合させ、熱収縮による応力集中を防止できる。したがって、クラックの発生を防止して、電気的接続性、信頼性の向上を可能にする。
【００８７】
なお、後述するように第１実施形態のパッケージ基板１０では、ドリルを用いてコア基板３０に垂直壁を有するスルーホール用貫通孔３３を形成して外層スルーホール３６を形成し、また、更に小径のドリルを用いて内層スルーホール６２を形成する。つまり、レーザではなく、ドリルを用いることで、外層スルーホール３６及び内層スルーホール６２がテーパ状になるのを防止し、外層スルーホール３６と内層スルーホール６２との間の絶縁層を形成する外層樹脂絶縁層（樹脂充填剤）４２の厚みを均一にする。これにより、外層のスルーホール３６と内層のスルーホール６２との間のでの短絡を防止し、電気的接続性、信頼性を向上させる。
【００８８】
特に、第１実施形態では、熱膨張率差によって内部でクラックが発生するのを防ぐため、外層スルーホール３６と内層スルーホール６２との間の外層樹脂絶縁層（樹脂充填剤）４２に、無機粒子を１０％以上含ませてある。このため、無機粒子を伝わってマイグレーションが起きやすく、短絡が発生し易いが、外層樹脂絶縁層（樹脂充填剤）４２の厚みを均一にすることで、外層のスルーホール３６と内層のスルーホール６２との間のでの短絡を防止する。
【００８９】
引き続き、第１実施形態に係る上記パッケージ基板１０の製造方法について図１〜図９を参照して説明する。ここでは、先ず、該パッケージ基板の製造方法に用いるＡ．樹脂充填剤の組成について説明する。
【００９０】
Ａ．樹脂充填剤の調製
〔熱硬化性樹脂▲１▼〕
ビスフェノールＦ型エポキシモノマー（油化シェル製、分子量310 、YL983U） 100重量部。
〔硬化剤▲２▼〕
イミダゾール硬化剤（四国化成製、2E4MZ-CN）6.5 重量部。
〔無機粒子▲３▼〕
シリカ（アドマテック製、CRS 1101−CE、ここで、使用するシリカは表面にシランカップリング剤がコーティングされた平均粒径 1.6μｍのSiＯ₂ 球状粒子、最大粒子の大きさは後述する内層銅パターンの厚み（15μｍ）以下とする） 170重量部。第１実施形態では、樹脂充填剤に添加する無機粒子は、上述したように１０〜８０vol％、ここでは、５０vol％にする。
上記ビスフェノールＦ型エポキシモノマー、イミダゾール硬化剤、シリカにレベリング剤（サンノプコ製、ペレノールＳ４）1.5 重量部を攪拌混合することにより、その混合物の粘度を23±１℃で５〜３０Ｐａ．Ｓに調整する。第１実施形態では、粘度５Ｐａ．Ｓに調整して得たものを用いる。
【００９１】
パッケージ基板の製造
（１）厚さ０．８mmのガラスエポキシ樹脂またはＢＴ（ビスマレイミド−トリアジン）樹脂からなる基板３０の両面に１２μｍの銅箔３１がラミネートされている銅張積層板３０Ａを出発材料とする（図１（Ａ））。なお、ＦＲ４、ＦＲ５、ガラスエポキシ樹脂などの補強材が含浸された基材などを用いることができる。
予め多層にしたコア基板を用いてもよい。
【００９２】
（２）この銅張積層板３０Ａをドリルで削孔し、直径２５０μｍの導通スルーホール用貫通孔３２と直径３５０μｍの外層スルーホール用貫通孔３３を形成する（図１（Ｂ））。レーザを用いて削孔してもよいが、テーパとなるのを防ぐためドリルを用いるのが好適である。本実施形態では、同軸スルーホールと通常のスルーホールとを混在させているため、それぞれを別々のドリルを用いて形成する。外層スルーホール用貫通孔３３の開口径は、２００〜４００μｍで形成するのがよい。特に望ましいのは、２５０〜３５０μｍである。また、導通スルーホール用貫通孔３２の開口径は、５０〜４００μｍで形成するのがよい。
【００９３】
（３）続いて、基板３０に無電解銅めっき処理を施し、導通用スルーホール３４及び外層スルーホール３６を形成する（図１（Ｃ））。さらに、銅箔３１にテンティング法やセミアディティブ法を用いて、基板３０の両面に内層銅パターン（金属膜）３８を形成する（図１（Ｄ））。
【００９４】
（４）内層銅パターン（金属膜）３８および導通用スルーホール３４、外層スルーホール３６を形成した基板３０を水洗いし、乾燥させる。その後、酸化浴（黒化浴）として、NaOH（２０ｇ／ｌ），NaClO₂ （５０ｇ／ｌ），Na₃PO₄（１５ｇ／ｌ）、還元浴として、NaOH（２．７ｇ／ｌ），NaBH₄ （１．０ｇ／ｌ）を用いた酸化−還元処理により、内層銅パターン（金属膜）３８および導通用スルーホール３４、外層スルーホール３６の表面に粗化層３４α、粗化層３６α、粗化層３８αを設ける。（図１（Ｅ））めっき、エッチング処理などによって、粗化層を形成してもよい。
【００９５】
（５）導通用スルーホール３４及び外層スルーホール３６に、上記Ａで調整した樹脂充填剤３９を印刷で充填させる（図２（Ａ））。導通用スルーホール３４及び外層スルーホール３６に上記Ａで調整した樹脂充填剤３９を充填することで、クラックの発生を防止して、電気的接続性、信頼性を向上させる。ここで、従来の充填剤（熱硬化性樹脂、熱可塑性樹脂、もしくはその樹脂複合体）をベースにして、有機樹脂フィラー、無機フィラー、金属フィラーなどを配合してコア基板と内層充填剤との熱膨張の整合を行ってもよい。この際、フィラーの配合量は、１０〜８０ｖｏｌ％であることが望ましい。８０度で３０分、充填剤を半硬化させた。半硬化させたのは、研磨し易くするためである。
【００９６】
（６）上記（５）の処理を終えた基板３０の片面をベルト研磨紙（三共理化学社製）を用いたベルトサンダー研磨により、下層導体回路（内層銅パターン）３８の表面や導通用スルーホール３４のランド３４ａ、外層スルーホール３６のランド３６ａ表面に樹脂充填剤３９が残らないように研磨を行う。ついで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行う。この工程を基板の他方の面についても同様に行う。そして、充填した樹脂充填剤３９を加熱硬化させて、導通用スルーホール３４内に樹脂絶縁層４０を、外層スルーホール３６内に外層樹脂絶縁層４２を形成する（図２（Ｂ））。バフ研磨のみで行ってもよい。
【００９７】
（７）次に、上記（６）の処理を終えた基板３０の両面に、上記（４）と同様に一旦平坦化された下層導体回路３８の表面と導通用スルーホール３４及び外層スルーホール３６のランド３４ａ、ランド３６ａ表面とを酸化−還元処理を施すことにより、下層導体回路３８の表面及びランド３４ａ、ランド３６ａ表面に粗化面３４β、粗化面３６β、粗化面３８βを形成する（図２（Ｃ））。
【００９８】
（８）上記（７）工程を終えた基板３０の両面に、厚さ５０μｍの可溶性フィラーを含む熱硬化型樹脂シートを温度５０〜１５０℃まで昇温しながら圧力５ｋｇ／ｃｍ²で真空圧着ラミネートし、層間樹脂絶縁層４４を設ける（図２（Ｄ））。層間樹脂絶縁層としては、熱硬化性樹脂、熱可塑性樹脂からなる樹脂あるいは、それらに感光性を有する基を置換した樹脂でもよい。具体例として、エポキシ樹脂、ポリフェノール樹脂、ポリイミド樹脂等のプリント配線板に使用されている樹脂がある。また、高周波領域において低誘電率である樹脂を用いてもよい。例えば、フッ素樹脂、オレフィン樹脂などが該当する。樹脂の真空圧着時の真空度は、１０ｍｍＨｇである。なお、ここでは樹脂フィルムを貼り付けて層間絶縁層を形成したが、印刷機を用いて、樹脂を塗布することにより層間絶縁層を形成してもよい。
【００９９】
（９）次に、層間樹脂絶縁層４４にバイアホールとなる開口４６を形成する（図３（Ａ））。ここでは、炭酸（ＣＯ₂）ガスレーザにて、ビーム径５ｍｍ、パルス幅１５μ秒、マスクの穴径０．８ｍｍ、１ショットの条件で層間樹脂絶縁層４４に直径８０μｍのバイアホール用開口４６を設ける。
【０１００】
（１０）径６０〜２００μｍのドリルを用いて、コア基板３０に形成された外層スルーホール３６の外層樹脂絶縁層４２及び層間樹脂絶縁層４４を貫通する内層スルーホール用貫通孔４８を形成する（図３（Ｂ））。第１実施形態では、先端にダイヤモンドチップを取り付けた１４５μｍ径のドリルを毎分１６回転させ、１５０μｍ径の貫通孔４８を穿設する。必要に応じて、内層スルーホール用貫通孔４８内のスミアを過マンガン酸などのウェットプロセスあるいはプラズマ、コロナ処理などのドライエッチング処理で除去する。内層スルーホール用貫通孔４８の径は、７５〜２００μｍで形成されるのがよい。特に望ましいのは、１００〜１５０μｍである。
第１実施形態では、ドリルを用いて垂直壁を有するスルーホール用貫通孔４８を形成するため、レーザと異なり内層スルーホールの形状がテーパ状になるのを防止できる。したがって、後述する工程で形成される内層スルーホールと外層スルーホールとの間で短絡の発生を防ぐことができる。
【０１０１】
（１１）次に、クロム酸、過マンガン酸塩などの酸化剤等に浸漬させることによって、層間樹脂絶縁層４４の粗化面４４αを設ける（図３（Ｃ）参照）。該粗化面４４αは、０．１〜５μｍの範囲で形成されることがよい。その一例として、過マンガン酸ナトリウム溶液５０ｇ／ｌ、温度６０℃中に５〜２５分間浸漬させることによって、２〜３μｍの粗化面４４αを設ける。上記以外には、層間樹脂絶縁層４４にプラズマ処理を行い、層間樹脂絶縁層４４の表層を粗化し、粗化面４４αを形成する。この際には、不活性ガスとしてアルゴンガスを使用し、電力２００Ｗ、ガス圧０．６Ｐａ、温度７０℃の条件で（プラズマ装置日本真空技術株式会社製ＳＶ−４５４０）、２分間プラズマ処理を実施する。
【０１０２】
（１２）層間樹脂絶縁層４４の表層および内層スルーホール用貫通孔４８にスパッタリングでＣｕ（又はＮｉ、Ｐ、Ｐｄ、Ｃｏ、Ｗ）の合金をターゲットした金属層５０を形成する（図３（Ｄ））。形成条件として、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分（プラズマ装置日本真空技術株式会社製ＳＶ−４５４０）で実施する。これにより、層間樹脂絶縁層４４の表層と内層スルーホール用貫通孔４８に合金層を形成させることができる。このときの金属層５０の厚みは、０．２μｍである。金属層５０の厚みとしては、０．１〜２μｍがよい。スパッタ以外には、蒸着、スパッタなどを行わないで、めっき層を形成させてもよい。あるいは、これらの複合体でもよい。
【０１０３】
めっきの一例を説明する。基板３０をコンディショニングし、アルカリ触媒液中で触媒付与を５分間行う。基板３０を活性化処理し、ロッシェル塩タイプの化学銅めっき浴で厚さ０．５μmの無電解めっき膜５２を付ける（図４（Ａ））。
化学銅メッキのメッキ条件：
ＣｕＳＯ₄・５Ｈ₂Ｏ 10ｇ／ｌ
ＨＣＨＯ８ｇ／ｌ
ＮａＯＨ 5ｇ／ｌ
ロッシェル塩 45ｇ／ｌ
添加剤 30ｍｌ／ｌ
温度 30℃
メッキ時間 18分
【０１０４】
（１３）金属膜５２上に、厚さ２０μｍの感光性フィルム（ドライフィルム）を貼り付けて、マスクを載置して、100 mJ／cm^２で露光、0.8 ％炭酸ナトリウムで現像処理し、厚さ２５μｍのめっきレジスト５４を設ける（図４（Ｂ））。
【０１０５】
（１４）次に、無電解めっき膜５２上のめっきレジスト５４の非形成部に下記条件で電解めっきを施し、電解めっき膜５６を形成する（図４（Ｃ））。電解めっき膜５６の厚みとしては、５〜２０μｍがよい。
【０１０６】
〔電解めっき水溶液〕
硫酸２．２４ｍｏｌ／ｌ
硫酸銅０．２６ｍｏｌ／ｌ
添加剤１９．５ｍｌ／ｌ
〔電解めっき条件〕
電流密度１Ａ／ｄｍ²
時間６５分
温度２２±２ ℃
【０１０７】
（１５）次いで、５０℃、４０ｇ／ｌのＮａＯＨ水溶液中でめっきレジスト５４を剥離除去する。その後、硫酸―過酸化水素水溶液を用い、エッチングにより、めっきレジスト５４下の金属層５０及び無電解めっき膜５２を除去して、層間樹脂絶縁層４４上に導体回路５８（バイアホール６０を含む）を形成し、外層スルーホール３６内に内層スルーホール６２を形成する。その後、導体回路５８、バイアホール６０及び内層スルーホール６２の表面に粗化処理を施す（図４（Ｄ））。
【０１０８】
（１６）次に、前述（４）〜（６）の工程と同様に、内層スルーホール６２内にも上記Ａで調整した樹脂充填剤を充填する。その後、樹脂充填剤３９を研磨する。研磨は、片面をバフ等の研磨材入りの不織布を用いて、内層層スルーホール６２のランド６２ａ表面に樹脂充填剤が残らないように研磨を行う。この工程を基板の他方の面についても同様に行う。そして、充填した樹脂充填剤３９を加熱硬化させて、内層スルーホール６２内に内層樹脂絶縁層６４を形成する（図５（Ａ））。これにより、外層スルーホール３６及び内層スルーホール６２から成る同軸スルーホール６６を形成する。第１実施形態では、樹脂充填剤３９への無機粒子の配合量を８０vol％以下にしてあるため、ベルトサンダー研磨などの機械研磨を行わずに容易に研磨を行うことができ、層間絶縁層４４を傷つけることなく、また、層間絶縁層４４の粗化面を失うことなく研磨することが可能になる。
【０１０９】
ここでは、樹脂充填剤３９を充填することによって内層スルーホール６２を形成したが、印刷によって形成することもできる。なお、従来の充填剤（熱硬化性樹脂、熱可塑性樹脂、もしくはその樹脂複合体）をベースにして、有機樹脂フィラー、無機フィラーなどを配合して層間絶縁層と外層充填剤との熱膨張の整合を行ってもよい。この際、配合量は、１０〜８０vol％、粘度は、５〜５０Ｐａ．Ｓであることが望ましい。また、上記Ａで整合した樹脂充填剤３９によって、外層樹脂絶縁層４２と内層樹脂絶縁層６４とコア基板３０と層間絶縁層４４との熱膨張率を整合して、熱収縮による応力集中を防止できる。したがって、クラックの発生を防止して、電気的接続性、信頼性の向上を可能にする。
【０１１０】
（１７）基板に無電解めっき用触媒を付与した後、無電解めっきを施し、無電解めっき膜６８を形成する（図５（Ｂ））。第１実施形態では、内層スルーホール６２内に充填される樹脂充填剤３９の無機粒子を８０vol％以下にしてあるため、触媒の付与量の低下や無電解めっき膜の反応停止を防止して、無電解めっき膜６８を適正に析出させることができる。
【０１１１】
（１８）次いで、基板に所定パターンのめっきレジスト６７を形成した後、電解めっきを施して、電解めっき膜６９を形成する（図５（Ｃ））。その後、めっきレジスト６７を剥離後、めっきレジスト６７下の無電解めっき膜６８をエッチングで除くことにより、内層スルーホール６２上に無電解めっき膜６８及び電解めっき膜６９からなる蓋めっき層９４を形成する（図５（Ｄ））。
【０１１２】
（１９）その後、蓋めっき層９４の表面を粗化した後、上層に層間樹脂絶縁層１４４を形成し、レーザによりバイアホール用開口１４６を穿設し、層間樹脂絶縁層１４４の表面を粗化する（図６（Ａ））。
【０１１３】
（２０）無電解めっきによって層間樹脂絶縁層１４４の表面に金属膜１５２を形成させる（図６（Ｂ））。金属膜１５２の厚みは０．１〜５μｍの範囲で形成するのがよい。その一例として、
［無電解めっき水溶液］
ＮｉＳＯ₄ ０．００３ｍｏｌ／ｌ
酒石酸０．２００ｍｏｌ／ｌ
ＨＣＨＯ０．０５０ｍｏｌ／ｌ
ＮａＯＨ０．１００ｍｏｌ／ｌ
α、α‘−ビピルジル１００ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ）０．１０ｇ／ｌ
３４℃の液温度で４０分間浸漬した。
【０１１４】
（２１）金属膜１５２上に、厚さ２５μｍの感光性フィルム（ドライフィルム）を貼り付けて、マスクを載置して、100 mJ／cm^２で露光、0.8 ％炭酸ナトリウムで現像処理し、めっきレジスト１５４を設ける。そして、無電解めっき膜１５２上のめっきレジスト１５４の非形成部に下記条件で電解めっきを施し、電解めっき膜１５６を形成する（図６（Ｃ））。電解めっき膜１５６の厚みとしては、５〜２０μｍがよい。
〔電解めっき水溶液〕
ＣｕＳＯ₄ ・５Ｈ₂ Ｏ２１０ｇ／ｌ
硫酸１５０ｇ／ｌ
Ｃｌ^- ４０ｍｇ／ｌ
ポリエチレングリコール３００ｍｇ／ｌ
ビスジスルフィド１００ｍｇ／ｌ
〔電解めっき条件〕
電流密度１．０Ａ／ｄｍ２
時間３５分
温度２５ ℃
ここでは、レベリング剤と光沢剤とからなる添加剤を含む電解めっき液を用いることにより、バイアホール用開口１４６を完全に金属で充填する。これにより、同一層におけるフィルドビア１６０上面と導体回路１５８の上面とを略同一平面にする。
【０１１５】
（２２）次いで、５０℃、４０ｇ／ｌのＮａＯＨ水溶液中でめっきレジスト１５４を剥離除去する。その後、硫酸―過酸化水素水溶液を用い、エッチングにより、めっきレジスト１５４下の無電解めっき膜１５２を除去して、層間樹脂絶縁層１４４上に導体回路１５８（フィルドビア１６０を含む）を形成する。その後、導体回路１５８、フィルドビア１６０の表面に粗化処理を施す（図６（Ｄ））。
【０１１６】
（２３）一方、ＤＭＤＧに溶解させた60重量％のクレゾールノボラック型エポキシ樹脂（日本化薬製）のエポキシ基50％をアクリル化した感光性付与のオリゴマー（分子量4000）を 46.67ｇ、メチルエチルケトンに溶解させた80重量％のビスフェノールＡ型エポキシ樹脂（油化シェル製、エピコート1001）15.0ｇ、イミダゾール硬化剤（四国化成製、商品名：２Ｅ４ＭＺ−ＣＮ）16ｇ、感光性モノマーである多価アクリルモノマー（日本化薬製、Ｒ604 ）３ｇ、同じく多価アクリルモノマー（共栄社化学製、DPE6A ） 1.5ｇ、に分散系消泡剤（サンノプコ社製、Ｓ−65）0.71ｇを混合し、さらにこの混合物に対して光開始剤としてのベンゾフェノン（関東化学製）を２ｇ、光増感剤としてのミヒラーケトン（関東化学製）を 0.2ｇ加えて、粘度を25℃で 2.0Pa・ｓに調整したソルダーレジスト組成物を得る。
なお、粘度測定は、Ｂ型粘度計（東京計器、 DVL-B型）で 60rpmの場合はローターNo.4、６rpm の場合はローターNo.3による。
【０１１７】
（２４）前述（２２）で得られたパッケージ基板の両面に、上記ソルダーレジスト組成物を20μｍの厚さで塗布する。次いで、70℃で20分間、70℃で30分間の乾燥処理を行った後、円パターン（マスクパターン）が描画された厚さ５mmのフォトマスクフィルムを密着させて載置し、1000mJ／cm^２の紫外線で露光し、DMTG現像処理する。そしてさらに、80℃で１時間、 100℃で１時間、 120℃で１時間、 150℃で３時間の条件で加熱処理し、半田パッド部分（バイアホールとそのランド部分を含む）に開口部７１を有するソルダーレジスト層７０（厚み20μｍ）を形成する（図７（Ａ））。ＩＣチップ接続の半田バンプを形成させる半田パッドは、開口径１００〜１７０μｍで開口させるのがよい。また外部端子接続のためＢＧＡ／ＰＧＡを配設させる半田パッドは開口径３００〜６５０μｍで開口させるのがよい。
【０１１８】
（２５）その後、塩化ニッケル2.3 ×10^−１ｍｏｌ／ｌ、次亜リン酸ナトリウム2.8 ×10^−１ｍｏｌ／ｌ、クエン酸ナトリウム1.6 ×10^−１ｍｏｌ／ｌ、からなるｐＨ＝４．５の無電解ニッケルめっき液に、20分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成する。その後、表層には、シアン化金カリウム7.6 ×10^−３ｍｏｌ／ｌ、塩化アンモニウム1.9 ×10^−１ｍｏｌ／ｌ、クエン酸ナトリウム1.2 ×10^−１ｍｏｌ／ｌ、次亜リン酸ナトリウム1.7 ×10^−１ｍｏｌ／ｌからなる無電解金めっき液に80℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ0.03μｍの金めっき層７４を形成する（図７（Ｂ））。
【０１１９】
（２６）そして、ソルダーレジスト層７０の開口部７１と相対した開口９８ａの形成されたマスク９８を、ソルダーレジスト層７０に載置する。次いで、ソルダーレジスト層７０の開口部７１へＳｎ／Ａｇ（Ｓｎ／Ａｇ／ＣｕまたはＳｎ／Ｓｂ）からなる低融点金属のペースト７６αを充填する（図７（Ｃ））。この低融点金属は、Ｐｂを含まない合金を用いているため、環境に悪影響を与えることがない。また、開口部７１は、表面が平坦に近い形状のフィルドビア１６０上に形成されている。したがって、高粘度である低融点金属のペースト７６αを開口部７１に充填する際に、ボイドが発生することがない。
【０１２０】
（２７）続いて、低融点金属のペースト７６αをリフローして、半田バンプ７６Ｕ、７６Ｄを形成する（図７（Ｄ））。このリフローの際にも、フィルドビア１６０の窪みの深さが浅いため（１０μｍ未満、更に好適には５μｍ未満）、窪み内にボイドが残っていても、外部に抜ける。
【０１２１】
完成したパッケージ基板１０の半田バンプ７６Ｕに、ＩＣチップ９０のパッド９２が対応するように載置し、リフローを行いＩＣチップ９０を搭載する。このＩＣチップ９０を搭載したパッケージ基板１０を、ドータボード９５側のパッド９６に対応するように載置してリフローを行い、ドータボード９５へ取り付ける（図８参照）。これにより、半田バンプが配設され、外層スルーホールと内層スルーホールとを同軸構造としたスルーホール６６を有するパッケージ基板１０を得ることができる。ここでは、ドータボードとの接続側にも半田バンプ７６Ｄを配設したが、この代わりにＢＧＡを配設することも可能である。
【０１２２】
パッケージ基板１０のスルーホール６６を充填している樹脂充填剤３９に無機粒子を１０〜８０％配合することによって、熱収縮による応力の発生を防止できる。したがって、導体部分にクラックが発生するのを防止できるため、電気的接続性、信頼性の向上を可能にする。
【０１２３】
本発明の第１実施形態に係るパッケージ基板１０の製造方法について、半田バンプを配設した場合を例示したが、図１１に示すようにＰＧＡを配設してもよい。ＰＧＡを配設した場合も（１）〜（２５）までの工程は同様である。それ以降の工程について説明する。まず、基板の下面側（ドータボード、マザーボードとの接続面）となる開口部７１内に導電性接着剤７８として半田ペーストを印刷する。次に、導電性接続ピン９７を適当なピン保持装置に取り付けて支持し、導電性接続ピン９７の固定部９７Ａを開口部７１内の導電性接着剤７８に当接させる。そしてリフローを行い、導電性接続ピン９７を導電性接着剤７８に固定する。また、導電性接続ピン９７の取り付け方法としては、導電性接着剤７８をボール状等に形成したものを開口部７１内に入れる、あるいは、固定部９７Ａに導電性接着剤７８を接合させて導電性接続ピン９７Ｕを取り付け、その後にリフローさせてもよい。なお、上面の開口部７１には、半田バンプ７６を設ける。これにより、ＰＧＡが配設され、外層スルーホールと内層スルーホールとを同軸構造としたスルーホール６６を有するパッケージ基板１０を得ることができる。改変例においても、平坦なフィルドビア１６０上に導電性接着剤７８を介して導電性接続ピン９７を取り付けるため、導電性接着剤７８の内部にボイドが残らず、導電性接続ピン９７の接続信頼性が高い。
【０１２４】
[第２実施形態]
第２実施形態に係るパッケージ基板の構成を図１２に示し、図１３に図１２中の同軸スルーホール６６を拡大して示す。第２実施形態のパッケージ基板は、第１実施形態とほぼ同様である。但し、第１実施形態では、内層スルーホール６６内に内層樹脂絶縁層（樹脂充填剤）６４が充填された。これに対して、第２実施形態では、内層スルーホール６６が銅めっきにより全て充填されている。なお、蓋めっき層９４は省略してもよい。
【０１２５】
この第２実施形態の構成では、小径の内層スルーホール内で断線の生じる可能性を低下させることができる。内層スルーホール６６内に樹脂充填剤を配設しないため、樹脂充填剤とコア基板３０との間の応力差が発生することがない。
【０１２６】
なお、上述した第１、第２実施形態では、スルーホール６６を同軸としたが、スルーホール６６の外層スルーホール３６と内層スルーホール６６とを別々の信号線として用いることも可能である。この場合には、コア基板の配線密度を高めることができる。また、上述した第１、第２実施形態では、外層スルーホール３６と内層スルーホール６６により同軸構造としたが、外層スルーホール３６と内層スルーホール６６との間の外層樹脂充填剤として、高誘電率の樹脂を配設することでコンデンサとして用いることも可能である。
【０１２７】
第１、第２実施形態のパッケージ基板について、高温高湿（８５℃、湿度８５％）条件下に２００時間晒して信頼性評価を行った。電気特性においても問題を起こさなかった。その理由は、半田バンプとバンプ下の金属層であるフィルドビアとの間に、湿度が入り込んでも、フィルド状になっているので、湿分が残留する箇所がなく、電気特性に問題が起きず、電気接続性が確保できたと考えられる。
【０１２８】
【発明の効果】
以上記述したように本発明では、同軸スルーホールを備えるため、スルーホールで定在波や反射が発生せず多層プリント配線板の電気特性を高めることができる。更に、フィルドビアが、内層スルーホールに充填された内層樹脂充填剤の上に蓋めっき層を介して配置され、熱膨張差により応力を受けても、内部に金属を充填しており応力に耐え得る強度を備えるため、半田バンプの剥離が発生しない。更に、平坦なフィルドビアの上に半田バンプを配設するため、半田バンプの内部にボイドが残らず、半田バンプの信頼性を高めることができる。
【０１２９】
一方、コア基板の中央部に主として同軸スルーホールを、外周部に主として単軸スルーホールを配置するため、必要とする電気性能を達成しながら、信頼性が低く製造コストの高い同軸スルーホールの数を減らすことができるため、信頼性を高めることができ、更に、廉価に製造することができる。
【０１３０】
特に、本発明では、ドリルを用いて垂直壁を有するスルーホール用貫通孔を形成することで、スルーホールがテーパ状になるのを防止し、外層スルーホールと内層スルーホールとの間の絶縁層を形成する外層樹脂充填剤の厚みを均一にできる。このため、外層のスルーホールと内層のスルーホールとの間のでの短絡を防止でき、信頼性が向上する。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）は、本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図３】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図４】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図５】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図６】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図７】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図８】本発明の第１実施形態に係るパッケージ基板にＩＣチップを搭載し、ドータボードに取り付けた状態を示す断面図である。
【図９】図８中の同軸スルーホールの構成を拡大して示す説明図である。
【図１０】図８に示すパッケージ基板のＸ−Ｘ断面図である。
【図１１】本発明の第１実施形態の改変例に係るパッケージ基板の断面図である。
【図１２】本発明の第２実施形態に係るパッケージ基板の断面図である。
【図１３】図１２中の同軸スルーホールの構成を拡大して示す説明図である。
【符号の説明】
３０コア基板
３４導通用スルーホール（単軸スルーホール）
３６外層スルーホール
３８内層銅パターン
３９樹脂充填剤
４０樹脂絶縁層
４２外層樹脂絶縁層
４４層間樹脂絶縁層
４８内層スルーホール用貫通孔
５０金属層
５２無電解めっき膜
５６電解めっき膜
５８導体回路
６０バイアホール
６２内層スルーホール
６４内層樹脂絶縁層
６６同軸スルーホール
７０ソルダーレジスト層
７１開口部
７２ニッケルめっき層
７４金めっき層
７６Ｕ、７６Ｄ半田バンプ
７８導電性接着剤
８０Ａ、８０Ｂビルドアップ配線層
９０ＩＣチップ
９２固定部
９４蓋めっき層
９７導電性接続ピン
１４４層間樹脂絶縁層
１５８導体回路
１６０フィルドビア[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer printed wiring board in which the front and back are electrically connected through a through hole, and in particular, it is constructed by alternately building up a resin insulating layer and a conductor circuit layer to mount an electronic component such as an IC chip. The present invention relates to a multilayer printed wiring board that can be suitably used for a package substrate to be placed.
[0002]
[Prior art]
As the frequency of signals increases, printed wiring board materials are required to have a low dielectric constant and a low dielectric loss tangent. For this reason, the mainstream of printed wiring board materials is shifting from ceramic to resin.
[0003]
The resin multilayer printed wiring board constituting the package substrate is configured by alternately laminating wiring layers and interlayer resin insulating layers on the core substrate, and the upper layer side and the lower layer are formed by through holes formed in the core substrate. Take a connection with the side. The core substrate has a thickness of about 1 mm, and the interlayer resin insulation layer is formed to a thickness of several tens of μm.
[0004]
Due to the higher frequency of IC chips, package substrates are required to reduce standing waves and reflections on signal lines. For this reason, even with resin multilayer printed wiring boards, similar to the ceramic multilayer package substrate, the wiring between the layers is made into a microstripline structure and a stripline structure to match the electrical characteristics such as the impedance of the wiring. is doing.
[0005]
On the other hand, the stripline structure cannot be formed by a through hole that penetrates a core substrate having a thickness of 1 mm, not a wiring, so that standing waves and reflections are generated, and the operation tends to become unstable. For this reason, Japanese Patent Application Laid-Open No. 2000-68648 proposes a technique in which a through hole has a coaxial structure including an inner layer through hole and an outer layer through hole. In Japanese Patent Laid-Open No. 2000-68648, a connection pad is disposed on the inner layer through hole, and a via hole is formed on the connection pad.
[0006]
[Problems to be solved by the invention]
However, in the configuration of Japanese Patent Laid-Open No. 2000-68648, the via hole on the through hole of the coaxial structure tends to concentrate stress due to the thermal contraction of the substrate, and the solder bump connection reliability is low when a heat cycle is applied. There is. That is, since the shield multilayer board (core substrate) has a low coefficient of thermal expansion, a large stress is not applied to the via hole arranged on the shield multilayer board. On the other hand, the via hole on the coaxial through hole is arranged on the insulator (epoxy resin) filled in the inner layer through hole via the connection pad, and the thermal expansion coefficient of the insulator (epoxy resin) is reduced by the shield multilayer board. Therefore, it is stressed by the difference in thermal expansion between the insulator and the shield multilayer board. Here, due to the stress, an inward moment is generated in the concave via hole, and peeling of the solder bump is expected.
[0007]
Further, in the via hole, when a solder bump is formed of a low melting point metal not containing Pb, a void is taken in and peeled off at the manufacturing stage, and a crack is generated. That is, solder is an alloy made of Sn / Pb, and Pb contained in the solder has an adverse effect on the environment. Therefore, it is required to use a low melting point metal not containing Pb. When bumps are formed using a low melting point metal that does not contain Pb, voids are generated in and near the recesses of the via hole when the paste of the low melting point metal is filled in the opening of the via hole. Thereafter, even if reflow is performed, the void in the gap of the via hole remains because the viscosity of the low melting point metal is high. The void remaining in the via hole diffuses or expands due to heat generated during the operation of the IC chip. Due to the diffusion or expansion of the voids, the low melting point metal bumps or conductive pads may be peeled off and cracks may be caused, leading to failure. Therefore, when forming a bump on the via hole using a low melting point metal not containing Pb, it is expected that the connection reliability with the IC chip is lowered.
[0008]
In JP-A-2000-68648, since the inner layer through hole and the outer layer through hole are formed by the laser, the opening diameter on the laser incident side is large and the opening diameter on the opposite side is small. The through hole is tapered. For this reason, if the center between the outer layer through hole and the inner layer through hole is slightly shifted, the gap between the outer layer through hole and the inner layer through hole is likely to be uneven, and the gap between the outer layer through hole and the inner layer through hole is likely to be uneven. There is concern about the insulation reliability.
[0009]
The present invention has been made in order to solve the above-described problems, and an object of the present invention is to provide a multilayer print in which standing waves and reflections do not occur in the through holes and the connection reliability to the outside is high. It is to propose a wiring board.
[0010]
[Means for Solving the Problems]
  In order to solve the above-described problem, claim 1 is a multilayer printed wiring board in which an interlayer insulating layer and a conductor circuit are laminated on both surfaces of a core substrate in which a through hole is formed.
  A coaxial through hole comprising an outer layer through hole formed in the wall surface of the through hole of the core substrate and an inner layer through hole formed by applying an outer layer resin filler in the outer layer through hole,
  The inner layer through hole is made of a plating filled in a through hole provided inside the outer layer resin filler, and a filled via is disposed immediately above at least a part of the inner layer through hole.,
  The core substrate is provided with a uniaxial through hole that does not have an inner layer through hole, and the coaxial through hole is mainly disposed in the central portion of the core substrate, and the uniaxial through hole is mainly disposed in the outer peripheral portion. Features.
[0011]
According to the first aspect, since the coaxial through-hole is provided, the standing wave and the reflection are not generated in the through-hole, and the electrical characteristics of the multilayer printed wiring board can be enhanced.
In addition, a filled via is formed on the inner layer through hole. In other words, since a via hole can be formed immediately above the through hole, the wiring length can be shortened and the high frequency performance can be improved.
Furthermore, since the solder bump is disposed on the flat filled via, no void remains in the solder bump, and the reliability of the solder bump can be improved. Further, the electrical connectivity is not deteriorated.
[0015]
  Claim1Then, since the coaxial through hole is provided, the standing wave and reflection do not occur in the through hole, and the electrical characteristics of the multilayer printed wiring board can be enhanced.
  Further, a lid plating layer is formed on the inner layer through hole, and a via hole is formed on the lid plating layer. In other words, by providing a conductive lid plating layer on the inner layer through hole, a via hole can be formed immediately above the through hole, so that the wiring length can be shortened and the high frequency performance can be improved.
  On the other hand, a coaxial through hole is mainly arranged at the center of the core substrate, and a uniaxial through hole is mainly arranged at the outer periphery, so that the number of coaxial through holes with low reliability and high manufacturing cost is achieved while achieving the required electrical performance. Therefore, the reliability can be improved and the manufacturing can be made at a low cost.
[0017]
  Claim3Then, the resin filler with which the outer layer through-hole and the inner layer through-hole are filled contains 10 to 80% by volume of inorganic particles. By setting the blending amount of the inorganic particles to 10 vol% or more, the thermal expansion coefficient of the resin filler, the thermal expansion coefficient of the resin substrate forming the core substrate, and the thermal expansion coefficient of the resin film that is the interlayer resin insulating layer And no stress due to thermal shrinkage difference is generated even under heat cycle conditions. Therefore, it is possible to prevent the occurrence of cracks in the conductor portion near the boundary between the resin substrate and the resin film, and to improve the electrical connectivity and reliability. The resin film constituting the interlayer resin insulation layer contains soluble particles that form a roughened surface by a roughening treatment, but the thermal expansion coefficient is adjusted by setting the blending amount of the inorganic particles of the resin filler to 80 vol% or less. Can be consistent.
[0018]
  Claim4Then, the low melting point metal for forming the solder bump on the filled via is an alloy composed of Sn / Ag, Sn / Ag / Cu, and Sn / Sb. That is, since Pb is not included, there is no adverse effect on the environment. Then, when filling the via hole with a paste having a low melting point metal that does not contain Pb, the formation of voids can be prevented and the reliability of solder bumps can be improved by using filled vias having no recesses.
[0019]
  Claim5In the present invention, the depth of the depression formed on the surface of the filled via is less than 10 μm.
  That is, when the filled via is formed, a minute depression is formed on the surface of the filled via. If the depth of the dent is less than 10 μm, the filled via surface has a nearly flat shape. Since the filled via surface has a nearly flat shape, no void is generated on the filled via when a paste having a low melting point metal containing no lead is filled on the filled via. Therefore, connection reliability with the IC chip can be improved.
[0020]
  Claim6In this invention, the depth of the depression formed on the surface of the filled via is less than 5 μm.
  That is, when the filled via is formed, a minute depression is formed on the surface of the filled via. If the depth of the recess is less than 5 μm, the filled via surface has a shape that is nearly flat. Since the filled via surface has a nearly flat shape, no void is generated on the filled via when a paste having a low melting point metal containing no lead is filled on the filled via. Therefore, connection reliability with the IC chip can be improved.
[0021]
In the present invention, when a filled via (a via hole in which the via hole opening is completely filled with metal and the upper surface of the via hole and the upper surface of the conductor circuit in the same layer are substantially in the same plane) is formed, By using an electroplating solution containing an additive composed of an agent and a brightener in a specific ratio, the via hole opening is completely filled with metal. Thereby, the upper surface of the via hole and the upper surface of the conductor circuit in the same layer are made substantially flush.
[0022]
That is, the electrolytic plating solution of the present invention is an electrolytic plating solution used for manufacturing a multilayer printed wiring board in which a resin insulating layer and a conductive circuit are sequentially laminated on a substrate on which a conductive circuit is provided. / L copper sulfate, 30 to 200 g / l sulfuric acid, 25 to 90 mg / l chloride ion, and 1 to 1000 mg / l additive comprising at least a leveling agent and a brightener .
[0023]
Further, it is desirable to use at least one selected from the group consisting of polyethylene, derivatives thereof, gelatin and derivatives thereof as the leveling agent, and as the brightening agent, oxide sulfur, its related compounds, hydrogen sulfide, its related It is desirable to use at least one selected from the group consisting of compounds and other sulfur compounds.
[0024]
In the above electrolytic plating solution, if the concentration of copper sulfate is less than 50 g / l, filled vias cannot be formed, and if it exceeds 300 g / l, the variation in plating film thickness increases.
Further, when the concentration of sulfuric acid is less than 30 g / l, the liquid resistance increases, so that plating deposition is difficult to occur.
On the other hand, when the chlorine ion concentration is less than 25 mg / l, the gloss of the plating film is lowered, and when it exceeds 90 mg / l, the anode is hardly dissolved.
[0025]
By using an electrolytic plating solution having such a composition, a filled via can be formed regardless of the opening diameter of the via hole, the material and thickness of the resin insulating layer, and the presence or absence of a roughened surface of the resin insulating layer.
[0026]
In addition, when manufacturing the multilayer printed wiring board, if the electrolytic plating solution is used, the electrolytic plating solution contains copper ions at a high concentration, so that copper ions are sufficiently supplied to the opening for the via hole. In addition, the opening for the via hole can be plated at a plating speed of 40 to 100 μm / hour, and the electrolytic plating process can be speeded up.
[0027]
Further, since the electrolytic plating solution contains sulfuric acid at a high concentration, the solution resistance during plating can be lowered. Therefore, the current density is increased, and the growth of the plating film in the via hole opening is not hindered, which is suitable for forming a filled via structure.
[0028]
A desirable composition of the electrolytic plating solution is 100 to 250 g / l of copper sulfate, 50 to 150 g / l of sulfuric acid, 30 to 70 mg / l of chlorine ions, and 1 to 600 mg / l of at least a leveling agent and a brightener. The composition containing 1 additive.
[0029]
The said additive should just consist of a leveling agent and a brightener at least, and may contain the other component.
[0030]
As the leveling agent, for example, it is desirable to use at least one selected from the group consisting of polyethylene, derivatives thereof, gelatin and derivatives thereof.
[0031]
The polyethylene derivative is not particularly limited, and examples thereof include polyethylene isophthalate, polyethyleneimine, polyethylene oxide, polyethylene glycol, polyethylene glycol ester, polyethylene glycol ether, polyethylene sulfide, and polyether.
Among these, it is desirable to use polyethylene glycol or gelatin. This is because the versatility is high and there is no damage to the resin insulating layer or the metal film.
[0032]
Moreover, as said brightener, it is desirable to use at least 1 sort (s) selected from the group which consists of oxide sulfur, its related compound, hydrogen sulfide, its related compound, and another sulfur compound, for example.
[0033]
It does not specifically limit as said oxide sulfur and its related compound, For example, a sulfonic acid type compound, a sulfone type compound, a sulfite type compound, other oxide sulfur compounds, etc. are mentioned.
[0034]
The sulfonic acid compound is not particularly limited. For example, sulfobenzoic acid, sulfobenzoate, sulfoanthraquinone, sulfomethane, sulfoethane, sulfocarbamide, sulfosuccinic acid, sulfosuccinic acid ester, sulfoacetic acid, sulfosalicylic acid, sulfocyanuric acid Sulphocyan, sulphonic acid ester, sulphonine, sulphovic acid, sulphophthalic acid, sulphonic acid amide, sulphonic acid imide and the like, and sulphocarbonyl compounds such as sulphocarboanilide.
[0035]
The sulfone compound is not particularly limited, and examples thereof include sulfonal, sulfonyldiacetic acid, sulfonyldiphenylmethane, sulfoxylic acid, sulfoxylate, sulfonamide, sulfonimide, and sulfonyl chloride compounds.
[0036]
The sulfite compound is not particularly limited, and examples thereof include sulfite, ammonium sulfite, potassium sulfite, diethyl sulfite, dimethyl sulfite, sodium hydrogen sulfite, and a sulfite ester compound.
[0037]
It does not specifically limit as said other oxide sulfur compound, For example, a sulfoxide etc. can be mentioned.
[0038]
The hydrogen sulfide and its related compounds are not particularly limited, and examples thereof include a sulfonium compound and a sulfonium salt.
The other sulfur compound is not particularly limited, and examples thereof include bisdisulfide.
[0039]
The electrolytic plating solution of the present invention further contains the above brightener, so that when the multilayer printed wiring board is produced, the via hole opening can be completely filled with metal, and contains the above leveling agent. Thereby, the upper surface of the via hole and the upper surface of the conductor circuit in the same layer can be formed in substantially the same plane.
[0040]
This is because the brightener activates the low current portion of the via hole opening, thereby accelerating the plating deposition on the via hole opening, and the leveling agent is adsorbed on the surface of the conductor circuit. This is because the deposition of plating on the circuit surface is suppressed.
[0041]
The amount of the leveling agent is desirably 1 to 1000 mg / l, and the amount of the brightener is desirably 0.1 to 100 mg / l. Moreover, as for the mixture ratio of both, 2: 1-10: 1 are desirable.
[0042]
When the amount of the leveling agent is too small, the amount of the leveling agent adsorbed on the surface of the conductor circuit is small, and the plating deposition on the conductor circuit is accelerated. On the other hand, when the amount of the leveling agent is too large, the amount of the leveling agent adsorbed on the bottom of the via hole opening is large, and the plating deposition on the via hole opening is delayed.
[0043]
If the amount of the brightener is too small, the bottom of the via hole opening cannot be activated, and the via hole opening cannot be completely filled with metal by plating. On the other hand, when the amount is too large, the deposition of the plating on the conductor circuit portion is accelerated, and a step is generated between the upper surface of the conductor circuit and the upper surface of the via hole.
[0044]
The electrolytic plating method using the electrolytic plating solution having such a configuration is not particularly limited, and the following electrolytic plating method and the like can be used.
That is, a direct current electrolytic plating method (DC plating method) which is a general electrolytic plating method, and a method of controlling current to a rectangular wave pulse current by alternately repeating supply and interruption of a cathode current (PC plating method) The cathode current supply and the anode current supply are alternately inverted and repeated to control the current using a periodic reverse wave, and the pulse-reverse electroplating method (PR plating method), the cathode current is a high-density current For example, a method of alternately applying a pulse and a low-density current pulse can be used.
Among these, the DC electrolytic plating method is desirable because it is suitable for forming filled vias when manufacturing a multilayer printed wiring board, and does not require an expensive power supply device or control device.
[0045]
As the resin constituting the through-hole filling resin composition of the present invention, a thermosetting resin or a thermoplastic resin can be used. As the thermosetting resin, at least one resin selected from an epoxy resin, a polyimide resin, and a phenol resin is preferable. Examples of the thermoplastic resin include fluororesins such as polytetrafluoroethylene (PTFE), tetrafluoroethylene hexafluoropropylene copolymer (FEP), tetrafluoroethylene perfluoroalkoxy copolymer (PFA), polyethylene terephthalate ( PET), polysulfone (PSF), polyphenylene sulfide (PPS), thermoplastic polyphenylene ether (PPE), polyether sulfone (PES), polyetherimide (PEI), polyphenylene sulfone (PPES), polyethylene naphthalate (PEN) , Polyether ether ketone (PEEK), and at least one selected from polyolefin resins are preferable.
[0046]
In particular, the optimum resin used for filling the through holes is preferably at least one selected from bisphenol type epoxy resins and novolac type epoxy resins. This is because the viscosity of the bisphenol type epoxy resin can be adjusted without using a diluting solvent by appropriately selecting a resin such as A type or F type, and the novolac type epoxy resin has high strength and heat resistance. In addition, it is excellent in chemical resistance and does not decompose even in a strongly basic solution such as an electroless plating solution, nor does it thermally decompose. As the bisphenol type epoxy resin, it is desirable to use at least one selected from bisphenol A type epoxy resin and bisphenol F type epoxy resin. Among them, the bisphenol F type epoxy resin is advantageous because it can be used without a solvent at a low viscosity. As the novolac type epoxy resin, it is desirable to use at least one selected from a phenol novolak type epoxy resin and a cresol novolak type epoxy resin. Among such resins, when a novolac type epoxy resin and a bisphenol type epoxy resin are blended and used, the blending ratio is preferably 1/1 to 1/100 by weight. This is because the increase in viscosity can be suppressed.
Moreover, it is good that a compounding quantity is 10-80 vol% in the inorganic particle to contain. More desirable is 20 to 70 vol%.
The inorganic particles to be contained preferably contain one or more of an aluminum compound, a calcium compound, a potassium compound, a magnesium compound, and a silicon compound. Examples of the aluminum compound include alumina and aluminum hydroxide. Examples of the calcium compound include calcium carbonate and calcium hydroxide. Examples of the potassium compound include potassium carbonate. Examples of magnesium compounds include magnesia, dolomite, basic magnesium carbonate and the like. Examples of the silicon compound include silica and zeolite.
[0047]
As the curing agent used in such a resin composition, an imidazole curing agent, an acid anhydride curing agent, and an amine curing agent are desirable. This is because curing shrinkage is small. By suppressing the curing shrinkage, the filler and the conductor layer covering it can be integrated and the adhesion can be improved.
[0048]
Moreover, such a resin composition can be diluted with a solvent as needed. As this solvent, NMP (normal methyl pyrrolidone), DMDG (diethylene glycol dimethyl ether), glycerin, water, 1- or 2- or 3-cyclohexanol, cyclohexanone, methyl cellosolve, methyl cellosolve acetate, methanol, ethanol, butanol , Propanol, etc. More preferably, the solvent should not be contained in the filled resin composition.
[0049]
In the present invention, it is desirable that a roughened layer is formed on the inner wall conductor surface of the through hole filled with the filler. This is because the filler and the through hole are in close contact with each other through the roughened layer and no gap is generated. If there is a gap between the filler and the through hole, the conductor layer formed by electroplating directly above it will not be flat, or the air in the gap will thermally expand and crack or peel off. On the other hand, water accumulates in the voids and causes migration and cracks. In this respect, the occurrence of such a defect can be prevented if the roughened layer is formed.
[0050]
In the present invention, it is advantageous that a roughening layer similar to the roughening layer formed on the conductor surface of the inner wall of the through hole is formed on the surface of the conductor layer covering the filler. This is because the roughened layer can improve the adhesion with the interlayer resin insulation layer and via hole. In particular, when a roughened layer is formed on the side surface of the conductor layer, cracks generated toward the interlayer resin insulating layer starting from these interfaces due to insufficient adhesion between the side surface of the conductor layer and the interlayer resin insulating layer are suppressed. Can do.
[0051]
The thickness of the roughened layer formed on the inner wall of the through hole or the surface of the conductor layer is preferably 0.1 to 10 μm. This is because if it is too thick, it will cause a short circuit between layers, and if it is too thin, the adhesion to the adherend will be low. The roughened layer is formed by subjecting the conductor of the inner wall of the through hole or the surface of the conductor layer to oxidation (blackening) -reduction treatment, or treatment with a mixed aqueous solution of an organic acid and a cupric complex. Alternatively, those formed by plating a copper-nickel-phosphorus needle-like alloy are preferable.
[0052]
Among these treatments, in the method based on oxidation (blackening) -reduction treatment, NaOH (20 g / l), NaClO₂(50g / l), Na_ThreePO_Four(15.0 g / l) for oxidation bath (blackening bath), NaOH (2.7 g / l), NaBH_Four(1.0 g / l) is the reducing bath.
[0053]
Moreover, in the process using the aqueous solution of an organic acid-cupric complex, it acts as follows under oxygen coexisting conditions such as spraying and bubbling to dissolve a metal foil such as copper which is a conductor circuit.
Cu + [Cu (II) A]ⁿ → [2Cu (I) A]^{n / 2}+ N / 4O₂ + NAH (aeration) → [2Cu (II) A]ⁿ + N / 2H₂ O
A is a complexing agent (acting as a chelating agent), and n is a coordination number.
[0054]
The cupric complex used in this treatment is preferably an azole cupric complex. This cupric complex of azoles acts as an oxidizing agent for oxidizing metallic copper and the like. As azoles, diazole, triazole, and tetrazole are preferable. Of these, imidazole, 2-methylimidazole, 2-ethylimidazole, 2-ethyl-4-methylimidazole, 2-phenylimidazole, 2-undecylimidazole and the like are preferable. The content of the cupric complex of the azole is preferably 1 to 15% by weight. It is because it is excellent in solubility and stability if it is within this range.
[0055]
The organic acid is added to dissolve the copper oxide. Specific examples include formic acid, acetic acid, propionic acid, butyric acid, valeric acid, caproic acid, acrylic acid, crotonic acid, oxalic acid, malonic acid, succinic acid, glutaric acid, maleic acid, benzoic acid, glycolic acid, lactic acid, apple Any one selected from acids and sulfamic acids is preferable. The content of the organic acid is preferably 0.1 to 30% by weight. This is to maintain the solubility of oxidized copper and to ensure dissolution stability. In addition, the generated cuprous complex is dissolved by the action of an acid and combined with oxygen to form a cupric complex, which again contributes to the oxidation of copper. In addition to organic acids, inorganic acids such as borofluoric acid, hydrochloric acid, and sulfuric acid may be added.
[0056]
In order to assist the dissolution of copper and the oxidizing action of azoles, halogen ions such as fluorine ions, chlorine ions and bromine ions may be added to the etching solution comprising the organic acid-cupric complex. This halogen ion can be supplied by adding hydrochloric acid, sodium chloride or the like. The halogen ion amount is preferably 0.01 to 20% by weight. This is because the adhesiveness between the formed roughened surface and the interlayer resin insulating layer is excellent as long as it is within this range.
[0057]
The etching solution comprising this organic acid-cupric complex is prepared by dissolving a cupric complex of an azole and an organic acid (halogen ions as required) in water.
[0058]
Moreover, in the plating treatment of the acicular alloy composed of copper-nickel-phosphorus, copper sulfate 1-40 g / l, nickel sulfate 0.1-6.0 g / l, citric acid 10-20 g / l, hypophosphite 10-100 It is desirable to use a plating bath having a liquid composition comprising g / l, boric acid 10 to 40 g / l, and surfactant 0.01 to 10 g / l.
[0059]
In this invention, it is suitable to form an interlayer resin insulation layer using a thermosetting resin sheet. The thermosetting resin sheet contains a hardly soluble resin, soluble particles, a curing agent, and other components. Each will be described below.
[0060]
The thermosetting resin sheet used in the production method of the present invention is such that particles soluble in an acid or an oxidant (hereinafter referred to as soluble particles) are hardly soluble in an acid or oxidant (hereinafter referred to as a poorly soluble resin). It is distributed.
As used herein, the terms “poorly soluble” and “soluble” refer to those having a relatively fast dissolution rate as “soluble” for convenience when immersed in a solution of the same acid or oxidizing agent for the same time. A relatively slow dissolution rate is referred to as “slightly soluble” for convenience.
[0061]
Examples of the soluble particles include resin particles soluble in an acid or an oxidizing agent (hereinafter, soluble resin particles), inorganic particles soluble in an acid or an oxidizing agent (hereinafter, soluble inorganic particles), and a metal soluble in an acid or an oxidizing agent. Examples thereof include particles (hereinafter, soluble metal particles). These soluble particles may be used alone or in combination of two or more.
[0062]
The shape of the soluble particles is not particularly limited, and examples thereof include spherical shapes and crushed shapes. Moreover, it is desirable that the soluble particles have a uniform shape. This is because a roughened surface having unevenness with uniform roughness can be formed.
[0063]
The average particle size of the soluble particles is preferably 0.1 to 10 μm. If it is the range of this particle size, you may contain the thing of a 2 or more types of different particle size. That is, it contains soluble particles having an average particle diameter of 0.1 to 0.5 μm and soluble particles having an average particle diameter of 1 to 3 μm. Thereby, a more complicated roughened surface can be formed and it is excellent also in adhesiveness with a conductor circuit. In the present invention, the particle size of the soluble particles is the length of the longest part of the soluble particles.
[0064]
Examples of the soluble resin particles include those made of a thermosetting resin, a thermoplastic resin, and the like, as long as the dissolution rate is higher than that of the hardly soluble resin when immersed in a solution made of an acid or an oxidizing agent. There is no particular limitation.
Specific examples of the soluble resin particles include, for example, an epoxy resin, a phenol resin, a polyimide resin, a polyphenylene resin, a polyolefin resin, a fluorine resin, and the like, and may be composed of one of these resins. And it may consist of a mixture of two or more resins.
[0065]
Moreover, as the soluble resin particles, resin particles made of rubber can be used. Examples of the rubber include polybutadiene rubber, epoxy-modified, urethane-modified, (meth) acrylonitrile-modified various modified polybutadiene rubber, carboxyl group-containing (meth) acrylonitrile-butadiene rubber, and the like. By using these rubbers, the soluble resin particles are easily dissolved in an acid or an oxidizing agent. That is, when soluble resin particles are dissolved using an acid, acids other than strong acids can be dissolved. When soluble resin particles are dissolved using an oxidizing agent, permanganese having a relatively low oxidizing power is used. Even acid salts can be dissolved. Even when chromic acid is used, it can be dissolved at a low concentration. Therefore, no acid or oxidant remains on the resin surface, and as described later, when a catalyst such as palladium chloride is applied after the roughened surface is formed, the catalyst is not applied or the catalyst is oxidized. There is nothing to do.
[0066]
Examples of the soluble inorganic particles include particles composed of at least one selected from the group consisting of aluminum compounds, calcium compounds, potassium compounds, magnesium compounds, and silicon compounds.
[0067]
Examples of the aluminum compound include alumina and aluminum hydroxide. Examples of the calcium compound include calcium carbonate and calcium hydroxide. Examples of the potassium compound include potassium carbonate. Examples of the magnesium compound include magnesia, dolomite, basic magnesium carbonate and the like, and examples of the silicon compound include silica and zeolite. These may be used alone or in combination of two or more.
[0068]
Examples of the soluble metal particles include particles composed of at least one selected from the group consisting of copper, nickel, iron, zinc, lead, gold, silver, aluminum, magnesium, calcium, and silicon. Further, the surface layer of these soluble metal particles may be coated with a resin or the like in order to ensure insulation.
[0069]
When two or more kinds of the soluble particles are used in combination, the combination of the two kinds of soluble particles to be mixed is preferably a combination of resin particles and inorganic particles. Both of them have low electrical conductivity, so that the insulation of the resin film can be ensured, and the thermal expansion can be easily adjusted between the poorly soluble resin, and no crack occurs in the interlayer resin insulation layer made of the resin film. This is because no peeling occurs between the interlayer resin insulation layer and the conductor circuit.
[0070]
The poorly soluble resin is not particularly limited as long as it can maintain the shape of the roughened surface when the roughened surface is formed using an acid or an oxidizing agent in the interlayer resin insulation layer. For example, thermosetting Examples thereof include resins, thermoplastic resins, and composites thereof. Moreover, the photosensitive resin which provided photosensitivity to these resin may be sufficient. By using a photosensitive resin, a via opening can be formed in the interlayer resin insulation layer using exposure and development processes.
Among these, those containing a thermosetting resin are desirable. This is because the shape of the roughened surface can be maintained by the plating solution or various heat treatments.
[0071]
Specific examples of the hardly soluble resin include, for example, epoxy resins, phenol resins, phenoxy resins, polyimide resins, polyphenylene resins, polyolefin resins, fluororesins and the like. These resins may be used alone or in combination of two or more.
Furthermore, an epoxy resin having two or more epoxy groups in one molecule is more desirable. Not only can the aforementioned roughened surface be formed, but also has excellent heat resistance, etc., so that stress concentration does not occur in the metal layer even under heat cycle conditions, and peeling of the metal layer is unlikely to occur. Because.
[0072]
Examples of the epoxy resin include cresol novolac type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, phenol novolac type epoxy resin, alkylphenol novolac type epoxy resin, biphenol F type epoxy resin, naphthalene type epoxy resin, Examples thereof include cyclopentadiene type epoxy resins, epoxidized products of condensates of phenols and aromatic aldehydes having a phenolic hydroxyl group, triglycidyl isocyanurate, and alicyclic epoxy resins. These may be used alone or in combination of two or more. Thereby, it will be excellent in heat resistance.
[0073]
In the resin film used in the present invention, it is desirable that the soluble particles are dispersed almost uniformly in the hardly soluble resin. A roughened surface having unevenness of uniform roughness can be formed, and even if a via or a through hole is formed in a resin film, adhesion of a metal layer of a conductor circuit formed thereon can be secured. Because. Moreover, you may use the resin film containing a soluble particle only in the surface layer part which forms a roughening surface. As a result, since the portion other than the surface layer portion of the resin film is not exposed to the acid or the oxidizing agent, the insulation between the conductor circuits via the interlayer resin insulation layer is reliably maintained.
[0074]
In the resin film, the blending amount of the soluble particles dispersed in the hardly soluble resin is preferably 3 to 40% by weight with respect to the resin film. When the blending amount of the soluble particles is less than 3% by weight, a roughened surface having desired irregularities may not be formed. When the blending amount exceeds 40% by weight, the soluble particles are dissolved using an acid or an oxidizing agent. In addition, the resin film is melted to the deep part of the resin film, and the insulation between the conductor circuits through the interlayer resin insulating layer made of the resin film cannot be maintained, which may cause a short circuit.
[0075]
The resin film preferably contains a curing agent, other components and the like in addition to the soluble particles and the hardly soluble resin.
Examples of the curing agent include imidazole curing agents, amine curing agents, guanidine curing agents, epoxy adducts of these curing agents, microcapsules of these curing agents, triphenylphosphine, and tetraphenylphosphorus. And organic phosphine compounds such as nium tetraphenylborate.
[0076]
The content of the curing agent is desirably 0.05 to 10% by weight with respect to the resin film. If it is less than 0.05% by weight, since the resin film is not sufficiently cured, the degree of penetration of the acid and the oxidant into the resin film increases, and the insulating properties of the resin film may be impaired. On the other hand, if it exceeds 10% by weight, an excessive curing agent component may denature the composition of the resin, which may lead to a decrease in reliability.
[0077]
Examples of the other components include fillers such as inorganic compounds or resins that do not affect the formation of the roughened surface. Examples of the inorganic compound include silica, alumina, and dolomite. Examples of the resin include polyimide resin, polyacrylic resin, polyamideimide resin, polyphenylene resin, melanin resin, and olefin resin. By containing these fillers, it is possible to improve the performance of the printed wiring board by matching the thermal expansion coefficient, improving heat resistance, and chemical resistance.
[0078]
Moreover, the said resin film may contain the solvent. Examples of the solvent include ketones such as acetone, methyl ethyl ketone, and cyclohexanone, and aromatic hydrocarbons such as ethyl acetate, butyl acetate, cellosolve acetate, toluene, and xylene. These may be used alone or in combination of two or more.
[0079]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[First embodiment]
First, the configuration of the multilayer printed wiring board used as the package substrate according to the first embodiment of the present invention will be described with reference to FIGS. 8, 9, and 10. FIG. FIG. 8 shows a cross-sectional view of the package substrate 10 according to the first embodiment of the present invention. FIG. 9 is an explanatory view showing the coaxial through hole 66 in FIG. 8 in an enlarged manner. 10 is a cross-sectional view taken along the line XX in FIG.
[0080]
In the package substrate 10, a buildup wiring layer 80 </ b> A and a buildup wiring layer 80 </ b> B are formed on the front surface and the back surface of the core substrate 30. The buildup wiring layer 80A and the buildup wiring layer 80B are composed of an interlayer resin insulation layer 44 in which the conductor circuit 58 and the via hole 60 are formed, and an interlayer resin insulation layer 144 in which the conductor circuit 158 and the filled via 160 are formed. The front-side build-up wiring layer 80A and the back-side build-up wiring layer 80B include a coaxial through hole 66 used as a signal line formed in the core substrate 30, and a conduction through mainly used as a ground line / power line. It is connected via a hole 34. A solder resist layer 70 is formed on the interlayer resin insulating layer 144, and solder bumps 76 U and solder bumps 76 D are formed on the conductor circuit 158 and the filled via 160 through the opening 71 of the solder resist layer 70. . The solder bumps 76U on the front surface side are connected to the pads 92 of the IC chip 90. On the other hand, the solder bumps 76D on the back side are connected to the pads 96 of the daughter board 95.
[0081]
As shown in FIG. 9, the coaxial through hole 66 includes an outer layer through hole 36 and an inner layer through hole 62. As described above, the outer layer through hole 36 and the inner layer through hole 62 connect the front side buildup wiring layer 80A and the rear side buildup wiring layer 80B. The outer layer through hole 36 is formed by forming a metal film 38 on the wall surface of the through hole 33 of the core substrate 30. An outer resin insulating layer (outer resin filler) 42 is formed inside the outer through hole 36. An inner layer through hole 62 is formed inside the outer resin insulating layer 42.
[0082]
A lid plating layer 94 is formed immediately above the inner layer through hole 62, and the inner layer through hole 62 and the filled via 160 are connected via the lid plating layer 94. By interposing the lid plating layer 94, the connectivity between the inner through hole 62 and the upper filled via 160 is improved. Since the filled via 160 can be disposed immediately above the inner layer through-hole 62 by the lid plating layer 94, the wiring length can be shortened and the high frequency performance can be improved.
[0083]
Further, the filled via 160 is disposed on the inner layer resin filler 64 filled in the inner layer through-hole 66 via the lid plating layer 94 and receives stress due to a difference in thermal expansion between the core substrate 30 and the inner layer resin filler 64. However, the solder bumps 76U and 76D are not peeled off because the inside is filled with metal and has a strength capable of withstanding the stress. Furthermore, since the solder bumps 76U and 76D are disposed on the flat filled via 160, no void remains inside the solder bump, and the reliability of the solder bump can be improved.
[0084]
The inner layer through hole 62 includes three layers, that is, a metal layer 50, an electroless plating film 52, and an electrolytic plating film 56. It is also possible to form with two layers. Further, an inner resin insulating layer (an inner resin filler) 64 is formed inside the inner layer through hole 62. By making the through-hole 66 used as a signal line the coaxial structure of the outer layer through-hole 36 and the inner layer through-hole 62, it becomes possible to prevent the occurrence of standing waves and reflection in the through-hole 66.
[0085]
FIG. 10 shows an XX cross section of FIG. YY in FIG. 10 corresponds to the cut end face of FIG. In the present embodiment, a coaxial through hole 66 is mainly disposed in the center portion of the core substrate 30, and a uniaxial through hole (conduction through hole) 34 is mainly disposed in the outer peripheral portion. That is, immediately below the IC chip, the coaxial through hole 66 that can prevent the generation of reflection and standing wave is arranged as a high-frequency signal line (or power line) so that the distance between the IC chip and the daughter board is the shortest. To do. On the other hand, since the distance between the IC chip and the daughter board is increased in the outer peripheral portion, a conduction through hole 34 is disposed, and a signal line having a relatively low frequency is disposed. As a result, the number of coaxial through-holes 66 having low reliability and high manufacturing cost can be reduced while achieving the required electrical performance, so that the reliability can be increased and the manufacturing can be made at low cost. It becomes possible.
[0086]
The outer resin insulating layer 42 inside the outer layer through hole 36 and the inner resin insulating layer 64 inside the inner layer through hole 62 have a resin filler 39 containing a thermosetting resin, a curing agent, and inorganic particles. It is formed by filling. Since this resin filler 39 contains at least inorganic particles in a range of 10 to 80 vol%, the thermal expansion coefficients of the outer resin insulating layer 42, the inner resin insulating layer 64, the core substrate 30, and the interlayer insulating layer 44 are increased. Alignment can prevent stress concentration due to thermal shrinkage. Therefore, generation of cracks can be prevented, and electrical connectivity and reliability can be improved.
[0087]
As will be described later, in the package substrate 10 of the first embodiment, the through-hole through hole 33 having a vertical wall is formed in the core substrate 30 by using a drill to form the outer layer through-hole 36, and further, the diameter is reduced. The inner layer through-hole 62 is formed using a drill. That is, by using a drill instead of a laser, the outer layer through hole 36 and the inner layer through hole 62 are prevented from becoming tapered, and an outer layer that forms an insulating layer between the outer layer through hole 36 and the inner layer through hole 62 is formed. The thickness of the resin insulating layer (resin filler) 42 is made uniform. This prevents a short circuit between the through hole 36 in the outer layer and the through hole 62 in the inner layer, and improves electrical connectivity and reliability.
[0088]
In particular, in the first embodiment, the outer resin insulation layer (resin filler) 42 between the outer layer through hole 36 and the inner layer through hole 62 is inorganic in order to prevent internal cracks due to the difference in thermal expansion coefficient. More than 10% of the particles are included. Therefore, migration is likely to occur along the inorganic particles, and short circuit is likely to occur. However, by making the thickness of the outer resin insulating layer (resin filler) 42 uniform, the outer through hole 36 and the inner through hole 62 are formed. Prevent short circuit between.
[0089]
Next, a method for manufacturing the package substrate 10 according to the first embodiment will be described with reference to FIGS. Here, first, the A.M. The composition of the resin filler will be described.
[0090]
A. Preparation of resin filler
[Thermosetting resin (1)]
100 parts by weight of bisphenol F type epoxy monomer (manufactured by Yuka Shell, molecular weight 310, YL983U).
[Curing agent (2)]
6.5 parts by weight of imidazole curing agent (Shikoku Chemicals, 2E4MZ-CN).
[Inorganic particles (3)]
Silica (manufactured by Admatech, CRS 1101-CE, where the silica used is SiO with an average particle size of 1.6 μm and coated with a silane coupling agent on the surface)₂ The size of the spherical particles and the maximum particles is 170 parts by weight or less (thickness of 15 μm or less of the inner layer copper pattern described later). In 1st Embodiment, the inorganic particle added to a resin filler is 10-80 vol% as mentioned above, and is 50 vol% here.
By stirring and mixing 1.5 parts by weight of a leveling agent (manufactured by Sannopco, Perenol S4) to the bisphenol F type epoxy monomer, imidazole curing agent and silica, the viscosity of the mixture is 5-30 Pa. At 23 ± 1 ° C. Adjust to S. In the first embodiment, the viscosity is 5 Pa. What was adjusted to S is used.
[0091]
Package substrate manufacturing
(1) The starting material is a copper clad laminate 30A in which a 12 μm copper foil 31 is laminated on both surfaces of a substrate 30 made of glass epoxy resin or BT (bismaleimide-triazine) resin having a thickness of 0.8 mm (see FIG. 1 (A)). Note that a base material impregnated with a reinforcing material such as FR4, FR5, or a glass epoxy resin can be used.
A core substrate that has been previously multilayered may be used.
[0092]
(2) The copper-clad laminate 30A is drilled with a drill to form a through-hole 32 for a conductive through hole having a diameter of 250 μm and a through-hole 33 for an outer layer through-hole having a diameter of 350 μm (FIG. 1B). Although drilling may be performed using a laser, it is preferable to use a drill to prevent taper. In the present embodiment, the coaxial through hole and the normal through hole are mixed, so that each is formed using a separate drill. The opening diameter of the through hole 33 for the outer layer through hole is preferably 200 to 400 μm. Particularly desirable is 250 to 350 μm. The opening diameter of the through hole 32 for the conductive through hole is preferably 50 to 400 μm.
[0093]
(3) Subsequently, the substrate 30 is subjected to an electroless copper plating process to form a conduction through hole 34 and an outer layer through hole 36 (FIG. 1C). Further, an inner layer copper pattern (metal film) 38 is formed on both surfaces of the substrate 30 by using a tenting method or a semi-additive method on the copper foil 31 (FIG. 1D).
[0094]
(4) The substrate 30 on which the inner layer copper pattern (metal film) 38, the conductive through hole 34, and the outer layer through hole 36 are formed is washed with water and dried. Then, as an oxidation bath (blackening bath), NaOH (20 g / l), NaClO₂ (50 g / l), Na_ThreePO_Four(15 g / l), as a reducing bath, NaOH (2.7 g / l), NaBH_Four By the oxidation-reduction treatment using (1.0 g / l), the roughened layer 34α, the roughened layer 36α, and the roughened surface are formed on the surface of the inner layer copper pattern (metal film) 38, the conductive through hole 34, and the outer layer through hole 36. Layer 38α is provided. (FIG. 1E) A roughened layer may be formed by plating, etching, or the like.
[0095]
(5) The resin filler 39 adjusted in A is filled in the conductive through hole 34 and the outer layer through hole 36 by printing (FIG. 2A). By filling the through hole 34 for conduction and the outer layer through hole 36 with the resin filler 39 adjusted in A above, the occurrence of cracks is prevented, and the electrical connectivity and reliability are improved. Here, based on a conventional filler (thermosetting resin, thermoplastic resin, or resin composite thereof), an organic resin filler, an inorganic filler, a metal filler, etc. are blended to form a core substrate and an inner layer filler. Thermal expansion matching may be performed. At this time, the blending amount of the filler is desirably 10 to 80 vol%. The filler was semi-cured at 80 degrees for 30 minutes. The reason for semi-curing is to facilitate polishing.
[0096]
(6) The surface of the lower conductor circuit (inner layer copper pattern) 38 and the through-hole for conduction are formed on one side of the substrate 30 after the processing of (5) above by belt sander polishing using belt polishing paper (manufactured by Sankyo Rikagaku). Polishing is performed so that the resin filler 39 does not remain on the surfaces of the lands 34 a and the lands 36 a of the outer through-holes 36. Next, buffing is performed to remove scratches caused by the belt sander polishing. This process is similarly performed on the other surface of the substrate. Then, the filled resin filler 39 is heated and cured to form the resin insulating layer 40 in the conduction through hole 34 and the outer resin insulating layer 42 in the outer layer through hole 36 (FIG. 2B). You may carry out only by buffing.
[0097]
(7) Next, the surface of the lower conductor circuit 38 once planarized in the same manner as in the above (4), the conduction through hole 34 and the outer layer through hole 36 are formed on both surfaces of the substrate 30 after the processing of the above (6). By subjecting the land 34a and the surface of the land 36a to oxidation-reduction treatment, a roughened surface 34β, a roughened surface 36β, and a roughened surface 38β are formed on the surface of the lower conductor circuit 38 and the surface of the land 34a and land 36a ( FIG. 2 (C)).
[0098]
(8) A pressure of 5 kg / cm while the temperature of the thermosetting resin sheet containing a soluble filler having a thickness of 50 μm is raised to 50 to 150 ° C. on both surfaces of the substrate 30 after the step (7) is completed.²Then, an interlayer resin insulation layer 44 is provided by vacuum compression lamination (FIG. 2D). The interlayer resin insulation layer may be a thermosetting resin, a resin made of a thermoplastic resin, or a resin in which a photosensitive group is substituted. Specific examples include resins used for printed wiring boards such as epoxy resins, polyphenol resins, and polyimide resins. Further, a resin having a low dielectric constant in the high frequency region may be used. For example, fluororesin and olefin resin are applicable. The degree of vacuum during vacuum bonding of the resin is 10 mmHg. In addition, although the resin film was affixed here and the interlayer insulation layer was formed, you may form an interlayer insulation layer by apply | coating resin using a printing machine.
[0099]
(9) Next, an opening 46 serving as a via hole is formed in the interlayer resin insulating layer 44 (FIG. 3A). Here, carbonic acid (CO₂) A via hole opening 46 having a diameter of 80 μm is provided in the interlayer resin insulation layer 44 by a gas laser under conditions of a beam diameter of 5 mm, a pulse width of 15 μs, a mask hole diameter of 0.8 mm, and one shot.
[0100]
(10) Using a drill having a diameter of 60 to 200 μm, an inner layer through-hole through hole 48 penetrating the outer resin insulating layer 42 and the interlayer resin insulating layer 44 of the outer through hole 36 formed in the core substrate 30 is formed ( FIG. 3 (B)). In the first embodiment, a 145 μm diameter drill with a diamond tip attached to the tip is rotated 16 times per minute to form a 150 μm diameter through hole 48. If necessary, the smear in the through hole 48 for the inner layer through hole is removed by a wet process such as permanganic acid or a dry etching process such as plasma or corona process. The diameter of the through hole 48 for the inner layer through hole is preferably 75 to 200 μm. Particularly desirable is 100 to 150 μm.
In the first embodiment, since the through-hole 48 for a through hole having a vertical wall is formed using a drill, it is possible to prevent the shape of the inner layer through hole from being tapered unlike the laser. Therefore, it is possible to prevent occurrence of a short circuit between the inner layer through hole and the outer layer through hole formed in the process described later.
[0101]
(11) Next, a roughened surface 44α of the interlayer resin insulation layer 44 is provided by dipping in an oxidizing agent such as chromic acid or permanganate (see FIG. 3C). The roughened surface 44α is preferably formed in the range of 0.1 to 5 μm. As an example, a roughened surface 44α of 2 to 3 μm is provided by dipping in a sodium permanganate solution 50 g / l and a temperature of 60 ° C. for 5 to 25 minutes. In addition to the above, plasma treatment is performed on the interlayer resin insulation layer 44 to roughen the surface layer of the interlayer resin insulation layer 44 to form a roughened surface 44α. In this case, argon gas is used as an inert gas, and plasma treatment is performed for 2 minutes under the conditions of power 200 W, gas pressure 0.6 Pa, temperature 70 ° C. (SV-4540, manufactured by Japan Vacuum Technology Co., Ltd.). To do.
[0102]
(12) A metal layer 50 targeting an alloy of Cu (or Ni, P, Pd, Co, W) is formed by sputtering in the surface layer of the interlayer resin insulation layer 44 and the through hole 48 for the inner layer through hole (FIG. 3D )). As the formation conditions, the pressure is 0.6 Pa, the temperature is 80 ° C., the power is 200 W, and the time is 5 minutes (plasma apparatus, Nippon Vacuum Technology Co., Ltd. SV-4540). Thereby, an alloy layer can be formed in the surface layer of the interlayer resin insulation layer 44 and the inner layer through-hole through hole 48. The thickness of the metal layer 50 at this time is 0.2 μm. The thickness of the metal layer 50 is preferably 0.1 to 2 μm. Other than sputtering, the plating layer may be formed without performing vapor deposition or sputtering. Or these composite_body | complexes may be sufficient.
[0103]
An example of plating will be described. The substrate 30 is conditioned and the catalyst is applied in an alkaline catalyst solution for 5 minutes. The substrate 30 is activated, and an electroless plating film 52 having a thickness of 0.5 μm is attached using a Rochelle salt type chemical copper plating bath (FIG. 4A).
Plating conditions for chemical copper plating:
CuSO_Four・ 5H₂O 10g / l
HCHO 8g / l
NaOH 5g / l
Rochelle salt 45g / l
Additive 30ml / l
Temperature 30 ℃
Plating time 18 minutes
[0104]
(13) A 20 μm-thick photosensitive film (dry film) is pasted on the metal film 52, and a mask is placed on the metal film 52.², And developed with 0.8% sodium carbonate to provide a plating resist 54 having a thickness of 25 μm (FIG. 4B).
[0105]
(14) Next, electrolytic plating is performed on the non-forming portion of the plating resist 54 on the electroless plating film 52 under the following conditions to form the electrolytic plating film 56 (FIG. 4C). The thickness of the electrolytic plating film 56 is preferably 5 to 20 μm.
[0106]
(Electrolytic plating aqueous solution)
Sulfuric acid 2.24 mol / l
Copper sulfate 0.26 mol / l
Additive 19.5 ml / l
[Electrolytic plating conditions]
Current density 1 A / dm²
65 minutes
Temperature 22 ± 2 ° C
[0107]
(15) Next, the plating resist 54 is peeled and removed in a NaOH solution of 50 g and 40 g / l. Thereafter, the metal layer 50 and the electroless plating film 52 under the plating resist 54 are removed by etching using a sulfuric acid-hydrogen peroxide solution, and the conductor circuit 58 (including the via hole 60) is formed on the interlayer resin insulating layer 44. The inner layer through hole 62 is formed in the outer layer through hole 36. Thereafter, the surface of the conductor circuit 58, the via hole 60, and the inner layer through hole 62 is roughened (FIG. 4D).
[0108]
(16) Next, in the same manner as in the above-mentioned steps (4) to (6), the inner layer through-hole 62 is also filled with the resin filler adjusted in A above. Thereafter, the resin filler 39 is polished. Polishing is performed using a non-woven fabric containing an abrasive such as buff on one side so that the resin filler does not remain on the surface of the land 62a of the inner layer through hole 62. This process is similarly performed on the other surface of the substrate. Then, the filled resin filler 39 is cured by heating to form an inner resin insulating layer 64 in the inner layer through-hole 62 (FIG. 5A). As a result, a coaxial through hole 66 including the outer layer through hole 36 and the inner layer through hole 62 is formed. In the first embodiment, since the blending amount of the inorganic particles in the resin filler 39 is 80 vol% or less, the polishing can be easily performed without performing mechanical polishing such as belt sander polishing, and the interlayer insulating layer 44. Polishing is possible without damaging the surface and without losing the roughened surface of the interlayer insulating layer 44.
[0109]
Here, the inner layer through-hole 62 is formed by filling the resin filler 39, but it can also be formed by printing. In addition, based on conventional fillers (thermosetting resin, thermoplastic resin, or resin composites thereof), an organic resin filler, an inorganic filler, etc. are blended to increase the thermal expansion between the interlayer insulating layer and the outer layer filler. Matching may be performed. Under the present circumstances, a compounding quantity is 10-80 vol% and a viscosity is 5-50 Pa .. S is desirable. Also, the resin filler 39 matched in A above matches the thermal expansion coefficients of the outer resin insulating layer 42, the inner resin insulating layer 64, the core substrate 30, and the interlayer insulating layer 44, thereby preventing stress concentration due to thermal contraction. it can. Therefore, generation of cracks can be prevented, and electrical connectivity and reliability can be improved.
[0110]
(17) After applying an electroless plating catalyst to the substrate, electroless plating is performed to form an electroless plating film 68 (FIG. 5B). In the first embodiment, since the inorganic particles of the resin filler 39 filled in the inner layer through-hole 62 are 80 vol% or less, a decrease in the amount of catalyst applied and a reaction stop of the electroless plating film are prevented, The electroless plating film 68 can be appropriately deposited.
[0111]
(18) Next, after a plating resist 67 having a predetermined pattern is formed on the substrate, electrolytic plating is performed to form an electrolytic plating film 69 (FIG. 5C). Thereafter, after removing the plating resist 67, the electroless plating film 68 under the plating resist 67 is removed by etching, thereby forming a cover plating layer 94 composed of the electroless plating film 68 and the electrolytic plating film 69 on the inner layer through-hole 62. (FIG. 5D).
[0112]
(19) Then, after the surface of the lid plating layer 94 is roughened, an interlayer resin insulating layer 144 is formed in the upper layer, and a via hole opening 146 is formed by a laser to roughen the surface of the interlayer resin insulating layer 144. (FIG. 6A).
[0113]
(20) A metal film 152 is formed on the surface of the interlayer resin insulation layer 144 by electroless plating (FIG. 6B). The thickness of the metal film 152 is preferably in the range of 0.1 to 5 μm. As an example,
[Electroless plating aqueous solution]
NiSO_Four                  0.003 mol / l
Tartaric acid 0.200 mol / l
HCHO 0.050 mol / l
NaOH 0.100 mol / l
α, α'-Bipirdil 100 mg / l
Polyethylene glycol (PEG) 0.10 g / l
Immersion was performed at a liquid temperature of 34 ° C. for 40 minutes.
[0114]
(21) A photosensitive film (dry film) having a thickness of 25 μm is pasted on the metal film 152, and a mask is placed thereon, and 100 mJ / cm.², And developed with 0.8% sodium carbonate to provide a plating resist 154. Then, electrolytic plating is performed on the non-forming portion of the plating resist 154 on the electroless plating film 152 under the following conditions to form the electrolytic plating film 156 (FIG. 6C). The thickness of the electrolytic plating film 156 is preferably 5 to 20 μm.
(Electrolytic plating aqueous solution)
CuSO_Four ・ 5H₂ O 210g / l
Sulfuric acid 150g / l
Cl^-                      40 mg / l
Polyethylene glycol 300mg / l
Bisdisulfide 100mg / l
[Electrolytic plating conditions]
Current density 1.0A / dm2
35 minutes
Temperature 25 ℃
Here, the via hole opening 146 is completely filled with metal by using an electrolytic plating solution containing an additive composed of a leveling agent and a brightening agent. As a result, the upper surface of filled via 160 and the upper surface of conductor circuit 158 in the same layer are made substantially flush.
[0115]
(22) Next, the plating resist 154 is peeled and removed in an aqueous NaOH solution of 50 g and 40 g / l. Thereafter, the electroless plating film 152 under the plating resist 154 is removed by etching using a sulfuric acid-hydrogen peroxide solution, and a conductor circuit 158 (including the filled via 160) is formed on the interlayer resin insulating layer 144. After that, a roughening process is performed on the surfaces of the conductor circuit 158 and the filled via 160 (FIG. 6D).
[0116]
(23) On the other hand, 46.67g of photosensitized oligomer (molecular weight 4000) obtained by acrylated epoxy group 50% of cresol novolac type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) dissolved in DMDG, dissolved in methyl ethyl ketone 15.0 g of bisphenol A type epoxy resin (produced by Yuka Shell, Epicoat 1001), 16 g of imidazole curing agent (product name: 2E4MZ-CN), polyacrylic monomer (photosensitive monomer) Nippon Kayaku Co., Ltd., R604) 3 g, also polyacrylic monomer (Kyoeisha Chemical Co., DPE6A) 1.5 g, and dispersion antifoaming agent (San Nopco, S-65) 0.71 g are mixed. 2 g of benzophenone (manufactured by Kanto Chemical) as a photoinitiator and 0.2 g of Michler ketone (manufactured by Kanto Chemical) as a photosensitizer are added, and the viscosity is 2.0 Pa · s at 25 ° C. A solder resist composition adjusted to 1 is obtained.
Viscosity is measured with a B-type viscometer (Tokyo Keiki, DVL-B type) at 60 rpm with rotor No. 4 and at 6 rpm with rotor No. 3.
[0117]
(24) Apply the solder resist composition to a thickness of 20 μm on both sides of the package substrate obtained in (22) above. Next, after drying at 70 ° C. for 20 minutes and at 70 ° C. for 30 minutes, a photomask film having a thickness of 5 mm on which a circular pattern (mask pattern) was drawn was placed in close contact, and 1000 mJ / cm²Expose with UV and develop DMTG. Further, heat treatment was performed at 80 ° C. for 1 hour, 100 ° C. for 1 hour, 120 ° C. for 1 hour, and 150 ° C. for 3 hours, and an opening 71 was formed in the solder pad portion (including the via hole and its land portion). A solder resist layer 70 having a thickness of 20 μm is formed (FIG. 7A). A solder pad for forming a solder bump for IC chip connection is preferably opened with an opening diameter of 100 to 170 μm. In addition, it is preferable that the solder pad on which the BGA / PGA is disposed for connecting the external terminal is opened with an opening diameter of 300 to 650 μm.
[0118]
(25) Then, nickel chloride 2.3 × 10^-1mol / l, sodium hypophosphite 2.8 × 10^-1mol / l, sodium citrate 1.6 × 10^-1A nickel plating layer 72 having a thickness of 5 μm is formed in the opening 71 by immersing in an electroless nickel plating solution of mol / l and pH = 4.5 for 20 minutes. After that, on the surface layer, potassium gold cyanide 7.6 × 10^-3mol / l, ammonium chloride 1.9 × 10^-1mol / l, sodium citrate 1.2 × 10^-1mol / l, sodium hypophosphite 1.7 × 10^-1A gold plating layer 74 having a thickness of 0.03 μm is formed on the nickel plating layer 72 by dipping in an electroless gold plating solution of mol / l for 7.5 minutes at 80 ° C. (FIG. 7B).
[0119]
(26) Then, the mask 98 in which the opening 98 a facing the opening 71 of the solder resist layer 70 is formed is placed on the solder resist layer 70. Next, a low melting point metal paste 76α made of Sn / Ag (Sn / Ag / Cu or Sn / Sb) is filled into the opening 71 of the solder resist layer 70 (FIG. 7C). Since this low melting point metal uses an alloy that does not contain Pb, it does not adversely affect the environment. The opening 71 is formed on the filled via 160 whose surface is nearly flat. Therefore, no void is generated when the opening 71 is filled with the low-melting-point metal paste 76α having a high viscosity.
[0120]
(27) Subsequently, the low melting point metal paste 76α is reflowed to form solder bumps 76U and 76D (FIG. 7D). Also in this reflow, since the depth of the depression of the filled via 160 is shallow (less than 10 μm, more preferably less than 5 μm), even if a void remains in the depression, it escapes to the outside.
[0121]
The IC chip 90 is mounted by placing it on the solder bumps 76U of the completed package substrate 10 so that the pads 92 of the IC chip 90 correspond to the solder bumps 76U. The package substrate 10 on which the IC chip 90 is mounted is placed so as to correspond to the pads 96 on the daughter board 95 side, reflowed, and attached to the daughter board 95 (see FIG. 8). Thereby, it is possible to obtain the package substrate 10 having the through holes 66 in which the solder bumps are disposed and the outer layer through hole and the inner layer through hole are coaxial. Here, the solder bumps 76D are also arranged on the connection side with the daughter board, but a BGA may be arranged instead.
[0122]
By adding 10 to 80% of the inorganic particles to the resin filler 39 filling the through holes 66 of the package substrate 10, it is possible to prevent the generation of stress due to heat shrinkage. Therefore, it is possible to prevent cracks from occurring in the conductor portion, and thus it is possible to improve electrical connectivity and reliability.
[0123]
In the manufacturing method of the package substrate 10 according to the first embodiment of the present invention, the case where the solder bumps are arranged is illustrated, but the PGA may be arranged as shown in FIG. The steps (1) to (25) are the same when the PGA is provided. The subsequent steps will be described. First, a solder paste is printed as the conductive adhesive 78 in the opening 71 which is the lower surface side (daughter board, connection surface with the mother board) of the substrate. Next, the conductive connection pin 97 is attached to and supported by an appropriate pin holding device, and the fixing portion 97A of the conductive connection pin 97 is brought into contact with the conductive adhesive 78 in the opening 71. Then, reflow is performed to fix the conductive connection pins 97 to the conductive adhesive 78. As a method for attaching the conductive connecting pins 97, a conductive adhesive 78 formed in a ball shape or the like is put into the opening 71, or the conductive adhesive 78 is joined to the fixing portion 97A to conduct the conductive. The sex connection pins 97U may be attached and then reflowed. A solder bump 76 is provided in the opening 71 on the upper surface. Thereby, the package substrate 10 having the through hole 66 in which the PGA is disposed and the outer layer through hole and the inner layer through hole have a coaxial structure can be obtained. Also in the modified example, since the conductive connection pin 97 is attached to the flat filled via 160 via the conductive adhesive 78, no void remains in the conductive adhesive 78, and the connection reliability of the conductive connection pin 97 is improved. Is expensive.
[0124]
[Second Embodiment]
FIG. 12 shows the configuration of the package substrate according to the second embodiment, and FIG. 13 shows an enlarged view of the coaxial through hole 66 in FIG. The package substrate of the second embodiment is substantially the same as that of the first embodiment. However, in the first embodiment, the inner resin through layer (resin filler) 64 is filled in the inner layer through-hole 66. On the other hand, in the second embodiment, all the inner layer through holes 66 are filled with copper plating. The lid plating layer 94 may be omitted.
[0125]
In the configuration of the second embodiment, the possibility of disconnection occurring in the small-diameter inner layer through hole can be reduced. Since no resin filler is disposed in the inner layer through-hole 66, a stress difference between the resin filler and the core substrate 30 does not occur.
[0126]
In the first and second embodiments described above, the through hole 66 is coaxial. However, the outer layer through hole 36 and the inner layer through hole 66 of the through hole 66 may be used as separate signal lines. In this case, the wiring density of the core substrate can be increased. In the first and second embodiments described above, the outer layer through hole 36 and the inner layer through hole 66 have a coaxial structure. However, as the outer layer resin filler between the outer layer through hole 36 and the inner layer through hole 66, a high dielectric It is also possible to use it as a capacitor by disposing a resin of a ratio.
[0127]
The package substrates of the first and second embodiments were subjected to reliability evaluation by being exposed to high temperature and high humidity (85 ° C., humidity 85%) conditions for 200 hours. There was no problem in electrical characteristics. The reason is that even if moisture enters between the solder bump and the filled via that is the metal layer under the bump, it is in a filled shape, so there is no place where moisture remains, and there is no problem in electrical characteristics, It is thought that electrical connectivity was secured.
[0128]
【The invention's effect】
As described above, in the present invention, since the coaxial through hole is provided, the standing wave and reflection do not occur in the through hole, and the electrical characteristics of the multilayer printed wiring board can be enhanced. Furthermore, filled vias are arranged on the inner layer resin filler filled in the inner layer through-holes via the lid plating layer, and even if they are subjected to stress due to a difference in thermal expansion, they are filled with metal and can withstand the stress. Since it has strength, the solder bumps do not peel off. Furthermore, since the solder bump is disposed on the flat filled via, no void remains inside the solder bump, and the reliability of the solder bump can be improved.
[0129]
On the other hand, a coaxial through hole is mainly arranged at the center of the core substrate, and a uniaxial through hole is mainly arranged at the outer periphery, so that the number of coaxial through holes with low reliability and high manufacturing cost is achieved while achieving the required electrical performance. Therefore, the reliability can be improved and the manufacturing can be made at a low cost.
[0130]
In particular, in the present invention, by forming a through hole for a through hole having a vertical wall using a drill, the through hole is prevented from being tapered, and an insulating layer between the outer layer through hole and the inner layer through hole is formed. The thickness of the outer layer resin filler that forms can be made uniform. For this reason, a short circuit between the through hole in the outer layer and the through hole in the inner layer can be prevented, and the reliability is improved.
[Brief description of the drawings]
1A, 1B, 1C, 1D and 1E are manufacturing process diagrams of a package substrate according to a first embodiment of the present invention.
FIGS. 2A, 2B, 2C, and 2D are manufacturing process diagrams of a package substrate according to the first embodiment of the present invention. FIGS.
FIGS. 3A, 3B, 3C and 3D are manufacturing process diagrams of a package substrate according to the first embodiment of the present invention. FIGS.
4A, 4B, 4C, and 4D are manufacturing process diagrams of the package substrate according to the first embodiment of the present invention.
5A, 5B, 5C, and 5D are manufacturing process diagrams of the package substrate according to the first embodiment of the present invention.
6A, 6B, 6C, and 6D are manufacturing process diagrams of the package substrate according to the first embodiment of the present invention.
FIGS. 7A, 7B, 7C, and 7D are manufacturing process diagrams of the package substrate according to the first embodiment of the present invention. FIGS.
FIG. 8 is a cross-sectional view showing a state in which an IC chip is mounted on the package substrate according to the first embodiment of the present invention and attached to the daughter board.
9 is an explanatory diagram showing an enlarged configuration of a coaxial through hole in FIG. 8. FIG.
10 is a sectional view taken along line XX of the package substrate shown in FIG.
FIG. 11 is a cross-sectional view of a package substrate according to a modification of the first embodiment of the present invention.
FIG. 12 is a cross-sectional view of a package substrate according to a second embodiment of the present invention.
13 is an explanatory diagram showing an enlarged configuration of the coaxial through hole in FIG. 12. FIG.
[Explanation of symbols]
30 core substrate
34 Through hole for conduction (single axis through hole)
36 Outer layer through hole
38 Inner layer copper pattern
39 Resin filler
40 Resin insulation layer
42 Outer resin insulation layer
44 Interlayer resin insulation layer
48 Through hole for inner layer through hole
50 metal layers
52 Electroless plating film
56 Electrolytic plating film
58 Conductor circuit
60 Bahia Hall
62 Inner layer through hole
64 Inner layer resin insulation layer
66 Coaxial through hole
70 Solder resist layer
71 opening
72 Nickel plating layer
74 Gold plating layer
76U, 76D Solder bump
78 Conductive adhesive
80A, 80B Build-up wiring layer
90 IC chip
92 fixed part
94 Lid plating layer
97 Conductive connection pin
144 Interlayer resin insulation layer
158 Conductor circuit
160 Filled Via

Claims

In a multilayer printed wiring board in which an interlayer insulating layer and a conductor circuit are laminated on both surfaces of a core substrate in which a through hole is formed,
A coaxial through hole comprising an outer layer through hole formed in the wall surface of the through hole of the core substrate and an inner layer through hole formed by applying an outer layer resin filler in the outer layer through hole,
The inner layer through hole is made of a plating filled in a through hole provided inside the outer layer resin filler,
A filled via is disposed immediately above at least a portion of the inner layer through-hole ;
The core substrate is provided with a uniaxial through hole without an inner layer through hole,
A multilayer printed wiring board characterized in that the coaxial through hole is mainly disposed in the center of the core substrate, and the uniaxial through hole is mainly disposed in the outer peripheral portion .

2. The multilayer printed wiring board according to claim 1, wherein a lid plating layer formed by plating is provided immediately above the inner layer through hole.

The multilayer printed wiring board according to claim 1, wherein at least a thermosetting resin, a curing agent, and 10 to 80 vol% inorganic particles are blended in the outer layer resin filler.

3. The multilayer printed wiring board according to claim 2, wherein a solder bump made of Sn / Ag, Sn / Ag / Cu, or Sn / Sb is disposed on at least a part of the filled via immediately above the lid plating layer.

5. The multilayer printed wiring board according to claim 4 , wherein the depth of the depression formed on the surface of the filled via is less than 10 μm.

The multilayer printed wiring board according to claim 4 , wherein the depth of the depression formed on the surface of the filled via is less than 5 μm.