JP4300775B2

JP4300775B2 - 積層セラミック電子部品の製造方法

Info

Publication number: JP4300775B2
Application number: JP2002265206A
Authority: JP
Inventors: 秀之足立; 潔中川; 正行谷口
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2002-09-11
Filing date: 2002-09-11
Publication date: 2009-07-22
Anticipated expiration: 2022-09-11
Also published as: JP2004103908A

Description

【０００１】
【発明の属する技術分野】
この発明は、複数のセラミック層からなる積層構造を有する電子部品本体を備える積層セラミック電子部品の製造方法に関するもので、特に、電子部品本体での層間剥がれを生じにくくするための焼成方法の改良に関するものである。
【０００２】
【従来の技術】
この発明にとって興味ある積層セラミック電子部品として、たとえば、積層セラミックコンデンサがある。図１には、この積層セラミックコンデンサの一般的な構造が図解的に断面図で示されている。
【０００３】
図１を参照して、積層セラミックコンデンサ１は、複数のセラミック層２からなる積層構造を有する電子部品本体３を備えている。電子部品本体３は、積層方向に関して中間部に位置する内層部４と内層部４を挟むように位置する外層部５とに区分される。
【０００４】
内層部４には、セラミック層２間の各界面に沿って内部電極６および７が形成されている。内部電極６および７は、電子部品本体３の第１の端面８にまで引き出される第１の内部電極６と第１の端面８に対向する第２の端面９にまで引き出される第２の内部電極７とに分類され、これら第１および第２の内部電極６および７は、積層方向に関して交互に配置されている。この発明にとって興味ある積層セラミックコンデンサ１にあっては、内部電極６および７はニッケルを含んでいる。
【０００５】
他方、外層部５には、内部電極が形成されていない。
【０００６】
また、電子部品本体３の第１および第２の端面８および９上には、それぞれ、第１および第２の外部電極１０および１１が形成されている。したがって、第１の外部電極１０は第１の内部電極６に接続され、第２の外部電極１１は第２の内部電極７に接続される。
【０００７】
このような積層セラミックコンデンサ１は、通常、次のようにして製造される。
【０００８】
まず、セラミック層２となる複数枚のセラミックグリーンシートが作製される。セラミックグリーンシートは、たとえばチタン酸バリウム系誘電体セラミック材料の粉末、バインダおよび有機溶剤を少なくとも含んでいる。
【０００９】
次に、特定のセラミックグリーンシート上には、ニッケル粉末を導電成分として含む導電性ペーストが印刷により付与され、それによって、内部電極６または７となる導電性ペースト膜が形成される。
【００１０】
次に、一方の外層部５を与えるように、導電性ペースト膜が形成されていない適当枚数のセラミックグリーンシートが積層され、次いで、内層部４を与えるように、導電性ペースト膜によって内部電極６および７が与えられるように位置合わせされた状態で、導電性ペースト膜が形成された適当枚数のセラミックグリーンシートが積層され、さらにその後、他方の外層部５を与えるように、導電性ペースト膜が形成されていない適当枚数のセラミックグリーンシートが積層される。
【００１１】
次いで、上述の積層構造物を積層方向にプレスした後、必要に応じて、カットし、それによって、電子部品本体３の生の状態のものが得られる。
【００１２】
次に、生の電子部品本体３を焼成する焼成工程が実施され、それによって、焼結後の電子部品本体３が得られる。
【００１３】
次に、電子部品本体３の端面８および９上に、導電性ペーストが付与され、焼付けられることによって、外部電極１０および１１が形成される。外部電極１０および１１には、その後、必要に応じて、めっきが施される。
【００１４】
このような積層セラミックコンデンサ１の製造方法において、内部電極６および７を形成するための導電性ペーストには、導電成分としてニッケルを含んでいる。したがって、焼成工程を実施するにあたって、このようなニッケルを酸化させたり、電子部品本体３に備えるセラミック層２の焼結性を低下させたりしないようにするため、焼成炉内の酸素分圧を制御する必要がある。
【００１５】
そこで、従来、焼成工程を、昇温過程・最高温度における焼結過程・降温過程に区分し、それぞれの過程における焼成炉内の酸素分圧を一定の範囲に規定することが提案されている（たとえば、特許文献１参照）。
【００１６】
【特許文献１】
特開平６−１９６３５２号公報
【００１７】
【発明が解決しようとする課題】
近年、積層セラミックコンデンサ１の小型化のために、電子部品本体３に備えるセラミック層２ならびに内部電極６および７の薄層化が要求されている。この薄層化に伴い、セラミック層２は３μｍ以下の厚みとなり、内部電極６および７の形成のために用いられる導電性ペーストに含まれるニッケル粉末が平均粒径１μｍ以下に微粒化されている。
【００１８】
このような薄層化された積層セラミックコンデンサ１を製造するにあたり、特許文献１に記載された範囲の酸素分圧を用いると、ニッケル粉末が焼結する際に、ニッケル粉末が玉化するという問題が生じることがある。セラミック層２は３μｍ以下と薄層であるため、玉化したニッケルはセラミック層２を貫通して、内部電極６および７が短絡し、それによって、ショート不良を招くおそれがある。
【００１９】
このニッケルの玉化は焼成工程の昇温過程において生じることから、特許文献１における昇温過程の酸素分圧が、２Ｎｉ＋Ｏ₂⇔２ＮｉＯの平衡酸素分圧に対して極度に還元側にあることによると考えられる。すなわち、平均粒径１μｍ以下と微粒化されることにより、Ｎｉ粉末が焼結しやすくなる上に、極度の還元性雰囲気にあることによって、Ｎｉの焼結がさらに進むことによって玉化が引き起こされている。ここで、焼成工程の昇温過程を２Ｎｉ＋Ｏ₂⇔２ＮｉＯの平衡酸素分圧に対して近づけた雰囲気にすることも考えられるが、昇温過程において酸素分圧が高くなると、セラミック層の焼結性が低下するという問題がある。
【００２０】
また、得ようとする積層セラミックコンデンサ１の内部電極６および７の積層数の増加に伴って、内層部４と外層部５との間での焼結挙動の差が大きくなり、これに起因する構造欠陥が昇温過程で生じやすいという問題も生じてくる。
【００２１】
なお、このような問題は、積層セラミックコンデンサ１に限らず、複数のセラミック層からなる積層構造を有し、その内層部に、ニッケルを含む内部電極が形成された、電子部品本体を備えるものであれば、他の積層セラミック電子部品においても遭遇する。
【００２２】
そこで、この発明の目的は、上述したような問題を解決し得る、積層セラミック電子部品の製造方法を提供しようとすることである。
【００２３】
【課題を解決するための手段】
この発明は、各々セラミック原料粉末を含む複数の生のセラミック層からなる積層構造を有し、積層方向に関して中間部に位置する内層部とこの内層部を挟むように位置する外層部とに区分され、内層部には、生のセラミック層間の各界面に沿ってニッケルを含む内部電極が形成され、外層部には、内部電極が形成されていない、生の電子部品本体を作製する工程と、生の電子部品本体を焼成する、焼成工程とを備える、積層セラミック電子部品の製造方法に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００２４】
すなわち、この発明では、焼成工程の昇温過程において、９００℃からセラミック原料粉末の焼結開始時までの温度域での焼成雰囲気の酸素分圧Ｐ３［ＭＰａ］について、これが−１３＜ｌｏｇＰ３＜−１０、かつ、０．９６×ｌｏｇＰ２≦ｌｏｇＰ３≦１．０５×ｌｏｇＰ２となるように制御され、さらに、焼成工程の昇温過程におけるセラミック原料粉末の焼結開始時から最高温度到達時までの温度域での焼成雰囲気の酸素分圧Ｐ１［ＭＰａ］を、１．２７×ｌｏｇＰ２≦ｌｏｇＰ１≦１．１７×ｌｏｇＰ２となるように制御することを特徴としている。ただし、Ｐ２は、２Ｎｉ＋Ｏ_２⇔２ＮｉＯの平衡酸素分圧［ＭＰａ］であり、ｌｏｇＰ１＜０、ｌｏｇＰ２＜０である。
【００２５】
好ましくは、焼成工程の昇温過程において、９００℃からセラミック原料粉末の焼結開始時までの温度域での焼成雰囲気の酸素分圧Ｐ３［ＭＰａ］についても、これが−１３＜ｌｏｇＰ３＜−１０となるように制御される。
【００２６】
この発明は、特に積層セラミックコンデンサの製造方法に有利に適用される。この場合、前述した電子部品本体において、第１の端面にまで引き出される第１の内部電極と第１の端面に対向する第２の端面にまで引き出される第２の内部電極とが積層方向に関して交互に配置されている。そして、電子部品本体の第１および第２の端面上に、それぞれ、第１および第２の内部電極のいずれかに接続されるように、外部電極を形成する工程がさらに実施される。
【００２７】
【発明の実施の形態】
この発明の一実施形態の説明を、再び図１を参照しながら説明する。図１を参照して前述した積層セラミックコンデンサ１の構造に関する説明は、この実施形態の説明においても適用することができるので、重複する説明は省略する。
【００２８】
また、積層セラミックコンデンサ１の製造方法についても、以下に説明する焼成工程を除き、前述した説明を援用する。
【００２９】
たとえば、内部電極６および７の形成のための導電性ペーストに含まれるニッケル粉末が酸化した状態でセラミック原料粉末の焼結開始温度に到達した場合、内層部４の収縮挙動は、焼成炉内の雰囲気に大きく左右される。すなわち、酸化性雰囲気では、内層部４の収縮が抑制されるが、還元性雰囲気ではセラミックの収縮挙動とほぼ一致する。他方、セラミック層２のみで構成される外層部５にあっては、雰囲気に関わらず、その収縮挙動は実質的に一定である。
【００３０】
このような状況下において、この発明では、焼成工程における焼成雰囲気の酸素分圧の制御の方法に特徴がある。
【００３１】
すなわち、焼成工程の昇温過程において、焼結開始前の段階では、酸化性雰囲気に設定することによって、内部電極６および７の形成のための導電性ペーストに含まれるニッケル粉末が還元されることを防止し、その結果、ニッケル粉末の玉化を生じさせにくくし、ショート不良を発生させにくくすることができる。
【００３２】
すなわち、焼成工程の昇温過程において、９００℃からセラミック原料粉末の焼結開始時までの温度域での焼成雰囲気の酸素分圧Ｐ３［ＭＰａ］は、−１３＜ｌｏｇＰ３＜−１０、かつ、０．９６×ｌｏｇＰ２≦ｌｏｇＰ３≦１．０５×ｌｏｇＰ２となるように制御される。酸素分圧Ｐ２［ＭＰａ］については後述する。
【００３３】
上述のように、セラミック原料粉末の焼結開始時までの温度域での焼成雰囲気の酸素分圧Ｐ３を制御することにより、脱脂を十分に行なうことが可能になるばかりでなく、内部電極６および７の形成のための導電性ペーストに含まれるニッケル粉末が酸化された状態となり、このニッケル粉末の玉化をより確実に生じにくくすることができる。
【００３４】
また、セラミック層２となるセラミックグリーンシートに含まれるセラミック原料粉末の焼結開始時から最高温度到達時までの温度域での焼成雰囲気の酸素分圧Ｐ１［ＭＰａ］が、１．２７×ｌｏｇＰ２≦ｌｏｇＰ１≦１．１７×ｌｏｇＰ２となるように制御される。ここで、Ｐ２は、２Ｎｉ＋Ｏ₂⇔２ＮｉＯの平衡酸素分圧［ＭＰａ］であり、ｌｏｇＰ１＜０、ｌｏｇＰ２＜０である。
【００３５】
上述のように、セラミック原料粉末の焼結開始時から最高温度到達時までの温度域での焼成雰囲気の酸素分圧Ｐ１を制御することにより、後述する実験例の結果からわかるように、内層部４と外層部５との間での収縮挙動がほぼ一致し、内層部４と外層部５との境界において応力が実質的に生じないようにすることができる。そのため、内層部４と外層部５との境界付近で発生するクラックや、この境界付近における端面での剥がれや中央付近での剥がれといった構造欠陥を生じにくくすることができる。
【００３６】
これに対して、セラミック原料粉末の焼結開始時から最高温度到達時までの温度域での焼成雰囲気の酸素分圧Ｐ１が上記不等式で規定されるような条件を満足しないときには、内層部４と外層部５との間での収縮挙動の差が大きくなり、内層部４と外層部５との境界で比較的大きな応力が発生し、構造欠陥を引き起こす原因となる。
【００３７】
次に、焼成工程での焼成雰囲気の酸素分圧の好ましい範囲を求めるために実施した実験例について説明する。
【００３８】
積層セラミックコンデンサにおいて一般に用いられているものであって、１０５０℃で焼結を開始するセラミック原料粉末に、バインダとしてのポリビニルブチラール、可塑剤としてのフタル酸ジオクチルおよびトルエン／エキネン混合溶液を加え、ボールミルで十分に混合し、得られたセラミックスラリーをドクターブレード法により成形し、厚み３μｍのセラミックグリーンシートを得た。
【００３９】
次に、セラミックグリーンシートの特定のものに、ニッケル粉末を含む導電性ペーストを印刷し、乾燥することによって、内部電極となる導電性ペースト膜を形成した。
【００４０】
次に、導電性ペースト膜が形成されたセラミックグリーンシートを５７０層積層することによって、内層部となる積層体を作製するとともに、その上下に、それぞれ、導電性ペースト膜が形成されていない外層部となるセラミックグリーンシートを５０層積層し、得られた積層体を５．７ｍｍ×５．０ｍｍの大きさに切断し、電子部品本体の生の状態のものを得た。
【００４１】
次に、生の電子部品本体を、大気中において、２４０〜２８０℃の温度で脱脂し、次いで、脱脂後の電子部品本体を、匣上に載置し、密閉型バッチ炉内で焼成した。
【００４２】
上述の焼成工程の昇温過程において、Ｈ₂ガス、Ｎ₂ガス、ＣＯガスおよびＣＯ₂ガスの混合比を調整することによって、各温度での焼成雰囲気の酸素分圧について、表１に示すように、種々に変更したいくつかの条件を採用した。なお、表１に示した酸素分圧（ＰＯ₂）の数値は、ＰＯ₂を、「ＭＰａ」を単位として、ｌｏｇ（ＰＯ₂）で示したものであり、また、表１には、「平衡分圧」の欄に各温度でのＮｉ−ＮｉＯ平衡酸素分圧が示されている。
【００４３】
また、この実験例において、焼成工程の昇温過程において、１〜４℃／分の昇温速度を採用した。
【００４４】
焼成工程における最高温度（１３００℃）に到達した後、この温度を２時間保持し、その後、３〜４℃／分の降温速度をもって常温まで冷却した。
【００４５】
このようにして得られた焼結後の電子部品本体から７５０個を抜き取り、構造欠陥発生の有無を顕微鏡観察によって確認した。ここで、構造欠陥については、内層部と外層部との境界の中央付近での剥がれおよび端面での剥がれをそれぞれ評価した。それぞれの結果が、表１において、「中央付近剥がれ発生率」および「端面剥がれ発生率」の各欄に示されている。
【００４６】
次に、電子部品本体の各端部に、銅粉末を含む導電性ペーストを塗布し、焼付け、その上に、ニッケルめっきおよび錫めっきを順次施すことによって外部電極を形成し、積層セラミックコンデンサを完成させた。
【００４７】
得られた積層セラミックコンデンサから３００個を抜き取り、ショート不良発生の有無を確認した。その結果が、表１において、「ショート不良発生率」の欄に示されている。
【００４８】
【表１】

【００４９】
表１において、条件番号に＊が付されているものは、この発明の範囲外の条件である。また、これら条件のうち、この発明の範囲外の原因となった酸素分圧については、その数値に下線が付されている。
【００５０】
なお、表１に示した各条件での酸素分圧に関して、たとえば、昇温過程での特定の温度域においてのみ、この発明の範囲から外れるような酸素分圧とするなど、一定の規則性をもって酸素分圧が設定されていないのは、焼成雰囲気の急激な切り換えや微妙な切り換えが焼成炉の構成上困難であったためである。
【００５１】
表１からわかるように、９００℃から焼結開始温度である１０５０℃までの温度域での焼成雰囲気の酸素分圧Ｐ３［ＭＰａ］が、−１３＜ｌｏｇＰ３＜−１０、かつ、０．９６×ｌｏｇＰ２≦ｌｏｇＰ３≦１．０５×ｌｏｇＰ２の条件を満たすとともに、焼結開始温度である１０５０℃から最高温度である１３００℃までの温度域での焼成雰囲気の酸素分圧Ｐ１［ＭＰａ］が、１．２７×ｌｏｇＰ２≦ｌｏｇＰ１≦１．１７×ｌｏｇＰ２（ただし、Ｐ２は、Ｎｉ−ＮｉＯ平衡酸素分圧）の条件を満たしている、条件１〜４、１２および１３によれば、「中央付近剥がれ発生率」が０％または極めて低く抑えられ、「端面剥がれ発生率」が０％であり、また、「ショート不良発生率」についても、極めて低く抑えられている。
【００５２】
これに対して、焼結開始温度である１０５０℃から最高温度である１３００℃までの温度域での少なくとも１つの温度下において、ｌｏｇＰ１＞１．１７×ｌｏｇＰ２となっている条件５、６、９および１０では、「中央付近剥がれ発生率」において比較的高い値を示している。
【００５３】
特に、条件６では、９００℃から焼結開始温度である１０５０℃までの温度域での焼成雰囲気の酸素分圧Ｐ３［ＭＰａ］が、ｌｏｇＰ３≦−１３となっているため、この段階で内部電極を形成するための導電性ペーストに含まれるニッケル粉末の玉化が生じ、それが原因となって、「ショート不良発生率」において高い値を示している。
【００５４】
また、焼結開始温度である１０５０℃から最高温度である１３００℃までの温度域での少なくとも１つの温度下において、焼成雰囲気の酸素分圧Ｐ１［ＭＰａ］が、ｌｏｇＰ１＜１．２７×ｌｏｇＰ２となっている条件８および１０では、「ショート不良発生率」において高い値を示している。
【００５５】
また、焼結開始温度である１０５０℃から最高温度である１３００℃までの温度域での焼成雰囲気の酸素分圧を、Ｎｉ−ＮｉＯ平衡酸素分圧にほぼ等しくした条件７では、「端面剥がれ発生率」において１００％の値を示している。
【００５６】
【発明の効果】
以上のように、この発明によれば、焼成工程の昇温過程において、セラミック原料粉末の焼結開始時から最高温度到達時までの温度域での焼成雰囲気の酸素分圧Ｐ１［ＭＰａ］を、１．２７×ｌｏｇＰ２≦ｌｏｇＰ１≦１．１７×ｌｏｇＰ２（ただし、Ｐ２は、Ｎｉ−ＮｉＯ平衡酸素分圧［ＭＰａ］であり、ｌｏｇＰ１＜０、ｌｏｇＰ２＜０である。）となるように制御しているので、内部電極が分布する内層部と内部電極が分布しない外層部との焼成時の収縮挙動の差を低減でき、そのため、この収縮挙動の差が起因するクラックや内層部と外層部との境界における剥がれなどといった構造欠陥を生じにくくすることができる。
【００５７】
また、この発明によれば、上述した焼成工程の昇温過程において、９００℃からセラミック原料粉末の焼結開始時までの温度域での焼成雰囲気の酸素分圧Ｐ３［ＭＰａ］を、−１３＜ｌｏｇＰ３＜−１０、かつ、０．９６×ｌｏｇＰ２≦ｌｏｇＰ３≦１．０５×ｌｏｇＰ２となるように制御しているので、内部電極となるべきニッケル粉末の玉化を防止でき、したがって、これによるセラミックの貫通を防止でき、したがって、ショート不良などの不具合を生じにくくすることができる。
【００５８】
この発明が、積層セラミックコンデンサの製造方法に適用されると、積層セラミックコンデンサにおいては、多数の内部電極が積層されるので、内層部と外層部との焼成時における収縮挙動の差がより生じやすいため、この発明による効果がより顕著に発揮されることができる。
【図面の簡単な説明】
【図１】この発明にとって興味ある積層セラミック電子部品の一例としての積層セラミックコンデンサ１を図解的に示す断面図である。
【符号の説明】
１積層セラミックコンデンサ
２セラミック層
３電子部品本体
４内層部
５外層部
６，７内部電極
８，９端面
１０，１１外部電極

Claims

各々セラミック原料粉末を含む複数の生のセラミック層からなる積層構造を有し、積層方向に関して中間部に位置する内層部と前記内層部を挟むように位置する外層部とに区分され、前記内層部には、前記生のセラミック層間の各界面に沿ってニッケルを含む内部電極が形成され、前記外層部には、内部電極が形成されていない、生の電子部品本体を作製する工程と、
生の前記電子部品本体を焼成する、焼成工程と
を備える、積層セラミック電子部品の製造方法であって、
前記焼成工程の昇温過程において、９００℃から前記セラミック原料粉末の焼結開始時までの温度域での焼成雰囲気の酸素分圧Ｐ３［ＭＰａ］を、−１３＜ｌｏｇＰ３＜−１０、かつ、０．９６×ｌｏｇＰ２≦ｌｏｇＰ３≦１．０５×ｌｏｇＰ２となるように制御するとともに、
前記焼成工程の昇温過程において、前記セラミック原料粉末の焼結開始時から最高温度到達時までの温度域での焼成雰囲気の酸素分圧Ｐ１［ＭＰａ］を、
１．２７×ｌｏｇＰ２≦ｌｏｇＰ１≦１．１７×ｌｏｇＰ２
となるように制御することを特徴とする、セラミック電子部品の製造方法。
ただし、Ｐ２は、２Ｎｉ＋Ｏ_２⇔２ＮｉＯの平衡酸素分圧［ＭＰａ］であり、ｌｏｇＰ１＜０、ｌｏｇＰ２＜０である。
積層セラミックコンデンサの製造方法に適用され、
前記電子部品本体において、第１の端面にまで引き出される第１の前記内部電極と前記第１の端面に対向する第２の端面にまで引き出される第２の前記内部電極とが積層方向に関して交互に配置され、
前記電子部品本体の前記第１および第２の端面上に、それぞれ、第１および第２の前記内部電極のいずれかに接続されるように、外部電極を形成する工程とさらに備える、請求項１に記載の積層セラミック電子部品の製造方法。