JP3744427B2 - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP3744427B2
JP3744427B2 JP2002018119A JP2002018119A JP3744427B2 JP 3744427 B2 JP3744427 B2 JP 3744427B2 JP 2002018119 A JP2002018119 A JP 2002018119A JP 2002018119 A JP2002018119 A JP 2002018119A JP 3744427 B2 JP3744427 B2 JP 3744427B2
Authority
JP
Japan
Prior art keywords
internal electrode
temperature
partial pressure
oxygen partial
sintering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002018119A
Other languages
English (en)
Other versions
JP2003217965A (ja
Inventor
哲彦 太田
弘道 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002018119A priority Critical patent/JP3744427B2/ja
Priority to CN 03103410 priority patent/CN100559522C/zh
Publication of JP2003217965A publication Critical patent/JP2003217965A/ja
Application granted granted Critical
Publication of JP3744427B2 publication Critical patent/JP3744427B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、積層セラミック電子部品の製造方法に関し、特に、たとえばNi電極材料を用いて内部電極を形成した積層セラミックコンデンサなどの積層セラミック電子部品の製造方法に関する。
【0002】
【従来の技術】
たとえば、内部電極としてNiを用いた積層セラミックコンデンサにおいては、Niを含む電極ペーストを用いてセラミックグリーンシート上に内部電極パターンを形成し、このセラミックグリーンシートを積層して積層体が形成される。この積層体がカットされ、隣接する内部電極パターンが交互に対向端面に露出したチップ状の積層体が形成される。このようにカットされた積層体を焼成することにより、セラミック層中に内部電極が形成されたセラミック素体が得られる。そして、内部電極が露出したセラミック素体の端面に外部電極を形成し、内部電極と外部電極とを接続することにより、積層セラミックコンデンサが作製される。
【0003】
このように、カットされた積層体を焼成する際に、内部電極パターンのNiが酸化されないように、焼成炉内の酸素分圧をコントロールする必要がある。焼成炉内の酸素分圧がある特定の範囲を外れると、内部電極が酸化して構造欠陥が発生したり、セラミック素体の焼結性が低下して絶縁抵抗が劣化するといった不具合が発生する。このような不具合を回避するため、たとえば特開平6−196352号公報に示されるように、積層体の焼成過程における酸素分圧を一定範囲に規定する方法がある。特開平6−196352号公報に開示された方法は、積層体の焼成過程において、温度の上昇および降下に対応させて、脱脂ゾーン、焼結ゾーン、酸素欠陥補充ゾーンに区分し、各ゾーンにおいて酸素分圧を所定の範囲にコントロールするものである。
【0004】
【発明が解決しようとする課題】
特開平6−196352号公報に開示された方法は、セラミックグリーンシートの積層体の焼結温度を複数のゾーンに分けて、各ゾーンにおける酸素分圧をコントロールするものである。しかしながら、セラミック層の薄層化にともなって、内部電極材料に含まれるNi粒子の粒径が小さくなり、特開平6−196352号公報に開示された雰囲気で焼成すると、内部電極が玉化してしまう。そのため、玉化した内部電極がセラミック層を貫通し、絶縁抵抗が劣化するという問題が発生した。また、焼成雰囲気を内部電極の玉化を抑制する雰囲気に設定した場合、内部電極の酸化に伴う構造欠陥が発生することがわかった。
【0005】
それゆえに、この発明の主たる目的は、内部電極として用いられるNi電極の酸化による構造欠陥を生じさせることなく、内部電極の玉化を抑制することができる、積層セラミック電子部品の製造方法を提供することである。
【0006】
【課題を解決するための手段】
この発明は、内部電極としてNi電極が形成された積層セラミック電子部品の製造方法であって、Niを含む電極材料を用いて内部電極パターンを形成したセラミックグリーンシートを積層した積層体を準備する工程と、積層体を焼成する工程とを含み、内部電極パターンの焼結開始温度の直前の温度域の焼成雰囲気の酸素分圧P1(atm)が、logP1<−15の範囲にあり、かつ内部電極パターンの焼結開始温度から最高温度までの昇温途中の温度域の焼成雰囲気の酸素分圧P2(atm)が、2Ni+O2⇔2NiOの平衡酸素分圧をP3(atm)としたとき、1.1×logP3≦logP2≦logP3(ただし、logP1<0、logP2<0、logP3<0)の範囲にあり、少なくとも内部電極パターンの焼結開始温度から最高温度までの昇温途中の温度域の所定温度において、1.1×logP3≦logP2<logP3(ただし、logP1<0、logP2<0、logP3<0)の範囲にあることを特徴とする、積層セラミック電子部品の製造方法である。
【0007】
Niを含む内部電極パターンの焼結開始前と焼結開始後において、焼成雰囲気の酸素分圧を個別にコントロールすることにより、内部電極の玉化を抑制することができ、かつ内部電極の酸化にともなう構造欠陥の発生を防止することができる。
内部電極の焼結開始前においては、Ni粒子の粒径が大きく、活性度が高い。そのため、焼成雰囲気の酸素分圧が高くなると内部電極の酸化が始まり、構造欠陥を誘発するため、内部電極の焼結開始前の酸素分圧は低いことが好ましい。また、内部電極の焼結がある程度進み、Ni粒子の表面積が小さくなっていれば、ある程度酸素分圧が高くなっても構造欠陥は発生せず、逆に、酸素分圧を低くしすぎると、焼結途中で玉化してしまう。したがって、内部電極の焼結開始後は、焼結開始前より酸素分圧の高い雰囲気で積層体が焼成される。
【0008】
この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の実施の形態の詳細な説明から一層明らかとなろう。
【0009】
【発明の実施の形態】
図1は、この発明のセラミック電子部品の製造方法によって作製される積層セラミックコンデンサの一例を示す図解図である。積層セラミックコンデンサ10は、セラミック素体12を含む。セラミック素体12は、複数のセラミック層14と内部電極16とが交互に積層されて形成される。
【0010】
セラミック素体12の対向端面には、隣接する内部電極16が交互に露出し、これらの内部電極16に接続されるようにして、外部電極18,20が形成される。セラミック層14は誘電体セラミックで形成され、内部電極16はNiで形成される。また、外部電極18,20は、たとえばCu焼付電極層と、Niめっき層と、Snめっき層などによって形成される。
【0011】
この積層セラミックコンデンサ10を作製する場合、誘電体材料で形成されたセラミックグリーンシートが準備される。セラミックグリーンシート上には、Niを含む電極ペーストなどを用いて、内部電極パターンが形成される。内部電極パターンが形成されたセラミックグリーンシートが複数枚積層され、さらに、電極パターンが形成されていないセラミックグリーンシートが積層される。このようにして得られた積層体が圧着され、セラミック素体12を作製するためにチップ状にカットされる。
【0012】
チップ状にカットされた積層体は、焼成されることにより、セラミック層14と内部電極16とからなるセラミック素体12が形成される。積層体の焼成は、H2 ガス、N2 ガス、COガス、CO2 ガスなどの混合ガス雰囲気中で行なわれる。このとき、Niを含む電極ペーストで形成された内部電極パターンの焼結開始前の温度域と、焼結開始後の温度域とにおいて、焼成雰囲気の酸素分圧が調整される。
【0013】
内部電極焼結開始温度の直前の温度域においては、焼成炉内の焼成雰囲気の酸素分圧P1(atm)が、logP1<−15の範囲となるように調整される。また、内部電極焼結開始温度から最高温度までの昇温途中の温度域においては、焼成炉内の焼成雰囲気の酸素分圧P2(atm)が、2Ni+O2⇔2NiOの平衡酸素分圧をP3(atm)としたとき、1.1×logP3≦logP2≦logP3の範囲内にあるように調整される。なお、内部電極焼結開始温度から最高温度までの昇温途中の温度域の所定温度においては、1.1×logP3≦logP2<logP3の範囲内にあるように調整される。ここで、logP1<0、logP2<0、logP3<0である。
【0014】
内部電極16が露出したセラミック素体12の端面に、外部電極18,20が形成される。外部電極18,20を形成するために、セラミック素体12の端面に、AgやCuおよびガラス成分を含む電極ペーストが塗布され、焼き付けられる。このようにして得られた焼付電極上に、Niめっき層およびSnめっき層などを形成することにより、外部電極18,20が形成される。
【0015】
積層体を焼成する際、内部電極焼結開始前においては、Ni粒子の表面積が大きく、活性度が高い。そのため、焼成炉内の焼成雰囲気の酸素分圧が高いと、内部電極の酸化が始まり、構造欠陥が誘発される。それに対して、内部電極焼結開始温度の直前の温度域の焼成雰囲気の酸素分圧P1(atm)を、logP1<−15の範囲となるように調整することにより、内部電極の酸化を防止して、構造欠陥が発生しないようにすることができる。
【0016】
さらに、内部電極焼結開始温度から最高温度までの昇温途中の温度域においては、内部電極の焼結がある程度進み、Ni粒子の表面積が小さくなっており、ある程度酸素分圧を高くしても、構造欠陥が発生しない。逆に、この温度領域で酸素分圧を低くしすぎると、焼結途中で内部電極が玉化してしまい、セラミック層14を貫通して、積層セラミックコンデンサ10の絶縁抵抗が劣化してしまう。それに対して、焼成炉内の焼成雰囲気の酸素分圧P2(atm)を、2Ni+O2⇔2NiOの平衡酸素分圧をP3(atm)としたとき、1.1×logP3≦logP2≦logP3(昇温途中の所定温度においては、1.1×logP3≦logP2<logP3)の範囲内となるように調整することにより、内部電極の玉化を防止することができる。したがって、内部電極の玉化によるセミック層14の破損を防止することができ、積層セラミックコンデンサ10の絶縁抵抗の劣化を防ぐことができる。
【0017】
このように、内部電極焼結開始前の温度域と、焼結開始後の温度域とによって、それぞれ焼成雰囲気中の酸素分圧を調整することにより、内部電極16の構造欠陥を防止することができるとともに、内部電極16の玉化を防止して、積層セラミックコンデンサの絶縁劣化を防ぐことができる。
【0018】
【実施例】
(実施例1)
誘電体セラミック材料に、バインダ(ポリビニルブチラール)、可塑材(フタル酸ジオクチル)、トルエン/エキネン混合溶液を添加し、ボールミルで数時間〜数10時間混練して、セラミックスラリーを形成した。得られたセラミックスラリーをドクターブレード法により、所定の厚みのシート状に形成し、セラミックグリーンシートを得た。得られたセラミックグリーンシートに、Ni粒子を含む電極ペーストを印刷し、セラミックグリーンシートを積層したのち、3.2×2.5mmの大きさにカットした。
【0019】
カットした積層体を大気中で240℃〜280℃で脱脂した。脱脂した積層体をアルミナ匣上に並べ、密閉型バッチ炉内で焼成した。このときの焼成雰囲気は、H2 ガス、N2 ガス、COガス、CO2 ガスなどの混合ガス雰囲気であり、各温度における酸素分圧は、表1に示すとおりである。焼成時の昇温速度は、常温から最高温度までを1〜2℃/minとし、最高温度(1250℃〜1350℃)に到達後1〜3時間保持し、その後3〜4℃/minで常温まで冷却した。
【0020】
このようにして得られたセラミック素体を500個抜き取り、内部電極の構造欠陥の有無を20倍のルーペで確認した。また、セラミック素体にAg外部電極を塗布、焼き付けしたのち、200個抜き取って、定格電圧の10倍の電圧を印加して、ショート不良発生数をカウントした。そして、その結果を表1に示した。なお、内部電極は、不活性雰囲気下でTMA分析(熱機械分析)を行ない、電極収縮開始温度および終了温度が特定されたものを使用した。
【0021】
【表1】
Figure 0003744427
【0022】
この実施例では、内部電極用の電極ペーストの収縮が800℃から開始するものを使用している。条件1は、表1に下線で示すように、内部電極焼結開始以降においても、焼結開始前と同様の酸素分圧を保ったまま、焼成を続行した場合を示している。この条件1の場合、焼成後のサンプルには、100%耐圧不良が発生した。これは、内部電極が焼結する際に玉化し、セラミック層を貫通したことによるものである。
【0023】
内部電極焼結開始後も2Ni+O2 ⇔2NiOの平衡酸素分圧より大きく還元側に設定し続けると、NiOの比率が極端に低下し、金属Niのみで殆ど構成されるようになる。その場合、(金属Ni+金属Ni)の焼結にともなうネック成長は、(金属Ni+NiO)もしくは(NiO+NiO)の場合よりも急激におこる。このようにして内部電極は焼結が進むにつれて玉化していくが、この温度域では、未だセラミック層は焼結を開始しておらず、しかもバインダは十分に分解する温度域であるため、セラミック層の強度は弱くなっている。その結果、玉化した内部電極によってセラミック層が破られ、隣接する内部電極がショートして、耐圧不良が発生するものである。
【0024】
それに対して、条件2および条件3では、内部電極焼結開始後の酸素分圧を焼結開始前より大きくすることにより、内部電極の玉化が発生せず、耐圧不良が認められなかったものである。このように、内部電極として用いられるNi電極の焼結開始前後で雰囲気を大きく変更することにより、内部電極の玉化を防ぎ、耐圧不良率を大幅に低下させることができた。
【0025】
(実施例2)
実施例1と同様にして、電極ペーストを塗布したセラミックグリーンシートを積層し、カットしてチップ状の積層体を得た。予備評価として内部電極の収縮が800℃から開始することをTMA分析で確認後、収縮開始前の700℃から収縮が完了する1100℃までの範囲で、表2に示すように、100℃おきに炉内酸素分圧を調整して実験を行なった。このように焼成雰囲気を調整し、実施例1と同様にして、耐圧不良率およびショート不良率を調べた。そして、その結果を表2に示した。なお、参考として、各温度域における平衡酸素分圧logP3と、本発明の酸素分圧の下限である1.1×logP3の値についても、表2に示した。
【0026】
【表2】
Figure 0003744427
【0027】
表2からわかるように、700℃における酸素分圧をP1(atm)としたとき、表2に下線で示すように、logP1の値が−15以上になると、積層セラミックコンデンサに耐圧不良が認められた。これは、内部電極焼結開始前の段階では、Ni粒子の表面積が大きく、活性度が高いため、炉内酸素分圧がわずかでも高くなると酸化が始まり、構造欠陥を誘発するためである。
【0028】
また、内部電極焼結開始後である800℃〜1100℃における酸素分圧をP2(atm)、各温度における2Ni+O2⇔2NiOの平衡酸素分圧をP3(atm)としたとき、1.1×logP3≦logP2≦logP3(昇温途中の所定温度においては、1.1×logP3≦logP2<logP3)の範囲内にあるとき、不良のない積層セラミックコンデンサを得ることができた。それに対して、表2に下線で示すように、logP2が1.1×logP3より低くなると、積層セラミックコンデンサにショート不良が認められた。これは、Ni電極の焼結がある程度進み、表面積が小さくなっていれば、ある程度酸素分圧を高くしても構造欠陥は発生せず、逆に、この温度範囲で酸素分圧を低くしすぎると、焼結途中で内部電極が玉化してしまい、セラミック層を突き破るためである。
【0029】
【発明の効果】
この発明によれば、内部電極としてNi電極が用いられる積層セラミック電子部品を製造する際に、Ni電極が酸化して構造欠陥が発生することを防止することができる。さらに、内部電極の焼結に際して、Ni電極の玉化を防止することができ、玉化したNi電極によるセラミック層の破損を防ぐことができる。したがって、この発明の製造方法を用いて、たとえば積層セラミックコンデンサを製造した場合、十分な耐圧を有し、かつショート不良のない積層セラミックコンデンサを得ることができる。
【図面の簡単な説明】
【図1】この発明の製造方法によって作製される積層セラミックコンデンサの一例を示す図解図である。
【符号の説明】
10 積層セラミックコンデンサ
12 セラミック素体
14 セラミック層
16 内部電極
18 外部電極
20 外部電極

Claims (1)

  1. 内部電極としてNi電極が形成された積層セラミック電子部品の製造方法であって、
    Niを含む電極材料を用いて内部電極パターンを形成したセラミックグリーンシートを積層した積層体を準備する工程と、前記積層体を焼成する工程とを含み、
    前記内部電極パターンの焼結開始温度の直前の温度域の焼成雰囲気の酸素分圧P1(atm)が、logP1<−15の範囲にあり、かつ
    前記内部電極パターンの焼結開始温度から最高温度までの昇温途中の温度域の焼成雰囲気の酸素分圧P2(atm)が、2Ni+O2⇔2NiOの平衡酸素分圧をP3(atm)としたとき、1.1×logP3≦logP2≦logP3(ただし、logP1<0、logP2<0、logP3<0)の範囲にあり、少なくとも前記内部電極パターンの焼結開始温度から最高温度までの昇温途中の温度域の所定温度において、1.1×logP3≦logP2<logP3(ただし、logP1<0、logP2<0、logP3<0)の範囲にあることを特徴とする、積層セラミック電子部品の製造方法。
JP2002018119A 2002-01-28 2002-01-28 積層セラミック電子部品の製造方法 Expired - Lifetime JP3744427B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002018119A JP3744427B2 (ja) 2002-01-28 2002-01-28 積層セラミック電子部品の製造方法
CN 03103410 CN100559522C (zh) 2002-01-28 2003-01-28 层压陶瓷电子零件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002018119A JP3744427B2 (ja) 2002-01-28 2002-01-28 積層セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2003217965A JP2003217965A (ja) 2003-07-31
JP3744427B2 true JP3744427B2 (ja) 2006-02-08

Family

ID=27653581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002018119A Expired - Lifetime JP3744427B2 (ja) 2002-01-28 2002-01-28 積層セラミック電子部品の製造方法

Country Status (2)

Country Link
JP (1) JP3744427B2 (ja)
CN (1) CN100559522C (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4462218B2 (ja) * 2006-03-28 2010-05-12 Tdk株式会社 チップ状電子部品の外部電極形成方法および外部電極形成装置
CN113270270B (zh) * 2021-05-27 2022-04-05 广东省先进陶瓷材料科技有限公司 一种抗氧化镍浆及其制备方法与应用
WO2023234205A1 (ja) * 2022-05-31 2023-12-07 株式会社村田製作所 セラミックグリーンシート用樹脂組成物、セラミックグリーンシートの製造方法及び積層セラミック電子部品の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3346293B2 (ja) * 1998-08-07 2002-11-18 株式会社村田製作所 非還元性誘電体磁器組成物およびそれを用いた積層セラミックコンデンサ
JP4803854B2 (ja) * 1999-01-27 2011-10-26 Tdk株式会社 積層型セラミックコンデンサの製造方法

Also Published As

Publication number Publication date
CN100559522C (zh) 2009-11-11
CN1435856A (zh) 2003-08-13
JP2003217965A (ja) 2003-07-31

Similar Documents

Publication Publication Date Title
US6704191B2 (en) Multilayer ceramic electronic components and methods for manufacturing the same
JP4998222B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP2000138129A (ja) 積層セラミックコンデンサおよびその製造方法
JP7171315B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP3744427B2 (ja) 積層セラミック電子部品の製造方法
JP4122845B2 (ja) 積層セラミック電子部品の製造方法
JP4858233B2 (ja) グリーンシート積層ユニット、電子部品の製造方法、および電子部品
JP4702972B2 (ja) 積層型電子部品およびその製法
JP4192523B2 (ja) 積層セラミック電子部品の製造方法
JPH0348415A (ja) ペースト組成物および積層セラミックコンデンサの製造方法
JP4072861B2 (ja) 積層チップ部品の製造方法
JP4300775B2 (ja) 積層セラミック電子部品の製造方法
JP2000290077A (ja) 積層セラミック電子部品の製造方法
JP3239718B2 (ja) 積層セラミック電子部品の製造方法
JP3965953B2 (ja) 積層セラミック電子部品の焼成方法
KR102716139B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP3873928B2 (ja) 積層セラミック電子部品の製造方法
JP3780798B2 (ja) 積層セラミック電子部品の製造方法
JPH07106187A (ja) 積層セラミック電子部品の製造方法
JP4561165B2 (ja) 積層セラミック電子部品の製造方法
JP4003437B2 (ja) 積層セラミック電子部品の製造方法
JP2003234257A (ja) 外部電極の焼付け方法、および連続焼成炉
KR20240079846A (ko) 내부 전극을 포함하는 적층 압전 소자의 제조 방법
JPH1197280A (ja) 積層セラミックコンデンサの製造方法
JP2002260952A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3744427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131202

Year of fee payment: 8

EXPY Cancellation because of completion of term