JP4290068B2 - ウェーハ製造方法 - Google Patents

ウェーハ製造方法 Download PDF

Info

Publication number
JP4290068B2
JP4290068B2 JP2004150897A JP2004150897A JP4290068B2 JP 4290068 B2 JP4290068 B2 JP 4290068B2 JP 2004150897 A JP2004150897 A JP 2004150897A JP 2004150897 A JP2004150897 A JP 2004150897A JP 4290068 B2 JP4290068 B2 JP 4290068B2
Authority
JP
Japan
Prior art keywords
composite
temperature
heterogeneous material
irradiation
annealing step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004150897A
Other languages
English (en)
Other versions
JP2005005699A (ja
Inventor
モーリス シボート
カイレフルク イアン
フルネ フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2005005699A publication Critical patent/JP2005005699A/ja
Application granted granted Critical
Publication of JP4290068B2 publication Critical patent/JP4290068B2/ja
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation

Description

本発明は、不均質材料合成物が該合成物の所定の分割領域で分割されるウェーハ製造方法に関し、該合成物は熱処理にかけられるものである。
異なる熱膨張率を持つ受入基板に接着された薄層を有する不均質材料合成物すなわちヘテロ構造は、マイクロエレクトロニクス、光エレクトロニクスおよびマイクロ工学の分野で、多大な工業的注目を集めてきた。そのような構造は、電気めっき、蒸着、スピン等に基づく堆積プロセスを利用して製造できる。他の取組みにおいては、大きい材料を受入基板に接着し、その後、化学的機械的研磨や材料のエッチングによって薄くしている。これらの方法は、大抵処理工程が多いために非常に効率が低く、多くの場合、結果として生じる構造は要求される品質では製造できていない。
米国特許5,877,070号は、上記の種類のウェーハ製造方法を提案している。この方法は、薄膜をヘテロ基板上に移すために、いわゆるスマート・カット(Smart-Cut(登録商標))プロセスを改良変形したものを利用している。この処理の特徴的な工程を図18a〜図18cに概略的に示す。
図18aに示すように、異なる熱膨張率を持つ材料の、供与ウェーハ91および受入ウェーハ92を用意する。図18bを参照すると、供与ウェーハ91にその表面93を通してイオン96を注入し、供与ウェーハ91の特定の注入深さdまたはその近くに所定の分割領域95を作り出す。
それから図18cに示すように、焼きなまし装置90を用いて、注入がなされた供与ウェーハ91をアニールする。注入工程直後のこのアニール工程によって、注入がなされた領域において微小な割れ目が形成されかつ成長することにより、所定の分割領域95が脆弱化されることになる。そのアニール工程で使用される温度は、イオン注入により誘起される表面膨れの形成(続く第2の基板への供与基板の接着を妨げうる)を防ぐために比較的低い値に調節しなければならない。従って、このアニール工程から生じる脆弱化の効果は比較的小さいものである。
図18dに示すように、注入がなされかつアニールされた供与ウェーハ91が、供与ウェーハ91の注入がなされた表面93で受入ウェーハ92と接着され、不均質ウェーハ合成物99となる。この後、図18eに示すように、焼きなまし装置90’で第2の熱処理がなされる。第2の熱処理によって、イオン注入により誘起された微小な割れ目がさらに成長、重複および合体し、それにより、その合成物についての熱分割に対する見積量に相当するエネルギーに達した時に、所定の分割領域95でウェーハ合成物99が分割される。
熱分割に対する見積量とは、材料の熱的な分割すなわち劈開のための限界に相当する特定の熱的な見積量であり、熱的な分割が発生するのに必要なエネルギーの100%分である。使用される熱分割に対する見積量の温度−時間依存性は、アニール時間の逆数が、eのアニール温度の逆数乗に比例する、アレニウスの法則に従うものである。不均質な接着構造の熱分割に対する見積量は、材料の種類、注入条件および接着条件のような、多くの、材料、環境および技術的なパラメータに依存する。
上記の第2の熱処理は、接着されたウェーハ対がウェーハ91、92の材料の異なる熱膨張率に起因して強度低下する、比較的低い温度で行わなければならない。これは、供与ウェーハ91の薄層97を受入ウェーハ92に移すためにウェーハ合成物99を分割するためのアニール時間の増大につながる。
さらに別の取組みにおいて、米国特許第5,877,070号では、剥離温度を下げるためのホウ素注入を利用する付加的な注入工程を提案している。この方法によると、周りの層に不都合なホウ素ドープがなされることになり、また、特に付加的な注入工程のために、高価で時間のかかるものである。
別の試み(例えば、アスパーらにより提案されたもの(Aspar et al in the Proceedings of MRS, 1998))においては、アニール工程において注入領域での不均質ウェーハ合成物のウェーハ分割を容易にするために、高い線量の水素注入を利用している。しかし、この高線量イオン注入は、製造コストを上昇させる。
仏国特許出願公開第755537号では、合成物を不定的に破壊させる、熱分割時の急な応力変化を制限するために、注入がなされた基板をもう一方の基板と接着した後に該注入がなされた基板を薄くする、薄層をヘテロ構造に移すための方法が述べられている。この方法は、余計な処理工程を招き、また除去された材料が失われるため、著しい材料の消費につながる。
仏国特許出願公開第748851号では、引張り、せん断、曲げの力のような機械的な力と熱処理との組合せによって、低い温度で構造を分離するための方法が開示されている。そのような力は、工具、流体、或いはその他の機械的エネルギー源、例えば欧州特許出願公開第977242号において説明されているように噴流を用いて与えられる。
国際公開第01/80308号では、シリコン薄層をSiO基板上に移すために、脆化領域を持つ構造内にレーザーパルス等のエネルギーパルスを注入することが提案されている。
本発明は、合成物の不定的な破壊のリスクが軽減された状態で、不均質材料合成物を容易かつ効率的に分割するウェーハ製造方法を提供することを目的とする。
本発明の目的は、熱処理が、合成物が分割される前に止める前記合成物のアニールと、所定の分割領域で前記合成物を分割するための光子の前記合成物への照射とを含むことを特徴とする、上記の種類の方法により解決される。
アニール工程において、合成物の所定の分割領域は熱的に前脆弱化されるが、該領域においてまだ熱的に分割はしない。このように、アニール工程において既に、この所定の分割領域に特定の量の熱エネルギーが供給される。照射工程においては、容易ながら効率的な方法で、前脆弱化がなされた所定の分割領域に、合成物を分割するのに必要とされる更なる量の熱エネルギーが供給される。それにより所定の分割領域に更なる熱エネルギーを局在させることができるため、合成物の損傷や劣化につながりうるアニールによる変形のリスクが軽減される。この照射工程により、良好な品質でかつ不均質材料合成物の不定的な破壊と劣化のリスクが非常に低い状態で、合成物の分割片を比較的素早く得ることができる。
アニール工程と照射工程との両方を合成物形成後に行うため、両基板を非常に容易に互いに合わせて結合でき、ウェーハの取扱いを減らしかつ工程の効率を向上させることになる。
本発明の好ましい実施形態においては、前記アニール工程を、前記合成物が分割されうる熱分割に対する見積量の、最高で99%、好ましくは約70〜99%のエネルギーで行う。このように、アニール工程において、合成物に最適なエネルギーを与えて合成物を前脆弱化することができる。従って、続く照射工程では、合成物を非常に素早くかつ円滑に分割できるようにするためには、比較的少ない量のエネルギーを合成物に与えることが必要となるのみである。
さらに有利であるのは、前記光子を、前記合成物の材料のうちの少なくとも1つに吸収されうる波長で照射することである。これにより照射工程中に合成物内で熱を発生させることができ、短時間で分割のための熱エネルギーを供給するために所定の分割領域を選択的に局所加熱して、合成物の変形のリスクを最小限にすることができる。
本発明の好ましい実施例においては、前記照射を、前記不均質材料合成物の一部でありかつ前記所定の分割領域が形成される合成物の供与材料の一部を受け入れる働きをする受入基板を通して行う。この方法により、光子を受入基板を通過させて供与基板に吸収させることができ、分割のために所定の分割領域を直接加熱することができるようになる。
本発明の他の実施例においては、前記照射を、前記所定の分割領域が形成される、前記不均質材料合成物の一部である供与基板を通して行う。この方法を用いると、光子を供与基板を通過させて供与基板に隣接する不均質材料合成物の他の部分(受入基板等)に吸収させることができ、熱伝導によって間接的に供与基板の所定の分割領域を加熱することができる。
本発明の好ましい変形例によれば、前記不均質材料合成物の材料であり熱膨張率が高い方にまたはその近くにヒートシンクがあてがわれる。この方法によって、熱膨張率が高い方の材料を、それを超えると不均質材料合成物が不定的に破壊しうる閾値温度よりも低い程度までのみ加熱することを確実にすることができる。
好ましくは、前記アニール工程が、光子の照射を含むことである。これにより、アニール工程において不均質材料合成物を効率的に加熱でき、所定の分割領域で良好な前脆弱化の効果が得られるようになる。
本発明の特に有利な実施形態においては、前記アニール工程および前記照射工程を1つの装置で行う。この方法により、不均質材料合成物の分割のための取扱いの必要を減らし、必要な処理時間を短縮することが出来る。
本発明の有利な変形例においては、前記光子を、非干渉性の光およびレーザー光からなる群から選択する。これにより、幅広い種類の光源を使用して不均質材料合成物に良好にエネルギー供給を行うことが可能となる。
本発明の他の有利な実施形態によれば、前記照射を、2次元的に前記合成物の表面全体にわたって施す。これにより、比較的短い時間で合成物全体に良好にエネルギー供給がなされる。さらに、この方法により合成物を均一に加熱することができ、そのような照射の際に所定の分割領域を一様に分割できるようになる。
本発明のさらなる実施形態によれば、前記光子で前記合成物上を走査する。この方法により、合成物を連続的に加熱することができ、合成物の所定の分割領域で分割のフロントを徐々に拡大させ、非常に良好な分割結果につながる。
本発明のさらに一層好ましい実施形態においては、前記照射によって、分割のために前記不均質材料合成物に熱衝撃を加える。該熱衝撃は、所定の分割領域に沿って割れ目の伝播を開始させるための熱的および機械的エネルギーの両方を供給し、非常に早いながらも非常によく定まった合成物の分割がなされることになる。この熱衝撃は、不均質材料合成物の残りの部分を損傷しないように、材料の所定の分割領域だけに熱的な影響を及ぼすように与えられる。
本発明の更なる有利な変形例によれば、前記アニール工程と前記照射工程の間に、前記合成物を約18℃から25℃の室温に冷却する。これは、不均質材料合成物の温度が所定の分割境界で局所的に上昇するのみであり、構造全体の温度は室温に維持されるという利点を有している。これは、合成物におけるどんな不定的な破壊や他の欠陥の形成も防ぐ効果がある。
本発明のさらに一層有利な実施例によれば、前記照射工程を、前記合成物がそれを超えると該合成物の不定的な破壊が起こりうる閾値温度よりも低い温度でありかつ前記合成物が前記アニール工程の温度から室温に冷える期間内に行う。この方法により、より短い処理時間内に定まった合成物の分割が可能となる。
さらに有利であるのは、前記照射を、キセノン・ランプおよび/またはハロゲン・ランプを用いて行うことである。キセノン・ランプおよび/またはハロゲン・ランプを用いれば、青色または紫外光のような短波長の光子を不均質材料合成物に照射することができる(これは、合成物の材料の少なくとも1つがその波長に対して透明であると同時に、もう一方の合成物の材料がこの光子を吸収しうる場合に特に興味深い)。これにより、不均質材料合成物の局所的に定まった領域を選択的に加熱することができる。
本発明の特定の実施形態によれば、照射フィルタを用いて、選ばれた波長またはスペクトルの照射を施す。フィルタを用いれば、ウェーハの効率的な処理のために有利な特定の波長またはスペクトルが適用できる。
本発明の具体的な実施形態は、添付の図面を参照してなされる以下の詳細な説明からより明らかとなるであろう。
図1は、不均質材料合成物9を調製するための最初の工程を概略的に示している。図1aに示すように、異なる熱膨張率を有する2枚の基板1、2を用いる。基板1、2は好ましくはウェーハであるが、層、小板、細片、合成物等のどんな種類の基板でもよい。基本的に基板1、2にはどんな種類の材料も使用できるが、好ましくは、基板1、2は、シリコン、酸化ケイ素、合成石英もしくは溶融石英、炭化ケイ素、AIII−B半導体(例えば、窒化ガリウム、ヒ化ガリウム、リン化インジウム)、SiGe、ダイヤモンド、サファイヤまたは窒化ケイ素からなるものである。基板1、2は、後で合わせられる表面3、4を有している。
図1bを参照すると、基板1には表面3を通してイオンまたはイオンクラスタ(例えば水素イオン6)が注入される。注入イオン6は、基板1において特定の深さdまたはその近くに最大イオン密度を形成し、その周辺で所定の分割領域5が形成される。
所定の分割領域5は、基板1を、この領域5の上の薄領域7と、この領域5の下の残りの部分8とに分ける。
図1cに示すように、注入基板1および基板2は接着境界10でともに接着され、不均質材料合成物9を形成する。この接着は、供与基板1の薄領域7が受入基板2と接着されるようにしてなされる。
図2は、本発明の実施形態による方法のアニール工程を概略的に示している。アニール工程において、図1cの不均質材料合成物9には、加熱炉11や、所定の分割領域5を脆弱化するための他の焼なまし装置で焼きなましがなされる。焼きなまし中には、合成物9の熱的な分割が発生する熱分割に対する見積量の、最高で99%、好ましくは約70〜99%のエネルギーに相当する程度のエネルギーを合成物9に与える。
与えられるエネルギー量は、それぞれの不均質材料合成物の材料の種類、注入条件および接着条件のような、多くの、材料、環境および技術的なパラメータに依存する。
本発明の他の実施形態においては、アニール工程は、合成物9への照射によって行うことができる。
上記アニール工程中の不均質材料合成物9へのエネルギーの供給により、所定の分割領域5において構造の脆弱化がもたらされる。この効果は、熱エネルギーの供給が加熱炉によるか照射によるかには依存しない。イオン注入により生じた微小空洞は、熱エネルギーによって活性化し成長する。アニール工程は、合成物が分割する前に止める。
図3から図10は、本発明のいくつかの実施形態による照射工程および温度プロフィルを概略的に示している。どの場合においても、照射工程により、少なくともそれぞれの合成物を所定の分割領域5で分割するのに必要なだけの更なる量の熱エネルギーが構造に対して与えられる。該照射工程により、所定の分割領域5に局所的な加熱が施される。該局所的な加熱によって所定の分割領域5が活性化し、合成物の損傷につながり得るアニールに起因する変形のリスクが軽減される。
図3は、前アニールがなされた図2の不均質材料合成物9に適用できる、本発明の第1実施形態による照射工程を概略的に示している。この照射工程においては、光子12が、該照射に対して透明な受入基板2を通して照射される。光子12は、供与基板1において数μm以内で吸収される。この方法によって、供与基板1の直接の熱的加熱により、所定の分割領域5および/またはその近くの領域が直接加熱される。
図4は、第1実施形態による図3に示す構造の温度プロフィルを概略的に示しており、照射中のヘテロ構造の厚さdに対する温度Tが示されている。所定の分割領域5および/またはその近くで構造の最高温度Tmaxに達するが、温度はこの所定の分割領域5から不均質材料合成物9の外表面にかけて徐々に低下している。
図5は、前アニールがなされた図2に示す不均質材料合成物9に適用できる、本発明の第2実施形態による照射工程を概略的に示している。この実施形態においては、光子12が供与基板1を通過し、受入基板2において数μm以内で吸収され、この領域が加熱される。そして、供与基板1の注入がなされた所定の分割領域5が熱伝導によって間接的に加熱される。
図6は、第2実施形態の照射中の図5に示す構造における温度分布を概略的に示しており、ヘテロ構造の厚さdに対する温度Tが示されている。受入基板2の、供与基板1と受入基板2の間の境界10の近くで、構造の最高温度Tmaxに達する。最高温度Tmaxの領域が、境界10の上の所定の分割領域5を間接的に加熱し、所定の分割領域5での高められた温度TSaをもたらす。
図7は、本発明の第3実施形態による方法を概略的に示している。供与基板1の背面側にはヒートシンク13があてがわれている。ヒートシンク13は、供与基板1を冷やすことができるどのような冷却装置であってもよい。この方法においては、光子12が受入基板2を通過し、供与ウェーハ1の所定の分割領域5で吸収される。示す実施形態においては、供与ウェーハ1は受入基板2よりも大きな熱膨張率を持つ。ヒートシンク13の冷却効果によって、供与基板1は、それより高いと構造が不定的に壊れうる閾値温度TThrを超えては加熱されない。
図8は、第3実施形態の照射中の図7に示す構造における温度分布を概略的に示しており、ヘテロ構造の厚さdに対する温度Tが示されている。既に図3に示す本発明の第1実施形態を参照して述べたように、図7に示す方法によって、供与基板1の所定の分割領域5で最大温度Tmaxに達する。供与基板1の背面側にあてがわれるヒートシンク13は、供与基板1全体が加熱されることを防ぎ、加熱領域は供与基板1の所定の分割領域5およびその近くの領域に集中することになる。これにより所定の分割領域で非常に効果的に脆弱化するようになるが、供与基板1の残りの部分は、構造が不定的に壊れうる限界の閾値温度TThrを超えては加熱されない。
図9は本発明の第4実施形態を概略的に示している。この実施形態においては、受入基板2は、供与基板1に比べて大きな熱膨張率を持つ。この場合、ヒートシンク13は受入基板2の背面側にあてがわれる。光子12は供与基板1を通過し、受入基板2の数μm以内で吸収され、この領域が加熱される。これにより、受入基板2と供与基板1の間の境界10に隣接する加熱領域によって供与基板の所定の分割領域5が間接的に加熱されることになる。
図10(図9に示す構造の厚さdに対する温度分布Tを示している)に示すように、ヒートシンク13は、受入基板2全体が加熱されることを防ぐ。これにより境界10の近くの領域に熱が集中し、受入基板2において数μm以内で最大温度Tmaxに達し、供与基板1の所定の分割領域5を間接的に加熱することになる。
図11は本発明の第5実施形態を概略的に示している。この方法は、アニール工程140と、照射工程150、160とを含んでいる。アニール工程では、図1cに示す構造9のような不均質材料合成物を、例えば加熱炉や他の焼きなまし装置内で、アニール時間tannの間、アニールする。この工程においては、温度Tを、室温Tから閾値温度TThrをわずかに上回る温度TBmax1まで、比較的短い時間で高める。その後、構造9を高められた温度TBmax1で維持し、ある期間後にまた室温Tまで下げる。アニール工程140では、熱分割に対する見積量の、最高で99%、好ましくは約70〜99%のエネルギーを合成物9に供給し、不均質材料合成物9の所定の分割領域5の前脆弱化に導く。
アニール工程140に続いて、照射工程150、160が不均質材料合成物9に施される。照射工程は、アニール工程と同じ装置内でまたは他の装置140内で行うことができる。照射工程150、160は、2次元的に不均質材料合成物9全体にわたって施すことができる。これにより、一度に合成物9全体を完全かつ均一に加熱することができる。他の実施形態においては、照射は、合成物上で走査することによって行うことができる。この特別の方法によって、合成物9を徐々に加熱することができるようになる。
照射のためには、非干渉性の光やレーザー光等のどんな種類の光源も使用できる。示す実施形態においてはキセノン・ランプを用いているが、別の好ましい実施形態においてはハロゲン・ランプが使用できる。青色または紫外光が好都合である。
図11に示すように、不均質材料合成物9においては、照射によって異なる温度−時間経路150、160が生じる。温度−時間経路150は、不均質材料合成物9の大部分の材料(供与基板1と受入基板2の間の境界10から離れている)において実現される。この大部分の材料の最大温度TBmax2は、不均質材料合成物9が不定的に壊れうる限界の閾値温度TThrよりも非常に低い。
温度−時間経路160により示されるように、供与基板1と受入基板2の間の境界10に近い領域だけが閾値温度TThrを超えて加熱される。これにより、熱分割のために必要な残りの量のエネルギーを供給し、不均質材料合成物9の所定の分割領域5をさらに脆弱化させることとなり、最終的にはこの所定の分割領域5で不均質材料合成物9を正確に分割することになる。
図12は、本発明の第6実施形態による方法の温度−時間経路を概略的に示している。この方法においては、図1cに示す構造9のような不均質材料合成物を、室温Tから限界の閾値温度TThrをわずかに上回る温度TBmax1まで、比較的短い時間で加熱する。その後、構造9をこの温度TBmax1で一定時間維持し、続いて更に、閾値温度TThrを下回る温度TBmax2へと低下させる。アニール時間tannの後に達する温度TBmax2で、図11を参照して説明したものと同様にして不均質材料合成物9に光子12を照射する。該光子により、不均質材料合成物9の境界10では温度−時間経路161を、不均質材料合成物9の大部分の材料では温度−時間経路151をとることになる。
温度−時間経路161によって示されるように、不均質材料合成物9の境界10の近くの領域は、閾値温度TThrより高い温度TIFmaxまで加熱される。この境界の加熱は、比較的短い時間tirrで行われる。この時間tirr内では、不均質材料合成物9の大部分の材料は、閾値温度TThrよりも低い温度TBmax2まで加熱されるのみで、照射工程151、161の間に不均質材料合成物9が不定的に破壊することが防がれる。
図13は本発明の第7実施形態による方法を概略的に示している。この方法では、図1cの構造9のような不均質材料合成物を、図11を参照して示しかつ説明したアニール工程と同様のアニール工程140にかける。アニール工程140の後には、照射時間tirrの間、照射工程150、162が続く。構造9に光子パルス162を照射し、そのそれぞれが供与基板1と受入基板2の間の境界10を温度TIFmaxにする。これらの光子パルスは、図13の温度−時間経路150によって示されるように、不均質材料合成物9の大部分の材料をわずかに加熱するのみである。この大部分の材料は、不均質材料合成物が不定的に壊れうる閾値温度TThrよりも非常に低い温度TBmax2に達する。
光子パルス162は、所定の分割領域5の好適な脆弱化を引き起こし、この領域5での良好な分割につながる。
図14は、本発明の第8実施形態による方法を概略的に示している。最初に、図11および図13を参照して示しかつ説明したアニール工程と同様のアニール工程140を行う。このアニール工程では、不均質材料合成物9が分割されうる熱分割に対する見積量の、最高で99%、好ましくは約70〜99%のエネルギーで、所定の分割領域5の前脆弱化がなされる。分割のために必要な更なる割合のエネルギーは、続く照射工程163において与えられる。そこでは、比較的高い強度の一光子パルス163が比較的短い時間tirrで施され、合成物9の熱衝撃につながる。パルス163によって、所定の分割領域5および/またはその近くの領域だけがある温度TShまで加熱される。不均質材料合成物9の残りの大部分の材料は室温Tのままであり、不均質材料合成物9の不定的な破壊が防がれることになる。光子パルス163によって所定の分割領域が十分に脆弱化され、この所定の分割領域5に沿って構造9を良好に分割することになる。
図15は本発明の第9実施形態による方法を概略的に示している。この方法は、図1cの構造9のような不均質材料合成物にアニール工程140(図11、図13および図14を参照して示しかつ説明したアニール工程140と同様のもの)をまず適用することを必要とする。アニール工程140の終わりに、図11を参照して説明したものと同様の方法でまたは光子の一のもしくは複数のパルスで、光子164を不均質材料合成物9に照射する。照射は、不均質材料合成物9の限界の閾値温度TThrを下回る温度にある、アニール工程における不均質材料合成物9の冷却中に開始する。照射の間、供与基板1と受入基板2の間の境界10および/またはその近くの領域のみが、閾値温度TThrよりも非常に高い、高温度Tshまで加熱される。不均質材料合成物の残りの部分は、この閾値温度TThrを超えては加熱されない。この組み合わされたアニールおよび照射の終わりにおいて、熱分割に対する見積量の100%に相当する100%の必要エネルギーに達し、所定の分割領域5で不均質材料合成物9が高品質で分割されるに至る。
図16および図17を参照すると、図14および図15に示す光子処理すなわち衝撃は、例えば図16に示すように基板の中心にまたは図17に示すように基板の端部に、局所的に与えることができる。本発明の他の実施形態では、熱衝撃は材料合成物全体にわたってあたえることができる。
与えられる熱衝撃の持続時間およびエネルギーは、不均質材料合成物9に使用される材料の特性に依存する。
該熱衝撃は、所定の分割領域5を通しての割れ目の伝播を開始させる熱的および機械的エネルギーの両方を供給する。そのような熱衝撃は、所定の分割領域5によって良く吸収されうるという利点を有している。熱衝撃を用いることで、大きな熱膨張率を持つ不均質材料合成物の一部を比較的低い温度に維持することができ、所定の分割領域が加熱されかつ良好に分割されるに至るが、材料合成物の残りの部分は損傷を受けない。
本発明の実施形態による不均質材料化合物の分割前の典型的な工程を概略的に示している。 本発明の実施形態による方法のアニール工程を概略的に示している。 本発明の第1実施形態による方法の照射工程を示している。 図3の構造の温度プロフィルを概略的に示している。 本発明の第2実施形態による方法の照射工程を概略的に示している。 図5の構造の温度プロフィルを概略的に示している。 本発明の第3実施形態による方法の照射を概略的に示している。 図7の構造の温度プロフィルを概略的に示している。 本発明の第4実施形態による方法の照射を概略的に示している。 図9の構造の温度プロフィルを概略的に示している。 本発明の第5実施形態による方法の温度−時間線図を概略的に示している。 本発明の第6実施形態による方法の温度−時間線図を概略的に示している。 本発明の第7実施形態による方法の温度−時間線図を概略的に示している。 本発明の第8実施形態による方法の温度−時間線図を概略的に示している。 本発明の第9実施形態による方法の温度−時間線図を概略的に示している。 合成物においてその中心に熱衝撃を加えた際の割れ目伝播を概略的に示している。 合成物においてその端部に熱衝撃を加えた際の割れ目伝播を概略的に示している。 不均質材料合成物が分割される、従来のウェーハ製造技術を概略的に示している。
符号の説明
1…注入基板(ウェーハ)、2…受入基板、3…表面、5…分割領域、6…水素イオン(注入イオン)、9…不均質材料合成物、10…接着境界、11…加熱炉、12…光子、13…ヒートシンク

Claims (15)

  1. 不均質材料合成物(9)が該合成物(9)の所定の分割領域(5)で分割されるウェーハ製造方法であり、前記合成物(9)が該合成物(9)の分割のための熱処理にかけられ、
    前記分割のための熱処理が、少なくとも
    前記所定の分割領域(5)を熱的に前脆弱化するために前記合成物(9)をアニールするアニール工程(140、141)であって、前記合成物(9)が分割される前に止められるアニール工程(140、141)と、
    前記アニール工程(140、141)の後に前記合成物(9)へ光子(12)を照射して、前記所定の分割領域(5)で前記合成物(9)を分割する照射工程(150、151、153、160、161、162、163、164)と、
    を含み、
    前記アニール工程(140、141)を、前記合成物(9)が分割されうる熱分割に対する見積量の、最高で99%のエネルギーで行うことを特徴とする方法。
  2. 前記光子(12)を、前記合成物の材料(1、2)のうちの少なくとも1つに吸収されうる波長で照射することを特徴とする請求項に記載の方法。
  3. 前記照射工程(150、151、153、160、161、162、163、164)を、前記不均質材料合成物(9)の一部でありかつ前記所定の分割領域(5)が形成される前記合成物(9)の供与材料(1)の一部を受け入れる働きをする受入基板(2)を通して行うことを特徴とする請求項1または2に記載の方法。
  4. 前記照射工程(150、151、153、160、161、162、163、164)を、前記所定の分割領域(5)が形成される、前記不均質材料合成物(9)の一部である供与基板(1)を通して行うことを特徴とする請求項1〜のいずれか1項に記載の方法。
  5. 前記不均質材料合成物(9)は、異なる熱膨張率を有する二つの材料(1、2)を有しており、該二つの材料(1、2)のうち熱膨張率が高い方にヒートシンク(13)があてがわれることを特徴とする請求項1〜のいずれか1項に記載の方法。
  6. 前記アニール工程(140、141)が、光子(12)の照射を含むことを特徴とする請求項1〜のいずれか1項に記載の方法。
  7. 前記アニール工程(140、141)および前記照射工程(150、151、153、160、161、162、163、164)を、1つの装置で行うことを特徴とする請求項1〜のいずれか1項に記載の方法。
  8. 前記光子(12)を、非干渉性の光およびレーザー光からなる群から選択することを特徴とする請求項1〜のいずれか1項に記載の方法。
  9. 前記照射工程(150、151、153、160、161、162、163、164)を、2次元的に前記合成物(9)の表面全体にわたって施すことを特徴とする請求項1〜のいずれか1項に記載の方法。
  10. 前記光子(12)で前記合成物(9)上を走査することを特徴とする請求項1〜のいずれか1項に記載の方法。
  11. 前記照射工程(163、164)によって、分割のために前記不均質材料合成物(9)に熱衝撃を加えることを特徴とする請求項1〜10のいずれか1項に記載の方法。
  12. 前記アニール工程(140、141)と前記照射工程(150、151、153、160、161、162、163、164)の間に、前記合成物(9)を18℃から25℃の室温(T)に冷却することを特徴とする請求項1〜11のいずれか1項に記載の方法。
  13. 前記照射工程(164)を、前記合成物(9)がその不定的な破壊が起こりうる閾値温度(TThr)よりも低い温度でありかつ前記合成物(9)が前記アニール工程(140)の温度(TBmax1)から室温(T)に冷える期間内に行うことを特徴とする請求項1〜12のいずれか1項に記載の方法。
  14. 前記照射工程(150、151、153、160、161、162、163、164)を、キセノン・ランプおよび/またはハロゲン・ランプを用いて行うことを特徴とする請求項1〜13のいずれか1項に記載の方法。
  15. 照射フィルタを用いて、選ばれた波長またはスペクトルの照射を施すことを特徴とする請求項1〜14のいずれか1項に記載の方法。

JP2004150897A 2003-05-26 2004-05-20 ウェーハ製造方法 Active JP4290068B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP03291252.9A EP1482548B1 (en) 2003-05-26 2003-05-26 A method of manufacturing a wafer

Publications (2)

Publication Number Publication Date
JP2005005699A JP2005005699A (ja) 2005-01-06
JP4290068B2 true JP4290068B2 (ja) 2009-07-01

Family

ID=33104205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004150897A Active JP4290068B2 (ja) 2003-05-26 2004-05-20 ウェーハ製造方法

Country Status (3)

Country Link
US (1) US6838358B2 (ja)
EP (1) EP1482548B1 (ja)
JP (1) JP4290068B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1429381B1 (en) * 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
US6911376B2 (en) * 2003-10-01 2005-06-28 Wafermasters Selective heating using flash anneal
KR100634528B1 (ko) * 2004-12-03 2006-10-16 삼성전자주식회사 단결정 실리콘 필름의 제조방법
FR2883659B1 (fr) * 2005-03-24 2007-06-22 Soitec Silicon On Insulator Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur
US20070026584A1 (en) * 2005-07-29 2007-02-01 Texas Instruments Inc. Dielectric isolated body biasing of silicon on insulator
JP5042506B2 (ja) * 2006-02-16 2012-10-03 信越化学工業株式会社 半導体基板の製造方法
FR2899594A1 (fr) * 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
US8124499B2 (en) * 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
US20080128641A1 (en) * 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
US20080188011A1 (en) * 2007-01-26 2008-08-07 Silicon Genesis Corporation Apparatus and method of temperature conrol during cleaving processes of thick film materials
FR2914496B1 (fr) * 2007-03-29 2009-10-02 Soitec Silicon On Insulator Amelioration de la defectivite post decollement d'une couche mince par modification de son recuit de decollement.
JP5496608B2 (ja) * 2008-11-12 2014-05-21 信越化学工業株式会社 Soi基板の作製方法
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP4979732B2 (ja) 2009-05-01 2012-07-18 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP2010278338A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 界面近傍における欠陥密度が低いsos基板
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないsos基板
US20110089429A1 (en) * 2009-07-23 2011-04-21 Venkatraman Prabhakar Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes
US8361890B2 (en) 2009-07-28 2013-01-29 Gigasi Solar, Inc. Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes
WO2011020124A2 (en) * 2009-08-14 2011-02-17 Gigasi Solar, Inc. Backside only contact thin-film solar cells and devices, systems and methods of fabricating same, and products produced by processes thereof
WO2011066485A2 (en) * 2009-11-25 2011-06-03 Gigasi Solar, Inc. Systems, methods and products including features of laser irradiation and/or cleaving of silicon with other substrates or layers
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したsos基板の製造方法
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
FR3039699B1 (fr) * 2015-07-31 2017-07-28 Commissariat Energie Atomique Procede de realisation d'un dispositif electronique
JP2018144052A (ja) * 2017-03-02 2018-09-20 株式会社ブイ・テクノロジー レーザリフトオフ装置及びレーザリフトオフ方法
JP7182105B2 (ja) * 2019-05-16 2022-12-02 パナソニックIpマネジメント株式会社 Iii族窒化物半導体デバイスの製造方法
FR3126809A1 (fr) * 2021-09-06 2023-03-10 Soitec Procede de transfert d’une couche utile sur une face avant d’un substrat support

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US162367A (en) * 1875-04-20 Improvement in coal-scuttles
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2755537B1 (fr) 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
CA2220600C (en) * 1996-11-15 2002-02-12 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6150239A (en) 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
CN1161820C (zh) 1998-07-31 2004-08-11 佳能株式会社 半导体层制造方法和制造设备、光生伏打电池的制造方法
WO2001048825A1 (fr) * 1999-12-24 2001-07-05 Shin-Etsu Handotai Co., Ltd. Procédé de production de tranche collée
US6335263B1 (en) * 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
KR100742790B1 (ko) 2000-04-14 2007-07-25 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치
EP1244139A2 (en) * 2001-03-23 2002-09-25 Matsushita Electric Industrial Co., Ltd. Manufacturing method of semiconductor film
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20040241960A1 (en) 2004-12-02
EP1482548B1 (en) 2016-04-13
EP1482548A1 (en) 2004-12-01
US6838358B2 (en) 2005-01-04
JP2005005699A (ja) 2005-01-06

Similar Documents

Publication Publication Date Title
JP4290068B2 (ja) ウェーハ製造方法
US10164144B2 (en) Bond and release layer transfer process
JP6371761B2 (ja) 光電子工学デバイスを形成するための技術
KR100933897B1 (ko) 분리가능 기판 또는 분리가능 구조체 및 그 생산방법
US6458672B1 (en) Controlled cleavage process and resulting device using beta annealing
TWI637433B (zh) 使用雷射處理及溫度引起之應力的組合式晶圓製造方法
EP1435111B1 (fr) Procede de fabrication de couches minces contenant des microcomposants
TWI527099B (zh) 用於回收基材之方法
JP2009267427A (ja) 制御された機械的保持力を有する剥離可能な基板、およびその製造方法
JP2013033953A (ja) 半導体層の欠陥を修復する方法
JP2010263073A (ja) 貼り合わせウェーハの製造方法
KR20110086038A (ko) 헤테로 구조체를 제작하기 위한 사파이어 기판의 표면 준비
JP2013089722A (ja) 透明soiウェーハの製造方法
US20200381303A1 (en) Method of processing a workpiece and system for processing a workpiece
TW201246343A (en) Method for recycling a source substrate
US20180033609A1 (en) Removal of non-cleaved/non-transferred material from donor substrate
JP2012038932A (ja) 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法
KR20080085693A (ko) Soi 웨이퍼 및 그 제조 방법
JP2024509614A (ja) ヘテロ構造から層を転写するための方法
JP2004140266A (ja) 薄膜層ウェハ製造方法、及び薄膜層ウェハ
JP2006041430A (ja) 半導体基板の製造方法
KR102562239B1 (ko) 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성
JP2020188205A (ja) Iii族窒化物半導体デバイスの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080116

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090331

R150 Certificate of patent or registration of utility model

Ref document number: 4290068

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250