JP4280087B2 - セラミック回路基板及びその製造方法 - Google Patents
セラミック回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP4280087B2 JP4280087B2 JP2003050032A JP2003050032A JP4280087B2 JP 4280087 B2 JP4280087 B2 JP 4280087B2 JP 2003050032 A JP2003050032 A JP 2003050032A JP 2003050032 A JP2003050032 A JP 2003050032A JP 4280087 B2 JP4280087 B2 JP 4280087B2
- Authority
- JP
- Japan
- Prior art keywords
- inorganic composition
- insulating layer
- insulating
- insulating paste
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置や複合電子部品等に用いられるセラミック回路基板及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、半導体装置や複合電子部品等にセラミック回路基板が用いられている。
【０００３】
かかる従来のセラミック回路基板としては、例えば図３に示すように、基体３１の一主面上に、複数個の電極パッド３２と、該電極パッド３２を露出させる開口を有したオーバーコート層３３とを被着させた構造のものが知られている。
【０００４】
前記オーバーコート層３３は、基体３３の表面を保護するとともに、電極パッド３２上に電子部品素子を搭載する際に溶融した半田の流れを堰き止める半田ダムとして機能するものである。
【０００５】
また、このような従来のセラミック回路基板３０は、まず、無機組成物から成るセラミックグリーンシートの一主面上に導電パターンを形成し、この導電パターンの一部を覆うようにオーバーコート層を形成し、これらを所定の温度領域にて一括焼成することにより製作される（特許文献１参照。）。
【０００６】
尚、上述のセラミックグリーンシートは、複数個の基板領域を有しており、焼成後に、各基板領域の外周に沿って切断することにより、複数個のセラミック回路基板を得るようにしていた。
【０００７】
【特許文献１】
特開平１１−１７３４３号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した従来のセラミック回路基板は、その製造時、導電パターンがセラミックグリーンシートと共に収縮するようになっており、かかるセラミックグリーンシートの収縮量は必ずしも均一でないことから、前述の収縮に伴なって電極パッドの位置が所望する位置より大幅にずれてしまうことがあり、その場合、電極パッドに接続される電子部品素子の搭載が困難なものとなっていた。
【０００９】
また、上述した従来のセラミック回路基板を構成するセラミックグリーンシート、導電パターン及びオーバーコート層は、それぞれ焼結温度及び収縮量が異なっていることから、その焼成時、セラミック回路基板が不均一に収縮して内部に大きな応力が残留してしまい、かかる応力によって反り等の変形やクラックが発生する欠点を有していた。
【００１０】
本発明は上記欠点に鑑み案出されたもので、その目的は、セラミック回路基板を形成するセラミックグリーンシートの焼成時、電極パッドの位置変動を極力抑えることができるとともに、変形やクラックの発生を有効に防止することが可能なセラミック回路基板及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明のセラミック回路基板は、基体の一主面上に、前記基体の外周に沿って配設される環状の第１絶縁層と、その内側に所定の間隔をあけて配設される第２絶縁層とを形成するとともに、前記第１絶縁層と第２絶縁層との間に位置する基体の一主面上に電極パッドを配設し、前記第１絶縁層及び第２絶縁層を前記電極パッド上に開口を有したオーバーコート層で被覆してなるセラミック回路基板であって、前記第１絶縁層及び第２絶縁層は、基体を形成する第１の無機組成物、オーバーコート層を形成する第３の無機組成物の双方に比し低い温度で焼結を開始する第２の無機組成物から成っていることを特徴とするものである。
【００１２】
また、本発明のセラミック回路基板は、前記第１の無機組成物と第３の無機組成物とが同質の材料から成ることを特徴とするものである。
【００１３】
更に、前記第２絶縁層が環状に形成されており、その内側に位置する基体の一主面に電子部品素子を収容するためのキャビティ部が開口していることを特徴とするものである。
【００１４】
また更に、本発明のセラミック回路基板の製造方法は、第１の無機組成物から成り、複数個の基板領域を有するセラミックグリーンシートの一主面上に、前記第１の無機組成物よりも低い温度で焼結を開始する第２の無機組成物から成る第１絶縁性ペーストを各基板領域の内側に該基板領域の外周に沿って環状に塗布するとともに、該第１絶縁性ペーストと同質の無機組成物から成る第２絶縁性ペーストを第１絶縁性ペーストの塗布領域の内側に所定の間隔をあけて塗布する工程Ａと、前記第１絶縁性ペーストの塗布領域と第２絶縁性ペーストの塗布領域との間に位置するセラミックグリーンシート上に電極パッドとなる導電材料を所定パターンに形成する工程Ｂと、前記第１絶縁性ペースト及び第２絶縁性ペースト上に第３の無機組成物からなる第３の絶縁性ペーストを塗布する工程Ｃと、前記第１絶縁性ペースト及び第２絶縁性ペーストを第１の温度領域で焼結させ、該焼結に伴なう収縮の９０％以上が完了した後に、第１の温度領域よりも高温側にある第２の温度領域で前記セラミックグリーンシート及び第３絶縁性ペーストを焼結することにより、第１の無機組成物から成る基体、第２の無機組成物から成る第１，第２絶縁層、及び第３の無機組成物から成るオーバーコート層を形成する工程Ｄと、前記セラミックグリーンシートを各基板領域の外周に沿って切断することにより各基板領域に対応した複数個のセラミック回路基板を得る工程Ｅと、を含むものである。
【００１５】
本発明によれば、環状の第１絶縁層と、その内側に所定の間隔をあけて配設される第２絶縁層とが、基体を形成する第１の無機組成物、オーバーコート層を形成する第３の無機組成物の双方に比し低い温度で焼結を開始する第２の無機組成物から成っていることから、焼結時の面方向の収縮量が厚み方向に比して小さくなる。即ち、第１の温度領域における第１絶縁層及び第２絶縁層の面方向の収縮は、未焼結の基体及びオーバーコート層の剛性により有効に抑制され、また、第２の温度領域における基体及びオーバーコート層の面方向の収縮は、焼結に伴なう収縮の９０％以上が完了している第１絶縁層及び第２絶縁層の剛性により有効に抑制される。従って、焼結時の面方向に収縮量は小さくなり、電極パッドの位置変動を極めて有効に抑制することができ、これらの電極パッドに接続される電子部品素子の搭載性を向上させることが可能となる。また同時に、セラミック回路基板の内部応力に起因した反り等の変形やクラックの発生も少なくなり、高精度のセラミック回路基板とすることができる。
【００１６】
尚、第１絶縁層と第２絶縁層との間の領域には、基体の収縮を抑制するものが何ら存在していないが、前記第１絶縁層は基体の外周に沿って環状に配設されているため、その内側領域における収縮も効果的に抑制されることとなり、これによってセラミック回路基板の精度劣化は最小限となる。
【００１７】
また、本発明によれば、第１の無機組成物と第３の無機組成物とを同質の材料で形成することにより、第１絶縁層及び第２絶縁層を上下から挟み込んでいる基体とオーバーコート層の焼結温度ならびに収縮量は略等しく、これによってもセラミック回路基板内の内部応力に起因した反り等の変形やクラックの発生をより有効に抑えることができる。
【００１８】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
図１（ａ）は本発明の一実施形態に係るセラミック回路基板の平面図、図１（ｂ）は図１（ａ）の断面図であり、図中の１は基体、２は電極パッド、３はオーバーコート層、４は第１絶縁層、５は第２絶縁層である。
【００１９】
前記基体１は平板状をなしており、その一主面上には、基体１の外周に沿って環状の第１絶縁層４と、該第１絶縁層４の内側に所定の間隔をあけて第２絶縁層とが被着・形成されている。
【００２０】
前記基体１は第１の無機組成物、第１絶縁層及び第２絶縁層は第２の無機組成物より構成されており、これら無機組成物の材料としては、例えば８００℃〜１２００℃の比較的低い温度で焼成が可能なガラス−セラミック材料が好適に用いられる。このようなガラス−セラミック材料はガラス粉末とセラミック粉末とで形成されており、ガラス粉末は３０〜１００重量部含まれ、ガラス粉末を除く残部が全てセラミック粉末により形成される。
【００２１】
前記ガラス粉末の具体的な組成としては、例えば、必須成分として、ＳｉＯ2を２０〜７０重量部、Ａｌ2Ｏ3を０．５〜３０重量部、ＭｇＯを３〜６０重量部、また任意成分として、ＣａＯを０〜３５重量部、ＢａＯを０〜３５重量部、ＳｒＯを０〜３５重量部、Ｂ2Ｏ3を０〜２０重量部、ＺｎＯを０〜３０重量部、ＴｉＯ2を０〜１０重量部、Ｎａ2Ｏを０〜３重量部、Ｌｉ2Ｏを０〜５重量部含むものが用いられる。
【００２２】
また、前記セラミック粉末としては、例えば、Ａｌ2Ｏ3、ＳｉＯ2、ＭｇＴｉＯ3、ＣａＺｒＯ3、ＣａＴｉＯ3、Ｍｇ2ＳｉＯ4、ＢａＴｉ4Ｏ9、ＺｒＴｉＯ4、ＳｒＴｉＯ3、ＢａＴｉＯ3、ＴｉＯ2から選ばれる１種以上の材料が用いられる。
【００２３】
尚、本実施形態においては、例えば、第１の無機組成物をガラス粉末が５５重量部、第２の無機組成物をガラス粉末が８５重量部の無機組成物により製作した。
【００２４】
上記組成のガラス粉末とセラミック粉末とを組み合わせた場合、１０００℃以下での低温焼結が可能となるとともに、導電材料として、銀（融点９６０℃）、銅（融点１０８３℃）、金（融点１０６３℃）などの低抵抗導体を用いて同時焼成により形成することが可能となり、低損失な回路を形成することができる。また、誘電率の制御も可能であり、高誘電率化による回路の小型化、低損失化、あるいは、低誘電率化による高速伝送化に適したものとなる。しかも、上記の範囲で種々組成を制御することによって、焼成収縮挙動を容易に制御、変更することが可能である。
【００２５】
前記電極パッド２は、上述の銀、金、銅のいずれか一種を含む導電材料から成り、その厚みは、例えば、５μｍ〜２５μｍに設定される。
【００２６】
また前記オーバーコート層３は、電極パッド２を露出させるように、電極パッド２上に開口を有しており、かかるオーバーコート層３を形成する第３の無機組成物もガラス粉末とセラミック粉末とを組み合わせた材料を用いて構成する。第３の無機組成物におけるガラス粉末とセラミック粉末の組成は、任意選択して用いることが可能であるが、本実施形態においては、第１の無機組成物と同じ組成とした。
【００２７】
尚、このオーバーコート層３は、電極パッド２を除く導体膜表面を保護するとともに、電子部品素子の搭載に用いられる半田等の接合材が溶融した際に周囲に流れ出ないように堰き止めるためのものである。
【００２８】
そして、上述したセラミック回路基板は以下の工程を経て製作される。
（工程Ａ）
まず、上述した第１の無機組成物となる組成の粉末に、有機バインダと有機溶剤及び必要に応じて可塑剤とを混合して泥奬上のスラリとし、このスラリを用いてドクターブレード法などによりテープ成形を行ってセラミックグリーンシートを得る。
【００２９】
セラミックグリーンシートは、複数個の基板領域を有しており、一主面上に、第２の無機組成物とビヒクルとを混合して成る第１絶縁性ペーストを各基板領域の内側に該基板領域の外周に沿って環状に塗布する。その後、第１絶縁性ペーストと同質の無機組成物から成る第２絶縁性ペーストを第１絶縁性ペーストの塗布領域の内側に所定の間隔をあけて塗布する。
【００３０】
（工程Ｂ）
次に、前記第１絶縁性ペーストの塗布領域と第２絶縁性ペーストの塗布領域との間に位置するセラミックグリーンシート上に電極パッドとなる導電材料を所定パターンに形成する。
【００３１】
（工程Ｃ）
次に、前記第１絶縁性ペースト及び第２絶縁性ペースト上に第３の無機組成物からなる第３の絶縁性ペーストを塗布する。
【００３２】
（工程Ｄ）
次に、前記第１絶縁性ペースト及び第２絶縁性ペーストを第１の温度領域で焼結させ、該焼結に伴なう収縮の９０％以上が完了した後に、第１の温度領域よりも高温側にある第２の温度領域で前記セラミックグリーンシート及び第３絶縁性ペーストを焼結することにより、第１の無機組成物から成る基体、第２の無機組成物から成る第１，第２絶縁層、及び第３の無機組成物から成るオーバーコート層を形成する。
【００３３】
（工程Ｅ）
そして最後に、前記セラミックグリーンシートを各基板領域の外周に沿って切断することにより各基板領域に対応した複数個のセラミック回路基板が同時に得られる。
【００３４】
このように本実施形態においては、環状の第１絶縁層と、その内側に所定の間隔をあけて配設される第２絶縁層とが、基体を形成する第１の無機組成物、オーバーコート層を形成する第３の無機組成物の双方に比し低い温度で焼結を開始する第２の無機組成物により形成されていることから、焼結に伴なう面方向の収縮量を厚み方向の収縮量に比し小さくなすことができる。
【００３５】
即ち、第１の温度領域における第１絶縁層及び第２絶縁層の面方向の収縮は、未焼結の基体及びオーバーコート層の剛性により有効に抑制され、また、第２の温度領域における基体及びオーバーコート層の面方向の収縮は、焼結に伴なう収縮の９０％以上が完了している第１絶縁層及び第２絶縁層の剛性により有効に抑制される。これにより、焼結時の面方向の収縮量が小さくなるので、電極パッドの配設位置が安定することとなり、電子部品素子の搭載性を向上させることができる。また同時に、セラミック回路基板の内部応力に起因した反り等の変形やクラックの発生も少なくなり、高精度のセラミック回路基板を得ることができる。
【００３６】
尚、第１絶縁層と第２絶縁層との間の領域には、基体の収縮を抑制するものが何ら存在していないが、前記第１絶縁層は基体の外周に沿って環状に配設されているため、その内側領域における収縮も効果的に抑制されることとなり、これによってセラミック回路基板の精度劣化は最小限となる。
【００３７】
また、本実施形態のセラミック回路基板では、第１の無機組成物と第３の無機組成物とを同質の材料で形成したことから、第１絶縁層及び第２絶縁層を上下から挟み込んでいる基体とオーバーコート層の焼結温度ならびに収縮量は略等しく、これによってもセラミック回路基板内の内部応力に起因した反り等の変形やクラックの発生をより有効に抑えることができる。
【００３８】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更、改良等が可能である。
【００３９】
例えば、図２に示すように、前記第２絶縁層２４が環状に形成されており、その内側に位置する基体２１の一主面に電子部品素子を収容するためのキャビティ部６が開口した構造である場合、収縮時の応力が集中しやすい開口部のコーナー部においてもクラック等が発生しにくくなるという利点がある。
【００４０】
また、上述の実施形態においては、電極パッドは独立したパターン形状となっているが、構成する導電材料の一部が第１絶縁層とオーバーコート層との界面、若しくは第２絶縁層とオーバーコート層との界面に引き出されて導体層を形成し、回路と接続する基体にセラミック積層体を用いた場合には、下部にビアを形成して内部回路と接続する方法を用いても良い。
【００４１】
【発明の効果】
本発明によれば、環状の第１絶縁層と、その内側に所定の間隔をあけて配設される第２絶縁層とが、基体を形成する第１の無機組成物、オーバーコート層を形成する第３の無機組成物の双方に比し低い温度で焼結を開始する第２の無機組成物から成っていることから、焼結時の面方向の収縮量が厚み方向に比して小さくなる。即ち、第１の温度領域における第１絶縁層及び第２絶縁層の面方向の収縮は、未焼結の基体及びオーバーコート層の剛性により有効に抑制され、また、第２の温度領域における基体及びオーバーコート層の面方向の収縮は、焼結に伴なう収縮の９０％以上が完了している第１絶縁層及び第２絶縁層の剛性により有効に抑制される。従って、焼結時の面方向に収縮量は小さくなり、電極パッドの位置変動を極めて有効に抑制することができ、これらの電極パッドに接続される電子部品素子の搭載性を向上させることが可能となる。また同時に、セラミック回路基板の内部応力に起因した反り等の変形やクラックの発生も少なくなり、高精度のセラミック回路基板とすることができる。
【００４２】
尚、第１絶縁層と第２絶縁層との間の領域には、基体の収縮を抑制するものが何ら存在していないが、前記第１絶縁層は基体の外周に沿って環状に配設されているため、その内側領域における収縮も効果的に抑制されることとなり、これによってセラミック回路基板の精度劣化は最小限となる。
【００４３】
また、本発明によれば、第１の無機組成物と第３の無機組成物とを同質の材料で形成することにより、第１絶縁層及び第２絶縁層を上下から挟み込んでいる基体とオーバーコート層の焼結温度ならびに収縮量は略等しく、これによってもセラミック回路基板内の内部応力に起因した反り等の変形やクラックの発生をより有効に抑えることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施形態に係るセラミック回路基板の平面図、（ｂ）はそのＡ−Ａ´断面図である。
【図２】（ａ）は本発明の他の実施形態に係るセラミック回路基板の平面図、（ｂ）はそのＢ−Ｂ´断面図である。
【図３】（ａ）は従来のセラミック回路基板の平面図であり、（ｂ）はそのＣ−Ｃ´断面図である。
【符号の説明】
１・・・基体
２・・・電極パッド
３・・・オーバーコート層
４・・・第１絶縁層
５・・・第２絶縁層
６・・・キャビティ
【発明の属する技術分野】
本発明は、半導体装置や複合電子部品等に用いられるセラミック回路基板及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、半導体装置や複合電子部品等にセラミック回路基板が用いられている。
【０００３】
かかる従来のセラミック回路基板としては、例えば図３に示すように、基体３１の一主面上に、複数個の電極パッド３２と、該電極パッド３２を露出させる開口を有したオーバーコート層３３とを被着させた構造のものが知られている。
【０００４】
前記オーバーコート層３３は、基体３３の表面を保護するとともに、電極パッド３２上に電子部品素子を搭載する際に溶融した半田の流れを堰き止める半田ダムとして機能するものである。
【０００５】
また、このような従来のセラミック回路基板３０は、まず、無機組成物から成るセラミックグリーンシートの一主面上に導電パターンを形成し、この導電パターンの一部を覆うようにオーバーコート層を形成し、これらを所定の温度領域にて一括焼成することにより製作される（特許文献１参照。）。
【０００６】
尚、上述のセラミックグリーンシートは、複数個の基板領域を有しており、焼成後に、各基板領域の外周に沿って切断することにより、複数個のセラミック回路基板を得るようにしていた。
【０００７】
【特許文献１】
特開平１１−１７３４３号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した従来のセラミック回路基板は、その製造時、導電パターンがセラミックグリーンシートと共に収縮するようになっており、かかるセラミックグリーンシートの収縮量は必ずしも均一でないことから、前述の収縮に伴なって電極パッドの位置が所望する位置より大幅にずれてしまうことがあり、その場合、電極パッドに接続される電子部品素子の搭載が困難なものとなっていた。
【０００９】
また、上述した従来のセラミック回路基板を構成するセラミックグリーンシート、導電パターン及びオーバーコート層は、それぞれ焼結温度及び収縮量が異なっていることから、その焼成時、セラミック回路基板が不均一に収縮して内部に大きな応力が残留してしまい、かかる応力によって反り等の変形やクラックが発生する欠点を有していた。
【００１０】
本発明は上記欠点に鑑み案出されたもので、その目的は、セラミック回路基板を形成するセラミックグリーンシートの焼成時、電極パッドの位置変動を極力抑えることができるとともに、変形やクラックの発生を有効に防止することが可能なセラミック回路基板及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明のセラミック回路基板は、基体の一主面上に、前記基体の外周に沿って配設される環状の第１絶縁層と、その内側に所定の間隔をあけて配設される第２絶縁層とを形成するとともに、前記第１絶縁層と第２絶縁層との間に位置する基体の一主面上に電極パッドを配設し、前記第１絶縁層及び第２絶縁層を前記電極パッド上に開口を有したオーバーコート層で被覆してなるセラミック回路基板であって、前記第１絶縁層及び第２絶縁層は、基体を形成する第１の無機組成物、オーバーコート層を形成する第３の無機組成物の双方に比し低い温度で焼結を開始する第２の無機組成物から成っていることを特徴とするものである。
【００１２】
また、本発明のセラミック回路基板は、前記第１の無機組成物と第３の無機組成物とが同質の材料から成ることを特徴とするものである。
【００１３】
更に、前記第２絶縁層が環状に形成されており、その内側に位置する基体の一主面に電子部品素子を収容するためのキャビティ部が開口していることを特徴とするものである。
【００１４】
また更に、本発明のセラミック回路基板の製造方法は、第１の無機組成物から成り、複数個の基板領域を有するセラミックグリーンシートの一主面上に、前記第１の無機組成物よりも低い温度で焼結を開始する第２の無機組成物から成る第１絶縁性ペーストを各基板領域の内側に該基板領域の外周に沿って環状に塗布するとともに、該第１絶縁性ペーストと同質の無機組成物から成る第２絶縁性ペーストを第１絶縁性ペーストの塗布領域の内側に所定の間隔をあけて塗布する工程Ａと、前記第１絶縁性ペーストの塗布領域と第２絶縁性ペーストの塗布領域との間に位置するセラミックグリーンシート上に電極パッドとなる導電材料を所定パターンに形成する工程Ｂと、前記第１絶縁性ペースト及び第２絶縁性ペースト上に第３の無機組成物からなる第３の絶縁性ペーストを塗布する工程Ｃと、前記第１絶縁性ペースト及び第２絶縁性ペーストを第１の温度領域で焼結させ、該焼結に伴なう収縮の９０％以上が完了した後に、第１の温度領域よりも高温側にある第２の温度領域で前記セラミックグリーンシート及び第３絶縁性ペーストを焼結することにより、第１の無機組成物から成る基体、第２の無機組成物から成る第１，第２絶縁層、及び第３の無機組成物から成るオーバーコート層を形成する工程Ｄと、前記セラミックグリーンシートを各基板領域の外周に沿って切断することにより各基板領域に対応した複数個のセラミック回路基板を得る工程Ｅと、を含むものである。
【００１５】
本発明によれば、環状の第１絶縁層と、その内側に所定の間隔をあけて配設される第２絶縁層とが、基体を形成する第１の無機組成物、オーバーコート層を形成する第３の無機組成物の双方に比し低い温度で焼結を開始する第２の無機組成物から成っていることから、焼結時の面方向の収縮量が厚み方向に比して小さくなる。即ち、第１の温度領域における第１絶縁層及び第２絶縁層の面方向の収縮は、未焼結の基体及びオーバーコート層の剛性により有効に抑制され、また、第２の温度領域における基体及びオーバーコート層の面方向の収縮は、焼結に伴なう収縮の９０％以上が完了している第１絶縁層及び第２絶縁層の剛性により有効に抑制される。従って、焼結時の面方向に収縮量は小さくなり、電極パッドの位置変動を極めて有効に抑制することができ、これらの電極パッドに接続される電子部品素子の搭載性を向上させることが可能となる。また同時に、セラミック回路基板の内部応力に起因した反り等の変形やクラックの発生も少なくなり、高精度のセラミック回路基板とすることができる。
【００１６】
尚、第１絶縁層と第２絶縁層との間の領域には、基体の収縮を抑制するものが何ら存在していないが、前記第１絶縁層は基体の外周に沿って環状に配設されているため、その内側領域における収縮も効果的に抑制されることとなり、これによってセラミック回路基板の精度劣化は最小限となる。
【００１７】
また、本発明によれば、第１の無機組成物と第３の無機組成物とを同質の材料で形成することにより、第１絶縁層及び第２絶縁層を上下から挟み込んでいる基体とオーバーコート層の焼結温度ならびに収縮量は略等しく、これによってもセラミック回路基板内の内部応力に起因した反り等の変形やクラックの発生をより有効に抑えることができる。
【００１８】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
図１（ａ）は本発明の一実施形態に係るセラミック回路基板の平面図、図１（ｂ）は図１（ａ）の断面図であり、図中の１は基体、２は電極パッド、３はオーバーコート層、４は第１絶縁層、５は第２絶縁層である。
【００１９】
前記基体１は平板状をなしており、その一主面上には、基体１の外周に沿って環状の第１絶縁層４と、該第１絶縁層４の内側に所定の間隔をあけて第２絶縁層とが被着・形成されている。
【００２０】
前記基体１は第１の無機組成物、第１絶縁層及び第２絶縁層は第２の無機組成物より構成されており、これら無機組成物の材料としては、例えば８００℃〜１２００℃の比較的低い温度で焼成が可能なガラス−セラミック材料が好適に用いられる。このようなガラス−セラミック材料はガラス粉末とセラミック粉末とで形成されており、ガラス粉末は３０〜１００重量部含まれ、ガラス粉末を除く残部が全てセラミック粉末により形成される。
【００２１】
前記ガラス粉末の具体的な組成としては、例えば、必須成分として、ＳｉＯ2を２０〜７０重量部、Ａｌ2Ｏ3を０．５〜３０重量部、ＭｇＯを３〜６０重量部、また任意成分として、ＣａＯを０〜３５重量部、ＢａＯを０〜３５重量部、ＳｒＯを０〜３５重量部、Ｂ2Ｏ3を０〜２０重量部、ＺｎＯを０〜３０重量部、ＴｉＯ2を０〜１０重量部、Ｎａ2Ｏを０〜３重量部、Ｌｉ2Ｏを０〜５重量部含むものが用いられる。
【００２２】
また、前記セラミック粉末としては、例えば、Ａｌ2Ｏ3、ＳｉＯ2、ＭｇＴｉＯ3、ＣａＺｒＯ3、ＣａＴｉＯ3、Ｍｇ2ＳｉＯ4、ＢａＴｉ4Ｏ9、ＺｒＴｉＯ4、ＳｒＴｉＯ3、ＢａＴｉＯ3、ＴｉＯ2から選ばれる１種以上の材料が用いられる。
【００２３】
尚、本実施形態においては、例えば、第１の無機組成物をガラス粉末が５５重量部、第２の無機組成物をガラス粉末が８５重量部の無機組成物により製作した。
【００２４】
上記組成のガラス粉末とセラミック粉末とを組み合わせた場合、１０００℃以下での低温焼結が可能となるとともに、導電材料として、銀（融点９６０℃）、銅（融点１０８３℃）、金（融点１０６３℃）などの低抵抗導体を用いて同時焼成により形成することが可能となり、低損失な回路を形成することができる。また、誘電率の制御も可能であり、高誘電率化による回路の小型化、低損失化、あるいは、低誘電率化による高速伝送化に適したものとなる。しかも、上記の範囲で種々組成を制御することによって、焼成収縮挙動を容易に制御、変更することが可能である。
【００２５】
前記電極パッド２は、上述の銀、金、銅のいずれか一種を含む導電材料から成り、その厚みは、例えば、５μｍ〜２５μｍに設定される。
【００２６】
また前記オーバーコート層３は、電極パッド２を露出させるように、電極パッド２上に開口を有しており、かかるオーバーコート層３を形成する第３の無機組成物もガラス粉末とセラミック粉末とを組み合わせた材料を用いて構成する。第３の無機組成物におけるガラス粉末とセラミック粉末の組成は、任意選択して用いることが可能であるが、本実施形態においては、第１の無機組成物と同じ組成とした。
【００２７】
尚、このオーバーコート層３は、電極パッド２を除く導体膜表面を保護するとともに、電子部品素子の搭載に用いられる半田等の接合材が溶融した際に周囲に流れ出ないように堰き止めるためのものである。
【００２８】
そして、上述したセラミック回路基板は以下の工程を経て製作される。
（工程Ａ）
まず、上述した第１の無機組成物となる組成の粉末に、有機バインダと有機溶剤及び必要に応じて可塑剤とを混合して泥奬上のスラリとし、このスラリを用いてドクターブレード法などによりテープ成形を行ってセラミックグリーンシートを得る。
【００２９】
セラミックグリーンシートは、複数個の基板領域を有しており、一主面上に、第２の無機組成物とビヒクルとを混合して成る第１絶縁性ペーストを各基板領域の内側に該基板領域の外周に沿って環状に塗布する。その後、第１絶縁性ペーストと同質の無機組成物から成る第２絶縁性ペーストを第１絶縁性ペーストの塗布領域の内側に所定の間隔をあけて塗布する。
【００３０】
（工程Ｂ）
次に、前記第１絶縁性ペーストの塗布領域と第２絶縁性ペーストの塗布領域との間に位置するセラミックグリーンシート上に電極パッドとなる導電材料を所定パターンに形成する。
【００３１】
（工程Ｃ）
次に、前記第１絶縁性ペースト及び第２絶縁性ペースト上に第３の無機組成物からなる第３の絶縁性ペーストを塗布する。
【００３２】
（工程Ｄ）
次に、前記第１絶縁性ペースト及び第２絶縁性ペーストを第１の温度領域で焼結させ、該焼結に伴なう収縮の９０％以上が完了した後に、第１の温度領域よりも高温側にある第２の温度領域で前記セラミックグリーンシート及び第３絶縁性ペーストを焼結することにより、第１の無機組成物から成る基体、第２の無機組成物から成る第１，第２絶縁層、及び第３の無機組成物から成るオーバーコート層を形成する。
【００３３】
（工程Ｅ）
そして最後に、前記セラミックグリーンシートを各基板領域の外周に沿って切断することにより各基板領域に対応した複数個のセラミック回路基板が同時に得られる。
【００３４】
このように本実施形態においては、環状の第１絶縁層と、その内側に所定の間隔をあけて配設される第２絶縁層とが、基体を形成する第１の無機組成物、オーバーコート層を形成する第３の無機組成物の双方に比し低い温度で焼結を開始する第２の無機組成物により形成されていることから、焼結に伴なう面方向の収縮量を厚み方向の収縮量に比し小さくなすことができる。
【００３５】
即ち、第１の温度領域における第１絶縁層及び第２絶縁層の面方向の収縮は、未焼結の基体及びオーバーコート層の剛性により有効に抑制され、また、第２の温度領域における基体及びオーバーコート層の面方向の収縮は、焼結に伴なう収縮の９０％以上が完了している第１絶縁層及び第２絶縁層の剛性により有効に抑制される。これにより、焼結時の面方向の収縮量が小さくなるので、電極パッドの配設位置が安定することとなり、電子部品素子の搭載性を向上させることができる。また同時に、セラミック回路基板の内部応力に起因した反り等の変形やクラックの発生も少なくなり、高精度のセラミック回路基板を得ることができる。
【００３６】
尚、第１絶縁層と第２絶縁層との間の領域には、基体の収縮を抑制するものが何ら存在していないが、前記第１絶縁層は基体の外周に沿って環状に配設されているため、その内側領域における収縮も効果的に抑制されることとなり、これによってセラミック回路基板の精度劣化は最小限となる。
【００３７】
また、本実施形態のセラミック回路基板では、第１の無機組成物と第３の無機組成物とを同質の材料で形成したことから、第１絶縁層及び第２絶縁層を上下から挟み込んでいる基体とオーバーコート層の焼結温度ならびに収縮量は略等しく、これによってもセラミック回路基板内の内部応力に起因した反り等の変形やクラックの発生をより有効に抑えることができる。
【００３８】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更、改良等が可能である。
【００３９】
例えば、図２に示すように、前記第２絶縁層２４が環状に形成されており、その内側に位置する基体２１の一主面に電子部品素子を収容するためのキャビティ部６が開口した構造である場合、収縮時の応力が集中しやすい開口部のコーナー部においてもクラック等が発生しにくくなるという利点がある。
【００４０】
また、上述の実施形態においては、電極パッドは独立したパターン形状となっているが、構成する導電材料の一部が第１絶縁層とオーバーコート層との界面、若しくは第２絶縁層とオーバーコート層との界面に引き出されて導体層を形成し、回路と接続する基体にセラミック積層体を用いた場合には、下部にビアを形成して内部回路と接続する方法を用いても良い。
【００４１】
【発明の効果】
本発明によれば、環状の第１絶縁層と、その内側に所定の間隔をあけて配設される第２絶縁層とが、基体を形成する第１の無機組成物、オーバーコート層を形成する第３の無機組成物の双方に比し低い温度で焼結を開始する第２の無機組成物から成っていることから、焼結時の面方向の収縮量が厚み方向に比して小さくなる。即ち、第１の温度領域における第１絶縁層及び第２絶縁層の面方向の収縮は、未焼結の基体及びオーバーコート層の剛性により有効に抑制され、また、第２の温度領域における基体及びオーバーコート層の面方向の収縮は、焼結に伴なう収縮の９０％以上が完了している第１絶縁層及び第２絶縁層の剛性により有効に抑制される。従って、焼結時の面方向に収縮量は小さくなり、電極パッドの位置変動を極めて有効に抑制することができ、これらの電極パッドに接続される電子部品素子の搭載性を向上させることが可能となる。また同時に、セラミック回路基板の内部応力に起因した反り等の変形やクラックの発生も少なくなり、高精度のセラミック回路基板とすることができる。
【００４２】
尚、第１絶縁層と第２絶縁層との間の領域には、基体の収縮を抑制するものが何ら存在していないが、前記第１絶縁層は基体の外周に沿って環状に配設されているため、その内側領域における収縮も効果的に抑制されることとなり、これによってセラミック回路基板の精度劣化は最小限となる。
【００４３】
また、本発明によれば、第１の無機組成物と第３の無機組成物とを同質の材料で形成することにより、第１絶縁層及び第２絶縁層を上下から挟み込んでいる基体とオーバーコート層の焼結温度ならびに収縮量は略等しく、これによってもセラミック回路基板内の内部応力に起因した反り等の変形やクラックの発生をより有効に抑えることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施形態に係るセラミック回路基板の平面図、（ｂ）はそのＡ−Ａ´断面図である。
【図２】（ａ）は本発明の他の実施形態に係るセラミック回路基板の平面図、（ｂ）はそのＢ−Ｂ´断面図である。
【図３】（ａ）は従来のセラミック回路基板の平面図であり、（ｂ）はそのＣ−Ｃ´断面図である。
【符号の説明】
１・・・基体
２・・・電極パッド
３・・・オーバーコート層
４・・・第１絶縁層
５・・・第２絶縁層
６・・・キャビティ
Claims (4)
- 基体の一主面上に、前記基体の外周に沿って配設される環状の第１絶縁層と、その内側に所定の間隔をあけて配設される第２絶縁層とを形成するとともに、前記第１絶縁層と第２絶縁層との間に位置する基体の一主面上に電極パッドを配設し、前記第１絶縁層及び第２絶縁層を前記電極パッド上に開口を有したオーバーコート層で被覆してなるセラミック回路基板であって、
前記第１絶縁層及び第２絶縁層は、基体を形成する第１の無機組成物、オーバーコート層を形成する第３の無機組成物の双方に比し低い温度で焼結を開始する第２の無機組成物から成っていることを特徴とするセラミック回路基板。 - 前記第１の無機組成物と第３の無機組成物とが同質の材料から成ることを特徴とする請求項１に記載のセラミック回路基板。
- 前記第２絶縁層が環状に形成されており、その内側に位置する基体の一主面に電子部品素子を収容するためのキャビティ部が開口していることを特徴とする請求項１または請求項２に記載のセラミック回路基板。
- 第１の無機組成物から成り、複数個の基板領域を有するセラミックグリーンシートの一主面上に、前記第１の無機組成物よりも低い温度で焼結を開始する第２の無機組成物から成る第１絶縁性ペーストを各基板領域の内側に該基板領域の外周に沿って環状に塗布するとともに、該第１絶縁性ペーストと同質の無機組成物から成る第２絶縁性ペーストを第１絶縁性ペーストの塗布領域の内側に所定の間隔をあけて塗布する工程Ａと、
前記第１絶縁性ペーストの塗布領域と第２絶縁性ペーストの塗布領域との間に位置するセラミックグリーンシート上に電極パッドとなる導電材料を所定パターンに形成する工程Ｂと、
前記第１絶縁性ペースト及び第２絶縁性ペースト上に第３の無機組成物からなる第３の絶縁性ペーストを塗布する工程Ｃと、
前記第１絶縁性ペースト及び第２絶縁性ペーストを第１の温度領域で焼結させ、該焼結に伴なう収縮の９０％以上が完了した後に、第１の温度領域よりも高温側にある第２の温度領域で前記セラミックグリーンシート及び第３絶縁性ペーストを焼結することにより、第１の無機組成物から成る基体、第２の無機組成物から成る第１，第２絶縁層、及び第３の無機組成物から成るオーバーコート層を形成する工程Ｄと、
前記セラミックグリーンシートを各基板領域の外周に沿って切断することにより各基板領域に対応した複数個のセラミック回路基板を得る工程Ｅと、を含むセラミック回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003050032A JP4280087B2 (ja) | 2003-02-26 | 2003-02-26 | セラミック回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003050032A JP4280087B2 (ja) | 2003-02-26 | 2003-02-26 | セラミック回路基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004260009A JP2004260009A (ja) | 2004-09-16 |
| JP4280087B2 true JP4280087B2 (ja) | 2009-06-17 |
Family
ID=33115585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003050032A Expired - Fee Related JP4280087B2 (ja) | 2003-02-26 | 2003-02-26 | セラミック回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4280087B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8679413B2 (en) | 2010-09-27 | 2014-03-25 | Denso Corporation | Honeycomb structural body and electrical heated catalyst device |
-
2003
- 2003-02-26 JP JP2003050032A patent/JP4280087B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8679413B2 (en) | 2010-09-27 | 2014-03-25 | Denso Corporation | Honeycomb structural body and electrical heated catalyst device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004260009A (ja) | 2004-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1684559A1 (en) | Conductive paste and multilayer ceramic substrate | |
| JP2004214573A (ja) | セラミック多層基板の製造方法 | |
| JP2017022255A (ja) | 複合電子部品および抵抗素子 | |
| JP4280087B2 (ja) | セラミック回路基板及びその製造方法 | |
| JP2002084066A (ja) | 多層セラミック基板およびその製造方法ならびに電子装置 | |
| JPH11273997A (ja) | 電子部品及びその製造方法 | |
| JP2003224338A (ja) | ガラスセラミック配線基板 | |
| JP2005039164A (ja) | ガラスセラミック配線基板の製造方法 | |
| JPH10289822A (ja) | 電子部品及びウエハ | |
| US20240153709A1 (en) | Ceramic electronic component | |
| JP2004281924A (ja) | セラミック多層基板 | |
| JP2005191310A (ja) | ビア導体形成用導電ペーストおよびこれを用いた回路基板の製造方法 | |
| JP2004200679A (ja) | 多層回路基板の製造方法 | |
| JPH11329842A (ja) | 電子部品及びその製造方法 | |
| JP2008159940A (ja) | 多層配線基板およびその製造方法 | |
| JP2004119547A (ja) | セラミック配線基板およびその製造方法 | |
| JP4069772B2 (ja) | 多層回路基板の製造方法 | |
| JP2008135523A (ja) | 多層基板およびその製造方法 | |
| KR100925604B1 (ko) | 적층 세라믹 패키지 및 그 제조방법 | |
| JP3998079B2 (ja) | 電子部品及びその製造方法 | |
| JP2004031699A (ja) | セラミック回路基板及びその製造方法 | |
| JP4658465B2 (ja) | コンデンサ内蔵ガラスセラミック多層配線基板 | |
| JPH1154886A (ja) | 配線基板の多数個取り基板及びその製造方法 | |
| JP2001284489A (ja) | 積層回路基板 | |
| JPH11186733A (ja) | 高周波複合回路ブロック |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090313 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |