JP4255223B2 - 相関２重サンプリングタイミング調整装置 - Google Patents
相関２重サンプリングタイミング調整装置 Download PDFInfo
- Publication number
- JP4255223B2 JP4255223B2 JP2001196764A JP2001196764A JP4255223B2 JP 4255223 B2 JP4255223 B2 JP 4255223B2 JP 2001196764 A JP2001196764 A JP 2001196764A JP 2001196764 A JP2001196764 A JP 2001196764A JP 4255223 B2 JP4255223 B2 JP 4255223B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- adjustment
- output
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、撮像手段の出力信号に対して相関２重サンプリングを行う相関２重サンプリングタイミング調整装置に関する。
【０００２】
【従来の技術】
従来、相関２重サンプリング(以下、ＣＤＳと称する)を行い、固体撮像素子のアナログ画像出力信号中に含まれるリセットノイズ及び低周波ノイズを除去する構成が知られている。
【０００３】
以下、図１０及び図１１を参照して、ＣＣＤ(電荷結合デバイス)などの固体撮像素子を駆動し、固体撮像素子のアナログ画像出力信号中に含まれるリセットノイズ及び低周波ノイズを除去するＣＤＳを行い、ＣＤＳされた後のアナログ画像信号をデジタル信号に変換する部分までの一般的な構成を説明する。また、図１０は撮像装置の一部の構成図であり、１はＣＣＤ、２はＣＤＳ回路、３は増幅器(ＡＭＰ)、４は黒基準のクランプ回路、５はアナログデジタル変換器(Ａ／Ｄ)、６はＣＣＤ駆動回路である。また、図１１は波形図である。
【０００４】
一般に、２次元ＣＣＤの場合、画素は２次元状に配置されていて、画素信号電荷は垂直電荷転送、水平電荷転送を組み合わせることにより、１画素毎に順次出力段に導かれる。そして、ＣＣＤ駆動回路６は、これら駆動信号を生成する回路であり、図中、垂直駆動系パルス群は、垂直電荷転送を行うための複数の垂直駆動パルスを示し、Ｈ1，Ｈ2は水平画素転送を行うための水平転送パルス(水平駆動パルス)をそれぞれ示している。さらに、ＲＰは以下に説明するフローティングディフュージョンアンプをリセットするためのリセットパルスである。
【０００５】
そして、ＣＣＤ１の内部の出力段では、フローティングディフュージョンアンプにより、電荷の状態の各画素信号は電圧信号に変換される。このフローティングディフュージョンアンプでは、順次転送されてくる信号電荷を、水平転送パルスＨ1，Ｈ2による充電と、リセットパルスＲＰによるリセット(放電)を繰り返して電圧信号に変換する。しかし、この変換の際にリセットノイズを発生させる特質があり、さらに、この変換の後段ではバッファとしてＭＯＳアンプが使用されていることから、ＣＣＤ１の出力信号全体に低周波ノイズが混合される。そこで、ＣＣＤ１の電圧出力信号であるＣＣＤＯＵＴは、これらの動作及びノイズが反映された形になっている。
【０００６】
すなわち、このＣＣＤＯＵＴの波形は、図１１に示すように、水平転送パルスＨ1，Ｈ2による信号電荷充電の結果の「画素信号部」、リセットパルスＲＰによる信号電荷放電の結果の「リセット部」、及び、リセットから次の信号電荷充電までの間にリセットノイズを含んだ状態で安定し、その後充電される画素信号の基準となる「フィードスルー部」などにより構成されている。さらに、これら「画素信号部」、「リセット部」、及び「フィードスルー部」で構成される各画素の信号は、時系列で連続しており、低周波ノイズの重畳により波形全体の直流レベルが緩やかに変動する。なお、図１１の波形図では、ＣＣＤＯＵＴに含まれる、低周波ノイズ、リセットノイズを誇張して表現している。
【０００７】
また、ＣＤＳ回路２は、上記のＣＣＤＯＵＴに混合されているノイズの除去を目的とした回路である。すなわち、ＣＤＳ回路２は、電圧変換されたＣＣＤ１の出力信号であるＣＣＤＯＵＴ中のフィードスルー部を、ＣＤＳパルスを構成するフィードスルークランプパルスＦＰでサンプルホールドし、画素信号部をＣＤＳパルスを構成するサンプルパルスＳＰでサンプルホールドして、両者を引き算することでリセットノイズを除去し、同時に低周波ノイズも除去する。なお、ＣＣＤ１の出力信号であるＣＣＤＯＵＴは、画像信号に比例して負の方向に振幅が大きくなる形態をとるが、ＣＤＳ回路２の出力信号であるＣＤＳＯＵＴでは正負が反転されている。また、図１１では、説明を簡略にするために、ＣＣＤＯＵＴの有効画素出力部の各画素の画素信号情報としての出力振幅は同一レベルとしてＣＤＳ回路２の動作が示されている。従って、このＣＣＤＯＵＴをＣＤＳした結果であるＣＤＳ回路２の出力すなわちＣＤＳＯＵＴでは、有効画素出力部に相当する部分が一率平坦な信号となっている。
【０００８】
そして、増幅器(ＡＭＰ)３は、ＣＤＳ回路２の出力信号であるＣＤＳＯＵＴを適切に増幅する。
【０００９】
さらに、黒基準のクランプ回路４は、後段のアナログデジタル変換器(Ａ／Ｄ)５において、画像信号の黒レベルを基準のデジタルコード値に安定させるために、増幅器３の出力信号であるＡＭＰＯＵＴを直流クランプするクランプ回路である。すなわち、ＯＢクランプパルスＯＢＣＰは、ＣＣＤ１が遮光された画素信号などの黒基準信号を出力するタイミングでアクティブとなるものであるが、クランプ回路４は、ＣＣＤ駆動回路６が出力するこのＯＢクランプパルスＯＢＣＰを受けて、ＡＭＰＯＵＴの直流レベルを基準レベルにクランプする。そして、ＯＢクランプパルスＯＢＣＰが非アクティブとなった状態でも、この直流レベルは維持され、信号全体の基準直流レベルは、アナログデジタル変換器５のデジタル出力において、一定の黒基準コードを出力する位置に安定する。
【００１０】
また、アナログデジタル変換器５は、上記に示したように、アナログ信号をデジタル信号に変換するものである。
【００１１】
なお、黒基準クランプを含むこれらの動作の各信号の様子も図１１に示されているが、図１１では、説明を容易にするため、各構成要素で発生する信号遅延などは描かれていない。そして、実際には、画素単位で遅延が発生するため、例えば、ＯＢクランプパルスＯＢＣＰなどは、これらの遅延を考慮したタイミングで設定され、あるいは、変化位置に余裕を持たせるなどの配慮がなされる。
【００１２】
上記のように、相関２重サンプリング(ＣＤＳ)は、リセットノイズ、低周波ノイズを除去する上で、極めて有効な手段である。しかしながら、近年、ＣＣＤの画素数は多画素化の傾向が著しいにも関わらず、現行テレビジョン(ＴＶ)規格の制約から、画像信号の読み出し時間は現状通り維持する必要があること、画像撮影時間の冗長化が画像撮像装置として好ましくないことなどを主な理由として、画像読み出し時の１画素当たりの時間は高速化する一方となっている。そこで、ＣＤＳを行うにあたって、ＣＣＤの出力信号であるＣＣＤＯＵＴと、このＣＣＤＯＵＴ中のフィードスルー部をサンプルホールドするフィードスルークランプパルスＦＰ、及びＣＣＤＯＵＴ中の画素信号部をサンプルホールドするサンプルパルスＳＰとのタイミングを、結果として得られる最終画質を高く維持しつつ良好な位置関係に安定させることがますます困難になってきている。
【００１３】
この点、例えば、特開平８−７９６３４号公報に示された相関２重サンプリング装置が知られている。この公報記載の構成は、ＣＤＳ回路に供給されるＣＤＳパルス(ＦＰ，ＳＰ)を定常的に安定させ、高画質を維持することを図り、ＣＤＳパルスの内、サンプルパルスＳＰの発生回路がタイミング(位相)可変機構を備え、マイコンがこの機構を制御することにより、最適なタイミングを自動で検出、設定するようになっている。
【００１４】
以下、この特開平８−７９６３４号公報記載の構成を、図１２の構成図を参照し、具体的な動作について図１３を参照して順を追って説明する。
【００１５】
まず、ＣＣＤ１は、図１３(a)に示す信号をＣＤＳ回路２に出力する。
【００１６】
そして、フィードスルークランプパルス発生回路(クランプパルス発生回路)6aは、図１３(b)に示すように、ＣＣＤ１の出力信号中のフィードスルーレベルをクランプするフィードスルークランプパルス(クランプパルス)ＦＰをＣＤＳ回路２に出力し、サンプルパルス発生回路6bは、図１３(c)に示すように、ＣＣＤ１の出力信号中の画素信号部をサンプルホールドするサンプルパルスＳＰをＣＤＳ回路２に出力する。
【００１７】
そして、ＣＤＳ回路２は、相関２重サンプリング処理を行い、アナログデジタル変換器(ＡＤＣ回路)５が、ＣＤＳ回路２の出力信号のアナログデジタル変換を行う。
【００１８】
そして、アナログデジタル変換器５から出力されたデジタル変換後の画像データは、メモリ７のアドレスａに記憶される。
【００１９】
ここで、マイコン８は、図１３(d)に示すように、サンプルパルス発生回路6bに、先のパルスより任意の位相角θ0だけ位相を進ませた位相制御設定を行う。
【００２０】
そして、再度上記の各工程が行われ、デジタル変換後の画像データをメモリ７のアドレスｂに記憶する。
【００２１】
ここで、マイコン８は、アドレスａとアドレスｂとに記憶した画像データの差分をとる。そして、この差分が予め設定された値より大きければ、アドレスｂの画像データをアドレスａに代入し、図１３(e)に示すように、サンプルパルス発生回路6bに、先のパルスより任意の位相角θ1だけ位相を進ませた位相制御設定を行った上、再度上記の各工程を行い、デジタル変換後の画像データをメモリ７のアドレスｂに記憶する。
【００２２】
そして、マイコン８は、このような、サンプルパルス位相角制御、デジタル画像データのメモリ７への記憶、差分演算、差分判定、メモリ内データ操作、との繰り返し動作を行い、差分が予め設定した値に収束した時点で、この繰り返し動作を終了し、調整を終わる。
【００２３】
このように、この特開平８−７９６３４号公報記載の構成では、ＣＤＳ回路に供給されるＣＤＳパルスの内、サンプルパルスＳＰのみを位相可変として、マイコン、メモリなどを構成に含めた上で、自動位相位置調整を図っている。
【００２４】
また、例えば、特開平６−１０５８０７号公報に示された電子内視鏡装置の信号処理回路が知られている。この公報記載の構成は、ＣＣＤを利用した電子内視鏡装置に関するもので、ＣＣＤ出力信号の高速化を図るものではなく、ＣＣＤとＣＤＳ回路との間の信号経路が著しく長く、ＣＤＳ回路に到達するＣＣＤ出力信号に遅延が生じるなどの特殊な状況下で、ＣＤＳパルスであるフィードスルークランプパルスＦＰ及びサンプルパルスＳＰの双方のタイミングを最適な状態に維持することを図り、これらフィードスルークランプパルスＦＰ及びサンプルパルスＳＰの双方共に位相調整機能を持たせている。
【００２５】
以下、この特開平６−１０５８０７号公報記載のフィードスルークランプパルス(クランプパルス)ＦＰ及びサンプルパルスＳＰに関する位相調整回路の構成を、図１４の構成図を参照して説明する。
【００２６】
そして、この位相調整回路の前段には、水平転送パルスＨ1，Ｈ2及びリセットパルスＲＰの入力から、基となるパルスを生成するパルス幅処理回路が配置されており、このパルス幅処理回路から出力されたパルスを入力として、この位相調整回路がフィードスルークランプパルスＦＰ及びサンプルパルスＳＰを生成する。
【００２７】
そして、この位相調整回路は、パルス幅処理回路から出力されたパルスが入力されるフィードスルークランプパルスＦＰの生成部11及びサンプルパルスＳＰの生成部12を備えている。そして、各フィードスルークランプパルスＦＰの生成部11は第１のインバータ14、可変抵抗Ｒ1及びコンデンサＣ1からなり遅延回路として動作するＲＣ回路、第２のインバータ15及びパルス増幅素子16が直列に接続されている。また、サンプルパルスＳＰの生成部12も同様に、第１のインバータ17、可変抵抗Ｒ2及びコンデンサＣ2からなり遅延回路として動作するＲＣ回路、第２のインバータ18及びパルス増幅素子19が直列に接続されている。また、フィードスルークランプパルスＦＰの生成部11の第２のインバータ15の入力側には、それぞれ＋５Ｖ電源及び接地間に抵抗Ｒ3，Ｒ4が接続されている。同様に、サンプルパルスＳＰの生成部12の第２のインバータ18の入力側には、それぞれ＋５Ｖ電源及び接地間に抵抗Ｒ5，Ｒ6が接続されている。
【００２８】
そこで、この公報記載の構成では、可変抵抗Ｒ1及びコンデンサＣ1がフィードスルークランプパルスＦＰの位相調整に寄与し、可変抵抗Ｒ2及びコンデンサＣ2がサンプルパルスＳＰの位相調整に寄与する。すなわち、各可変抵抗Ｒ1，Ｒ2の抵抗値を大きくすることにより、それぞれ位相の遅れ量を大きくし、抵抗値を小さくすることにより、位相の遅れ量を小さくすることを図っている。
【００２９】
【発明が解決しようとする課題】
しかしながら、上記従来の各構成では、撮像装置単体でＣＤＳパルスのタイミングを調整する場合に使用するＣＣＤ信号出力の具体的導出に関する構成がなく、実用上、自動調整が所望の効果を奏しないおそれがある。
【００３０】
すなわち、撮像装置単体でのタイミング調整時にＣＣＤによる撮影信号を用いる場合、調整中に外光の変化が生じると、ＣＣＤの出力信号の振幅に変化が生じ、正確なタイミング位置を設定できないおそれがあるが、特開平８−７９６３４号公報記載の構成では、この調整用のＣＣＤの出力信号をどのように安定的に得るのかについて示されていない。
【００３１】
一方、タイミングの調整用に安定したＣＣＤ出力信号を得るため、特定の安定した光源を撮影した時の撮像素子出力信号を用いる構成は、撮像装置の製造時には有効であるものの、既に完成し稼働している撮像装置の単体で、温度変化などの使用環境の変化などに対応することは実用的でない。
【００３２】
また、特開平６−１０５８０７号公報に記載されているように、図１４の構成図に示すタイミング調整回路を用いる場合には、温度変化により、可変抵抗Ｒ1，Ｒ2及びコンデンサＣ1，Ｃ2の回路定数が変化し、さらに、各インバータ14，15，17，18、あるいはパルス増幅素子16，19伝搬遅延時間の変化が累積するため、撮像装置の使用温度環境によっては、調整したタイミングが最適な設定から容易に大きくずれる結果となる。このように、タイミング調整可能としたことが原因で実用上の画質を悪化させるおそれがあり、さらに、撮像装置単体での自動調整の必要性が増加する。
【００３３】
加えて、撮像素子の多画素化にともなう高速駆動化にＣＤＳ回路をさらに効率よく対応させ、ＣＤＳパルスのタイミング調整後の安定度を向上させる構成も示されていない。
【００３４】
本発明は、このような点に鑑みなされたもので、相関２重サンプリングを行い、撮像手段から出力されたアナログ信号からノイズを除去して画質を向上できる相関２重サンプリングタイミング調整装置及び相関２重サンプリングを利用する撮像装置を提供することを目的とする。
【００３５】
【課題を解決するための手段】
本発明は、複数の画素を備え、各画素について、リセット部、フィードスルー部、及び画素信号部を有したアナログの出力信号を出力する撮像手段と、この撮像手段の出力信号が入力される相関２重サンプリング手段と、前記撮像手段から調整用信号を出力させる調整用信号出力手段と、前記撮像手段にリセットパルスを供給するとともに、前記調整用信号が入力された前記相関２重サンプリング手段の出力を解析し、相関２重サンプリング手段に前記フィードスルー部に対応するフィードスルークランプパルス及び前記画素信号部に対応するサンプルパルスをタイミング調整可能に供給する制御手段とを具備し、前記制御手段は、リセットパルスのパルス幅を調整することを特徴とする。
【００４２】
そして、この構成では、リセットパルスのパルス幅を必要最低限に設定することにより、フィードスルー部の幅を最大限に確保し、フィードスルークランプパルスのタイミング調整の自由度が高く、撮像手段の高速駆動が容易になる。
【００４３】
また、本発明は、複数の画素を備え、各画素について、リセット部、フィードスルー部、及び画素信号部を有したアナログの出力信号を出力する撮像手段と、この撮像手段の出力信号が入力される相関２重サンプリング手段と、前記撮像手段から調整用信号を出力させる調整用信号出力手段と、前記撮像手段にリセットパルスを供給するとともに、前記調整用信号が入力された前記相関２重サンプリング手段の出力を解析し、相関２重サンプリング手段に前記フィードスルー部に対応するフィードスルークランプパルス及び前記画素信号部に対応するサンプルパルスをタイミング調整可能に供給する制御手段とを具備し、前記制御手段は、フィードスルークランプパルス及びサンプルパルスのタイミングを変化させ、ノイズ量が小さい状態にフィードスルークランプパルス及びサンプルパルスのタイミングを設定することを特徴とする。
【００４４】
そして、この構成では、ノイズ量を抑制し、高品質な画像が提供される。
【００４７】
【発明の実施の形態】
以下、本発明の相関２重サンプリングタイミング調整装置の第１の実施の形態を図１ないし図７を参照して説明する。
【００４８】
図１において、21は撮像装置で、この撮像装置21は、例えば、デジタルビデオカメラ、デジタルスチルカメラなどであり、相関２重サンプリングタイミング調整装置22を備えている。そして、この相関２重サンプリングタイミング調整装置22は、調整用信号出力手段を兼ねた撮像手段としてのセンサであるＣＣＤ(電荷結合デバイス)24、相関２重サンプリング(以下、ＣＤＳと称する)を行い、ＣＣＤ24のアナログ画像出力信号中に含まれるリセットノイズ及び低周波ノイズを除去する相関２重サンプリング手段としてのＣＤＳ回路25、増幅器(ＡＭＰ)26、黒基準のクランプ回路27、アナログデジタル変換器(Ａ／Ｄ)28、及び制御手段30を備えている。また、この制御手段30は、記憶手段としてのＲＡＭ(ランダムアクセスメモリ)などのメモリ32、演算処理装置としてのＣＰＵなどを備えたマイコン33、駆動手段としてのＣＣＤ駆動回路35、リセットパルス発生回路36、ＣＤＳパルスを構成するフィードスルークランプパルスＦＰを供給するフィードスルークランプパルス発生回路37、ＣＤＳパルスを構成するサンプルパルスＳＰを供給するサンプルパルス発生回路38を備えている。
【００４９】
さらに、図示しないが、この撮像装置21は、筐体を備え、この筐体に、上記の相関２重サンプリングタイミング調整装置22を構成する各構成要素の他、画像を記憶する記憶媒体、この記憶媒体に画像を書込読み出しする書込読出手段、画像を表示する表示手段、操作者の操作用の操作手段、電源装置などが備えられている。
【００５０】
そして、ＣＣＤ24は、撮像素子である固体撮像素子で、いわゆるＣＣＤ型固体撮像素子であり、画素が２次元状に配置された２次元ＣＣＤを構成している。そして、このＣＣＤ24は、調整用信号出力機能を有し、マイコン33からの指示である制御信号Ａ1により、一般的な撮像動作を行いすなわち通常動作による撮影画像信号を出力する一般撮像モードと、調整用信号(ＣＤＳパルス調整用信号)を出力する調整モードとに動作が切り替えられる。すなわち、ＣＣＤ24は、一般撮像モードでは、ＣＣＤ駆動回路35が生成する駆動信号である水平画素転送を行うための水平転送パルス(水平駆動パルス)Ｈ1，Ｈ2及び垂直電荷転送を行うための複数の垂直駆動パルス群Ｖが入力され、垂直電荷転送、水平電荷転送を組み合わせることにより、画素信号電荷が１画素毎に順次出力段に導かれる。そして、ＣＣＤ24の内部の出力段では、フローティングディフュージョンアンプにより、電荷の状態の各画素信号が電圧信号に変換される。すなわち、このフローティングディフュージョンアンプでは、順次転送されてくる信号電荷を、水平転送パルスＨ1，Ｈ2による充電と、リセットパルス発生回路36が出力するリセットパルスＲＰによるリセット(放電)を繰り返して電圧信号に変換し、さらにバッファとしてのＭＯＳアンプを介して、電圧出力信号ＣＣＤＯＵＴとして出力する。
【００５１】
すなわち、このＣＣＤＯＵＴの波形は、図２に示すように、水平転送パルスＨ1，Ｈ2による信号電荷充電の結果の画素信号部Ｃv、リセットパルスＲＰによる信号電荷放電の結果のリセット部Ｃr、及び、リセットから次の信号電荷充電までの間にリセットノイズを含んだ状態で安定し、その後充電される画素信号の基準となるフィードスルー部Ｃfなどにより構成されている。さらに、これら画素信号部Ｃv、リセット部Ｃr、及びフィードスルー部Ｃfで構成される各画素の信号は、時系列で連続している。
【００５２】
また、ＣＤＳ回路(相関２重サンプリング回路)25は、ＣＣＤＯＵＴに混合されているノイズの除去を目的とした回路であり、電圧変換されたＣＣＤ24の出力信号であるＣＣＤＯＵＴ中のフィードスルー部Ｃfを、フィードスルークランプパルスＦＰでサンプルホールドし、画素信号部をサンプルパルスＳＰでサンプルホールドして、両者を引き算することでリセットノイズを除去し、同時に低周波ノイズも除去するようになっている。なお、ＣＣＤ24の出力信号であるＣＣＤＯＵＴは、画像信号に比例して負の方向に振幅が大きくなる形態をとるが、ＣＤＳ回路25の出力信号であるＣＤＳＯＵＴでは正負が反転されている。
【００５３】
そして、増幅器(ＡＭＰ)26は、ＣＤＳ回路25の出力信号であるＣＤＳＯＵＴを適切に増幅する増幅回路である。
【００５４】
さらに、黒基準のクランプ回路27は、後段のアナログデジタル変換器(Ａ／Ｄ)28において、画像信号の黒レベルを基準のデジタルコード値に安定させるために、増幅器26の出力信号であるＡＭＰＯＵＴを黒基準画素出力期間及びＯＢクランプパルスＯＢＣＰを基に基準直流レベルにクランプするクランプ回路である。すなわち、ＯＢクランプパルスＯＢＣＰは、ＣＣＤ24が遮光された画素信号などの黒基準信号を出力するタイミングでアクティブとなるものであり、クランプ回路27は、ＣＣＤ駆動回路35が出力するこのＯＢクランプパルスＯＢＣＰを受けて、ＡＭＰＯＵＴの直流レベルを基準レベルにクランプする。そして、ＯＢクランプパルスＯＢＣＰが非アクティブとなった状態でも、この直流レベルは維持され、信号全体の基準直流レベルは、アナログデジタル変換器28のデジタル出力において、一定の黒基準コードを出力する位置に安定する。
【００５５】
また、アナログデジタル変換器28は、アナログ信号をデジタル信号に変換するアナログデジタルコンバータであり、クランプ回路27の出力信号であるＣＬＰＯＵＴをデジタル信号であるＡＤＯＵＴに変換する。
【００５６】
さらに、メモリ32は、ＡＤＯＵＴをすなわちデジタル化された画像信号を一時保存するためのメモリであり、通常動作時には、画像信号の信号処理、あるいは図示しない画像表示手段用のいわゆるビデオメモリなどに利用される。
【００５７】
また、マイコン33は、メモリ32に保存された画像信号などのデータを解析し、判断して、画像撮影及びＣＤＳ調整を含む動作を制御するマイクロプロセッサであり、ＣＣＤ24を制御する制御信号Ａ1の他、ＣＣＤ駆動回路35を制御する制御信号Ａ2、リセットパルス発生回路36を制御する制御信号Ａ3、フィードスルークランプパルス発生回路37を制御する制御信号Ａ4、及びサンプルパルス発生回路38を制御する制御信号Ａ5を生成出力する。
【００５８】
そして、ＣＣＤ駆動回路35は、上記のように、ＣＣＤ24を駆動するための駆動信号(水平転送パルス(水平駆動パルス)Ｈ1，Ｈ2及び垂直駆動パルス群Ｖ)、及びＯＢクランプパルスＯＢＣＰを生成出力する他、リセットパルス発生回路36に供給する同期信号iRP、フィードスルークランプパルス発生回路37に供給する同期信号iFP、及びサンプルパルス発生回路38に供給する同期信号iSPを生成出力する。
【００５９】
また、フィードスルークランプパルス発生回路37は、ＣＣＤ駆動回路35の同期信号iFPと同期して、ＣＤＳパルスを構成するフィードスルークランプパルスＦＰを生成出力するとともに、マイコン33の制御信号Ａ4の指示により、フィードスルークランプパルスＦＰを出力するタイミング位置を変化させる機能を有している。
【００６０】
そして、サンプルパルス発生回路38は、ＣＣＤ駆動回路35の同期信号iSPと同期して、ＣＤＳパルスを構成するサンプルパルスＳＰを生成出力するとともに、マイコン33の制御信号Ａ5の指示により、サンプルパルスＳＰを出力するタイミング位置を変化させる機能を有している。
【００６１】
さらに、リセットパルス発生回路36は、ＣＣＤ駆動回路35の同期信号iRPと同期して、ＣＣＤ24内部のフローティングディフュージョンアンプをリセットするリセットパルスＲＰを生成出力するとともに、マイコン33の制御信号Ａ3の指示により、出力するリセットパルスＲＰのパルス幅を変化させる機能を有している。
【００６２】
このようにして、この撮像装置21の通常動作時の撮像動作は、図１０及び図１１に示す構成と同様に行われる。さらに、この構成では、メモリ32により、画像信号の処理あるいは表示手段への表示が行われる。
【００６３】
次に、本実施の形態の相関２重サンプリングタイミング調整装置22の動作を説明する。
【００６４】
すなわち、この相関２重サンプリングタイミング調整装置22は、ＣＣＤ24から出力される調整用出力信号を利用し、ＣＤＳパルスを構成するフィードスルークランプパルスＦＰ及びサンプルパルスＳＰのタイミング位置調整と、リセットパルスＲＰのパルス幅を調整する。そして、一連の動作は、フィードスルークランプパルスＦＰを予め決められたタイミング位置に固定し、このフィードスルークランプパルスＦＰに対して、サンプルパルスＳＰのタイミング位置を画素単位で周期性を有する調整用出力信号の１画素分の範囲で微小時間ずつ移動操作させつつデジタルデータ化された画像信号を記録することにより、ＣＤＳ回路25が実際に受ける調整用画像信号の信号波形の全体像を把握し、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰのタイミング位置を決定する。この後、リセットパルスＲＰのパルス幅を、予め設定された初期パルス幅から微小時間ずつ細くしつつ、同様に特定部分の画像データを記録することにより、適切なリセットパルスＲＰのパルス幅を決定するものである。
【００６５】
さらに、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰのタイミング調整手段を概説すれば、まず、撮像素子から安定した調整用信号である撮像素子出力信号を出力させ、以下の調整動作の過程において撮像素子にこの調整用信号を出力させる。そして、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰを撮像素子出力信号の予め決められた調整初期タイミング位置になるように設定する。次いで、i)調整用の撮像素子出力信号に対し、ＣＤＳ、増幅、黒基準クランプ、アナログデジタル変換を行った結果のデータをメモリに保存する。ii)サンプルパルスＳＰを直前のタイミング位置から遅延方向すなわち撮像素子出力信号の画素信号部方向に僅かに位置を変える。このi)，ii)の工程を繰り返し、サンプルパルスＳＰのタイミング位置を調整初期タイミング位置から遅延方向にずらしつつデータを取得し、集められたデータから信号波形形状の全体像を把握する。そして、得られた信号波形形状から最適なフィードスルークランプパルスＦＰのタイミング位置及びサンプルパルスＳＰのタイミング位置を求め、各ＣＤＳパルス(ＦＰ，ＳＰ)をそれぞれのタイミング位置に設定する。そして、これら一連の動作により、ＣＤＳ回路の内部遅延をも含め、ＣＤＳ回路がＣＤＳパルス(ＦＰ，ＳＰ)で実際にサンプリングする撮像素子の出力波形の全体像を正確につかむことができ、十分な余裕度を考慮した上で極めて正確にＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置を調整できるものである。
【００６６】
また、リセットパルスＲＰのパルス幅の調整手段を概説すれば、上記のＣＤＳパルス(ＦＰ，ＳＰ)のタイミング調整に加え、リセットパルスＲＰのパルス幅可変の手段により、以下の手順でリセットパルスＲＰのパルス幅を最適化し、フィードスルークランプパルスＦＰの調整の余裕度を広げ、調整後の安定度を向上させるものである。すなわち、まず、撮像素子から安定した調整用信号を出力させる。そして、リセットパルスＲＰのパルス幅を決められた調整初期の幅に設定する。次いで、i)調整用信号が出力される画素から調整用信号が出力されない画素への変化点の、本来画素信号が出力されない側の境界画素の画素信号をＣＤＳ、増幅、黒基準クランプ、アナログデジタル変換を行った結果のデータをメモリに保存する。ii)リセットパルスＲＰのパルス幅を直前の状態から微小時間分細くする。そして、このi)，ii)の工程を繰り返してデータを取得し、集められたデータからフローティングディフュージョンアンプのリセット動作が安定して動作する条件でかつ最も細いパルス幅となるパルス幅にリセットパルスＲＰを設定して調整を終わる。すなわち、リセットパルスＲＰのパルス幅が十分でないと、フローティングディフュージョンアンプのリセット動作が正しく行われず、画素電荷の混合(画素電荷混合)が起こるが、上記の境界画素のＣＤＳ、増幅、黒基準クランプ、アナログデジタル変換の結果のデータの解析により、リセットパルスＲＰのパルス幅と画素電荷混合、すなわちリセット動作との関係を正確に知ることができる。さらに、画素電荷混合の起こらない最小のリセットパルスＲＰのパルス幅に適度な余裕を与えて、必要最小限のリセットパルスＲＰを決定することにより、ＣＤＳ動作の内、撮像素子出力信号のフィードスルー部に対するフィードスルークランプパルスＦＰのタイミング位置の余裕度をさらに大きくし、これら一連のＣＤＳに絡む調整動作後の温度変化などの環境変化に対する耐性をさらに向上できる。
【００６７】
次に、ＣＤＳパルスの調整手順の詳細を説明する。
【００６８】
まず、マイコン33の指示により、ＣＣＤ24は、通常動作時の画像信号の出力状態から、調整用信号の出力状態に切り替わる。この調整用信号の信号波形では、図２の波形図に示すように、本来黒基準画素が出力される部分が一定の直流値Ｂに置き換えられている。そこで、以後の調整動作の過程で、ＣＤＳパルスのサンプルパルスＳＰのタイミング位置を様々な位置に移動させても、黒基準画素部は一定の直流電圧となっているため、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰの位置関係に影響することなく、黒基準クランプの対象部において、常に振幅がゼロとなるＣＤＳ出力を得られ、本来のタイミング位置とは異なる特殊なフィードスルークランプパルスＦＰ及びサンプルパルスＳＰのタイミング位置にも関わらず、黒基準のクランプ動作を正しく行うことができるようになっている。
【００６９】
次に、マイコン33は、フィードスルークランプパルス発生回路37及びサンプルパルス発生回路38を制御し、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰを調整初期位置(図３中のFP0，SP0)に設定する。この状態から、マイコン33は、ＣＤＳ回路25、増幅器26、黒基準のクランプ回路27を介してアナログデジタル変換器(Ａ／Ｄ)28から出力されたデジタル信号データをメモリに32に記録しつつ、微小時間ずつサンプルパルスＳＰのタイミング位置をSP1，SP2・・・SPi・・・SPnとずらし、１画素分の範囲を走査し、(ｎ＋１)個のデータを記録する。
【００７０】
そして、この１画素分の範囲の走査が終了すると、マイコン33は、メモリに32に記録された結果データを解析する。ここで、サンプルパルスＳＰの走査位置と記録された結果データとの関係は、図４(b)に示すグラフＤを描き、このグラフＤの形状は、図４(a)に示すＣＤＳ回路25が受ける信号形状そのものを示している。すなわち、図４(b)に示すグラフＤは、左側から、リセット部の右淵、フィードスルー部、画素信号部に対応する。
【００７１】
なお、メモリ32に記録されている走査の結果データから図４(b)に示す形のグラフＤを作製するにあたり、各サンプルパルスＳＰのタイミング位置について、それぞれ複数の画素データの平均値を用いるようにすると、リセットノイズ及びその他のノイズの影響を軽減することができる。
【００７２】
そして、この結果データのグラフＤを、サンプルパルスＳＰの位置で一次微分すると、図４(c)に示す形のグラフＥが得られる。そして、マイコン33は、この図４(c)に示すグラフＥにおいて、原点側で微分値が最初に谷になる領域Ａの内で最もゼロに近くなる点をFP位置(図４(c)におけるFPa)とし、次に谷になる領域Ｂの内で最もゼロに近くなる点をSP位置(図４(c)におけるSPa)とし、ＣＤＳパルスを構成するフィードスルークランプパルスＦＰ及びサンプルパルスＳＰの位置をそれぞれ決定する。
【００７３】
このように、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰのタイミング位置を決定した後、マイコン33は、リセットパルスＲＰのパルス幅を決定する。すなわち、マイコン33は、リセットパルス発生回路36を制御し、図５に示すように、リセットパルスＲＰを調整初期位置(図５中のRP0)に設定する。この状態から、マイコン33は、ＣＤＳ回路25、増幅器26、黒基準のクランプ回路27を介してアナログデジタル変換器(Ａ／Ｄ)28から出力されたデジタル信号データをメモリに32に記録しつつ、予め設定された幅(太さ)RPnになるまで微小時間ずつパルス幅を小さくし、すなわち、パルスを立ち上げるタイミング位置は固定した状態でリセットパルスＲＰのパルス幅をRP1，RP2・・・RPnと順次小さくし、(ｎ＋１)個のデータを記録する。
【００７４】
そして、このリセットパルスＲＰのパルス幅のシフト動作が終了すると、マイコン33は、メモリに32に記録された結果データを解析する。ここでは、マイコン33は、リセットパルスＲＰのパルス幅とフローティングディフュージョンアンプのリセット動作状況との関係の指標として、フローティングディフュージョンアンプに最後に電荷が充電された出力画素信号と水平転送の空送りなどで、電荷充電がなされなかった出力画素信号との境界部の、電荷充電がなされなかった側の出力画素信号に着目する。すなわち、リセットパルスＲＰのパルス幅が十分であれば、フローティングディフュージョンアンプのリセットすなわち放電は正常に行われるため、１段前の画素の信号電荷は完全に放電される。一方、リセットパルスＲＰのパルス幅が細すぎて十分ではないと、放電動作が完全には行われず、１段前の画素の信号電荷の放電されずに残された分と、次の画素の信号電荷とが混合されることになる。そこで、１段前の画素には信号電荷があり、次の画素が水平転送空送り部や遮光画素などで信号電荷がゼロであったとすると、その部分の出力画素信号を観察することで、１画素前の信号電荷の放電残量が分かり、リセット動作の確実性を判断できる。例えば、図６(a)に示す波形図は、十分なパルス幅のリセットパルスＲＰを与えた場合であり、水平転送空送り出力部を観察することにより、放電動作が行われたことが分かる。図６(b)に示す波形図は、リセットパルスＲＰのパルス幅が不足した場合であり、水平転送空送り出力部を観察することにより、放電動作が不完全であることが分かる。
【００７５】
そして、リセットパルスＲＰのパルス幅と、図６中の水平転送空送り出力部のＡ部分の出力との関係は、図７に示すグラフＧとなる。なお、メモリ32に記録されているデータから、図７に示す形のデータを導出するにあたり、各リセットパルスＲＰのパルス幅について、それぞれ複数の図６のＡ部分の出力データの平均を用いるようにすると、より正確性が増す。そして、図７のグラフＧから、データが最初にゼロで無くなる点RPkを求め、そこから予め余裕度として決められていた時間Δtだけ太い側にシフトさせた点RPaを最終的なリセットパルスＲＰのパルス幅として決定する。
【００７６】
このように、本実施の形態では、相関２重サンプリングを行う相関２重サンプリングタイミング調整装置及び相関２重サンプリングを利用する撮像手段を搭載した撮像装置に関し、ＣＤＳパルス(ＦＰ，ＳＰ)のタイミング及びリセットパルスＲＰの幅を調整可能とし、撮像素子からそれらの調整用信号を出力することにより、正確にＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置を調整でき、高品質な画像を提供でき、さらに、撮像手段の高画素化などに伴う高速転送化において重要な技術を提供できる。
【００７７】
すなわち、本実施の形態では、相関２重サンプリングタイミング調整装置22において、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰのタイミング調整手段の調整動作の過程において、撮像素子であるＣＣＤ24から安定した調整用信号を出力させることにより、ＣＤＳ回路25の内部遅延をも含めて、ＣＤＳ回路25がＣＤＳパルス(ＦＰ，ＳＰ)で実際にサンプリングするＣＣＤ24の出力波形の全体像を正確に把握することができ、十分な余裕度を考慮した上で極めて正確にＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置を調整できる。
【００７８】
また、本実施の形態では、オシロスコープなどの外部機器を用いる場合よりも、正確な調整が可能になる。すなわち、ＣＤＳ回路25に入力されるＣＣＤ24の出力信号ＣＣＤＯＵＴやＣＤＳパルス(ＦＰ，ＳＰ)をオシロスコープのプローブに接続すると、このプローブ自体の等価容量の影響で、プローブが接触していない本来の状態とは異なる波形が観測されてしまう。さらに、プローブによる遅延も存在することから、正確なタイミングの相互関係を知ることができなくなる。また、ＣＤＳ回路25が集積回路である場合には、集積回路の内部に含まれるＣＤＳ回路25の入力部にプローブを接触させこのＣＤＳ回路25を直接観測することは困難である。この点、本実施の形態によれば、ＣＤＳ回路25が実際にＣＤＳパルス(ＦＰ，ＳＰ)でサンプリングする信号波形の全体像を明示的に知ることができるため、ＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置を極めて正確に求めることができる。
【００７９】
また、ＣＣＤ24の出力信号の波形の内、フィードスルー部Ｃfは、画像信号部(信号サンプル部)Ｃvに比べて、もともとリセットパルスＲＰが存在する分、時間幅が小さく、信号の高速駆動化が進むにつれてタイミング位置の余裕度(自由度)の減少が深刻な問題となる。そして、正しくフィードスルークランプが行われないと、リセットノイズや低周波ノイズが除去しきれず、画質低下の原因になる。この点、本実施の形態では、リセットパルス幅調整手段を備え、すなわち、リセットパルスＲＰのパルス幅を調整可能な構成とし、ＣＤＳパルス(ＦＰ，ＳＰ)のタイミング調整に、リセットパルスＲＰのパルス幅の調整を組み入れ、高速駆動時などには、リセットパルスＲＰのパルス幅を必要最小限に調整、すなわち最適化することにより、フィードスルー部Ｃfの直流レベルの幅を極力大きく確保し、フィードスルークランプパルスＦＰのタイミング調整の余裕度(自由度)をより広く確保でき、ＣＤＳタイミング調整後の安定性をさらに向上できるとともに、ＣＣＤ24の高画素化などに伴う高速転送化、すなわち高速駆動にも対応することができる。
【００８０】
そして、このように撮像素子であるＣＣＤ24から安定した調整用信号を得られる相関２重サンプリングタイミング調整装置22を備えた撮像装置21について、さらに、マイコン33及びメモリ32を備えることにより、この撮像装置21の単体で、自動的にＣＤＳタイミングに関する調整を行うことができる。すなわち、マイコン33により、ＣＣＤ24への調整用信号出力指示、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰのタイミング制御指示、リセットパルスＲＰのパルス幅制御指示、メモリ32に記録された結果データの解析による各パルスの最終調整値決定など、タイミング調整時に必要な各部の制御、結果の判定、及び最終調整値の決定を全てマイコン33が自動で行うことにより、本実施の形態の相関２重サンプリングタイミング調整装置22を組み込んだあらゆる撮像装置21は、いかなる時も装置単体でＣＤＳに関する調整を行うことが可能になり、例えば、温度変化などの環境変化に対応して最適に調整された状態を維持でき、撮像装置21の使用環境の範囲を拡大できるとともに、稼働品質を安定させることができる。また、メモリ32は、マイコン33が調整の途中過程から最終調整値を判断する過程で調整に必要な画像データを一次記憶する媒体として使用される。
【００８１】
なお、上記の実施の形態では、調整用信号生成手段としては、撮像素子であるＣＣＤ24に調整用信号出力機能を持たせたが、この構成としては、例えば、ＣＣＤ24の有効画素(受光画素)の周辺部遮光画素部に極端に大きな暗電流を発生する、あるいは、何らかの手段により擬似信号電荷を発生する画素を設け、この画素に、通常の駆動状態において、撮影光に関わらず安定した調整用信号を出力させる構成とすることができる。例えば、有効画素の周辺部に暗黒条件においても常に信号電荷供給のある状態の画素列を設けて、安定した調整用画素出力信号を得ることができる。また、撮像素子であるＣＣＤ24に調整用信号出力機能を持たせる構成としては、例えば、調整用信号の出力時にフローティングディフュージョンアンプに別経路で安定した調整用信号電荷を供給する手段を設けることもできる。また、例えば、出力信号の黒基準画素出力部を一定直流値に切り替える機能を設けることもでき、この構成では、タイミング位置調整時にＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置を移動しても、黒基準を常にゼロに保つことができる。さらに、撮像素子に調整用信号出力機能を持たせた構成では、調整用の画素列に素子構造により遮光させることにより、シャッタなどの外的な遮光手段の状況によらず、常に安定した調整用出力信号を得ることができる。
【００８２】
また、調整用信号生成手段としては、撮像素子であるＣＣＤ24に調整用信号出力機能を持たせる他、既存の撮像素子であるＣＣＤを用いて、この撮像素子の駆動条件、バイアス状況を変化させて、調整用信号を生成することもできる。すなわち、調整時に、既存の撮像素子の駆動条件や内部バイアス状況を意図的に通常動作とは異なる状況に設定して、画素内に擬似信号電荷を発生させ、撮像素子出力を安定した調整用信号(パルスタイミング調整用信号)として用いることができる。例えば、ＣＣＤ型固体撮像素子において、ＳＵＢバイアス電圧を極端に下げて意図的に注入電荷をフォトダイオード内に蓄積させ、その後、溜められた電荷を読み出して、調整用信号として利用することができる。また、必要に応じて、注入電荷量が一定レベルになるまで電荷蓄積時間も通常とは異なる設定とすることができる。また、この他に、既存の撮像素子を用いる構成としては、例えば、撮像素子に供給する電源電圧、あるいは各種駆動パルスなどの駆動条件を通常とは異なる状態に変更することにより、暗電流などを意図的に極端に増加させるなどして、擬似信号を生成することもできる。また、既存の撮像素子を用いる構成では、調整時に撮像素子を外部手段で遮光することにより、外光によらず常に安定した調整用信号を得ることができる。
【００８３】
また、上記の実施の形態では、ＣＤＳパルスについて、フィードスルークランプパルスＦＰに対してサンプルパルスＳＰのタイミング位置をシフトして調整したが、この構成に限られず、例えば、リセットパルスＲＰに対して、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰの双方を個別にシフトしてタイミング調整可能とすることもできる。
【００８４】
次に、第２の実施の形態を図８及び図９を参照して説明する。
【００８５】
なお、図１などに示す構成と同様の部分は同一の符号を付して説明を省略する。
【００８６】
そして、本実施の形態は、既存の撮像素子から調整用信号を出力させる構成であり、撮像手段としてのＣＣＤ24は、一般的な既存のＣＣＤ型固体撮像素子である。
【００８７】
また、リセットパルス発生回路36は、ＣＣＤ駆動回路35と同期して、ＣＣＤ24内部のフローティングディフュージョンアンプをリセットするリセットパルスＲＰを生成出力するとともに、マイコン33の指示により、リセットパルスＲＰのパルス幅を変化させる機能と、ＣＣＤ24が本来黒基準画素を出力する部分においてリセットパルスＲＰを高レベル状態に維持し続ける出力形態に切り替わる機能とを有している。
【００８８】
また、図８に示された水平転送パルス発生回路51は、ＣＣＤ駆動回路35と同期して、第１の実施の形態の図１ではＣＣＤ駆動回路35が出力していたＣＣＤ24の駆動信号の内、水平転送パルスＨ1，Ｈ2を生成出力するとともに、マイコン33の指示により、ＣＣＤ24が本来、黒基準画素を出力する部分において、Ｈ1を高レベル状態、Ｈ2を低レベル状態に維持し続ける出力形態に切り替わる機能を有している。
【００８９】
また、図８に示されたＳＵＢバイアス発生回路53は、マイコン33の指示により、ＣＣＤ24の内部ＳＵＢバイアス電圧を外部から特定の電圧値に切り替える機能を有している。
【００９０】
さらに、図８に示された遮光手段55は、ＣＣＤ24の撮像面を外光から遮光する機械的遮光手段であり、例えば、マイコン33により開閉が制御されるメカニカルシャッタである。なお、この遮光手段55については、電子スチルカメラなどの撮像装置21で高精細な静止画像を得る目的でほとんどの製品に採用されているメカニカルシャッタを利用し、あるいは、メカニカルシャッタを用いない構成などでは、撮影レンズの保護や撮像素子のカラーフィルタの退職防止などの目的で多くの撮像装置に採用されているレンズバリアを用いることもできる。さらに、この遮光手段55は、これらメカニカルシャッタ及びレンズバリアを含みあらゆる遮光手段を含むものであり、開閉動作も必ずしもマイコン33が制御する必要はなく、撮像装置21の使用者が手動で開閉する構成とすることもできる。但し、遮光手段55の開閉を手動で行う構成では、調整動作に先立って事前に使用者の手により遮光手段55が閉じられている必要がある。
【００９１】
そして、これら上記の構成の他は、第１の実施の形態と同様であり、これら構成要素は、通常動作時には、図１０及び図１１に示す構成と同様に動作する。但し、遮光手段55がメカニカルシャッタや自動開閉機構付きのレンズバリアの場合には、撮影動作において、マイコン33による遮光手段35の開閉制御が行われる。各部の信号の流れ及び動作については第１の実施の形態と同様である。
【００９２】
次に、ＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置調整及びリセットパルスＲＰのパルス幅調整動作について図８及び図９を参照して説明する。この第２の実施の形態の基本的な動作手順は、第１の実施の形態の動作手順と類似するが、ＣＣＤ24から調整用信号出力を得る部分の手順が異なっている。
【００９３】
そして、ＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置調整の詳細を説明すると、まず、調整に先立ち、マイコン33は、ＳＵＢバイアス発生回路53を制御し、ＣＣＤ24に与えるＳＵＢバイアス電圧を通常動作電圧よりも低い電圧に変更する。そして、ＳＵＢバイアス電圧が極端に低くなると、ＣＣＤ24内のＳＵＢ基板からＣＣＤ24の各画素部に電荷が注入される。通常動作時には、この電荷が撮影信号電荷と混合されると画像再現としては好ましくないため、ＳＵＢ基板には適切なバイアス電圧が与えられている。これに対して、本実施の形態では、上記のように、ＳＵＢバイアスを通常とは異なる状態として、意図的に画素に注入された電荷を、ＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置調整の調整用信号源として用いるものである。なお、適度な量の注入電荷を得るために、必要に応じてマイコン33はＣＣＤ駆動回路35を制御して、ＣＣＤ24の電荷蓄積時間も制御する。
【００９４】
そして、このような調整時には、ＣＣＤ24の全ての画素に電荷が注入されるため、ＣＣＤ24からの出力は、図９(a)に示す通常動作状態の出力波形に対し、図９(b)に示すように、本来黒基準画素を出力する黒基準画素出力部にも信号電圧が発生している。
【００９５】
次に、マイコン33は、図９(c)に示すように、水平転送パルス発生回路51のパルス出力である水平転送パルスＨ1，Ｈ2について、ＣＣＤ24の信号出力の黒基準画素出力部において、Ｈ1は高レベルを維持、Ｈ2は低レベルを維持する出力形態に変更する指示を出す。
【００９６】
さらに、マイコン33は、リセットパルス発生回路36のパルス出力であるリセットパルスＲＰが、ＣＣＤ24の信号出力の黒基準画素出力部において、高レベルを維持する出力形態に変更する指示を出す。
【００９７】
なお、これら水平転送パルスＨ1，Ｈ2及びリセットパルスＲＰの出力形態の通常動作時との相違は図９の(a)と(c)とを比較すると分かりやすい。
【００９８】
そして、このような調整の結果、ＣＣＤ24の信号出力の信号波形は、図９(c)に示すように、第１の実施の形態の図２に示した調整用波形信号と等価な形状になる。そこで、以降は、この図９(c)に示す信号波形を調整用信号波形として、第１の実施の形態と同様に、ＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置調整及びリセットパルスＲＰのパルス幅調整ができ、第１の実施の形態と同様に、撮像素子からそれらの調整用信号を出力することにより、正確にＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置を調整でき、高品質な画像を提供できるとともに、撮像手段の高画素化などに伴う高速転送化に対応できる。
【００９９】
さらに、この第２の実施の形態では、撮像手段として一般的な既存のＣＣＤ型固体撮像素子であるＣＣＤ24を用いることが可能であり、製造コストの低減が容易になる。
【０１００】
また、調整手法をさらに発展させると、新たな部品あるいは装置を追加することなく、上記のＣＤＳパルス(ＦＰ，ＳＰ)の位置調整に加え、撮像装置の提供する画像の画質に直接的に最も影響のある、画像信号のＳ／Ｎに着目したさらに高精度な調整が可能になる。また、このようなＳ／Ｎを考慮したより高精度な調整についても、マイコン及びメモリを備えることにより、装置単体で自発的に実行することができる。
【０１０１】
次に、第３の実施の形態を説明する。
【０１０２】
この第３の実施の形態は、ＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置調整の指標として、Ｓ／Ｎを利用し、さらに詳細な調整を行うもので、構成は図１及び図８に準じるものである。
【０１０３】
すなわち、この構成では、事前に、第１あるいは第２の実施の形態の構成により、ＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置及びリセットパルスＲＰのパルス幅の調整を行い、この調整位置を第１の調整位置とする。そして、この第３の実施の形態では、さらにより確実に高画質を得るために、得られたデジタル信号のノイズ量を調整の指標として、より高精度な第２の調整を行うことを目的とする。
【０１０４】
そして、この構成を概説すれば、第１あるいは第２の実施の形態の動作で決定されたリセットパルスＲＰの位置を第１の調整位置に固定する一方、ＣＤＳパルスを構成するフィードスルークランプパルスＦＰ及びサンプルパルスＳＰについては、第１の調整位置から、この第１の調整位置の前後を含む複数の位置へずらし、ノイズの状況を比較し、最もノイズの少ないタイミング位置にフィードスルークランプパルスＦＰ及びサンプルパルスＳＰのタイミング位置を決定するものである。
【０１０５】
以下、この第３の実施の形態の手順を詳細に説明する。
【０１０６】
フィードスルークランプパルスＦＰ及びサンプルパルスＳＰの第１の調整位置をそれぞれＦＰ00、ＳＰ00とする。そしてこれら第１の調整位置ＦＰ00、ＳＰ00の前後それぞれ１ステップまでを第２の調整位置の候補とする。すなわち、フィードスルークランプパルスＦＰについては、ＦＰ-1，ＦＰ00，ＦＰ+1の３点、サンプルパルスＳＰについては、ＳＰ-1，ＳＰ00，ＳＰ+1の３点をそれぞれ第２の調整位置の候補とする。よって、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰの位置の全組合せとしては、９種類が存在することになる。
【０１０７】
まず、マイコン33は、フィードスルークランプパルスＦＰをＦＰ-1、サンプルパルスＳＰをＳＰ-1として、ＣＣＤ24を調整用信号出力状態とし、各状態で、調整用信号のデジタルデータ、すなわち、ＣＤＳ回路25、増幅器26、黒基準のクランプ回路27を介してアナログデジタル変換器(Ａ／Ｄ)28から出力されたデジタル信号データをそれぞれメモリに32に記録する。この後、マイコン33は、記録されたデジタルデータの内の予め決められていた領域の複数画素データを標本として、これら標本間の標準偏差σ0を求める。
【０１０８】
次に、マイコン33は、フィードスルークランプパルスＦＰのタイミング位置はＦＰ-1に固定したまま、サンプルパルスＳＰをＳＰ00として再度同様の動作を行い、デジタルデータの内の上記の構成と同一の標本領域の複数画素データの標準偏差σ1を求める。
【０１０９】
さらに、マイコン33は、サンプルパルスＳＰをＳＰ+1として再度同様の動作を行い、標準偏差σ2を求め、この後、フィードスルークランプパルスＦＰのタイミング位置をＦＰ00、サンプルパルスＳＰをＳＰ-1として、同様にσ3を求める。
【０１１０】
このようにして、マイコン33は、標準偏差σ0からσ8までの９個の標準偏差を求め、最もσの値の小さい、すなわち、最もノイズ量の少なくなるフィードスルークランプパルスＦＰ及びサンプルパルスＳＰの位置の組合せを導出し、この組合せをフィードスルークランプパルスＦＰ及びサンプルパルスＳＰのタイミング位置を第２の調整位置として調整を完了する。
【０１１１】
そして、この第３の実施の形態によれば、ノイズ量を削減し、より確実に高画質を得ることができる。
【０１１２】
なお、この第３の実施の形態では、第２の調整位置の候補は、第１の調整位置の前後１ステップとしたが、さらに多数のステップ数とすることもできる。また、ノイズ量の指標としては、標準偏差を使用したが、分散を領しても良く、また、簡易的に、標本中の最大値と最小値との差の絶対値とすることもできる。
【０１１３】
さらに、この第３の実施の形態では、データの標本を、予め決められた領域の複数画像データすなわち異なる画素の集合としたが、特定の１画素のデータを複数回取得し、これらデータを標本として用いることもできる。
【０１１４】
また、上記の各実施の形態において、撮像素子は、ＣＣＤに限られるものではなく、個別の画素で構成された固体撮像素子のような構造のもので良い。また、撮像素子は、２次元のものに限られず、１次元のものに適用することもできる。
【０１１５】
【発明の効果】
請求項１記載の相関２重サンプリングタイミング調整装置によれば、撮像手段の出力信号が入力された相関２重サンプリング手段は、フィードスルークランプパルスが入力された時点でフィードスルー部をサンプルホールドし、サンプルパルスが入力された時点で画素信号部をサンプルホールドし、両者を引き算することでリセットノイズ及び低周波ノイズを除去できる。制御手段は、調整用信号出力手段により撮像手段から出力された調整用信号を用いて、フィードスルークランプパルス及びサンプルパルスを出力するタイミングを調整することにより、安定して調整でき、安定した高品質な画像を提供できる。また、調整用信号出力手段を備えることにより、撮像手段の高画素化などに伴う高速転送へ対応できる。さらに、調整用信号出力手段を備えることにより、この相関２重サンプリングタイミング調整装置を備えた撮像装置の単体で調整でき、温度変化などの環境変化へ対応できる。
【０１１６】
請求項２記載の相関２重サンプリングタイミング調整装置によれば、請求項１記載の効果に加え、調整用信号出力手段を設けた撮像素子を用いることにより、撮像手段から調整用信号を出力させる調整用信号出力手段を容易に実現できる。そして、調整用信号を出力させる画素を、有効画素以外の部分に設けることにより、常時安定した調整用信号を出力できる。
【０１１７】
請求項３記載の相関２重サンプリングタイミング調整装置によれば、請求項１記載の効果に加え、調整用信号出力手段を、撮像手段を駆動する駆動手段に設けたため、駆動手段の制御により、撮像手段から調整用信号を容易に出力でき、撮像手段から調整用信号を出力させる調整用信号出力手段を容易に実現できる。
【０１１８】
請求項４記載の相関２重サンプリングタイミング調整装置によれば、請求項１ないし３いずれか記載の効果に加え、制御手段がリセットパルスのパルス幅を調整するため、リセットパルスのパルス幅を必要最低限に設定することにより、フィードスルー部の幅を最大限に確保し、フィードスルークランプパルスのタイミング調整の自由度を高め、撮像手段を容易に高速駆動できる。
【０１１９】
請求項５記載の相関２重サンプリングタイミング調整装置によれば、請求項１ないし４いずれか記載の効果に加え、制御手段は、フィードスルークランプパルス及びサンプルパルスのタイミングを変化させ、ノイズ量が小さい状態にフィードスルークランプパルス及びサンプルパルスのタイミングを設定することにより、ノイズ量を抑制し、高品質な画像を提供できる。
【０１２０】
請求項６記載の相関２重サンプリングタイミング調整装置によれば、請求項１ないし５いずれか記載の効果に加え、制御手段は、相関２重サンプリング手段の出力を記憶する記憶手段と、この記憶手段に記憶されたデータを解析する演算処理装置とを備えたため、この相関２重サンプリングタイミング調整装置を備えた撮像装置について、単独で、自動的に調整作業を行うことができる。
【図面の簡単な説明】
【図１】本発明の相関２重サンプリングタイミング調整装置の第１の実施の形態を示す構成図である。
【図２】同上相関２重サンプリングタイミング調整装置の動作を示す波形図である。
【図３】同上相関２重サンプリングタイミング調整装置の動作を示す波形図である。
【図４】同上相関２重サンプリングタイミング調整装置の動作を示す説明図である。
【図５】同上相関２重サンプリングタイミング調整装置の動作を示す波形図である。
【図６】同上相関２重サンプリングタイミング調整装置の動作を示す波形図である。
【図７】同上相関２重サンプリングタイミング調整装置の動作を示す説明図である。
【図８】本発明の相関２重サンプリングタイミング調整装置の第２の実施の形態を示す構成図である。
【図９】同上相関２重サンプリングタイミング調整装置の動作を示す波形図である。
【図１０】従来の相関２重サンプリング装置を示す構成図である。
【図１１】同上関２重サンプリング装置の動作を示す波形図である。
【図１２】従来の相関２重サンプリング装置の他の例を示す構成図である。
【図１３】同上２重サンプリング装置の動作を示す波形図である。
【図１４】従来の相関２重サンプリング装置のさらに他の例を示す一部の回路図である。
【符号の説明】
22 相関２重サンプリングタイミング調整装置
24 撮像手段としての撮像素子としてのＣＣＤ
25 相関２重サンプリング手段としてのＣＤＳ回路
30 調整用信号出力手段を兼ねた制御手段
32 記憶手段としてのメモリ
33 演算処理手段としてのマイコン
35 駆動手段としてのＣＣＤ駆動回路
【発明の属する技術分野】
本発明は、撮像手段の出力信号に対して相関２重サンプリングを行う相関２重サンプリングタイミング調整装置に関する。
【０００２】
【従来の技術】
従来、相関２重サンプリング(以下、ＣＤＳと称する)を行い、固体撮像素子のアナログ画像出力信号中に含まれるリセットノイズ及び低周波ノイズを除去する構成が知られている。
【０００３】
以下、図１０及び図１１を参照して、ＣＣＤ(電荷結合デバイス)などの固体撮像素子を駆動し、固体撮像素子のアナログ画像出力信号中に含まれるリセットノイズ及び低周波ノイズを除去するＣＤＳを行い、ＣＤＳされた後のアナログ画像信号をデジタル信号に変換する部分までの一般的な構成を説明する。また、図１０は撮像装置の一部の構成図であり、１はＣＣＤ、２はＣＤＳ回路、３は増幅器(ＡＭＰ)、４は黒基準のクランプ回路、５はアナログデジタル変換器(Ａ／Ｄ)、６はＣＣＤ駆動回路である。また、図１１は波形図である。
【０００４】
一般に、２次元ＣＣＤの場合、画素は２次元状に配置されていて、画素信号電荷は垂直電荷転送、水平電荷転送を組み合わせることにより、１画素毎に順次出力段に導かれる。そして、ＣＣＤ駆動回路６は、これら駆動信号を生成する回路であり、図中、垂直駆動系パルス群は、垂直電荷転送を行うための複数の垂直駆動パルスを示し、Ｈ1，Ｈ2は水平画素転送を行うための水平転送パルス(水平駆動パルス)をそれぞれ示している。さらに、ＲＰは以下に説明するフローティングディフュージョンアンプをリセットするためのリセットパルスである。
【０００５】
そして、ＣＣＤ１の内部の出力段では、フローティングディフュージョンアンプにより、電荷の状態の各画素信号は電圧信号に変換される。このフローティングディフュージョンアンプでは、順次転送されてくる信号電荷を、水平転送パルスＨ1，Ｈ2による充電と、リセットパルスＲＰによるリセット(放電)を繰り返して電圧信号に変換する。しかし、この変換の際にリセットノイズを発生させる特質があり、さらに、この変換の後段ではバッファとしてＭＯＳアンプが使用されていることから、ＣＣＤ１の出力信号全体に低周波ノイズが混合される。そこで、ＣＣＤ１の電圧出力信号であるＣＣＤＯＵＴは、これらの動作及びノイズが反映された形になっている。
【０００６】
すなわち、このＣＣＤＯＵＴの波形は、図１１に示すように、水平転送パルスＨ1，Ｈ2による信号電荷充電の結果の「画素信号部」、リセットパルスＲＰによる信号電荷放電の結果の「リセット部」、及び、リセットから次の信号電荷充電までの間にリセットノイズを含んだ状態で安定し、その後充電される画素信号の基準となる「フィードスルー部」などにより構成されている。さらに、これら「画素信号部」、「リセット部」、及び「フィードスルー部」で構成される各画素の信号は、時系列で連続しており、低周波ノイズの重畳により波形全体の直流レベルが緩やかに変動する。なお、図１１の波形図では、ＣＣＤＯＵＴに含まれる、低周波ノイズ、リセットノイズを誇張して表現している。
【０００７】
また、ＣＤＳ回路２は、上記のＣＣＤＯＵＴに混合されているノイズの除去を目的とした回路である。すなわち、ＣＤＳ回路２は、電圧変換されたＣＣＤ１の出力信号であるＣＣＤＯＵＴ中のフィードスルー部を、ＣＤＳパルスを構成するフィードスルークランプパルスＦＰでサンプルホールドし、画素信号部をＣＤＳパルスを構成するサンプルパルスＳＰでサンプルホールドして、両者を引き算することでリセットノイズを除去し、同時に低周波ノイズも除去する。なお、ＣＣＤ１の出力信号であるＣＣＤＯＵＴは、画像信号に比例して負の方向に振幅が大きくなる形態をとるが、ＣＤＳ回路２の出力信号であるＣＤＳＯＵＴでは正負が反転されている。また、図１１では、説明を簡略にするために、ＣＣＤＯＵＴの有効画素出力部の各画素の画素信号情報としての出力振幅は同一レベルとしてＣＤＳ回路２の動作が示されている。従って、このＣＣＤＯＵＴをＣＤＳした結果であるＣＤＳ回路２の出力すなわちＣＤＳＯＵＴでは、有効画素出力部に相当する部分が一率平坦な信号となっている。
【０００８】
そして、増幅器(ＡＭＰ)３は、ＣＤＳ回路２の出力信号であるＣＤＳＯＵＴを適切に増幅する。
【０００９】
さらに、黒基準のクランプ回路４は、後段のアナログデジタル変換器(Ａ／Ｄ)５において、画像信号の黒レベルを基準のデジタルコード値に安定させるために、増幅器３の出力信号であるＡＭＰＯＵＴを直流クランプするクランプ回路である。すなわち、ＯＢクランプパルスＯＢＣＰは、ＣＣＤ１が遮光された画素信号などの黒基準信号を出力するタイミングでアクティブとなるものであるが、クランプ回路４は、ＣＣＤ駆動回路６が出力するこのＯＢクランプパルスＯＢＣＰを受けて、ＡＭＰＯＵＴの直流レベルを基準レベルにクランプする。そして、ＯＢクランプパルスＯＢＣＰが非アクティブとなった状態でも、この直流レベルは維持され、信号全体の基準直流レベルは、アナログデジタル変換器５のデジタル出力において、一定の黒基準コードを出力する位置に安定する。
【００１０】
また、アナログデジタル変換器５は、上記に示したように、アナログ信号をデジタル信号に変換するものである。
【００１１】
なお、黒基準クランプを含むこれらの動作の各信号の様子も図１１に示されているが、図１１では、説明を容易にするため、各構成要素で発生する信号遅延などは描かれていない。そして、実際には、画素単位で遅延が発生するため、例えば、ＯＢクランプパルスＯＢＣＰなどは、これらの遅延を考慮したタイミングで設定され、あるいは、変化位置に余裕を持たせるなどの配慮がなされる。
【００１２】
上記のように、相関２重サンプリング(ＣＤＳ)は、リセットノイズ、低周波ノイズを除去する上で、極めて有効な手段である。しかしながら、近年、ＣＣＤの画素数は多画素化の傾向が著しいにも関わらず、現行テレビジョン(ＴＶ)規格の制約から、画像信号の読み出し時間は現状通り維持する必要があること、画像撮影時間の冗長化が画像撮像装置として好ましくないことなどを主な理由として、画像読み出し時の１画素当たりの時間は高速化する一方となっている。そこで、ＣＤＳを行うにあたって、ＣＣＤの出力信号であるＣＣＤＯＵＴと、このＣＣＤＯＵＴ中のフィードスルー部をサンプルホールドするフィードスルークランプパルスＦＰ、及びＣＣＤＯＵＴ中の画素信号部をサンプルホールドするサンプルパルスＳＰとのタイミングを、結果として得られる最終画質を高く維持しつつ良好な位置関係に安定させることがますます困難になってきている。
【００１３】
この点、例えば、特開平８−７９６３４号公報に示された相関２重サンプリング装置が知られている。この公報記載の構成は、ＣＤＳ回路に供給されるＣＤＳパルス(ＦＰ，ＳＰ)を定常的に安定させ、高画質を維持することを図り、ＣＤＳパルスの内、サンプルパルスＳＰの発生回路がタイミング(位相)可変機構を備え、マイコンがこの機構を制御することにより、最適なタイミングを自動で検出、設定するようになっている。
【００１４】
以下、この特開平８−７９６３４号公報記載の構成を、図１２の構成図を参照し、具体的な動作について図１３を参照して順を追って説明する。
【００１５】
まず、ＣＣＤ１は、図１３(a)に示す信号をＣＤＳ回路２に出力する。
【００１６】
そして、フィードスルークランプパルス発生回路(クランプパルス発生回路)6aは、図１３(b)に示すように、ＣＣＤ１の出力信号中のフィードスルーレベルをクランプするフィードスルークランプパルス(クランプパルス)ＦＰをＣＤＳ回路２に出力し、サンプルパルス発生回路6bは、図１３(c)に示すように、ＣＣＤ１の出力信号中の画素信号部をサンプルホールドするサンプルパルスＳＰをＣＤＳ回路２に出力する。
【００１７】
そして、ＣＤＳ回路２は、相関２重サンプリング処理を行い、アナログデジタル変換器(ＡＤＣ回路)５が、ＣＤＳ回路２の出力信号のアナログデジタル変換を行う。
【００１８】
そして、アナログデジタル変換器５から出力されたデジタル変換後の画像データは、メモリ７のアドレスａに記憶される。
【００１９】
ここで、マイコン８は、図１３(d)に示すように、サンプルパルス発生回路6bに、先のパルスより任意の位相角θ0だけ位相を進ませた位相制御設定を行う。
【００２０】
そして、再度上記の各工程が行われ、デジタル変換後の画像データをメモリ７のアドレスｂに記憶する。
【００２１】
ここで、マイコン８は、アドレスａとアドレスｂとに記憶した画像データの差分をとる。そして、この差分が予め設定された値より大きければ、アドレスｂの画像データをアドレスａに代入し、図１３(e)に示すように、サンプルパルス発生回路6bに、先のパルスより任意の位相角θ1だけ位相を進ませた位相制御設定を行った上、再度上記の各工程を行い、デジタル変換後の画像データをメモリ７のアドレスｂに記憶する。
【００２２】
そして、マイコン８は、このような、サンプルパルス位相角制御、デジタル画像データのメモリ７への記憶、差分演算、差分判定、メモリ内データ操作、との繰り返し動作を行い、差分が予め設定した値に収束した時点で、この繰り返し動作を終了し、調整を終わる。
【００２３】
このように、この特開平８−７９６３４号公報記載の構成では、ＣＤＳ回路に供給されるＣＤＳパルスの内、サンプルパルスＳＰのみを位相可変として、マイコン、メモリなどを構成に含めた上で、自動位相位置調整を図っている。
【００２４】
また、例えば、特開平６−１０５８０７号公報に示された電子内視鏡装置の信号処理回路が知られている。この公報記載の構成は、ＣＣＤを利用した電子内視鏡装置に関するもので、ＣＣＤ出力信号の高速化を図るものではなく、ＣＣＤとＣＤＳ回路との間の信号経路が著しく長く、ＣＤＳ回路に到達するＣＣＤ出力信号に遅延が生じるなどの特殊な状況下で、ＣＤＳパルスであるフィードスルークランプパルスＦＰ及びサンプルパルスＳＰの双方のタイミングを最適な状態に維持することを図り、これらフィードスルークランプパルスＦＰ及びサンプルパルスＳＰの双方共に位相調整機能を持たせている。
【００２５】
以下、この特開平６−１０５８０７号公報記載のフィードスルークランプパルス(クランプパルス)ＦＰ及びサンプルパルスＳＰに関する位相調整回路の構成を、図１４の構成図を参照して説明する。
【００２６】
そして、この位相調整回路の前段には、水平転送パルスＨ1，Ｈ2及びリセットパルスＲＰの入力から、基となるパルスを生成するパルス幅処理回路が配置されており、このパルス幅処理回路から出力されたパルスを入力として、この位相調整回路がフィードスルークランプパルスＦＰ及びサンプルパルスＳＰを生成する。
【００２７】
そして、この位相調整回路は、パルス幅処理回路から出力されたパルスが入力されるフィードスルークランプパルスＦＰの生成部11及びサンプルパルスＳＰの生成部12を備えている。そして、各フィードスルークランプパルスＦＰの生成部11は第１のインバータ14、可変抵抗Ｒ1及びコンデンサＣ1からなり遅延回路として動作するＲＣ回路、第２のインバータ15及びパルス増幅素子16が直列に接続されている。また、サンプルパルスＳＰの生成部12も同様に、第１のインバータ17、可変抵抗Ｒ2及びコンデンサＣ2からなり遅延回路として動作するＲＣ回路、第２のインバータ18及びパルス増幅素子19が直列に接続されている。また、フィードスルークランプパルスＦＰの生成部11の第２のインバータ15の入力側には、それぞれ＋５Ｖ電源及び接地間に抵抗Ｒ3，Ｒ4が接続されている。同様に、サンプルパルスＳＰの生成部12の第２のインバータ18の入力側には、それぞれ＋５Ｖ電源及び接地間に抵抗Ｒ5，Ｒ6が接続されている。
【００２８】
そこで、この公報記載の構成では、可変抵抗Ｒ1及びコンデンサＣ1がフィードスルークランプパルスＦＰの位相調整に寄与し、可変抵抗Ｒ2及びコンデンサＣ2がサンプルパルスＳＰの位相調整に寄与する。すなわち、各可変抵抗Ｒ1，Ｒ2の抵抗値を大きくすることにより、それぞれ位相の遅れ量を大きくし、抵抗値を小さくすることにより、位相の遅れ量を小さくすることを図っている。
【００２９】
【発明が解決しようとする課題】
しかしながら、上記従来の各構成では、撮像装置単体でＣＤＳパルスのタイミングを調整する場合に使用するＣＣＤ信号出力の具体的導出に関する構成がなく、実用上、自動調整が所望の効果を奏しないおそれがある。
【００３０】
すなわち、撮像装置単体でのタイミング調整時にＣＣＤによる撮影信号を用いる場合、調整中に外光の変化が生じると、ＣＣＤの出力信号の振幅に変化が生じ、正確なタイミング位置を設定できないおそれがあるが、特開平８−７９６３４号公報記載の構成では、この調整用のＣＣＤの出力信号をどのように安定的に得るのかについて示されていない。
【００３１】
一方、タイミングの調整用に安定したＣＣＤ出力信号を得るため、特定の安定した光源を撮影した時の撮像素子出力信号を用いる構成は、撮像装置の製造時には有効であるものの、既に完成し稼働している撮像装置の単体で、温度変化などの使用環境の変化などに対応することは実用的でない。
【００３２】
また、特開平６−１０５８０７号公報に記載されているように、図１４の構成図に示すタイミング調整回路を用いる場合には、温度変化により、可変抵抗Ｒ1，Ｒ2及びコンデンサＣ1，Ｃ2の回路定数が変化し、さらに、各インバータ14，15，17，18、あるいはパルス増幅素子16，19伝搬遅延時間の変化が累積するため、撮像装置の使用温度環境によっては、調整したタイミングが最適な設定から容易に大きくずれる結果となる。このように、タイミング調整可能としたことが原因で実用上の画質を悪化させるおそれがあり、さらに、撮像装置単体での自動調整の必要性が増加する。
【００３３】
加えて、撮像素子の多画素化にともなう高速駆動化にＣＤＳ回路をさらに効率よく対応させ、ＣＤＳパルスのタイミング調整後の安定度を向上させる構成も示されていない。
【００３４】
本発明は、このような点に鑑みなされたもので、相関２重サンプリングを行い、撮像手段から出力されたアナログ信号からノイズを除去して画質を向上できる相関２重サンプリングタイミング調整装置及び相関２重サンプリングを利用する撮像装置を提供することを目的とする。
【００３５】
【課題を解決するための手段】
本発明は、複数の画素を備え、各画素について、リセット部、フィードスルー部、及び画素信号部を有したアナログの出力信号を出力する撮像手段と、この撮像手段の出力信号が入力される相関２重サンプリング手段と、前記撮像手段から調整用信号を出力させる調整用信号出力手段と、前記撮像手段にリセットパルスを供給するとともに、前記調整用信号が入力された前記相関２重サンプリング手段の出力を解析し、相関２重サンプリング手段に前記フィードスルー部に対応するフィードスルークランプパルス及び前記画素信号部に対応するサンプルパルスをタイミング調整可能に供給する制御手段とを具備し、前記制御手段は、リセットパルスのパルス幅を調整することを特徴とする。
【００４２】
そして、この構成では、リセットパルスのパルス幅を必要最低限に設定することにより、フィードスルー部の幅を最大限に確保し、フィードスルークランプパルスのタイミング調整の自由度が高く、撮像手段の高速駆動が容易になる。
【００４３】
また、本発明は、複数の画素を備え、各画素について、リセット部、フィードスルー部、及び画素信号部を有したアナログの出力信号を出力する撮像手段と、この撮像手段の出力信号が入力される相関２重サンプリング手段と、前記撮像手段から調整用信号を出力させる調整用信号出力手段と、前記撮像手段にリセットパルスを供給するとともに、前記調整用信号が入力された前記相関２重サンプリング手段の出力を解析し、相関２重サンプリング手段に前記フィードスルー部に対応するフィードスルークランプパルス及び前記画素信号部に対応するサンプルパルスをタイミング調整可能に供給する制御手段とを具備し、前記制御手段は、フィードスルークランプパルス及びサンプルパルスのタイミングを変化させ、ノイズ量が小さい状態にフィードスルークランプパルス及びサンプルパルスのタイミングを設定することを特徴とする。
【００４４】
そして、この構成では、ノイズ量を抑制し、高品質な画像が提供される。
【００４７】
【発明の実施の形態】
以下、本発明の相関２重サンプリングタイミング調整装置の第１の実施の形態を図１ないし図７を参照して説明する。
【００４８】
図１において、21は撮像装置で、この撮像装置21は、例えば、デジタルビデオカメラ、デジタルスチルカメラなどであり、相関２重サンプリングタイミング調整装置22を備えている。そして、この相関２重サンプリングタイミング調整装置22は、調整用信号出力手段を兼ねた撮像手段としてのセンサであるＣＣＤ(電荷結合デバイス)24、相関２重サンプリング(以下、ＣＤＳと称する)を行い、ＣＣＤ24のアナログ画像出力信号中に含まれるリセットノイズ及び低周波ノイズを除去する相関２重サンプリング手段としてのＣＤＳ回路25、増幅器(ＡＭＰ)26、黒基準のクランプ回路27、アナログデジタル変換器(Ａ／Ｄ)28、及び制御手段30を備えている。また、この制御手段30は、記憶手段としてのＲＡＭ(ランダムアクセスメモリ)などのメモリ32、演算処理装置としてのＣＰＵなどを備えたマイコン33、駆動手段としてのＣＣＤ駆動回路35、リセットパルス発生回路36、ＣＤＳパルスを構成するフィードスルークランプパルスＦＰを供給するフィードスルークランプパルス発生回路37、ＣＤＳパルスを構成するサンプルパルスＳＰを供給するサンプルパルス発生回路38を備えている。
【００４９】
さらに、図示しないが、この撮像装置21は、筐体を備え、この筐体に、上記の相関２重サンプリングタイミング調整装置22を構成する各構成要素の他、画像を記憶する記憶媒体、この記憶媒体に画像を書込読み出しする書込読出手段、画像を表示する表示手段、操作者の操作用の操作手段、電源装置などが備えられている。
【００５０】
そして、ＣＣＤ24は、撮像素子である固体撮像素子で、いわゆるＣＣＤ型固体撮像素子であり、画素が２次元状に配置された２次元ＣＣＤを構成している。そして、このＣＣＤ24は、調整用信号出力機能を有し、マイコン33からの指示である制御信号Ａ1により、一般的な撮像動作を行いすなわち通常動作による撮影画像信号を出力する一般撮像モードと、調整用信号(ＣＤＳパルス調整用信号)を出力する調整モードとに動作が切り替えられる。すなわち、ＣＣＤ24は、一般撮像モードでは、ＣＣＤ駆動回路35が生成する駆動信号である水平画素転送を行うための水平転送パルス(水平駆動パルス)Ｈ1，Ｈ2及び垂直電荷転送を行うための複数の垂直駆動パルス群Ｖが入力され、垂直電荷転送、水平電荷転送を組み合わせることにより、画素信号電荷が１画素毎に順次出力段に導かれる。そして、ＣＣＤ24の内部の出力段では、フローティングディフュージョンアンプにより、電荷の状態の各画素信号が電圧信号に変換される。すなわち、このフローティングディフュージョンアンプでは、順次転送されてくる信号電荷を、水平転送パルスＨ1，Ｈ2による充電と、リセットパルス発生回路36が出力するリセットパルスＲＰによるリセット(放電)を繰り返して電圧信号に変換し、さらにバッファとしてのＭＯＳアンプを介して、電圧出力信号ＣＣＤＯＵＴとして出力する。
【００５１】
すなわち、このＣＣＤＯＵＴの波形は、図２に示すように、水平転送パルスＨ1，Ｈ2による信号電荷充電の結果の画素信号部Ｃv、リセットパルスＲＰによる信号電荷放電の結果のリセット部Ｃr、及び、リセットから次の信号電荷充電までの間にリセットノイズを含んだ状態で安定し、その後充電される画素信号の基準となるフィードスルー部Ｃfなどにより構成されている。さらに、これら画素信号部Ｃv、リセット部Ｃr、及びフィードスルー部Ｃfで構成される各画素の信号は、時系列で連続している。
【００５２】
また、ＣＤＳ回路(相関２重サンプリング回路)25は、ＣＣＤＯＵＴに混合されているノイズの除去を目的とした回路であり、電圧変換されたＣＣＤ24の出力信号であるＣＣＤＯＵＴ中のフィードスルー部Ｃfを、フィードスルークランプパルスＦＰでサンプルホールドし、画素信号部をサンプルパルスＳＰでサンプルホールドして、両者を引き算することでリセットノイズを除去し、同時に低周波ノイズも除去するようになっている。なお、ＣＣＤ24の出力信号であるＣＣＤＯＵＴは、画像信号に比例して負の方向に振幅が大きくなる形態をとるが、ＣＤＳ回路25の出力信号であるＣＤＳＯＵＴでは正負が反転されている。
【００５３】
そして、増幅器(ＡＭＰ)26は、ＣＤＳ回路25の出力信号であるＣＤＳＯＵＴを適切に増幅する増幅回路である。
【００５４】
さらに、黒基準のクランプ回路27は、後段のアナログデジタル変換器(Ａ／Ｄ)28において、画像信号の黒レベルを基準のデジタルコード値に安定させるために、増幅器26の出力信号であるＡＭＰＯＵＴを黒基準画素出力期間及びＯＢクランプパルスＯＢＣＰを基に基準直流レベルにクランプするクランプ回路である。すなわち、ＯＢクランプパルスＯＢＣＰは、ＣＣＤ24が遮光された画素信号などの黒基準信号を出力するタイミングでアクティブとなるものであり、クランプ回路27は、ＣＣＤ駆動回路35が出力するこのＯＢクランプパルスＯＢＣＰを受けて、ＡＭＰＯＵＴの直流レベルを基準レベルにクランプする。そして、ＯＢクランプパルスＯＢＣＰが非アクティブとなった状態でも、この直流レベルは維持され、信号全体の基準直流レベルは、アナログデジタル変換器28のデジタル出力において、一定の黒基準コードを出力する位置に安定する。
【００５５】
また、アナログデジタル変換器28は、アナログ信号をデジタル信号に変換するアナログデジタルコンバータであり、クランプ回路27の出力信号であるＣＬＰＯＵＴをデジタル信号であるＡＤＯＵＴに変換する。
【００５６】
さらに、メモリ32は、ＡＤＯＵＴをすなわちデジタル化された画像信号を一時保存するためのメモリであり、通常動作時には、画像信号の信号処理、あるいは図示しない画像表示手段用のいわゆるビデオメモリなどに利用される。
【００５７】
また、マイコン33は、メモリ32に保存された画像信号などのデータを解析し、判断して、画像撮影及びＣＤＳ調整を含む動作を制御するマイクロプロセッサであり、ＣＣＤ24を制御する制御信号Ａ1の他、ＣＣＤ駆動回路35を制御する制御信号Ａ2、リセットパルス発生回路36を制御する制御信号Ａ3、フィードスルークランプパルス発生回路37を制御する制御信号Ａ4、及びサンプルパルス発生回路38を制御する制御信号Ａ5を生成出力する。
【００５８】
そして、ＣＣＤ駆動回路35は、上記のように、ＣＣＤ24を駆動するための駆動信号(水平転送パルス(水平駆動パルス)Ｈ1，Ｈ2及び垂直駆動パルス群Ｖ)、及びＯＢクランプパルスＯＢＣＰを生成出力する他、リセットパルス発生回路36に供給する同期信号iRP、フィードスルークランプパルス発生回路37に供給する同期信号iFP、及びサンプルパルス発生回路38に供給する同期信号iSPを生成出力する。
【００５９】
また、フィードスルークランプパルス発生回路37は、ＣＣＤ駆動回路35の同期信号iFPと同期して、ＣＤＳパルスを構成するフィードスルークランプパルスＦＰを生成出力するとともに、マイコン33の制御信号Ａ4の指示により、フィードスルークランプパルスＦＰを出力するタイミング位置を変化させる機能を有している。
【００６０】
そして、サンプルパルス発生回路38は、ＣＣＤ駆動回路35の同期信号iSPと同期して、ＣＤＳパルスを構成するサンプルパルスＳＰを生成出力するとともに、マイコン33の制御信号Ａ5の指示により、サンプルパルスＳＰを出力するタイミング位置を変化させる機能を有している。
【００６１】
さらに、リセットパルス発生回路36は、ＣＣＤ駆動回路35の同期信号iRPと同期して、ＣＣＤ24内部のフローティングディフュージョンアンプをリセットするリセットパルスＲＰを生成出力するとともに、マイコン33の制御信号Ａ3の指示により、出力するリセットパルスＲＰのパルス幅を変化させる機能を有している。
【００６２】
このようにして、この撮像装置21の通常動作時の撮像動作は、図１０及び図１１に示す構成と同様に行われる。さらに、この構成では、メモリ32により、画像信号の処理あるいは表示手段への表示が行われる。
【００６３】
次に、本実施の形態の相関２重サンプリングタイミング調整装置22の動作を説明する。
【００６４】
すなわち、この相関２重サンプリングタイミング調整装置22は、ＣＣＤ24から出力される調整用出力信号を利用し、ＣＤＳパルスを構成するフィードスルークランプパルスＦＰ及びサンプルパルスＳＰのタイミング位置調整と、リセットパルスＲＰのパルス幅を調整する。そして、一連の動作は、フィードスルークランプパルスＦＰを予め決められたタイミング位置に固定し、このフィードスルークランプパルスＦＰに対して、サンプルパルスＳＰのタイミング位置を画素単位で周期性を有する調整用出力信号の１画素分の範囲で微小時間ずつ移動操作させつつデジタルデータ化された画像信号を記録することにより、ＣＤＳ回路25が実際に受ける調整用画像信号の信号波形の全体像を把握し、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰのタイミング位置を決定する。この後、リセットパルスＲＰのパルス幅を、予め設定された初期パルス幅から微小時間ずつ細くしつつ、同様に特定部分の画像データを記録することにより、適切なリセットパルスＲＰのパルス幅を決定するものである。
【００６５】
さらに、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰのタイミング調整手段を概説すれば、まず、撮像素子から安定した調整用信号である撮像素子出力信号を出力させ、以下の調整動作の過程において撮像素子にこの調整用信号を出力させる。そして、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰを撮像素子出力信号の予め決められた調整初期タイミング位置になるように設定する。次いで、i)調整用の撮像素子出力信号に対し、ＣＤＳ、増幅、黒基準クランプ、アナログデジタル変換を行った結果のデータをメモリに保存する。ii)サンプルパルスＳＰを直前のタイミング位置から遅延方向すなわち撮像素子出力信号の画素信号部方向に僅かに位置を変える。このi)，ii)の工程を繰り返し、サンプルパルスＳＰのタイミング位置を調整初期タイミング位置から遅延方向にずらしつつデータを取得し、集められたデータから信号波形形状の全体像を把握する。そして、得られた信号波形形状から最適なフィードスルークランプパルスＦＰのタイミング位置及びサンプルパルスＳＰのタイミング位置を求め、各ＣＤＳパルス(ＦＰ，ＳＰ)をそれぞれのタイミング位置に設定する。そして、これら一連の動作により、ＣＤＳ回路の内部遅延をも含め、ＣＤＳ回路がＣＤＳパルス(ＦＰ，ＳＰ)で実際にサンプリングする撮像素子の出力波形の全体像を正確につかむことができ、十分な余裕度を考慮した上で極めて正確にＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置を調整できるものである。
【００６６】
また、リセットパルスＲＰのパルス幅の調整手段を概説すれば、上記のＣＤＳパルス(ＦＰ，ＳＰ)のタイミング調整に加え、リセットパルスＲＰのパルス幅可変の手段により、以下の手順でリセットパルスＲＰのパルス幅を最適化し、フィードスルークランプパルスＦＰの調整の余裕度を広げ、調整後の安定度を向上させるものである。すなわち、まず、撮像素子から安定した調整用信号を出力させる。そして、リセットパルスＲＰのパルス幅を決められた調整初期の幅に設定する。次いで、i)調整用信号が出力される画素から調整用信号が出力されない画素への変化点の、本来画素信号が出力されない側の境界画素の画素信号をＣＤＳ、増幅、黒基準クランプ、アナログデジタル変換を行った結果のデータをメモリに保存する。ii)リセットパルスＲＰのパルス幅を直前の状態から微小時間分細くする。そして、このi)，ii)の工程を繰り返してデータを取得し、集められたデータからフローティングディフュージョンアンプのリセット動作が安定して動作する条件でかつ最も細いパルス幅となるパルス幅にリセットパルスＲＰを設定して調整を終わる。すなわち、リセットパルスＲＰのパルス幅が十分でないと、フローティングディフュージョンアンプのリセット動作が正しく行われず、画素電荷の混合(画素電荷混合)が起こるが、上記の境界画素のＣＤＳ、増幅、黒基準クランプ、アナログデジタル変換の結果のデータの解析により、リセットパルスＲＰのパルス幅と画素電荷混合、すなわちリセット動作との関係を正確に知ることができる。さらに、画素電荷混合の起こらない最小のリセットパルスＲＰのパルス幅に適度な余裕を与えて、必要最小限のリセットパルスＲＰを決定することにより、ＣＤＳ動作の内、撮像素子出力信号のフィードスルー部に対するフィードスルークランプパルスＦＰのタイミング位置の余裕度をさらに大きくし、これら一連のＣＤＳに絡む調整動作後の温度変化などの環境変化に対する耐性をさらに向上できる。
【００６７】
次に、ＣＤＳパルスの調整手順の詳細を説明する。
【００６８】
まず、マイコン33の指示により、ＣＣＤ24は、通常動作時の画像信号の出力状態から、調整用信号の出力状態に切り替わる。この調整用信号の信号波形では、図２の波形図に示すように、本来黒基準画素が出力される部分が一定の直流値Ｂに置き換えられている。そこで、以後の調整動作の過程で、ＣＤＳパルスのサンプルパルスＳＰのタイミング位置を様々な位置に移動させても、黒基準画素部は一定の直流電圧となっているため、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰの位置関係に影響することなく、黒基準クランプの対象部において、常に振幅がゼロとなるＣＤＳ出力を得られ、本来のタイミング位置とは異なる特殊なフィードスルークランプパルスＦＰ及びサンプルパルスＳＰのタイミング位置にも関わらず、黒基準のクランプ動作を正しく行うことができるようになっている。
【００６９】
次に、マイコン33は、フィードスルークランプパルス発生回路37及びサンプルパルス発生回路38を制御し、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰを調整初期位置(図３中のFP0，SP0)に設定する。この状態から、マイコン33は、ＣＤＳ回路25、増幅器26、黒基準のクランプ回路27を介してアナログデジタル変換器(Ａ／Ｄ)28から出力されたデジタル信号データをメモリに32に記録しつつ、微小時間ずつサンプルパルスＳＰのタイミング位置をSP1，SP2・・・SPi・・・SPnとずらし、１画素分の範囲を走査し、(ｎ＋１)個のデータを記録する。
【００７０】
そして、この１画素分の範囲の走査が終了すると、マイコン33は、メモリに32に記録された結果データを解析する。ここで、サンプルパルスＳＰの走査位置と記録された結果データとの関係は、図４(b)に示すグラフＤを描き、このグラフＤの形状は、図４(a)に示すＣＤＳ回路25が受ける信号形状そのものを示している。すなわち、図４(b)に示すグラフＤは、左側から、リセット部の右淵、フィードスルー部、画素信号部に対応する。
【００７１】
なお、メモリ32に記録されている走査の結果データから図４(b)に示す形のグラフＤを作製するにあたり、各サンプルパルスＳＰのタイミング位置について、それぞれ複数の画素データの平均値を用いるようにすると、リセットノイズ及びその他のノイズの影響を軽減することができる。
【００７２】
そして、この結果データのグラフＤを、サンプルパルスＳＰの位置で一次微分すると、図４(c)に示す形のグラフＥが得られる。そして、マイコン33は、この図４(c)に示すグラフＥにおいて、原点側で微分値が最初に谷になる領域Ａの内で最もゼロに近くなる点をFP位置(図４(c)におけるFPa)とし、次に谷になる領域Ｂの内で最もゼロに近くなる点をSP位置(図４(c)におけるSPa)とし、ＣＤＳパルスを構成するフィードスルークランプパルスＦＰ及びサンプルパルスＳＰの位置をそれぞれ決定する。
【００７３】
このように、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰのタイミング位置を決定した後、マイコン33は、リセットパルスＲＰのパルス幅を決定する。すなわち、マイコン33は、リセットパルス発生回路36を制御し、図５に示すように、リセットパルスＲＰを調整初期位置(図５中のRP0)に設定する。この状態から、マイコン33は、ＣＤＳ回路25、増幅器26、黒基準のクランプ回路27を介してアナログデジタル変換器(Ａ／Ｄ)28から出力されたデジタル信号データをメモリに32に記録しつつ、予め設定された幅(太さ)RPnになるまで微小時間ずつパルス幅を小さくし、すなわち、パルスを立ち上げるタイミング位置は固定した状態でリセットパルスＲＰのパルス幅をRP1，RP2・・・RPnと順次小さくし、(ｎ＋１)個のデータを記録する。
【００７４】
そして、このリセットパルスＲＰのパルス幅のシフト動作が終了すると、マイコン33は、メモリに32に記録された結果データを解析する。ここでは、マイコン33は、リセットパルスＲＰのパルス幅とフローティングディフュージョンアンプのリセット動作状況との関係の指標として、フローティングディフュージョンアンプに最後に電荷が充電された出力画素信号と水平転送の空送りなどで、電荷充電がなされなかった出力画素信号との境界部の、電荷充電がなされなかった側の出力画素信号に着目する。すなわち、リセットパルスＲＰのパルス幅が十分であれば、フローティングディフュージョンアンプのリセットすなわち放電は正常に行われるため、１段前の画素の信号電荷は完全に放電される。一方、リセットパルスＲＰのパルス幅が細すぎて十分ではないと、放電動作が完全には行われず、１段前の画素の信号電荷の放電されずに残された分と、次の画素の信号電荷とが混合されることになる。そこで、１段前の画素には信号電荷があり、次の画素が水平転送空送り部や遮光画素などで信号電荷がゼロであったとすると、その部分の出力画素信号を観察することで、１画素前の信号電荷の放電残量が分かり、リセット動作の確実性を判断できる。例えば、図６(a)に示す波形図は、十分なパルス幅のリセットパルスＲＰを与えた場合であり、水平転送空送り出力部を観察することにより、放電動作が行われたことが分かる。図６(b)に示す波形図は、リセットパルスＲＰのパルス幅が不足した場合であり、水平転送空送り出力部を観察することにより、放電動作が不完全であることが分かる。
【００７５】
そして、リセットパルスＲＰのパルス幅と、図６中の水平転送空送り出力部のＡ部分の出力との関係は、図７に示すグラフＧとなる。なお、メモリ32に記録されているデータから、図７に示す形のデータを導出するにあたり、各リセットパルスＲＰのパルス幅について、それぞれ複数の図６のＡ部分の出力データの平均を用いるようにすると、より正確性が増す。そして、図７のグラフＧから、データが最初にゼロで無くなる点RPkを求め、そこから予め余裕度として決められていた時間Δtだけ太い側にシフトさせた点RPaを最終的なリセットパルスＲＰのパルス幅として決定する。
【００７６】
このように、本実施の形態では、相関２重サンプリングを行う相関２重サンプリングタイミング調整装置及び相関２重サンプリングを利用する撮像手段を搭載した撮像装置に関し、ＣＤＳパルス(ＦＰ，ＳＰ)のタイミング及びリセットパルスＲＰの幅を調整可能とし、撮像素子からそれらの調整用信号を出力することにより、正確にＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置を調整でき、高品質な画像を提供でき、さらに、撮像手段の高画素化などに伴う高速転送化において重要な技術を提供できる。
【００７７】
すなわち、本実施の形態では、相関２重サンプリングタイミング調整装置22において、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰのタイミング調整手段の調整動作の過程において、撮像素子であるＣＣＤ24から安定した調整用信号を出力させることにより、ＣＤＳ回路25の内部遅延をも含めて、ＣＤＳ回路25がＣＤＳパルス(ＦＰ，ＳＰ)で実際にサンプリングするＣＣＤ24の出力波形の全体像を正確に把握することができ、十分な余裕度を考慮した上で極めて正確にＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置を調整できる。
【００７８】
また、本実施の形態では、オシロスコープなどの外部機器を用いる場合よりも、正確な調整が可能になる。すなわち、ＣＤＳ回路25に入力されるＣＣＤ24の出力信号ＣＣＤＯＵＴやＣＤＳパルス(ＦＰ，ＳＰ)をオシロスコープのプローブに接続すると、このプローブ自体の等価容量の影響で、プローブが接触していない本来の状態とは異なる波形が観測されてしまう。さらに、プローブによる遅延も存在することから、正確なタイミングの相互関係を知ることができなくなる。また、ＣＤＳ回路25が集積回路である場合には、集積回路の内部に含まれるＣＤＳ回路25の入力部にプローブを接触させこのＣＤＳ回路25を直接観測することは困難である。この点、本実施の形態によれば、ＣＤＳ回路25が実際にＣＤＳパルス(ＦＰ，ＳＰ)でサンプリングする信号波形の全体像を明示的に知ることができるため、ＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置を極めて正確に求めることができる。
【００７９】
また、ＣＣＤ24の出力信号の波形の内、フィードスルー部Ｃfは、画像信号部(信号サンプル部)Ｃvに比べて、もともとリセットパルスＲＰが存在する分、時間幅が小さく、信号の高速駆動化が進むにつれてタイミング位置の余裕度(自由度)の減少が深刻な問題となる。そして、正しくフィードスルークランプが行われないと、リセットノイズや低周波ノイズが除去しきれず、画質低下の原因になる。この点、本実施の形態では、リセットパルス幅調整手段を備え、すなわち、リセットパルスＲＰのパルス幅を調整可能な構成とし、ＣＤＳパルス(ＦＰ，ＳＰ)のタイミング調整に、リセットパルスＲＰのパルス幅の調整を組み入れ、高速駆動時などには、リセットパルスＲＰのパルス幅を必要最小限に調整、すなわち最適化することにより、フィードスルー部Ｃfの直流レベルの幅を極力大きく確保し、フィードスルークランプパルスＦＰのタイミング調整の余裕度(自由度)をより広く確保でき、ＣＤＳタイミング調整後の安定性をさらに向上できるとともに、ＣＣＤ24の高画素化などに伴う高速転送化、すなわち高速駆動にも対応することができる。
【００８０】
そして、このように撮像素子であるＣＣＤ24から安定した調整用信号を得られる相関２重サンプリングタイミング調整装置22を備えた撮像装置21について、さらに、マイコン33及びメモリ32を備えることにより、この撮像装置21の単体で、自動的にＣＤＳタイミングに関する調整を行うことができる。すなわち、マイコン33により、ＣＣＤ24への調整用信号出力指示、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰのタイミング制御指示、リセットパルスＲＰのパルス幅制御指示、メモリ32に記録された結果データの解析による各パルスの最終調整値決定など、タイミング調整時に必要な各部の制御、結果の判定、及び最終調整値の決定を全てマイコン33が自動で行うことにより、本実施の形態の相関２重サンプリングタイミング調整装置22を組み込んだあらゆる撮像装置21は、いかなる時も装置単体でＣＤＳに関する調整を行うことが可能になり、例えば、温度変化などの環境変化に対応して最適に調整された状態を維持でき、撮像装置21の使用環境の範囲を拡大できるとともに、稼働品質を安定させることができる。また、メモリ32は、マイコン33が調整の途中過程から最終調整値を判断する過程で調整に必要な画像データを一次記憶する媒体として使用される。
【００８１】
なお、上記の実施の形態では、調整用信号生成手段としては、撮像素子であるＣＣＤ24に調整用信号出力機能を持たせたが、この構成としては、例えば、ＣＣＤ24の有効画素(受光画素)の周辺部遮光画素部に極端に大きな暗電流を発生する、あるいは、何らかの手段により擬似信号電荷を発生する画素を設け、この画素に、通常の駆動状態において、撮影光に関わらず安定した調整用信号を出力させる構成とすることができる。例えば、有効画素の周辺部に暗黒条件においても常に信号電荷供給のある状態の画素列を設けて、安定した調整用画素出力信号を得ることができる。また、撮像素子であるＣＣＤ24に調整用信号出力機能を持たせる構成としては、例えば、調整用信号の出力時にフローティングディフュージョンアンプに別経路で安定した調整用信号電荷を供給する手段を設けることもできる。また、例えば、出力信号の黒基準画素出力部を一定直流値に切り替える機能を設けることもでき、この構成では、タイミング位置調整時にＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置を移動しても、黒基準を常にゼロに保つことができる。さらに、撮像素子に調整用信号出力機能を持たせた構成では、調整用の画素列に素子構造により遮光させることにより、シャッタなどの外的な遮光手段の状況によらず、常に安定した調整用出力信号を得ることができる。
【００８２】
また、調整用信号生成手段としては、撮像素子であるＣＣＤ24に調整用信号出力機能を持たせる他、既存の撮像素子であるＣＣＤを用いて、この撮像素子の駆動条件、バイアス状況を変化させて、調整用信号を生成することもできる。すなわち、調整時に、既存の撮像素子の駆動条件や内部バイアス状況を意図的に通常動作とは異なる状況に設定して、画素内に擬似信号電荷を発生させ、撮像素子出力を安定した調整用信号(パルスタイミング調整用信号)として用いることができる。例えば、ＣＣＤ型固体撮像素子において、ＳＵＢバイアス電圧を極端に下げて意図的に注入電荷をフォトダイオード内に蓄積させ、その後、溜められた電荷を読み出して、調整用信号として利用することができる。また、必要に応じて、注入電荷量が一定レベルになるまで電荷蓄積時間も通常とは異なる設定とすることができる。また、この他に、既存の撮像素子を用いる構成としては、例えば、撮像素子に供給する電源電圧、あるいは各種駆動パルスなどの駆動条件を通常とは異なる状態に変更することにより、暗電流などを意図的に極端に増加させるなどして、擬似信号を生成することもできる。また、既存の撮像素子を用いる構成では、調整時に撮像素子を外部手段で遮光することにより、外光によらず常に安定した調整用信号を得ることができる。
【００８３】
また、上記の実施の形態では、ＣＤＳパルスについて、フィードスルークランプパルスＦＰに対してサンプルパルスＳＰのタイミング位置をシフトして調整したが、この構成に限られず、例えば、リセットパルスＲＰに対して、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰの双方を個別にシフトしてタイミング調整可能とすることもできる。
【００８４】
次に、第２の実施の形態を図８及び図９を参照して説明する。
【００８５】
なお、図１などに示す構成と同様の部分は同一の符号を付して説明を省略する。
【００８６】
そして、本実施の形態は、既存の撮像素子から調整用信号を出力させる構成であり、撮像手段としてのＣＣＤ24は、一般的な既存のＣＣＤ型固体撮像素子である。
【００８７】
また、リセットパルス発生回路36は、ＣＣＤ駆動回路35と同期して、ＣＣＤ24内部のフローティングディフュージョンアンプをリセットするリセットパルスＲＰを生成出力するとともに、マイコン33の指示により、リセットパルスＲＰのパルス幅を変化させる機能と、ＣＣＤ24が本来黒基準画素を出力する部分においてリセットパルスＲＰを高レベル状態に維持し続ける出力形態に切り替わる機能とを有している。
【００８８】
また、図８に示された水平転送パルス発生回路51は、ＣＣＤ駆動回路35と同期して、第１の実施の形態の図１ではＣＣＤ駆動回路35が出力していたＣＣＤ24の駆動信号の内、水平転送パルスＨ1，Ｈ2を生成出力するとともに、マイコン33の指示により、ＣＣＤ24が本来、黒基準画素を出力する部分において、Ｈ1を高レベル状態、Ｈ2を低レベル状態に維持し続ける出力形態に切り替わる機能を有している。
【００８９】
また、図８に示されたＳＵＢバイアス発生回路53は、マイコン33の指示により、ＣＣＤ24の内部ＳＵＢバイアス電圧を外部から特定の電圧値に切り替える機能を有している。
【００９０】
さらに、図８に示された遮光手段55は、ＣＣＤ24の撮像面を外光から遮光する機械的遮光手段であり、例えば、マイコン33により開閉が制御されるメカニカルシャッタである。なお、この遮光手段55については、電子スチルカメラなどの撮像装置21で高精細な静止画像を得る目的でほとんどの製品に採用されているメカニカルシャッタを利用し、あるいは、メカニカルシャッタを用いない構成などでは、撮影レンズの保護や撮像素子のカラーフィルタの退職防止などの目的で多くの撮像装置に採用されているレンズバリアを用いることもできる。さらに、この遮光手段55は、これらメカニカルシャッタ及びレンズバリアを含みあらゆる遮光手段を含むものであり、開閉動作も必ずしもマイコン33が制御する必要はなく、撮像装置21の使用者が手動で開閉する構成とすることもできる。但し、遮光手段55の開閉を手動で行う構成では、調整動作に先立って事前に使用者の手により遮光手段55が閉じられている必要がある。
【００９１】
そして、これら上記の構成の他は、第１の実施の形態と同様であり、これら構成要素は、通常動作時には、図１０及び図１１に示す構成と同様に動作する。但し、遮光手段55がメカニカルシャッタや自動開閉機構付きのレンズバリアの場合には、撮影動作において、マイコン33による遮光手段35の開閉制御が行われる。各部の信号の流れ及び動作については第１の実施の形態と同様である。
【００９２】
次に、ＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置調整及びリセットパルスＲＰのパルス幅調整動作について図８及び図９を参照して説明する。この第２の実施の形態の基本的な動作手順は、第１の実施の形態の動作手順と類似するが、ＣＣＤ24から調整用信号出力を得る部分の手順が異なっている。
【００９３】
そして、ＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置調整の詳細を説明すると、まず、調整に先立ち、マイコン33は、ＳＵＢバイアス発生回路53を制御し、ＣＣＤ24に与えるＳＵＢバイアス電圧を通常動作電圧よりも低い電圧に変更する。そして、ＳＵＢバイアス電圧が極端に低くなると、ＣＣＤ24内のＳＵＢ基板からＣＣＤ24の各画素部に電荷が注入される。通常動作時には、この電荷が撮影信号電荷と混合されると画像再現としては好ましくないため、ＳＵＢ基板には適切なバイアス電圧が与えられている。これに対して、本実施の形態では、上記のように、ＳＵＢバイアスを通常とは異なる状態として、意図的に画素に注入された電荷を、ＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置調整の調整用信号源として用いるものである。なお、適度な量の注入電荷を得るために、必要に応じてマイコン33はＣＣＤ駆動回路35を制御して、ＣＣＤ24の電荷蓄積時間も制御する。
【００９４】
そして、このような調整時には、ＣＣＤ24の全ての画素に電荷が注入されるため、ＣＣＤ24からの出力は、図９(a)に示す通常動作状態の出力波形に対し、図９(b)に示すように、本来黒基準画素を出力する黒基準画素出力部にも信号電圧が発生している。
【００９５】
次に、マイコン33は、図９(c)に示すように、水平転送パルス発生回路51のパルス出力である水平転送パルスＨ1，Ｈ2について、ＣＣＤ24の信号出力の黒基準画素出力部において、Ｈ1は高レベルを維持、Ｈ2は低レベルを維持する出力形態に変更する指示を出す。
【００９６】
さらに、マイコン33は、リセットパルス発生回路36のパルス出力であるリセットパルスＲＰが、ＣＣＤ24の信号出力の黒基準画素出力部において、高レベルを維持する出力形態に変更する指示を出す。
【００９７】
なお、これら水平転送パルスＨ1，Ｈ2及びリセットパルスＲＰの出力形態の通常動作時との相違は図９の(a)と(c)とを比較すると分かりやすい。
【００９８】
そして、このような調整の結果、ＣＣＤ24の信号出力の信号波形は、図９(c)に示すように、第１の実施の形態の図２に示した調整用波形信号と等価な形状になる。そこで、以降は、この図９(c)に示す信号波形を調整用信号波形として、第１の実施の形態と同様に、ＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置調整及びリセットパルスＲＰのパルス幅調整ができ、第１の実施の形態と同様に、撮像素子からそれらの調整用信号を出力することにより、正確にＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置を調整でき、高品質な画像を提供できるとともに、撮像手段の高画素化などに伴う高速転送化に対応できる。
【００９９】
さらに、この第２の実施の形態では、撮像手段として一般的な既存のＣＣＤ型固体撮像素子であるＣＣＤ24を用いることが可能であり、製造コストの低減が容易になる。
【０１００】
また、調整手法をさらに発展させると、新たな部品あるいは装置を追加することなく、上記のＣＤＳパルス(ＦＰ，ＳＰ)の位置調整に加え、撮像装置の提供する画像の画質に直接的に最も影響のある、画像信号のＳ／Ｎに着目したさらに高精度な調整が可能になる。また、このようなＳ／Ｎを考慮したより高精度な調整についても、マイコン及びメモリを備えることにより、装置単体で自発的に実行することができる。
【０１０１】
次に、第３の実施の形態を説明する。
【０１０２】
この第３の実施の形態は、ＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置調整の指標として、Ｓ／Ｎを利用し、さらに詳細な調整を行うもので、構成は図１及び図８に準じるものである。
【０１０３】
すなわち、この構成では、事前に、第１あるいは第２の実施の形態の構成により、ＣＤＳパルス(ＦＰ，ＳＰ)のタイミング位置及びリセットパルスＲＰのパルス幅の調整を行い、この調整位置を第１の調整位置とする。そして、この第３の実施の形態では、さらにより確実に高画質を得るために、得られたデジタル信号のノイズ量を調整の指標として、より高精度な第２の調整を行うことを目的とする。
【０１０４】
そして、この構成を概説すれば、第１あるいは第２の実施の形態の動作で決定されたリセットパルスＲＰの位置を第１の調整位置に固定する一方、ＣＤＳパルスを構成するフィードスルークランプパルスＦＰ及びサンプルパルスＳＰについては、第１の調整位置から、この第１の調整位置の前後を含む複数の位置へずらし、ノイズの状況を比較し、最もノイズの少ないタイミング位置にフィードスルークランプパルスＦＰ及びサンプルパルスＳＰのタイミング位置を決定するものである。
【０１０５】
以下、この第３の実施の形態の手順を詳細に説明する。
【０１０６】
フィードスルークランプパルスＦＰ及びサンプルパルスＳＰの第１の調整位置をそれぞれＦＰ00、ＳＰ00とする。そしてこれら第１の調整位置ＦＰ00、ＳＰ00の前後それぞれ１ステップまでを第２の調整位置の候補とする。すなわち、フィードスルークランプパルスＦＰについては、ＦＰ-1，ＦＰ00，ＦＰ+1の３点、サンプルパルスＳＰについては、ＳＰ-1，ＳＰ00，ＳＰ+1の３点をそれぞれ第２の調整位置の候補とする。よって、フィードスルークランプパルスＦＰ及びサンプルパルスＳＰの位置の全組合せとしては、９種類が存在することになる。
【０１０７】
まず、マイコン33は、フィードスルークランプパルスＦＰをＦＰ-1、サンプルパルスＳＰをＳＰ-1として、ＣＣＤ24を調整用信号出力状態とし、各状態で、調整用信号のデジタルデータ、すなわち、ＣＤＳ回路25、増幅器26、黒基準のクランプ回路27を介してアナログデジタル変換器(Ａ／Ｄ)28から出力されたデジタル信号データをそれぞれメモリに32に記録する。この後、マイコン33は、記録されたデジタルデータの内の予め決められていた領域の複数画素データを標本として、これら標本間の標準偏差σ0を求める。
【０１０８】
次に、マイコン33は、フィードスルークランプパルスＦＰのタイミング位置はＦＰ-1に固定したまま、サンプルパルスＳＰをＳＰ00として再度同様の動作を行い、デジタルデータの内の上記の構成と同一の標本領域の複数画素データの標準偏差σ1を求める。
【０１０９】
さらに、マイコン33は、サンプルパルスＳＰをＳＰ+1として再度同様の動作を行い、標準偏差σ2を求め、この後、フィードスルークランプパルスＦＰのタイミング位置をＦＰ00、サンプルパルスＳＰをＳＰ-1として、同様にσ3を求める。
【０１１０】
このようにして、マイコン33は、標準偏差σ0からσ8までの９個の標準偏差を求め、最もσの値の小さい、すなわち、最もノイズ量の少なくなるフィードスルークランプパルスＦＰ及びサンプルパルスＳＰの位置の組合せを導出し、この組合せをフィードスルークランプパルスＦＰ及びサンプルパルスＳＰのタイミング位置を第２の調整位置として調整を完了する。
【０１１１】
そして、この第３の実施の形態によれば、ノイズ量を削減し、より確実に高画質を得ることができる。
【０１１２】
なお、この第３の実施の形態では、第２の調整位置の候補は、第１の調整位置の前後１ステップとしたが、さらに多数のステップ数とすることもできる。また、ノイズ量の指標としては、標準偏差を使用したが、分散を領しても良く、また、簡易的に、標本中の最大値と最小値との差の絶対値とすることもできる。
【０１１３】
さらに、この第３の実施の形態では、データの標本を、予め決められた領域の複数画像データすなわち異なる画素の集合としたが、特定の１画素のデータを複数回取得し、これらデータを標本として用いることもできる。
【０１１４】
また、上記の各実施の形態において、撮像素子は、ＣＣＤに限られるものではなく、個別の画素で構成された固体撮像素子のような構造のもので良い。また、撮像素子は、２次元のものに限られず、１次元のものに適用することもできる。
【０１１５】
【発明の効果】
請求項１記載の相関２重サンプリングタイミング調整装置によれば、撮像手段の出力信号が入力された相関２重サンプリング手段は、フィードスルークランプパルスが入力された時点でフィードスルー部をサンプルホールドし、サンプルパルスが入力された時点で画素信号部をサンプルホールドし、両者を引き算することでリセットノイズ及び低周波ノイズを除去できる。制御手段は、調整用信号出力手段により撮像手段から出力された調整用信号を用いて、フィードスルークランプパルス及びサンプルパルスを出力するタイミングを調整することにより、安定して調整でき、安定した高品質な画像を提供できる。また、調整用信号出力手段を備えることにより、撮像手段の高画素化などに伴う高速転送へ対応できる。さらに、調整用信号出力手段を備えることにより、この相関２重サンプリングタイミング調整装置を備えた撮像装置の単体で調整でき、温度変化などの環境変化へ対応できる。
【０１１６】
請求項２記載の相関２重サンプリングタイミング調整装置によれば、請求項１記載の効果に加え、調整用信号出力手段を設けた撮像素子を用いることにより、撮像手段から調整用信号を出力させる調整用信号出力手段を容易に実現できる。そして、調整用信号を出力させる画素を、有効画素以外の部分に設けることにより、常時安定した調整用信号を出力できる。
【０１１７】
請求項３記載の相関２重サンプリングタイミング調整装置によれば、請求項１記載の効果に加え、調整用信号出力手段を、撮像手段を駆動する駆動手段に設けたため、駆動手段の制御により、撮像手段から調整用信号を容易に出力でき、撮像手段から調整用信号を出力させる調整用信号出力手段を容易に実現できる。
【０１１８】
請求項４記載の相関２重サンプリングタイミング調整装置によれば、請求項１ないし３いずれか記載の効果に加え、制御手段がリセットパルスのパルス幅を調整するため、リセットパルスのパルス幅を必要最低限に設定することにより、フィードスルー部の幅を最大限に確保し、フィードスルークランプパルスのタイミング調整の自由度を高め、撮像手段を容易に高速駆動できる。
【０１１９】
請求項５記載の相関２重サンプリングタイミング調整装置によれば、請求項１ないし４いずれか記載の効果に加え、制御手段は、フィードスルークランプパルス及びサンプルパルスのタイミングを変化させ、ノイズ量が小さい状態にフィードスルークランプパルス及びサンプルパルスのタイミングを設定することにより、ノイズ量を抑制し、高品質な画像を提供できる。
【０１２０】
請求項６記載の相関２重サンプリングタイミング調整装置によれば、請求項１ないし５いずれか記載の効果に加え、制御手段は、相関２重サンプリング手段の出力を記憶する記憶手段と、この記憶手段に記憶されたデータを解析する演算処理装置とを備えたため、この相関２重サンプリングタイミング調整装置を備えた撮像装置について、単独で、自動的に調整作業を行うことができる。
【図面の簡単な説明】
【図１】本発明の相関２重サンプリングタイミング調整装置の第１の実施の形態を示す構成図である。
【図２】同上相関２重サンプリングタイミング調整装置の動作を示す波形図である。
【図３】同上相関２重サンプリングタイミング調整装置の動作を示す波形図である。
【図４】同上相関２重サンプリングタイミング調整装置の動作を示す説明図である。
【図５】同上相関２重サンプリングタイミング調整装置の動作を示す波形図である。
【図６】同上相関２重サンプリングタイミング調整装置の動作を示す波形図である。
【図７】同上相関２重サンプリングタイミング調整装置の動作を示す説明図である。
【図８】本発明の相関２重サンプリングタイミング調整装置の第２の実施の形態を示す構成図である。
【図９】同上相関２重サンプリングタイミング調整装置の動作を示す波形図である。
【図１０】従来の相関２重サンプリング装置を示す構成図である。
【図１１】同上関２重サンプリング装置の動作を示す波形図である。
【図１２】従来の相関２重サンプリング装置の他の例を示す構成図である。
【図１３】同上２重サンプリング装置の動作を示す波形図である。
【図１４】従来の相関２重サンプリング装置のさらに他の例を示す一部の回路図である。
【符号の説明】
22 相関２重サンプリングタイミング調整装置
24 撮像手段としての撮像素子としてのＣＣＤ
25 相関２重サンプリング手段としてのＣＤＳ回路
30 調整用信号出力手段を兼ねた制御手段
32 記憶手段としてのメモリ
33 演算処理手段としてのマイコン
35 駆動手段としてのＣＣＤ駆動回路
Claims (2)
- 複数の画素を備え、各画素について、リセット部、フィードスルー部、及び画素信号部を有したアナログの出力信号を出力する撮像手段と、
この撮像手段の出力信号が入力される相関２重サンプリング手段と、
前記撮像手段から調整用信号を出力させる調整用信号出力手段と、
前記撮像手段にリセットパルスを供給するとともに、前記調整用信号が入力された前記相関２重サンプリング手段の出力を解析し、相関２重サンプリング手段に前記フィードスルー部に対応するフィードスルークランプパルス及び前記画素信号部に対応するサンプルパルスをタイミング調整可能に供給する制御手段とを具備し、
前記制御手段は、リセットパルスのパルス幅を調整することを特徴とする相関２重サンプリングタイミング調整装置。 - 複数の画素を備え、各画素について、リセット部、フィードスルー部、及び画素信号部を有したアナログの出力信号を出力する撮像手段と、
この撮像手段の出力信号が入力される相関２重サンプリング手段と、
前記撮像手段から調整用信号を出力させる調整用信号出力手段と、
前記撮像手段にリセットパルスを供給するとともに、前記調整用信号が入力された前記相関２重サンプリング手段の出力を解析し、相関２重サンプリング手段に前記フィードスルー部に対応するフィードスルークランプパルス及び前記画素信号部に対応するサンプルパルスをタイミング調整可能に供給する制御手段とを具備し、
前記制御手段は、フィードスルークランプパルス及びサンプルパルスのタイミングを変化させ、ノイズ量が小さい状態にフィードスルークランプパルス及びサンプルパルスのタイミングを設定することを特徴とする相関２重サンプリングタイミング調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001196764A JP4255223B2 (ja) | 2001-06-28 | 2001-06-28 | 相関２重サンプリングタイミング調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001196764A JP4255223B2 (ja) | 2001-06-28 | 2001-06-28 | 相関２重サンプリングタイミング調整装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003018477A JP2003018477A (ja) | 2003-01-17 |
| JP4255223B2 true JP4255223B2 (ja) | 2009-04-15 |
Family
ID=19034506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001196764A Expired - Fee Related JP4255223B2 (ja) | 2001-06-28 | 2001-06-28 | 相関２重サンプリングタイミング調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4255223B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11019294B2 (en) | 2018-07-18 | 2021-05-25 | Apple Inc. | Seamless readout mode transitions in image sensors |
| US11546532B1 (en) | 2021-03-16 | 2023-01-03 | Apple Inc. | Dynamic correlated double sampling for noise rejection in image sensors |
| US11563910B2 (en) | 2020-08-04 | 2023-01-24 | Apple Inc. | Image capture devices having phase detection auto-focus pixels |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2869418B1 (fr) * | 2004-04-27 | 2006-06-16 | Atmel Grenoble Soc Par Actions | Procede et dispositif de mesure avec detection synchrone et echantillonnage correle |
| JP4546182B2 (ja) * | 2004-07-30 | 2010-09-15 | キヤノン株式会社 | 撮像装置、タイミング信号の制御方法 |
| WO2007119483A1 (ja) * | 2006-03-23 | 2007-10-25 | Matsushita Electric Industrial Co., Ltd. | 自動位相調整装置 |
| JP2008054281A (ja) * | 2006-07-26 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 撮像回路の自動調整装置 |
| JP2008135908A (ja) * | 2006-11-28 | 2008-06-12 | Matsushita Electric Ind Co Ltd | 位相調整装置、デジタルカメラおよび位相調整方法 |
| JP2008182314A (ja) * | 2007-01-23 | 2008-08-07 | Matsushita Electric Ind Co Ltd | 位相調整装置およびその関連技術 |
| JP4854531B2 (ja) * | 2007-01-24 | 2012-01-18 | パナソニック株式会社 | 位相調整装置およびデジタルカメラ |
| JP2008228037A (ja) * | 2007-03-14 | 2008-09-25 | Matsushita Electric Ind Co Ltd | 位相調整装置、位相調整方法およびデジタルカメラ |
| JP4823138B2 (ja) | 2007-05-08 | 2011-11-24 | パナソニック株式会社 | 位相調整装置、位相調整方法およびデジタルカメラ |
| JP5021551B2 (ja) * | 2007-05-28 | 2012-09-12 | 株式会社リコー | 画像読取装置および方法 |
| JP2008311985A (ja) * | 2007-06-15 | 2008-12-25 | Panasonic Corp | 位相調整装置およびデジタルカメラ |
| EP2589329B1 (en) | 2010-10-14 | 2017-02-22 | Olympus Corporation | Endoscope and endoscopic system |
| CN114448301B (zh) * | 2020-11-06 | 2024-02-27 | 武汉杰开科技有限公司 | 检测电机转子初始位置的方法、电机及可读存储介质 |
-
2001
- 2001-06-28 JP JP2001196764A patent/JP4255223B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11019294B2 (en) | 2018-07-18 | 2021-05-25 | Apple Inc. | Seamless readout mode transitions in image sensors |
| US11659298B2 (en) | 2018-07-18 | 2023-05-23 | Apple Inc. | Seamless readout mode transitions in image sensors |
| US11563910B2 (en) | 2020-08-04 | 2023-01-24 | Apple Inc. | Image capture devices having phase detection auto-focus pixels |
| US11546532B1 (en) | 2021-03-16 | 2023-01-03 | Apple Inc. | Dynamic correlated double sampling for noise rejection in image sensors |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003018477A (ja) | 2003-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4255223B2 (ja) | 相関２重サンプリングタイミング調整装置 | |
| US8115837B2 (en) | Image sensing device using a photoelectric converter and a control method therefor | |
| US7633541B2 (en) | Image pickup apparatus having a correction unit for a digital image signal | |
| US8441560B2 (en) | Image capturing apparatus and control method therefor | |
| KR101375830B1 (ko) | 촬상장치 및 그 제어방법 | |
| JP3890207B2 (ja) | 撮像装置および撮像システム | |
| US7554585B2 (en) | Image sensing apparatus applied to interval photography and dark noise suppression processing method therefor | |
| JP5222068B2 (ja) | 撮像装置 | |
| US7349015B2 (en) | Image capture apparatus for correcting noise components contained in image signals output from pixels | |
| KR20080096391A (ko) | 촬상장치 및 그 제어방법 | |
| US6694063B2 (en) | Offset correction of the output of a charge coupled device | |
| JP2003259223A (ja) | 撮像システム | |
| JP4708849B2 (ja) | 固体撮像装置の駆動方法 | |
| JP2007143067A (ja) | 撮像装置及び撮像システム | |
| JPH0923358A (ja) | ビデオカメラ | |
| JP5129650B2 (ja) | 撮像装置 | |
| JP2007081453A (ja) | 撮像装置及び信号処理方法並びにプログラム | |
| JP2882081B2 (ja) | 撮像信号処理回路 | |
| JP5635595B2 (ja) | 画像データ収集装置の動作方法及びシステム | |
| JP4303875B2 (ja) | 固体撮像装置 | |
| JP3227809B2 (ja) | 固体撮像素子の欠陥補正装置及び固体撮像装置 | |
| JPH0937107A (ja) | 撮像信号補正装置 | |
| JPH11271836A (ja) | 動画−静止画記録装置 | |
| JP2006261932A (ja) | 固体撮像装置、固体撮像システム及び固体撮像装置の黒レベル設定方法 | |
| JP2006217469A (ja) | クランプ回路、及びこのクランプ回路を有するデジタルカメラシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051213 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |