JPH0937107A - 撮像信号補正装置 - Google Patents
撮像信号補正装置Info
- Publication number
- JPH0937107A JPH0937107A JP7181183A JP18118395A JPH0937107A JP H0937107 A JPH0937107 A JP H0937107A JP 7181183 A JP7181183 A JP 7181183A JP 18118395 A JP18118395 A JP 18118395A JP H0937107 A JPH0937107 A JP H0937107A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image pickup
- converter
- circuit
- pickup signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Image Input (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】回路構成を簡素化でき、コストを低減すること
ができる撮像信号補正装置を提供する。 【解決手段】暗時の撮像信号をデジタル信号に変換する
ためのA/D変換器4と、このA/D変換器4から出力
されたデジタル信号を記憶するためのメモリ5と、この
メモリ5から読み出されたデジタル信号をアナログ信号
に変換するためのD/A変換器6と、このD/A変換器
6から出力されたアナログ信号の極性を反転させるため
の反転増幅器9とが設けられ、この反転増幅器9の出力
信号を撮像信号をサンプリングするためのサンプルホー
ルド回路1のホールドキャパシタCH の接地用端子15
に入力することで、撮像信号から暗時の撮像信号が実効
的に減算され、このS/H回路1の出力信号は後段に設
けられたA/D変換器7によりグリッチが取り除かれる
と共にデジタル信号に変換される。
ができる撮像信号補正装置を提供する。 【解決手段】暗時の撮像信号をデジタル信号に変換する
ためのA/D変換器4と、このA/D変換器4から出力
されたデジタル信号を記憶するためのメモリ5と、この
メモリ5から読み出されたデジタル信号をアナログ信号
に変換するためのD/A変換器6と、このD/A変換器
6から出力されたアナログ信号の極性を反転させるため
の反転増幅器9とが設けられ、この反転増幅器9の出力
信号を撮像信号をサンプリングするためのサンプルホー
ルド回路1のホールドキャパシタCH の接地用端子15
に入力することで、撮像信号から暗時の撮像信号が実効
的に減算され、このS/H回路1の出力信号は後段に設
けられたA/D変換器7によりグリッチが取り除かれる
と共にデジタル信号に変換される。
Description
【0001】
【発明の属する技術分野】本発明は、撮像信号補正装置
に関し、詳しくはシェーディングを補正する装置に関す
るものである。
に関し、詳しくはシェーディングを補正する装置に関す
るものである。
【0002】
【従来の技術】HDTV(High Definition TV)等で用
いる高精細カメラは、高精度で高速性に優れた信号処理
が必要となっている。このため、一般的に固体撮像素子
等によって得られる撮像信号をA/D変換する場合、A
/D変換中に入力が変化することで生ずる誤差を防止す
るために、A/D変換前段処理として高精度のサンプル
ホールド回路(S/H回路)を用いて撮像信号をサンプ
リング・ホールドし、A/D変換器への入力信号の精度
向上を図ることが知られている。また、A/D変換器の
入力レンジを有効に使用するために、撮像信号に含まれ
るシェーディングを予めアナログ的に補正することが、
例えば、USP3949162に開示されている。
いる高精細カメラは、高精度で高速性に優れた信号処理
が必要となっている。このため、一般的に固体撮像素子
等によって得られる撮像信号をA/D変換する場合、A
/D変換中に入力が変化することで生ずる誤差を防止す
るために、A/D変換前段処理として高精度のサンプル
ホールド回路(S/H回路)を用いて撮像信号をサンプ
リング・ホールドし、A/D変換器への入力信号の精度
向上を図ることが知られている。また、A/D変換器の
入力レンジを有効に使用するために、撮像信号に含まれ
るシェーディングを予めアナログ的に補正することが、
例えば、USP3949162に開示されている。
【0003】この従来の撮像信号補正装置を図4〜図5
を用いて説明する。図4は、従来の撮像信号補正装置を
示すブロック図である。図4において、固体撮像素子に
よって得られた撮像信号は、S/H回路1でS/Hパル
スのタイミングによりサンプリングされ、減算器2の正
極側端子に入力される。一方、暗時の撮像信号が供給さ
れるときのみオンとなるスイッチ3により、暗時の撮像
信号はスイッチ3を介してA/D変換器4に入力され
る。このスイッチ3は、例えば、固体撮像素子への入射
光を遮光するため装置内に設けられた遮光板(図示せ
ず)の開閉に応じた暗時取り込みパルスによりオン・オ
フされるようになされている。A/D変換器4に入力さ
れた暗時の撮像信号は、デジタル信号に変換され、メモ
リ5に記憶される。このメモリ5に記憶されたデジタル
信号は、S/H回路1の出力信号と同期したタイミング
で読み出されてD/A変換器6によりアナログ信号に変
換され、減算器2の負極側端子に入力される。減算器2
では、S/H回路1の出力信号からD/A変換器6の出
力信号レベルが減算され、この減算結果である減算器2
の出力信号がA/D変換器7に入力される。
を用いて説明する。図4は、従来の撮像信号補正装置を
示すブロック図である。図4において、固体撮像素子に
よって得られた撮像信号は、S/H回路1でS/Hパル
スのタイミングによりサンプリングされ、減算器2の正
極側端子に入力される。一方、暗時の撮像信号が供給さ
れるときのみオンとなるスイッチ3により、暗時の撮像
信号はスイッチ3を介してA/D変換器4に入力され
る。このスイッチ3は、例えば、固体撮像素子への入射
光を遮光するため装置内に設けられた遮光板(図示せ
ず)の開閉に応じた暗時取り込みパルスによりオン・オ
フされるようになされている。A/D変換器4に入力さ
れた暗時の撮像信号は、デジタル信号に変換され、メモ
リ5に記憶される。このメモリ5に記憶されたデジタル
信号は、S/H回路1の出力信号と同期したタイミング
で読み出されてD/A変換器6によりアナログ信号に変
換され、減算器2の負極側端子に入力される。減算器2
では、S/H回路1の出力信号からD/A変換器6の出
力信号レベルが減算され、この減算結果である減算器2
の出力信号がA/D変換器7に入力される。
【0004】以上のように構成された撮像信号補正装置
の処理動作を図5(a)〜(c)の信号波形図を用いて
説明する。図5において、縦軸は信号レベル、横軸は時
間軸である。まず、上記遮光板を閉じて遮光すると、こ
れに応じてスイッチ3がオンとなり、暗時の撮像信号が
A/D変換器4によりデジタル信号に変換され、メモリ
5に記憶される。この暗時の撮像信号がシェーディング
である。このシェーディングは、温度の変化等により変
化するため、撮影環境が変わる毎に新たな暗時の撮像信
号(シェーディング)をメモリ5に記憶する必要があ
る。次に、上記遮光板を開くと、これに応じてスイッチ
3はオフとなり、通常の撮影が行われる。
の処理動作を図5(a)〜(c)の信号波形図を用いて
説明する。図5において、縦軸は信号レベル、横軸は時
間軸である。まず、上記遮光板を閉じて遮光すると、こ
れに応じてスイッチ3がオンとなり、暗時の撮像信号が
A/D変換器4によりデジタル信号に変換され、メモリ
5に記憶される。この暗時の撮像信号がシェーディング
である。このシェーディングは、温度の変化等により変
化するため、撮影環境が変わる毎に新たな暗時の撮像信
号(シェーディング)をメモリ5に記憶する必要があ
る。次に、上記遮光板を開くと、これに応じてスイッチ
3はオフとなり、通常の撮影が行われる。
【0005】固体撮像素子によって得られた撮像信号
は、S/H回路1でサンプリング・ホールドされ、その
出力信号として図5(a)に実線で示す信号波形が得ら
れる。これは、出力信号波形がランプ波形となるような
被写体を撮像したときのものである。図5(a)におい
て、破線の下方の斜線で示された部分が暗時の撮像信号
であるシェーディングである。メモリ5に記憶された暗
時の撮像信号は、上述したようにS/H回路1の出力信
号と同期したタイミングで読み出され、D/A変換器6
でアナログ信号に変換されるが、そのアナログ出力信号
波形は図5(b)に示された通りのものである。S/H
回路1の出力信号からD/A変換器6の出力信号を減算
した減算器2の出力信号が図5(c)で示す信号波形で
ある。この信号波形図から了解される通り、撮像信号か
ら暗時の撮像信号(シェーディング)を減算しているの
で、減算器2からはシェーディングが取り除かれた出力
信号が得られることになる。
は、S/H回路1でサンプリング・ホールドされ、その
出力信号として図5(a)に実線で示す信号波形が得ら
れる。これは、出力信号波形がランプ波形となるような
被写体を撮像したときのものである。図5(a)におい
て、破線の下方の斜線で示された部分が暗時の撮像信号
であるシェーディングである。メモリ5に記憶された暗
時の撮像信号は、上述したようにS/H回路1の出力信
号と同期したタイミングで読み出され、D/A変換器6
でアナログ信号に変換されるが、そのアナログ出力信号
波形は図5(b)に示された通りのものである。S/H
回路1の出力信号からD/A変換器6の出力信号を減算
した減算器2の出力信号が図5(c)で示す信号波形で
ある。この信号波形図から了解される通り、撮像信号か
ら暗時の撮像信号(シェーディング)を減算しているの
で、減算器2からはシェーディングが取り除かれた出力
信号が得られることになる。
【0006】しかしながら、メモリ5に記憶された暗時
の撮像信号をD/A変換する際に、グリッチが発生する
という問題がある。このグリッチは、D/A変換器の入
力に大きな桁上がりが生じたとき、即ち、入力されるデ
ジタル信号のビットが多数切り換わるときに、D/A変
換器内の複数のスイッチが切り換わるタイミングにずれ
が生じ、このずれにより大きな誤差成分としてD/A変
換器の出力信号にスパイク状に現れるものである。図6
は、グリッチの発生部分を拡大した図であり、図6
(a)は遮光した状態でのS/H回路1の出力信号波
形、図6(b)はD/A変換器6の出力信号波形、図6
(c)は減算器2の出力信号波形である。図6(b)の
グリッチAは、後段のA/D変換器でグリッチをサンプ
リングしないようにA/D変換パルスのタイミングを調
整して取り除くことが考えられる。しかしながら、図6
(a)のS/H回路1の出力信号から上述のグリッチA
を有するD/A変換器6の出力信号を減算器2にて減算
すると高周波成分をもつグリッチAは、図6(c)に示
すように信号伝達系の時定数に応じて波形がなまり、時
間軸方向に拡がってしまうため、A/D変換パルスのタ
イミング調整が非常に難しくなるという不具合が生じ
る。
の撮像信号をD/A変換する際に、グリッチが発生する
という問題がある。このグリッチは、D/A変換器の入
力に大きな桁上がりが生じたとき、即ち、入力されるデ
ジタル信号のビットが多数切り換わるときに、D/A変
換器内の複数のスイッチが切り換わるタイミングにずれ
が生じ、このずれにより大きな誤差成分としてD/A変
換器の出力信号にスパイク状に現れるものである。図6
は、グリッチの発生部分を拡大した図であり、図6
(a)は遮光した状態でのS/H回路1の出力信号波
形、図6(b)はD/A変換器6の出力信号波形、図6
(c)は減算器2の出力信号波形である。図6(b)の
グリッチAは、後段のA/D変換器でグリッチをサンプ
リングしないようにA/D変換パルスのタイミングを調
整して取り除くことが考えられる。しかしながら、図6
(a)のS/H回路1の出力信号から上述のグリッチA
を有するD/A変換器6の出力信号を減算器2にて減算
すると高周波成分をもつグリッチAは、図6(c)に示
すように信号伝達系の時定数に応じて波形がなまり、時
間軸方向に拡がってしまうため、A/D変換パルスのタ
イミング調整が非常に難しくなるという不具合が生じ
る。
【0007】この不具合を解決するために、減算器2の
前段でグリッチを取り除くようにした撮像信号補正装置
の構成例を図7に示す。既述の図4との対応部は同一符
号により示し、詳細な説明は省略する。図4と異なる点
は、D/A変換器6の出力側にグリッチAを取り除くデ
グリッチ回路としてのS/H回路8を設けたことであ
る。このデグリッチ回路の動作を図8(a)〜(c)の
信号波形図を用いて説明する。図8において、縦軸は信
号レベル、横軸は時間軸である。図8(a)は、グリッ
チAを有するD/A変換器6の出力信号波形であり、こ
の出力信号はS/H回路8に入力される。S/H回路8
では、グリッチAをサンプリングしないようにタイミン
グ調整された図8(b)に示すS/HパルスによってD
/A変換器6の出力信号がサンプリング・ホールドされ
る。この結果、S/H回路8からは、図8(c)に示す
ように、グリッチAが取り除かれた出力信号が得られ
る。尚、S/Hパルスは、人間が適宜の測定手段により
D/A変換器6の出力信号波形を観測しながらグリッチ
Aをサンプリングしないようにタイミングを調整してい
る。
前段でグリッチを取り除くようにした撮像信号補正装置
の構成例を図7に示す。既述の図4との対応部は同一符
号により示し、詳細な説明は省略する。図4と異なる点
は、D/A変換器6の出力側にグリッチAを取り除くデ
グリッチ回路としてのS/H回路8を設けたことであ
る。このデグリッチ回路の動作を図8(a)〜(c)の
信号波形図を用いて説明する。図8において、縦軸は信
号レベル、横軸は時間軸である。図8(a)は、グリッ
チAを有するD/A変換器6の出力信号波形であり、こ
の出力信号はS/H回路8に入力される。S/H回路8
では、グリッチAをサンプリングしないようにタイミン
グ調整された図8(b)に示すS/HパルスによってD
/A変換器6の出力信号がサンプリング・ホールドされ
る。この結果、S/H回路8からは、図8(c)に示す
ように、グリッチAが取り除かれた出力信号が得られ
る。尚、S/Hパルスは、人間が適宜の測定手段により
D/A変換器6の出力信号波形を観測しながらグリッチ
Aをサンプリングしないようにタイミングを調整してい
る。
【0008】
【発明が解決しようとする課題】しかしながら、図7の
撮像信号補正装置においても、デグリッチ回路としての
S/H回路8が増えることで不具合が生じてしまう。即
ち、上述したように、D/A変換器6の出力を見てS/
H回路8のS/Hパルスのタイミングを調整し、且つ、
このS/H回路8のS/HパルスとS/H回路1のS/
Hパルスが同期するようにタイミングを調整する必要が
あり、タイミング調整が非常に複雑で困難なものとな
る。また、高精度のS/H回路を2つ用いることでコス
ト高を招いてしまう。
撮像信号補正装置においても、デグリッチ回路としての
S/H回路8が増えることで不具合が生じてしまう。即
ち、上述したように、D/A変換器6の出力を見てS/
H回路8のS/Hパルスのタイミングを調整し、且つ、
このS/H回路8のS/HパルスとS/H回路1のS/
Hパルスが同期するようにタイミングを調整する必要が
あり、タイミング調整が非常に複雑で困難なものとな
る。また、高精度のS/H回路を2つ用いることでコス
ト高を招いてしまう。
【0009】そこで、本発明の目的は、回路構成を簡素
化でき、コストを低減することができる撮像信号補正装
置を提供することにある。
化でき、コストを低減することができる撮像信号補正装
置を提供することにある。
【0010】
【課題を解決するための手段】上述の課題を解決するた
め、本発明による撮像信号補正装置は、暗時の撮像信号
をデジタル信号に変換するための第1のA/D変換器
と、この第1のA/D変換器から出力されたデジタル信
号を記憶するためのメモリと、このメモリから読み出さ
れたデジタル信号をアナログ信号に変換するためのD/
A変換器と、このD/A変換器から出力されたアナログ
信号の極性を反転させるための反転増幅器と、撮像信号
をサンプリング・ホールドするためのサンプルホールド
回路と、このサンプルホールド回路の出力信号をデジタ
ル信号に変換するための第2のA/D変換器とを具備
し、上記反転増幅器の出力信号を上記サンプルホールド
回路のホールドキャパシタの負極側端子に入力して、撮
像信号から暗時の撮像信号を実効的に減算するようにな
されたことを特徴とする。
め、本発明による撮像信号補正装置は、暗時の撮像信号
をデジタル信号に変換するための第1のA/D変換器
と、この第1のA/D変換器から出力されたデジタル信
号を記憶するためのメモリと、このメモリから読み出さ
れたデジタル信号をアナログ信号に変換するためのD/
A変換器と、このD/A変換器から出力されたアナログ
信号の極性を反転させるための反転増幅器と、撮像信号
をサンプリング・ホールドするためのサンプルホールド
回路と、このサンプルホールド回路の出力信号をデジタ
ル信号に変換するための第2のA/D変換器とを具備
し、上記反転増幅器の出力信号を上記サンプルホールド
回路のホールドキャパシタの負極側端子に入力して、撮
像信号から暗時の撮像信号を実効的に減算するようにな
されたことを特徴とする。
【0011】
【発明の実施の形態】本発明の撮像信号補正装置の実施
例を図1〜図3を用いて説明する。図1は、本発明の撮
像信号補正装置の実施例を示すブロック図である。上述
した図4の従来例との対応部は同一符号により示し、詳
細な説明は省略する。撮像信号は、S/H回路1に入力
され、同回路に供給されるS/Hパルスのタイミングで
サンプリング・ホールドされる。一方、暗時の撮像信号
は、スイッチ3を介して第1のA/D変換器としてのA
/D変換器4によりデジタル信号に変換され、メモリ5
に記憶される。このメモリ5から読み出されたデジタル
信号は、D/A変換器6によりアナログ信号に変換され
て反転増幅器9に入力される。この反転増幅器9では、
D/A変換器6の出力信号の極性を反転させ、この反転
された出力信号が後述するS/H回路1のホールドキャ
パシタCH の負極側端子(接地用端子)に入力される。
S/H回路1の出力信号は、第2のA/D変換器として
のA/D変換器7に入力され、デジタル信号に変換され
る。尚、上述のメモリ5からのデジタル信号の読み出し
のタイミングは、後段のS/H回路1に入力される際
に、同じく入力される撮像信号と同期するように選ばれ
る。
例を図1〜図3を用いて説明する。図1は、本発明の撮
像信号補正装置の実施例を示すブロック図である。上述
した図4の従来例との対応部は同一符号により示し、詳
細な説明は省略する。撮像信号は、S/H回路1に入力
され、同回路に供給されるS/Hパルスのタイミングで
サンプリング・ホールドされる。一方、暗時の撮像信号
は、スイッチ3を介して第1のA/D変換器としてのA
/D変換器4によりデジタル信号に変換され、メモリ5
に記憶される。このメモリ5から読み出されたデジタル
信号は、D/A変換器6によりアナログ信号に変換され
て反転増幅器9に入力される。この反転増幅器9では、
D/A変換器6の出力信号の極性を反転させ、この反転
された出力信号が後述するS/H回路1のホールドキャ
パシタCH の負極側端子(接地用端子)に入力される。
S/H回路1の出力信号は、第2のA/D変換器として
のA/D変換器7に入力され、デジタル信号に変換され
る。尚、上述のメモリ5からのデジタル信号の読み出し
のタイミングは、後段のS/H回路1に入力される際
に、同じく入力される撮像信号と同期するように選ばれ
る。
【0012】図2は、S/H回路1の構成を示す図であ
る。入力端子10から入力された撮像信号は、入力バッ
ファ11を介してS/Hパルス入力端子12から供給さ
れるS/Hパルスのタイミングによりサンプリング・ホ
ールドされる。S/Hパルスのサンプル期間には、サン
プリングされた信号電圧がホールドキャパシタCH に蓄
積されると共に出力バッファ13を介して出力端子14
から出力される。また、ホールド期間中には、ホールド
キャパシタCH に蓄積されている信号電圧が読み出さ
れ、同様に出力バッファ13を介して出力端子14から
出力される。ホールドキャパシタCH の負極側端子(接
地用端子)15は、通常のS/H回路では接地するよう
になされているが、本発明では、負極側端子(接地用端
子)15に上述した反転増幅器9の出力信号を入力する
ようになされている。
る。入力端子10から入力された撮像信号は、入力バッ
ファ11を介してS/Hパルス入力端子12から供給さ
れるS/Hパルスのタイミングによりサンプリング・ホ
ールドされる。S/Hパルスのサンプル期間には、サン
プリングされた信号電圧がホールドキャパシタCH に蓄
積されると共に出力バッファ13を介して出力端子14
から出力される。また、ホールド期間中には、ホールド
キャパシタCH に蓄積されている信号電圧が読み出さ
れ、同様に出力バッファ13を介して出力端子14から
出力される。ホールドキャパシタCH の負極側端子(接
地用端子)15は、通常のS/H回路では接地するよう
になされているが、本発明では、負極側端子(接地用端
子)15に上述した反転増幅器9の出力信号を入力する
ようになされている。
【0013】以上のように構成された本発明の撮像信号
補正装置の動作を図3(a)〜(f)の信号波形図を用
いて説明する。図3において、全図を通して、縦軸は信
号レベル、横軸は時間軸である。図3は、遮光した状態
での動作を示している。遮光状態であるため、図3
(a)に示す暗時の撮像信号は、S/H回路1とスイッ
チ3を介してA/D変換器4とに入力される。S/H回
路1では、図3(b)に示すS/Hパルスにより暗時の
撮像信号がサンプリング・ホールドされ、図3(c)に
示す信号電圧が得られる。
補正装置の動作を図3(a)〜(f)の信号波形図を用
いて説明する。図3において、全図を通して、縦軸は信
号レベル、横軸は時間軸である。図3は、遮光した状態
での動作を示している。遮光状態であるため、図3
(a)に示す暗時の撮像信号は、S/H回路1とスイッ
チ3を介してA/D変換器4とに入力される。S/H回
路1では、図3(b)に示すS/Hパルスにより暗時の
撮像信号がサンプリング・ホールドされ、図3(c)に
示す信号電圧が得られる。
【0014】一方、A/D変換器4に入力された暗時の
撮像信号は、デジタル信号に変換され、メモリ5に記憶
される。このメモリ5に記憶されたデジタル信号は、上
述したタイミングで読み出され、D/A変換器6により
アナログ信号に変換されて反転増幅器9に入力される。
図示しないが、D/A変換器6の出力信号には、上述し
たグリッチAが含まれている。この反転増幅器9では、
アナログ信号に変換された暗時の撮像信号の極性が反転
され、図3(d)に示すようにグリッチAを有する出力
信号が得られる。この出力信号がS/H回路1の負極側
端子(接地用端子)15に入力されることで、サンプリ
ングされた暗時の撮像信号と極性の反転した暗時の撮像
信号が加算され、即ち、撮像信号(遮光状態であるため
暗時の撮像信号)から暗時の撮像信号が実効的に減算さ
れる。
撮像信号は、デジタル信号に変換され、メモリ5に記憶
される。このメモリ5に記憶されたデジタル信号は、上
述したタイミングで読み出され、D/A変換器6により
アナログ信号に変換されて反転増幅器9に入力される。
図示しないが、D/A変換器6の出力信号には、上述し
たグリッチAが含まれている。この反転増幅器9では、
アナログ信号に変換された暗時の撮像信号の極性が反転
され、図3(d)に示すようにグリッチAを有する出力
信号が得られる。この出力信号がS/H回路1の負極側
端子(接地用端子)15に入力されることで、サンプリ
ングされた暗時の撮像信号と極性の反転した暗時の撮像
信号が加算され、即ち、撮像信号(遮光状態であるため
暗時の撮像信号)から暗時の撮像信号が実効的に減算さ
れる。
【0015】出力端子14からは、出力バッファ13を
介して図3(e)に示すグリッチAを含む減算された信
号が出力され、A/D変換器7に入力される。このグリ
ッチAは、S/H回路1の出力信号を見ながら、図3
(f)に示すようにグリッチ部分を避けるようにして立
ち上がりで動作するA/D変換器7のA/D変換パルス
のタイミングを調整し、このA/D変換パルスによりA
/D変換することのみで取り除かれる。
介して図3(e)に示すグリッチAを含む減算された信
号が出力され、A/D変換器7に入力される。このグリ
ッチAは、S/H回路1の出力信号を見ながら、図3
(f)に示すようにグリッチ部分を避けるようにして立
ち上がりで動作するA/D変換器7のA/D変換パルス
のタイミングを調整し、このA/D変換パルスによりA
/D変換することのみで取り除かれる。
【0016】而して、本装置では撮像中に常時シェーデ
ィング補正がなされるものであって、このシェーディン
グ補正について説明する。先ず、撮影前に遮光板を閉じ
てメモリ5に暗時の撮像信号(シェーディング)を記憶
させる。次いで、上記遮光板を開き、固体撮像素子によ
って得られた撮像信号がS/H回路1に入力される。こ
の撮像信号にはシェーディングが含まれているが、図3
で上述したようにS/H回路1で入力された撮像信号か
ら予め記憶された暗時の撮像信号(シェーディング)が
実効的に減算されてシェーディングの補正がなされる。
S/H回路1の出力信号はグリッチAが含まれたままで
あるが、後段のA/D変換器7のA/D変換パルスのタ
イミングをグリッチAを避けるように調整し、A/D変
換することで取り除かれる。
ィング補正がなされるものであって、このシェーディン
グ補正について説明する。先ず、撮影前に遮光板を閉じ
てメモリ5に暗時の撮像信号(シェーディング)を記憶
させる。次いで、上記遮光板を開き、固体撮像素子によ
って得られた撮像信号がS/H回路1に入力される。こ
の撮像信号にはシェーディングが含まれているが、図3
で上述したようにS/H回路1で入力された撮像信号か
ら予め記憶された暗時の撮像信号(シェーディング)が
実効的に減算されてシェーディングの補正がなされる。
S/H回路1の出力信号はグリッチAが含まれたままで
あるが、後段のA/D変換器7のA/D変換パルスのタ
イミングをグリッチAを避けるように調整し、A/D変
換することで取り除かれる。
【0017】上述のように撮像信号補正装置を構成すれ
ば、S/H回路によりサンプリングすると共にシェーデ
ィングを補正でき、減算器やデグリッチ回路としての別
途のS/H回路を必要としない。従って、S/H回路が
増えることで生じる複雑な各S/Hパルスのタイミング
を調整する必要がなく、また、回路構成を簡素化でき、
コストの低減を図ることができる。
ば、S/H回路によりサンプリングすると共にシェーデ
ィングを補正でき、減算器やデグリッチ回路としての別
途のS/H回路を必要としない。従って、S/H回路が
増えることで生じる複雑な各S/Hパルスのタイミング
を調整する必要がなく、また、回路構成を簡素化でき、
コストの低減を図ることができる。
【0018】
【発明の効果】以上のように、本発明の撮像信号補正装
置によれば、S/H回路によりシェーディングを補正す
ることができるので、回路構成を簡素化でき、コストの
低減を図ることができる。
置によれば、S/H回路によりシェーディングを補正す
ることができるので、回路構成を簡素化でき、コストの
低減を図ることができる。
【図1】本発明の撮像信号補正装置の実施例を示すブロ
ック図。
ック図。
【図2】図1のS/H回路の構成を示す図。
【図3】本発明の撮像信号補正装置の動作を示す信号波
形図。
形図。
【図4】従来の撮像信号補正装置を示すブロック図。
【図5】従来の撮像信号補正装置の動作を示す信号波形
図。
図。
【図6】図5のグリッチの発生部分を拡大した図。
【図7】デグリッチ回路を用いた従来の撮像信号補正装
置を示すブロック図。
置を示すブロック図。
【図8】図7のデグリッチ回路の動作を示す信号波形
図。
図。
1 サンプルホールド回路(S/H回路) 2 減算器 3 スイッチ 4 A/D変換器 5 メモリ 6 D/A変換器 7 A/D変換器 8 サンプルホールド回路(S/H回路) 9 反転増幅器 10 入力端子 11 入力バッファ 12 S/Hパルス入力端子 13 出力バッファ 14 出力端子 15 負極側端子(接地用端子)
Claims (1)
- 【請求項1】暗時の撮像信号をデジタル信号に変換する
ための第1のA/D変換器と、この第1のA/D変換器
から出力されたデジタル信号を記憶するためのメモリ
と、このメモリから読み出されたデジタル信号をアナロ
グ信号に変換するためのD/A変換器と、このD/A変
換器から出力されたアナログ信号の極性を反転させるた
めの反転増幅器と、撮像信号をサンプリング・ホールド
するためのサンプルホールド回路と、このサンプルホー
ルド回路の出力信号をデジタル信号に変換するための第
2のA/D変換器とを具備し、上記反転増幅器の出力信
号を上記サンプルホールド回路のホールドキャパシタの
負極側端子に入力して、撮像信号から暗時の撮像信号を
実効的に減算するようになされたことを特徴とする撮像
信号補正装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7181183A JPH0937107A (ja) | 1995-07-18 | 1995-07-18 | 撮像信号補正装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7181183A JPH0937107A (ja) | 1995-07-18 | 1995-07-18 | 撮像信号補正装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0937107A true JPH0937107A (ja) | 1997-02-07 |
Family
ID=16096323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7181183A Withdrawn JPH0937107A (ja) | 1995-07-18 | 1995-07-18 | 撮像信号補正装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0937107A (ja) |
-
1995
- 1995-07-18 JP JP7181183A patent/JPH0937107A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3949162A (en) | Detector array fixed-pattern noise compensation | |
JPH07264491A (ja) | 固体撮像装置の出力回路 | |
EP1475957A1 (en) | Method and apparatus for removing column fixed pattern noise in solid state image sensors | |
JP4255223B2 (ja) | 相関2重サンプリングタイミング調整装置 | |
JP2007097127A (ja) | 固体撮像装置 | |
US20030231252A1 (en) | Image sensor with improved noise cancellation | |
US7242429B1 (en) | Method for cancellation of the effect of charge feedthrough on CMOS pixel output | |
JPH06303531A (ja) | 固体撮像素子の画素欠陥補正装置 | |
JPH07327175A (ja) | ビデオ信号ノイズ減少回路 | |
JPH0937107A (ja) | 撮像信号補正装置 | |
JPH0342750B2 (ja) | ||
US20120038806A1 (en) | Image shooting device | |
JP4227274B2 (ja) | 固体撮像装置 | |
JPH09181977A (ja) | 固体撮像装置 | |
JPH04115785A (ja) | 輝点検出装置 | |
US7948532B2 (en) | Solid-state image-pickup device signal processing apparatus with signal compensation circuit | |
JP3680458B2 (ja) | 固体撮像装置およびその駆動方法 | |
JP3186230B2 (ja) | 固体撮像素子の欠陥補正装置及び固体撮像装置 | |
JPS6142911B2 (ja) | ||
JP3967906B2 (ja) | 相関2重サンプリング回路およびそれを用いた増幅型固体撮像装置 | |
JP4394254B2 (ja) | ビデオカメラにおける固体撮像素子の欠陥画素補正装置 | |
JP2006217469A (ja) | クランプ回路、及びこのクランプ回路を有するデジタルカメラシステム | |
JPH06292065A (ja) | アナログ−ディジタル変換用クロック信号発生装置 | |
JPH04258093A (ja) | 映像信号処理回路 | |
JPH09261544A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |