JP4163004B2 - 光取り出し手段を持つ電界発光素子 - Google Patents

光取り出し手段を持つ電界発光素子 Download PDF

Info

Publication number
JP4163004B2
JP4163004B2 JP2002586411A JP2002586411A JP4163004B2 JP 4163004 B2 JP4163004 B2 JP 4163004B2 JP 2002586411 A JP2002586411 A JP 2002586411A JP 2002586411 A JP2002586411 A JP 2002586411A JP 4163004 B2 JP4163004 B2 JP 4163004B2
Authority
JP
Japan
Prior art keywords
layer
mirror
tiling
photons
generation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002586411A
Other languages
English (en)
Other versions
JP2004521509A5 (ja
JP2004521509A (ja
Inventor
ラッティエル、マクスィム
ベニスティ、アンリ
ベイスビュシュ、クロード
Original Assignee
サントル・ナショナル・ドゥ・ラ・レシェルシュ・サイエンティフィーク−セ・エン・エール・エス−
エコール・ポリテクニク(イーピー)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サントル・ナショナル・ドゥ・ラ・レシェルシュ・サイエンティフィーク−セ・エン・エール・エス−, エコール・ポリテクニク(イーピー) filed Critical サントル・ナショナル・ドゥ・ラ・レシェルシュ・サイエンティフィーク−セ・エン・エール・エス−
Publication of JP2004521509A publication Critical patent/JP2004521509A/ja
Publication of JP2004521509A5 publication Critical patent/JP2004521509A5/ja
Application granted granted Critical
Publication of JP4163004B2 publication Critical patent/JP4163004B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/85Arrangements for extracting light from the devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Description

本発明は、電界発光素子、たとえば電界発光ダイオードに関する。
電界発光ダイオード(すなわちLED)は発光素子であり、特に、それらの低コスト、全体の寸法が小さいこと、信頼性、頑強性および高出力により、ますます使用されている。これらのLEDは、可視スペクトルにおいて発光する場合には、特に、ディスプレイ、照明および信号の分野で、また赤外において発光する場合にはリモートコントロールの分野で用いられる。これらは一般的に(特にIII−V族の)半導体材料からなり、基板上に堆積され、ベースに接合され、2つの電極に接続され、このアセンブリーはエポキシ樹脂ドームに収容される。
これらのLEDの出力を改善するために、最近、これらを積層体の形態で実現することが示唆されており(特に特許文献1参照)、電子および正孔を生成する手段ならびに電子−正孔対をフォトンに変換する手段が、基板上に設けられた下部ミラー(反射性)と、下部ミラーに平行で外部に通じている上部ミラー(半反射性)との間に設けられている。しかし、上部ミラーの面に実質的に垂直な方向に上部ミラーへ向かって発せられるフォトンおよび下部ミラーの面に実質的に垂直な方向に下部ミラーへ向かって発せられた後に上部ミラーへ反射されたフォトンのみが素子の外部へ達することができる。したがって、生成したフォトンの無視できない部分は、素子の外部へ達しない。
米国特許第5405710号明細書
本発明の目的は、この種の電界発光素子のフォトン取り出し出力を改善することにある。
この目的のために、上記で示したタイプの素子を提案する。この素子においては、変換手段ならびに上部および下部ミラー(または第1および第2)が、少なくとも導波伝搬(guided propagation)モードに関連するある選択された波長を示すフォトンをミラー間での閉じ込めること確実にするように配置され、さらに変換手段および生成手段の周辺に配置され、ミラー間に含まれる変換手段および生成手段の少なくとも一部と通じ、少なくとも一部のフォトンを導波モードで取り出す光取り出し手段を含む。
ここで、「選択された波長」とは電界発光素子の発光スペクトルのピーク波長または主波長と理解される。
したがって、ミラー間に閉じ込められ、取り出し手段に達する多数のフォトンは、素子の外部へ伝わることができる。
本発明の他の特徴によれば、取り出し手段は、第1および/または第2のミラーおよび/または生成装置および/または変換装置の少なくとも一部において、回折性の三次元構造の形態で実現され、その寸法は、少なくとも、波動光学の法則に従う導波モードでのフォトンの波長により選択される。
好ましくは、この構造は、実質的に、回折要素を構成する孔またはカラム(これらの寸法は、典型的には、おおよそ導波モードにあるフォトンの波長である)からなるフォトニック結晶またはフォトニック準結晶を規定する。
好ましくは、準結晶は、凸面で実質的に辺がつながった多角形で、それらの辺の各々を単一の隣のものと共有しており、一方で辺のサイズは、実質的に平均の選択値に対しておおよそ+/−15%である。
このタイリングは多くの形態を持つことができ、特に:
それは同等の割合の正方形と正三角形を示すか、または異なる頂点で第1および第2の角度の菱形を示し、その辺はほぼ近似した大きさでありうる;
それは選択された数の正三角形および正方形を含むパターンによる周期化もしくはスタンフリー(Stampfli)膨張、または異なる頂点で第1および第2の角度の菱形によって形成することができる;
それは選択された割合の正三角形と正方形のほぼランダムな分布、または異なる頂点で第1および第2の角度の菱形によって形成することができる。
さらに、タイリングの形状がどのようなものであろうと、それを少し曲げて、生成手段および変換手段を少なくとも部分的に囲んでもよい。
さらに、準結晶のタイリングは、1つまたはいくつかのギャップ(これは構造における1つまたはいくつかの回折要素の不在によって表される)を含んで非晶質タイプの構造を形成してもよい。
本発明のさらに他の特徴によれば、第1のミラーは半反射性であり、生成手段の層と他の材料(たとえば空気または外側のエポキシまたは基板を形成する材料[たとえばガラス、GaP、サファイア、シリコンカーバイドまたはルチルなど]の層との間の界面からなる。
さらに、第2のミラーは、ブラッグ分布ミラーを形成する、その場で成長、堆積または形成された半導体層と酸化物層との積層体によって形成されていることが好ましい。このためには、半導体材料、たとえばシリコン、またはガリウム−、ヒ素−、アルミニウム−、インジウム−、窒素−、リン−およびアンチモン−系の化合物、ならびにこれらの合金(たとえばGaAs,AlAs,GaAlAs,InGaAsおよびA1GaInP)を用いることもできる。酸化物に関しては、特に、SiO2,TiO2,HfO2,Ta25およびAl23を用いることができる。たとえば、非常に反射性のある分布ミラーを得るためには、積層体をGaAsとアルミニウム酸化物(Al23[AlGaAs層の側面酸化によって得られる]に近い化学量論を持つ)の交互層で形成してもよい。これはJ. M. Dallesasse, N. Holonyak Jr, A. R. Stugg, T. A. Richard and N. Elzein, Appll. Phys. Lett., Vol. 57, pp. 2844-2846, 1990に記載されている。その代わりに、非常の反射性の高いミラーをたとえば金のような金属堆積物によって形成してもよい。
好ましい実現化は、分布タイプの非常に反射性の高いミラー(たとえばGaAs/AlOx)と、外部のGaAs/空気界面によって形成される半反射性のミラーとを組み合わせることにある。
別の代替例では、両方のミラーが分布タイプのものでもよい。
ミラーとこれらを含む材料の特性を分ける距離は、好ましくは、変換手段によって発せられるフォトンの波長に対して、共振マイクロキャビティ、特にファブリ−ペロ型のもの、または反共振キャビティを規定するように選択する。
好ましい実施形態においては、変換手段および生成手段の少なくとも一部は、電界発光有機材料たとえば有機ポリマー(共役または非共役)および有機金属錯体、例えばAl23、半導体たとえば特にシリコン、ゲルマニウム、アルミニウム、インジウム、窒素、リン、砒素およびアンチモンならびにこれらの合金からなる群より選択される材料で形成される。
以上で示した本発明に係る素子は、電界発光ダイオードの一部として適用される場合に特に利点がある。
本発明の他の特徴および長所は、以下の詳細な説明および添付の図面を健闘することによって明らかになるであろう。
添付の図面は本質的に確実な性質のものである。したがって、これらは本発明を完成するために用いられるだけでなく、場合によっては、これらはその定義のためにも寄与することができる。
以下の説明においては、図1に示したタイプの電界発光ダイオード(すなわちLED)の一部としての電界発光素子を参照する。
より正確には、図1のダイオードは電界発光素子1を有する従来技術のダイオードであり、この電界発光素子1はカップ状のレフレクター2内に配置され、2つの電力供給ピン3−1および3−2に接続されている。当業者に知られているように、一方のピン3−2は正電位に置かれ他方のピンは負電位になっているか、または逆になっている。
前に示したように、半導体材料によって実現される電界発光素子中において生成されるフォトンの取り出し出力は比較的弱い。半導体材料内で発したフォトンのおおよそ5%が上面から外部へ回収されるであろう。最近(特に米国特許第5405710号明細書を参照のこと)、ルーセントLUCENT社は従来の電界発光素子に対する理想を提唱している。これは、電子−正孔対のフォトンへの変換手段を、ファブリ−ペロ型の共振マイクロキャビティを平らにした2つのミラーの間に配置することにある。上部ミラーに向かって発し、この上部ミラーに対して実質的に垂直な方向に[「臨界角」(当業者に周知である)まで]外部の空気に通じるフォトンは、素子の外部に達し、発光に寄与する。同様に、下部ミラーに向かい、この下部ミラーに対して実質的に垂直な方向に(数度の範囲で)発したフォトンは、上部ミラーの方向へ反射され、外部に達し、発光に寄与する。このことは特に、H. Benisty, H. De Neve and C. Weisbuch, IEEE Journal of Quantum Electronics, vol. 34, pp. 1612-1631, 1998に記載されている。Lausan Federal Polytechnic Schoolも、変換手段とキャリア生成手段との特殊な光学スタッキングに基づく、この種のキャビティの改良を提案しており、これも本発明に対する基本的な構造として役立つであろう。このようなダイオードにより、約30%の出力に到達することが可能である。
換言すれば、電界発光素子の変換手段によって生じたフォトンの約70%は構造の内部で失われる。これらの70%のうち、約20%は下部ミラーが設けられている基板へ向かい、これに吸収される。一方、残りの50%は2つのミラーの間に閉じ込められる。これは、半反射性ミラーが単純な界面からなる場合には上面のちょうど下であり、それ自身がキャリア生成手段の層と素子の外の材料からなり、大部分が導波モードの形態で伝搬し構造のエッジに達し、そこで基板に回折され、吸収される。
したがって、本発明の範囲は、フォトン取り出し手段を備えた電界発光素子を提供することによりこの状況を改善することにあり、ここで図2および図3を参照して説明する。
図2に示した例において、本発明に係る素子は、第1に、下部反射ミラーが接合された基板4を有する。このミラー5の上側は、キャリアたとえば電子を生成するように構成された層6に接合されている。
この層6の上側は電子/正孔対のフォトンへの変換手段に接合されている。これらの変換手段7の上側は、層6のキャリアと別の種類のキャリアたとえば正孔を生成するように構成された第2の層8に接合されている。
キャリア生成層6および8は金属コンタクト9および10に接合され、これらはそれぞれダイオードの負端子3−2および正端子3−1に接続される。代替例は、基板4およびミラー5がキャリアを生成する性質をも持っている場合には、コンタクト9をミラー5または基板4(可能であれば基板4の下面から)に接合することからなる。当業者によく知られているように、コンタクト9および10が選択された反対の極性を示す場合には、キャリア生成層6および8はそれぞれ電子および正孔を生成し、これらは変換手段7で再結合してフォトンを生成する。
好ましくは、変換手段7は、量子井戸構造の形態にあり、その特性はダイオードによって発せられるフォトンが有すべき波長に応じて選択される。
ブラッグミラーGaAlAs層の側面酸化を可能にするように、素子を規定する積層体は、部分的または全体的に、層8から下に基板4にまで延びる1つまたはいくつかの深いトレンチ11によって囲まれている。
図2に示された例においては、コンタクト10(正)は正孔生成層8の上面にあり、一方でコンタクト9(負)は電子生成層6の上面にある。このコンタクト9を形成するには、当業者に公知の蝕刻技術(および/または選択エッチング)の1つにより、変換手段7および正孔生成層8に上部メサ12を規定することによって電子生成層6の一部を露出させる。好ましくは、これらのコンタクトは、金属電極の形態で実現される。また、コンタクト9はメサの全体を囲むことが好ましい。
図2に(例示としてのみ)示すように、メサ12は円形でありうる。この場合、好ましくは、コンタクト9はメサ12を囲むリングの形状に実現される。
もちろん、メサはたとえば三角形、正方形または長方形のように、多くの他の形状を持つことができる。
次に、本発明に係る電界発光素子を実現するように組み合わせる材料例を説明する。
第1に、この素子はガリウム砒素(GaAs)の基板を有し、その上にたとえば電子線エピタキシーにより下部ミラー5が成長している。この例では、ミラーは、初めは交互積層されたGaAsおよびAlGaAsの半導体層の積層体の形状で実現される。その後、トレンチ11からなされる側面酸化により、GaAlAsをAlOxに変え、高反射率のブラッグ分布ミラーを規定する。
電子生成層6は好ましくはnドープトGaAs型の半導体材料で形成される。電子/正孔対の変換手段7(または活性層)は、たとえばInGaAs量子井戸を2つのAlGaAsバリア層で囲んだ形態で実現される。最後に、正孔生成層8は、たとえばpドープトGaAsのような半導体材料で実現される。
この例においては、上部ミラー14は正孔生成層8(pドープトGaAs)と外部の空気との間の上部界面からなる
下部ミラー5および上部ミラー14は、この非限定的な例では、ファブリ−ペロ型の共振電磁波マイクロキャビティを規定し、量子井戸において上部および下部ミラーにほぼ垂直な方向に生成したフォトンは外部へ透過し、他の残りはミラーの間、特に変換手段7の量子井戸を構成する層において導波モードの形態で閉じ込められる。
この変形例においては、上部ミラーおよび下部ミラーは反共振キャビティを規定することができ、変換手段7において生成したフォトンはミラーの間に強制的に残る(実際上、ミラー面に実質的に垂直な方向には全く光が出ない)。
本発明の範囲は、ミラーの間の変換手段7とキャリア生成手段6および8において閉じ込められたフォトンの全てまたは一部を、変換手段およびミラーの特性によって規定される導波モードの形態で回収することにある。この目的のために、本発明は、これから説明する取り出し手段13を提案する。
本発明の光取り出し手段13は、変換手段7およびキャリア生成手段8(好ましくは6も)に通じている。図2に示すように、取り出し手段13は好ましくはキャリア生成手段(層6および8)の少なくとも一部と変換手段7の回折性の三次元構造の形態で実現される。三次元構造13は生成層8の上側でオープンになっていることが製造には便利である。さらに、生成層8に形成される構造の一部は、全体的にまたは少なくとも一部が、コンタクト10と接合する生成層8の残りから分離され、特にフォトン生成ペアの変換に反対に作用しないようにすることが好ましい。このために、構造領域13の直前に、8の生成層全膜厚に(またはこの膜厚の一部のみに)トレンチ15を形成してもよい。
この構造13は回折要素を規定する。したがって、構造の寸法は、波動光学の法則を実証するように選択される。換言すれば、三次元構造13の特徴的な寸法は、典型的には「導波」フォトンの波長のオーダーである。
特に有利な仕方で、構造は近似的に孔または物質カラムからなるフォトニック結晶または準結晶を規定する。これらの孔またはカラムは回折要素を構成し、回折により、導波フォトンの取り出しを可能にする。これらは一般的に、マイクロエレクトロニクスに由来し、当業者によく知られた平面的なリソグラフィック法により形成される。この素子は、まず感光性樹脂で被覆され、局所的に(ポジ型樹脂の場合には、蝕刻する孔の位置で)電子ビームまたは紫外線を受ける。劣化した樹脂は露出した表面から除去され、孔を形成するように、湿式または乾式化学エッチングを受ける。最終結果を得るためには種々の方法があり、それらのいくつかは蝕刻深さを増加させるシリコン型の中間層を必要とするか、または紫外線の局所変調を得るためのホログラフィックネットワークの使用を必要とする。これらの方法は、素子の他の部分、たとえば深いトレンチ11または電極10を実現するために使用することができる。回折構造を形成する他の方法は、特に有機材料に適用され、エンボス、スタンプまたはパンチを必要とする。
フォトニック結晶または準結晶は当業者によく知られたものであるので、それらの機能の仕方は本明細書においては詳細に説明しない。
フォトニック結晶または準結晶は、数々の形状をとりうるタイリングによって規定される。それは6またはそれ以下の対称のレベルを持つ通常のネットワークを規定するタイリングでありうる。ネットワークのパターンは、たとえば正三角形、正方形または六角形である。より一般的には、タイリングはあらゆるタイプの凸面でほぼ結合した多角形からなり、それらの辺の各々を唯一の隣のものと共有し、それらの辺は±15%の範囲内でほぼ同じ大きさである。
しかし、取り出し率をさらに増加させるためには、より複雑なタイリング、すなわち6より高い対称のレベルを持つものを用いることが好ましい。事実、当業者に知られているように、回折はネットワークの法則に支配される。この法則によれば、入射波動ベクトルKiを持つフォトンは、最終的な波動ベクトルKfが下記の関係に従うならば、波数ベクトル空間のベクトルGによって規定されるネットワークによって回折される。
Kf=Ki+G。
さらに、スネル−デカルト(Snell-Descartes)の法則によれば、フォトンの最終波動ベクトルKfは垂直成分Kf⊥と水平成分Kf//に分けることができる。したがって、入射フォトンは実質的に垂直方向へ出射するので、この最終波動ベクトルの水平成分Kf//は非常に小さいことが必要である(さもなければ換言すれば次の関係Ki+G〜0が得られる)。この場合、フォトンは、回折により、それらが導波される平面に実質的に垂直に出射するであろう。
最大の可能なフォトン数を収集することを可能にするように、波数ベクトルネットワークは、したがって、異なるベクトルGで可能な最大数によって、しかし全て実質的にKiのそれに等しい標準によって(非周期的な場合に対応する、その数が無限になろうとすることなく)規定されるべきである。
このような「ネットワーク」は6より高い対称のレベルを示す。以下において提案している一群の実現化においては、これらのネットワークは典型的にはマイクロメーターの、例えば2μmの超周期を持っている。取り出し機能を満足するためには、それらは、幅において、少数の超周期、例えば3〜4の超周期にわたって広がる必要があるだけである。
多くのタイリングがこれらの特性に対応する。例えば、(図3A〜図3Cに示すように)その辺が全て同じサイズである正三角形および正方形から形成されるアルキメデスのタイリングである。他の例は、図3Dに示すように、2種(第1および第2)の菱形(頂点における角度は異なるが、同じサイズの辺を有する)からなるペンローズ(Penrose)のタイリングである。
このようなタイリングは、実質的に等しい(または同等の)割合の正方形と正三角形(図3Aを参照のこと。前記「正方形」のネットワークは単位セルあたり4つの原子をもつ)、または第1および第2の菱形からなる。しかし、それらは選択された数の正三角形と正方形を含むパターンの繰り返し(図3Cおよび図3Dに示すように、前記「正三角形」のネットワークは、単位セルあたりそれぞれ7つおよび8つの原子を含む;これらは、特に、S. David, A. Chelnokov and J. -M. Lourtioz, 「アルキメデス様タイリングを持つ二次元フォトニック結晶により得られる広いバンドギャップ」, Optics letters, vol 25, Issue 14, pp. 1001-1003, July 2000に記載されている)、または第1および第2の菱形で構成してもよい。それらは選択された数の正三角形と正方形を含むパターンからのスタンフリー(Stampfli)膨張(図3Eに示す。また、M. Oxborrow and C. L. Henley, 「ランダム正方形−三角形タイリング:12回対称準結晶のモデル」, Phys. Rev. B, val 48, Issue 10, pp. 6966-6998, 1993に記載されている)、または第1および第2の菱形で構成してもよい。それらは実質的にランダム分布の選択された割合の正三角形と正方形(図3Fに示す)、または第1および第2の菱形で構成してもよい。
この種の構造において、第1および第2の隣接する孔またはカラムは非常に変化できるが、それらの間の「原子間」距離はほぼ等しいままである。
もちろん、孔またはカラムは、選択によっては、タイリングの辺またはそのノードの上に生成してもよい。
そのほか、タイリングの辺のサイズは選択された平均値に実質的に等しいことが好ましい。しかし、このサイズは選択された平均値の近くで約+15%と−15%との間を含む範囲内で可変であってもよい。したがって、図2に示すように、(たとえば)実質的に直角のバンド上に広がるタイリングから始めて、このタイリングを曲げて、特にこれを湾曲させて、環状領域の少なくとも一部または環状領域の全部の上に広がるようにすることができる。
さらに、フォトニック結晶または準結晶は上記で示したタイプのタイリングの形態で実現できるが、回折要素(孔またはカラム)の少なくとも一部を省略して非晶質タイプの構造を形成することもできる(図3Gに示す)。
さらに、キャリア生成層6を通して蝕刻を行い、ミラー5が絶縁性である場合、フォトニック結晶または準結晶を形成する導電性材料は電流のために接続されていなければならず、したがって電流は孔の間またはカラムの下を流れることができる。
図2に示すように、導波フォトンを取り出すためのフォトニック結晶または準結晶は、電子−正孔対の変換によってフォトンが生成する領域の周辺で実現されていることが好ましい。
説明のための例として、ほぼ3に等しい屈折率を持つ材料中で導波される、約1μmの波長λを持つフォトンを取り出すためには、タイリングの原子間距離(λ/n)は約300ナノメーターと400ナノメーターとの間に含まれていなければならない。例えば、径が約150ナノメーターで互いに約350ナノメーターだけ離れた孔を実現することができる。さらに、孔の深さ(またはカラムの高さ)は、変換手段およびキャリア生成手段を形成するのに用いられた層の厚さによって変わり得る。典型的には、これらの回折要素の厚さまたは高さは約数百ナノメーター、たとえば200または300ナノメーターである。
本発明は以上で説明した素子の実施形態(これらは例にすぎない)に限定されず、当業者が請求項の範囲内で考えることができる全ての変形を含む。
事実、素子の構成は少し逆にして、光が生成層を通して出射するようにできる(たとえば転送の場合)。しかし、この場合、取り出し手段は上の層から、必要ならば上部ミラーを通して、蝕刻されるであろう。たとえば、選択された波長で非吸収性の基板を用い、その上に下部半反射性ミラーを持ち、一方で上部ミラーは高度に反射性であってもよい。この素子は、透明基板に移すこともできる。そのほか、ミラーは半導体よりもむしろ金属材料で実現することもできる。したがって、以上で示したもの以外のタイプの半導体材料を異なる波長を得るために用いることができる。たとえば、赤色光を得るためには、AlGaAs合金またはAlGaInP合金、およびGaAs基板上に設けたAlOx分布ミラーを用いることができる。この場合、タイリングの辺は約200〜300nmの長さを持つであろう。しかし、半導体以外の種々の材料、たとえば有機材料たとえば有機ポリマー(共役または非共役)、および有機金属錯体を用いることもできる。
電界発光ダイオードの非常に模式的な断面図。 電界発光ダイオードにおける発光を確実にする、本発明に係る素子の非常に模式的な断面図。 フォトン取り出しを確実にするために、本発明に係る素子において用いることができるフォトニック準結晶のタイリングを示す模式図。 フォトン取り出しを確実にするために、本発明に係る素子において用いることができるフォトニック準結晶のタイリングを示す模式図。 フォトン取り出しを確実にするために、本発明に係る素子において用いることができるフォトニック準結晶のタイリングを示す模式図。 フォトン取り出しを確実にするために、本発明に係る素子において用いることができるフォトニック準結晶のタイリングを示す模式図。 フォトン取り出しを確実にするために、本発明に係る素子において用いることができるフォトニック準結晶のタイリングを示す模式図。 フォトン取り出しを確実にするために、本発明に係る素子において用いることができるフォトニック準結晶のタイリングを示す模式図。 フォトン取り出しを確実にするために、本発明に係る素子において用いることができるフォトニック準結晶のタイリングを示す模式図。

Claims (23)

  1. 基板と、
    前記基板に支持された下部ミラーと、
    前記下部ミラー上に形成された電子生成層と、
    前記電子生成層上に形成された変換層と、
    前記変換層上に形成された正孔生成層と、
    前記正孔生成層上に形成された上部ミラーと
    を有する電界発光素子であって、前記変換層は電子−正孔対をフォトンに変換し、前記下部ミラーおよび上部ミラーは、電界発光素子の発光スペクトルの主波長であって導波モードに関連する選択された波長を示すフォトンの閉じ込めを確実にし、
    さらに前記生成層および変換層の少なくとも一部に通じて前記生成層および変換層から導波モードにあるフォトンの少なくとも一部を取り出す光取り出し手段を有し、前記光取り出し手段は電子−正孔対の変換によってフォトンが生じる領域の周辺に形成された回折性の三次元フォトニック結晶または準結晶であり、前記フォトニック結晶または準結晶は導波モードにあるフォトンの波長に実質的に等しい寸法を有する
    ことを特徴とする電界発光素子。
  2. 前記光取り出し手段は前記変換層および正孔生成層の少なくとも一部に形成されていることを特徴とする請求項1記載の素子。
  3. 前記光取り出し手段は前記電子生成層、変換層および正孔生成層の少なくとも一部に形成されていることを特徴とする請求項1記載の素子。
  4. 前記光取り出し手段は前記電子生成層、変換層、正孔生成層および上部ミラーの少なくとも一部に形成されていることを特徴とする請求項1記載の素子。
  5. 前記光取り出し手段は前記下部ミラー、電子生成層、変換層、正孔生成層および上部ミラーの少なくとも一部に形成されていることを特徴とする請求項1記載の素子。
  6. 前記準結晶は、実質的につながった多角形で、それらの辺の各々を唯一の隣と共有している凸面のタイリングであることを特徴とする請求項1に記載の素子。
  7. 前記タイリングは、実質的に等しい割合の正方形と正三角形、または頂点における角度が異なり実質的に等しいサイズの辺を持つ第1および第2の菱形からなることを特徴とする請求項6に記載の素子。
  8. 前記タイリングは、選択された数の正三角形および正方形を含むパターンの周期化、または頂点における角度が異なり実質的に等しいサイズの辺を持つ第1および第2の菱形からなることを特徴とする請求項6に記載の素子。
  9. 前記タイリングは、選択された数の正三角形および正方形を含むパターンのスタンフリー(Stampfli)膨張、または頂点における角度が異なり実質的に等しいサイズの辺を持つ第1および第2の菱形からなることを特徴とする請求項6に記載の素子。
  10. 前記タイリングは、選択された割合の正三角形および正方形の実質的にランダムな分布、または頂点における角度が異なり実質的に等しいサイズの辺を持つ第1および第2の菱形からなることを特徴とする請求項6に記載の素子。
  11. 前記タイリングは、前記電子生成層、変換層および正孔生成層を少なくとも部分的に囲んでいることを特徴とする請求項6ないし10のいずれか1項に記載の素子。
  12. 前記タイリングは湾曲し環状領域の少なくとも一部の上に広がっていることを特徴とする請求項6に記載の素子。
  13. 前記準結晶は回折要素の少なくとも1つが省略されているタイリングであることを特徴とする請求項6に記載の素子。
  14. 前記上部ミラーは半反射性タイプのものであり、正孔生成層と他の材料の層との間の界面によって形成されていることを特徴とする請求項1に記載の素子。
  15. 前記他の材料は、空気、エポキシおよび基板を形成する材料を含む群から選択されることを特徴とする請求項14に記載の素子。
  16. 前記下部ミラーは、基板上に設けられたブラッグミラータイプの反射ミラーであることを特徴とする請求項1に記載の素子。
  17. 前記電子生成層、変換層および正孔生成層の少なくとも一部は、半導体および有機電界発光材料を含む群より選択される材料からなることを特徴とする請求項1に記載の素子。
  18. 前記有機材料は、共役または非共役の有機ポリマー、および有機金属錯体を含む群より選択されることを特徴とする請求項17に記載の素子。
  19. 前記半導体は、シリコン、ガリウム、アルミニウム、インジウム、窒素、リン、ヒ素およびアンチモン系の化合物、ならびにこれらの合金を含む群より選択されることを特徴とする請求項17に記載の素子。
  20. i)GaAs基板と、前記下部ミラーを形成するGaAsとAlAsの交互層と、生成手段の一部を形成するnドープトGaAs層と、InGaAs中の量子井戸を囲む2つのAlGaAsバリアからなり、前記変換層を形成する活性層と、生成手段の一部および外部の空気と前記上部ミラーを形成するnドープトGaAsとをこの順に積層した積層体と、ii)pドープトGaAs層を正極性にさせる第1の電極コンタクト手段およびnドープトGaAs層を負極性にさせるのに適した第2の電極コンタクト手段とからなることを特徴とする請求項17に記載素子。
  21. 前記上部ミラーおよび下部ミラーは、非対称の共振キャビティ、特にファブリ−ペロ型のものを規定することを特徴とする請求項1に記載の素子。
  22. 前記上部ミラーおよび下部ミラーは、変換層によって発せられるフォトンの波長を持つ反共振キャビティを規定することを特徴とする請求項1に記載の素子。
  23. 請求項1ないし22のいずれか1項の素子を有することを特徴とする電界発光ダイオード。
JP2002586411A 2001-04-26 2002-04-18 光取り出し手段を持つ電界発光素子 Expired - Fee Related JP4163004B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0105652A FR2824228B1 (fr) 2001-04-26 2001-04-26 Dispositif electroluminescent a extracteur de lumiere
PCT/FR2002/001341 WO2002089218A2 (fr) 2001-04-26 2002-04-18 Dispositif electroluminescent a extracteur de lumiere

Publications (3)

Publication Number Publication Date
JP2004521509A JP2004521509A (ja) 2004-07-15
JP2004521509A5 JP2004521509A5 (ja) 2008-07-17
JP4163004B2 true JP4163004B2 (ja) 2008-10-08

Family

ID=8862739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002586411A Expired - Fee Related JP4163004B2 (ja) 2001-04-26 2002-04-18 光取り出し手段を持つ電界発光素子

Country Status (9)

Country Link
US (1) US6987288B2 (ja)
EP (1) EP1382074B1 (ja)
JP (1) JP4163004B2 (ja)
AT (1) ATE488027T1 (ja)
AU (1) AU2002256752A1 (ja)
CA (1) CA2444338C (ja)
DE (1) DE60238245D1 (ja)
FR (1) FR2824228B1 (ja)
WO (1) WO2002089218A2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3956918B2 (ja) 2002-10-03 2007-08-08 日亜化学工業株式会社 発光ダイオード
JP2004172506A (ja) 2002-11-22 2004-06-17 Sony Corp 半導体レーザ素子
JP4610863B2 (ja) * 2003-03-19 2011-01-12 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー フォトニック結晶構造を使用するled効率の改良
US7078735B2 (en) 2003-03-27 2006-07-18 Sanyo Electric Co., Ltd. Light-emitting device and illuminator
JP4263121B2 (ja) * 2003-03-27 2009-05-13 三洋電機株式会社 発光素子および照明装置
US7098589B2 (en) * 2003-04-15 2006-08-29 Luminus Devices, Inc. Light emitting devices with high light collimation
US7083993B2 (en) * 2003-04-15 2006-08-01 Luminus Devices, Inc. Methods of making multi-layer light emitting devices
US7166871B2 (en) * 2003-04-15 2007-01-23 Luminus Devices, Inc. Light emitting systems
US6831302B2 (en) * 2003-04-15 2004-12-14 Luminus Devices, Inc. Light emitting devices with improved extraction efficiency
US7262550B2 (en) * 2003-04-15 2007-08-28 Luminus Devices, Inc. Light emitting diode utilizing a physical pattern
US20050173714A1 (en) * 2004-02-06 2005-08-11 Ho-Shang Lee Lighting system with high and improved extraction efficiency
US7250635B2 (en) * 2004-02-06 2007-07-31 Dicon Fiberoptics, Inc. Light emitting system with high extraction efficency
US7582910B2 (en) * 2005-02-28 2009-09-01 The Regents Of The University Of California High efficiency light emitting diode (LED) with optimized photonic crystal extractor
US7442964B2 (en) 2004-08-04 2008-10-28 Philips Lumileds Lighting Company, Llc Photonic crystal light emitting device with multiple lattices
JP2006059864A (ja) * 2004-08-17 2006-03-02 Yokohama National Univ 発光素子
US7509012B2 (en) * 2004-09-22 2009-03-24 Luxtaltek Corporation Light emitting diode structures
JP4410123B2 (ja) 2005-02-10 2010-02-03 株式会社東芝 有機elディスプレイ
JP2008311687A (ja) * 2005-03-28 2008-12-25 Stanley Electric Co Ltd 自発光デバイス
KR100706796B1 (ko) * 2005-08-19 2007-04-12 삼성전자주식회사 질화물계 탑에미트형 발광소자 및 그 제조 방법
JP4843284B2 (ja) * 2005-09-22 2011-12-21 パナソニック電工株式会社 半導体発光素子およびその製造方法
JP2007088273A (ja) * 2005-09-22 2007-04-05 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
US7717343B2 (en) * 2006-01-12 2010-05-18 Hand Held Products, Inc. High-efficiency illumination in data collection devices
DE102006017573A1 (de) * 2006-04-13 2007-10-18 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
KR100736623B1 (ko) 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
EP2041802B1 (en) 2006-06-23 2013-11-13 LG Electronics Inc. Light emitting diode having vertical topology and method of making the same
JP5168890B2 (ja) * 2006-11-24 2013-03-27 日亜化学工業株式会社 半導体発光素子及び半導体発光素子の製造方法
US8941566B2 (en) * 2007-03-08 2015-01-27 3M Innovative Properties Company Array of luminescent elements
JP5242975B2 (ja) * 2007-09-03 2013-07-24 独立行政法人科学技術振興機構 回折格子型発光ダイオード
JP2009170508A (ja) * 2008-01-11 2009-07-30 Furukawa Electric Co Ltd:The 面発光半導体レーザ及びその製造方法
JP2011523212A (ja) * 2008-06-05 2011-08-04 スリーエム イノベイティブ プロパティズ カンパニー 半導体波長変換器が接合された発光ダイオード
CN102124582B (zh) * 2008-06-26 2013-11-06 3M创新有限公司 半导体光转换构造
WO2009158159A2 (en) * 2008-06-26 2009-12-30 3M Innovative Properties Company Light converting construction
US20110101402A1 (en) * 2008-06-26 2011-05-05 Jun-Ying Zhang Semiconductor light converting construction
WO2009158158A2 (en) * 2008-06-26 2009-12-30 3M Innovative Properties Company Method of fabricating light extractor
KR20100030472A (ko) * 2008-09-10 2010-03-18 삼성전자주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치
KR20120038539A (ko) 2009-07-30 2012-04-23 쓰리엠 이노베이티브 프로퍼티즈 컴파니 픽셀화된 led
JP2011187616A (ja) * 2010-03-08 2011-09-22 Toshiba Corp 半導体発光素子およびその製造方法
DE102014110069A1 (de) * 2014-07-17 2016-01-21 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Strukturierungsmaske und einer Oberflächenstrukturierung
WO2017175201A2 (en) * 2016-04-08 2017-10-12 Novagan Low etendue high brightness light emitting devices
FR3059788B1 (fr) 2016-12-02 2019-01-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diode electroluminescente a extraction augmentee
FR3059787B1 (fr) * 2016-12-02 2019-01-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diode electroluminescente a extraction augmentee

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5405710A (en) 1993-11-22 1995-04-11 At&T Corp. Article comprising microcavity light sources
US5955749A (en) * 1996-12-02 1999-09-21 Massachusetts Institute Of Technology Light emitting device utilizing a periodic dielectric structure
EP1371120B1 (en) * 2001-03-09 2013-05-08 Alight Photonics ApS Mode control using transversal bandgap structure in vcsels

Also Published As

Publication number Publication date
CA2444338A1 (fr) 2002-11-07
DE60238245D1 (de) 2010-12-23
AU2002256752A1 (en) 2002-11-11
US20040141333A1 (en) 2004-07-22
US6987288B2 (en) 2006-01-17
JP2004521509A (ja) 2004-07-15
EP1382074B1 (fr) 2010-11-10
EP1382074A2 (fr) 2004-01-21
FR2824228B1 (fr) 2003-08-01
FR2824228A1 (fr) 2002-10-31
WO2002089218A3 (fr) 2003-01-09
WO2002089218A2 (fr) 2002-11-07
ATE488027T1 (de) 2010-11-15
CA2444338C (fr) 2012-10-30

Similar Documents

Publication Publication Date Title
JP4163004B2 (ja) 光取り出し手段を持つ電界発光素子
JP2004521509A5 (ja)
US5966399A (en) Vertical cavity surface emitting laser with integrated diffractive lens and method of fabrication
US8492863B2 (en) Optical modulator
US10361250B2 (en) Active optical device enabled by dielectric metamaterials
US8410503B2 (en) Light emitting devices
JP4866108B2 (ja) 単一光子発生デバイス、単一光子検出デバイス及び光量子ゲート
JP2006157024A (ja) 発光半導体素子
US10033158B1 (en) Semiconductor laser, laser assembly and method of making a semiconductor laser
KR102518449B1 (ko) 유전체 dbr을 갖는 인듐 인화물 vcsel
CN108879319B (zh) 半导体元件
US20150010034A1 (en) Short cavity surface emitting laser with double high contrast gratings with and without airgap
CN109088308A (zh) 具有高调制速度的垂直腔面发射激光器
KR20070075337A (ko) 면발광형 반도체 레이저
TW202015254A (zh) 具有光提取強化之利用內部色彩轉換之發光二極體
JP3219823B2 (ja) 半導体発光素子
JP7242552B2 (ja) 垂直共振器型面発光レーザ素子の製造方法
TW202032811A (zh) 深紫外led裝置及其製造方法
TWI645637B (zh) 面射型雷射裝置及其製造方法
CN111129953B (zh) 一种激光器及其制造方法及激光器阵列
CN216288494U (zh) 深紫外发光二极管
JP2023094519A (ja) 光子源及び光子源を作製する方法
TW202335389A (zh) 半導體雷射

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080325

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080401

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080425

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080507

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20080526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4163004

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees