JP2023094519A - 光子源及び光子源を作製する方法 - Google Patents

Abstract

【課題】子ドットを使用するいくつかの光子源は、単一の光子放出体又は量子光源として使用される。単一の光子放出体は、単一の光子を放出するために使用され、量子光源は、単一の光子、もつれた光子又は多数の光子を放出することができ、多数の光子は、単一の光子の精度に制御される。【解決手段】光子源であって、量子ドットと、光キャビティとを備え、光キャビティは、回折ブラッグ格子「ＤＢＧ」と平面反射層とを備え、ＤＢＧは、中央ディスクを囲む複数の同心反射リングと、中央ディスクから複数の同心リングにわたって伸長する少なくとも１つの導電トラックとを備え、量子ドットは、中央ディスク内に設けられ、平面反射層は、ＤＢＧの対向する側から優先的に放出される光をもたらすようにＤＢＧの一方に設けられる。【選択図】図１Ｂ

Description

ここで説明する実施形態は、光子源及び光子源を作製する方法に関する。

光子源は、非常に多くの異なる使用に必要とされている。量子ドットを使用するいくつかの光子源は、単一の光子放出体又は量子光源として使用される。単一の光子放出体は、単一の光子を放出するために使用され、量子光源は、単一の光子、もつれた光子又は多数の光子を放出することができ、多数の光子は、単一の光子の精度に制御される。

このような単一の光子源及び量子光源は、量子ＲＥＤ、量子ＲＥＤモジュール、量子鍵配送（ＱＫＤ）及び量子通信システム：量子中継器、量子リピーター等のようなコンポーネントのために使用されることができる。

図１Ａは、実施形態にしたがう光子源の層状構造の断面である。 図１Ｂは、実施形態にしたがう光子源の層状構造の平面図である。 図１Ｃは、量子ドットの簡略化されたバンドダイヤグラムである。 図２Ａは、実施形態にしたがう、ＩｎＰ系における、光子源の層状構造を形成するための製造ステップである。 図２Ｂは、実施形態にしたがう、ＩｎＰ系における、光子源の層状構造を形成するための製造ステップである。 図２Ｃは、実施形態にしたがう、ＩｎＰ系における、光子源の層状構造を形成するための製造ステップである。 図２Ｄは、実施形態にしたがう、ＩｎＰ系における、光子源の層状構造を形成するための製造ステップである。 図２Ｅは、実施形態にしたがう、ＩｎＰ系における、光子源の層状構造を形成するための製造ステップである。 図２Ｆは、実施形態にしたがう、ＩｎＰ系における、光子源の層状構造を形成するための製造ステップである。 図３Ａは、実施形態にしたがう、ＧａＡｓ系における、光子源の層状構造を形成するための製造ステップである。 図３Ｂは、実施形態にしたがう、ＧａＡｓ系における、光子源の層状構造を形成するための製造ステップである。 図３Ｃは、実施形態にしたがう、ＧａＡｓ系における、光子源の層状構造を形成するための製造ステップである。 図３Ｄは、実施形態にしたがう、ＧａＡｓ系における、光子源の層状構造を形成するための製造ステップである。 図３Ｅは、実施形態にしたがう、ＧａＡｓ系における、光子源の層状構造を形成するための製造ステップである。 図３Ｆは、実施形態にしたがう、ＧａＡｓ系における、光子源の層状構造を形成するための製造ステップである。 図４Ａは、図２Ｆの層状構造をパターン化するための製造ステップである。 図４Ｂは、図２Ｆの層状構造をパターン化するための製造ステップである。 図４Ｃは、図２Ｆの層状構造をパターン化するための製造ステップである。 図４Ｄは、図２Ｆの層状構造をパターン化するための製造ステップである。 図４Ｅは、図２Ｆの層状構造をパターン化するための製造ステップである。 図４Ｆは、図２Ｆの層状構造をパターン化するための製造ステップである。 図４Ｇは、図２Ｆの層状構造をパターン化するための製造ステップである。 図４Ｈは、図２Ｆの層状構造をパターン化するための製造ステップである。 図４Ｉは、図２Ｆの層状構造をパターン化するための製造ステップである。 図４Ｊは、図２Ｆの層状構造をパターン化するための製造ステップである。 図４Ｋは、図２Ｆの層状構造をパターン化するための製造ステップである。 図４Ｌは、図２Ｆの層状構造をパターン化するための製造ステップである。 図４Ｍは、図２Ｆの層状構造をパターン化するための製造ステップである。 図５Ａは、図３Ｆの層状構造をパターン化するための製造ステップである。 図５Ｂは、図３Ｆの層状構造をパターン化するための製造ステップである。 図５Ｃは、図３Ｆの層状構造をパターン化するための製造ステップである。 図５Ｄは、図３Ｆの層状構造をパターン化するための製造ステップである。 図５Ｅは、図３Ｆの層状構造をパターン化するための製造ステップである。 図５Ｆは、図３Ｆの層状構造をパターン化するための製造ステップである。 図５Ｇは、図３Ｆの層状構造をパターン化するための製造ステップである。 図５Ｈは、図３Ｆの層状構造をパターン化するための製造ステップである。 図５Ｉは、図３Ｆの層状構造をパターン化するための製造ステップである。 図５Ｊは、図３Ｆの層状構造をパターン化するための製造ステップである。 図５Ｋは、図３Ｆの層状構造をパターン化するための製造ステップである。 図５Ｌは、図３Ｆの層状構造をパターン化するための製造ステップである。 図５Ｍは、図３Ｆの層状構造をパターン化するための製造ステップである。 図６Ａは、２つの異なる偏向に対する波長に対してのパーセル係数のプロットであり、挿入は、対応する放出プロフィールを示す。 図６Ｂは、２つの異なる偏向に対する波長に対してのパーセル係数のプロットであり、挿入は、対応する放出プロフィールを示す。 図６Ｃは、ブリッジの幅の５つの異なる値に対する波長の関数として、パーセル係数及びＮＡ＝０．６５のＤＣＥのプロットを示している。 図６Ｄは、ＩｎＰ層の５つの異なる値に対する波長の関数として、パーセル係数及びＮＡ＝０．６５のＤＣＥの値のプロットを示している。 図７Ａは、ブリッジの異なる構成を有する実施形態にしたがう光子源の平面図を示している。 図７Ｂは、ブリッジの異なる構成を有する実施形態にしたがう光子源の平面図を示している。 図７Ｃは、ブリッジの異なる構成を有する実施形態にしたがう光子源の平面図を示している。 図８Ａは、ファイバに結合された実施形態にしたがう、光子源の概略的な断面である。 図８Ｂは、４つの異なるタイプの商用単一モードファイバに対して光子源の上面とファイバとの間の距離ｚの関数として、シミュレートされたモード結合効率（ＭＣＥ）を示すプロットである。 図８Ｃは、異なるファイバ範囲における、Ｎｕｆｅｒｎ ＵＨＮＡ４ファイバのモードプロフィール（実線）と、ｘ及びｙ軸に沿ったＣＢＧからの近傍界放出の空間プロフィール（破線）を示している。 図８Ｄは、トレンチの異なる幅ｗに対する波長の関数として、ＵＨＮＡ４ ＳＭファイバへのシミュ―レートされたモード結合効率（ＭＣＥ）を示している。 図９は、同じチップのパターン化されていないエリア上に記録されたマイクロＰＬ信号と比較して、ＧａＡｓハイブリッド円形ブラッグ反射器に組み込まれたＱＤからのフォトルミネセンス（ＰＬ）信号を示すプロットである。

実施形態において、光子源が設けられ、光子源は、量子ドットと、光キャビティとを備え、光キャビティは、回折ブラッグ格子「ＤＢＧ」と、平面反射層とを備え、ＤＢＧは、中央ディスクを囲む複数の同心反射リングと、中央ディスクから複数の同心リングにわたって伸長する少なくとも１つの導電トラックとを備え、量子ドットは、中央ディスク内に設けられ、平面反射層は、光をＤＢＧの対向する側から優先的に放出させるようにＤＢＧの一方に設けられる。

上記光子源は、サブポワソン光子源を提供し、導電トラックは、電界を適合することを可能にする。さらに、規定された構成は、広い波長範囲にわたって抽出効率を向上させる、パーセル増強を生じさせることを可能にする。

実施形態において、光子源は、半導体光子源である。ＤＢＧは、複数の同心リングが楕円である、楕円ブラッグ格子であってもよい。楕円は、円形ブラッグ格子ＣＢＧが提供されるように円形であってもよい。

実施形態において、平面反射層は、金属反射層である。さらなる実施形態において、平面反射層は、分布ブラッグ反射器（ＤＢＲ）のような誘電ミラーによって提供される。しかしながら、金属ミラーは、半導体分布ブラッグ反射器と比較して、広い範囲の波長及び入射角からの高い反射性を補償する。

以下の説明は、円形ブラッグ格子に言及する。しかしながら、他のタイプの楕円ブラッグ格子又は同心リングを有する他の構造を使用できる。

さらなる実施形態において、量子ドットは、半導体層に設けられ、誘電体スペーサ層が量子ドットと平面反射層との間に設けられる。実施形態において、誘電体スペーサ層は、半導体が重なるより低い屈折率を有する。誘電体スペーサ層は、直接半導体／金属界面において起こるプラズモン効果を回避するように機能し、ＱＤとミラーとの間に適切な距離があることを確実にする。したがって、この層の厚さは、使用可能な波長及び材料系のために最適化される。

誘電体スペーサの提供は、以下で説明する後の製造ステップを実行するとき、層がエッチング停止として使用されることを可能にする。

複数の反射リングは、複数のトレンチを備えていてもよい。実施形態において、少なくとも２つの同心リングがあってもよい。同心リングの機能は、中央ディスク内の電界に集中させることである。したがって、より多くのリング、例えば、５から５０又は更に多くが可能である。

実施形態において、トレンチの幅は、≧５０ｎｍ及び≦６００ｎｍである。約λのトレンチ間の分離において、λは、量子ドットの効率的な放出波長である。誤解を避けるために記すと、実施形態において、分離は、２つのトレンチ間の半導体の部分である。

実施形態において、量子ドットは、ドープされていない又は真性半導体層に設けられ、ドープされていない半導体層は、ｐドープ半導体層とｎドープ半導体層との間に設けられ、トレンチはドープされていない半導体層、ｐドープ半導体層、及びｎドープ半導体層を通して伸長し、半導体層のブリッジによって提供される少なくとも１つの導電トラックは、ｎドープ半導体材料及び／又はｐドープ半導体材料のうちの少なくとも１つを備えている。

上記の構成は、量子ドットが放射を放出することを可能にする量子ドットにわたって電界が印加されることを可能にする。電界は、中央ディスク下に設けられるｎドープ半導体層とｐドープ半導体層とに接触することによって印加されることができる。中央ディスク内のｎドープ及びｐドープ層への接触は、ブリッジを介して達成できる。

実施形態において、トレンチはエッチングされたトレンチであり、半導体材料のブリッジは、エッチングされていない領域である。これは、ＣＢＲにわたって伸長するようにｎ型領域及びｐ型領域を可能にする。ｎ型又はｐ型領域のうちの１つをブリッジから除去することが可能である。例えば、ｎ型層を有し、ｐ型層は有さない第１のブリッジと、ｎ型及びｐ型層の両方、又はｐ型層のみを有する第２のブリッジがある、２つのブリッジを有する構成が提供されてもよい。第１のブリッジがｐ型層を備え、ｎ型層はなく、第２のブリッジがｐ型とｎ型の両方、又はｎ型のみを備える、代替構成も可能である。

実施形態において、トレンチは、誘電体スペーサ層に伸長し、誘電体スペーサ層は、エッチング停止層として機能する。これは、製造を容易にする。

実施形態において、ｎ型接触はｎ型ドープ層に設けられ、ｐ型接触は、最外部の同心リングの縁又は縁の外側の、ｐ型ドープ層に設けられる。これは、ＣＢＲの特性に影響を及ぼす接触金属化なく接触を行うことを可能にする。

実施形態において、前記中央ディスクから放射状に伸長する複数のブリッジがある。しかしながら、前記単一のブリッジを使用して、ｎ型層とｐ型層になされた独立した接触がある、単一のブリッジがあることも可能である。実施形態において、複数のブリッジがあり、ブリッジは中央ディスクの周りを回転して対照的に配置される。

ブリッジの幅は、少なくとも１５０ｎｍであってもよく、多くて５００ｎｍである。トレンチの幅は、少なくとも５０ｎｍであってもよく、多くて６００ｎｍである。

実施形態において、ブリッジの幅は、同心リングの径方向に沿って接触する。ブリッジは、ＣＢＲによって提供される閉じ込めに否定的に影響を及ぼすかもしれない、ＣＢＲのリングによってもたらされる反射に加えて、光場の反射をもたらす。実施形態において、ブリッジの寸法はこれらが設計値に一致しているかどうかを容易に確かめることができることから、一定の幅を有するブリッジの提供は、より良好な品質制御を可能にする。ブリッジの幅が一定である場合、構造に沿ってオフセットもバリエーションもないと確認することがより容易になる。

実施形態において、パーセル係数が＞３であるように、光子源が設けられる。さらなる実施形態において、高波長領域＞５ｎｍにわたって、光子抽出効率は＞４０％である。

上記は、以下のうちの１つ以上を備える光子源によって達成できる：
－波長範囲７００－２０００ｎｍにおいて放出される複数の量子ドット
－厚さλ／４から２*λの半導体層内、ここで、λは層内の効果的な波長の放出である
－λ／２から５*λの間の直径を有する中央メサ
－幅＞５０ｎｍ及び＜１０００ｎｍの前記半導体層内の一連の２つ以上の同心トレンチ
－ここで、前記トレンチは、中央メサを接続する１つ以上の半導体ブリッジによってさえぎられる
－屈折率が前記半導体層よりも低い、上記の下にある及び上記と接触する誘電体スペーサ層
－上記の下にある及び上記と接触する反射層

上記システムは、多くの異なる材料系で使用されることができる。ＧａＡｓ又はＩｎＰ材料系は、１２５０ｎｍから１５６０ｎｍ、例えば約１３１０ｎｍと１５５０ｎｍのような、商業的に有益な波長範囲を有する量子ドットの形成を可能にする。実施形態において、１３１０ｎｍと１５５０ｎｍの値は、１０％のエラーで、さらなる実施形態では５％のエラーで、おおよその値で提供される。

またさらなる実施形態では、量子ドットから放出される放射を収集するように位置付けられた光ファイバが設けられる。

さらなる実施形態では、光子源を作製する方法は、以下を備える方法が提供される：
第１の基板に横たわる犠牲層を形成することと、
犠牲層に横たわる第１のドープ半導体層を形成することと、
第１のドープ半導体層に横たわる量子ドットを備えるドープされていない半導体層を形成することと、
ドープされていない半導体層に横たわる第２のドープ半導体を形成することと、第２のドープ半導体層は、第１のドープ半導体層に対向する両極性型を有し、
第２のドープ半導体層に横たわる誘電体層を形成することと、
誘電体層に横たわる金属層を形成することと、
第２の基板に横たわる金属層を形成することと、
接合された構造を形成するために、第１の基板に横たわる金属層を前記第２の基板に横たわる金属層にフリップチップボンディングすることと、
接合された構造から第１の基板と犠牲層とを除去することと、
犠牲層を除去するステップによって露光する面上に中央ディスクを囲む同心リングのパターンを形成することと、前記パターンはまた、中央ディスクから径方向に伸長する少なくとも１つのブリッジを備え、パターンはエッチングによって形成され、
２つのドープされた半導体層への接触を形成することとを含む。

実施形態において、パターンは、誘電体層にまで下がってエッチングされる。さらなる実施形態において、接触は、ドープ半導体層に形成され、接触は、外側同心リングの端に形成される。

用語「フリップチップ」は上記で使用され、「チップ」は、全ウエハを含む、任意のサイズの半導体片を意味することができることを理解すべきである。

また更なる実施形態において、接触は、パターンをエッチングする前に形成される。

図１Ａは、実施形態にしたがう、光子源の断面の概略図であり、図１Ｂは、実施形態にしたがう、光子源の平面図である。

光子源１は、４００ｎｍの厚さのＩｎＰスラブ２０３において成長した量子ドット（ＱＤ）２０１を備えている。スラブは、２つの５０ｎｍの厚さのドープ層、ｎドープ層２０５とｐドープ層２０６とを含む。Ｎドープ層２０５は、Ｓｉによるｎ型ドープである一方、ｐドープ層２０６は、Ｚｎによるｐ型ドープである。

本実施形態では、ｐドープ層２０６の厚さは５０ｎｍになるように設計されているが、実際の層の厚さは、高温におけるＩｎＰへのＺｎ拡散により、より大きい。

ＳｉＯ_２２０７の絶縁層は、ブロードバンドバックサイドＡｕミラー２０９からスラブの底を分離し、エッチングプロセスの間、停止層として機能する。ミラー２０９は、光キャビティを規定するために使用されるミラーとして機能する。

ミラー２０９は、ＩｎＰキャリアウエハ２１１上に位置する。しかしながら、キャリアウエハは、異なる材料、例えば、Ｓｉであてもよい。サンプルがＧａＡｓで作製される場合、ＧａＡｓウエハ又はＳｉウエハを使用できる。

図１Ｂは、光子源の平面図である。図１Ａ及び１Ｂを参照して説明される光子源は、テレコムＣバンドで動作するように設計されている。光子源１の上面には、円形ブラッグ格子（ＣＢＧ）がある。円形ブラッグ格子（ＣＢＧ）は、量子ドット（ＱＤ）で中央メサの周りを半導体スラブにおいてエッチングされた同心のトレンチのセットからなる。光学又は電気ポンプ下で、ＱＤは全内面反射によって大部分が閉じ込められ、したがって、半導体スラブにガイドされる、単一の光子を放出することができる。

光子がスラブ中を伝搬するとき、トレンチにおける屈折率対比は、中央メサにおいて局所化される空洞共振につながる、強い面内の反射をもたらす。その一方で、面内放出の一部は、同心のリングによって垂直に向けられ、これは、二次ブラッグ条件を満たす。

放出される光子の半分は基板において分散することから、デバイスは、絶縁酸化被膜２０７によってＣＢＧから分離されたバックサイドブロードバンドミラーを含む。酸化被膜の厚さが適切に設計される場合、基板に漏れる光子の大部分は、Ａｕ又はＡｇから形成されてもよく、上方に向けられるミラー２０９から効果的に反射され、対物レンズ又はこれに類するものによって、高い効率性で、明るい放出を収集できる。

この実施形態では、ＣＢＧは、ＩｎＰスラブにおいてエッチングされる４つの同心トレンチを備えている。同心トレンチ２１３は、エッチングされない中央ディスクを囲む。

トレンチ２１３は、金属接触が置かれるデバイスの外側に配置された（この図面では縮尺通りではない）４つのＩｎＰメサ２１７に中央ディスクを接続する、幅ｗ_ｂの４つの半導体ブリッジ２１５によってさえぎられる。（２１９）は、ｎ－ＩｎＰへの金属接触であり、（２２１）はｐ型接触である。両方の接触は、ＰｄＧｅＰｔＡｕでできている。

層厚さのわずかな調節により、近赤外又はテレコムＯバンドで動作するデバイスを取得するために、上記の設計は、ＧａＡｓ材料系に移されることができる。このケースでは、ｐ型層はＣでドープされ、ｎ型接触はＰｄＧｅＰｔＡｕでできており、ｐ型接触はＣｒＡｕ又はＴｉＡｕでできている。

上記デバイス設計のシミュレーションを以下に示す。

上記表は、図１Ａ及び１Ｂを参照して説明したデバイス設計からシミュレートされた結果を示している。表は、材料系、動作波長、パーセル係数Ｆ_ｐ、空洞モードの帯域幅（ＦＷＨＭ）、及び特定の開口数（ＮＡ）で収集に成功したわずかに生成された光子を特定している。上記のデバイスは、適度なパーセル増強と広範囲の高抽出効率を電界制御と組み合わせることに留意すべきである。

図２Ａから図２Ｆを参照して、製造プロセスを以下に説明する。ここで示すプロセスは、いわゆる「フリップチップ」方法であるが、他の方法を使用できる。「チップ」は、全ウエハを含む、任意のサイズの半導体片を意味することができることに留意すべきである。

網羅性のために、図１Ｃは、図１Ａ及び１Ｂの光子源において使用されることができ、動作を説明するために使用されるタイプの量子ドットのエネルギーレベルダイヤグラムを示している。

量子ドット（ＱＤ）は、エネルギーレベルの量子化が生じるように、低減されたボリューム内に荷電粒子を閉じ込める能力を有する小さな構造である。

（ＣＢＧに含まれるＩｎＡｓ／ＩｎＰ又はＩｎＡｓ／ＧａＡｓ ＱＤのような）半導体量子ドットにおいて、この効果は、高バンドギャップマトリックスにおいて小バンドギャップ半導体を組み込み、したがって、電子及び正孔を捕まえるポテンシャル井戸を作成することによって達成できる。結果として、ドットは、導電帯及び価電子帯に少数の離散準位を含み、それらのそれぞれには、対向するスピンの２つの電子又は正孔が存在することができる。ＱＤ内の電子正孔対の閉じ込めは、クローン相互作用を通して結合され、エキシトン（ｘ）状態と一般的に呼ばれる一方で、同じドットにおける２つのエキシトンは、まとめてバイエキシトン（ｘｘ）と呼ばれる。

これらの閉じ込める能力により、量子ドットは、単一の光子を発生させるために活用できる。実際に、荷電担体の注入後、ｘｘ励起状態は、放射カスケードで自然に減衰し、まず、電子のうちの１つは正孔のうちの１つと再結合し、バイエキシトン光子を発生させる。これは、ドットをｘ状態のままにし、これは、結果として第２の光子（エキシトン光子）を発生させる基底状態に減衰する。

図１Ｃは、簡略化されたダイヤグラムであり、実際に、ｘ状態のレベルは、電子及び正孔スピンに依存して、２つの光学的にアクティブな状態ｘ_１及びｘ_２に分割される。２つのエキシトンスピン状態間にエネルギー差が存在してもよい。２つのｘ状態の存在は、２つの減衰経路を提供し、一方はｘｘからｘ_１へ、そして接地へ、他方はｘｘからｘ_２へ、そして接地へである。これは、これらの経路の重ね合わせにおいて、システムが光子を放出することを可能にし、偏光もつれ光子の発生につながる。

キャリア間のクローン相互作用の結果として、ｘ及びｘｘ光子の波長は、数ナノメートルだけ異なり、したがって、これらは、低温分光法を使用して、２つの別個の個々のスペクトル線として観測されることができる。さらに、発光スペクトルは、典型的に、代替電荷構成から生じるいくつかのさらなる線を表示する。量子ドットにおいて他の放出状態、例えば、１対の電子と単一の正孔からなる負の電荷を持ったエキシトンを励起することも可能であり、これは、中性エキシトン及びバイエキシトンのものとは異なる波長で単一の光子を放出し、量子ドットに電子を残す。

図１Ａ及び１Ｂのデバイスにおいて、ＱＤによって放出された光子は、大部分は半導体界面における全内面反射によって閉じ込められ、したがって、面内にガイドされる。光子がスラブ中に伝搬し、格子に達するとき、トレンチにおける屈折率対比は、強い面内反射をもたらし、中央メサにおいて局所化される空洞共振につながる。その一方で、面内放出の一部は、同心リングによって垂直に向けられ、これは、二次ブラッグ条件を満たす。

放出された光子の半分は基板において分散されることから、デバイスは、絶縁酸化被膜によってＣＢＧから分離されたバックサイドブロードバンドミラーを含む。酸化被膜の厚さが適切に設計される場合、基板に漏れる光子の大部分は、ゴールドミラーから効果的に反射され、上方に向け直されることができ、明るい放出は、対物レンズにより高い効率性で収集されることができ、又は光ファイバに直接結合されることができる。酸化被膜の厚さを変化させることは、格子によって上方に向けられる光子とミラーによって反射される光子との間の光学経路差に影響を与え、したがって、それは放出パターンとデバイスの帯域幅に直接影響を及ぼす。

スペクトルフィルタリングの後、外部システムは、量子通信及び量子コンピューティングの対するリソースとして、デバイスから収集された単一の光子を使用してもよい。

再結合カスケードをトリガするために、図１Ａ及び１Ｂに組み込まれたＱＤには、荷電担体が存在する。これは、光学又は電気注入を使用して、達成できる。

光学励起電子は、ＣＷ又はパルス化されたレーザー源によって発生した光子でＱＤを照らすことにより、価電子帯から導電帯に励起される。レーザー源の光子エネルギーに依存して、３つの異なるスキームを区別できる：
・上記バンド励起 ポンピングレーザーのエネルギーがバルク材バンドギャップよりも高いとき。このスキームでは、電子及び正孔は、バリア材料のバンド端上で励起され、ＱＤによって捕捉され、これらは、フォノン相互作用を介してこれらのエネルギーをより低くし、結果として放射状態及び再結合に達する。
・準共鳴励起 ポンピングレーザーのエネルギーがＱＤ内の高次状態間のエネルギー差、又はＬＯフォノン共鳴のエネルギーに一致する場合。
・共鳴励起 到来光子エネルギーが所定の光学遷移と共鳴してオンにされるとき。共鳴励起下で放出される光は、共鳴蛍光（ＲＦ）として知られている。励起波長は、放出波長と同じであることから、この技術は、ポンプレーザーの最適化された抑制を必要とする。

１Ａ及び１Ｂのデバイスは、ｐｉｎ構造の真性領域において成長したＱＤを有する、ドープ層を含むことから、外部電圧を印加し、したがって、デバイスを通して流れる電流を生成することにより、励起された状態を作り出すことも可能である。

特に、短い電気パルスは、高電圧と低電圧との間で交互に印加できる。ＩｎＰ材料系について、適切な高電圧は、約１００ｐｓＦＷＨＭのパルス幅で、～１．５Ｖ及び～０．５Ｖである。高電圧フェーズの間、単一の電子及び正孔はＱＤを通過する電流から捕捉される一方で、オフフェーズの間、これらは単一の光子を放出するように再結合される。

実験的応用について、ＱＤの放出波長を修正することが必要であるかもしれない。図１Ａ及び１Ｂのデバイスは、以下の同調スキームと互換性がある：
・温度同調 数十度Ｋまで温度を増加させるために放出波長が赤方偏移される。
・電界同調 デバイスにわたる電圧の印加により発生した電界は、量子閉じ込めシュタルク効果のおかげで放出波長を修正することができる。

図２Ａにおいて、４００ｎｍ厚のＩｎＰスラブ３０４が、第１の基板と呼ばれる従来のＩｎＰ（００１）基板３０１上で有機金属気相成長法ＭＯＶＰＥによって成長する。スラブは、分子線エピタキシー（ＭＢＥ）又は有機金属化学気相成長法ＭＯＶＰＥによっても成長する。ス９００ｎｍ ＡｌＩｎＧａＡｓ又はＩｎＧａＡｓＰ犠牲層３０３は、ＩｎＰ層を形成する前に、第１の基板上に形成される。

ＩｎＰスラブは、犠牲層に横たわって形成される第１のドープＩｎＰ層を備えている。ＩｎＰスラブは、第１のドープＩｎＰ層、第１のドープＩｎＰ層に横たわって形成される中央ＩｎＰ領域、中央領域にわたって第２のドープＩｎＰ層を備えている。

量子ドットは、中央領域で形成される。デバイスは、有機金属気相成長法（ＭＯＶＰＥ）によって成長するＩｎＡｓ＼ＩｎＰ ＱＤを含む。ＱＤは、異なる技術を使用して形成されることができる：
１）Stranski-Krastanov（ＳＫ）モードは、異なる半導体間の格子不一致に依存する。この成長モードにおいて、Ａｓ及びＩｎフラックスは、同時に基板に供給される。最初に、成長は２次元であり、著しくひずんだＩｎＡｓ湿潤層が形成される。ＩｎＡｓとＩｎｐ基板との間に格子不一致によってもたらされるひずみは、湿潤層の厚さで増加する。臨界厚さの後、成長停止は、均一であり、表面張力を最少化するためにＱＤアイランドは形成することを開始する。
２）一方、液滴エピタキシー（ＤＥ）は、ＱＤ形成の間、ひずみに依存しない。代わりに、Ｉｎ及びＡｓフラックスは、ＳＫ ＱＤと比較してより低い温度で別々に供給される。
最初に、ＩｎのようなグループＩＩＩ金属元素が基板面上に配置され、ナノメートルサイズの液滴の自発的形成につながる。この段階では、基板の温度、又はユニットエリア毎に配置された材料の総量のいずれかを変更することにより、液滴濃度とサイズを制御することが可能である。一旦このステップが完了すると、金属源は閉じられ、Ａｓのような所望の非金属グループＶ元素の放射により、金属液滴の結晶化による成長が継続する。

この第２のステップの間、各単一の金属液滴は１つのナノ構造の開始点となり、この形状及びトポロジーは、プロセスのパラメータを変化させることによって制御できる。

層の厚さ及び細かい特徴のわずかな調整により、設計は、テレコムＯバンド又は赤外線波長範囲に移すことができ、ＩｎＡｓ／ＧａＡｓ ＱＤで動作できることに留意すべきである。このケースでは、サンプルは、分子線エピタキシー（ＭＢＥ）によって成長でき、ＱＤは、ＳＫ又はＤＥモードのいずれかで形成されることができる。

他の技術も、ドット、例えば、局所液滴エッチング（ＬＤＥ）を形成するために使用できる。

ＳｉＯ_２の２８０ｎｍ層３０５は、プラズマ化学気相成長法（ＰＥＣＶＤ）を使用してスラブの最上部に配置される。

図２Ｂにおいて、３００ｎｍのＡｕ３０７が、ＳｉＯ２層３０５の上、及び第２の基板、ＩｎＰ（００１）キャリアウエハ３０９の上の両方でスパッタされる。

図２Ｃにおいて、第１の基板及び層が、熱圧着Ａｕ－Ａｕボンディングを使用して、第２の基板にフリップされ、接合される。図２Ｄにおいて、オリジナルのＩｎＰ基板の大部分が機械ラッピング及び研磨により除去され、おおよそ２５μmの残余厚さ３１１を残す。

図２Ｅにおいて、犠牲層を選択的にエッチングするために、比１：１：８のＨ_２ＳＯ_４：Ｈ_２Ｏ_２Ｈ_２Ｏの溶液が使用され、残余ＩｎＰ第１基板を除去する。図２Ｆにおいて、最終構造が、デバイス製造のためのチップ内で劈開される。上記技術がＩｎＰ系に適合される。

図３Ａから３Ｂは、ＧａＡｓベースの系統に対するフリップチップ方法を示している。

図３Ａにおいて、第１の構造が形成され、第１の構造は、従来のＧａＡｓ（００１） 基板４０１である第１の基板に横たわって形成され、接触する、２００ｎｍ Ａｌ_０８Ｇａ_０２Ａｓ犠牲層４０３を備えている。犠牲層４０３は、分子線エピタキシーを使用して形成される。ＱＤによるドープＧａＡｓスラブは、分子線エピタキシーによって犠牲層４０３上に成長する。ＳｉＯ２の層がＰＥＣＶＤを使用してスラブの最上部に配置される。

図３Ｂにおいて、３００ｎｍのＡｕが、第１の構造で形成される両方のＳｉＯ_２の上で、及び第２の基板と呼ばれるＧａＡｓ（００１）又はＳｉキャリアウエハ４０５上の両方でスパッタされる。

図３Ｃにおいて、第１の構造は、熱圧着Ａｕ－Ａｕボンディングを使用して、第２の基板にフリップされ、接合される。

図３Ｄにおいて、オリジナルのＧａＡｓ基板の大部分が機械ラッピングにより除去され、おおよそ２５μmの残余厚さ４０７を残す。図３Ｅにおいて、残余ＧａＡｓは、Ａｌ_０８Ｇａ_０２Ａｓ犠牲層で停止する、５：１の比で、Ｃ_６Ｈ_８Ｏ_７：Ｈ_２Ｏ_２の選択的溶液でエッチングされる。

図３Ｆにおいて、希釈されたＨＣＩにおける構造のディッピングは、犠牲層を溶かし、最終ウェハ構造を生じさせる。

図２及び３は、フリップチップ技術を使用して、どのように基礎層状構造を形成できるかを示している。図５及び６は、どのように層状構造がハイブリッドＣＢＧを形成するように処理されるかを説明する。図４Ａから４Ｍは、図２Ａから２Ｆにおいて提示したＩｎＰ接合ウエハ構造から開始する提示したデバイスの製造のためのワークフローの概略図である。図４Ａにおいて、ＩｎＰスラブはＰＭＭＡ又はＺＥＰレジスト５０１の層でカバーされる。

図４Ｂにおいて、レジストでカバーされたウエハ構造は、ｐ型接触が配置されるであろうエリアを規定するために、電子ビーム５０３にさらされる。図４Ｃにおいて、レジストは、第１のマスク５０５を作成するさらされたレジストを除去する溶媒で溶解される。

図４Ｄにおいて、塩素化学を使用して、誘導結合されたプラズマでサンプルがドライエッチングされ、ｐドープ層で停止する。図４Ｅにおいて、アセトン又はMicroposit Remover 1165でサンプルを洗浄することにより、レジストマスクは除去される。図４Ｆにおいて、第２のレジストマスク５０９は、図４Ａから４Ｃに図示した同じ手順にしたがって作成される。

図４Ｇにおいて、ＰｄＧｅＰｔＡｕの層が表面上に蒸着される５１１。図４Ｈにおいて、離昇プロセスは過剰な金属を除去し、ｐ型５１３及びｎ型５１５接触が残る。図４Ｊにおいて、第３のレジストマスク５１７は、図４Ａから４Ｃに図示された同じ手順にしたがって作成される。このマスクは細かい特徴を規定することから、ＺＥＰ５２０Ａレジストが使用される。図４Ｋにおいて、細かい特徴は、塩素化学を使用する誘導結合されたプラズマを使用してドライエッチングされる。

図４Ｌにおいて、ＳｉＯ_２層は、エッチング停止として機能し、深さ較正の必要性をなくす。図４Ｍにおいて、残留レジストは、ポリマーを分解するために最初に数分間深紫外線放射にさらされ、その後、室温でMicroposit Remover 1165に溶解される。

図５Ａから５Ｍは、図３Ａから３Ｆに提示したＧａＡｓ接合ウェハ構造から開始する、近赤外又はテレコムＯバンドで動作するデバイスの製造の概略ワークフローである。

図５Ａにおいて、ＧａＡｓスラブがＰＭＭＡ又はＺＥＰレジスト６０１の層でカバーされる。図５Ｂにおいて、電子ビーム６０３にさらされることは、ｎ型接触が配置されるエリアを規定する。図５Ｃにおいて、構造は、第１のマスク６０５を作成するさらされたレジストを除去する溶媒で溶解される。

図５Ｄにおいて、ＰｄＧｅＰｔＡｕの層が、マスク６０５及びさらされた部分の両方にわたる面上に蒸着される６０７。図５Ｅにおいて、レジストマスクを除去し、ｎ型接触６０９を形成する蒸着された金属６０７が残る。

図５Ｆにおいて、図５Ａから５Ｃに図示された同じ手順にしたがって第２のレジストマスク６１１が作成される。図５Ｇにおいて、塩素化学を使用する誘導結合されたプラズマで、サンプルがドライエッチングされ、ｐドープ層で停止する。

図５Ｈにおいて、アセトン又はMicroposit Remover 1165でサンプルを洗浄することにより、レジストマスクが除去される。図５Ｉにおいて、ＴｉＡｕ又はＣｒＡｕ ｐ型接触６１３が、図５Ｄ及び５Ｅに図示した同じ手順を使用して配置される。

図５Ｊにおいて、図５Ａから５Ｃに図示した同じ手順にしたがって第３のレジストマスク６１５が作成される。このマスクは細かい特徴を規定することから、このような高い分解能に良好なレジストは、ＺＥＰ５２０Ａのように使用される。図５Ｋにおいて、細かい特徴は、塩素化学を使用する誘導結合されたプラズマを使用して、ドライエッチングされる。

図５Ｌにおいて、ＳｉＯ_２層は、エッチング停止として機能し、深さ較正の必要性をなくす。図５Ｍにおいて、残留レジストは、ポリマーを分解するために最初に数分間深紫外線放射にさらされ、その後、室温でMicroposit Remover 1165に溶解される。

図６Ａ及び６Ｂは、周期性ａ＝７４０ｎｍでエッチングされた５つの同心トレンチ（幅ｗ＝３５０ｎｍ）を有するデバイスのシミュレートされた性能を示している。中央ディスクの半径は、Ｒ＝６１０ｎｍに設定され、ＩｎＰブリッジの幅は、ｗ_ｂ＝２００ｎｍに設定される。グラフは、２つの異なる偏光に対して計算された波長の関数として、パーセル係数（実線）、及びＮＡ＝０．６５の収集効率（ＤＣＥ）（破線）を示している。

シミュレーションにおいて、ＱＤは、特定の方向に沿って向けられた、デバイスの中心に双極子としてモデル化される。双極子の方向は、放射場の方向を規定し、したがって、量子ドットの偏光を規定する。ブリッジを有するデバイスは、放射対称を有しておらず、したがって、このシミュレーションは、異なる方向における偏光で実行される。

ここでシミュレートされる２つの偏光は、４つのブリッジに関するデバイス中の双極子の２つの異なる方向に対するものであり、第１のケースでは、双極子はブリッジに平行／垂直であり、第２のケースでは、双極子は２つのブリッジ間で４５度を「指す」。挿入図は、内円によって表されるＮＡ＝０．６５で、球に投影された対応する遠距離場の強度分布を示す。

図６Ｃは、デバイスの性能についてのブリッジの影響を示す：ｗ_ｂの５つの異なる値についての波長の関数として、パーセル係数及びＮＡ＝０．６５のＤＣＥを示し、ここで、ｗ_ｂは、ブリッジの幅（２００ｎｍ、２２５ｎｍ、２５０ｎｍ、２７５ｎｍ、及び３００ｎｍ）である。このシミュレーションでは、４つのブリッジがある。

図６Ｄは、デバイスの性能へのＩｎＰ厚さの影響を示す：プロットは、t_ＩｎＰ（ＩｎＰ層の厚さ）の５つの異なる値についての波長の関数として、パーセル係数とＮＡ＝０．６５のＤＣＥの値を示している。

上記の例は、４つのブリッジを有するデバイスを描いている。しかしながら、電動のハイブリッドＣＢＧについての代替構成の例を示す図７Ａから７Ｃに示すように他の数のブリッジも可能である。図７Ａは、２つのブリッジを示し、図７Ｂは、３つのブリッジを示し、図７Ｃは、単一のブリッジだけを示している。

中央ディスクの周りに半導体リングの数を増加させることにより、類似する性能を有するさらなる代替構造が取得できる。さらに、設計パラメータのバリエーション（格子定数、中央ディスクの半径、トレンチの幅、層の厚さ）が、性能のばらつきの激しさなく動作波長のシフトを作成するように期待でき、例えば：
－スラブの厚さの２０ｎｍのバリエーションは、キャビティモードで～１０ｎｍ波長シフトにつながる
－中央ディスクの半径の１０ｎｍのバリエーションはおおよそ２０ｎｍだけ共振波長をシフトする
－周期が１５ｎｍだけ変化するとき、キャビティモードはおおよそ１０ｎｍだけ移動する。

図８Ａから８Ｄは、図１から７を参照して上述した構造を使用する、ファイバピグテールデバイスに関する。

図８Ａにおいて、単一モード光ファイバ７０１は、垂直距離Ｚで図１Ａと１Ｂの構造の最上部に位置付けられる。ファイバコア７０３は、径方向にＣＢＧの中央ディスクと整列される。

実施形態において、ファイバは、例えば、機械クランプ又はこれに類するものを介して、真空中の位置に保持される。さらなる実施形態において、ＣＢＧとファイバとの間の間隙は、ＮＯＡ８１のような光学接着剤で満たされ、ファイバを所定の位置に保持する。ファイバが光学接着剤を介して所定の位置に保持される場合、設計パラメータは、光学接着剤の異なる屈折率を補償するために再最適化されることができる。

図８Ｂは、４つの異なるタイプの商用ＳＭファイバ：９８０ＨＰ；ＵＨＮＡ１；ＵＨＮＡ３、及びＵＨＮＡ４についてλ＝１５５０ｎｍで計算されたＣＢＧの上面とファイバとの間の距離ｚの関数としてシミュレ－トされたモード結合効率（ＭＣＥ）を示すプロットである。

少しの間図６Ａ、６Ｂに戻ると、図６Ａ、６Ｂの両方は、光子源に対する放出プロフィールを示す挿入図を有している。放出プロフィールは、ほぼガウスであり、したがって、単一のモード光学ファイバへの光子源の効率的な結合を可能にする。

図８Ｃは、Ｎｕｆｅｒｎ ＵＨＮＡ４ファイバ（実線）と、Ｚ＝１．６μmで計算されたｘ軸とｙ軸に沿ってＣＢＧからの近傍界放出の空間プロフィール（破線）との間の比較を示している。ファイバのモードの濃い黒線は、プロフィールが光子源からのガウスのような放出プロフィールと類似している。これは、光子源からファイバへの非常に効率的な結合を可能にする。

図８Ｄは、トレンチの異なる幅ｗに対する波長の関数として、ＵＨＮＡ４ ＳＭファイバへのシミュレートされたモード結合効率（ＭＣＥ）を示している。効率性は、Ｚ＝1.6μmで計算される。

図８Ｂから８Ｄに示したデータは、ブリッジの存在を考慮しない簡略化された計算モデルで実行されたシミュレーションに基づくことに留意すべきである。

図９は、同じチップ３μＷ ＣＷレーザー励起のパターン化されていないエリアに記録されたマイクロＰＬ信号（グレー）と比較して、２５０ｎＷ ＣＷレーザー励起下でＧａＡｓハイブリッドＣＢＧに組み込まれたＱＤからのフォトルミネッセンス（ＰＬ）信号（黒）を示すプロットである。エッチングされていないスラブからのＰＬ強度は、２０倍される。

ＧａＡｓ ＣＢＧは、パーセル係数Ｆ_ｐ＝２０、及びＮＡ＝０．６５で８６％の収集効率 を有するように設計される。したがって、この測定は、図１から６の電動デバイスから予測される増強の考えを与える。

上記デバイスは、電界制御で互換性もあるハイブリッドＣＢＧ構造のバリエーションである。

図１Ａ及び１Ｂに示すように、デバイスは、量子ドット（ＱＤ）でＩｎＰスラブ上に作製される。スラブは、ＰＩＮダイオード構造を作成するｎ－ＩｎＰ層とｐ－ＩｎＰ層とを含んでいる。上記デバイス設計は、完全にエッチングされた円形トレンチを提示しない。代わりに、トレンチは、金属接触が配置される周りの半導体に中央ディスクを接続するＩｎＰブリッジによりさえぎられる。

上記デバイスは、電界制御を可能にする。図６は、従来のハイブリッドＣＢＧによって示される広い波長範囲における、適度なパーセル増強と高抽出効率との組み合わせをデバイスがどのように維持するかを示す。

層厚さのわずかな調整と細かい特徴は、近赤外又はテレコムＯバンドにおいて動作するデバイスを取得するために、設計を容易にＧａＡｓ材料系に移すことを可能にする。

ある特定の実施形態が説明されたが、これらの実施形態は、例としてのみ提示されており、本発明の範囲を限定することを意図されない。実際に、本明細書に説明された、新規のデバイス及び方法は、様々な他の形式で具現化されてもよく、更に、本明細書に説明されたデバイス、方法、及び製品の形式における様々な省略、置換、及び変更が、本発明の主旨から逸脱することなく行われてもよい。添付の特許請求の範囲及びそれらの均等物は、本発明の範囲及び趣旨内にあるような形式及び修正をカバーすることを意図される。

Claims (20)

1. 光子源であって、
   量子ドットと、光キャビティとを備え、
   前記光キャビティは、
   回折ブラッグ格子「ＤＢＧ」と、
   平面反射層とを備え、
   前記ＤＢＧは、中央ディスクを囲む複数の同心反射リングと、前記中央ディスクから複数の同心リングにわたって伸長する少なくとも１つの導電トラックとを備え、前記量子ドットは、前記中央ディスク内に設けられ、前記平面反射層は、前記ＤＢＧの対向する側から光を優先的に放出させるように前記ＤＢＧの一方に設けられる、光子源。
2. 前記平面反射層は、金属反射層である、請求項１に記載の光子源。
3. 前記量子ドットは、半導体層に設けられ、誘電体スペーサ層は、前記量子ドットと前記平面反射層との間に設けられる、請求項１又は２に記載の光子源。
4. 前記複数の反射リングは、複数のトレンチを備える、請求項３に記載の光子源。
5. 前記量子ドットは、ドープされていない半導体層に設けられ、前記ドープされていない半導体層は、第１のドープ半導体層と第２のドープとの間に設けられ、前記トレンチは、前記ドープされていない半導体層、前記第１のドープ半導体層、及び第２のドープ半導体層、を通して伸長し、前記少なくとも１つの導電トラックは、第１のドープ半導体材料及び／又は第２のドープ半導体材料のうちの少なくとも１つを備える半導体材料のブリッジによって設けられる、請求項４に記載の光子源。
6. 前記トレンチは、エッチングされたトレンチであり、前記半導体材料のブリッジは、エッチングされていない領域である、請求項５に記載の光子源。
7. 前記トレンチは、前記誘電体スペーサに伸長し、前記誘電体スペーサ層はエッチング停止層として機能する、請求項６に記載の光子源。
8. 第１のドープ層は、ｎ型ドープ層であり、ｎ型接触が前記ｎ型ドープ層に設けられ、第２のドープ層はｐ型ドープ層であり、ｐ型接触が最外部の同心リングの縁の前記ｐ型ドープ層に設けられる、請求項６又は７に記載の光子源。
9. 前記中央ディスクから放射状に伸長する複数のブリッジがある、請求項５に記載の光子源。
10. 前記複数のブリッジは、前記中央ディスクの周りを回転して対照的に配置される、請求項９に記載の光子源。
11. 前記ブリッジの幅は、少なくとも１５０ｎｍであり、多くても５００ｎmである、請求項５に記載の光子源。
12. 前記トレンチの幅は、少なくとも５０ｎｍであり、多くて６００ｎｍである、請求項５に記載の光子源。
13. 前記量子ドットから放出された放射を収集するように位置付けられた光ファイバをさらに備える、請求項５に記載の光子源。
14. 半導体は、ＧａＡｓ又はＩｎＰを備える、請求項５に記載の光子源。
15. 前記ブリッジの幅は、前記同心リングの半径に沿って一定である、請求項５に記載の光子源。
16. 前記量子ドットは、７００ｎｍから２０００ｎｍの波長を有する放射を放出するように構成されている、請求項１に記載の光子源。
17. 光子源を作製する方法であって、
    第１の基板に横たわる犠牲層を形成することと、
    前記犠牲層に横たわる第１のドープ半導体層を形成することと、
    前記第１のドープ半導体層に横たわる量子ドットを備えるドープされていない半導体層を形成することと、
    前記ドープされていない半導体層に横たわる第２のドープ半導体を形成することと、第２のドープ半導体層は、前記第１のドープ半導体層に対向する両極性型を有し、
    前記第２のドープ半導体層に横たわる誘電体層を形成することと、
    前記誘電体層に横たわる金属層を形成することと、
    第２の基板に横たわる金属層を形成することと、
    接合された構造を形成するために、前記第１の基板に横たわる前記金属層を前記第２の基板に横たわる前記金属層にフリップチップボンディングすることと、
    前記接合された構造から前記第１の基板と犠牲層とを除去することと、
    前記犠牲層を除去するステップによって露光する面上に中央ディスクを囲む同心リングのパターンを形成することと、前記パターンはまた、前記中央ディスクから径方向に伸長する少なくとも１つのブリッジを備え、前記パターンはエッチングによって形成され、
    ２つのドープされた半導体層への接触を形成することとを含む、方法。
18. 前記パターンは、前記誘電体層にまで下がってエッチングされる、請求項１７に記載の方法。
19. 接触は、ドープ半導体層に形成され、前記接触は、外側同心リングの端に形成される、請求項１７又は１８に記載の方法。
20. 前記接触は、前記パターンをエッチングする前に形成される、請求項１９に記載の方法。
    
    

Images