JP6462797B2 - 光子源および光子源を製造する方法 - Google Patents

光子源および光子源を製造する方法 Download PDF

Info

Publication number
JP6462797B2
JP6462797B2 JP2017158534A JP2017158534A JP6462797B2 JP 6462797 B2 JP6462797 B2 JP 6462797B2 JP 2017158534 A JP2017158534 A JP 2017158534A JP 2017158534 A JP2017158534 A JP 2017158534A JP 6462797 B2 JP6462797 B2 JP 6462797B2
Authority
JP
Japan
Prior art keywords
region
photon source
layer
emitting diode
quantum dots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017158534A
Other languages
English (en)
Other versions
JP2018064087A (ja
Inventor
ジュリアン ピーター エリス デイビッド
ジュリアン ピーター エリス デイビッド
ジェームス リー
リー ジェームス
ジョン ベネット アンソニー
ジョン ベネット アンソニー
ジェームス シールズ アンドリュー
ジェームス シールズ アンドリュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2018064087A publication Critical patent/JP2018064087A/ja
Application granted granted Critical
Publication of JP6462797B2 publication Critical patent/JP6462797B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/341Structures having reduced dimensionality, e.g. quantum wires
    • H01S5/3412Structures having reduced dimensionality, e.g. quantum wires quantum box or quantum dash
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3415Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers containing details related to carrier capture times into wells or barriers
    • H01S5/3416Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers containing details related to carrier capture times into wells or barriers tunneling through barriers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50Transmitters
    • H04B10/516Details of coding or modulation
    • H04B10/548Phase or frequency modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/70Photonic quantum communication
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Led Devices (AREA)

Description

本明細書で説明される実施形態は、一般に光子源と光子源を製造する方法とに関する。
光子源には、たとえば、歪センサ、圧力センサ、温度センサなどの検出もしくは計測装置、分光装置、または距離測定装置に広範な用途がある。短い光パルスの源はまた、たとえば4位相偏移変調などの変調技術を用いる位相偏移符号化を使用する用途といった光通信用途または量子通信システムにおいて使用される。
光子源は、たとえば、要求に応じて単一の光子または対の光子を出力するように動作され得る。量子暗号の分野では、単一の光子を確実に生成する必要がある。量子ドットに基づく光子源は、単一の光子を生成することができる。量子暗号、量子イメージング、および量子計算の分野では、対の光子を生成する必要がある。そのような光子は、最初は2つの電子および2つの正孔で満たされた(「双励起子状態」の)単一量子ドットにおけるカスケード放射プロセスから生成され得る。
以下、次の図を参照して実施形態を説明する。
図1は、一実施形態による光子源の概略図である。 図2は、光子源の電子帯構造の概略図である。 図3は、一実施形態による光子源の一部分である半導体構造の概略図である。 図4(a)は、第1の領域および第2の領域に対する印加電圧(上のグラフ)および第2の領域における光子生成の確率の例を示す。 図4(b)は、第1の領域および第2の領域に対する印加電圧(上のグラフ)および第2の領域における光子生成の確率の例を示す。 図5は、一実施形態による光子源からの発光スペクトルの調整を示す図を示す。 図6(a)は、量子ドットからのトンネリングを低減する第2の領域の構造の一例を示す。 図6(b)は、量子ドットからのトンネリングを低減する第2の領域の構造の一例を示す。 図6(c)は、量子ドットからのトンネリングを低減する第2の領域の構造の一例を示す。 図6(d)は、量子ドットからのトンネリングを低減する第2の領域の構造の一例を示す。 図6(e)は、量子ドットからのトンネリングを低減する第2の領域の構造の一例を示す。 図6(f)は、量子ドットからのトンネリングを低減する第2の領域の構造の一例を示す。 図7は、一実施形態による光子源にわたって調整電圧を印加することの効果を示す。 図8は、一実施形態による光子源の一部分である半導体構造の概略図であって、層構造の詳細を示す。 図9は、一実施形態による光子源の半導体構造の成長および製造の方法のフローチャートである。 図10は、図9の各ステップの後のサンプルの構造を示す。 図11は、一実施形態による半導体構造の成長および製造の方法のフローチャートを示す。 図12は、一実施形態による光子源の一部分である半導体構造の概略図を示す。 図13は、一実施形態による光子源の半導体構造の成長および製造の方法のフローチャートを示す。 図14は、一実施形態による光子源の一部分である半導体構造の概略図を示す。 図15は、一実施形態による光子源の一部分である半導体構造の概略図を示す。 図16は、一実施形態による光子源の一部分である半導体構造の概略図を示す。 図17は、一実施形態による光子源の一部分である半導体構造の成長および製造の方法のフローチャートを示す。 図18は、図17の各ステップの後のサンプルの構造を示す。 図19は、一実施形態による光子源の一部分であって、第1の領域および第2の領域が垂直接合および垂直結合である半導体構造の概略図を示す。 図20(a)は、一実施形態による光子源の一部分である半導体構造の概略平面図である。 図20(b)は、一実施形態による光子源の一部分である半導体構造の概略平面図である。 図20(c)は、一実施形態による光子源の一部分である半導体構造の概略平面図である。 図20(d)は、一実施形態による光子源の一部分である半導体構造の概略平面図である。 図20(e)は、一実施形態による光子源の一部分である半導体構造の概略平面図である。 図21は、一実施形態による個別の源からの光子の干渉によってエンタングルメントを生成するためのシステムの概略図である。 図22は、一実施形態による量子中継動作を実施する量子通信システムの概略図である。
一実施形態によれば、半導体構造を備える光子源が提供され、
半導体構造は、
第1の発光ダイオード領域と、
量子ドットを備える第2の領域と
を備え、
光子源は、
自然放出による光放射をもたらすために、第1の発光ダイオード領域にわたって電場を印加するように構成された第1の電圧源と、
量子ドットの放射エネルギーを制御するために、第2の領域にわたって、調整可能な電場を印加するように構成された第2の電圧源と
をさらに備え、
半導体構造は、第1の発光ダイオード領域から放射された光が、第2の領域に吸収され、量子ドットをポピュレートする(populate)するキャリアを生成するように構成されており、
光子源は、第2の領域から放射された光が光子源を出るように構成されている。
一実施形態では、第1の電圧源は、自然放出のみによる光放射をもたらすために、第1の発光ダイオード領域にわたって電場を印加するように構成されている。
一実施形態では、半導体構造は基板を備え、第1の発光ダイオード領域および第2の領域は、基板とモノリシックに集積されている。言い換えれば、第1の発光ダイオード領域および第2の領域は、基板とモノリシックに成長する。
第1の発光ダイオード領域から放射された光のエネルギーは、第2の領域から放射された光のエネルギーよりも大きい。一実施形態では、第1の発光ダイオード領域から放射された光の波長の関数としての発光スペクトルは、第1の波長にピークを有し、第2の領域から放射された光の波長の関数としての発光スペクトルは、第2の波長にピークを有し、第1の波長と第2の波長は異なるものである。一実施形態では、第1の領域は、量子ドット放射が生じるエネルギーよりも大きいエネルギーで第2の領域を励起する。
第1の領域の発光スペクトルは、第2の領域の吸収スペクトルと実質的に一致する。一実施形態では、第2の領域の吸収スペクトルの特性は、半導体バンドギャップ、湿潤層および量子ドットに由来するものである。吸収スペクトルの特性は、第1の領域の発光スペクトルの特性と実質的に一致する。
一実施形態では、第1の領域からの励起光は非コヒーレントである。光は、たとえば主としてバルクバンドギャップおよび量子ドットのまわりの2D湿潤層からの放射、すなわち第1の領域におけるすべての材料からの放射を備え得る。一実施形態では、第1の領域からの放射はスペクトル的に広範であり、第2の領域からの放射とは異なる波長にピークを有する。
一実施形態では、半導体構造は、各々が量子ドットを備える1つまたは複数のさらなる領域をさらに備え、
光子源は、
量子ドットの放射エネルギーを制御するために、さらなる領域にわたって、調整可能な電場を印加するように構成された、各さらなる領域に対応する電圧源をさらに備え、
半導体構造は、第1の発光ダイオード領域から放射された光が、1つまたは複数のさらなる領域に衝突し、量子ドットをポピュレートするキャリアを生成するように構成されており、
光子源は、1つまたは複数のさらなる領域から放射された光が光子源を出るように構成されている。
一実施形態では、3つのさらなる領域がある。
一実施形態では、第2の領域は、第1の発光ダイオード領域のまわりに少なくとも部分的に配置されている。一実施形態では、第1の領域は実質的に円形であり、第2の領域はリング形であって、第1の領域のまわりに同心円状に配置されている。あるいは、第2の領域はU字形でもよい。
一実施形態では、第2の領域は複数の量子ドットを備える。一実施形態では、第1の発光ダイオード領域から放射された光が、量子ドットをポピュレートするキャリアを生成する。代替の実施形態では、1つの量子ドットからの放射のみが利用される。このことは、1つの量子ドットにのみキャリアを供給することにより、または多くの量子ドットにキャリアを供給するが、1つの量子ドット以外のすべてからの放射を阻止することにより、達成され得る。したがって、源は、単一の量子ドットへのキャリア注入を可能にするように構成された開口が備わっている電気的絶縁層をさらに備えてよい。また、源は、1つの量子ドットからの放射を分離するように構成された不透明な層をさらに備えてもよい。
一実施形態では、光子源は、単一の量子ドットからの放射が光子源を出るように構成されている。
一実施形態では、第2の領域は、基板の、第1の領域と同一の表面に設けられ、基板の表面に対して平行な面において第1の領域の隣にあり、すなわち、第1の領域と第2の領域は、基板上で横に配置されている。一実施形態では、第1の領域と第2の領域は、半導体層の同一の配置(arrangement)を備える。
一実施形態では、第1の電圧源および第2の電圧源は、共有の電極によって半導体構造に接続されている。
一実施形態では、光子源は、第1の領域から放射された光を、第2の領域に向けて面内方向へ導くように構成されている。さらなる実施形態では、光子源は、第2の領域から放射された光を、面内方向へ導くように構成されている。あるいは、光子源は、第2の領域から放射された光を面外方向へ導くように構成されている。
一実施形態では、第1の領域と第2の領域の間に導波路領域が設けられる。導波路領域は、第1の領域および第2の領域に対して、半導体層の別々の配置を備えてよい。あるいは、第1の領域と、第2の領域と、導波路領域とが、半導体層の同一の配置を備え、導波路領域は、導波路領域の両側において半導体構造を部分的に通ってエッチングされたギャップによって規定される。
一実施形態では、第1の発光ダイオード領域は、第2の領域の下に、すなわち第2の領域と基板との間に配置されている。光子源は、第1の領域から放射された光を、第2の領域に向けて面外方向へ導くように構成されている。光子源は、第2の領域から放射された光を面外方向へ導くように構成されている。あるいは、光子源は、第2の領域から放射された光を面内方向へ導くように構成されている。
一実施形態では、第1の発光ダイオード領域が第2の領域の上に重なって配置されている。光子源は、第1の領域から放射された光を、基板に向けて面外方向へ導くように構成されている。光子源は、第2の領域から放射された光を面内方向へ導くように構成されている。第2の領域は導波路領域と一体化され得る。第2の領域から放射された光を導波路領域へ導くために、回折格子が設けられてもよい。
一実施形態では、第2の領域は導波路領域と一体化される。
一実施形態では、第1の電圧源は第1の発光ダイオード領域に時間変化電場(time varying electric field)を印加するように構成されており、第2の電圧源はDC電圧源である。あるいは、第2の電圧源は第2の領域に時間変化電場を印加するように構成されており、第1の電圧源はDC電圧源である。
一実施形態では、光子源は、電場が100KVcm−1を上限とする動作範囲にわたって調整可能であるように構成される。
一実施形態では、第2の領域は1つまたは2つの障壁層を備える。障壁層は、第2の領域の他の半導体層よりも大きいバンドギャップを有する半導体層でもよい。
一実施形態では、同一の材料で厚さが等しい2つの障壁層がある。あるいは、障壁層は、異なる材料および/または不均等な厚さでもよい。これらの障壁領域は、電位の点では異なる高さでよい。これらの障壁領域の幅は、印加される電場の方向に測定されたとき異なるものでもよい。一実施形態では、量子井戸層よりも大きい電位を有する障壁が、量子井戸の一方の側にのみ設けられる。この障壁が電子のトンネリングを抑制する。
一実施形態では、光子源はp−i−n構造を有し、ここで、量子ドットは真性領域に配置されており、「i」領域の一方の側にp型コンタクトが、他方の側にはn型コンタクトが設けられている。一実施形態では、第2の領域は、n型ドープ半導体層と、量子ドットおよびp型ドープ半導体層を備える非ドープ半導体層とを備える。非ドープ半導体層とn型ドープ半導体層との間に障壁層が設けられてもよい。非ドープ半導体層とp型ドープ半導体層との間に障壁層が設けられてもよい。
一実施形態では、第2の領域は量子井戸構造を備える。一実施形態では、第2の領域は、障壁層によって規定された量子井戸構造を備え、量子ドットは量子井戸に配置されている。障壁層は、量子ドットがなくても量子井戸が形成されるように構成されている。次いで、この井戸に量子ドットが与えられる。量子井戸は、正方形の閉じ込め電位または三角形もしくは放物形の電位などの段階的な閉じ込め電位を有し得る。
光子源の量子井戸は、障壁層よりも小さいバンドギャップを有する材料を備え、より小さいバンドギャップの材料は2つの障壁層の間に設けられる。
一実施形態では、障壁層は、少なくともその厚さの一部分について、量子ドットにおける最低の電子エネルギーレベルよりも、少なくともより高い電位を有する。量子井戸を与えられると、少なくとも、電子のトンネリングが生じるはずの量子ドット側の障壁は、量子井戸の最低の電子エネルギーレベルよりも高い電位を有し得る。
一実施形態では、動作範囲にわたって電場が印加されたときに量子ドットからのキャリアのトンネリングを抑制するように、量子ドットは、たとえば50%を上回るAl含有量を有するAlGaAsといった、より大きいバンドギャップエネルギーの材料の層を伴って量子井戸クラッドに組み込まれる。
一実施形態では、量子ドットがInAsを備え、量子井戸がGaAsを備え、少なくとも1つの障壁領域がAlGaAsまたはAlAsを備える。量子井戸はAlGaAsを備えてもよく、障壁はAlGaAsを備えるが、この状況では、障壁は、量子井戸に対する障壁をもたらすように、Alの含有量がより大きいAlGaAsを備える。一実施形態では、障壁層のAl含有量は50%よりも大きい。量子井戸が段階的になっている場合、GaAsは、量子ドットが配置されている量子井戸の中心に与えられてよい。
複数の量子ドットが、非ドープ領域に設けられてもよい。たとえばAlGaAs、InAlAs、InAsPまたはInAlAsPといった、より大きいバンドギャップの層など、障壁層などのさらなる層が設けられてよい。半導体基板は、たとえばGaAsでもよく、またはInPでもよい。量子ドットは、InAsまたは何らかの他の合金でもよい。これらの層がp−i−n型構造を形成する。量子ドットは、デバイスにおいて、自己組織化、液滴エピタキシによって形成されてよく、あらかじめ配置されてよく、リソグラフィで規定されてもよい。
第1の層は、1つまたは2つの障壁層と、量子井戸構造とを備え得る。
一実施形態では、量子ドットからのキャリアのトンネリング時間は、動作範囲にわたって、量子ドットにおける励起子の放射崩壊時間よりも長い。
一実施形態では、量子ドットは中性励起子、双励起子、または高次励起子を備え、第2の領域にわたって印加される電場は、微細構造分裂を最小化するように構成される。
一実施形態では、光子源は、第1の発光ダイオード領域から放射された光を第2の領域へ導くように構成された導波路領域をさらに備える。
一実施形態では、第1の発光領域と第2発光領域との間の距離は1mm未満である。
一実施形態では、第2の領域は光共振器領域を備え、光共振器領域内に量子ドットが配置されている。量子ドットの放射エネルギーは、共振器の共振に合わせられ得る。
一実施形態では、第1の発光ダイオード領域から放射された光は、誘導放出によって増幅されていない自然光子から成るものである。
一実施形態では、第1の発光ダイオード領域から放射された光は第2の領域から放射された光よりも高い強度を有する。
一実施形態では、エンタングルメント(entanglement)を生成するためのシステムが提供され、システムは、各々が半導体構造を備える第1の光子源および第2の光子源を備え、半導体構造は、第1の発光ダイオード領域と、量子ドットを備える第2の領域とを備え、光子源は、光放射をもたらすために、第1の発光ダイオード領域にわたって電場を印加するように構成された第1の電圧源と、量子ドットの放射エネルギーを制御するために、第2の領域にわたって、調整可能な電場を印加するように構成された第2の電圧源とをさらに備え、半導体構造は、第1の発光ダイオード領域から放射された光が、第2の領域に吸収され、量子ドットをポピュレートするキャリアを生成するように構成されており、光子源は、第2の領域から放射された光が光子源を出るように構成されており、第1の光子源および第2の光子源は、同一の光子を放射するように調整されており、システムは、2つの源から出力された同一の光子間にエンタングルメントをもたらすように構成された干渉要素をさらに備える。
一実施形態では、第1の光子源と、第2の光子源と、第1の源によって出力された1対の光子からの第1の光子と第2の源からの光子とを干渉させるように構成された干渉要素とを備える量子中継器が提供され、第1の光子源および第2の光子源の各々が半導体構造を備え、半導体構造が、第1の発光ダイオード領域と、量子ドットを備える第2の領域とを備え、光子源が、光放射をもたらすために、第1の発光ダイオード領域にわたって電場を印加するように構成された第1の電圧源と、量子ドットの放射エネルギーを制御するために、第2の領域にわたって、調整可能な電場を印加するように構成された第2の電圧源とをさらに備え、半導体ヘテロ構造が、第1の発光ダイオード領域から放射された光が、第2の領域に吸収され、量子ドットをポピュレートするキャリアを生成するように構成されており、光子源が、第2の領域から放射された光が光子源を出るように構成されており、第1の光子源が、量子もつれ光子対(entangled pair of photons)を出力するように構成されており、干渉要素による干渉中に、第2の光子源によって放射された光子の状態が、光子対のうちの別の光子にマッピングされるように、光子のうちの1つは第2の光子源によって出力された光子と同一である。
別の実施形態によれば、半導体構造を備える光子源を使用する方法が提供され、半導体構造が、第1の発光ダイオード領域と、量子ドットを備える第2の領域とを備え、光子源が、第1の電圧源と第2の電圧源とをさらに備え、この方法は、
自然放出による光放射をもたらすために、第1の発光ダイオード領域にわたって電場を印加することと、ここで、第1の発光ダイオード領域から放射された光が、第2の領域に吸収され、量子ドットをポピュレートするキャリアを生成する、
量子ドットの放射エネルギーを制御するために、第2の領域にわたって、調整可能な電場を印加することと、ここで、第2の領域から放射された光が光子源を出る、を備える。
別の実施形態によれば、光子源を製造する方法が提供され、
この方法は、
i)第1の発光ダイオード領域と、量子ドットを備える第2の領域とを備える半導体構造を半導体基板上に形成するステップであって、半導体構造は、第1の発光ダイオード領域から放射された光が、第2の領域に衝突し、量子ドットをポピュレートするキャリアを生成するように構成されており、光子源は、第2の領域から放射された光が光子源を出るように構成されている、ステップと、
ii)第1の電圧源を第1の発光ダイオード領域に電気的に結合するステップであって、第1の電圧源が、自然放出による光放射をもたらすために、第1の発光ダイオード領域にわたって電場を印加するように構成されている、ステップと、
iii)第2の電圧源を第2の領域に電気的に接触させるステップであって、第2の電圧原画、量子ドットの放射エネルギーを制御するために、第2の領域にわたって、調整可能な電場を印加するように構成されている、ステップと
を備える。
一実施形態では、半導体構造を形成することは、同一の基板上に第1の発光ダイオード領域と第2の領域とを成長させることを備える。
図1は、一実施形態による光子源1の概略図である。
光子源は、第1の発光ダイオード領域5と第2の領域7とを備える半導体ヘテロ構造3を備える。第1の領域5と第2の領域7とは半導体基板上に集積されている。第1の領域5と第2の領域7とは、基板上にモノリシックに集積されていてもよく、すなわち、基板上にモノリシックに成長されてもよい。
第2の領域7は量子ドット(図示せず)を備える。第2の領域は複数の量子ドットを備えてもよい。
第1の領域5は、活性化されたときに光を放射するダイオード構造を備える。たとえば、第1の領域5は、p−i−nダイオードを備えてもよい。第1の電圧源V1は、光放射をもたらすために前記第1の発光ダイオード領域5にわたって電場を印加するように構成されている。第1の領域5に接触しているリードに適切な電圧が印加されると、電子が第1の領域5の内部の正孔と再結合することができ、光子の形態でエネルギーを解放する。第1の領域5は、自然放出による光を放射する。
第1の領域5から放射された光は、第2の領域7と衝突し、量子ドットをポピュレートするキャリアを生成する。したがって、光学的励起によってキャリアが量子ドットに注入され、量子ドットからの光子放射をもたらす。
第1の領域5から放射された光は、第2の領域7に吸収される。第1の領域5から放射された1つまたは複数の光子は、領域7において量子ドットの光学的励起をもたらす。
第2の電圧源V2は、量子ドットの放射エネルギーを制御するために、調整可能な電場を第2の領域7にわたって印加するように構成されている。電圧源V2によって印加される電圧を設定することにより、量子ドットの放射波長を制御することができる。量子ドットの微細構造分裂を制御することもできる。
光子源1は、第2の領域7から放射された光が光子源1を出るように構成されている。
第2の領域7と同一のヘテロ構造の中に、光学的励起機構すなわち第1の発光ダイオード領域5を含んでいるということは、製造および組立ての低複雑性、ならびにコンパクトな光子源がもたらされ得ることを意味する。
2つの領域間の光学的結合は、製造中にリソグラフィで規定され、これは、後の光学的整列プロシージャが不要であることを意味する。
したがって、このデバイスは、小型化されることができ、標準的なフォトリソグラフィ技術によって大量に生産されることができ、放射された光子がさらなる構成要素に対して適合するように一定のエネルギーに調整されることができる。
図2は、光子源1の半導体構造の電子帯構造の概略図である。
このバンド図は、領域5が、GaAs基板上に集積されたp−i−nダイオードを備える場合に関するものである。第1の電圧源V1によって与えられる電気的励起によってキャリアが注入される。たとえば、バルクGaAs、量子ドット(QD)のまわりの量子井戸、InAs湿潤層およびQD自体など、デバイス内部の多くの領域において、電子と正孔が再結合し、光子の放射をもたらす。
このバンド図は、両方の領域に関して伝導帯Cと価電子帯Vとを示す。第1の領域5の量子井戸は、伝導帯Cにおける電子9と、価電子帯Vにおける正孔11とを含む。量子ドットのまわりに示されたこの量子井戸は、S−K成長された量子ドットを伴う自然なInAs湿潤層、または量子ドットを取り囲むエピタキシャル成長されたGaAs/AlGaAs量子井戸から形成され得る。
伝導帯Cの電子9と価電子帯Vの正孔11とが結合すると、第1の領域5のヘテロ構造が光子を放射することになる。この光子は、次いで、たとえば導波路構造によって第2の領域7へ導かれることができ、第2の領域7へ進む。この光子は、たとえばGaAsバンドギャップ、InAs湿潤層およびGaAs/AlGaAs量子井戸のエネルギーレベルなど、第2の領域7における一連の状態を励起する。次いで、これらの光誘起された電子および正孔が、量子ドットの基底状態まで緩和し、次いで結合して光子を放射する。
第2の領域7に関して、図2は、キャリアポピュレーション(carrier population)の経時的変遷を示す。第2の領域7の第1のバンド図は、第1の領域5から放射された光子が第2の領域7に吸収されて状態を励起する吸収段階を示す。第1の領域5の量子井戸は、伝導帯Cにおける電子9と、価電子帯Vにおける正孔11とを含む。量子ドットのまわりに示されたこの量子井戸は、S−K成長された量子ドットを伴う自然なInAs湿潤層、または量子ドットを取り囲むエピタキシャル成長されたGaAs/AlGaAs量子井戸から形成され得る。第2のバンド図は、QDの基底状態への緩和を示す。最後のバンド図は再結合を示す。
伝導帯Cの電子13と価電子帯Vの正孔15とが結合して光子を放射すると、量子ドットが発光することになる。伝導帯における単一の電子13および価電子帯における単一の正孔15の存在が、単一励起子Xと称される束縛状態を形成する。
図2は、第1の領域5および第2の領域7において中性励起子が1つしかない簡素化された機構を示す。しかしながら、伝導帯の2つの電子と価電子帯の2つの正孔とを備える双励起子、または非同数の電子と正孔がある荷電励起子の形成も可能である。
量子ドットにおいて、伝導帯における少数の電子と価電子帯における正孔との間に束縛状態があるとき、励起子が形成される。1つの正孔と1つの電子が再結合すると放射崩壊が生じ、光子を放射する。この発生プロセスにより、光子が放射される時間が慎重に制御されることができ、そのようなプロセスは、パウリの排他原理により、2つの光子を同時に放射することはできない。放射される光子の波長は、初期の電子状態と最後の電子状態の間のエネルギーの差に依存する。
電子13または正孔15のいずれかが量子ドットの外へトンネルすると、光子の放射が抑制される。
再結合の前にキャリアが量子ドットの外へトンネルするのを抑制するために、障壁層が設けられてもよい。
量子ドットに対して垂直の電場が印加されると、トンネリングの確率が増加してデバイスの放射効率が低下する。障壁の高さを増加することにより、すなわち閉じ込め電位を増加することによって、トンネリングをさらに抑制することが可能である。
使用において、第1の領域5は、エレクトロルミネセンスによって光子を放射するように順方向バイアスで動作される。光子が放射されるように、第1の電圧源V1によって第1のp型コンタクトとn型コンタクトとの間に電場が印加される。たとえば、第1の領域5が量子ドットを備える場合、第1の発光ダイオード領域の閾値電圧よりも高い第1のレベルの電圧が印加されることにより、電子および正孔が量子ドットをポピュレートすることができ、それらが再度結合するとき光が放射される。
第1の領域5から放射された光子が第2の領域7に衝突し、第2の領域7に吸収されてキャリアを生成し、それらが1つまたは複数の量子ドットをポピュレートする。次いでキャリアが緩和して、第2の領域7から光子を放射する。
第2の電圧源V2によって第2のp型コンタクトとn型コンタクトとにわたって印加される電圧は、第2の領域7における1つまたは複数の量子ドットの放射エネルギーを調整するために、したがって第2の領域7から放射される光子の波長を調整するために、使用され得る。
第2の領域7に印加される電圧は、層の面に対して垂直に印加される。この電圧は、第2の領域の閾値電圧未満の第2のレベルで印加される。この電圧は、量子ドットの放射を、シュタルク効果によってデバイスの所望の出力エネルギーに等しいエネルギーへシフトするものである。
電場における量子閉じ込め状態のエネルギー(E)が、シュタルク効果により、次式に従ってシフトされる。
E=E−pF+βF
ここで、Eはゼロ電場におけるエネルギーであり、pは「永久双極子」モーメントであり、βは「分極率」(負の値)である。pは、電子と正孔との間の垂直分離の測定値を与え、p=eDであり、Dは負電荷から正電荷へ向く。Fは、正の試験電荷に対する正味の力として定義される、印加される電場である。
したがって、第2の領域7における1つまたは複数の量子ドットの放射エネルギーは、印加される電場に依存するものである。1つまたは複数の量子ドットの放射エネルギーは第2の電圧源V2によって印加される電圧の値を選択することによって選択され得る。このように、量子ドットの放射の波長が調整される。
上記で説明されたように、より大きい電場が印加されるとトンネリングの確率が増加することを意味する。したがって、光ルミネセンス(PL)放射が生じることをなお可能にしたまま量子ドットにわたって垂直に印加され得る電場の最大値がある。たとえば障壁の高さを増加することにより、この最大値を増加することができる。この最大値が大きければ大きいほど、波長の調整範囲が大きくなる。障壁層を含んでいると、放射効率を損なうことなく400kV/cmよりも大きい電場が印加され得るので、14nmを超える波長範囲にわたる調整をもたらし得る。一実施形態では、電場は、100KVcm−1を上限とする動作範囲にわたって調整可能である。
このように、量子ドットにわたって電場を印加することにより、放射波長が調整され得る。量子ドットにわたって電場を印加すると、光子放射が生じ得る前に、印加された電場が量子ドットからのキャリアのトンネリングを促進するので、光子源の効率が低下する。電場が印加される一方で、量子ドットからの電子と正孔の両方のトンネリングを最小化することにより、光子源の、より大きい調整範囲が達成され得る。障壁層を設けることにより、トンネリングが最小化され得る。
一実施形態では、第2の領域7における電子と正孔の両方のトンネリング時間は、量子ドットの内部に形成された励起子の放射寿命よりも長い。InAs/GaAsの量子ドットについては、XおよびX−状態は1ナノ秒の寿命を有する。これは、大多数のキャリアが発光するように再結合することを保証し、50%を上回る効率を維持することになる。トンネリングは、一般に量子ドットからコンタクトに向かって生じることになる。したがって、電子はn型コンタクトの方へトンネルし、正孔はp型コンタクトの方へトンネルすることになる。
動作範囲にわたって量子ドットからのトンネリングを低減させることは、複数のやり方で達成され得る。量子ドットと第1のコンタクトおよび/または第2のコンタクトとの間に半導体層を設けると、トンネリングに対する障壁をもたらし、障壁は、少なくともその厚さの一部分については、前記量子ドットにおける最低の電子エネルギーレベルよりも、少なくともより高い電位を有する。量子井戸を与えられると、少なくとも、電子のトンネリングが生じるはずの量子ドット側の障壁は、前記量子井戸の最低の電子エネルギーレベルよりも高い電位を有し得る。量子ドットからのトンネリングを低減する、第2の領域7における構造の例が、図6に示されている。
したがって、量子ドットのエネルギーレベルは、外部バイアスV2を印加することにより、所望のエネルギーへシュタルクシフトされ得る。デバイス中に障壁材料を含むと、印加されるバイアスが高くてもトンネリング率が低くなることを意味する。これは、広範囲の印加されるバイアスにわたって、効率がよい放射を可能にする。たとえば、一実施形態では、数十nmにわたってデバイスを調整することができる。
図3は、一実施形態による光子源1の一部分である半導体ヘテロ構造3の概略図である。
ヘテロ構造は、半導体基板31上に集積された第1の領域5および第2の領域7を備える。
第1の領域5は発光ダイオード領域である。第1の領域5は、基板31上のn型ドープ半導体層を備える。n型ドープ層が、基板31の上に重なって接触し得る。あるいは、たとえばn型ドープ層と基板31の間に緩衝層および/または他のエピタキシャル層が設けられてよい。
非ドープ層が、n型ドープ層の上に重なって接触する。複数の量子ドットが、非ドープ領域に設けられてもよい。p型ドープ層が、非ドープ層の上に重なり、接触して設けられる。たとえばAlGaAs、InAlAs、InAsPまたはInAlAsPといった、より大きいバンドギャップの層など、障壁層などのさらなる層が設けられてもよい。半導体層は、たとえばGaAsでよく、またはInPでもよい。量子ドットは、InAsまたは何らかの他の合金でもよい。量子ドットは、デバイスにおいて、自己組織化、液滴エピタキシによって形成されてよく、あらかじめ配置されてもよく、リソグラフィで規定されてもよい。これらの層がp−i−n構造を形成する。示されたデバイスはn型基板を備えるが、あるいは、このデバイスがp型基板を備えて、p−i−n接合が順番を逆にされてもよい。
第1の領域5によって放射される光は、第1の領域中のすべての材料、すなわち、量子ドットおよびバルク材料からの放射を備え得る。この放射は、たとえば湿潤層からの放射および/またはバルクGaAs材料もしくはバルクInP材料からの放射を含み得る。
第2の領域7はまた、基板31上のn型ドープ層33を備える。n型ドープ層33が、基板31の上に重なって接触し得る。あるいは、たとえばn型ドープ層33と基板31の間に緩衝層が設けられてもよい。
第2の領域7において、下部の障壁層27が、n型ドープ層33の上に重なって接触する。非ドープ層21が、下部の障壁層27の上に重なって接触する。量子ドット17を含む1つまたは複数の量子ドットが非ドープ領域に設けられ、非ドープ領域は下層21と上層23とを備える。上部の障壁層25およびp型ドープ層35が、非ドープ層23の上に重なり、接触して設けられている。p型ドープ層35の上にさらなる層が設けられ得る。半導体層は、たとえばGaAsでよく、またはInPでもよい。量子ドットはInAsでよい。これらの層がp−i−n構造を形成する。
基板31の反対面にn型コンタクトが設けられている。第1の領域5におけるp型ドープ層の上に第1のp型コンタクトが設けられている。n型金属コンタクト材料は、AuGeNiまたはPdGeを含み得るが、これらに限定されない。p型コンタクト金属は、AuBe、PdZnAuまたはAuCrAuZnAuを含み得るが、これらに限定されない。第1のp型コンタクトとn型コンタクトとにわたって第1の電圧源V1が接続される。
第2の領域7におけるp型ドープ層35の上に第2のp型コンタクトが設けられている。第2のp型コンタクトとn型コンタクトとにわたって第2の電圧源V2が接続される。
したがって、第2の領域7において、下層21と上層23との間の境界19に量子ドット17が形成される。量子ドット17は、たとえばInAs量子ドットであってもよい。下層21および上層23は、たとえばガリウムひ素であってもよく、またはInPでもあってもよい。上層23が上部の障壁層25に接触しており、下層21が下部の障壁層27に接触している。上部の障壁層25および下部の障壁層27は、より大きいバンドギャップの層であり、たとえばAlGaAs、InAlAs、InAsPまたはInAlAsPであり得る。
上部の障壁層25と下部の障壁層27との間に挟まれた上層23および下層21を備える構成は、量子井戸29の形成をもたらす。量子井戸29は、図2のバンド図に示されている。
障壁層が存在しない場合よりも電気的閉じ込めをさらに強化するように、量子ドット17が形成されている境界19に十分に接近して障壁層が設けられる。上層23および下層21が量子井戸29を形成する。
ここでは、上層23および下層21によって形成される量子井戸29内に量子ドット17が配置されている。量子ドット17からのトンネリングを抑制するのに役立つ上部の障壁層25と下部の障壁層27との間に量子井戸29が形成されている。
第2の領域7の構造はp−i−n構造であり、デバイスの一面がp型で反対面がn型であって、量子ドット17が非ドープ領域内に配置されている。しかしながら、第2の領域7は、代わりに、たとえばn−i−p構造または抵抗−i−ショットキー構造を有していてもよい。
その上、示されたデバイスには2つの等しい障壁があるが、代わりに不均等な障壁を有していてもよく、障壁がなくてもよく、障壁が1つでもよい。電子と正孔とは異なる有効質量を有し、したがって量子ドット17の両側の障壁の不均等な高さに対して等しいトンネリング率を有し、これは、不均等な障壁または1つの障壁がトンネリングを十分に抑制し得ることを意味する。
一実施形態では、障壁間の間隔は、量子井戸29内での電子状態の量子化をもたらすほど十分に小さいものである。これは、キャリアが、粒子のドブロイ波長に匹敵する領域への十分に強いポテンシャルに閉じ込められているときに生じる。
一実施形態では、障壁の一方または両方の高さ、位置、または厚さは、キャリアがトンネルすることもあり得る障壁の端で閉じ込め状態にならないように、量子ドット17から障壁までの距離が十分に小さくなるように、選択されている。
第2の領域7は、基板の、第1の領域5と同一の表面に設けられ、基板の表面に対して平行な面において第1の領域5の隣にあり、すなわち、第1の領域5および第2の領域7は基板上で横に配置されている。
第1の領域5と第2の領域7との間にギャップがあってよい。あるいは、たとえば第1の領域5が第2の領域7に接触していてもよく、または、たとえば第1の領域5と第2の領域7との間に導波路領域が設けられていてもよい。
第1の領域5と第2の領域7とに対する印加電圧の例が図4(a)および図4(b)に示されている。これらの図の各々において、第1の領域5および第2の領域7のうち一方が振動電場にさらされ、光子源1からのパルスの光学的放射をもたらす。
図4(a)の上の方のグラフは、第1の領域5に印加される電圧V1と、第2の領域7に印加される電圧V2とを示す。この場合、第1の領域5に印加される電圧V1が一連のパルスを形成し、第2の領域7に印加される電圧V2は連続的であり、すなわちDC電圧である。第1の領域5に印加される各電圧パルスが、第1の領域5の閾値電圧レベルを超えて、電圧V1を増加させる。したがって、第1の領域5は、各電圧パルスに対応して光のパルスを放射する。
第2の領域7における量子ドットの放射エネルギーは、第2の領域7にわたって印加される電圧V2の大きさに依存する。第1の領域5から入力される光がパルス化されているので、第2の領域7から放射される光は強度変調される。言い換えれば、第1の領域5はパルス光を放射する。各パルスは、第2の領域7によって吸収され、キャリアで第2の領域7をポピュレートし、次いでキャリアが緩和してQDにおいて再結合し、単一の光子を放射する。次いで、第1の領域5が別のパルスを放射するまで、第2の領域7が別の光子を放射することはない。
図4(a)の下の方のグラフは、第2の領域7における光子生成の確率を示す。光子生成の確率は、第1の領域5に電圧パルスが印加されるたびに増加する。
図4(b)の上の方のグラフは、代替の動作モードにおいて第1の領域5に印加される電圧V1と、第2の領域7に印加される電圧V2とを示す。第1の領域に印加される電圧V1は連続的であり、すなわちDC電圧である。第2の領域7に印加される電圧V2は一連のパルスを備える。第1の領域5に印加される電圧V1は閾値電圧レベルよりも大きく、したがって第1の領域5から光が連続的に放射される。
第2の領域7から放射される光のエネルギーは、印加される電圧パルスV2の大きさに依存する。したがって、電圧パルスV2の大きさを変調することは、第2の領域7から放射される光の波長を変調する。下の方のグラフは、第2の領域7から放射される光子の波長を示す。第2の領域7に印加される電圧が大きければ大きいほど、放射される光子の波長が大きくなる。図4(b)の下の方のグラフは、これも第2の領域7における光子生成の確率を示す。光子生成の確率は、第2の領域7に電圧パルスが印加されるたびに増加する。
どちらの場合も、第1の領域5は、第2の領域7の量子ドットにキャリアを供給するための光源として使用される。
一実施形態では、半導体のヘテロ構造は、単一量子ドットの層を備え、これら単一量子ドットは、位置依存の電場にさらされる。この構造は、エレクトロルミネセンスが観測される第1の領域5と、量子ドットのエネルギーが電場に応じて変化され得る第2の領域7とを備える。第1の領域5は、第2の領域7を光学的に励起する。第1の領域に印加される電場は、第2の領域7に印加される電場とは異なるものであってもよい。
図5は、一実施形態による光子源1からの発光スペクトルの調整を示す。この例では、デバイスは図3と同様に生成され、75%のAlGaAsを有する10nmのGaAs量子井戸クラッドの中にInAsドットの単一の層を含んでいた。第1の領域5に対するバイアスは、閾値電圧よりも大きい一定の値に設定された。第2の領域7に対するバイアスが変化され、y軸にプロットされている。結果的に、x軸にプロットされた放射のエネルギーは、量子ドットにおける推移のために変化する。この例では、第2の領域7における量子ドットの密度が高いことは、プロット上の明るさによって表された輝度が電場に応じて変化する多くの可視の推移があることを意味する。いくつかの推移は、10nmよりも大きくシフトすることが示されている。
一実施形態では、第2の領域7の各障壁層は不均等である。たとえば、図6(a)および図6(b)に示されるように、n型ドープ領域に接続された下層21は上層23よりも大きいバンドギャップを有し得る。量子ドットにおける正孔の有効質量が電子の有効質量よりもはるかに大きいので、最初に電子がトンネルする可能性が高い。したがって、電子のトンネリングを阻止して、量子ドットへの放射が生じるほど電子および正孔を長く保つために、量子ドットのn型の側に、より大きいバンドギャップ材料が与えられる。たとえば上層23はGaAsであってもよく、量子ドットはInAsであってもよく、下層21はAlGaAsである。この構成において、障壁の側には、垂直の電位のステップと伝導帯の傾斜の間に形成された「V」字形の量子井戸がある。図6(b)は対応するバンド図を示す。
あるいは、図6(c)および図6(d)に示されるように、上部の障壁層25が設けられていて、下部の障壁層が設けられなくてもよい。たとえば、量子ドットがGaAs領域に形成されていてもよく、AlGaAsから形成された上部の障壁層25が設けられてよい。図6(d)は対応するバンド図を示す。
図6(e)および図6(f)に示された代替の実施形態では、電位障壁間の間隔が低減され、極小値になる。この場合、大きいバンドギャップの材料は、キャリアの閉じ込めをさらに強化する。2つの障壁材25と27の間の境界に複数の量子ドットが形成されている。下部の障壁層27はn型材料33に接続されており、上部の障壁層25はp型材料35に接続されている。たとえばAlGaAs層といった2つの障壁層の間に、たとえばInAs量子ドットが挟まれる。AlGaAsのバンドギャップは2.2eVであり、GaAsに見られる1.5eVのバンドギャップよりもかなり大きい。たとえばn型材料33はn型にドープされたGaAsでよく、p型材料はp型にドープされたGaAsでよい。
AlGaAsの中に量子ドットを形成することにより、この量子ドットにキャリアが捕らえられた状態で大きい電場が印加され得る。このことは、放射効率を損なうことなく400kV/cmよりも大きい電場が印加され得るので、20nmを超える波長範囲にわたる調整をもたらし得る。一実施形態では、InAsドットは第2の領域7における75%のAlGaAsの中に封入され、光子源1は数十ナノメートルよりも大きい調整範囲を有する。
量子ドットの中に状態を閉じ込めるために、異なるタイプの量子井戸配置が使用され得る。図2を参照しながら正方形の量子井戸が説明される。三角形のプロファイルを有する可変構成の量子井戸が形成されてよく、キャリアは量子ドットの近くの最低の電位に蓄積する傾向がある。エネルギー断面を、放物線状、直線状、または何らかの他の変化する断面にするように構成を変化させることも可能である。量子井戸の閉じ込め状態は、量子ドットの閉じ込め状態との特定の関係を有するように設計され得る。たとえば、量子井戸の閉じ込め状態が1つのフォノンエネルギーによって分離される場合、量子ドットへの捕捉が増強され得る。
一実施形態では、ヘテロ構造は、ドットが、100kV/cm未満の電場範囲にわたって両方の符号のキャリアを閉じ込めることを可能にするように構成される。
障壁層を含むことによってもたらされる増強された閉じ込めは、デバイスがより高い温度で動作されることも可能にし得る。
シュタルク効果による量子ドット放射のエネルギーのシフトばかりでなく、印加される電場の大きさも、放射のタイプを制御するのに使用され得る。
たとえば、放射のタイプの1つには単一の中性励起子Xによる放射があり、伝導帯の単一の電子と価電子帯の単一の正孔とが結合してドットを完全に空にし、光子を放射する。別のタイプの放射には中性の双励起子崩壊XXによる放射があり、伝導帯における2つの電子と価電子帯における2つの正孔とがあって、伝導帯の1つの電子が価電子帯の単一の正孔と結合して光子を放射し、伝導帯の単一の電子と価電子帯の単一の正孔とを後に残す。別のタイプの放射には、伝導帯における2つの電子と価電子帯における単一の正孔とが存在する量子ドットからの崩壊による放射がある。伝導帯における1つの電子が価電子帯における単一の正孔と結合して、伝導帯に単一の電子を残す。この崩壊は負の励起子崩壊X−として知られている。別のタイプの放射には、起動状態が伝導帯における単一の電子と価電子帯における2つの正孔であるときの、正の励起子崩壊X+がある。たとえば励起子XX+が伝導帯における3つの電子と価電子帯における2つの正孔とを備える、高次励起子の帯電崩壊を得ることも可能である。
異なるタイプの放射が、第2の領域7に印加される異なる電圧を支配する。したがって、第2の電圧源V2によって第2の領域7に印加される電圧を変化させることにより、特定のタイプの放射を制御することまたは促進することが可能である。
別の実施形態では、第2の領域7にわたって印加される電場が、放射された光子における微細構造分裂(FSS)を最小化するように構成される。これによって、量子もつれ光子対の源が生成され得る。
光子の対は、当初は2つの電子および2つの正孔で満たされた(双励起子状態XXとして知られている)単一の量子ドットにおけるカスケード放射プロセスから生成され得る。この状態は、双励起子光子を放射することができ、1つの電子および1つの正孔を荷電中性の励起子状態に残す。次いで、この電子と正孔とが再結合して励起子光子を放射し、空のドットを残す。励起子状態の特性を制御することにより、これら2つの光子が量子もつれされる(entangled)ことができる。量子もつれ光子の源を生成するために、量子ドットからの光ルミネセンスに微細構造分裂がない量子ドットを有するのが望ましい。
第2の領域にわたって印加される電圧を制御すると、量子もつれした状態を決定する微細構造分裂を最小化することができる。これは、励起および光子放射と同一のチップで起こる。微細構造分裂が最小化される電場において源を動作させることが可能である。
FSSは、中性励起子状態の放射および双励起子状態の放射においてのみ可視である。これらの状態は、FSSが最小化されたとき、より高強度の放射を得る。
一実施形態では、第2の領域に印加される電場が、第2の領域における量子ドットの微細構造分裂を最小化する。
図7は、一実施形態による光子源にわたって調整電圧を印加することの効果を示す。この図は、印加されるバイアスを用いる、量子ドットの微細構造分裂(FSS)の電気的調整を示すものである。
電圧を変化させることにより、FSSが変化する。これは、量子状態の放射寿命と同程度またはそれよりも速い時間尺度での変化を可能にする。
第2の領域7に印加される電圧は、微細構造分裂を最小化するために使用され得る。一実施形態では、FSSは印加電圧に応じて直線的に変化する。
GaAs/InAs/GaAsにおける量子ドットは、ドットからドットへの広範囲にわたるガウス分布を伴ってランダムに変化するFSSを有する。1.4eVの放射エネルギーにおいて、平均FSSはゼロであり、「散乱」は50μeVに近い。この散乱も、第2の領域に電圧を印加することによって低減され得る。一実施形態では、第2の領域7に電場が印加されるとき、FSSは1KVcm−1につき0.28μeVの割合で変化する。1.32eVの放射エネルギーにおいて、FSSの平均値は約100μeVであり、100μeVの散乱を伴う。150μeVの調整範囲は、実質的にすべての量子ドットが最小のFSSに調整され得ることを意味することになる。これは530KVcm−1の電場に対応する。
GaAsまたはInPの代わりにAlAsにおける量子ドットの成長は、QDの形状非対称性を増加させ、より大きい微細構造分裂をもたらす。AlGaAsにおいて成長される量子ドットは、アルミニウム成分が増加するとともに空間非対称性がより大きくなることも知られている。したがって、第2の領域7にわたって電圧を印加することにより微細構造分裂を最小化することは、これらの材料に対して特に有効である。その上、印加される電場に対する微細構造分裂の変化率は、AlGaAsの内部で成長されたドットに関してより高いものになる。これらの材料において、量子ドットの大部分が、微細構造分裂を最小化するように調整され得る。
一実施形態では、光子源1は共振器305を備える。共振器は量子ドットのまわりに設けられ、第2の領域7におけるさらなる量子ドットのまわりに設けられ得る。共振器は、1つの方向の放射を増強して効率を向上するように、および/または量子ドットの放射特性を変更するように構成されてもよい。構造の有効屈折率は、第2の領域7における1つまたは複数の量子ドットのまわりに光共振器が生成されるように変更される。
共振器は、たとえば、屈折率が交番する4分の1波長層のブラッグミラー、または光結晶から形成され得る。光共振器は、各々が厚さλ/4の交番する高屈折率の層と低屈折率の層とを含むことによって形成され得る。80%を超えるアルミニウム含有量を有する半導体層のエッチングまたは選択的部分酸化によって層の輪郭を描くことも、共振器を形成するために使用され得る。
図8は、一実施形態による光子源1の半導体ヘテロ構造を示すものであり、層構造の詳細を示している。
この半導体ヘテロ構造は、基板501の第1の表面上に集積された第1の領域5および第2の領域7を備える。基板501は緩衝層を備え得る。基板は、たとえばGaAsまたはInPであってもよい。基板はドープされていてもよい。この場合、n型コンタクトが基板に対して作製されているが、あるいはデバイスが逆にされて、基板に対してp型コンタクトが作製されてもよい。
下部のコンタクト領域502が、基板501の上に重なって接触する。下部のコンタクト領域は、たとえばn型にドープされたGaAsまたはInPであってもよい。下部の障壁領域503は、下部のコンタクト領域502の上に重なって接触する。下部の障壁領域は、たとえばAlGaAsまたはInAlAsであってもよい。下層507は、下部の障壁領域503の上に重なって接触する。下層は、たとえば非ドープのGaAsまたはInPであってもよい。
量子ドット509を含む複数の量子ドットを備える量子ドット層が下層507と上層511との間の境界にある。上層は、たとえばGaAsまたはInPであってもよい。量子ドット17は、たとえばInAs量子ドットであってもよい。
たとえばAlGaAsまたはInAlAsを備え得る上部の障壁層504は、上層511の上に重なって接触する。p型コンタクト層513は、上部の障壁層504の上に重なって接触する。一実施形態では、p型コンタクト層513は、GaAsまたはInPの高濃度のp型ドープ層である。
第1の領域5と第2の領域7との間にギャップがあり、これは、構造の製造中に、層を通って基板までエッチングされるものである。
n型コンタクト521は、下部のドープされたコンタクト領域502に接触している。基板501もn型にドープされている実施形態では、n型コンタクト521は、代わりに、基板501の第1の表面に対する反対面に配置され得る。第1の領域5の上方で、p型コンタクト層に第1のp型コンタクト519が接触される。第2の領域7の上方で、p型コンタクト層に第2のp型コンタクト517が接触される。
ブラッグミラー層がデバイスに含まれてもよい。ブラッグミラー層は、各々が4分の1波長の厚さの、交番する高屈折率の層と低屈折率の層とを使用して形成される。層数が多ければ多いほど、より高い反射率が達成される。また、屈折率の差が大きければ大きいほど、より高い反射率が達成される。GaAs/AlGaAs層などの、エピタキシャル成長半導体材料の交番する層が使用され得る。あるいは、SiO/TiOまたはSiO/Si層などの誘電体が使用され得る。そのような誘電性ブラッグミラーは、次のものに限らないが、スパッタリング、蒸着、またはプラズマ助長の化学気相成長法などの技術によって堆積され得る。
第1の領域5および第2の領域7は基板501上で横方向に結合されている。第1の領域5から放射された光は、たとえば導波路層により、または第1の領域5の最上部の連続した金属コンタクトと、半導体−空気の境界とにより、もしくは基板の下のさらなる金属層によって、層の面内に、すなわち層の積層方向に対して垂直な方向に、導かれ得る。第2の領域7から放射された光も、導波路層により、または第1の領域5の最上部の連続した金属コンタクトと、半導体−空気の境界とにより、もしくは基板の下のさらなる金属層によって、面内方向に導かれ得る。しかしながら、それに代えて、光が基板501から離れて面外方向に放射され得るように、p型コンタクト層513と第2のp型コンタクト517とにギャップを形成することにより、光が面外方向に放射されてもよい。最上部の金属コンタクト519が連続していなければ、垂直に放射された光をすべてデバイスへ反射して戻すとは限らず、その故にいくらかの光が垂直に放射される。
第1の領域5および第2の領域7は、基板501の第1の表面に対して実質的に平行な第1の面に互いに関連して配置されている。光は、第1の領域5および第2の領域7から放射され、第1の面において導かれる。第1の領域から放射された光が、第2の領域に衝突して第2の領域7に吸収される。
図8に示される光子源は、たとえば分子線エピタキシまたは有機金属気相エピタキシ(MOVPE)によって成長され得る。デバイスは、モノリシックに集積される手法を使用して成長され得、あるいは、第1の領域5と第2の領域7とが分離して製造され、次に、共有のプラットフォーム上で、フリップチップボンディングなど何らかの製造後の組立てプロセスによって接合され得る。
前述のように、デバイスは、たとえばGaAsまたはInPに基づくものであってもよい。InP基板は、その結晶構造が通信帯域からのエネルギーにおける放射を可能にするので、通信波長で動作するデバイス用に使用され得る。
一実施形態では、個々の構成要素が1つのタイプの基板上で成長され、次いで、次のものに限らないが、フリップチップボンディングなどの技術を使用して、異なるタイプの基板に接合される。
一実施形態では、n型コンタクト金属としてAuGeNiが使用されてもよく、p型コンタクト金属はPdZnAu、AuCrAuZnAuまたはAuBeのうちいずれか1つであってもよい。n型コンタクト521を備えるn型電極が形成され、第1のp型コンタクト519を備える第1のp型電極が形成され、第2のp型コンタクト517を備える第2のp型電極が形成される。第1のp型コンタクト519とn型コンタクト521とにわたって第1の電圧源V1が接続される。第2のp型コンタクト517とn型コンタクト521とにわたって第2の電圧源V2が接続される。
第1の領域5と第2の領域7との間のギャップは、湿式エッチングまたは乾式エッチングによって達成され得る。GaAsベースのデバイスおよびInPベースのデバイスに関して、これは、InPの場合は高温で、塩素ベースの化学的物質を使用して達成され得る。InPも、メタンベースのプロセスを使用して乾式エッチングされ得る。あるいは、ギャップは、標準的な湿式の化学的エッチングを使用して生成され得る。
第1の領域5および第2の領域7の、たとえば長方形または正方形の断面といった様々な水平方向の形状が、エッチングによって形成され得る。
したがって、第1の領域5および/または第2の領域7は共振器を備え得る。光共振器は、各々が厚さλ/4の交番する高屈折率の層と低屈折率の層とを含むことによって形成され得、面外方向における閉じ込めをもたらす。面内方向における閉じ込めは、格子、光結晶構造、層のエッチングまたは部分酸化によってもたらされ得る。
あるいは、第1の領域5と第2の領域7との間のギャップは、トレンチがエッチングされた後に、類似した屈折率を有する非ドープ材料を用いて満たされてもよい。
図9は、一実施形態による光子源1の半導体ヘテロ構造の成長および製造の方法のフローチャートである。この方法は、たとえば図8に示されたヘテロ構造を製造するのに使用され得る。
この方法によって製造されたデバイスでは、第1の領域5と第2の領域7の両方が基板上にモノリシックに集積される。一実施形態では、基板は、n型のGaAsまたはInPの基板である。
ステップS101において、基板501上に緩衝層が成長され、下部のエピタキシャルブラッグミラー505が続く。このミラーは、部分的にまたは全体に、n型にドープされてよい。下部のブラッグミラー505の上に重なって接触するのは、n型層502、下部の障壁層503、下部の非ドープ層507、量子ドット層509、上層511、上部の障壁層504、p型層513および上部のブラッグミラー506である。量子ドット層509を形成するために、たとえば下層507上に、InAs源の1.7超の単分子層が堆積されてよい。次いで、これは量子ドットへと「自己組織化する」。
ステップS102において、最初にデバイスが成長マシンから取り出される。次いで、誘電体層上にフォトレジストがスピンされ(spun)、フォトリソグラフィにより、フォトレジストにおいて、所望の形状を有し、その間にギャップを伴う第1の領域5と第2の領域7とが規定される。現像の後、レジストにおいて規定されたストリップは、より深くなければ少なくとも下部のn型ドープ領域502まで浸漬して酸:過酸化物:水溶液での湿式エッチングにより、半導体構造に転写される。GaAs/AlGaAs構造については、溶液はHSO:H:HO溶液であり得る。デバイスは脱イオン化された水の中ですすがれ、フォトレジストが、たとえばアセトン、専用のレジスト除去剤溶液などの溶剤の中で、またはOプラズマ灰化によって除去される。
あるいは、選択性の向上が必要とされる場合、同一のフォトレジストマスクまたは誘電体マスクのいずれかを用いる乾式エッチングプロセスを使用して、上記のエッチングステップが達成され得る。
ステップS103は、フォトリソグラフィを用いるコンタクト領域の規定と、n型金属コンタクトおよびp型金属コンタクトの堆積と、アニーリングとを含む。p型コンタクト層513上にp型金属コンタクトが堆積される。下部のブラッグミラー505および基板501がn型にドープされている場合、基板501の第1の表面に対する反対面上にn型金属コンタクトが堆積されてよい。そうでなければ、金属コンタクトは、ステップS102のエッチングプロセス中に露光されるn型表面に作製される。
図10は、図9のステップの各々の後のサンプルの構造を示す図である。
ステップS101の後、サンプルは、緩衝層を有する基板501と、緩衝層の上に重なって接触する下部のブラッグミラー505と、下部のブラッグミラー505の上に重なって接触するn型層502と、下部のn型層の上に重なって接触する下部の障壁層503と、下部の障壁503の上に重なって接触する下部のi層507と、下部のi層507の上に重なって接触する量子ドット層509と、量子ドット層509の上に重なって接触する上部のi層511と、上部のi層511の上に重なって接触する上部の障壁504と、上部の障壁504の上に重なって接触する上部のp型層513と、上部のp型層513の上に重なって接触する、p型にドープされた上部のブラッグミラー506とを備える。
ステップS102aの後、第1のフォトレジストマスク、上部のブラッグミラー506、p型層513、上部の障壁504、上部のi層511、量子ドット層509、下部のi層507および下部の障壁503が、第1の領域5と第2の領域7とを規定する2つの隆起部を形成する。
ステップS103の後、第1のp型コンタクト519および第2のp型コンタクト517は、p型にドープされた上部のブラッグミラー506の上に重なって接触する。n型コンタクト金属521はn型層502に接触している。
代替の実施形態では、領域5および領域7が、2つの要素の間で光子をより効率的に転送するために、導波路領域によって連結される。この導波路領域は、製造プロセスの間に、たとえばIII〜V族の材料の再成長により、またはたとえば誘電体の蒸発/スパッタリングなどによって形成される。
図11は、一実施形態による半導体ヘテロ構造の成長および製造の方法のフローチャートを示す。この方法は、図12に示されるものなど、第1の領域5と第2の領域7との間に導波路領域を備えるヘテロ構造を製造するために使用され得る。
図12に示されるものなどの構造は、たとえばMOVPEによって成長され得る。MOVPEは、プロセスにおける複数のオーバーグロースステップのため、適している。
ステップS201において、基板501上に緩衝層が成長され、上記で説明されたタイプの下部のエピタキシャルブラッグミラー505が続く。このミラーは、部分的にまたは全体に、n型にドープされてもよい。下部のブラッグミラーに対して、n型層502、下部の障壁層503、下部の非ドープ層507、量子ドット層509、上層511、上部の障壁層504、p型層513および上部のp型DBR506が上に重なって接触する。
次いで、ステップS202において、サンプルが成長マシンから取り出される。このステップは、たとえばSiまたはSiOの層であり得る誘電体硬質マスクの堆積を備える。この誘電体層の厚さは、成長された活性領域の厚さと乾式エッチングの選択性とに依存し得る。次にフォトレジストがスピンされ、フォトリソグラフィによってストリップが規定される。現像の後、レジストの中に規定されたストリップパターンが、たとえばフッ素ベースの化学的物質を使用して乾式エッチングによって誘電体層に転写される。次に、表面上の残りのレジストが、レジスト除去剤溶液の中で、またはOプラズマ灰化によって除去される。次に半導体の乾式エッチングが実行される。Clベースの化学物質は、優れた品質の垂直側壁を設けるために使用され得る。この段階において、エッチングによって層を選択的に除去することにより、トレンチが形成される。エッチングは、デバイスの設計に依存して、基板501または下部のブラッグミラー505まで行われる。後者の場合が図12に示されている。
そのとき、サンプルは、ステップS203aに向けて準備ができている。誘電体の硬質マスクが残されている。これは、第1の領域5および第2の領域7の最上部における局所的オーバーグロースを防止することになる。このステップにおいて、第1の導波路領域523および第2の導波路領域525が成長され、平坦化が続いて行われる。ステップS202において形成された所定のトレンチの中に導波路領域が成長される。
導波路領域を成長させることは、第1の層512の上に重なって接触する基板501を成長させることを備え得る。第1の層は、たとえば非ドープのInPまたはGaAsであってもよい。次に、第1の層512の上に重なって接触する第1のクラッド層514が成長される。第1のクラッド層514は、たとえばInAlAsであってもよい。第1のクラッド層514の上に重なって接触するコア層516が成長される。コア層516は、たとえばInGaAsであってもよい。コア層516の上に重なって接触する第2のクラッド層518が成長される。第2のクラッド層はInAlAsであってもよい。第2のクラッド層518の上に重なって接触する第2の層520が形成される。第2の層520は、たとえばInPまたはGaAsであってもよい。第1のクラッド層514、コア領域516および第2のクラッド層518が、導波路を形成する。使用において、光は、クラッド層によって面外方向に閉じ込められる。光は、たとえば導波路領域のエッチングされた縁端部または層の側方の酸化により、面内方向に閉じ込められる。
ステップS204aにおいて、誘電体の硬質マスクが除去される。これは、サンプルをHFに浸漬することまたは乾式エッチングを含む。次に実行される組立ては、フォトレジストをスピンすることと、n型コンタクトを規定することとを含む。レジストの現像の後、n型金属が堆積され、リフトオフされてアニール化される。p型コンタクトを規定するために類似のプロシージャが適用される。
ステップS201、S202、S203bおよびS204bに示される代替の実施形態では、導波路領域の成長の前に、接触が堆積されてアニール化され得る。これらのステップの順番を選択するとき、導波路およびコンタクトの材料の入念な選択のために利用可能な熱量が考慮されてもよい。
図12は、一実施形態による光子デバイスの半導体ヘテロ構造の概略図を示す。この図は、デバイスの長手方向すなわち光が放射される方向に沿った側面図および上面図を示す。
第1の導波路領域523は、エレクトロルミネセンスを第1の領域5から第2の領域7へ導くために使用される。第2の導波路領域525は、第2の領域7から放射された光を導くために使用される。
第1の領域5と第2の領域7との間に第1の導波路領域523がある。第2の領域7の、第1の導波路領域523に対する反対側に、第2の導波路領域525が配置されている。光は、第1の導波路領域523を通って第1の領域5と第2の領域7との間を進む。
導波路領域は、緩衝層の上に重なって接触する第1の層512と、第1の層512の上に重なって接触する導波路と、導波路の上に重なって接触する第2の層520とを備える。光は、導波路において垂直方向および水平方向に閉じ込められる。第1の層512および第2の層520は、たとえばInPまたはGaAsであってもよい。導波路は、InAlAsクラッド領域を上下に有するInGaAsコア層516を備え得る。
第1の領域5から放射された光は導波路領域523に入り、導波路領域を通って第2の領域7へ進む。第2の領域7から放射された光は導波路領域525に入る。
第1の領域5および第2の領域7は活性領域である。第1の導波路領域523および第2の導波路領域525は受動領域である。第1の導波路領域523、第2の導波路領域525、第1の領域5および第2の領域7は、互いに電気的に絶縁されている。第1の領域5および第2の領域7は、別個にバイアスをかけられ得るように、個別の電気的p型コンタクト領域517を有する。第1の領域5および第2の領域7は、単一のn型コンタクト領域521を共有してもよく、または個別のn型コンタクトがあってもよい。
代替の実施形態では、構造を通して基板までエッチングする代わりに、トレンチが、上部の障壁層504または上部のi層511まで部分的にエッチングされてよい。これは、第1の領域5および第2の領域7、ならびに導波路領域523、525が、元のエピタキシャル層から、完全にモノリシックに形成されることを可能にする。
図13は、一実施形態による光子源の半導体ヘテロ構造の成長および製造の方法のフローチャートを示す。この方法は、図14に示されるものなど、第1の領域5と第2の領域7との間にモノリシックに集積された導波路領域を備えるヘテロ構造を製造するために使用され得、第2の領域7から放射された光子は、成長方向に対して垂直な面内において離れるように導かれる。図15が示す代替の実施形態では、第2の領域7から放射された光子が、成長方向に対して平行な方向において離れるように導かれる。
ステップS301において、基板501上に緩衝層が成長され、上記で説明されたタイプの下部のエピタキシャルブラッグミラー505が続く。このミラーは、部分的に、または完全に、n型にドープされてよい。下部のブラッグミラー505に対して、n型層502、下部の障壁層503、下部の非ドープ層507、量子ドット層509、上層511、上部の障壁層504、p型層513および上部のp型DBR506が上に重なって接触する。
ステップS302において、サンプルが成長マシンから取り出される。デバイス本体を規定するために、マスキング材料が堆積されてパターニングされる。この例では、フォトレジストだけがマスキング材料として使用されているが、前述のように、誘電体硬質マスクも同様に採用され得る。フォトレジストの露光および現像の後、主デバイスのレイアウトが、湿式エッチングまたは乾式エッチングによって半導体に転写される。エッチングは、基板501、n型ブラッグミラー505またはn型ドープ層502まで行われてよい。このステップは、基板に沿って隆起部またはメサ構造を形成する。
レジストが除去されて、サンプル上にフォトレジストの第2の層がコーティングされる。繰り返しになるが、この段階において、代わりに誘電体硬質マスクが採用され得る。第1の領域5と、結合導波路領域523と、第2の領域7と、存在する場合には放射導波路領域525との間のトレンチを規定するために、フォトレジストが露光され、現像される。パターンは湿式エッチングまたは乾式エッチングによって転写される。エッチングは、たとえば上部の障壁層504まで、または単に上部のi層511まで行われる。
次いで、マスク材料が除去される。
ステップS303において、n型金属コンタクト521を規定するために、フォトレジストがスピンされ、露光され、現像される。金属が蒸発され、リフトオフが行われる。コンタクトがアニール化される。p型金属コンタクト519および517を生成するために、類似のプロシージャが行われる。
図14は、図13において詳述された組立てステップによって製造され得る、一実施形態による光子デバイスの半導体ヘテロ構造の概略図を示す。この図は、デバイスの長手方向すなわち光が放射される方向に沿った側面図および上面図を示す。
ここで、デバイスは、第2の領域7から放射された光子が、デバイスから、成長方向に対して垂直に、すなわち層の面内において、導波路525を通って結合されるように構成されている。このデバイスは、モノリシックに集積された導波路を備える。
第1の導波路領域523は、エレクトロルミネセンスを第1の領域5から第2の領域7へ導くために使用される。第2の導波路領域525は、第2の領域7から放射された光を導くために使用される。
第1の領域5と第2の領域7との間に第1の導波路領域523がある。第2の領域7の、第1の導波路領域523に対する反対側に、第2の導波路領域525が配置されている。光は、第1の導波路領域523を通って第1の領域5と第2の領域7との間を進む。
導波路領域523および525は、第1の領域5および第2の領域7と同一の層を備える。コンタクト524は第1の導波路領域523の上に重なって接触し、コンタクト526は第2の導波路領域525の上に重なって接触する。導波路領域523および525は、領域間でエッチングされたギャップによって規定される。ギャップは、たとえば上部の障壁層504まで、または単に上部のi層511までエッチングされる。光は、導波路において垂直方向および水平方向に閉じ込められる。第1の領域5から放射された光は導波路領域523に入り、導波路領域を通って第2の領域7へ進む。第2の領域7から放射された光は導波路領域525に入る。
第1の領域5を電気的にポンピングするために、第1の領域5に順方向バイアスが印加される。放射を抑制するために、強い逆方向バイアス結合と発光領域とが含まれ得る。導波路領域におけるあらゆるQDからのスプリアス放射を防止するために、コンタクト524および/またはコンタクト526へのバイアスの印加が用いられ得る。キャリアが導波路領域523または525に吸収されると、それらの領域のQDにおいて再結合して存在することができる。ここで非常に強い負バイアスを印加することにより、あらゆるキャリアが、再結合する前にQDから一掃されることになり、これはQD放射が起こるのを防止する。
あるいは、デバイスは、第2の領域7からの放射が成長方向に対して平行な方向に導かれてデバイスから出るように構成されてもよい。そのようなデバイスの一例が図15に示されている。
図15は、図13において詳述された製造ステップに従う別の実施形態による光子デバイスの半導体ヘテロ構造の概略図を示す。この図は、デバイスの長手方向すなわち光が放射される方向に沿った側面図および上面図を示す。
ここで、光子源は、第2の領域7から放射された光子が結合され、成長方向に対して平行な方向に出るように、構成されている。このデバイスは、モノリシックに集積された導波路を備える。
第1の導波路領域523は、エレクトロルミネセンスを第1の領域5から第2の領域7まで面内方向に導くように使用される。第1の導波路領域523は、第1の領域5と第2の領域7との間にある。光は、第1の導波路領域523を通って第1の領域5と第2の領域7の間を面内方向に進む。
第1の導波路領域523は、第1の領域5および第2の領域7と同一の層を備え、これらの領域の間にエッチングされたギャップによって規定されている。コンタクト524は、第1の導波路領域523の上に重なって接触する。ギャップは、たとえば上部の障壁層504まで、または単に上部のi層511までエッチングされる。光は、第1の導波路領域523において垂直方向および水平方向に閉じ込められる。第1の領域5から放射された光は導波路領域523に入り、導波路領域を通って第2の領域7へ進む。
第2の領域7から放射された光は、面外方向に放射される。第2の領域7の上に重なるp型コンタクト517にギャップが形成されている。光は、第2の領域7からこのギャップを通って放射される。
第1の領域5を電気的にポンピングするために、第1の領域5に順方向バイアスが印加される。上記のように、放射を抑制するための強い逆方向バイアス結合と発光領域とが含まれ得る。
代替の実施形態では、第1の領域5は、第2の領域7の上または下に配置される。第1の領域5が第2の領域7に接触してもよく、または第1の領域5と第2の領域7との間に導波路領域が設けられてもよい。図16は、一実施形態による光子源1の一部分である半導体ヘテロ構造の概略図を示す。光は、第1の領域5および第2の領域7から、層の面外方向、すなわち層の積層方向に対して平行な方向に放射される。
第1の領域5に印加された電圧が、光子を放射するように第1の領域5を駆動し、放射された光子が、第2の領域7を光学的にポンピングする。第1の領域5および第2の領域7は、垂直に、すなわち層の成長方向すなわち面外方向に整列されている。
第1の領域5と第2の領域7とは基板501の第1の表面上に集積されている。第1の領域5および第2の領域7は、基板501の第1の表面に対して実質的に垂直な第2の面に互いに関連して配置されている。光は、第2の面における第1の領域5および第2の領域7から放射される。第1の領域5および第2の領域7は、第1の領域5から放射された光が第2の領域7と衝突して第2の領域7に吸収されるように構成されている。第2の領域7は第1の領域5の最上部に積み重ねられており、言い換えれば第1の領域5は第2の領域7と基板501との間にある。
図16に示されるものなどの構造は、たとえばMBEまたはMOVPEによって成長され得る。
一実施形態では、基板はInPまたはGaAsである。
第1の領域5と第2の領域7とに対して1つまたは複数の電気コンタクトが形成されてよい。たとえば、n型コンタクト金属としてAuGeNiまたはPdGeが使用されてもよく、p型コンタクト金属はPdZnAu、AuCrAuZnAuまたはAuBeのうちいずれか1つであってもよい。
GaAsおよびInPの乾式エッチングは、InPの場合は高温で、塩素ベースの化学的物質を使用して達成され得る。InPはまた、メタンベースのプロセスを使用して乾式エッチングされ得る。標準的な湿式化学エッチングが使用されてもよい。SiまたはSiOを使用して形成された誘電体の硬質マスクが使用されてもよい。デバイス製造のME法のさらなる詳細が以下で説明される。
様々な水平方向の形状が形成され得る。第1の領域5および第2の領域7の断面はたとえば円形であってもよい。
第1の領域5および/または第2の領域7は光共振器を備え得る。各々が厚さλ/4の交番する高屈折率の層と低屈折率の層とが、面外方向における閉じ込めをもたらし得る。面内方向における閉じ込めは、格子、光結晶構造、層のエッチングまたは部分酸化によってもたらされ得る。
このデバイスは、第1の領域5および/または第2の領域7において電流経路および光学モードを閉じ込めるために、酸化物開口をさらに備えてもよい。
この構造は、基板501と、基板501の上に重なって接触するブラッグミラー層41と、ブラッグミラー層41の上に重なって接触する第1のp型層49と、第1のp型層49の上に重なって接触する第1の非ドープ層51と、非ドープ層51の上に重なって接触するn型層53と、n型層53の上に重なって接触する第1の障壁層54と、少なくとも1つの量子ドットを備え、第1の障壁層54の上に重なって接触する第2の非ドープ層55と、第2の非ドープ層55の上に重なって接触する第2の障壁層56と、第2の障壁層56の上に重なって接触する第2のp型層57とを備える。
第1のp型層57に接触するp型金属コンタクト47がある。n型金属コンタクト45は、隆起部の端でn型層53の表面に接触している。この構造は、基板501、ブラッグミラー41および第1のp型層49が第1の「段」を形成し、第1の非ドープ層51およびn型層53が第2の「段」を形成し、第1の障壁層54、第2の非ドープ層55、第2の障壁層56および第2のp型層57が第3の「段」を形成する、「階段」形状を有する。p型金属コンタクト43は、段の端で第1のp型層49の表面に接触している。
第1の領域5において光を生成するために、最下部のp型コンタクト43とn型コンタクト45の間に電流が印加される。第1の領域5において生成された光は、層の積層方向に、n型層53を通って放射される。光は第2の領域7に入る。
図17は、一実施形態による光子源1の一部分である半導体ヘテロ構造の成長および製造の方法のフローチャートを示す。
デバイスは、ステップS501においてモノリシックに成長される。ステップS502におけるいかなる製造も始まらないうちに、ステップS501の成長段階が完了される。
一実施形態では、基板501はInPまたはGaAsである。基板501は緩衝層を含めてオーバーグローされてもよい。次いで、分布反射型共振器(DBR)であるブラッグミラー層41が成長される。ブラッグミラー層41は、様々な屈折率を有して交番する材料の複数の層を備える。材料は、GaAs/AlGaAs、InP/AlInGaAs、InP/InGaAsPまたはAlInGaAs/AlInAsであってもよく、後の3つは、すべてが、たとえばInPに対して格子整合される。ブラッグミラー層41は、デバイスの「最下部」に、すなわち基板501に最も接近して配置されているので、一実施形態では95%を超える反射率を有するように構成され、光が基板501を離れて第1の領域5から第2の領域7の方へ反射されることを意味する。次いで第1のp型層49が成長され、第1の非ドープ層が続く。次いで、n型層53が成長され、第1の障壁層54、少なくとも1つの量子ドットを備える第2の非ドープ層55、第2の障壁層56および第2のp型層57が続く。第1のp型層49、第1の非ドープ層51、n型層53、第2の非ドープ層55および第2のp型層57は、たとえばGaAsまたはInPであってもよい。第1の障壁層54および第2の障壁層56は、より大きいバンドギャップの材料であり、たとえばAlGaAs、InAlAs、InAsPInAlAsPであり得る。第2の非ドープ層55は、たとえばInAs量子ドット層を備え得る。
製造ステップS502は、最上部のp型コンタクト47を光学的に規定するために、ウェーハの最上部上にレジストがスピンされることで始まる。レジスト現像の後、p型金属が堆積されてリフトオフされる。第2のp型層57上に最上部のp型コンタクト47が堆積される。
次いで、たとえばSiまたはSiOの層であり得る誘電体層が堆積される。この層はエッチングのための硬質マスクとして働く。次に、デバイスの最上部の形状/サイズを規定するためにフォトレジストがスピンされる。現像の後に、たとえばCHFまたはCFの化学物質に基づいて硬質マスクがエッチングされる。次いで、残りのレジストが、たとえばレジスト除去剤溶液の中で除去される。次いで、半導体ウェーハが、n型層53までエッチングされる。エッチングはClの化学物質に基づくものであってもよい。次いで、誘電体マスクが、たとえばHFによって除去される。
次いで、フォトレジストがスピンされ、n型コンタクト領域が規定され現像される。次にn型金属が堆積される。n型層53のエッチングされた表面上にn型コンタクト45が堆積される。
次に、たとえばSiまたはSiOの層であり得る別の誘電体層が堆積される。この誘電体層はエッチングのための硬質マスクとして働く。フォトレジストがスピンされ、最低レベルの形状が規定される。現像の後、誘電体マスクが乾式エッチングされ、第1のp型層49までの半導体エッチングが続く。次いで、誘電体の硬質マスクが除去される。このエッチングは、第1のp型層49に対するp型コンタクトを作製するための平坦な表面を生成するために行われるものである。
次いで、最下部のp型コンタクト43を光学的に規定するために、ウェーハの最上部に別のレジストがスピンされる。レジスト現像の後、p型金属が堆積されてリフトオフされる。第1のp型層49上に最下部のp型コンタクト43がある。
図18は、図17のステップの各々の後のサンプルの構造を示す。
図19は、一実施形態による光子源1の一部分であって、第1の領域5および第2の領域7が垂直接合および垂直結合である、半導体ヘテロ構造の概略図を示す。この図は、各層を通る断面を示すものである。
導波路領域を備える層61に、第2の領域7の少なくとも1つの量子ドットが組み込まれている。第1の領域5は、第2の領域7上に集積されており、すなわち第2の領域7は第1の領域5と基板501との間にある。しかしながら、第1の領域5は、あるいは、第2の領域7と基板501との間にあるように、第2の領域7の下に集積されてもよい。この構造は、水平方向の一端において層61にエッチングされた格子を備えてもよく、これは、第2の領域7からの導波路領域に沿った光を一方向に反射して面内方向に出すためのDBRを形成する。
このデバイスは、基板501と、基板501の上に重なって接触するブラッグミラー層41と、ブラッグミラー層41の上に重なって接触する第1のp型層49と、第1のp型層49の上に重なって接触する第1の障壁層54と、第1の障壁層54の上に重なって接触する層61と、層61の上に重なって接触する第2の障壁層56と、第2の障壁層56の上に重なって接触するn型層53と、n型層53の上に重なって接触する非ドープ層55と、非ドープ層55の上に重なって接触する第2のp型層57とを備える。基板は、上記で説明されたようにInPまたはGaAsであってもよい。
p型層57の上に重なって接触するp型金属コンタクト47がある。この構造は、基板501、ブラッグミラー層41、第1のp型層49、下部の障壁層54および層61が第1の「段」を形成し、上部の障壁層56およびn型層53が第2の「段」を形成し、非ドープ層55および第2のp型層57が第3の「段」を形成する、「階段」形状を有する。第2のp型層57の表面および第1のp型層49に対して、たとえば導波路層61を通してエッチングされたギャップの中にp型コンタクトが形成される。n型金属コンタクト45は、段の端でn型層53の表面に接触している。第1の領域5の下に配置されている層61の一部分に、1つまたは複数の量子ドットが組み込まれている。層61は導波路領域を備える。量子ドットから放射された光は、面内方向において導波路領域に沿って導かれる。
第1の領域5において光を生成するために、最上部のp型コンタクト47とn型コンタクト45との間に電流が印加される。第1の領域5において生成された光は、層の積層方向に、n型層53を通って基板に向けて放射される。光は第2の領域7に入る。第2の領域7の量子ドットから放射された光は、層61における導波路領域に沿って層の面において放射される。
基板がGaAsである場合、層61はたとえばGaAsまたはAlGaAsを備え得る。基板がInPである場合、層61はたとえばInPであってもよい。導波路領域は、単一材料の単純な隆起部であってもよく、またはたとえば集積された低屈折率のクラッド層を有する多層導波路でもよい。
したがって、層61は、量子ドットの上と下に成長された、たとえばGaAsまたはInPといった半導体材料を備え得る。半導体材料は、第1の領域5に対して整列された第2の領域7の光放射部分と、光放射部分と一体化された導波路領域とを形成するように、エッチングされる。層61の上にある層および下にある層が、垂直方向における閉じ込めをもたらし得る。導波路領域は、量子ドットの発光波長において単一の光モードに対応するような寸法を有する。あるいは、導波路領域は、図12に関連して上記で説明されたものと類似のやり方で、製造プロセス中に、材料システムに応じて適切に堆積された、または再成長された個別の構造であり得る。これは、次のものに限定されないが、たとえばSiO、SiO、Si、TiO、Vといった誘電体材料の組合せ、および/またはGaAs、AlGaAs、InPなどの追加の半導体材料を含む様々な材料を使用して達成され得る。
図20(a)は、一実施形態による光子源の一部分である半導体ヘテロ構造の概略平面図である。この構造は、基板上で横方向に配置された第1の領域5および複数の第2の領域7a〜7dを備える。第1の領域5は、十字形のポイントに配置された4つの第2の領域7a〜7dの中心に配置されている。しかしながら、設けられる第2の領域7は、より多数またはより少数であってもよい。その上、同一のチップ上に複数の第1の領域5が設けられてもよい。
第1の領域5から光が放射されて第2の領域7a〜7dの各々に衝突し、第1の領域5は、このようにすべての面内方向に光を放射する。
この構造は、第1の領域5および第2の領域7a〜7dのまわりにギャップをエッチングすることによって形成される。代替の実施形態では、導波路領域は領域5と領域7との間に配置されてもよい。
この場合、上から見たときに、第1の領域5および第2の領域7a〜7dは四角形であるが、他の形状も可能である。第2の領域7a〜7dのうちの1つが、第1の領域5のいずれかの側に配置されている。
図20(b)は、一実施形態による光子源の一部分である半導体ヘテロ構造の概略平面図である。この構造は、水平方向において第2の領域7を取り囲む第1の領域5を備える。第2の領域7は、上から見たときに円形の領域である。第1の領域5は、第2の領域7を同心円状に取り囲むリング形の領域である。第1の領域5と第2の領域7との間にギャップがある。この構造は、第1の領域5および第2の領域7のまわりをエッチングすることによって形成される。この構成では、外向きに照射された光子を反射して領域7へ戻すために、領域5の外縁が層で覆われていてもよい。
図20(c)は、一実施形態による光子源の一部分である半導体ヘテロ構造の概略平面図である。この構造は図20(b)に示されたものに類似であるが、第1の領域5はU字型の領域である。第1の領域5は、第2の領域7を部分的に取り囲む。
図20(d)は、一実施形態による光子源の一部分である半導体ヘテロ構造の概略平面図である。この構造は、基板上で横方向に配置された第1の領域5および複数の第2の領域7を備える。第1の領域5は、まわりの4つの第2領域7の間であって、その中心に配置されている。しかしながら、設けられる第2の領域7は、より多数またはより少数であってもよい。第2の領域7は、十字形に配置された4つのポイントに配置されている。第1の領域5は、それぞれの第2の領域7を部分的に取り囲むU字形の領域を備える。4つのU字形の領域は、4つの第2の領域7の中心の領域において結合されている。
図20(e)は、一実施形態による光子源の一部分である半導体ヘテロ構造の概略平面図である。この構造は、図20(c)に示されたものに類似であるが、第2の領域7から放射された光を第1の領域5の位置と反対の方向へ導くように構成された導波路領域が、第2の領域7に結合されている。一般に、第1の発光ダイオード領域5のまわりに第2の領域7が少なくとも部分的に配置されてよく、または第2の領域7のまわりに第1の発光ダイオード領域5が少なくとも部分的に配置されてもよい。
第1の領域5および第2の領域7の他の形状および配置が可能である。
図20(a)から図20(e)に示された構成は、簡単なPIN共振器構造を備える。第2の領域7は、たとえば第1の領域5から離れる面内方向または面外方向に光を放射し得る。面外方向における放射を増強するためにDBR層が含まれていてもよい。第1の領域5は面内方向に光を放射する。第1の領域5からの放射が面内方向のみになるように、第1の領域5は、垂直の放射を阻止するための不透明な金属の最上層を備え得る。第1の領域5および第2の領域7は、自由空間によって光学的に結合されてよい。
図20(a)および図20(e)に示された構成は、この例では領域7a〜7dである、独立して調整可能な複数の量子光源を有し、これらは単一の基板上に集積され、第1の領域5を備える単一のオンチップ光ポンプを使用することにより、すべてが同期されるものである。これらのデバイスは、「親」の第1の領域によって多数の「子」の第2の領域をポンピングする。
図20(b)、図20(c)および図20(e)に示される囲まれた構成は、第1の領域5によって放射された光子を第2の領域7の方へより多く導くように構成され得る。この幾何学的配置は、特定の駆動電流に対して、第2の領域7に入射する光子の数を増すように使用される。構成20(c)の部分的囲いの幾何学的配置は、それ自体が、たとえば図3〜図19に関連して上記で説明された構成を含む複数の他の構成に適用され得る。図20(d)に示された構成は、図20(c)に示された構成の部分的囲いを、図20(a)に示された構成の複数の第2の領域7の構成と組み合わせるものである。図20(e)に示された構成は、図20(c)に示された構成の部分的囲いの概念を、光子を面内の離れる方向へ導くように第2の領域7に結合された導波路領域と組み合わせるものである。
一実施形態では、第1の領域5および第2の領域7は、同一の基板上にフリップチップ接合されていてもよい。第1の領域5は、たとえば第1の基板上に形成されていてもよい。第2の領域7は、個別の基板上に別々に製造されていてもよい。次いで、第1の領域5および第2の領域7はさいの目に切られ、外部プラットフォーム上にフリップチップ取り付けされて整列される。外部プラットフォームはSi基板であってもよい。これらの領域は正確に整列され、次いで、プラットフォームに対して、熱的に、または圧力で接合される。接着は、金属対金属の接合を使用して、たとえば金属層によってもたらされてもよい。
第2の領域7における量子ドットの発光エネルギーが制御されるので、エンタングルメントを可能にするために十分に類似するように、2つの独立した光子源の出力特性を調整することができる。これは、量子中継器および量子計算に関する用途がある、異なる源から放射された光子のエンタングルメントを可能にする。たとえば、量子計算では、別々の源からの光子をエンタングルさせる能力は、固体量子ビットのエンタングルメントを可能にする。
図21は、一実施形態による個別の源からの光子の干渉によってエンタングルメントを生成するためのシステムの概略図である。このシステムは、図1〜図16に関連して上記で説明されたものなどの第1の光子源1aと、図1〜図16に関連して上記で説明されたものなどの第2の光子源1bとを備え、第1の光子源1aおよび第2の光子源1bは、同一の光子を放射するように調整されている。
干渉要素、たとえばビームスプリッタ37は、2つの光子源1aおよび1bから出力された同一の光子の間のエンタングルメントをもたらすように構成されている。
第1の光子源1aおよび第2の光子源1bは、同一の発光エネルギーを有するように構成されている。第1の光子源1aおよび第2の光子源1bは、双励起子崩壊または荷電励起子崩壊によって光子を放射するようにも構成されている。第1の光子源1aおよび第2の光子源1bは、単一光子を放射し、各々がそのドットの中に電子正孔対または単一電荷のいずれかを残す。
この崩壊によって生成された各光子は、キャリアまたは量子ドットにおける残りのキャリアのスピンによって形成された固体量子ビットとエンタングルされる。2つの別々の光子源からの崩壊による同一の光子が同時にビームスプリッタ37に入射し、検出器D1およびD2によって適切な測定が行われると、光子はエンタングルされたようになるはずである。これは、源1aおよび1bにおける固体量子ビットを互いにエンタングルさせる働きをする。
図22は、一実施形態による、量子中継動作を実施する量子通信システムの概略図である。単一光子上に符号化された情報を長距離にわたって送信するために、量子情報が送信器アリス39から受信器ボブ41へと送信され得る距離の増加を可能にする量子中継器を使用することが望ましい。
このシステムは、2光子ゲート43と、図1〜図16に関連して上記で説明されたものなどの第1の光子源1aと、古典的チャネル45とを備える。2光子ゲート43は、たとえば干渉計またはビームスプリッタであり得る干渉要素を備える。
アリス39における送信器デバイスは、図1〜図16に関連して上記で説明されたものなどの第2の単一光子源1bを備える。第1の光子源1aは量子もつれ光子源であって、量子もつれ光子対を生成する。量子もつれ光子対のうちの一方が2光子ゲート43へ送信され、他方が受信器ボブ41へ送信される。量子もつれ光子源1aから2光子ゲート43へ送信される光子は、アリス39によって放射される光子と同一である。2光子ゲート43は、アリス39からの光子と量子もつれ光子源1aからの光子とを比較する測定を行う。この測定の結果に基づいて、古典的情報がチャネル45を介してボブ41に送信される。
ボブ41は、量子もつれ光子源1aからボブ41に送信された光子に対して変換(A(φ))を行うためにこの情報を使用する。これは、その量子状態を、アリス39によって生成された初期の光子と同一のものに変換する。このように、ボブ41に到達した光子は、アリス39によって送信された量子情報を含んでおり、この情報は、アリス39がそれ自体の光子を直接送信した場合に可能な距離よりも長い距離にわたって送信されている。
このシステムは、図1から図16に関連して上記で説明されたものなどの第1の光子源1aと、図1〜図16に関連して上記で説明されたものなどの第2の光子源1bと、第1の源1aによって出力された1対の光子からの第1の光子と第2の源1bからの光子を干渉させるように構成された干渉要素とを備える量子中継器であり、第1の光子源1aは、量子もつれ光子対を出力するように構成されており、前記要素による干渉中に、第2の光子源1bによって放射された光子の状態が、前記光子対からの第2の光子にマッピングされるように、量子もつれ光子対のうちの1つは第2の光子源1bによって出力された光子と同一である。
一実施形態では、図1から図18に関連して上記で説明された光子源1は単一光子源である。単なる単一量子ドットからの放射が光子源を出る。たとえば、光子源は、第2の領域7において単なる単一量子ドットを備えてよい。あるいは、デバイスは、第2の領域7における単一量子ドットと整列したギャップを有する不透明な層を備えてよく、単一量子ドットからの放射のみが光子源を出ることを可能にする。
この光子源は、量子ネットワーキングまたは量子計算において使用され得る。あるいは、この光子源は、量子計測または量子中継器において使用される量子もつれ光子源であり得る。
電気的キャリア注入および調整の能力が単一のヘテロ構造に組み込まれる。量子もつれ光子源に関しては、微細構造分裂の最小化が、励起と同一のチップ上に起こる。
特定の実施形態を説明したが、これらの実施形態は例として単に提示したものであり、本発明の範囲を限定することは意図していない。実際、本明細書で説明された新規な方法および装置は、その他の様々な形態で実施されることが可能であり、本発明の要旨を逸脱しない範囲で、本明細書で説明された方法および装置の形態において様々な省略、置き換え、および変更を行うことができる。添付の特許請求の範囲およびそれらの等価物は、本発明の範囲および要旨を含むように、そのような修正形態を含むように意図されている。

Claims (21)

  1. 半導体構造を備える光子源であって、
    前記半導体構造は、
    第1の発光ダイオード領域と、
    量子ドットを備える第2の領域と
    を備え、
    前記光子源は、
    自然放出による光放射をもたらすために、前記第1の発光ダイオード領域にわたって時間変化電場を印加するように構成された第1の電圧源と、
    前記量子ドットの放射エネルギーを制御するために、前記第2の領域にわたって、調整可能な電場を印加するように構成された第2の電圧源と
    をさらに備え、
    前記半導体構造は、前記第1の発光ダイオード領域から放射された光が、前記第2の領域に吸収され、前記量子ドットをポピュレートするキャリアを生成するように、構成されており、
    前記光子源は、前記第2の領域から放射された光が前記光子源を出るように構成されている、光子源。
  2. 前記第2の電圧源はDC電圧源である、請求項に記載の光子源。
  3. 半導体構造を備える光子源であって、
    前記半導体構造は、
    第1の発光ダイオード領域と、
    量子ドットを備える第2の領域と
    を備え、
    前記光子源は、
    自然放出による光放射をもたらすために、前記第1の発光ダイオード領域にわたって電場を印加するように構成された第1の電圧源と、
    前記量子ドットの放射エネルギーを制御するために、前記第2の領域にわたって、調整可能な時間変化電場を印加するように構成された第2の電圧源と
    をさらに備え、
    前記半導体構造は、前記第1の発光ダイオード領域から放射された光が、前記第2の領域に吸収され、前記量子ドットをポピュレートするキャリアを生成するように、構成されており、
    前記光子源は、前記第2の領域から放射された光が前記光子源を出るように構成されている、光子源。
  4. 前記半導体構造は基板を備え、前記第1の発光ダイオード領域および前記第2の領域は前記基板とモノリシックに集積されている、請求項1から3のいずれか一項に記載の光子源。
  5. 前記第1の発光ダイオード領域から放射された前記光のエネルギーは、前記第2の領域から放射された前記光のエネルギーよりも大きい、請求項1から4のいずれか一項に記載の光子源。
  6. 前記第2の領域の波長の関数としての吸収スペクトルの特性は、前記第1の発光ダイオード領域の放射スペクトルの特性と実質的に一致する、請求項に記載の光子源。
  7. 前記半導体構造は、
    各々が量子ドットを備える1つまたは複数のさらなる領域
    をさらに備え、
    前記光子源は、
    前記量子ドットの放射エネルギーを制御するために、各さらなる領域にわたって、調整可能な電場を印加するように構成された電圧源
    をさらに備え、
    前記半導体構造は、前記第1の発光ダイオード領域から放射された光が、前記さらなる領域に衝突し、前記量子ドットをポピュレートするキャリアを生成するように、構成されており、
    前記光子源は、前記さらなる領域から放射された光が前記光子源を出るように構成されている、請求項1からのいずれか一項に記載の光子源。
  8. 前記第2の領域は、前記第1の発光ダイオード領域のまわりに配置されている、請求項1からのいずれか一項に記載の光子源。
  9. 前記第2の領域は、複数の量子ドットをさらに備え、前記第1の発光ダイオード領域から放射された光は、前記複数の量子ドットをポピュレートするキャリアを生成する、請求項1からのいずれか一項に記載の光子源。
  10. 前記第1の発光ダイオード領域は、前記第2の領域の上に重なって配置されている、請求項1からのいずれか一項に記載の光子源。
  11. 前記第2の領域は導波路領域と一体化されている、請求項10に記載の光子源。
  12. 前記光子源は、前記電場が100KVcm−1を上限とする動作範囲にわたって調整可能であるように構成されている、請求項1から11のいずれか一項に記載の光子源。
  13. 前記量子ドットからのキャリアのトンネリング時間は、前記動作範囲にわたって、前記量子ドットにおける励起子の放射崩壊時間よりも長い、請求項12に記載の光子源。
  14. 前記量子ドットは、中性励起子、双励起子、または高次励起子を備え、前記第2の領域にわたって印加される電場は、微細構造分裂を最小化するように構成される、請求項1から13のいずれか一項に記載の光子源。
  15. 前記第1の発光ダイオード領域から放射された光を前記第2の領域へ導くように構成された導波路領域をさらに備える、請求項1から14のいずれか一項に記載の光子源。
  16. 前記第1の発光ダイオード領域および前記第2の領域は、n型とp型との一方の電気コンタクト領域を共有し、前記n型と前記p型との他方の個別の電気コンタクト領域をそれぞれ有する、請求項1から15のいずれか一項に記載の光子源。
  17. 光共振器領域をさらに備え、前記量子ドットは、前記光共振器領域に配置されており、前記光共振器領域とスペクトル的に共振する、請求項1から16のいずれか一項に記載の光子源。
  18. 前記第1の発光ダイオード領域から放射された光は、誘導放出によって増幅されていない自然光子からなる、請求項1から17のいずれか一項に記載の光子源。
  19. 前記第2の領域は少なくとも1つの障壁層をさらに備える、請求項1から18のいずれか一項に記載の光子源。
  20. 光子源を製造する方法であって、
    i)第1の発光ダイオード領域と、量子ドットを備える第2の領域とを備える半導体構造を半導体基板上に形成するステップであって、前記半導体構造が、前記第1の発光ダイオード領域から放射された光が前記第2の領域に衝突し、前記量子ドットをポピュレートするキャリアを生成するように構成されており、前記光子源が、前記第2の領域から放射された光が前記光子源を出るように構成されている、ステップと、
    ii)第1の電圧源を前記第1の発光ダイオード領域に電気的に結合するステップであって、前記第1の電圧源が、自然放出による光放射をもたらすために前記第1の発光ダイオード領域にわたって時間変化電場を印加するように構成されている、ステップと、
    iii)第2の電圧源を前記第2の領域に電気的に接触させるステップであって、前記第2の電圧源が、前記量子ドットの放射エネルギーを制御するために、前記第2の領域にわたって、調整可能な電場を印加するように構成されている、ステップと
    を備える方法。
  21. 光子源を製造する方法であって、
    i)第1の発光ダイオード領域と、量子ドットを備える第2の領域とを備える半導体構造を半導体基板上に形成するステップであって、前記半導体構造が、前記第1の発光ダイオード領域から放射された光が前記第2の領域に衝突し、前記量子ドットをポピュレートするキャリアを生成するように構成されており、前記光子源が、前記第2の領域から放射された光が前記光子源を出るように構成されている、ステップと、
    ii)第1の電圧源を前記第1の発光ダイオード領域に電気的に結合するステップであって、前記第1の電圧源が、自然放出による光放射をもたらすために前記第1の発光ダイオード領域にわたって電場を印加するように構成されている、ステップと、
    iii)第2の電圧源を前記第2の領域に電気的に接触させるステップであって、前記第2の電圧源が、前記量子ドットの放射エネルギーを制御するために、前記第2の領域にわたって、調整可能な時間変化電場を印加するように構成されている、ステップと
    を備える方法。
JP2017158534A 2016-10-14 2017-08-21 光子源および光子源を製造する方法 Active JP6462797B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1617432.8 2016-10-14
GB1617432.8A GB2555100B (en) 2016-10-14 2016-10-14 A photon source and a method of fabricating a photon source

Publications (2)

Publication Number Publication Date
JP2018064087A JP2018064087A (ja) 2018-04-19
JP6462797B2 true JP6462797B2 (ja) 2019-01-30

Family

ID=57680896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017158534A Active JP6462797B2 (ja) 2016-10-14 2017-08-21 光子源および光子源を製造する方法

Country Status (3)

Country Link
US (2) US20180108804A1 (ja)
JP (1) JP6462797B2 (ja)
GB (1) GB2555100B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2555398B (en) * 2016-10-24 2020-04-08 Toshiba Kk An optoelectronic system and method for its fabrication
KR102518369B1 (ko) * 2017-12-19 2023-04-05 삼성전자주식회사 반도체 발광소자
CN109151191B (zh) * 2018-08-10 2020-06-19 吉林工程技术师范学院 基于关联成像算法实现便携式单像素相机的成像方法
CN111192820A (zh) 2018-11-15 2020-05-22 维耶尔公司 自对准竖直固态装置制造和集成方法
US11764199B2 (en) * 2018-11-15 2023-09-19 Vuereal Inc. Self-aligned vertical solid state devices fabrication and integration methods
EP3694005B1 (de) * 2019-02-06 2021-12-01 Universität Stuttgart Vorrichtung und verfahren zur erzeugung einer einzelphotonenemission
US11870005B2 (en) * 2019-07-01 2024-01-09 The Government Of The United States Of America, As Represented By The Secretary Of The Navy QW-QWD LED with suppressed auger recombination
EP4224376A4 (en) * 2020-09-30 2023-11-22 Fujitsu Limited QUANTUM CIRCUIT, QUANTUM COMPUTER AND METHOD FOR PRODUCING QUANTUM CIRCUIT
FR3115613B1 (fr) * 2020-10-28 2023-03-17 Centre Nat Rech Scient Dispositif de génération de photons uniques et de paires de photons intriqués
US11728448B2 (en) * 2021-11-15 2023-08-15 International Business Machines Corporation Fabrication of a semiconductor device including a quantum dot structure
US11881533B2 (en) 2021-11-15 2024-01-23 International Business Machines Corporation Fabrication of a semiconductor device including a quantum dot structure
CN114142946B (zh) * 2021-11-29 2023-04-28 中国科学院上海微系统与信息技术研究所 一种集成量子纠缠光源的光量子芯片的制备方法及其结构
WO2023215601A1 (en) * 2022-05-05 2023-11-09 The Regents Of The University Of Colorado, A Body Corporate Quantum light source with dual optical cavities

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075799A (en) * 1996-08-28 2000-06-13 Canon Kabushiki Kaisha Polarization selective semiconductor laser, optical transmitter using the same, optical communication system using the same and fabrication method of the same
JP2000183457A (ja) * 1998-12-10 2000-06-30 Sony Corp 半導体レーザとその製造方法
FR2792734A1 (fr) * 1999-04-23 2000-10-27 Centre Nat Rech Scient Circuit photonique integre comprenant un composant optique resonant et procedes de fabrication de ce circuit
FR2809542B1 (fr) * 2000-05-29 2005-02-25 France Telecom Source a un photon a base d'emetteurs dont les frequences sont reparties de maniere choisie
JP3566184B2 (ja) * 2000-06-12 2004-09-15 日本電信電話株式会社 面発光レーザ
CA2328637A1 (en) * 2000-12-15 2002-06-15 Richard D. Clayton Lateral optical pumping of vertical cavity surface emitting laser
US6782021B2 (en) * 2001-03-02 2004-08-24 Xiaodong Huang Quantum dot vertical cavity surface emitting laser
GB2386470B (en) * 2002-03-11 2004-06-16 Toshiba Res Europ Ltd A photon source and method of operating a photon source
JP2004083653A (ja) * 2002-08-23 2004-03-18 Sharp Corp 発光装置ならびに蛍光体およびその製造方法
TW200603401A (en) * 2004-04-07 2006-01-16 Nl Nanosemiconductor Gmbh Optoelectronic device based on an antiwaveguiding cavity
GB2440850B (en) * 2004-12-03 2008-08-20 Toshiba Res Europ Ltd Method of operating a photon source
JP4531583B2 (ja) * 2005-02-14 2010-08-25 富士通株式会社 単一光子発生装置
JP4872302B2 (ja) * 2005-10-17 2012-02-08 ソニー株式会社 単一光子発生装置
JP4867621B2 (ja) * 2006-11-29 2012-02-01 日本電気株式会社 量子もつれ光子対発生器
GB2449290B (en) 2007-05-17 2010-09-22 Toshiba Res Europ Ltd An optical system
JP2009216775A (ja) * 2008-03-07 2009-09-24 Nec Corp 相関光子生成システムおよび相関光子生成方法
GB2476926B (en) 2009-11-06 2012-05-02 Toshiba Res Europ Ltd Tuneable quantum light source
GB2475099B (en) * 2009-11-06 2012-09-05 Toshiba Res Europ Ltd A photon source for producing entangled photons
GB201213673D0 (en) * 2012-08-01 2012-09-12 Ucl Business Plc Semiconductor device and fabrication method
GB2507512A (en) * 2012-10-31 2014-05-07 Ibm Semiconductor device with epitaxially grown active layer adjacent a subsequently grown optically passive region
US8878161B2 (en) * 2013-03-07 2014-11-04 The United States Of America, As Represented By The Secretary Of The Navy Tunnel diodes incorporating strain-balanced, quantum-confined heterostructures
US9876580B2 (en) * 2014-04-22 2018-01-23 Kabushiki Kaisha Toshiba Optical device
JP6352081B2 (ja) * 2014-07-07 2018-07-04 富士通株式会社 光子発生装置及び光子発生方法、並びに制御プログラム
GB2531568B (en) * 2014-10-22 2018-07-04 Toshiba Res Europe Limited An optical device and method of fabricating an optical device

Also Published As

Publication number Publication date
US11322648B2 (en) 2022-05-03
GB2555100A (en) 2018-04-25
US20200343409A1 (en) 2020-10-29
JP2018064087A (ja) 2018-04-19
GB2555100B (en) 2020-07-08
GB201617432D0 (en) 2016-11-30
US20180108804A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
JP6462797B2 (ja) 光子源および光子源を製造する方法
US6728281B1 (en) Quantum-dot photon turnstile device
KR101594467B1 (ko) 하이브리드 레이저
JP6300240B2 (ja) 半導体デバイス
US20150171197A1 (en) Single Electron Transistor Device
US8227830B2 (en) Photon source
US9484711B2 (en) Semiconductor laser apparatus and manufacturing method thereof
US20120153260A1 (en) Chemically-etched nanostructures and related devices
US20050063440A1 (en) Epitaxial mode-confined vertical cavity surface emitting laser (VCSEL) and method of manufacturing same
EP2186172A2 (en) Microresonator system and methods of fabricating the same
JP2004525498A (ja) 量子ダッシュデバイス
US9761756B2 (en) Optical device and a method of fabricating an optical device
US11693178B2 (en) Monolithic integrated quantum dot photonic integrated circuits
JP5575253B2 (ja) 調整可能な量子光源
CN114503380A (zh) 纳米晶体表面发射激光器
JP5190038B2 (ja) 面発光レーザ
US10840673B1 (en) Electrically pumped surface-emitting photonic crystal laser
US20220158417A1 (en) Multi-Wavelength VCSEL Array and Method of Fabrication
Liu et al. GaSb‐based heterostructure with buried vacuum pocket photonic crystal layer
JP7490719B2 (ja) 光子源及び光子源を作製する方法
JP2010238711A (ja) 量子カスケードレーザ
JP3813932B2 (ja) 化合物半導体多層膜のドライエッチング方法
Lee et al. Potential utility of nanoscale semiconductor heterostructures from the perspective of telecommunication and information technology
GB2488199A (en) A tuneable quantum light source which mimimizes fine structure splitting (FSS)
Reithmaier et al. 1.5 μm high-gain quantum dot materials and devices for future high-capacitance optical communications systems

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181227

R151 Written notification of patent or utility model registration

Ref document number: 6462797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151