JP4106521B2 - メタルランナーを有するパッケージの製造方法 - Google Patents
メタルランナーを有するパッケージの製造方法 Download PDFInfo
- Publication number
- JP4106521B2 JP4106521B2 JP2001391548A JP2001391548A JP4106521B2 JP 4106521 B2 JP4106521 B2 JP 4106521B2 JP 2001391548 A JP2001391548 A JP 2001391548A JP 2001391548 A JP2001391548 A JP 2001391548A JP 4106521 B2 JP4106521 B2 JP 4106521B2
- Authority
- JP
- Japan
- Prior art keywords
- metal runner
- metal
- package
- manufacturing
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明はメタルランナーを有するパッケージの製造方法に関し、より詳しくは、メタルランナーとソルダーマスクとの間の熱膨張係数の相違により、前記ソルダーマスクで亀裂が発生することを抑制するためのメタルランナー形成方法に関する。
【０００２】
【従来の技術】
パッケージ全体の大きさに対し、半導体チップの占める大きさが８０％以上になるチップサイズパッケージは、軽薄短小という利点があるため、様々な形のパッケージが開発されてきた。このようなチップサイズパッケージは、通常の半導体パッケージと比べ、限定された大きさの印刷回路基板に、より多い数のチップを実装することができるので、小型でありながら高容量の電気・電子製品を実現することができる。
【０００３】
前記チップサイズパッケージを製造する場合には、通常パッド再配列工程が求められる。このパッド再配列工程とは、半導体チップのボンディングパッドを設定された位置に移すことを意味し、前記パッド再配列を行うのために、従来はメタルランナーを形成する方法が採られてきた。なお、メタルランナー用の材料には、主に銅が利用されており、その他にアルミニウム等も利用可能である。
【０００４】
このようなパッド再配列工程は、チップサイズパッケージの製造は勿論、ボールグリッドアレイ（ＢＧＡ）パッケージ及びウェハレベルパッケージ等の製造にも採用されている。
【０００５】
図１は、メタルランナーを有する従来のチップサイズパッケージを示す斜視図である。図１に示されているように、半導体チップ１上に、ボンディングパッド等（図示省略）を露出させるようにして、ストレスバッファ層３が形成されており、ストレスバッファ層３上には半導体チップ１の各ボンディングパッド（図示省略）と接続された、銅のメタルランナー５ａが形成されている。そして、ストレスバッファ層３及びメタルランナー５ａ上には、メタルランナー５ａのボールランド部５ｂを露出させるようにして、ＢＣＢ（Benzo Cyclo Butyne）のようなポリマーのソルダーマスク６が形成されており、ソルダーボール７が露出したメタルランナー５ａのボールランド部５ｂ上に接合されている。
【０００６】
図２は、従来のチップサイズパッケージの製造方法を説明するために、図１に示したＩＩ〜ＩＩ’線部に沿って切断した断面図であり、チップサイズパッケージの製造工程順に断面の構造を示す図である。図２を用いて製造工程を説明すると、次の通りである。
【０００７】
先ず、図２(A)に示されているように、半導体チップ１上に、ボンディングパッド部（図示省略）を露出させるようにして、ストレスバッファ層３を形成する。次に、ストレスバッファ層３上にネガティブ型のフォトレジスト４を塗布し、露光マスク１０を利用してフォトレジスト４を露光する。次に、露光したフォトレジストを現像し、図２(B)に示されているように、長方形の断面を有すると共にメタルランナーが形成される領域を有するフォトレジストパターン４ａを形成する。
【０００８】
次に、図２(C)に示されているように、フォトレジストパターン４ａに形成されているメタルランナー形成領域部に、めっき（プレーティング）工程により、フォトレジストパターン４ａとほぼ同じ高さに銅膜５を形成する。そして、フォトレジストパターン４ａを除去し、図２(D)に示されているように、ストレスバッファ層３上に、半導体チップ１のボンディングパッドとそれぞれ接合されており、長方形の断面形状を有するメタルランナー５ａを形成する。
【０００９】
次に、図２(E)に示されているように、ストレスバッファ層３及びメタルランナー５ａ上に、メタルランナー５ａの内ボールランド部（図示省略）が露出するようにして、ＢＣＢのようなポリマーによりソルダーマスク６を形成する。
【００１０】
その後、図示されてはいないが、メタルランナー５ａの内、露出しているボールランド部にソルダーボールを接合させることにより、チップサイズパッケージを製造している。
【００１１】
しかし、メタルランナーを有する従来のチップサイズパッケージの場合には、熱サイクルテスト中に、外部からパッケージ内部に熱負荷が加わると、メタルランナーとＢＣＢのようなポリマー製のソルダーマスクとの間の熱膨張係数の相違に起因して、メタルランナーの各角部に相当する領域に応力集中が生じ、その結果、ソルダーマスクに亀裂が発生する傾向がある。
【００１２】
一方、応力集中によるソルダーマスクの亀裂は、ソルダーマスクの厚さがメタルランナーの厚さに比べて、著しく大きい場合には誘発されない。ところが、ソルダーマスクの厚さは、現在ほとんどの場合、メタルランナーの厚さに比べて、製造上それほど厚くは設定されていない。例えば、従来ソルダーマスクは１０〜１５ミクロン、メタルランナーは１０ミクロン程度の厚さに形成されており、両者の厚さには顕著な差が設けられていない。
【００１３】
ソルダーマスクの厚さを厚くできないのは、製造上の理由であり、ソルダーマスクは通常スピンコーティング法で形成しているため、厚くコーティングすることが難しく、仮に厚くコーティングすると、ソルダーマスク上に皺が発生することがあるからである。その場合には、特に、露光後のパターニングが難しくなる。
【００１４】
したがって、応力集中によるソルダーマスクの亀裂発生を防ぐことができず、ソルダーマスクの亀裂発生に起因するパッケージの信頼性低下に関する問題は、未だ解決されていないのが実状である。
【００１５】
【発明が解決しようとする課題】
本発明は、前記のような問題点を解決するために発明されたもので、応力集中によるソルダーマスクの亀裂発生を抑制することができるメタルランナーを有するパッケージの製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明に係るメタルランナーを有するパッケージの製造方法は、ボンディングパッドを有する半導体チップ上に、前記ボンディングパッドが露出するようにストレスバッファ層を形成するステップと、該ストレスバッファ層上に、食刻速度が下層及び上層の方が中間層より速くなるように、ネガティブ型のフォトレジスト層を積層するステップと、該フォトレジスト層を露光及び現像することにより、側壁部の断面形状が上下に比べ中間部が内側に窪んだ凹形をしたメタルランナー形成領域を有するフォトレジストパターンを形成するステップと、前記メタルランナー形成領域部に金属膜を形成するステップと、前記フォトレジストパターンを除去することにより、前記半導体チップの各ボンディングパッドと接続されていると共に、凹形の側壁部断面を有するメタルランナーを形成するステップと、前記メタルランナー及び前記ストレスバッファ層上に、前記メタルランナー部の内、ボールランドが露出するようにしてソルダーマスクを形成するステップと、前記露出したボールランド部にソルダーボールを接合するステップとを含むことを特徴とする。
【００１７】
【発明の実施の形態】
以下、図面を参照し、本発明に係るメタルランナーを有するパッケージおよびその製造方法について、詳細に説明する。なお、本発明に係るメタルランナーを有するパッケージについては、以下に説明する本発明に係る製造方法の説明の一貫として開示するが、その他の方法で製造されるものであってもよい。
【００１８】
図３は、本発明の製造方法に関する第１の実施の形態に係るメタルランナーを有するパッケージの製造方法を説明するための図である。なお、図３(A)〜図３(E)には、各製造工程におけるパッケージの断面構造を示した。
【００１９】
図３(A)に示されているように、半導体チップ３１上に、ボンディングパッド（図示省略）が露出するようにして、ストレスバッファ層３３を形成する。次に、前記ストレスバッファ層３３上にネガティブ型のフォトレジスト３４を塗布し、露光マスク４０を利用して前記フォトレジスト３４を露光する。
【００２０】
次に、図３(B)に示されているように、露光したフォトレジスト３４を現像して、メタルランナーが形成される領域を有するフォトレジストパターン３４ａを形成する。なお、メタルランナーが形成される領域の断面形状は、図３Bに示されているように、側壁部の断面形状が、上下に比べて中間部が内側に窪んだ凹形、すなわち、フォトレジストの側壁部が内側に凸状となるようにする。このようなフォトレジストの側壁部の凸形の断面形状は、予備ベーク温度、予備ベーク時間、フォトレジストの感光度、ソルベント含有量、現像時間のうちの少なくとも１つの条件を調整することによって、目標の形状を得ることができる。
【００２１】
次に、図３(C)に示されているように、フォトレジストパターン３４ａに形成されたメタルランナー形成領域部に、めっき（プレーティング）により、フォトレジストパターン３４ａとほぼ同じ高さの金属膜３５、好ましくは銅膜を形成する。
【００２２】
その後、図３(D)に示されているように、フォトレジストパターン３４ａを除去することにより、半導体チップ３１のボンディングパッドとそれぞれ接続された、側壁部の断面形状が凹形をしたメタルランナー３５ａが得られる。
【００２３】
次に、図３(E)に示されているように、ストレスバッファ層３３及びメタルランナー３５ａ上に、メタルランナー３５ａ部の内ボールランド部（図示省略）が露出するようにして、ＢＣＢのようなポリマーによりソルダーマスク３６を形成する。
【００２４】
その後、図示されてはいないが、露出したメタルランナー３５ａのボールランド部にソルダーボールを接合し、メタルランナーを有するパッケージを完成させる。
【００２５】
前述のような本発明に係る製造方法に従って製造されるパッケージは、メタルランナーの側壁部の断面形状が上下に比べて中間部が内側に窪んだ凹形である。そのため、断面形状が長方形のメタルランナーで構成される従来のパッケージと比べて、メタルランナーの角部近傍のソルダーマスクにおける応力集中による亀裂発生率が低くなる。これは、メタルランナーの各角への応力集中が、断面が長方形又は台形の場合の角に比べ、側壁部が凹形の場合には著しく減少するためである。
【００２６】
図４は、メタルランナーの側壁部の断面形状と、メタルランナーの角部周辺の応力集中地点１及び地点２（図１(E)及び図３(E)参照）の領域における最大等価応力との関係を示すグラフである。ここで、応力集中地点１はメタルランナーの側壁の上側角部を示し、応力集中地点２はメタルランナーの側壁の下側角部を示している。
【００２７】
応力集中地点１の領域における最大等価応力を検討すると、図４(A)に示されているように、断面形状が凹形のメタルランナー（ｃ）の場合には、断面形状が長方形及び台形のメタルランナー（ａ、ｂ）の場合に比べて、最大等価応力が低くなっている。
【００２８】
応力集中地点２の領域における最大等価応力を検討すると、図４(B)に示されているように、メタルランナーの断面形状が凹形および台形メタルランナー（ｃ、ｂ）の場合には、断面形状が長方形のメタルランナー（ａ）の場合に比べて、最大等価応力が著しく低くなっている。図４(A)および図４(B)に示したグラフから、メタルランナーの断面形状が長方形（ａ）の場合には、側壁部の断面形状が凹形のメタルランナー（ｃ）に比べて、応力集中地点１及び２の領域における最大等価応力が全て相対的に高いことが分る。したがって、長方形の断面形状については、ソルダーマスクの亀裂防止には望ましい断面構造ではないことが分る。
【００２９】
さらに、前記のメタルランナーの断面形状が台形の場合メタルランナー（b）には、メタルランナー最大等価応力が、前記（a）の場合に比べて、地点１の領域では高く、地点２の領域では低いことが分る。ところが、最大等価応力が、地点２では低くても、地点１では高い台形の断面構造の場合にも、ソルダーマスクの亀裂防止に望ましい断面構造とは言えないことが分る。
【００３０】
一方、側壁部の断面形状が凹形のメタルランナー（c）は、断面形状が長方形のメタルランナー(a)及び台形のメタルランナー（b）に比べて、地点１及び２の領域で相対的に低い最大等価応力を示すため、ソルダーマスクの亀裂防止に望ましい断面形状であることが分る。特に、凹形の断面を有するメタルランナー（c）は、長方形の断面を有するメタルランナー（a）に比べて、地点１の領域では約12.5％、また、地点２の領域では約27.2％の応力減少効果を得ることができる。したがって、側壁部の断面形状が凹形のメタルランナーを有する本発明のパッケージは、熱サイクルテスト中に外部から内部に熱負荷が加えられたとき、メタルランナーの各角に集中する応力を低下させることができ、その結果、ソルダーマスクにおける亀裂の発生を減少させることができる。
【００３１】
図５は、本発明の製造方法に関する第２の実施の形態に係る、メタルランナーを有するパッケージの製造方法を説明するための図であり、製造工程順に各工程におけるパッケージの断面構造を示す図である。
【００３２】
この実施の形態においては、側壁部の断面形状が凹形のメタルランナーを得るために、２回のフォトレジストパターン形成工程により、側壁部が凸形のフォトレジストパターンを形成する。
【００３３】
すなわち、図５(A)に示されているように、半導体チップ５１上に半導体チップのボンディングパッド（図示省略）が露出するようにしてストレスバッファ層５３を形成する。次に、前記ストレスバッファ層５３上にネガティブ型の第１フォトレジストを塗布した後、露光及び現像することにより、断面形状が台形のメタルランナー形成領域を有する第１フォトレジストパターン５４ａを形成する。このとき、前記第１フォトレジストパターンの厚さは、目標のメタルランナーの高さの５０％に相当する厚さに形成するのが望ましい。
【００３４】
次に、図５(B)に示されているように、第１フォトレジストパターン５４ａに形成されているメタルランナー形成領域に、めっき（プレーティング）により、前記第１フォトレジストパターン５４ａとほぼ同じ高さのメタルランナー用の第１金属膜５５ａを形成する。この場合、金属膜としては、銅膜が望ましい。
【００３５】
次いで、図５(C)に示されているように、第１金属膜５５ａ及び第１フォトレジストパターン５４ａ上に、ネガティブ型の第２フォトレジストを塗布した後、露光及び現像することにより、第１金属膜を露出させると共に、逆台形の断面形状をしたメタルランナー形成領域を有する第２フォトレジストパターン５４ｂを形成する。このとき、前記第２フォトレジストパターンと前記第１フォトレジストパターンを合わせた厚さは、目標とするメタルランナーの高さと同じ厚さに塗布する。
【００３６】
次に、図５(D)に示されているように、露出した第１金属膜５５ａ上に、前記第２フォトレジストパターン５４ｂとほぼ同じ高さの第２金属膜５５ｂを形成する。第２金属膜としては、銅膜が望ましい。
【００３７】
次に、図５(E)に示されているように、第２フォトレジストパターン５４ｂ及び第１フォトレジストパターン５４ａを除去することにより、メタルランナー５５を形成した後、前記メタルランナー５５及びストレスバッファ層５３上に、前記メタルランナー５５の内ボールランド部（図示省略）が露出するようにして、ＢＣＢなどのポリマーによりソルダーマスク５６を形成する。
【００３８】
その後、図示されてはいないが、露出したボールランド部にソルダーボールを接合してパッケージを完成させる。
【００３９】
この本発明の製造方法に係る第２の実施の形態で得られるパッケージは、前述の第１の実施の形態の場合と同様に、メタルランナー５５の側壁部の断面形状が凹形であるため、メタルランナー５５の各角の領域における応力集中を減少させることができる。そのため、ＢＣＢなどで形成されるソルダーマスク５６における亀裂の発生を減少させることができる。
【００４０】
図６は、本発明の製造方法に関する第３の実施の形態に係る、メタルランナーを有するパッケージの製造方法を説明するための図であり、各工程におけるパッケージの断面構造を示す図である。
【００４１】
この第３の実施の形態の場合には、側壁部の断面形状が凹形のメタルランナーを得るために、食刻速度が相違するフォトレジスト層を積層する方法を採っている。なお、以下に述べるフォトレジスト層の積層には、互いに異なる食刻速度を有するフォトレジストテープを用いるのが望ましい。
【００４２】
まず、図６(A)に示されているように、半導体チップ６１上に、半導体チップ６１のボンディングパッド部（図示省略）が露出するようにして、ストレスバッファ層６３を形成する。次に、ストレスバッファ層６３上にネガティブ型の複数層、例えば、４層のフォトレジスト層６４ａ、６４ｂ、６４ｃ、６４ｄを積層する。このとき、前記フォトレジスト層６４ａ、６４ｂ、６４ｃ、６４ｄは互いに異なる食刻速度を有すると共に、第１及び第４フォトレジスト層６４ａ、６４ｄの食刻速度は、第２及び第３フォトレジスト層６４ｂ、６４ｃの食刻速度より速くなるように積層する。
【００４３】
次に、図６(B)に示されているように、積層されたフォトレジスト層６４ａ、６４ｂ、６４ｃ、６４ｄを露光及び現像することにより、側壁部の断面形状が凹形の形状をしたメタルランナー形成領域部を有するフォトレジストパターン６４を形成する。
【００４４】
次いで、図６(C)に示されているように、前記フォトレジストパターン６４に形成されているメタルランナー形成領域部に、前記フォトレジストパターン６４とほぼ同じ高さに所定の金属膜６５、例えば、銅膜を形成する。
【００４５】
次に、図６(D)に示されているように、フォトレジストパターンを除去することにより、半導体チップ６１の各ボンディングパッドと接続されていると共に、凹形の側壁部断面を有するメタルランナー６５ａを形成する。
【００４６】
次に、図６(E)に示されているように、前記メタルランナー６５ａ及びストレスバッファ層６３上に、前記メタルランナー６５ａの内ボールランド部が露出するようにして、ＢＣＢなどのポリマーによりソルダーマスク６６を形成する。
【００４７】
その後、図示されてはいないが、露出したボールランド部にソルダーボールを接合してパッケージを完成させる。
【００４８】
この本発明の製造方法に係る第３の実施の形態にも、前述の実施の形態の場合と同様に、メタルランナー６５ａが断面形状が凹形の側壁部を有するため、前記メタルランナー６５ａの各角部領域における応力集中を減少させることができる。そのため、ＢＣＢなどで形成されるソルダーマスク６６における亀裂の発生を減少させることができる。
【００４９】
【発明の効果】
上述のように、本発明に係るメタルランナーを有するパッケージ及び本発明に係る製造方法によって得られるメタルランナーを有するパッケージは、メタルランナーが、断面形状が凹形の側壁部を有するため、メタルランナーの断面が長方形又は台形をした従来のパッケージに比べ、メタルランナーの各角部領域における応力集中が軽度である。
【００５０】
したがって、ソルダーマスクとして用いられるＢＣＢなどのポリマーの厚さを厚くすることなく、ソルダーマスクにおける亀裂発生を抑制することができるので、パッケージの信頼性を向上させることができる。
【００５１】
その他、本発明はその要旨の範囲内で、多様に変更して実施することができる。
【図面の簡単な説明】
【図１】メタルランナーを有する従来のチップサイズパッケージを示す斜視図である。
【図２】(A)〜(E)は、従来の従来のチップサイズパッケージの製造方法を説明するために、図１に示したＩＩ〜ＩＩ’線に沿って切断した断面図であり、チップサイズパッケージの製造工程順に断面の構造を示す図である。
【図３】(A)〜(E)は、本発明の製造方法に関する第１の実施の形態に係る、メタルランナーを有するパッケージの製造方法を説明するための図であり、各工程におけるパッケージの断面構造を示す図である。
【図４】(A)および(B)は、メタルランナーの側壁部の断面形状と、メタルランナーの角部周辺の地点１と地点２の領域における最大等価応力との関係を示すグラフである。
【図５】(A)〜(E)は、本発明の製造方法に関する第２の実施の形態に係る、メタルランナーを有するパッケージの製造方法を説明するための図であり、各工程におけるパッケージの断面構造を示す図である。
【図６】(A)〜(E)は、本発明の製造方法に関する第３の実施の形態に係る、メタルランナーを有するパッケージの製造方法を説明するための図であり、各工程におけるパッケージの断面構造を示す図である。
【符号の説明】
３１、５１、６１ 半導体チップ
３３、５３、６３ ストレスバッファ層
３４ フォトレジスト
３４ａ、６４ フォトレジストパターン
３５、６５ 金属膜
３５ａ、５５、６５ａ メタルランナー
３６、５６、６６ ソルダーマスク
４０ 露光マスク
５４ａ 第１フォトレジストパターン
５４ｂ 第２フォトレジストパターン
５５ａ 第１金属膜
５５ｂ 第２金属膜
６４ａ、６４ｂ、６４ｃ、６４ｄ フォトレジスト層
【発明の属する技術分野】
本発明はメタルランナーを有するパッケージの製造方法に関し、より詳しくは、メタルランナーとソルダーマスクとの間の熱膨張係数の相違により、前記ソルダーマスクで亀裂が発生することを抑制するためのメタルランナー形成方法に関する。
【０００２】
【従来の技術】
パッケージ全体の大きさに対し、半導体チップの占める大きさが８０％以上になるチップサイズパッケージは、軽薄短小という利点があるため、様々な形のパッケージが開発されてきた。このようなチップサイズパッケージは、通常の半導体パッケージと比べ、限定された大きさの印刷回路基板に、より多い数のチップを実装することができるので、小型でありながら高容量の電気・電子製品を実現することができる。
【０００３】
前記チップサイズパッケージを製造する場合には、通常パッド再配列工程が求められる。このパッド再配列工程とは、半導体チップのボンディングパッドを設定された位置に移すことを意味し、前記パッド再配列を行うのために、従来はメタルランナーを形成する方法が採られてきた。なお、メタルランナー用の材料には、主に銅が利用されており、その他にアルミニウム等も利用可能である。
【０００４】
このようなパッド再配列工程は、チップサイズパッケージの製造は勿論、ボールグリッドアレイ（ＢＧＡ）パッケージ及びウェハレベルパッケージ等の製造にも採用されている。
【０００５】
図１は、メタルランナーを有する従来のチップサイズパッケージを示す斜視図である。図１に示されているように、半導体チップ１上に、ボンディングパッド等（図示省略）を露出させるようにして、ストレスバッファ層３が形成されており、ストレスバッファ層３上には半導体チップ１の各ボンディングパッド（図示省略）と接続された、銅のメタルランナー５ａが形成されている。そして、ストレスバッファ層３及びメタルランナー５ａ上には、メタルランナー５ａのボールランド部５ｂを露出させるようにして、ＢＣＢ（Benzo Cyclo Butyne）のようなポリマーのソルダーマスク６が形成されており、ソルダーボール７が露出したメタルランナー５ａのボールランド部５ｂ上に接合されている。
【０００６】
図２は、従来のチップサイズパッケージの製造方法を説明するために、図１に示したＩＩ〜ＩＩ’線部に沿って切断した断面図であり、チップサイズパッケージの製造工程順に断面の構造を示す図である。図２を用いて製造工程を説明すると、次の通りである。
【０００７】
先ず、図２(A)に示されているように、半導体チップ１上に、ボンディングパッド部（図示省略）を露出させるようにして、ストレスバッファ層３を形成する。次に、ストレスバッファ層３上にネガティブ型のフォトレジスト４を塗布し、露光マスク１０を利用してフォトレジスト４を露光する。次に、露光したフォトレジストを現像し、図２(B)に示されているように、長方形の断面を有すると共にメタルランナーが形成される領域を有するフォトレジストパターン４ａを形成する。
【０００８】
次に、図２(C)に示されているように、フォトレジストパターン４ａに形成されているメタルランナー形成領域部に、めっき（プレーティング）工程により、フォトレジストパターン４ａとほぼ同じ高さに銅膜５を形成する。そして、フォトレジストパターン４ａを除去し、図２(D)に示されているように、ストレスバッファ層３上に、半導体チップ１のボンディングパッドとそれぞれ接合されており、長方形の断面形状を有するメタルランナー５ａを形成する。
【０００９】
次に、図２(E)に示されているように、ストレスバッファ層３及びメタルランナー５ａ上に、メタルランナー５ａの内ボールランド部（図示省略）が露出するようにして、ＢＣＢのようなポリマーによりソルダーマスク６を形成する。
【００１０】
その後、図示されてはいないが、メタルランナー５ａの内、露出しているボールランド部にソルダーボールを接合させることにより、チップサイズパッケージを製造している。
【００１１】
しかし、メタルランナーを有する従来のチップサイズパッケージの場合には、熱サイクルテスト中に、外部からパッケージ内部に熱負荷が加わると、メタルランナーとＢＣＢのようなポリマー製のソルダーマスクとの間の熱膨張係数の相違に起因して、メタルランナーの各角部に相当する領域に応力集中が生じ、その結果、ソルダーマスクに亀裂が発生する傾向がある。
【００１２】
一方、応力集中によるソルダーマスクの亀裂は、ソルダーマスクの厚さがメタルランナーの厚さに比べて、著しく大きい場合には誘発されない。ところが、ソルダーマスクの厚さは、現在ほとんどの場合、メタルランナーの厚さに比べて、製造上それほど厚くは設定されていない。例えば、従来ソルダーマスクは１０〜１５ミクロン、メタルランナーは１０ミクロン程度の厚さに形成されており、両者の厚さには顕著な差が設けられていない。
【００１３】
ソルダーマスクの厚さを厚くできないのは、製造上の理由であり、ソルダーマスクは通常スピンコーティング法で形成しているため、厚くコーティングすることが難しく、仮に厚くコーティングすると、ソルダーマスク上に皺が発生することがあるからである。その場合には、特に、露光後のパターニングが難しくなる。
【００１４】
したがって、応力集中によるソルダーマスクの亀裂発生を防ぐことができず、ソルダーマスクの亀裂発生に起因するパッケージの信頼性低下に関する問題は、未だ解決されていないのが実状である。
【００１５】
【発明が解決しようとする課題】
本発明は、前記のような問題点を解決するために発明されたもので、応力集中によるソルダーマスクの亀裂発生を抑制することができるメタルランナーを有するパッケージの製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明に係るメタルランナーを有するパッケージの製造方法は、ボンディングパッドを有する半導体チップ上に、前記ボンディングパッドが露出するようにストレスバッファ層を形成するステップと、該ストレスバッファ層上に、食刻速度が下層及び上層の方が中間層より速くなるように、ネガティブ型のフォトレジスト層を積層するステップと、該フォトレジスト層を露光及び現像することにより、側壁部の断面形状が上下に比べ中間部が内側に窪んだ凹形をしたメタルランナー形成領域を有するフォトレジストパターンを形成するステップと、前記メタルランナー形成領域部に金属膜を形成するステップと、前記フォトレジストパターンを除去することにより、前記半導体チップの各ボンディングパッドと接続されていると共に、凹形の側壁部断面を有するメタルランナーを形成するステップと、前記メタルランナー及び前記ストレスバッファ層上に、前記メタルランナー部の内、ボールランドが露出するようにしてソルダーマスクを形成するステップと、前記露出したボールランド部にソルダーボールを接合するステップとを含むことを特徴とする。
【００１７】
【発明の実施の形態】
以下、図面を参照し、本発明に係るメタルランナーを有するパッケージおよびその製造方法について、詳細に説明する。なお、本発明に係るメタルランナーを有するパッケージについては、以下に説明する本発明に係る製造方法の説明の一貫として開示するが、その他の方法で製造されるものであってもよい。
【００１８】
図３は、本発明の製造方法に関する第１の実施の形態に係るメタルランナーを有するパッケージの製造方法を説明するための図である。なお、図３(A)〜図３(E)には、各製造工程におけるパッケージの断面構造を示した。
【００１９】
図３(A)に示されているように、半導体チップ３１上に、ボンディングパッド（図示省略）が露出するようにして、ストレスバッファ層３３を形成する。次に、前記ストレスバッファ層３３上にネガティブ型のフォトレジスト３４を塗布し、露光マスク４０を利用して前記フォトレジスト３４を露光する。
【００２０】
次に、図３(B)に示されているように、露光したフォトレジスト３４を現像して、メタルランナーが形成される領域を有するフォトレジストパターン３４ａを形成する。なお、メタルランナーが形成される領域の断面形状は、図３Bに示されているように、側壁部の断面形状が、上下に比べて中間部が内側に窪んだ凹形、すなわち、フォトレジストの側壁部が内側に凸状となるようにする。このようなフォトレジストの側壁部の凸形の断面形状は、予備ベーク温度、予備ベーク時間、フォトレジストの感光度、ソルベント含有量、現像時間のうちの少なくとも１つの条件を調整することによって、目標の形状を得ることができる。
【００２１】
次に、図３(C)に示されているように、フォトレジストパターン３４ａに形成されたメタルランナー形成領域部に、めっき（プレーティング）により、フォトレジストパターン３４ａとほぼ同じ高さの金属膜３５、好ましくは銅膜を形成する。
【００２２】
その後、図３(D)に示されているように、フォトレジストパターン３４ａを除去することにより、半導体チップ３１のボンディングパッドとそれぞれ接続された、側壁部の断面形状が凹形をしたメタルランナー３５ａが得られる。
【００２３】
次に、図３(E)に示されているように、ストレスバッファ層３３及びメタルランナー３５ａ上に、メタルランナー３５ａ部の内ボールランド部（図示省略）が露出するようにして、ＢＣＢのようなポリマーによりソルダーマスク３６を形成する。
【００２４】
その後、図示されてはいないが、露出したメタルランナー３５ａのボールランド部にソルダーボールを接合し、メタルランナーを有するパッケージを完成させる。
【００２５】
前述のような本発明に係る製造方法に従って製造されるパッケージは、メタルランナーの側壁部の断面形状が上下に比べて中間部が内側に窪んだ凹形である。そのため、断面形状が長方形のメタルランナーで構成される従来のパッケージと比べて、メタルランナーの角部近傍のソルダーマスクにおける応力集中による亀裂発生率が低くなる。これは、メタルランナーの各角への応力集中が、断面が長方形又は台形の場合の角に比べ、側壁部が凹形の場合には著しく減少するためである。
【００２６】
図４は、メタルランナーの側壁部の断面形状と、メタルランナーの角部周辺の応力集中地点１及び地点２（図１(E)及び図３(E)参照）の領域における最大等価応力との関係を示すグラフである。ここで、応力集中地点１はメタルランナーの側壁の上側角部を示し、応力集中地点２はメタルランナーの側壁の下側角部を示している。
【００２７】
応力集中地点１の領域における最大等価応力を検討すると、図４(A)に示されているように、断面形状が凹形のメタルランナー（ｃ）の場合には、断面形状が長方形及び台形のメタルランナー（ａ、ｂ）の場合に比べて、最大等価応力が低くなっている。
【００２８】
応力集中地点２の領域における最大等価応力を検討すると、図４(B)に示されているように、メタルランナーの断面形状が凹形および台形メタルランナー（ｃ、ｂ）の場合には、断面形状が長方形のメタルランナー（ａ）の場合に比べて、最大等価応力が著しく低くなっている。図４(A)および図４(B)に示したグラフから、メタルランナーの断面形状が長方形（ａ）の場合には、側壁部の断面形状が凹形のメタルランナー（ｃ）に比べて、応力集中地点１及び２の領域における最大等価応力が全て相対的に高いことが分る。したがって、長方形の断面形状については、ソルダーマスクの亀裂防止には望ましい断面構造ではないことが分る。
【００２９】
さらに、前記のメタルランナーの断面形状が台形の場合メタルランナー（b）には、メタルランナー最大等価応力が、前記（a）の場合に比べて、地点１の領域では高く、地点２の領域では低いことが分る。ところが、最大等価応力が、地点２では低くても、地点１では高い台形の断面構造の場合にも、ソルダーマスクの亀裂防止に望ましい断面構造とは言えないことが分る。
【００３０】
一方、側壁部の断面形状が凹形のメタルランナー（c）は、断面形状が長方形のメタルランナー(a)及び台形のメタルランナー（b）に比べて、地点１及び２の領域で相対的に低い最大等価応力を示すため、ソルダーマスクの亀裂防止に望ましい断面形状であることが分る。特に、凹形の断面を有するメタルランナー（c）は、長方形の断面を有するメタルランナー（a）に比べて、地点１の領域では約12.5％、また、地点２の領域では約27.2％の応力減少効果を得ることができる。したがって、側壁部の断面形状が凹形のメタルランナーを有する本発明のパッケージは、熱サイクルテスト中に外部から内部に熱負荷が加えられたとき、メタルランナーの各角に集中する応力を低下させることができ、その結果、ソルダーマスクにおける亀裂の発生を減少させることができる。
【００３１】
図５は、本発明の製造方法に関する第２の実施の形態に係る、メタルランナーを有するパッケージの製造方法を説明するための図であり、製造工程順に各工程におけるパッケージの断面構造を示す図である。
【００３２】
この実施の形態においては、側壁部の断面形状が凹形のメタルランナーを得るために、２回のフォトレジストパターン形成工程により、側壁部が凸形のフォトレジストパターンを形成する。
【００３３】
すなわち、図５(A)に示されているように、半導体チップ５１上に半導体チップのボンディングパッド（図示省略）が露出するようにしてストレスバッファ層５３を形成する。次に、前記ストレスバッファ層５３上にネガティブ型の第１フォトレジストを塗布した後、露光及び現像することにより、断面形状が台形のメタルランナー形成領域を有する第１フォトレジストパターン５４ａを形成する。このとき、前記第１フォトレジストパターンの厚さは、目標のメタルランナーの高さの５０％に相当する厚さに形成するのが望ましい。
【００３４】
次に、図５(B)に示されているように、第１フォトレジストパターン５４ａに形成されているメタルランナー形成領域に、めっき（プレーティング）により、前記第１フォトレジストパターン５４ａとほぼ同じ高さのメタルランナー用の第１金属膜５５ａを形成する。この場合、金属膜としては、銅膜が望ましい。
【００３５】
次いで、図５(C)に示されているように、第１金属膜５５ａ及び第１フォトレジストパターン５４ａ上に、ネガティブ型の第２フォトレジストを塗布した後、露光及び現像することにより、第１金属膜を露出させると共に、逆台形の断面形状をしたメタルランナー形成領域を有する第２フォトレジストパターン５４ｂを形成する。このとき、前記第２フォトレジストパターンと前記第１フォトレジストパターンを合わせた厚さは、目標とするメタルランナーの高さと同じ厚さに塗布する。
【００３６】
次に、図５(D)に示されているように、露出した第１金属膜５５ａ上に、前記第２フォトレジストパターン５４ｂとほぼ同じ高さの第２金属膜５５ｂを形成する。第２金属膜としては、銅膜が望ましい。
【００３７】
次に、図５(E)に示されているように、第２フォトレジストパターン５４ｂ及び第１フォトレジストパターン５４ａを除去することにより、メタルランナー５５を形成した後、前記メタルランナー５５及びストレスバッファ層５３上に、前記メタルランナー５５の内ボールランド部（図示省略）が露出するようにして、ＢＣＢなどのポリマーによりソルダーマスク５６を形成する。
【００３８】
その後、図示されてはいないが、露出したボールランド部にソルダーボールを接合してパッケージを完成させる。
【００３９】
この本発明の製造方法に係る第２の実施の形態で得られるパッケージは、前述の第１の実施の形態の場合と同様に、メタルランナー５５の側壁部の断面形状が凹形であるため、メタルランナー５５の各角の領域における応力集中を減少させることができる。そのため、ＢＣＢなどで形成されるソルダーマスク５６における亀裂の発生を減少させることができる。
【００４０】
図６は、本発明の製造方法に関する第３の実施の形態に係る、メタルランナーを有するパッケージの製造方法を説明するための図であり、各工程におけるパッケージの断面構造を示す図である。
【００４１】
この第３の実施の形態の場合には、側壁部の断面形状が凹形のメタルランナーを得るために、食刻速度が相違するフォトレジスト層を積層する方法を採っている。なお、以下に述べるフォトレジスト層の積層には、互いに異なる食刻速度を有するフォトレジストテープを用いるのが望ましい。
【００４２】
まず、図６(A)に示されているように、半導体チップ６１上に、半導体チップ６１のボンディングパッド部（図示省略）が露出するようにして、ストレスバッファ層６３を形成する。次に、ストレスバッファ層６３上にネガティブ型の複数層、例えば、４層のフォトレジスト層６４ａ、６４ｂ、６４ｃ、６４ｄを積層する。このとき、前記フォトレジスト層６４ａ、６４ｂ、６４ｃ、６４ｄは互いに異なる食刻速度を有すると共に、第１及び第４フォトレジスト層６４ａ、６４ｄの食刻速度は、第２及び第３フォトレジスト層６４ｂ、６４ｃの食刻速度より速くなるように積層する。
【００４３】
次に、図６(B)に示されているように、積層されたフォトレジスト層６４ａ、６４ｂ、６４ｃ、６４ｄを露光及び現像することにより、側壁部の断面形状が凹形の形状をしたメタルランナー形成領域部を有するフォトレジストパターン６４を形成する。
【００４４】
次いで、図６(C)に示されているように、前記フォトレジストパターン６４に形成されているメタルランナー形成領域部に、前記フォトレジストパターン６４とほぼ同じ高さに所定の金属膜６５、例えば、銅膜を形成する。
【００４５】
次に、図６(D)に示されているように、フォトレジストパターンを除去することにより、半導体チップ６１の各ボンディングパッドと接続されていると共に、凹形の側壁部断面を有するメタルランナー６５ａを形成する。
【００４６】
次に、図６(E)に示されているように、前記メタルランナー６５ａ及びストレスバッファ層６３上に、前記メタルランナー６５ａの内ボールランド部が露出するようにして、ＢＣＢなどのポリマーによりソルダーマスク６６を形成する。
【００４７】
その後、図示されてはいないが、露出したボールランド部にソルダーボールを接合してパッケージを完成させる。
【００４８】
この本発明の製造方法に係る第３の実施の形態にも、前述の実施の形態の場合と同様に、メタルランナー６５ａが断面形状が凹形の側壁部を有するため、前記メタルランナー６５ａの各角部領域における応力集中を減少させることができる。そのため、ＢＣＢなどで形成されるソルダーマスク６６における亀裂の発生を減少させることができる。
【００４９】
【発明の効果】
上述のように、本発明に係るメタルランナーを有するパッケージ及び本発明に係る製造方法によって得られるメタルランナーを有するパッケージは、メタルランナーが、断面形状が凹形の側壁部を有するため、メタルランナーの断面が長方形又は台形をした従来のパッケージに比べ、メタルランナーの各角部領域における応力集中が軽度である。
【００５０】
したがって、ソルダーマスクとして用いられるＢＣＢなどのポリマーの厚さを厚くすることなく、ソルダーマスクにおける亀裂発生を抑制することができるので、パッケージの信頼性を向上させることができる。
【００５１】
その他、本発明はその要旨の範囲内で、多様に変更して実施することができる。
【図面の簡単な説明】
【図１】メタルランナーを有する従来のチップサイズパッケージを示す斜視図である。
【図２】(A)〜(E)は、従来の従来のチップサイズパッケージの製造方法を説明するために、図１に示したＩＩ〜ＩＩ’線に沿って切断した断面図であり、チップサイズパッケージの製造工程順に断面の構造を示す図である。
【図３】(A)〜(E)は、本発明の製造方法に関する第１の実施の形態に係る、メタルランナーを有するパッケージの製造方法を説明するための図であり、各工程におけるパッケージの断面構造を示す図である。
【図４】(A)および(B)は、メタルランナーの側壁部の断面形状と、メタルランナーの角部周辺の地点１と地点２の領域における最大等価応力との関係を示すグラフである。
【図５】(A)〜(E)は、本発明の製造方法に関する第２の実施の形態に係る、メタルランナーを有するパッケージの製造方法を説明するための図であり、各工程におけるパッケージの断面構造を示す図である。
【図６】(A)〜(E)は、本発明の製造方法に関する第３の実施の形態に係る、メタルランナーを有するパッケージの製造方法を説明するための図であり、各工程におけるパッケージの断面構造を示す図である。
【符号の説明】
３１、５１、６１ 半導体チップ
３３、５３、６３ ストレスバッファ層
３４ フォトレジスト
３４ａ、６４ フォトレジストパターン
３５、６５ 金属膜
３５ａ、５５、６５ａ メタルランナー
３６、５６、６６ ソルダーマスク
４０ 露光マスク
５４ａ 第１フォトレジストパターン
５４ｂ 第２フォトレジストパターン
５５ａ 第１金属膜
５５ｂ 第２金属膜
６４ａ、６４ｂ、６４ｃ、６４ｄ フォトレジスト層
Claims (3)
- ボンディングパッドを有する半導体チップ上に、前記ボンディングパッドが露出するようにストレスバッファ層を形成するステップと、
該ストレスバッファ層上に、食刻速度が下層及び上層の方が中間層より速くなるように、ネガティブ型のフォトレジスト層を積層するステップと、
該フォトレジスト層を露光及び現像することにより、側壁部の断面形状が上下に比べ中間部が内側に窪んだ凹形をしたメタルランナー形成領域部を有するフォトレジストパターンを形成するステップと、
前記メタルランナー形成領域部に金属膜を形成するステップと、
前記フォトレジストパターンを除去することにより、前記半導体チップの各ボンディングパッドと接続されていると共に、凹形の側壁部断面形状を有するメタルランナーを形成するステップと、
前記メタルランナー及び前記ストレスバッファ層上に、前記メタルランナー部の内、ボールランド部が露出するようにしてソルダーマスクを形成するステップと、
前記露出したボールランド部にソルダーボールを接合するステップとを含むことを特徴とするメタルランナーを有するパッケージの製造方法。 - 前記フォトレジスト層は４層であり、フォトレジストテープを４枚積層することにより、前記フォトレジスト層を形成することを特徴とする請求項１に記載のメタルランナーを有するパッケージの製造方法。
- 前記金属膜が、銅膜であることを特徴とする請求項１に記載のメタルランナーを有するパッケージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0052869A KR100401516B1 (ko) | 2001-08-30 | 2001-08-30 | 런너 메탈을 갖는 패키지의 제조방법 |
| KR2001-52869 | 2001-08-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003078070A JP2003078070A (ja) | 2003-03-14 |
| JP4106521B2 true JP4106521B2 (ja) | 2008-06-25 |
Family
ID=19713749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001391548A Expired - Fee Related JP4106521B2 (ja) | 2001-08-30 | 2001-12-25 | メタルランナーを有するパッケージの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6682956B2 (ja) |
| JP (1) | JP4106521B2 (ja) |
| KR (1) | KR100401516B1 (ja) |
| TW (1) | TW563236B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4120324B2 (ja) * | 2002-09-12 | 2008-07-16 | 沖電気工業株式会社 | ボール電極形成方法 |
| US20050209672A1 (en) * | 2004-03-02 | 2005-09-22 | Cardiomind, Inc. | Sliding restraint stent delivery systems |
| US8860222B2 (en) * | 2011-12-27 | 2014-10-14 | Maxim Integrated Products, Inc. | Techniques for wafer-level processing of QFN packages |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150701A (ja) | 1998-11-05 | 2000-05-30 | Shinko Electric Ind Co Ltd | 半導体装置並びにこれに用いる接続用基板及びその製造方法 |
| KR100306842B1 (ko) * | 1999-09-30 | 2001-11-02 | 윤종용 | 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 |
-
2001
- 2001-08-30 KR KR10-2001-0052869A patent/KR100401516B1/ko not_active IP Right Cessation
- 2001-12-18 TW TW090131291A patent/TW563236B/zh not_active IP Right Cessation
- 2001-12-18 US US10/017,320 patent/US6682956B2/en not_active Expired - Fee Related
- 2001-12-25 JP JP2001391548A patent/JP4106521B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6682956B2 (en) | 2004-01-27 |
| US20030045023A1 (en) | 2003-03-06 |
| KR20030018641A (ko) | 2003-03-06 |
| JP2003078070A (ja) | 2003-03-14 |
| KR100401516B1 (ko) | 2003-10-17 |
| TW563236B (en) | 2003-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6486005B1 (en) | Semiconductor package and method for fabricating the same | |
| US7390688B2 (en) | Semiconductor device and manufacturing method thereof | |
| EP2654388B1 (en) | Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package | |
| JP5566161B2 (ja) | 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法 | |
| US9165850B2 (en) | Compensating for warpage of a flip chip package by varying heights of a redistribution layer on an integrated circuit chip | |
| US7550835B2 (en) | Chip stack package utilizing a dummy pattern die between stacked chips for reducing package size | |
| JP2001068495A (ja) | 半導体装置及びその製造方法 | |
| JPH05206203A (ja) | 半導体パッケージ及びその製造方法 | |
| US8269354B2 (en) | Semiconductor package substrate structure and manufacturing method thereof | |
| US11476204B2 (en) | Flip-chip packaging substrate and method for fabricating the same | |
| US20110221071A1 (en) | Electronic device and manufacturing method of electronic device | |
| JP2006032556A (ja) | 半導体装置及びその製造方法 | |
| TWI310296B (en) | Printed circuit board with dual type inner structure and method for forming same | |
| US10957638B2 (en) | Device with pillar-shaped components | |
| JP4106521B2 (ja) | メタルランナーを有するパッケージの製造方法 | |
| TWI692802B (zh) | 線路載板結構及其製作方法與晶片封裝結構 | |
| US20110001234A1 (en) | Semiconductor device and fabrication method thereof | |
| JP2001035876A (ja) | フリップチップ接続構造、半導体装置および半導体装置製造方法 | |
| US20070252273A1 (en) | Semiconductor device having a smaller electrostatic capacitance electrode | |
| KR20120118363A (ko) | 이미지 센서용 웨이퍼 레벨 패키지 및 그 제조방법 | |
| TWI557861B (zh) | 線路載板及其製造方法 | |
| KR970003730B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| JP2005012042A (ja) | 半導体装置 | |
| TW200427020A (en) | High density substrate for flip chip | |
| JPH03148144A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040430 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080318 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |