TW563236B - Method of fabricating package having metal runner - Google Patents

Method of fabricating package having metal runner Download PDF

Info

Publication number
TW563236B
TW563236B TW090131291A TW90131291A TW563236B TW 563236 B TW563236 B TW 563236B TW 090131291 A TW090131291 A TW 090131291A TW 90131291 A TW90131291 A TW 90131291A TW 563236 B TW563236 B TW 563236B
Authority
TW
Taiwan
Prior art keywords
metal
photoresist
metal gate
buffer layer
layer
Prior art date
Application number
TW090131291A
Other languages
English (en)
Inventor
In-Su Jeon
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Application granted granted Critical
Publication of TW563236B publication Critical patent/TW563236B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

563236 五、發明說明(1) 1— --—^1 〈發明之範圍〉 本發明是有關一種製造具有金屬澆口之包裝的方法, 特巧是,,有關一種金屬澆口之製造方法,以避免金屬澆口 與焊接光罩(s〇lder mask )之間由熱應變差 * (differences 〇f thermal strain)所引起之焊接 之龜裂者。 “ 〈先前技藝之描述〉 晶片尺寸封裝中,整個封裝之大小多於8〇%乃被半導 , 體,片所佔據,由於此種尺寸封裝具有之優點乃體積小與 * 重π輕,因此其已於多個不同領域中被發展。晶片尺寸封 裝中’其於同一印刷電路板上所封裝之封裝體數目,比习白习· 見的半導體封裝更多。因此,晶片封裝乃被應用於高性能 電氣與電子產品中。 一般地’需要以墊體重整程序(pacl rearrangement process )以製造晶片尺寸封裝;藉著墊體整理(pad arrangement)半導體晶片之結合塾(b〇nding pa(j)以使 之重新整理於一預定之位置中。習見之方法中,金屬澆口 乃為了墊體重整程序而被形成。 墊體重整程序乃執行於晶片尺寸封裝、球栅陣列封裝 (ball grid array packages)、與晶圓級封裝(㈣卜^ 魯 1 eve 1 .packages )之製造。 ~ 第1圖為習見具有金屬澆口之晶片尺寸封裝示意圖。 士第1圖所示’應力緩衝層3 (stress buffer layer)
$ 4頁 563236 五、發明說明(2) 金屬澆口5a (metal runner )則形成於應力緩衝層3上。 金屬澆口 5a由銅製造’並連接至每一結合墊(圖未示)。 於應力緩衝層3與金屬洗口 5a上,一以如苯環丁基(genz〇 Cyclo Butyne,BCB)之聚合物所製造之焊接光罩6乃被形 成以使金屬洗口 5a之球基5b (ball land)露出。於露出 來之球基5b上’形成了 一知接球7 (solder ball )。 第2A圖至第2E圖為第1圖中ΙΙΜΓ線之剖面圖,以顯 示形成上述習見之封裝之方法。
依照第2 Α圖’ 一應力緩衝層3形成於半導體晶片1上以 使結合墊(圖未示)露出。負型光阻劑4 (negative type Photoresist )乃被施加於應力緩衝層3 ,然後利用一曝光 光罩(exposure mask )以使光阻劑4露出來。同時,如第 2B圖所示,形成一光阻圖樣4a (ph〇t〇resist ),其具有矩形截面,定義一金屬洗口形成之部位。 :照第2? ’形成一銅層5,其具有與光阻圖樣化相 :之呵度,藉著電鍍程序(plating pr〇cess) :阻圖樣4a所定義之金屬繞口形成部位 '然後 2 光阻圖樣4a被除去,從而形成具有矩形載面之金屬
,並於應力緩衝層3上接觸至半導體晶片1之每一接 者乃:幵;Π :焊才妾★軍6,以如BCB之聚合物所製造 (II ί成, 應力緩衝層3上露出金屬澆口5a之球美 -焊接:澆口5&。然後,儘管圖中並未有顯示' 表緊貼於路出來之金屬澆口 5a之球基,從而完成晶
563236
片尺寸封裝。
=而’依習見具有一金屬澆口之晶片尺寸封裝,於溫 度循環測試時,當從封裝外施加熱負荷至其内,藉著集f 於金屬澆口之每一角落之應力,標示為應力集中點Point 1,與Point 2 ’會於金屬澆口與包含如BCB之聚合物之焊接 ^ f之間產生熱應力差。結果,焊接光罩上會產生裂縫。 當焊接光罩之厚度遠大於金屬澆口之厚度時,應力集中不 會產生焊接光罩之裂縫。然而,這是不可能防止銲接光罩 上產生裂縫,因為焊接光罩乃係由旋轉被覆程序(sp i η coajing pr〇cess)所形成,並且難於使之被覆更厚。即 使形成一厚的焊接光罩,會產生摺疊(f〇lds ),而且於 =曝光(exp0sure )後難以執行形成圖樣程序。因此,依 習見之方法’焊接光罩與金屬澆口分別具有約丨〇至丨5微米 與10微米(#m)之厚度。 〈發明之總綸〉 θ因此’本發明乃旨在解決上述問題,而本發明之目的 乃提供一種製造具有金屬澆口之包裝的方法,同時防止由 應力集中而導致焊接光罩上產生裂缝。
、 為了實現上述目的,本發明包括之步驟如下:於具有 複=個接合墊之半導體晶片上形成一應力緩衝層,並露出 接口塾,施加負型光阻劑於應力緩衝層上;使光阻劑曝光 具像以形成具有凸形截面(c〇nvex cross section) ^光阻圖樣,並定義出一金屬澆口形成部位;形成一具有 〃光阻圖樣差不多高度之金屬層於金屬澆口形成部位上;
563236 五、發明說明(4) 除去光阻圖樣以形成金屬澆口,使之接觸至之半導體晶片 之接合墊,且有一凹形截面(concave cr〇ss secti〇n ),形成一焊接光罩於包括金屬澆口之壓加緩衝層上,使 金屬澆口之球基露出來;以及使焊接球緊貼於露出來之球 基。 本發明亦包括以下步驟:形成應力緩衝層於具有複數 個接合墊之半導體晶片上,並露出接合墊;施加負型第一 光阻劑於應力緩衝層上;藉著使第一光阻劑曝光及顯像, 以形成第一光阻圖樣,其具有倒梯形截面;形成第一金屬 層於第一光阻圖樣所形成之空間中;施加第二光阻劑於第 一光阻圖樣及第一金屬層上;形成第二光阻圖樣,露出第 一金屬層’、並使第二光阻劑曝光及顯像而使第二光阻圖樣 具有梯形截面(trapeZ0idal cr〇ss secti〇n);形成第 一金屬層於露出來之第一金屬層上;除去第二與第一光阻 圖樣,以形成一金屬澆口並接觸至具有凹形截面之半導體 晶片之接合墊;形成一焊接光罩於包括金屬澆口之應力緩 衝層上以使金屬澆口之球基露出來;以及使焊接球緊貼 露出來之球基上。 再者,本發明亦可包括以下步驟:形成一應力緩衝層 於具有複數個接合墊之半導體晶片上,並露出接合墊; 具有不同蝕刻速度之負型光阻帶(negative type
Photoresist tapes)層疊於應力緩衝層上,其中上帶與 ::之蝕刻速度皆高於中帶;形成一具有凸形截面之光阻 563236
五、發明說明(5) 位;形成一金屬層於金屬澆口形成區域上· 以形成金屬澆口,使之接觸至半導體晶片之接合$阻圖樣 具有一凹形截面;形成一焊接光罩於包括金屬澆口 露出來之球基上。 以及將卜接球緊貼於
本發明之目的、其他特徵、優點,則參照下 所作之說明即可得到完全的了解。 』依附®I 〈較佳具體實施例之詳細描述〉 第3A圖至第3E圖為本發明之製造具有金屬澆口之包裝 的方法之第一實施例剖面圖。 & 依照第3A圖,一應力緩衝層33形成於一半導艚曰M 上:並露出接合塾(圖未…施加一負型== 力緩衝層上’然後利用曝光光罩4 〇使光阻劑3 4露出來。 依照第3 Β圖’顯像於露出來之光阻劑以形成一光阻圖 樣3 4a,其定義出一金屬澆口形成區域,而且具有一凸形 截面。光阻圖樣之凸形截面乃藉著控制其預先烘乾 (preliminary bake)之溫度與時間、曝光之敏感度 (exposure sensitivity)、溶劑之含量(content of solvent)、與顯像時間(developing time)而得到。 依照第3C圖,於光阻圖樣34a所定義之金屬澆口形成 區域上,以電鍍程序形成具有與光阻圖樣3 4 a相同高度之 銅層35。 依照第3D圖,除去光阻圖樣34a以形成金屬澆口 35a, 其接觸至半導體晶片31之每一接合墊,而且具有凹形截
第8頁 563236 五、發明說明(6) 面 依照第3E圖,以一聚合物如BCB形成焊接光罩36,以 於應力緩衝層33與金屬澆口35&上露出金屬澆口35a之球基 (圖未示)、。然後,雖然並未圖示,一焊接球乃緊貼於^ 出來之金屬澆口 35a之球基,從而完成本發明之具有金屬 澆口之封裝。 如上所述,本發明之封裝具有一金屬澆口,其具有凹 形截面,因此,與習見者之包括一具有矩形截面之金屬堯 口之封裝比較,於焊接光罩中由應力集中所引起之裂縫之 « 產生會降低。由於金屬洗σ具有凹形截面,應力集中於每 一角洛之情況明顯地減少。 第4Α圖與第4Β圖乃於具有矩形截面、梯形截面、盥凹 形截面之金屬洗口,其應力集中點p〇int i與p〇int 2附近 之最大等價應力(Misee tL . e StreSS )曲線圖。此處,應力集 中點P〇1nt 1即母一金屬澆口之上角落, p〇lnt 2即其下角落,如第1E圖與第3E圖所示。集中點 力隼二第4?/ —具有凹形截面之金屬澆口c,其於應 1〜n‘ χ附近所具有之最大等價應力乃低於分別 具有矩形截面與梯形戴面之金屬澆口4與6者。 依照第4Β圖,具有一凹形載面之金屬洗口c,其於應 力集中點Ρ 〇 i n t 2附近戶斤ι ^ ^ ^ ^ ® 1近所具有之最大寺價應力小於具有矩 πβ者。 而祁寻於具有梯形截面之金屬澆 如上所述’具有矩形截面之金屬澆口A,其於應力集
563236 五、發明說明(7) 中點Point 1與p〇int 2附近之最大等價應力高於具有凹形 截面之金屬澆口C者。結果,具矩形截面者用以避免於焊 接光罩中產生裂缝,其效果較不理想。 具有梯形截面之金屬澆口B,其於應力集中點P〇int i 附近之最大等價應力大於具有矩形截面之金屬澆口A者, ,金屬洗口 A於應力集中點p〇in1: 2附近則具有更低之最大 等價應力。結果’具有梯形截面者用以避免於焊接光罩中 產生裂缝,其效果亦較不理想。 相比之下’本發明之具有凹形截面之金屬澆口C,其 於應力集中點Point 1與P〇int 2附近之最大等價應力乃低 於分別具有矩形截面與梯形截面之金屬澆口 A與b。結果, 具有凹形截面者用以避免於焊接光罩中產生裂缝,其效果 乃最理想。與金屬繞口 A比較,具有凹形截面之金屬洗口 丫,其於應力集中點P〇int i附近之應力降低效果為 ·5% ’而於應力集中點Point 2附近為27.2%。 德戸因t ί ’本發明之具有凹形截面之晶片尺寸封裝,當熱 d ί:ί ί荷從外施加時,能夠減少應力集中於金屬 ι你母一角洛,因此,減少產生裂縫於焊接光罩中。 的方法^ J至:5Ε圖為本發明之製造具有金屬澆口之包裝 々/5:之弟一貫;^例剖面圖。 )以例,執行兩次拍照程,(細…⑽ 之金屬U 截面之光阻圖# ’以得到具有凹形截面 依照第5A圖,_庳六淫你麻y 應力緩衝層53形成於半導體晶片51 第10頁 563236 五、發明說明(8) 上’並露出接合墊(圖未示)。同時地, 光阻劑於應力緩衝層5 3上,麸德开彡 加—負型第一 以定義-金屬洗口形成區域: = : 口者之50%。 $ +阻劑之厚度約為金屬堯 依照第5B圖,於第一光阻圖樣54a所定 :巧電鍍程序形成第一銅層55a作為金屬· 口之:, 其兩度與第一光阻圖樣54a者相同。 3 ’ 依照第5C圖,施加一負型第二抗於第一鋼層55&盥 一光阻圖樣54a上,然後形成第二光阻圖樣54b以露出 銅層,以曝光及顯像於第二光阻劑,使其具有梯形截面。 此處,第二光阻劑與第一光阻劑〔兩者被裝配在一起〕相 加之厚度與金屬澆口之厚度一致。 依照第5D圖,於露出來之第一銅層55a上形成第二銅 層55b,使其高度與第二光阻圖樣54b相同。 依照第5E圖,除去第二與第一光阻圖樣以形成金屬澆 口 55,然後於金屬澆口55與應力緩衝層53上形成包含BCB 之焊接光罩5 6以露出金屬澆口 5 5之球基(圖未示)。之 後’雖然並未有圖示,焊接球乃緊貼於露出來之球基上, 攸而完成一封裝。 依照此實施例,由於金屬澆口具有凹形截面,減少了 應力集中於金屬澆口之每一角落。因此,於以BCB所製造 之焊接光罩55中減少了產生裂缝。 第6A圖至第6E圖為本發明之製造具有金屬澆口之包装
酬 第11頁 563236 五、發明說明(9) ' " ----- 的方法之第三實施例剖面圖。 依照此實施例,利用具有不同的蝕刻速度(etching je^ds)之光阻帶(ph〇t〇resist 士叩“)以形成具有凸 乂面=f阻圖樣,以得到具有凹形截面之金屬洗口。 依$第6A圖,形成一應力缓衝層63於半導體晶片61 册,並路出接合墊(圖未示)。然後,複數個負型光阻 ^,/列如四個之負型光阻帶64a、64b、64c、64d層疊於應 緩衝層63上。光阻帶64a、64b、64c、64d各具有不同的 ,刻速度,而第一光阻帶64a與第四光阻帶64d之蝕刻速度 兩於第二光阻帶64b與第三光阻帶64c者。 依照第6β圖,使層疊起來之光阻帶64a、64b、64c、 64(1曝光及顯像,以形成光阻圖樣64以定義金屬澆口形成 區域’而且其具有凸形截面。 、依照第6C圖,於光阻圖樣64所定義之金屬澆口形成區 域上,形成一預定之金屬層,例如形成一銅層6 5 ,使其高 度與光阻圖樣64者相同。 依照第6D圖,除去光阻圖樣以形成金屬澆口 65&,使 其接觸至半導體晶片6 1之每一接合墊,而且具有凹形截 面。 依照第6E圖’於包括金屬洗口 Ma之應力緩衝層63 上,形成一主要以BCB所製造之焊接光罩66,以露出金屬 澆口 65a之球基。因此,雖然圖並未示,焊接球緊貼於露 出來之球基上,從而完成一封裝。 依照此第三實施例,金屬澆口 6 5 a具有凹形之截面,
第12頁 563236
從而減少應力集中於金屬洗口 65a之每~包姑 月洛,並僻备 生焊接光罩6 6之裂縫 μ兄 凹形截面,與具有 其減少了應力集中 如上所述’本發明之金屬洗口具有 矩形截面或梯形截面之金屬洗口比較, 於金屬澆口之每一角落。 夠防止焊接光罩之裂縫產生,並於沒 方法,力 度之情況下,改良了晶片封裝之可靠^〜加焊接光罩之乂 實可以改進習見者之弊,而且並未見;公m效石
利法之規定,懇請賜予專利,實為德便,合於』 需陳明者’以上所述者乃是本發 例,若依本發明之構相所 =佳具粗的貫施 仍未超出說明書與圖;所涵蓋之;神時產=功能作用, 範圖内,合予陳明。盍之情神時,均應在本創作3
563236 圖式簡單說明 第1圖所示為習見具有金屬澆口之晶片尺寸封裝。 第2A圖至第2E圖為於第1圖上之II-ΙΓ線之剖面圖, 說明第1圖所示之習見晶片尺寸封裝之製造方法。 第3A圖至第3E圖為本發明之製造具有金屬澆口之包裝 的方法之實施例剖面圖。 第4A圖與第4B圖乃於具有不同截面之金屬澆口之應力 集中點Point 1與Point 2附近之最大等價應力曲線圖。 第5A圖至第5E圖為本發明之製造具有金屬澆口之包裝 的方法之第二實施例剖面圖。 第6A圖至第6E圖為本發明之製造具有金屬澆口之包裝 的方法之第三實施例剖面圖。 〈圖示中元件編號與名稱對照〉 1 :半導體晶片 3 :應力緩衝層 4 :負型光阻劑 4 a ·光阻圖樣 5 ·銅居 5a :金屬洗口 5b :球基 6 :焊接光罩 7 :焊接球 31 :半導體晶片 3 3 :應力緩衝層
第14頁 563236 圖式簡單說明 34 :負型光阻劑 34a :光阻圖樣 35 :銅層 35a :金屬淹口 36 焊接光罩 40 曝光光罩 51 半導體晶片 53 應力缓衝層 54a :第一光阻圖 54b :第二光阻圖 55 : :金屬澆口 55a :第一銅層 55b :第二銅層 56 焊接光罩 61 半導體晶片 63 應力緩衝層 64a :光阻帶 64b :光阻帶 64c :光阻帶 64d :光阻帶 65 : 銅層 65a •金屬洗口 66 : 焊接光罩 Point 1 :應力集
第15頁 563236 圖式簡單說明 Ρ 〇 i n t 2 :應力集中點 A:矩形截面之金屬澆口 B :梯形截面之金屬洗口 C:凹形截面之金屬澆口 11ΒΠ 第16頁

Claims (1)

  1. 563236 案號 90131291 範園 種具有金屬澆口之包裝s包括: 形成於半導體晶片上之接合墊與應力缓衡層; 形成於緩衝層上,與接合墊接合的 口; 設有所述金屬澆0 # &人μ r L 、♦两 t 盆特科/於.2之接合墊區域上所形成之焊接球; 述Β Ϊίί 述焊接球乃予去㊉,所述金屬洗口及所 適應力衝層以聚合物 ⑺· 而复么思4 初破復5而具有金屬洗口; 者。,、金屬也口之侧壁截面乃呈上下比中間凹陷之形狀 步驟:種衣k具有金屬澆口之包裴的方法,包括以下 上,^ ΐ二應力緩衝層於具有複數個接合墊之半導體晶片 上 亚路出接合墊; ^加負型光阻劑於應力緩衝層上; 像此:Ϊ圖樣,其具有凸形截面,且利用曝光與顯 形成1;ί;金屬洗口形成區域; 約等於光阻圖ί者 於金屬洗口形成區域上,其高度 晶片圓樣,以形成一金屬澆口,其接觸至半導體 < 、σ^’而且具有凹形截面; 露出澆於包括金屬澆口之應力緩衝層上,以 疋 < 球基;以及 /占附一淳接球於露出來之球基上。 包裝的請i:範圍第2項所述之製造具有金屬洗口之 中光阻圖樣之凸形戴面乃藉著控制以下至
    第17頁 5«236 少一種程序變數而得到者,包括··預烘之溫度與時間、度、浪夕人旦 ^ ΙΑ > η 士 此 曝 •一 _人你丨·糾有,包拮·頂烘之 光之敏感度、溶劑之含量、與顯像之時間。梦ήΛ t中請專利範圍第2項所述之製造具有金屬洗口之包 、fi由其中之金屬層乃藉由電鍍程序所形成者。 5.如申請專利範圍第2 第4項 之包裝的方法,其中之金屬層乃_ =造具有金屬 6 · —種製造具有金屬洗口之包農 J々去,包括以下步 二應力緩衝層於具有複數個接合 並露出接合墊; 雙之半導體晶片 ^ t 一負型第一光阻劑於應力緩衝層上· ^者使第-光阻劑曝光及顯像 Μ 其具有倒梯形戴面; 7成—第一光阻圖 升:成第一金屬層於第一光阻圖樣所y a 她加-負型第二光阻劑於第-光阻C空間中; 且圖樣與第一金屬層 曝光及顯像:d: n f出第-金屬層,而且藉著 圖樣形成於第二金屬層:成之區:有梯形截面之第二光阻 $成一第二金屬層於露出來之第人 觸至主τ弟—鉍第一光阻圖樣,以形成一 a 等體晶片之接合墊,並具有凹形金屬澆口,其接 露出2 —輝接光罩於包括金屬洗口; 出金屬澆口之球基;以及 之應力緩衝層上,以 洗 驟 上 樣 上
    563236
    、申清專利範圍
    黏附一焊接球於露出來之球基上。 澆 之向度一致 7.如申請專利範圍第6項所述之製造具有金屬澆口之 :士的方法,其中之第一與第二光阻劑相加之厚度與金屬 如申請專利範圍第6項所述之製造具有屬达 其中第一光阻圖樣之倒梯形錢有面金屬二 ,=圖樣之梯形截面乃藉著控制以下至少一種程序變數而 件到者’包括:預烘之溫度與時間、曝光之敏感度、溶劑 之含量、與顯像之時間。 9 ·如申請專利範圍第6項所述之製造具有金屬淹口之 包裝的方法,其中之第1與第2金屬層乃銅層者。 10· —種製造具有金屬澆口之包裝的方法,包括以下 步驟: 形成一應力緩衝層於具有複數個接合墊之半導體晶片 上’並露出接合墊; 層疊具有不同蝕刻速度之負型光阻帶於應力緩衝層 上,其中,上部與下部之光阻帶之蝕刻速度皆高於中間之 光阻帶之蝕刻速度; 形成一光阻圖樣,其具有凸形截面,並藉著曝光及顯 像光阻劑以定義一金屬澆口形成區域; 形成一金屬層於金屬洗口形成區域上; 除去光阻圖樣,以形成一金屬洗口,其接觸至半導體 晶片之接合墊,並具有凹形截面; 形成一焊接光罩於包括金屬澆口之應力緩衝層上,以
    第19頁 563236 _案號90131291_年月曰 修正_ 六、申請專利範圍 露出金屬澆口之球基;以及 黏附一焊接球於露出來之球基上。 11.如申請專利範圍第1 0項所述之製造具有金屬澆口 之包裝的方法,其中層疊起來之光阻帶之數目為四個者。 1 2.如申請專利範圍第1 0項所述之製造具有金屬澆口 之包裝的方法,其中之金屬層乃一銅層者。
    第20頁 10563236 2/6第2圖 (A)
    :B)
    (C)
    地點 (E)
TW090131291A 2001-08-30 2001-12-18 Method of fabricating package having metal runner TW563236B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0052869A KR100401516B1 (ko) 2001-08-30 2001-08-30 런너 메탈을 갖는 패키지의 제조방법

Publications (1)

Publication Number Publication Date
TW563236B true TW563236B (en) 2003-11-21

Family

ID=19713749

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090131291A TW563236B (en) 2001-08-30 2001-12-18 Method of fabricating package having metal runner

Country Status (4)

Country Link
US (1) US6682956B2 (zh)
JP (1) JP4106521B2 (zh)
KR (1) KR100401516B1 (zh)
TW (1) TW563236B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4120324B2 (ja) * 2002-09-12 2008-07-16 沖電気工業株式会社 ボール電極形成方法
US20050209672A1 (en) * 2004-03-02 2005-09-22 Cardiomind, Inc. Sliding restraint stent delivery systems
US8860222B2 (en) * 2011-12-27 2014-10-14 Maxim Integrated Products, Inc. Techniques for wafer-level processing of QFN packages

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150701A (ja) 1998-11-05 2000-05-30 Shinko Electric Ind Co Ltd 半導体装置並びにこれに用いる接続用基板及びその製造方法
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법

Also Published As

Publication number Publication date
US6682956B2 (en) 2004-01-27
US20030045023A1 (en) 2003-03-06
KR20030018641A (ko) 2003-03-06
JP2003078070A (ja) 2003-03-14
KR100401516B1 (ko) 2003-10-17
JP4106521B2 (ja) 2008-06-25

Similar Documents

Publication Publication Date Title
TWI260060B (en) Chip electrical connection structure and fabrication method thereof
TWI223882B (en) Bumping process
TW588440B (en) Pad-rerouting for integrated circuit chips
TW563236B (en) Method of fabricating package having metal runner
CN108511397A (zh) 半导体装置及其制造方法
TW200917392A (en) Semiconductor device and method of bump formation
TW201208510A (en) Circuit board with anchored underfill
TW578281B (en) Bumping process
TWI234247B (en) Semiconductor package device and method for fabricating the same
TW200814758A (en) Structure of image sensor module and a method for manufacturing of wafer level package
TWI309464B (en) Electrical connection structure of semiconductor chip in carrier board and method for fabricating the same
TWI254396B (en) Method for manufacturing gold bumps
TW591782B (en) Formation method for conductive bump
TW201133667A (en) Semiconductor chip with stair arrangement bump structures
JP3825355B2 (ja) バンプ電極を備えている電子部品及びその製造方法
TW507339B (en) Improved bump processing method of flip-chip bonding device
TWI281219B (en) Connecting module with passive components and manufacturing process thereof
JP2005268442A (ja) 半導体装置およびその製造方法
TW531861B (en) Semiconductor packaging device and its manufacturing method
TWI313901B (en) A method adopted for wafer bumping
TWI339416B (en) Method of forming conductive bumps with different diameters
JPS621249A (ja) 半導体装置
TW506034B (en) Detection structure for bump alignment
TWI228296B (en) Structure and formation method for conductive bump
TW516136B (en) Manufacturing method for aluminum bump

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees