JP2003078070A - メタルランナーを有するパッケージ及びその製造方法 - Google Patents
メタルランナーを有するパッケージ及びその製造方法Info
- Publication number
- JP2003078070A JP2003078070A JP2001391548A JP2001391548A JP2003078070A JP 2003078070 A JP2003078070 A JP 2003078070A JP 2001391548 A JP2001391548 A JP 2001391548A JP 2001391548 A JP2001391548 A JP 2001391548A JP 2003078070 A JP2003078070 A JP 2003078070A
- Authority
- JP
- Japan
- Prior art keywords
- metal runner
- metal
- photoresist
- forming
- runner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】メタルランナー角部周辺のソルダーマスク部に
おける応力集中に起因する亀裂の発生を防止することが
できる、パッケージ及びその製造方法を提供すること。 【解決手段】本発明の製造方法は、半導体チップ上に、
ボンディングパッドが露出するようにストレスバッファ
層を形成し、その上フォトレジストを塗布し、露光及び
現像することにより、側壁部の断面形状が、上下に比べ
中間部が内側に窪んだ凹形をしたメタルランナー形成領
域部を有するフォトレジストパターンを形成した後、メ
タルランナー形成領域部金属膜を形成し、フォトレジス
トパターンを除去し、半導体チップのボンディングパッ
ドと接続されたメタルランナーを形成し、さらにストレ
スバッファ層上に、メタルランナー部の内、ボールラン
ド部が露出するようにしてソルダーマスクを形成し、露
出したボールランド部にソルダーボールを接合する工程
を含む。
おける応力集中に起因する亀裂の発生を防止することが
できる、パッケージ及びその製造方法を提供すること。 【解決手段】本発明の製造方法は、半導体チップ上に、
ボンディングパッドが露出するようにストレスバッファ
層を形成し、その上フォトレジストを塗布し、露光及び
現像することにより、側壁部の断面形状が、上下に比べ
中間部が内側に窪んだ凹形をしたメタルランナー形成領
域部を有するフォトレジストパターンを形成した後、メ
タルランナー形成領域部金属膜を形成し、フォトレジス
トパターンを除去し、半導体チップのボンディングパッ
ドと接続されたメタルランナーを形成し、さらにストレ
スバッファ層上に、メタルランナー部の内、ボールラン
ド部が露出するようにしてソルダーマスクを形成し、露
出したボールランド部にソルダーボールを接合する工程
を含む。
Description
【０００１】
【発明の属する技術分野】本発明はメタルランナーを有
するパッケージの製造方法に関し、より詳しくは、メタ
ルランナーとソルダーマスクとの間の熱膨張係数の相違
により、前記ソルダーマスクで亀裂が発生することを抑
制するためのメタルランナー形成方法に関する。
するパッケージの製造方法に関し、より詳しくは、メタ
ルランナーとソルダーマスクとの間の熱膨張係数の相違
により、前記ソルダーマスクで亀裂が発生することを抑
制するためのメタルランナー形成方法に関する。
【０００２】
【従来の技術】パッケージ全体の大きさに対し、半導体
チップの占める大きさが８０％以上になるチップサイズ
パッケージは、軽薄短小という利点があるため、様々な
形のパッケージが開発されてきた。このようなチップサ
イズパッケージは、通常の半導体パッケージと比べ、限
定された大きさの印刷回路基板に、より多い数のチップ
を実装することができるので、小型でありながら高容量
の電気・電子製品を実現することができる。
チップの占める大きさが８０％以上になるチップサイズ
パッケージは、軽薄短小という利点があるため、様々な
形のパッケージが開発されてきた。このようなチップサ
イズパッケージは、通常の半導体パッケージと比べ、限
定された大きさの印刷回路基板に、より多い数のチップ
を実装することができるので、小型でありながら高容量
の電気・電子製品を実現することができる。
【０００３】前記チップサイズパッケージを製造する場
合には、通常パッド再配列工程が求められる。このパッ
ド再配列工程とは、半導体チップのボンディングパッド
を設定された位置に移すことを意味し、前記パッド再配
列を行うのために、従来はメタルランナーを形成する方
法が採られてきた。なお、メタルランナー用の材料に
は、主に銅が利用されており、その他にアルミニウム等
も利用可能である。
合には、通常パッド再配列工程が求められる。このパッ
ド再配列工程とは、半導体チップのボンディングパッド
を設定された位置に移すことを意味し、前記パッド再配
列を行うのために、従来はメタルランナーを形成する方
法が採られてきた。なお、メタルランナー用の材料に
は、主に銅が利用されており、その他にアルミニウム等
も利用可能である。
【０００４】このようなパッド再配列工程は、チップサ
イズパッケージの製造は勿論、ボールグリッドアレイ
（ＢＧＡ）パッケージ及びウェハレベルパッケージ等の
製造にも採用されている。
イズパッケージの製造は勿論、ボールグリッドアレイ
（ＢＧＡ）パッケージ及びウェハレベルパッケージ等の
製造にも採用されている。
【０００５】図１は、メタルランナーを有する従来のチ
ップサイズパッケージを示す斜視図である。図１に示さ
れているように、半導体チップ１上に、ボンディングパ
ッド等（図示省略）を露出させるようにして、ストレス
バッファ層３が形成されており、ストレスバッファ層３
上には半導体チップ１の各ボンディングパッド（図示省
略）と接続された、銅のメタルランナー５ａが形成され
ている。そして、ストレスバッファ層３及びメタルラン
ナー５ａ上には、メタルランナー５ａのボールランド部
５ｂを露出させるようにして、ＢＣＢ（Benzo Cyclo Bu
tyne）のようなポリマーのソルダーマスク６が形成され
ており、ソルダーボール７が露出したメタルランナー５
ａのボールランド部５ｂ上に接合されている。
ップサイズパッケージを示す斜視図である。図１に示さ
れているように、半導体チップ１上に、ボンディングパ
ッド等（図示省略）を露出させるようにして、ストレス
バッファ層３が形成されており、ストレスバッファ層３
上には半導体チップ１の各ボンディングパッド（図示省
略）と接続された、銅のメタルランナー５ａが形成され
ている。そして、ストレスバッファ層３及びメタルラン
ナー５ａ上には、メタルランナー５ａのボールランド部
５ｂを露出させるようにして、ＢＣＢ（Benzo Cyclo Bu
tyne）のようなポリマーのソルダーマスク６が形成され
ており、ソルダーボール７が露出したメタルランナー５
ａのボールランド部５ｂ上に接合されている。
【０００６】図２は、従来のチップサイズパッケージの
製造方法を説明するために、図１に示したII〜II'線部
に沿って切断した断面図であり、チップサイズパッケー
ジの製造工程順に断面の構造を示す図である。図２を用
いて製造工程を説明すると、次の通りである。
製造方法を説明するために、図１に示したII〜II'線部
に沿って切断した断面図であり、チップサイズパッケー
ジの製造工程順に断面の構造を示す図である。図２を用
いて製造工程を説明すると、次の通りである。
【０００７】先ず、図２(A)に示されているように、半
導体チップ１上に、ボンディングパッド部（図示省略）
を露出させるようにして、ストレスバッファ層３を形成
する。次に、ストレスバッファ層３上にネガティブ型の
フォトレジスト４を塗布し、露光マスク１０を利用して
フォトレジスト４を露光する。次に、露光したフォトレ
ジストを現像し、図２(B)に示されているように、長方
形の断面を有すると共にメタルランナーが形成される領
域を有するフォトレジストパターン４ａを形成する。
導体チップ１上に、ボンディングパッド部（図示省略）
を露出させるようにして、ストレスバッファ層３を形成
する。次に、ストレスバッファ層３上にネガティブ型の
フォトレジスト４を塗布し、露光マスク１０を利用して
フォトレジスト４を露光する。次に、露光したフォトレ
ジストを現像し、図２(B)に示されているように、長方
形の断面を有すると共にメタルランナーが形成される領
域を有するフォトレジストパターン４ａを形成する。
【０００８】次に、図２(C)に示されているように、フ
ォトレジストパターン４ａに形成されているメタルラン
ナー形成領域部に、めっき（プレーティング）工程によ
り、フォトレジストパターン４ａとほぼ同じ高さに銅膜
５を形成する。そして、フォトレジストパターン４ａを
除去し、図２(D)に示されているように、ストレスバッ
ファ層３上に、半導体チップ１のボンディングパッドと
それぞれ接合されており、長方形の断面形状を有するメ
タルランナー５ａを形成する。
ォトレジストパターン４ａに形成されているメタルラン
ナー形成領域部に、めっき（プレーティング）工程によ
り、フォトレジストパターン４ａとほぼ同じ高さに銅膜
５を形成する。そして、フォトレジストパターン４ａを
除去し、図２(D)に示されているように、ストレスバッ
ファ層３上に、半導体チップ１のボンディングパッドと
それぞれ接合されており、長方形の断面形状を有するメ
タルランナー５ａを形成する。
【０００９】次に、図２(E)に示されているように、ス
トレスバッファ層３及びメタルランナー５ａ上に、メタ
ルランナー５ａの内ボールランド部（図示省略）が露出
するようにして、ＢＣＢのようなポリマーによりソルダ
ーマスク６を形成する。
トレスバッファ層３及びメタルランナー５ａ上に、メタ
ルランナー５ａの内ボールランド部（図示省略）が露出
するようにして、ＢＣＢのようなポリマーによりソルダ
ーマスク６を形成する。
【００１０】その後、図示されてはいないが、メタルラ
ンナー５ａの内、露出しているボールランド部にソルダ
ーボールを接合させることにより、チップサイズパッケ
ージを製造している。
ンナー５ａの内、露出しているボールランド部にソルダ
ーボールを接合させることにより、チップサイズパッケ
ージを製造している。
【００１１】しかし、メタルランナーを有する従来のチ
ップサイズパッケージの場合には、熱サイクルテスト中
に、外部からパッケージ内部に熱負荷が加わると、メタ
ルランナーとＢＣＢのようなポリマー製のソルダーマス
クとの間の熱膨張係数の相違に起因して、メタルランナ
ーの各角部に相当する領域に応力集中が生じ、その結
果、ソルダーマスクに亀裂が発生する傾向がある。
ップサイズパッケージの場合には、熱サイクルテスト中
に、外部からパッケージ内部に熱負荷が加わると、メタ
ルランナーとＢＣＢのようなポリマー製のソルダーマス
クとの間の熱膨張係数の相違に起因して、メタルランナ
ーの各角部に相当する領域に応力集中が生じ、その結
果、ソルダーマスクに亀裂が発生する傾向がある。
【００１２】一方、応力集中によるソルダーマスクの亀
裂は、ソルダーマスクの厚さがメタルランナーの厚さに
比べて、著しく大きい場合には誘発されない。ところ
が、ソルダーマスクの厚さは、現在ほとんどの場合、メ
タルランナーの厚さに比べて、製造上それほど厚くは設
定されていない。、例えば、従来はソルダーマスクは１
０〜１５ミクロン、メタルランナーは１０ミクロン程度
の厚さに形成されており、両者の厚さには顕著な差が設
けられていない。
裂は、ソルダーマスクの厚さがメタルランナーの厚さに
比べて、著しく大きい場合には誘発されない。ところ
が、ソルダーマスクの厚さは、現在ほとんどの場合、メ
タルランナーの厚さに比べて、製造上それほど厚くは設
定されていない。、例えば、従来はソルダーマスクは１
０〜１５ミクロン、メタルランナーは１０ミクロン程度
の厚さに形成されており、両者の厚さには顕著な差が設
けられていない。
【００１３】ソルダーマスクの厚さを厚くできないの
は、製造上の理由であり、ソルダーマスクは通常スピン
コーティング法で形成しているため、厚くコーティング
することが難しく、仮に厚くコーティングすると、ソル
ダーマスク上に皺が発生することがあるからである。そ
の場合には、特に、露光後のパターニングが難しくな
る。
は、製造上の理由であり、ソルダーマスクは通常スピン
コーティング法で形成しているため、厚くコーティング
することが難しく、仮に厚くコーティングすると、ソル
ダーマスク上に皺が発生することがあるからである。そ
の場合には、特に、露光後のパターニングが難しくな
る。
【００１４】したがって、応力集中によるソルダーマス
クの亀裂発生を防ぐことができず、ソルダーマスクの亀
裂発生に起因するパッケージの信頼性低下に関する問題
は、未だ解決されていないのが実状である。
クの亀裂発生を防ぐことができず、ソルダーマスクの亀
裂発生に起因するパッケージの信頼性低下に関する問題
は、未だ解決されていないのが実状である。
【００１５】
【発明が解決しようとする課題】本発明は、前記のよう
な問題点を解決するために発明されたもので、応力集中
によるソルダーマスクの亀裂発生を抑制することができ
るメタルランナーを有するパッケージ及びその製造方法
を提供することを目的とする。
な問題点を解決するために発明されたもので、応力集中
によるソルダーマスクの亀裂発生を抑制することができ
るメタルランナーを有するパッケージ及びその製造方法
を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明に係るメタルラン
ナーを有するパッケージは、半導体チップ上に形成され
たボンディングバッド及びストレスバッファ層と、該ス
トレスバッファ層上に形成され、前記ボンディングバッ
ドと接続されているメタルランナーと、該メタルランナ
ーのボンディングバッド領域上に形成されたソルダーボ
ールとを備え、該ソルダーボールを除く、前記メタルラ
ンナー及び前記ストレスバッファ層部がポリマーで覆わ
れた、メタルランナーを有するパッケージにおいて、前
記メタルランナーの側壁部の断面形状が、上下に比べ中
間部が内側に窪んだ凹形であることを特徴とする。
ナーを有するパッケージは、半導体チップ上に形成され
たボンディングバッド及びストレスバッファ層と、該ス
トレスバッファ層上に形成され、前記ボンディングバッ
ドと接続されているメタルランナーと、該メタルランナ
ーのボンディングバッド領域上に形成されたソルダーボ
ールとを備え、該ソルダーボールを除く、前記メタルラ
ンナー及び前記ストレスバッファ層部がポリマーで覆わ
れた、メタルランナーを有するパッケージにおいて、前
記メタルランナーの側壁部の断面形状が、上下に比べ中
間部が内側に窪んだ凹形であることを特徴とする。
【００１７】また、本発明に係るメタルランナーを有す
るパッケージの製造方法は、ボンディングバッドを有す
る半導体チップ上に、前記ボンディングパッドが露出す
るようにしてストレスバッファ層を形成するステップ
と、該ストレスバッファ層上にネガティブ型のフォトレ
ジストを塗布するステップと、該フォトレジストを露光
及び現像し、側壁部の断面形状が、上下に比べて中間部
が内側に窪んだ凹形をしたメタルランナー形成領域を有
するフォトレジストパターンを形成するステップと、前
記メタルランナー形成領域部に、金属膜を形成するステ
ップと、前記フォトレジストパターンを除去することに
より、前記半導体チップの各ボンディングパッドと接続
されていると共に、凹形の側壁部断面形状を有するメタ
ルランナーを形成するステップと、前記メタルランナー
を含む前記ストレスバッファ層上に、前記メタルランナ
ー部の内、ボールランド部が露出するようにしてソルダ
ーマスクを形成するステップと、前記露出したボールラ
ンド部にソルダーボールを接合するステップとを含むこ
とを特徴とする。
るパッケージの製造方法は、ボンディングバッドを有す
る半導体チップ上に、前記ボンディングパッドが露出す
るようにしてストレスバッファ層を形成するステップ
と、該ストレスバッファ層上にネガティブ型のフォトレ
ジストを塗布するステップと、該フォトレジストを露光
及び現像し、側壁部の断面形状が、上下に比べて中間部
が内側に窪んだ凹形をしたメタルランナー形成領域を有
するフォトレジストパターンを形成するステップと、前
記メタルランナー形成領域部に、金属膜を形成するステ
ップと、前記フォトレジストパターンを除去することに
より、前記半導体チップの各ボンディングパッドと接続
されていると共に、凹形の側壁部断面形状を有するメタ
ルランナーを形成するステップと、前記メタルランナー
を含む前記ストレスバッファ層上に、前記メタルランナ
ー部の内、ボールランド部が露出するようにしてソルダ
ーマスクを形成するステップと、前記露出したボールラ
ンド部にソルダーボールを接合するステップとを含むこ
とを特徴とする。
【００１８】さらに、本発明に係るメタルランナーを有
するパッケージの製造方法は、ボンディングパッドを有
する半導体チップ上に、前記ボンディングパッドが露出
するようにしてストレスバッファ層を形成するステップ
と、該ストレスバッファ層上にネガティブ型の第１フォ
トレジストを塗布するステップと、該第１フォトレジス
トを露光及び現像し、断面形状が台形をした第１金属膜
形成領域部を有する第１フォトレジストパターンを形成
するステップと、該第１フォトレジストパターンの前記
第１金属膜形成領域部に第１金属膜を形成するステップ
と、前記第１フォトレジストパターン及び前記第１金属
膜上に、ネガティブ型の第２フォトレジストを塗布する
ステップと、前記第２フォトレジストを露光及び現像す
ることにより、前記第１金属膜を露出させると共に、断
面形状が逆台形をした第２金属膜形成領域部を有する第
２フォトレジストパターンを形成するステップと、該第
２金属膜形成領域部に露出した前記第１金属膜上に、第
２金属膜を形成するステップと、前記第１フォトレジス
トパターン及び第２フォトレジストパターンを除去する
ことにより、前記半導体チップの各ボンディングパッド
と接続されていると共に、凹形の側壁部断面形状を有す
るメタルランナーを形成するステップと、該メタルラン
ナー及び前記ストレスバッファ層上に、前記メタルラン
ナーの内ボールランド部が露出するようにしてソルダー
マスクを形成するステップと、前記露出したボールラン
ド部にソルダーボールを接合するステップとを含むこと
を特徴とする。
するパッケージの製造方法は、ボンディングパッドを有
する半導体チップ上に、前記ボンディングパッドが露出
するようにしてストレスバッファ層を形成するステップ
と、該ストレスバッファ層上にネガティブ型の第１フォ
トレジストを塗布するステップと、該第１フォトレジス
トを露光及び現像し、断面形状が台形をした第１金属膜
形成領域部を有する第１フォトレジストパターンを形成
するステップと、該第１フォトレジストパターンの前記
第１金属膜形成領域部に第１金属膜を形成するステップ
と、前記第１フォトレジストパターン及び前記第１金属
膜上に、ネガティブ型の第２フォトレジストを塗布する
ステップと、前記第２フォトレジストを露光及び現像す
ることにより、前記第１金属膜を露出させると共に、断
面形状が逆台形をした第２金属膜形成領域部を有する第
２フォトレジストパターンを形成するステップと、該第
２金属膜形成領域部に露出した前記第１金属膜上に、第
２金属膜を形成するステップと、前記第１フォトレジス
トパターン及び第２フォトレジストパターンを除去する
ことにより、前記半導体チップの各ボンディングパッド
と接続されていると共に、凹形の側壁部断面形状を有す
るメタルランナーを形成するステップと、該メタルラン
ナー及び前記ストレスバッファ層上に、前記メタルラン
ナーの内ボールランド部が露出するようにしてソルダー
マスクを形成するステップと、前記露出したボールラン
ド部にソルダーボールを接合するステップとを含むこと
を特徴とする。
【００１９】さらに、本発明に係るメタルランナーを有
するパッケージの製造方法は、ボンディングパッドを有
する半導体チップ上に、前記ボンディングパッドが露出
するようにストレスバッファ層を形成するステップと、
該ストレスバッファ層上に、食刻速度が下層及び上層の
方が中間層より速くなるように、ネガティブ型のフォト
レジスト層を積層するステップと、該フォトレジスト層
を露光及び現像することにより、側壁部の断面形状が上
下に比べ中間部が内側に窪んだ凹形をしたメタルランナ
ー形成領域を有するフォトレジストパターンを形成する
ステップと、前記メタルランナー形成領域部に金属膜を
形成するステップと、前記フォトレジストパターンを除
去することにより、前記半導体チップの各ボンディング
パッドと接続されていると共に、凹形の側壁部断面を有
するメタルランナーを形成するステップと、前記メタル
ランナー及び前記ストレスバッファ層上に、前記メタル
ランナー部の内ボールランドが露出するようにしてソル
ダーマスクを形成するステップと、前記露出したボール
ランド部にソルダーボールを接合するステップとを含む
ことを特徴とする。
するパッケージの製造方法は、ボンディングパッドを有
する半導体チップ上に、前記ボンディングパッドが露出
するようにストレスバッファ層を形成するステップと、
該ストレスバッファ層上に、食刻速度が下層及び上層の
方が中間層より速くなるように、ネガティブ型のフォト
レジスト層を積層するステップと、該フォトレジスト層
を露光及び現像することにより、側壁部の断面形状が上
下に比べ中間部が内側に窪んだ凹形をしたメタルランナ
ー形成領域を有するフォトレジストパターンを形成する
ステップと、前記メタルランナー形成領域部に金属膜を
形成するステップと、前記フォトレジストパターンを除
去することにより、前記半導体チップの各ボンディング
パッドと接続されていると共に、凹形の側壁部断面を有
するメタルランナーを形成するステップと、前記メタル
ランナー及び前記ストレスバッファ層上に、前記メタル
ランナー部の内ボールランドが露出するようにしてソル
ダーマスクを形成するステップと、前記露出したボール
ランド部にソルダーボールを接合するステップとを含む
ことを特徴とする。
【００２０】
【発明の実施の形態】以下、図面を参照し、本発明に係
るメタルランナーを有するパッケージおよびその製造方
法について、詳細に説明する。なお、本発明に係るメタ
ルランナーを有するパッケージについては、以下に説明
する本発明に係る製造方法の説明の一貫として開示する
が、その他の方法で製造されるものであってもよい。
るメタルランナーを有するパッケージおよびその製造方
法について、詳細に説明する。なお、本発明に係るメタ
ルランナーを有するパッケージについては、以下に説明
する本発明に係る製造方法の説明の一貫として開示する
が、その他の方法で製造されるものであってもよい。
【００２１】図３は、本発明の製造方法に関する第１の
実施の形態に係るメタルランナーを有するパッケージの
製造方法を説明するための図である。なお、図３(A)〜
図３(E)には、各製造工程におけるパッケージの断面構
造を示した。
実施の形態に係るメタルランナーを有するパッケージの
製造方法を説明するための図である。なお、図３(A)〜
図３(E)には、各製造工程におけるパッケージの断面構
造を示した。
【００２２】図３(A)に示されているように、半導体チ
ップ３１上に、ボンディングパッド（図示省略）が露出
するようにして、ストレスバッファ層３３を形成する。
次に、前記ストレスバッファ層３３上にネガティブ型の
フォトレジスト３４を塗布し、露光マスク４０を利用し
て前記フォトレジスト３４を露光する。
ップ３１上に、ボンディングパッド（図示省略）が露出
するようにして、ストレスバッファ層３３を形成する。
次に、前記ストレスバッファ層３３上にネガティブ型の
フォトレジスト３４を塗布し、露光マスク４０を利用し
て前記フォトレジスト３４を露光する。
【００２３】次に、図３(B)に示されているように、露
光したフォトレジスト３４を現像して、メタルランナー
が形成される領域を有するフォトレジストパターン３４
ａを形成する。なお、メタルランナーが形成される領域
の断面形状は、図３Bに示されているように、側壁部の
断面形状が、上下に比べて中間部が内側に窪んだ凹形、
すなわち、フォトレジストの側壁部が内側に凸状となる
ようにする。このようなフォトレジストの側壁部の凸形
の断面形状は、予備ベーク温度、予備ベーク時間、フォ
トレジストの感光度、ソルベント含有量、現像時間のう
ちの少なくとも１つの条件を調整することによって、目
標の形状を得ることができる。
光したフォトレジスト３４を現像して、メタルランナー
が形成される領域を有するフォトレジストパターン３４
ａを形成する。なお、メタルランナーが形成される領域
の断面形状は、図３Bに示されているように、側壁部の
断面形状が、上下に比べて中間部が内側に窪んだ凹形、
すなわち、フォトレジストの側壁部が内側に凸状となる
ようにする。このようなフォトレジストの側壁部の凸形
の断面形状は、予備ベーク温度、予備ベーク時間、フォ
トレジストの感光度、ソルベント含有量、現像時間のう
ちの少なくとも１つの条件を調整することによって、目
標の形状を得ることができる。
【００２４】次に、図３(C)に示されているように、フ
ォトレジストパターン３４ａに形成されたメタルランナ
ー形成領域部に、めっき（プレーティング）により、フ
ォトレジストパターン３４ａとほぼ同じ高さの金属膜３
５、好ましくは銅膜を形成する。
ォトレジストパターン３４ａに形成されたメタルランナ
ー形成領域部に、めっき（プレーティング）により、フ
ォトレジストパターン３４ａとほぼ同じ高さの金属膜３
５、好ましくは銅膜を形成する。
【００２５】その後、図３(D)に示されているように、
フォトレジストパターン３４ａを除去することにより、
半導体チップ３１のボンディングパッドとそれぞれ接続
された、側壁部の断面形状が凹形をしたメタルランナー
３５ａが得られる。
フォトレジストパターン３４ａを除去することにより、
半導体チップ３１のボンディングパッドとそれぞれ接続
された、側壁部の断面形状が凹形をしたメタルランナー
３５ａが得られる。
【００２６】次に、図３(E)に示されているように、ス
トレスバッファ層３３及びメタルランナー３５ａ上に、
メタルランナー３５ａ部の内ボールランド部（図示省
略）が露出するようにして、ＢＣＢのようなポリマーに
よりソルダーマスク３６を形成する。
トレスバッファ層３３及びメタルランナー３５ａ上に、
メタルランナー３５ａ部の内ボールランド部（図示省
略）が露出するようにして、ＢＣＢのようなポリマーに
よりソルダーマスク３６を形成する。
【００２７】その後、図示されてはいないが、露出した
メタルランナー３５ａのボールランド部にソルダーボー
ルを接合し、メタルランナーを有するパッケージを完成
させる。
メタルランナー３５ａのボールランド部にソルダーボー
ルを接合し、メタルランナーを有するパッケージを完成
させる。
【００２８】前述のような本発明に係る製造方法に従っ
て製造されるパッケージは、メタルランナーの側壁部の
断面形状が上下に比べて中間部が内側に窪んだ凹形であ
る。そのため、断面形状が長方形のメタルランナーで構
成される従来のパッケージと比べて、メタルランナーの
角部近傍のソルダーマスクにおける応力集中による亀裂
発生率が低くなる。これは、メタルランナーの各角への
応力集中が、断面が長方形又は台形の場合の角に比べ、
側壁部が凹形の場合には著しく減少するためである。
て製造されるパッケージは、メタルランナーの側壁部の
断面形状が上下に比べて中間部が内側に窪んだ凹形であ
る。そのため、断面形状が長方形のメタルランナーで構
成される従来のパッケージと比べて、メタルランナーの
角部近傍のソルダーマスクにおける応力集中による亀裂
発生率が低くなる。これは、メタルランナーの各角への
応力集中が、断面が長方形又は台形の場合の角に比べ、
側壁部が凹形の場合には著しく減少するためである。
【００２９】図４は、メタルランナーの側壁部の断面形
状と、メタルランナーの角部周辺の応力集中地点１及び
地点２（図１(E)及び図３(E)参照）の領域における最大
等価応力との関係を示すグラフである。ここで、応力集
中地点１はメタルランナーの側壁の上側角部を示し、応
力集中地点２はメタルランナーの側壁の下側角部を示し
ている。
状と、メタルランナーの角部周辺の応力集中地点１及び
地点２（図１(E)及び図３(E)参照）の領域における最大
等価応力との関係を示すグラフである。ここで、応力集
中地点１はメタルランナーの側壁の上側角部を示し、応
力集中地点２はメタルランナーの側壁の下側角部を示し
ている。
【００３０】応力集中地点１の領域における最大等価応
力を検討すると、図４(A)に示されているように、断面
形状が凹形のメタルランナー（ｃ）の場合には、断面形
状が長方形及び台形のメタルランナー（ａ、ｂ）の場合
に比べて、最大等価応力が低くなっている。
力を検討すると、図４(A)に示されているように、断面
形状が凹形のメタルランナー（ｃ）の場合には、断面形
状が長方形及び台形のメタルランナー（ａ、ｂ）の場合
に比べて、最大等価応力が低くなっている。
【００３１】応力集中地点２の領域における最大等価応
力を検討すると、図４(B)に示されているように、メタ
ルランナーの断面形状が凹形および台形メタルランナー
（ｃ、ｂ）の場合には、断面形状が長方形のメタルラン
ナー（ａ）の場合に比べて、最大等価応力が著しく低く
なっている。 図４(A)および図４(B)に示したグラフか
ら、メタルランナーの断面形状が長方形（ａ）の場合に
は、側壁部の断面形状が凹形のメタルランナー（ｃ）に
比べて、応力集中地点１及び２の領域における最大等価
応力が全て相対的に高いことが分る。したがって、長方
形の断面形状については、ソルダーマスクの亀裂防止に
は望ましい断面構造ではないことが分る。
力を検討すると、図４(B)に示されているように、メタ
ルランナーの断面形状が凹形および台形メタルランナー
（ｃ、ｂ）の場合には、断面形状が長方形のメタルラン
ナー（ａ）の場合に比べて、最大等価応力が著しく低く
なっている。 図４(A)および図４(B)に示したグラフか
ら、メタルランナーの断面形状が長方形（ａ）の場合に
は、側壁部の断面形状が凹形のメタルランナー（ｃ）に
比べて、応力集中地点１及び２の領域における最大等価
応力が全て相対的に高いことが分る。したがって、長方
形の断面形状については、ソルダーマスクの亀裂防止に
は望ましい断面構造ではないことが分る。
【００３２】さらに、前記のメタルランナーの断面形状
が台形の場合メタルランナー（b）には、メタルランナ
ー最大等価応力が、前記（a）の場合に比べて、地点１
の領域では高く、地点２の領域では低いことが分る。と
ころが、最大等価応力が、地点２では低くても、地点１
では高い台形の断面構造の場合にも、ソルダーマスクの
亀裂防止に望ましい断面構造とは言えないことが分る。
が台形の場合メタルランナー（b）には、メタルランナ
ー最大等価応力が、前記（a）の場合に比べて、地点１
の領域では高く、地点２の領域では低いことが分る。と
ころが、最大等価応力が、地点２では低くても、地点１
では高い台形の断面構造の場合にも、ソルダーマスクの
亀裂防止に望ましい断面構造とは言えないことが分る。
【００３３】一方、側壁部の断面形状が凹形のメタルラ
ンナー（c）は、断面形状が長方形のメタルランナー(a)
及び台形のメタルランナー（b）に比べて、地点１及び
２の領域で相対的に低い最大等価応力を示すため、ソル
ダーマスクの亀裂防止に望ましい断面形状であることが
分る。特に、凹形の断面を有するメタルランナー（c）
は、長方形の断面を有するメタルランナー（a）に比べ
て、地点１の領域では約12.5％、また、地点２の領域で
は約27.2％の応力減少効果を得ることができる。したが
って、側壁部の断面形状が凹形のメタルランナーを有す
る本発明のパッケージは、熱サイクルテスト中に外部か
ら内部に熱負荷が加えられたとき、メタルランナーの各
角に集中する応力を低下させることができ、その結果、
ソルダーマスクにおける亀裂の発生を減少させることが
できる。 図５は、本発明の製造方法に関する第２の実
施の形態に係る、メタルランナーを有するパッケージの
製造方法を説明するための図であり、製造工程順に各工
程におけるパッケージの断面構造を示す図である。
ンナー（c）は、断面形状が長方形のメタルランナー(a)
及び台形のメタルランナー（b）に比べて、地点１及び
２の領域で相対的に低い最大等価応力を示すため、ソル
ダーマスクの亀裂防止に望ましい断面形状であることが
分る。特に、凹形の断面を有するメタルランナー（c）
は、長方形の断面を有するメタルランナー（a）に比べ
て、地点１の領域では約12.5％、また、地点２の領域で
は約27.2％の応力減少効果を得ることができる。したが
って、側壁部の断面形状が凹形のメタルランナーを有す
る本発明のパッケージは、熱サイクルテスト中に外部か
ら内部に熱負荷が加えられたとき、メタルランナーの各
角に集中する応力を低下させることができ、その結果、
ソルダーマスクにおける亀裂の発生を減少させることが
できる。 図５は、本発明の製造方法に関する第２の実
施の形態に係る、メタルランナーを有するパッケージの
製造方法を説明するための図であり、製造工程順に各工
程におけるパッケージの断面構造を示す図である。
【００３４】この実施の形態においては、側壁部の断面
形状が凹形のメタルランナーを得るために、２回のフォ
トレジストパターン形成工程により、側壁部が凸形のフ
ォトレジストパターンを形成する。
形状が凹形のメタルランナーを得るために、２回のフォ
トレジストパターン形成工程により、側壁部が凸形のフ
ォトレジストパターンを形成する。
【００３５】すなわち、図５(A)に示されているよう
に、半導体チップ５１上に半導体チップのボンディング
パッド（図示省略）が露出するようにしてストレスバッ
ファ層５３を形成する。次に、前記ストレスバッファ層
５３上にネガティブ型の第１フォトレジストを塗布した
後、露光及び現像することにより、断面形状が台形のメ
タルランナー形成領域をを有する第１フォトレジストパ
ターン５４ａを形成する。このとき、前記第１フォトレ
ジストパターンの厚さは、目標のメタルランナーの高さ
の５０％に相当する厚さに形成するのが望ましい。
に、半導体チップ５１上に半導体チップのボンディング
パッド（図示省略）が露出するようにしてストレスバッ
ファ層５３を形成する。次に、前記ストレスバッファ層
５３上にネガティブ型の第１フォトレジストを塗布した
後、露光及び現像することにより、断面形状が台形のメ
タルランナー形成領域をを有する第１フォトレジストパ
ターン５４ａを形成する。このとき、前記第１フォトレ
ジストパターンの厚さは、目標のメタルランナーの高さ
の５０％に相当する厚さに形成するのが望ましい。
【００３６】次に、図５(B)に示されているように、第
１フォトレジストパターン５４ａに形成されているメタ
ルランナー形成領域に、めっき（プレーティング）によ
り、前記第１フォトレジストパターン５４ａとほぼ同じ
高さのメタルランナー用の第１金属膜５５ａを形成す
る。この場合、金属膜としては、銅膜が望ましい。
１フォトレジストパターン５４ａに形成されているメタ
ルランナー形成領域に、めっき（プレーティング）によ
り、前記第１フォトレジストパターン５４ａとほぼ同じ
高さのメタルランナー用の第１金属膜５５ａを形成す
る。この場合、金属膜としては、銅膜が望ましい。
【００３７】次いで、図５(C)に示されているように、
第１金属膜５５ａ及び第１フォトレジストパターン５４
ａ上に、ネガティブ型の第２フォトレジストを塗布した
後、露光及び現像することにより、第１金属膜を露出さ
せると共に、逆台形の断面形状をしたメタルランナー形
成領域を有する第２フォトレジストパターン５４ｂを形
成する。このとき、前記第２フォトレジストパターンと
前記第１フォトレジストパターンを合わせた厚さは、目
標とするメタルランナーの高さと同じ厚さに塗布する。
第１金属膜５５ａ及び第１フォトレジストパターン５４
ａ上に、ネガティブ型の第２フォトレジストを塗布した
後、露光及び現像することにより、第１金属膜を露出さ
せると共に、逆台形の断面形状をしたメタルランナー形
成領域を有する第２フォトレジストパターン５４ｂを形
成する。このとき、前記第２フォトレジストパターンと
前記第１フォトレジストパターンを合わせた厚さは、目
標とするメタルランナーの高さと同じ厚さに塗布する。
【００３８】次に、図５(D)に示されているように、露
出した第１金属膜５５ａ上に、前記第２フォトレジスト
パターン５４ｂとほぼ同じ高さの第２金属膜５５ｂを形
成する。第２金属膜としては、銅膜が望ましい。
出した第１金属膜５５ａ上に、前記第２フォトレジスト
パターン５４ｂとほぼ同じ高さの第２金属膜５５ｂを形
成する。第２金属膜としては、銅膜が望ましい。
【００３９】次に、図５(E)に示されているように、第
２フォトレジストパターン５４ｂ及び第１フォトレジス
トパターン５４ａを除去することにより、メタルランナ
ー５５を形成した後、前記メタルランナー５５及びスト
レスバッファ層５３上に、前記メタルランナー５５の内
ボールランド部（図示省略）が露出するようにして、Ｂ
ＣＢなどのポリマーによりソルダーマスク５６を形成す
る。
２フォトレジストパターン５４ｂ及び第１フォトレジス
トパターン５４ａを除去することにより、メタルランナ
ー５５を形成した後、前記メタルランナー５５及びスト
レスバッファ層５３上に、前記メタルランナー５５の内
ボールランド部（図示省略）が露出するようにして、Ｂ
ＣＢなどのポリマーによりソルダーマスク５６を形成す
る。
【００４０】その後、図示されてはいないが、露出した
ボールランド部にソルダーボールを接合してパッケージ
を完成させる。
ボールランド部にソルダーボールを接合してパッケージ
を完成させる。
【００４１】この本発明の製造方法に係る第２の実施の
形態で得られるパッケージは、前述の第１のの実施の形
態の場合と同様に、メタルランナー５５の側壁部の断面
形状が凹形であるため、メタルランナー５５の各角の領
域における応力集中を減少させることができる。そのた
め、ＢＣＢなどで形成されるソルダーマスク５６におけ
る亀裂の発生を減少させることができる。
形態で得られるパッケージは、前述の第１のの実施の形
態の場合と同様に、メタルランナー５５の側壁部の断面
形状が凹形であるため、メタルランナー５５の各角の領
域における応力集中を減少させることができる。そのた
め、ＢＣＢなどで形成されるソルダーマスク５６におけ
る亀裂の発生を減少させることができる。
【００４２】図６は、本発明の製造方法に関する第３の
実施の形態に係る、メタルランナーを有するパッケージ
の製造方法を説明するための図であり、各工程における
パッケージの断面構造を示す図である。
実施の形態に係る、メタルランナーを有するパッケージ
の製造方法を説明するための図であり、各工程における
パッケージの断面構造を示す図である。
【００４３】この第３の実施の形態の場合には、側壁部
の断面形状が凹形のメタルランナーを得るために、食刻
速度が相違するフォトレジスト層を積層する方法を採っ
ている。なお、以下に述べるフォトレジスト層の積層に
は、互いに異なる食刻速度を有するフォトレジストテー
プを用いるのが望ましい。
の断面形状が凹形のメタルランナーを得るために、食刻
速度が相違するフォトレジスト層を積層する方法を採っ
ている。なお、以下に述べるフォトレジスト層の積層に
は、互いに異なる食刻速度を有するフォトレジストテー
プを用いるのが望ましい。
【００４４】まず、図６(A)に示されているように、半
導体チップ６１上に、半導体チップ６１のボンディング
パッド部（図示省略）が露出するようにして、ストレス
バッファ層６３を形成する。次に、ストレスバッファ層
６３上にネガティブ型の複数層、例えば、４層のフォト
レジスト層６４ａ、６４ｂ、６４ｃ、６４ｄを積層す
る。このとき、前記フォトレジスト層６４ａ、６４ｂ、
６４ｃ、６４ｄは互いに異なる食刻速度を有すると共
に、第１及び第４フォトレジスト層６４ａ、６４ｄの食
刻速度は、第２及び第３フォトレジスト層６４ｂ、６４
ｃの食刻速度より速くなるように積層する。
導体チップ６１上に、半導体チップ６１のボンディング
パッド部（図示省略）が露出するようにして、ストレス
バッファ層６３を形成する。次に、ストレスバッファ層
６３上にネガティブ型の複数層、例えば、４層のフォト
レジスト層６４ａ、６４ｂ、６４ｃ、６４ｄを積層す
る。このとき、前記フォトレジスト層６４ａ、６４ｂ、
６４ｃ、６４ｄは互いに異なる食刻速度を有すると共
に、第１及び第４フォトレジスト層６４ａ、６４ｄの食
刻速度は、第２及び第３フォトレジスト層６４ｂ、６４
ｃの食刻速度より速くなるように積層する。
【００４５】次に、図６(B)に示されているように、積
層されたフォトレジスト層６４ａ、６４ｂ、６４ｃ、６
４ｄを露光及び現像することにより、側壁部の断面形状
が凹形の形状をしたメタルランナー形成領域部を有する
フォトレジストパターン６４を形成する。
層されたフォトレジスト層６４ａ、６４ｂ、６４ｃ、６
４ｄを露光及び現像することにより、側壁部の断面形状
が凹形の形状をしたメタルランナー形成領域部を有する
フォトレジストパターン６４を形成する。
【００４６】次いで、図６(C)に示されているように、
前記フォトレジストパターン６４に形成されているメタ
ルランナー形成領域部に、前記フォトレジストパターン
６４とほぼ同じ高さに所定の金属膜６５、例えば、銅膜
を形成する。
前記フォトレジストパターン６４に形成されているメタ
ルランナー形成領域部に、前記フォトレジストパターン
６４とほぼ同じ高さに所定の金属膜６５、例えば、銅膜
を形成する。
【００４７】次に、図６(D)に示されているように、フ
ォトレジストパターンを除去することにより、半導体チ
ップ６１の各ボンディングパッドと接続されていると共
に、凹形の側壁部断面を有するメタルランナー６５ａを
形成する。
ォトレジストパターンを除去することにより、半導体チ
ップ６１の各ボンディングパッドと接続されていると共
に、凹形の側壁部断面を有するメタルランナー６５ａを
形成する。
【００４８】次に、図６(E)に示されているように、前
記メタルランナー６５ａ及びストレスバッファ層６３上
に、前記メタルランナー６５ａの内ボールランド部が露
出するようにして、ＢＣＢなどのポリマーによりソルダ
ーマスク６６を形成する。
記メタルランナー６５ａ及びストレスバッファ層６３上
に、前記メタルランナー６５ａの内ボールランド部が露
出するようにして、ＢＣＢなどのポリマーによりソルダ
ーマスク６６を形成する。
【００４９】その後、図示されてはいないが、露出した
ボールランド部にソルダーボールを接合してパッケージ
を完成させる。
ボールランド部にソルダーボールを接合してパッケージ
を完成させる。
【００５０】この本発明の製造方法に係る第３の実施の
形態にも、前述の実施の形態の場合と同様に、メタルラ
ンナー６５ａが断面形状が凹形の側壁部を有するため、
前記メタルランナー６５ａの各角部領域における応力集
中を減少させることができる。そのため、ＢＣＢなどで
形成されるソルダーマスク６６における亀裂の発生を減
少させることができる。
形態にも、前述の実施の形態の場合と同様に、メタルラ
ンナー６５ａが断面形状が凹形の側壁部を有するため、
前記メタルランナー６５ａの各角部領域における応力集
中を減少させることができる。そのため、ＢＣＢなどで
形成されるソルダーマスク６６における亀裂の発生を減
少させることができる。
【００５１】
【発明の効果】上述のように、本発明に係るメタルラン
ナーを有するパッケージ及び本発明に係る製造方法によ
って得られるメタルランナーを有するパッケージは、メ
タルランナーが、断面形状が凹形の側壁部を有するた
め、メタルランナーの断面が長方形又は台形をした従来
のパッケージに比べ、メタルランナーの各角部領域にお
ける応力集中が軽度である。
ナーを有するパッケージ及び本発明に係る製造方法によ
って得られるメタルランナーを有するパッケージは、メ
タルランナーが、断面形状が凹形の側壁部を有するた
め、メタルランナーの断面が長方形又は台形をした従来
のパッケージに比べ、メタルランナーの各角部領域にお
ける応力集中が軽度である。
【００５２】したがって、ソルダーマスクとして用いら
れるＢＣＢなどのポリマーの厚さを厚くすることなく、
ソルダーマスクにおける亀裂発生を抑制することができ
るので、パッケージの信頼性を向上させることができ
る。
れるＢＣＢなどのポリマーの厚さを厚くすることなく、
ソルダーマスクにおける亀裂発生を抑制することができ
るので、パッケージの信頼性を向上させることができ
る。
【００５３】その他、本発明はその要旨の範囲内で、多
様に変更して実施することができる。
様に変更して実施することができる。
【図１】メタルランナーを有する従来のチップサイズパ
ッケージを示す斜視図である。
ッケージを示す斜視図である。
【図２】(A)〜(E)は、従来の従来のチップサイズパッケ
ージの製造方法を説明するために、図１に示したII〜I
I'(線に沿って切断した断面図であり、チップサイズパ
ッケージの製造工程順に断面の構造を示す図である。
ージの製造方法を説明するために、図１に示したII〜I
I'(線に沿って切断した断面図であり、チップサイズパ
ッケージの製造工程順に断面の構造を示す図である。
【図３】(A)〜(E)は、本発明の製造方法に関する第１の
実施の形態に係る、メタルランナーを有するパッケージ
の製造方法を説明するための図であり、各工程における
パッケージの断面構造を示す図である。
実施の形態に係る、メタルランナーを有するパッケージ
の製造方法を説明するための図であり、各工程における
パッケージの断面構造を示す図である。
【図４】(A)および(B)は、メタルランナーの側壁部の断
面形状と、メタルランナーの角部周辺の地点１と地点２
の領域における最大等価応力との関係を示すグラフであ
る。
面形状と、メタルランナーの角部周辺の地点１と地点２
の領域における最大等価応力との関係を示すグラフであ
る。
【図５】(A)〜(E)は、本発明の製造方法に関する第２の
実施の形態に係る、メタルランナーを有するパッケージ
の製造方法を説明するための図であり、各工程における
パッケージの断面構造を示す図である。
実施の形態に係る、メタルランナーを有するパッケージ
の製造方法を説明するための図であり、各工程における
パッケージの断面構造を示す図である。
【図６】(A)〜(E)は、本発明の製造方法に関する第３の
実施の形態に係る、メタルランナーを有するパッケージ
の製造方法を説明するための図であり、各工程における
パッケージの断面構造を示す図である。
実施の形態に係る、メタルランナーを有するパッケージ
の製造方法を説明するための図であり、各工程における
パッケージの断面構造を示す図である。
３１、５１、６１ 半導体チップ
３３、５３、６３ ストレスバッファ層
３４ フォトレジスト
３４ａ、６４ フォトレジストパターン
３５、６５ 金属膜
３５ａ、５５、６５ａ メタルランナー
３６、５６、６６ ソルダーマスク
４０ 露光マスク
５４ａ 第１フォトレジストパターン
５４ｂ 第２フォトレジストパターン
５５ａ 第１金属膜
５５ｂ 第２金属膜
６４ａ、６４ｂ、６４ｃ、６４ｄ フォトレジスト層
Claims (12)
- 【請求項１】半導体チップ上に形成されたボンディング
バッド及びストレスバッファ層と、 該ストレスバッファ層上に形成され、前記ボンディング
バッドと接続されているメタルランナーと、 該メタルランナーにおけるボンディングバッド領域上に
形成されたソルダーボールとを備え、 該ソルダーボールを除く、前記メタルランナー及び前記
ストレスバッファ層部がポリマーで覆われた、メタルラ
ンナーを有するパッケージにおいて、 前記メタルランナーの側壁部の断面形状が、上下に比べ
中間部が内側に窪んだ凹形であることを特徴とするメタ
ルランナーを有するパッケージ。 - 【請求項２】ボンディングバッドを有する半導体チップ
上に、前記ボンディングパッドが露出するようにしてス
トレスバッファ層を形成するステップと、 該ストレスバッファ層上にネガティブ型のフォトレジス
トを塗布するステップと、 該フォトレジストを露光及び現像し、側壁部の断面形状
が、上下に比べ中間部が内側に窪んだ凹形をしたメタル
ランナー形成領域部を有するフォトレジストパターンを
形成するステップと、 前記メタルランナー形成領域部に、金属膜を形成するス
テップと、 前記フォトレジストパターンを除去することにより、前
記半導体チップの各ボンディングパッドと接続されてい
ると共に、凹形の側壁部断面形状を有するメタルランナ
ーを形成するステップと、 該メタルランナーを含む前記ストレスバッファ層上に、
前記メタルランナー部の内、ボールランド部が露出する
ようにしてソルダーマスクを形成するステップと、 前記露出したボールランド部にソルダーボールを接合す
るステップとを含むことを特徴とするメタルランナーを
有するパッケージの製造方法。 - 【請求項３】前記フォトレジストパターン形成ステップ
において、 予備ベーク温度、予備ベーク時間、前記フォトレジスト
の感光度、ソルベント含有量及び現像時間のうちの少な
くとも１つの条件を調整することにより、前記メタルラ
ンナー形成領域部おける前記フォトレジストの側壁部の
断面形状を凸形に調整することを特徴とする請求項２に
記載のメタルランナーを有するパッケージの製造方法。 - 【請求項４】前記金属膜を、めっきにより形成すること
を特徴とする請求項２に記載のメタルランナーを有する
パッケージの製造方法。 - 【請求項５】前記金属膜が、銅膜であることを特徴とす
る請求項２又は４に記載のメタルランナーを有するパッ
ケージの製造方法。 - 【請求項６】ボンディングパッドを有する半導体チップ
上に、前記ボンディングパッドが露出するようにしてス
トレスバッファ層を形成するステップと、 該ストレスバッファ層上にネガティブ型の第１フォトレ
ジストを塗布するステップと、 該第１フォトレジストを露光及び現像し、断面形状が台
形をした第１金属膜形成領域部を有する第１フォトレジ
ストパターンを形成するステップと、 該第１フォトレジストパターンの前記第１金属膜形成領
域部に第１金属膜を形成するステップと、 前記第１フォトレジストパターン及び前記第１金属膜上
に、ネガティブ型の第２フォトレジストを塗布するステ
ップと、 前記第２フォトレジストを露光及び現像することによ
り、前記第１金属膜を露出させると共に、断面形状が逆
台形をした第２金属膜形成領域部を有する第２フォトレ
ジストパターンを形成するステップと、 該第２金属膜形成領域部に露出した前記第１金属膜上
に、第２金属膜を形成するステップと、 前記第１フォトレジストパターン及び第２フォトレジス
トパターンを除去することにより、前記半導体チップの
各ボンディングパッドと接続されていると共に、凹形の
側壁部断面形状を有するメタルランナーを形成するステ
ップと、 該メタルランナー及び前記ストレスバッファ層上に、前
記メタルランナーの内ボールランド部が露出するように
してソルダーマスクを形成するステップと、 前記露出したボールランド部にソルダーボールを接合す
るステップとを含むことを特徴とするメタルランナーを
有するパッケージの製造方法。 - 【請求項７】前記第１フォトレジストパターン及び第２
フォトレジストパターンを合わせた厚さが、目標のメタ
ルランナーの高さに相当することを特徴とする請求項６
に記載のメタルランナーを有するパッケージの製造方
法。 - 【請求項８】前記第１フォトレジストパターン及び第２
フォトレジストパターン形成工程において、 予備ベー
ク温度、予備ベーク時間、前記フォトレジストの感光
度、ソルベント含有量及び現像時間のうちの少なくとも
１つの条件を調整することにより、前記メタルランナー
形成領域部における前記フォトレジストの側壁部の断面
形状を凸形に調整することを特徴とする請求項６に記載
のメタルランナーを有するパッケージの製造方法。 - 【請求項９】前記第１金属膜及び第２金属膜が、銅膜で
あることを特徴とする請求項６に記載のメタルランナー
を有するパッケージの製造方法。 - 【請求項１０】ボンディングパッドを有する半導体チッ
プ上に、前記ボンディングパッドが露出するようにスト
レスバッファ層を形成するステップと、 該ストレスバッファ層上に、食刻速度が下層及び上層の
方が中間層より速くなるように、ネガティブ型のフォト
レジスト層を積層するステップと、 該フォトレジスト層を露光及び現像することにより、側
壁部の断面形状が上下に比べ中間部が内側に窪んだ凹形
をしたメタルランナー形成領域部を有するフォトレジス
トパターンを形成するステップと、 前記メタルランナー形成領域部に金属膜を形成するステ
ップと、 前記フォトレジストパターンを除去することにより、前
記半導体チップの各ボンディングパッドと接続されてい
ると共に、凹形の側壁部断面形状を有するメタルランナ
ーを形成するステップと、 前記メタルランナー及び前記ストレスバッファ層上に、
前記メタルランナー部の内、ボールランド部が露出する
ようにしてソルダーマスクを形成するステップと、 前記露出したボールランド部にソルダーボールを接合す
るステップとを含むことを特徴とするメタルランナーを
有するパッケージの製造方法。 - 【請求項１１】前記フォトレジスト層は４層であり、フ
ォトレジストテープを４枚積層することにより、前記フ
ォトレジスト層を形成することを特徴とする請求項１０
に記載のメタルランナーを有するパッケージの製造方
法。 - 【請求項１２】前記金属膜が、銅膜であることを特徴と
する請求項１０に記載のメタルランナーを有するパッケ
ージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0052869A KR100401516B1 (ko) | 2001-08-30 | 2001-08-30 | 런너 메탈을 갖는 패키지의 제조방법 |
| KR2001-52869 | 2001-08-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003078070A true JP2003078070A (ja) | 2003-03-14 |
| JP4106521B2 JP4106521B2 (ja) | 2008-06-25 |
Family
ID=19713749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001391548A Expired - Fee Related JP4106521B2 (ja) | 2001-08-30 | 2001-12-25 | メタルランナーを有するパッケージの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6682956B2 (ja) |
| JP (1) | JP4106521B2 (ja) |
| KR (1) | KR100401516B1 (ja) |
| TW (1) | TW563236B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4120324B2 (ja) * | 2002-09-12 | 2008-07-16 | 沖電気工業株式会社 | ボール電極形成方法 |
| US20050209672A1 (en) * | 2004-03-02 | 2005-09-22 | Cardiomind, Inc. | Sliding restraint stent delivery systems |
| US8860222B2 (en) * | 2011-12-27 | 2014-10-14 | Maxim Integrated Products, Inc. | Techniques for wafer-level processing of QFN packages |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150701A (ja) | 1998-11-05 | 2000-05-30 | Shinko Electric Ind Co Ltd | 半導体装置並びにこれに用いる接続用基板及びその製造方法 |
| KR100306842B1 (ko) * | 1999-09-30 | 2001-11-02 | 윤종용 | 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 |
-
2001
- 2001-08-30 KR KR10-2001-0052869A patent/KR100401516B1/ko not_active IP Right Cessation
- 2001-12-18 TW TW090131291A patent/TW563236B/zh not_active IP Right Cessation
- 2001-12-18 US US10/017,320 patent/US6682956B2/en not_active Expired - Fee Related
- 2001-12-25 JP JP2001391548A patent/JP4106521B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6682956B2 (en) | 2004-01-27 |
| US20030045023A1 (en) | 2003-03-06 |
| KR20030018641A (ko) | 2003-03-06 |
| KR100401516B1 (ko) | 2003-10-17 |
| JP4106521B2 (ja) | 2008-06-25 |
| TW563236B (en) | 2003-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9165850B2 (en) | Compensating for warpage of a flip chip package by varying heights of a redistribution layer on an integrated circuit chip | |
| US7390688B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20070228579A1 (en) | Chip stack package utilizing a dummy pattern die between stacked chips for reducing package size | |
| JPH10125685A (ja) | 突起電極およびその形成方法 | |
| US20110221071A1 (en) | Electronic device and manufacturing method of electronic device | |
| US7253363B2 (en) | Circuit board | |
| TWI310296B (en) | Printed circuit board with dual type inner structure and method for forming same | |
| US10957638B2 (en) | Device with pillar-shaped components | |
| TWI462199B (zh) | 凸塊結構及其製作方法 | |
| TWI483362B (zh) | 導電結構及其形成方法 | |
| KR101959864B1 (ko) | 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법 | |
| JP2003078070A (ja) | メタルランナーを有するパッケージ及びその製造方法 | |
| TWI692802B (zh) | 線路載板結構及其製作方法與晶片封裝結構 | |
| TWI455216B (zh) | 四邊扁平無接腳封裝方法及其製成之結構 | |
| JP2000286283A (ja) | 半導体装置の製造方法 | |
| JP6072510B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2001035876A (ja) | フリップチップ接続構造、半導体装置および半導体装置製造方法 | |
| JP4150604B2 (ja) | 半導体装置 | |
| US20060199306A1 (en) | Chip structure and manufacturing process thereof | |
| US20070252273A1 (en) | Semiconductor device having a smaller electrostatic capacitance electrode | |
| TWI581685B (zh) | 線路結構及其製作方法 | |
| JP2943283B2 (ja) | 固体撮像素子の製造方法 | |
| TWI484572B (zh) | 導電凸塊的製造方法及線路基板 | |
| TWI557861B (zh) | 線路載板及其製造方法 | |
| KR100833941B1 (ko) | 티비지에이 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040430 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080318 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |