JP2005012042A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005012042A JP2005012042A JP2003175951A JP2003175951A JP2005012042A JP 2005012042 A JP2005012042 A JP 2005012042A JP 2003175951 A JP2003175951 A JP 2003175951A JP 2003175951 A JP2003175951 A JP 2003175951A JP 2005012042 A JP2005012042 A JP 2005012042A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- outer peripheral
- bonding pad
- peripheral edge
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 230000002093 peripheral effect Effects 0.000 claims abstract description 50
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 238000002161 passivation Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】１枚のウエハからより多数の半導体装置をより高い歩留まりで製造することができて安価な半導体装置を提供する。
【解決手段】半導体装置を、主面１に形成された半導体素子領域２と、半導体素子領域２の外周部に沿って配列された第１ボンディングパッド３と、半導体素子領域２を保護するために第１ボンディングパッド３の形成部を除く主面１上に形成されたパッシベーション膜４と、パッシベーション膜４上に形成された第１絶縁膜５と、第１絶縁膜５上に形成され一端が第１ボンディングパッド３に接続された再配線６と、再配線６を保護するために第１絶縁膜５上に形成された第２絶縁膜７と、再配線６の他端に形成された第２ボンディングパッド８上に設定されたバンプ電極９とから構成する。少なくとも主面の四隅部を除いて、第２絶縁膜７の外周縁を第１絶縁膜５の外周縁と合致させるか、第１絶縁膜５の外周縁よりも内側に配置する。
【選択図】 図１
【解決手段】半導体装置を、主面１に形成された半導体素子領域２と、半導体素子領域２の外周部に沿って配列された第１ボンディングパッド３と、半導体素子領域２を保護するために第１ボンディングパッド３の形成部を除く主面１上に形成されたパッシベーション膜４と、パッシベーション膜４上に形成された第１絶縁膜５と、第１絶縁膜５上に形成され一端が第１ボンディングパッド３に接続された再配線６と、再配線６を保護するために第１絶縁膜５上に形成された第２絶縁膜７と、再配線６の他端に形成された第２ボンディングパッド８上に設定されたバンプ電極９とから構成する。少なくとも主面の四隅部を除いて、第２絶縁膜７の外周縁を第１絶縁膜５の外周縁と合致させるか、第１絶縁膜５の外周縁よりも内側に配置する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、主面上に再配線が施されたＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）タイプの半導体装置に係り、特に、主面の半導体素子領域を保護する第１絶縁膜と再配線を保護する第２絶縁膜の構成に関する。
【０００２】
【従来の技術】
近年、電気機器の小型軽量化、高速化及び高機能化の要求に対処するため、電気機器に実装する半導体装置に対しても小型軽量化、高集積化及び実装の容易化の要求が益々高まっている。
【０００３】
従来より、これらの各要求に対応可能な半導体装置として、図６乃至図８に示すように、主面１に形成された半導体素子領域２と、当該半導体素子領域２の外周部に沿って配列された第１ボンディングパッド（アルミパッド）３と、半導体素子領域２を保護するために第１ボンディングパッド３の形成部を除く主面１上に形成されたパッシベーション膜４と、当該パッシベーション膜４上に形成された第１絶縁膜５と、当該第１絶縁膜５上に施され一端が第１ボンディングパッド３に接続された再配線６と、当該再配線６を保護するために第１絶縁膜５上に形成された第２絶縁膜７と、再配線６の他端に形成された第２ボンディングパッド８上に設定されたバンプ電極９とを備えたＣＳＰと呼ばれる半導体装置が提案されている（例えば、特許文献１〜４参照。）。
【０００４】
このＣＳＰタイプの半導体装置は、バンプ電極９を主面１の全面に配置することができるので、半導体素子領域２の外周部に配列された第１ボンディングパッド３上に直接バンプ電極９を形成する場合に比べて各バンプ電極９間の距離を大きくすることができ、半導体装置の多端子化ひいては高機能化と電気機器に対する実装の容易化とを図ることができる。また、半導体素子を樹脂封止しないので、半導体装置の小型軽量化を図ることができる。
【０００５】
【特許文献１】
特開平４−１９８５５号公報
【０００６】
【特許文献２】
特開平６−２３７６５３号公報
【０００７】
【特許文献３】
米国特許第５６７９９７７号明細書
【０００８】
【特許文献４】
米国特許第５８０１４４１号明細書
【０００９】
【発明が解決しようとする課題】
前記ＣＳＰタイプの半導体装置は、通常のウエハプロセスで主面１に半導体素子領域２と第１ボンディングパッド３とパッシベーション膜４とが形成されたウエハを作製した後、当該ウエハに対して第１絶縁膜５の形成と、再配線６の形成と、第２絶縁膜７の形成と、第２ボンディングパッド８へのバンプ電極９の設定とを行ってＣＳＰ用の完成ウエハを得、当該完成ウエハをスクライブすることにより作製される。
【００１０】
然るに、従来のこの種の半導体装置は、図６乃至図８に示すように、第２絶縁膜７が第１絶縁膜５を完全に覆う構成になっており、第１絶縁膜５の全周において第１絶縁膜５の外周縁よりも第２絶縁膜７の外周縁の方が主面１の外周方向に張り出しているため、第２絶縁膜７の外周縁を基準としてスクライブエリアを設定せざるを得ず、ウエハ上における各半導体素子領域２の設定間隔が広くなって１枚のウエハから切り出せる半導体装置の増加ひいては半導体素子の製造コストの低減を図ることが難しいという問題がある。図８の例では、第１絶縁膜５の精度及び第２絶縁膜７の精度をそれぞれ±５μｍと見込んでスクライブエリアが設定されており、この場合には第１ボンディングパッド３の開口端からスクライブエリア端までの距離が２０μｍになる。
【００１１】
なお、第１絶縁膜５の外周縁の精度及び第２絶縁膜７の外周縁の精度を高精度化すれば、ウエハ上における各半導体素子領域２の設定間隔を詰めることができ、１枚のウエハから切り出せる半導体装置の数を増加できるが、第１絶縁膜５及び第２絶縁膜７の形成が困難になってウエハの製造効率が低下したり、スクライブ時に不良品が発生しやすくなって良品の歩留まりが低下するので、実際上半導体素子の製造コストを低減することは困難である。
【００１２】
本発明は、かかる従来技術の不備を解消するためになされたものであり、その目的は、１枚のウエハからより多数の半導体装置をより高い歩留まりで切り出すことができて安価な半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、前記の課題を解決するため、主面に形成された半導体素子領域と、当該半導体素子領域の外周部に配列された第１ボンディングパッドと、前記第１ボンディングパッドの一部及び前記主面の最外周部を除く前記主面上に形成された第１絶縁膜と、当該第１絶縁膜上に形成され、一端が前記第１ボンディングパッドに接続された再配線と、当該再配線の他端に形成され、前記第１絶縁膜上に配置された第２ボンディングパッドと、当該第２ボンディングパッドの一部及び前記主面の最外周部を除く前記第１絶縁膜上に形成された第２絶縁膜と、前記第２ボンディングパッドに形成されたバンプ電極とを有する半導体装置において、少なくとも前記主面の四隅部を除き、前記第２絶縁膜の外周縁を前記第１絶縁膜の外周縁と合致させるか、前記第２絶縁膜の外周縁を前記第１絶縁膜の外周縁よりも内側に配置するという構成にした。
【００１４】
このように、第２絶縁膜の外周縁を第１絶縁膜の外周縁と合致させるか、第２絶縁膜の外周縁を第１絶縁膜の外周縁よりも内側に配置すると、第１絶縁膜の外周縁を基準としてスクライブエリアを設定することができるので、第２絶縁膜にて第１絶縁膜を完全に覆い、第２絶縁膜の外周縁を基準としてスクライブエリアを設定する場合に比べて第１ボンディングパッドの開口端からスクライブエリア端までの距離を詰めることができ、１枚のウエハから切り出せる半導体装置の増加を図ることができる。一方、第１ボンディングパッドの開口端からスクライブエリア端までの距離を一定とした場合には、スクライブエリアのマージンを拡大することができてスクライブ時における不良品の発生率を抑制できると共に、第１絶縁膜５及び第２絶縁膜７の形成時のマージンを拡大することができてこれら各絶縁膜５，７の形成を容易なものにすることができる。よって、これらのことから半導体素子の製造コストの低減を図ることができる。
【００１５】
【発明の実施の形態】
以下、本発明に係る半導体装置の第１例を図１及び図２に基づいて説明する。図１は第１実施形態例に係る半導体装置のバンプ電極を省略した平面図、図２は図１のＡ−Ａ断面図である。
【００１６】
本例の半導体装置は、基本的構成については図６乃至図８に示した従来の半導体装置と同じであり、図１及び図２に示すように、主面１に形成された半導体素子領域２と、当該半導体素子領域２の外周部に沿って配列された第１ボンディングパッド３と、半導体素子領域２を保護するために第１ボンディングパッド３の形成部を除く主面１上に形成されたパッシベーション膜４と、当該パッシベーション膜４上に形成された第１絶縁膜５と、当該第１絶縁膜５上に形成され一端が第１ボンディングパッド３に接続された再配線６と、当該再配線６を保護するために第１絶縁膜５上に形成された第２絶縁膜７と、再配線６の他端に形成された第２ボンディングパッド８上に設定されたバンプ電極９とから構成されている。
【００１７】
半導体素子領域２、第１ボンディングパッド３及びパッシベーション膜４の形成は通常のウエハプロセスで行われ、再配線６、第２絶縁膜７及びバンプ電極９の形成は、ウエハプロセス終了後の再配線工程において行われる。
【００１８】
第１絶縁膜５は、感光性ポリイミド樹脂などの感光性樹脂材料をもって構成され、図１及び図２に示すように、第１ボンディングパッド３の一部（中央部）及び主面１の最外周部を除く主面１上に形成される。この第１絶縁膜５は、再配線６の形成時における第１ボンディングパッド３の損傷を防止するため、第１ボンディングパッド３の開口端を覆うように形成される。この第１絶縁膜５の形成は、半導体装置のもとになるウエハの主面上に感光性樹脂材料よりなる樹脂層を均一な厚さに塗布した後、当該樹脂層を第１絶縁膜５の形状に露光して露光部を硬化し、次いで、未露光部を現像処理により除去することによって行う。
【００１９】
第２ボンディングパッド８を含む再配線６は、銅めっきによって形成され、図１に示すように、第１絶縁膜５に配列される。この第２ボンディングパッド８を含む再配線６も、フォトリソグラフィ法によって形成される。即ち、第１絶縁膜５上にクロム又は銅などを一様にスパッタリングしてシード層を形成し、次いで当該シード層上にフォトレジスト層を均一な厚さに塗布し、フォトレジスト層を第２ボンディングパッド８を含む再配線６の形状に露光する。次いで、未露光部を現像処理によって除去し、露光部に対応するシード層を化学エッチングによって除去する。次いで、残存したフォトレジスト層をアッシングにて除去し、露光部に対応するシード層を露出させる。最後に、露出されたシード層に銅めっきを施して第２ボンディングパッド８を含む再配線６とする。
【００２０】
第２絶縁膜７は、感光性ポリイミド樹脂などの感光性樹脂材料をもって構成され、図１及び図２に示すように、第２ボンディングパッド８の一部（中央部）及び主面１の最外周部を除く第１絶縁膜５上に形成される。この第２絶縁膜７の外周縁は、前記第１絶縁膜５の外周縁よりも内側に配置する。この第２絶縁膜７も、前記第１絶縁膜５と同様の方法で形成される。
【００２１】
バンプ電極９は、鉛フリーはんだや共晶はんだなどからなるはんだボールをもって形成されており、第２ボンディングパッド８上に設置される。
【００２２】
本例の半導体装置は、第２絶縁膜７の外周縁を第１絶縁膜５の外周縁よりも内側に配置したので、第１絶縁膜５の外周縁を基準としてスクライブエリアを設定することができ、第２絶縁膜７にて第１絶縁膜５を完全に覆い、第２絶縁膜７の外周縁を基準としてスクライブエリアを設定する場合に比べて第１ボンディングパッド３の開口端からスクライブエリア端までの距離を詰めることができることから、１枚のウエハから切り出せる半導体装置の数を増加することができる。即ち、図２に示すように、第１絶縁膜５の外周縁の形成精度を従来例に係る半導体装置と同様に±５μｍとした場合には、第１ボンディングパッド３の開口端からスクライブエリア端までの距離を１０μｍとすることができ、１枚のウエハから切り出せる半導体装置の増加を図ることができる。一方、第１ボンディングパッド３の開口端からスクライブエリア端までの距離を従来例に係る半導体装置と同じとした場合には、スクライブエリアのマージンを拡大することができてスクライブ時における不良品の発生率を抑制できると共に、第１絶縁膜５及び第２絶縁膜７の形成マージンを拡大することができて、これら各絶縁膜５，７の形成を容易なものにすることができる。よって、これらのことから半導体素子の製造コストの低減を図ることができる。
【００２３】
次に、本発明に係る半導体装置の第２例を図３乃至図５に基づいて説明する。図３は第２実施形態例に係る半導体装置のバンプ電極を省略した平面図、図４は図３のＢ−Ｂ断面図、図５は図３のＣ−Ｃ断面図である。
【００２４】
本例の半導体装置は、これらの図に示すように、主面１の四隅部を除く部分については、第１実施形態例に係る半導体装置と同様に、第２絶縁膜７の外周縁を第１絶縁膜５の外周縁よりも内側に配置し、主面１の四隅部については、第１実施形態例に係る半導体装置とは逆に、第２絶縁膜７の外周縁を第１絶縁膜５の外周縁よりも外側に配置したことを特徴とする。その他の部分については第１実施形態例に係る半導体装置と同じであるので、説明を省略する。
【００２５】
本例の半導体装置は、第１実施形態例に係る半導体装置と同様の効果を有するほか、主面１の四隅部について第２絶縁膜７の外周縁を第１絶縁膜５の外周縁よりも外側に配置したので、第１絶縁膜５の保護効果が高く、主面１に対する第１絶縁膜５の剥離を防止できて半導体装置の信頼性及び耐久性をより良好なものにすることができる。
【００２６】
なお、前記各実施形態例においては、少なくとも主面１の四隅部を除く部分について、第２絶縁膜７の外周縁を第１絶縁膜５の外周縁よりも内側に配置したが、本発明の半導体装置はこれに限定されるものではなく、第２絶縁膜７の外周縁を第１絶縁膜５の外周縁と合致させることもできる。これによっても、前記各実施形態例に係る半導体装置と同様の効果を発揮することができる。
【００２７】
【発明の効果】
以上説明したように、本発明の半導体装置は、第２絶縁膜の外周縁を第１絶縁膜の外周縁と合致させるか、第２絶縁膜の外周縁を第１絶縁膜の外周縁よりも内側に配置したので、第１絶縁膜の外周縁を基準としてスクライブエリアを設定することができ、第２絶縁膜にて第１絶縁膜を完全に覆い第２絶縁膜の外周縁を基準としてスクライブエリアを設定する場合に比べて第１ボンディングパッド３の開口端からスクライブエリア端までの距離を詰めることができて、１枚のウエハから切り出せる半導体装置の増加を図ることができる。一方、第１ボンディングパッドの開口端からスクライブエリア端までの距離を一定とした場合には、スクライブエリアのマージンを拡大することができてスクライブ時における不良品の発生率を抑制できると共に、第１絶縁膜及び第２絶縁膜の形成マージンを拡大することができてこれら各絶縁膜の形成を容易なものにすることができる。よって、これらのことから半導体素子の製造コストの低減を図ることができる。
【図面の簡単な説明】
【図１】第１実施形態例に係る半導体装置のバンプ電極を省略した平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】第２実施形態例に係る半導体装置のバンプ電極を省略した平面図である。
【図４】図３のＢ−Ｂ断面図である。
【図５】図３のＣ−Ｃ断面図である。
【図６】従来例に係る半導体装置の斜視図である。
【図７】従来例に係る半導体装置のバンプ電極を省略した平面図である。
【図８】図７のＤ−Ｄ断面図である。
【符号の説明】
１ 主面
２ 半導体素子領域
３ 第１ボンディングパッド（アルミパッド）
４ パッシベーション膜
５ 第１絶縁膜
６ 再配線
７ 第２絶縁膜
８ 第２ボンディングパッド
９ バンプ電極９（はんだボール）
【発明の属する技術分野】
本発明は、主面上に再配線が施されたＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）タイプの半導体装置に係り、特に、主面の半導体素子領域を保護する第１絶縁膜と再配線を保護する第２絶縁膜の構成に関する。
【０００２】
【従来の技術】
近年、電気機器の小型軽量化、高速化及び高機能化の要求に対処するため、電気機器に実装する半導体装置に対しても小型軽量化、高集積化及び実装の容易化の要求が益々高まっている。
【０００３】
従来より、これらの各要求に対応可能な半導体装置として、図６乃至図８に示すように、主面１に形成された半導体素子領域２と、当該半導体素子領域２の外周部に沿って配列された第１ボンディングパッド（アルミパッド）３と、半導体素子領域２を保護するために第１ボンディングパッド３の形成部を除く主面１上に形成されたパッシベーション膜４と、当該パッシベーション膜４上に形成された第１絶縁膜５と、当該第１絶縁膜５上に施され一端が第１ボンディングパッド３に接続された再配線６と、当該再配線６を保護するために第１絶縁膜５上に形成された第２絶縁膜７と、再配線６の他端に形成された第２ボンディングパッド８上に設定されたバンプ電極９とを備えたＣＳＰと呼ばれる半導体装置が提案されている（例えば、特許文献１〜４参照。）。
【０００４】
このＣＳＰタイプの半導体装置は、バンプ電極９を主面１の全面に配置することができるので、半導体素子領域２の外周部に配列された第１ボンディングパッド３上に直接バンプ電極９を形成する場合に比べて各バンプ電極９間の距離を大きくすることができ、半導体装置の多端子化ひいては高機能化と電気機器に対する実装の容易化とを図ることができる。また、半導体素子を樹脂封止しないので、半導体装置の小型軽量化を図ることができる。
【０００５】
【特許文献１】
特開平４−１９８５５号公報
【０００６】
【特許文献２】
特開平６−２３７６５３号公報
【０００７】
【特許文献３】
米国特許第５６７９９７７号明細書
【０００８】
【特許文献４】
米国特許第５８０１４４１号明細書
【０００９】
【発明が解決しようとする課題】
前記ＣＳＰタイプの半導体装置は、通常のウエハプロセスで主面１に半導体素子領域２と第１ボンディングパッド３とパッシベーション膜４とが形成されたウエハを作製した後、当該ウエハに対して第１絶縁膜５の形成と、再配線６の形成と、第２絶縁膜７の形成と、第２ボンディングパッド８へのバンプ電極９の設定とを行ってＣＳＰ用の完成ウエハを得、当該完成ウエハをスクライブすることにより作製される。
【００１０】
然るに、従来のこの種の半導体装置は、図６乃至図８に示すように、第２絶縁膜７が第１絶縁膜５を完全に覆う構成になっており、第１絶縁膜５の全周において第１絶縁膜５の外周縁よりも第２絶縁膜７の外周縁の方が主面１の外周方向に張り出しているため、第２絶縁膜７の外周縁を基準としてスクライブエリアを設定せざるを得ず、ウエハ上における各半導体素子領域２の設定間隔が広くなって１枚のウエハから切り出せる半導体装置の増加ひいては半導体素子の製造コストの低減を図ることが難しいという問題がある。図８の例では、第１絶縁膜５の精度及び第２絶縁膜７の精度をそれぞれ±５μｍと見込んでスクライブエリアが設定されており、この場合には第１ボンディングパッド３の開口端からスクライブエリア端までの距離が２０μｍになる。
【００１１】
なお、第１絶縁膜５の外周縁の精度及び第２絶縁膜７の外周縁の精度を高精度化すれば、ウエハ上における各半導体素子領域２の設定間隔を詰めることができ、１枚のウエハから切り出せる半導体装置の数を増加できるが、第１絶縁膜５及び第２絶縁膜７の形成が困難になってウエハの製造効率が低下したり、スクライブ時に不良品が発生しやすくなって良品の歩留まりが低下するので、実際上半導体素子の製造コストを低減することは困難である。
【００１２】
本発明は、かかる従来技術の不備を解消するためになされたものであり、その目的は、１枚のウエハからより多数の半導体装置をより高い歩留まりで切り出すことができて安価な半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、前記の課題を解決するため、主面に形成された半導体素子領域と、当該半導体素子領域の外周部に配列された第１ボンディングパッドと、前記第１ボンディングパッドの一部及び前記主面の最外周部を除く前記主面上に形成された第１絶縁膜と、当該第１絶縁膜上に形成され、一端が前記第１ボンディングパッドに接続された再配線と、当該再配線の他端に形成され、前記第１絶縁膜上に配置された第２ボンディングパッドと、当該第２ボンディングパッドの一部及び前記主面の最外周部を除く前記第１絶縁膜上に形成された第２絶縁膜と、前記第２ボンディングパッドに形成されたバンプ電極とを有する半導体装置において、少なくとも前記主面の四隅部を除き、前記第２絶縁膜の外周縁を前記第１絶縁膜の外周縁と合致させるか、前記第２絶縁膜の外周縁を前記第１絶縁膜の外周縁よりも内側に配置するという構成にした。
【００１４】
このように、第２絶縁膜の外周縁を第１絶縁膜の外周縁と合致させるか、第２絶縁膜の外周縁を第１絶縁膜の外周縁よりも内側に配置すると、第１絶縁膜の外周縁を基準としてスクライブエリアを設定することができるので、第２絶縁膜にて第１絶縁膜を完全に覆い、第２絶縁膜の外周縁を基準としてスクライブエリアを設定する場合に比べて第１ボンディングパッドの開口端からスクライブエリア端までの距離を詰めることができ、１枚のウエハから切り出せる半導体装置の増加を図ることができる。一方、第１ボンディングパッドの開口端からスクライブエリア端までの距離を一定とした場合には、スクライブエリアのマージンを拡大することができてスクライブ時における不良品の発生率を抑制できると共に、第１絶縁膜５及び第２絶縁膜７の形成時のマージンを拡大することができてこれら各絶縁膜５，７の形成を容易なものにすることができる。よって、これらのことから半導体素子の製造コストの低減を図ることができる。
【００１５】
【発明の実施の形態】
以下、本発明に係る半導体装置の第１例を図１及び図２に基づいて説明する。図１は第１実施形態例に係る半導体装置のバンプ電極を省略した平面図、図２は図１のＡ−Ａ断面図である。
【００１６】
本例の半導体装置は、基本的構成については図６乃至図８に示した従来の半導体装置と同じであり、図１及び図２に示すように、主面１に形成された半導体素子領域２と、当該半導体素子領域２の外周部に沿って配列された第１ボンディングパッド３と、半導体素子領域２を保護するために第１ボンディングパッド３の形成部を除く主面１上に形成されたパッシベーション膜４と、当該パッシベーション膜４上に形成された第１絶縁膜５と、当該第１絶縁膜５上に形成され一端が第１ボンディングパッド３に接続された再配線６と、当該再配線６を保護するために第１絶縁膜５上に形成された第２絶縁膜７と、再配線６の他端に形成された第２ボンディングパッド８上に設定されたバンプ電極９とから構成されている。
【００１７】
半導体素子領域２、第１ボンディングパッド３及びパッシベーション膜４の形成は通常のウエハプロセスで行われ、再配線６、第２絶縁膜７及びバンプ電極９の形成は、ウエハプロセス終了後の再配線工程において行われる。
【００１８】
第１絶縁膜５は、感光性ポリイミド樹脂などの感光性樹脂材料をもって構成され、図１及び図２に示すように、第１ボンディングパッド３の一部（中央部）及び主面１の最外周部を除く主面１上に形成される。この第１絶縁膜５は、再配線６の形成時における第１ボンディングパッド３の損傷を防止するため、第１ボンディングパッド３の開口端を覆うように形成される。この第１絶縁膜５の形成は、半導体装置のもとになるウエハの主面上に感光性樹脂材料よりなる樹脂層を均一な厚さに塗布した後、当該樹脂層を第１絶縁膜５の形状に露光して露光部を硬化し、次いで、未露光部を現像処理により除去することによって行う。
【００１９】
第２ボンディングパッド８を含む再配線６は、銅めっきによって形成され、図１に示すように、第１絶縁膜５に配列される。この第２ボンディングパッド８を含む再配線６も、フォトリソグラフィ法によって形成される。即ち、第１絶縁膜５上にクロム又は銅などを一様にスパッタリングしてシード層を形成し、次いで当該シード層上にフォトレジスト層を均一な厚さに塗布し、フォトレジスト層を第２ボンディングパッド８を含む再配線６の形状に露光する。次いで、未露光部を現像処理によって除去し、露光部に対応するシード層を化学エッチングによって除去する。次いで、残存したフォトレジスト層をアッシングにて除去し、露光部に対応するシード層を露出させる。最後に、露出されたシード層に銅めっきを施して第２ボンディングパッド８を含む再配線６とする。
【００２０】
第２絶縁膜７は、感光性ポリイミド樹脂などの感光性樹脂材料をもって構成され、図１及び図２に示すように、第２ボンディングパッド８の一部（中央部）及び主面１の最外周部を除く第１絶縁膜５上に形成される。この第２絶縁膜７の外周縁は、前記第１絶縁膜５の外周縁よりも内側に配置する。この第２絶縁膜７も、前記第１絶縁膜５と同様の方法で形成される。
【００２１】
バンプ電極９は、鉛フリーはんだや共晶はんだなどからなるはんだボールをもって形成されており、第２ボンディングパッド８上に設置される。
【００２２】
本例の半導体装置は、第２絶縁膜７の外周縁を第１絶縁膜５の外周縁よりも内側に配置したので、第１絶縁膜５の外周縁を基準としてスクライブエリアを設定することができ、第２絶縁膜７にて第１絶縁膜５を完全に覆い、第２絶縁膜７の外周縁を基準としてスクライブエリアを設定する場合に比べて第１ボンディングパッド３の開口端からスクライブエリア端までの距離を詰めることができることから、１枚のウエハから切り出せる半導体装置の数を増加することができる。即ち、図２に示すように、第１絶縁膜５の外周縁の形成精度を従来例に係る半導体装置と同様に±５μｍとした場合には、第１ボンディングパッド３の開口端からスクライブエリア端までの距離を１０μｍとすることができ、１枚のウエハから切り出せる半導体装置の増加を図ることができる。一方、第１ボンディングパッド３の開口端からスクライブエリア端までの距離を従来例に係る半導体装置と同じとした場合には、スクライブエリアのマージンを拡大することができてスクライブ時における不良品の発生率を抑制できると共に、第１絶縁膜５及び第２絶縁膜７の形成マージンを拡大することができて、これら各絶縁膜５，７の形成を容易なものにすることができる。よって、これらのことから半導体素子の製造コストの低減を図ることができる。
【００２３】
次に、本発明に係る半導体装置の第２例を図３乃至図５に基づいて説明する。図３は第２実施形態例に係る半導体装置のバンプ電極を省略した平面図、図４は図３のＢ−Ｂ断面図、図５は図３のＣ−Ｃ断面図である。
【００２４】
本例の半導体装置は、これらの図に示すように、主面１の四隅部を除く部分については、第１実施形態例に係る半導体装置と同様に、第２絶縁膜７の外周縁を第１絶縁膜５の外周縁よりも内側に配置し、主面１の四隅部については、第１実施形態例に係る半導体装置とは逆に、第２絶縁膜７の外周縁を第１絶縁膜５の外周縁よりも外側に配置したことを特徴とする。その他の部分については第１実施形態例に係る半導体装置と同じであるので、説明を省略する。
【００２５】
本例の半導体装置は、第１実施形態例に係る半導体装置と同様の効果を有するほか、主面１の四隅部について第２絶縁膜７の外周縁を第１絶縁膜５の外周縁よりも外側に配置したので、第１絶縁膜５の保護効果が高く、主面１に対する第１絶縁膜５の剥離を防止できて半導体装置の信頼性及び耐久性をより良好なものにすることができる。
【００２６】
なお、前記各実施形態例においては、少なくとも主面１の四隅部を除く部分について、第２絶縁膜７の外周縁を第１絶縁膜５の外周縁よりも内側に配置したが、本発明の半導体装置はこれに限定されるものではなく、第２絶縁膜７の外周縁を第１絶縁膜５の外周縁と合致させることもできる。これによっても、前記各実施形態例に係る半導体装置と同様の効果を発揮することができる。
【００２７】
【発明の効果】
以上説明したように、本発明の半導体装置は、第２絶縁膜の外周縁を第１絶縁膜の外周縁と合致させるか、第２絶縁膜の外周縁を第１絶縁膜の外周縁よりも内側に配置したので、第１絶縁膜の外周縁を基準としてスクライブエリアを設定することができ、第２絶縁膜にて第１絶縁膜を完全に覆い第２絶縁膜の外周縁を基準としてスクライブエリアを設定する場合に比べて第１ボンディングパッド３の開口端からスクライブエリア端までの距離を詰めることができて、１枚のウエハから切り出せる半導体装置の増加を図ることができる。一方、第１ボンディングパッドの開口端からスクライブエリア端までの距離を一定とした場合には、スクライブエリアのマージンを拡大することができてスクライブ時における不良品の発生率を抑制できると共に、第１絶縁膜及び第２絶縁膜の形成マージンを拡大することができてこれら各絶縁膜の形成を容易なものにすることができる。よって、これらのことから半導体素子の製造コストの低減を図ることができる。
【図面の簡単な説明】
【図１】第１実施形態例に係る半導体装置のバンプ電極を省略した平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】第２実施形態例に係る半導体装置のバンプ電極を省略した平面図である。
【図４】図３のＢ−Ｂ断面図である。
【図５】図３のＣ−Ｃ断面図である。
【図６】従来例に係る半導体装置の斜視図である。
【図７】従来例に係る半導体装置のバンプ電極を省略した平面図である。
【図８】図７のＤ−Ｄ断面図である。
【符号の説明】
１ 主面
２ 半導体素子領域
３ 第１ボンディングパッド（アルミパッド）
４ パッシベーション膜
５ 第１絶縁膜
６ 再配線
７ 第２絶縁膜
８ 第２ボンディングパッド
９ バンプ電極９（はんだボール）
Claims (1)
- 主面に形成された半導体素子領域と、当該半導体素子領域の外周部に配列された第１ボンディングパッドと、前記第１ボンディングパッドの一部及び前記主面の最外周部を除く前記主面上に形成された第１絶縁膜と、当該第１絶縁膜上に形成され、一端が前記第１ボンディングパッドに接続された再配線と、当該再配線の他端に形成され、前記第１絶縁膜上に配置された第２ボンディングパッドと、当該第２ボンディングパッドの一部及び前記主面の最外周部を除く前記第１絶縁膜上に形成された第２絶縁膜と、前記第２ボンディングパッドに形成されたバンプ電極とを有する半導体装置において、少なくとも前記主面の四隅部を除き、前記第２絶縁膜の外周縁を前記第１絶縁膜の外周縁と合致させるか、前記第２絶縁膜の外周縁を前記第１絶縁膜の外周縁よりも内側に配置したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003175951A JP3967293B2 (ja) | 2003-06-20 | 2003-06-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003175951A JP3967293B2 (ja) | 2003-06-20 | 2003-06-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005012042A true JP2005012042A (ja) | 2005-01-13 |
| JP3967293B2 JP3967293B2 (ja) | 2007-08-29 |
Family
ID=34098955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003175951A Expired - Fee Related JP3967293B2 (ja) | 2003-06-20 | 2003-06-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3967293B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049306A (ja) * | 2007-08-22 | 2009-03-05 | Fujikura Ltd | 半導体装置 |
| JP2016103533A (ja) * | 2014-11-27 | 2016-06-02 | 旭化成エレクトロニクス株式会社 | ホールセンサ及びホールセンサの製造方法 |
-
2003
- 2003-06-20 JP JP2003175951A patent/JP3967293B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049306A (ja) * | 2007-08-22 | 2009-03-05 | Fujikura Ltd | 半導体装置 |
| JP2016103533A (ja) * | 2014-11-27 | 2016-06-02 | 旭化成エレクトロニクス株式会社 | ホールセンサ及びホールセンサの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3967293B2 (ja) | 2007-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3701542B2 (ja) | 半導体装置およびその製造方法 | |
| US6841853B2 (en) | Semiconductor device having grooves to relieve stress between external electrodes and conductive patterns | |
| JP3416545B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| US20040009630A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH08330313A (ja) | 半導体装置およびその製造方法 | |
| JP4376388B2 (ja) | 半導体装置 | |
| KR20220030005A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| JP2004079951A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH08340002A (ja) | 半導体装置の製造方法 | |
| JP2016136613A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3967293B2 (ja) | 半導体装置 | |
| JP2008235573A (ja) | 半導体装置及びその製造方法 | |
| JP2005216921A (ja) | 半導体装置製造用のメタルマスク及び半導体装置の製造方法 | |
| US6734554B2 (en) | Semiconductor wafer with bumps of uniform height | |
| JP4264823B2 (ja) | 半導体装置の製造方法 | |
| JP2005012065A (ja) | 半導体装置およびその製造方法 | |
| JP4150604B2 (ja) | 半導体装置 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| JP2005038944A (ja) | 半導体装置 | |
| JP3722784B2 (ja) | 半導体装置 | |
| JP2003017494A (ja) | 半導体装置およびその製造方法 | |
| JP3526529B2 (ja) | 半導体装置の製造方法 | |
| JPH10209154A (ja) | 半導体装置 | |
| JP2004018964A (ja) | 半導体ウエハおよび半導体装置の製造方法 | |
| JP2005038934A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070530 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |