JP4095416B2 - ガラスセラミック多層配線基板 - Google Patents
ガラスセラミック多層配線基板 Download PDFInfo
- Publication number
- JP4095416B2 JP4095416B2 JP2002346081A JP2002346081A JP4095416B2 JP 4095416 B2 JP4095416 B2 JP 4095416B2 JP 2002346081 A JP2002346081 A JP 2002346081A JP 2002346081 A JP2002346081 A JP 2002346081A JP 4095416 B2 JP4095416 B2 JP 4095416B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- multilayer wiring
- constant layer
- glass ceramic
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は、ガラスセラミック多層配線基板に関し、特に、低誘電率層間に高誘電率層を形成してなるガラスセラミック多層配線基板に関するものである。
【0002】
【従来技術】
近年の携帯電話、ノートパソコン等の携帯用情報端末の急激な普及に伴い、搭載される電子部品の小型化が強く望まれている。一例として、携帯電話のスイッチング回路及びパワーアンプ回路は、複数の抵抗体およびコンデンサにより構成され、従来、これらの受動素子は個々に電気回路基板上に載置され、モジュールの小型化及び製造コスト削減の妨げとなっていた。
【0003】
そこで、セラミック成分にガラス成分を混合し焼結温度を低下させ材料物性や焼結温度に対する設計の自由度を大幅に広げることが可能なガラスセラミック多層配線基板が開発され、その内部にこれら受動素子を内蔵し、モジュール全体を小型化しようという試みがなされている。
【0004】
特に、基板内部に受動素子を構成するために、低誘電率を有するガラスセラミック絶縁層間に、この低誘電率層よりも高い比誘電率を有する高誘電率層を内層させたガラスセラミック多層配線基板が提案されている(特許文献1〜3参照)。
【0005】
【特許文献1】
特開2002−111220号
【特許文献2】
特開2002−68832号
【特許文献3】
特開2002−43759号
【0006】
【発明が解決しようとする課題】
しかしながら、低誘電率層間に高誘電率層が内層されている上記のようなガラスセラミック多層配線基板では、高誘電率層がガラス成分との同時焼成が困難なBaTiO3等の誘電体材料により形成されていることから、高誘電率層自体の3点曲げ強度が低く、また、この高誘電率層を挟んでいる低誘電率層との焼結性も低いために、ガラスセラミック多層配線基板全体の3点曲げ強度が低下し、このため実装時に破壊しやすいという問題があった。
【0007】
従って、本発明は、低誘電率層間に高誘電率層を内層しても高強度化でき、かつ高い実装信頼性を有するガラスセラミック多層配線基板を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明のガラスセラミック多層配線基板は、ガラスセラミック絶縁層により形成され、周波数域1MHz〜3GHzにおける比誘電率が9以下の低誘電率層間に、同周波数域における比誘電率が14以上の高誘電率層を積層してなる積層基板の表面および/または内部に導体配線層を、前記積層基板の内部にビアホール導体を、また前記積層基板の一方表面に接続端子をそれぞれ具備してなるガラスセラミック多層配線基板において、該ガラスセラミック多層配線基板の3mmスパンにおける3点曲げ抗折強度が300MPa以上であり、前記高誘電率層がガラスと該ガラスから析出したチタン酸塩と前記ガラス中に分散したアルミナとを含み、且つ鏡面研磨した断面における100μm×100μmの面積のエリア内に存在する直径20μm以上の気孔の数が5個以下であり、前記低誘電率層の厚みtLKと、前記高誘電率層の厚みtHKとがtLK/tHK≧3の関係を満足することを特徴とする。
【0009】
かかる多層配線基板においては、前記低誘電率層の40〜400℃の熱膨張係数αLKと、前記高誘電率層の前記熱膨張係数αHKとが、|αLK−αHK|≦1×10-6/℃の関係を満足すること、前記低誘電率層が、JIS1601に基づく3点曲げ強度が330MPa以上、前記高低誘電率層が、JIS1601に基づく3点曲げ強度が170MPa以上のガラスセラミック材料から形成されていることがそれぞれ望ましい。
【0010】
また、αLK、αHKがいずれも7×10-6/℃以上であることによって、多層配線基板全体の熱膨張係数も7×10-6/℃以上に制御できる結果、有機樹脂を絶縁基板中に含有するプリント基板などの外部回路基板との熱膨張係数差を低減でき実装信頼性を向上できる。
【0011】
高誘電率層の鏡面研磨した断面における100μm×100μmの面積のエリア内に存在する直径20μm以上の気孔の数が5個以下であることによって、高誘電率層の絶縁耐圧を高めることができ、特に高誘電率層間の絶縁耐圧が5MV/m以上であることが望ましい。
【0012】
なお、高誘電率層は、ガラスと該ガラスから析出したチタン酸塩と前記ガラス中に分散したアルミナとを含有することにより、低ボイド化できる。さらに、フォルステライト、ムライトの群から選ばれる少なくとも1種を分散相として含むことが高誘電率層の低ボイド化を図る上で望ましい。
【0013】
また、低誘電率層が、ディオプサイド系結晶化ガラスを含有することが望ましく、さらにはアルミナを分散相として含むことが高強度化や絶縁耐圧、熱膨張特性などを上記のように制御する上で、望ましい。
【0014】
本発明の上記構成によって、低誘電率層間に3点曲げ強度の低い高誘電率層が内層されていてもガラスセラミック多層配線基板全体の3点曲げ強度を高めることができ、実装時の破壊を防止し実装信頼性を高めることができ、例えば、予めガラスセラミック多層配線基板の一方主面上に半導体素子を実装して加熱時に複雑な応力集中を受けるようになったこのガラスセラミック多層配線基板を、さらにプリント基板等の外部回路基板上へ実装する場合においても基板の破壊をさらに防止でき信頼性を向上できる。
【0015】
また、高誘電率層の低ボイド化を図ることによって、高誘電率層の絶縁耐圧を高めることができる。
【0016】
【発明の実施の形態】
図1は、本発明のガラスセラミック多層配線基板の一例を示す概略断面図である。
【0017】
本発明のガラスセラミック多層配線基板は、ガラスセラミック絶縁層により形成された積層基板3の表面および/または内部に導体配線層5が形成され、さらにこれらの導体配線層5を接続するビアホール導体7が形成されている。
【0018】
積層基板3は複数のガラスセラミック絶縁層からなる低誘電率層13とこの低誘電率層13よりも比誘電率の高い高誘電率層15とからなり、高誘電率層15は低誘電率層13間に少なくとも1層以上内層されている。尚、高誘電率層15は一対の電極層5aによって狭持されている。
【0019】
本発明の上記ガラスセラミック多層配線基板は、スパン3mmの3点曲げ強度が300MPa以上、特に320MPa以上の高強度を有するものである。具体的には、この強度は、図2に示すように、スパン3mmの溝を有する平坦な試料台12に、評価基板10を図に示すように試料台の溝をまたぐように置き、評価基板10に荷重をかけるクロスヘッドを評価基板10の上にセットし、5mm/minの速度にてクロスヘッドを下降させ、評価基板10が破壊した際の荷重をJISR1601に基づく下記〔数1〕の抗折強度σb3の算出式で算出し破壊強度としたものである。なお、評価基板のサイズは、5mm×5mm×厚み0.5mmとした。
【0020】
〔数1〕
σb3[MPa]=(3×最大荷重[kgf]×スパン[mm])/(2×評価基板幅[mm]×評価基板厚さ[mm]2)×9.80665
本発明の回路基板は、上記のように高い抗折強度を有することによって、かかる基板へのIC素子などの実装や、多層配線基板の有機樹脂を絶縁基板中に含む高熱膨張のプリント配線基板などへの実装時に発生する応力への耐久性を高めることができ、実装の信頼性を高めることができる。
【0021】
また、このような高強度を実現するために、低誘電率層13の全厚みをtLK、高誘電率層15の全厚みをtHKとしたときに、厚み比はtLK/tHK≧3であることが重要であり、特に、その比は、高誘電率層15の静電容量を高めるとともに高強度化するという理由から4以上であることがより望ましい。上記厚み比が3よりも小さいと、低誘電率層13の強度を高めても、高誘電率層15の低強度によって、基板全体の強度は低下する。
【0022】
また、積層基板3を構成する低誘電率層13は、JISR1601に基づき測定した単独での3点曲げ強度が330MPa以上、特に、350MPa以上であることがガラスセラミック多層配線基板全体の強度を上記のように高める上で望ましい。
【0023】
また、電気的特性に関しては、周波数域1MHz〜3GHzにおける比誘電率が9以下、誘電正接が50×10-4以下、−40〜85℃における比誘電率の温度変化率の絶対値が100×10-6/℃以下であることが望ましい。
【0024】
また、低誘電率層13の熱膨張係数αLKはプリント基板などの外部回路基板との熱膨張係数差を低減できるという理由から、40〜400℃の温度範囲において、7×10-6/℃以上、特に8〜15×10-6/℃であることが望ましい。
【0025】
さらに、低誘電率層13は、ディオプサイド系結晶化ガラス、またはバリウムホウケイ酸ガラスに対して、アルミナおよび/またはスピネルが分散したものが望ましい。とりわけ、低誘電率層13は、多層配線基板の全体の強度を決定する層であるために、多層配線基板の強度を高める上で、ディオプサイト系結晶化ガラスをマトリックスとして、少なくともアルミナが分散相として含有することが高強度化の点で望ましい。
【0026】
一方、高誘電率層15は、JISR1601に基づき測定した単独での3点曲げ強度が170MPa以上、特に200MPa以上であることが低誘電率層13に狭持された高誘電率層15の局部的な強度劣化を防止するガラスセラミック多層配線基板全体の強度を高める上で望ましい。
【0027】
また、電気的特性に関しては、同周波数域における比誘電率が14以上であることが低誘電率層13に狭持された高誘電率層15の局部的な強度劣化を防止するという理由から重要であり、さらには、誘電正接が50×10-4以下、−40〜85℃における比誘電率の温度変化率の絶対値が100×10-6/℃以下であることが望ましい。
【0028】
さらに本発明によれば、高誘電率層15の断面鏡面写真において、100μm×100μmの面積に相当するエリア内に直径20μm以上の気孔の数が5個以下、特に4個以下、さらには3個以下であることが望ましい。気孔の数が5個より多い場合には、高誘電率層間の絶縁耐圧が5MV/mより低くなり絶縁性が劣化し、層間の電気的な絶縁による回路形成が困難となり、配線基板としての機能をなさなくなるからである。また、これによって高誘電率層の絶縁耐圧は、5MV/m以上、特に8MV/m以上、さらには11MV/m以上であることが望ましい。気孔の数が5個より多い場合には、高誘電率層間の絶縁耐圧が5MV/mより低くなり絶縁性が劣化し、層間の電気的な絶縁による回路形成が困難となり、配線基板としての機能をなさなくなるからである。
【0029】
一方、高誘電率層15は、ガラスと該ガラスから析出したチタン酸塩と前記ガラス中に分散したアルミナとを含むものが好適に用いられる。さらに、スピネル、ムライト、フォルステライトの群から選ばれる少なくとも1種が分散したものであることが好ましい。
【0030】
高誘電率層15は、適度の強度を維持しつつ、ボイドを低減する上では、チタン酸塩系結晶化ガラスに対して、少なくともアルミナを分散相として含有することが望ましい。特に、比誘電率を高める上でチタン酸塩系結晶相を構成する元素として、Ba、Sr、CaおよびMgの群から選ばれるアルカリ土類金属を含有することが望ましい。
【0031】
尚、低誘電率層13と高誘電率層15との3点曲げ強度差(|FLK−FHK|)はガラスセラミック多層配線基板の内部における高誘電率層15への応力集中を緩和できるという理由から210MPa以下であることが望ましい。
【0032】
また、低誘電率層13の熱膨張係数αLKと高誘電率層15の熱膨張係数αHKとの差(|αLK−αHK|)は、低誘電率層13と高誘電率層15との剥離を防止するという理由から1×10-6/℃以下であることが望ましく、さらには0.5×10-6/℃以下、0.3×10-6/℃以下であることが望ましい。
【0033】
また、低誘電率層13と高誘電率層15の熱膨張係数αLK、αHKは外部回路基板との熱膨張係数差を低減できるという理由から、いずれも40〜400℃の温度範囲において、7×10-6/℃以上であることが望ましく、特に、低誘電率層13の熱膨張係数αLKは、40〜400℃において8〜15×10-6/℃であることが望ましい。
【0034】
以下、本発明のガラスセラミック多層配線基板の製造方法について説明する。
【0035】
本発明における低誘電率層および高誘電率層は、いずれもガラス粉末30〜95質量%、フィラー粉末5〜70質量%との混合物を成形、焼成して形成されたものである。
【0036】
本発明によれば、低誘電率層13は、ガラス粉末としては、前述したように、ディオプサイド系結晶化ガラス、またはバリウムホウケイ酸ガラスに対して、フィラーとしてアルミナおよび/またはスピネルの粉末を5〜70質量%、特に30〜50質量%の割合で添加混合した組成物が望ましく、とりわけ、高強度化を図る上で、ディオプサイト系結晶化ガラス粉末に対して、少なくともアルミナ粉末を添加した組成物を用いることが高強度化の点で望ましい。
【0037】
一方、高誘電率層15は、ガラス成分として、前述したとおり、チタン酸塩系結晶化ガラスの粉末に対して、少なくともアルミナ、さらにはスピネル、ムライト、フォルステライトの群から選ばれる少なくとも1種の粉末を添加混合した組成物が好適に用いられる。適度の強度を維持しつつ、ボイドを低減する上では、チタン酸塩系結晶化ガラス粉末に対して、少なくともアルミナ粉末を添加混合した組成物が望ましい。特に、比誘電率を高める上でチタン酸塩系結晶相を構成する元素として、Ba、Sr、CaおよびMgの群から選ばれるアルカリ土類金属を含有することが望ましい。なお、ディオプサイド系結晶化ガラス粉末に、SrTiO3 、La2Ti2O7、CaTiO3などのチタン酸塩系酸化物粉末を含有するものは、高強度化が図れるが、焼結性が低下するためにボイドが発生しやすい。
【0038】
上記低誘電率層および高誘電率層の高強度化の点からは、フィラー成分の含有量が30質量%以上、50質量%以下であることが望ましい。
【0039】
そして、これら低誘電率層用組成物および高誘電率層用組成物それぞれに、適当な有機バインダー、溶剤、可塑剤を添加混合することによりスラリーを作製し、かかるスラリーを周知のドクターブレード等の塗工方式によりグリーンシートを作製する。
【0040】
また、導体配線層5として、適当な金属粉末にこれも有機バインダー、溶剤、可塑剤を添加混合して得た金属ペーストを前記グリーンシートの一方主面上に周知の印刷法を用いて所定のパターンを印刷する。また、場合によっては、上記のグリーンシートに打ち抜き加工してビアホールを形成し、このビアホール内にも金属ペーストを充填してビアホール導体7を形成する。
【0041】
そして、これらパターン印刷および/またはビアホール導体7が形成されたグリーンシートを複数枚積層圧着した後焼成する。この場合、低誘電率層13となるグリーンシート間に高誘電率層15となるグリーンシートを内層する。焼成にあたっては、成形のために配合したバインダー成分を除去するが、バインダー除去は、導体配線層5を形成する金属として、例えば、銅を用いる場合には、100〜800℃の水蒸気を含有する窒素雰囲気中で行われる。
【0042】
焼成は、800〜1100℃の最適焼成温度で行うことが望ましい。かかる焼成温度が800℃より低いと緻密化することができず、1100℃より高いとメタライズ配線層との同時焼成が難しくなる。但し、導体配線層5の成分として銅を用いる場合には、800〜1100℃の非酸化性雰囲気中で焼成されることが望ましい。
【0043】
【実施例】
低誘電率層用組成物には、デイオプサイト系結晶化ガラス、バリウムホウ珪酸ガラスの中から1種選択し、セラミック粉末としてアルミナ、スピネルの中から1種もしくは2種選択し、これらのガラス粉末とセラミック粉末を混合した組成物を作製した。
【0044】
また、高誘電率層用組成物には、ガラスとして、ディオプサイト系結晶化ガラス、チタン酸塩系結晶化ガラス、バリウムホウ珪酸ガラスの中から一種選択し、セラミック粉末(フィラー▲1▼、フィラー▲2▼)として、アルミナ、ムライト、フォルステライト、SrTiO3、CaTiO3、La2Ti2O7の中から1種もしくは2種選択し、これらのガラス粉末とフィラーとを混合した組成物を作製した。ガラス粉末とセラミック粉末との組み合わせを表1に示す。
【0045】
そして、上記の低誘電率層用組成物および高誘電率層用組成物に、有機バインダー、溶剤、可塑剤を加えて十分混合させてスラリーを作製し、ドクターブレード法により厚み125μmのグリーンシートを作製した。
【0046】
次に、得られたそれぞれのグリーンシートを積層し、厚み4.5mmの積層体を作製し、700℃の水蒸気を含有する窒素雰囲気中にて脱バインダー処理後、900℃×1時間の窒素雰囲気中にて焼成を行い、50mm×50mm×1mmのサンプルに加工した。
【0047】
次に、上記のようにして得られた磁器に対して、40〜400℃における線熱膨張係数と2GHzにおける比誘電率、誘電正接、および−40〜85℃における比誘電率の温度係数τεを測定した。なお、比誘電率の温度係数については25℃での比誘電率ε25を基準値として、−40℃での比誘電率ε-40及び85℃での比誘電率ε85から下記数2に基づいて算出した。結果を表1に示した。
【0048】
〔数2〕
τε=(ε85−ε-40)/ε25/(85−(−40))
低誘電率層および高誘電率層単独の3点曲げ強度は50mm×4mm×1mmの試料を作製してJISR1601に則り評価した。
【0049】
次に、これら低誘電率層用および高誘電率層用のグリーンシート表面に銅を含む導体ペーストをスクリーン印刷法に基づき塗布した。また、グリーンシートの所定箇所にビアホールを形成しその中にも銅メタライズペーストを充填した。
【0050】
そして、先ず、メタライズペーストが塗布された低誘電率層用のグリーンシートをスルーホール間で位置合わせしながら表2に示すような厚み比になるように低誘電率層用グリーンシート間に高誘電率層用グリーンシートを積層して積層体を作製した。
【0051】
次に、この積層体を750℃の水蒸気を含有する窒素雰囲気中にて脱バインダー処理後、900℃×1時間の窒素雰囲気中にて、導体配線層とガラスセラミック絶縁層からなる積層基板とを同時焼成し、多層配線基板を作製した。
【0052】
この多層配線基板から5mm×5mm×厚み0.5mmの試験片を作製し、図2および数1に基づき、3点曲げ強度の測定を行った。
【0053】
また、作製したガラスセラミック多層配線基板(10mm×10mm×1mm)の上面に7mm×7mm×0.1mmのSiチップを樹脂接着した後、下面に形成された導体配線層に半田ボールを形成し、この半田ボールを介して外部回路基板(熱膨張係数:18×10-6/℃)に接続し、温度サイクル試験(−55(30sec.保持)〜125℃(30sec.保持))を500サイクルまで行ったときのガラスセラミック多層配線基板の剥離や割れおよび半田ボール部のクラックの有無を判定した。
【0054】
得られた多層配線基板の断面の鏡面研磨を行い、気孔の分布状態の写真を撮影し、100μm×100μmの面積に相当するエリア内における直径20μm以上の気孔の数を数えた。
【0055】
絶縁耐圧については、この多層配線基板の高誘電率層を挟む一対の電極に電圧をかけた場合の破壊電圧を測定し算出した。また、多層配線基板の40〜400℃における熱膨張係数の測定を行った。
【0056】
さらに、作製した低温焼成セラミック多層配線基板の高誘電率層を挟む一対の電極間における絶縁抵抗の劣化の有無を、高温高湿バイアス試験(85℃、85%、5.5V)を500時間行い確認した。絶縁抵抗109Ω以下を劣化として判定した。
【0057】
【表1】
【0058】
【表2】
【0059】
【表3】
【0060】
表1〜3の結果から明らかなように、本発明によれば、3点曲げ強度が330MPa以上の低誘電率層と、3点曲げ強度が170MPa以上の高誘電率層を組み合わせて、これらの厚み比(tLK/tHK)を3以上とし、また、熱膨張係数差(|αLK−αHK|)を1×10-6/℃以下とした試料では、ガラスセラミック多層配線基板から作製した試料の3点曲げ強度が300MPa以上を示し、ガラスセラミック多層配線基板の機械的強度を改善できた。
【0061】
また、実装試験において、熱膨張係数が18×10-6/℃の外部回路基板に接続し、500回の温度サイクル試験においてもガラスセラミック多層配線基板の剥離や破壊および半田ボール部のクラックは無かった。
【0062】
一方、3点曲げ強度が330MPaより小さい低誘電率層かもしくは170MPaより小さい高誘電率層を用いた試料、あるいは低誘電率層と高誘電率層との厚み比(tLK/tHK)を2以下とした試料では多層配線基板の3点曲げ強度300MPa以上が達成できず、実装試験においてガラスセラミック多層配線基板の剥離や破壊および半田ボール部のクラックが見られた。
【0063】
さらに、高誘電率層として、チタン酸塩結晶系ガラスを用いた系では、高誘電率層の100μm×100μmの面積に相当するエリア内における直径20μm以上の気孔の数が5個以下となり、高誘電率層間の絶縁耐圧が5MV/m以上で有り、高温高湿バイアス試験後の絶縁抵抗が低下しないことを確認できた。
【0064】
一方、気孔の数が5個より多い場合には、高誘電率層間の絶縁耐圧が5MV/m以下と劣化し、高温高湿バイアス試験後の絶縁抵抗は低下していることが確認された。
【0065】
【発明の効果】
以上詳述したように、本発明によれば、ガラスセラミック多層配線基板の3点曲げ強度を300MPa以上とするによって、多層配線基板の実装信頼性を高めることができ、さらに高誘電率層の材質等を適切に選択することで、強度の低下を抑制しつつボイドを低減することによって高誘電率層の絶縁耐圧も向上することができる。
【図面の簡単な説明】
【図1】本発明のガラスセラミック多層配線基板における一実施例を説明するための概略断面図である。
【図2】本発明のガラスセラミック多層配線基板における3点曲げ強度の測定方法を説明するためのものである。
【符号の説明】
3 積層基板
5 導体配線層
7 ビアホール導体
13 低誘電率層
15 高誘電率層
Claims (9)
- ガラスセラミック絶縁層により形成され、周波数域1MHz〜3GHzにおける比誘電率が9以下の低誘電率層間に、同周波数域における比誘電率が14以上の高誘電率層を積層してなる積層基板の表面および/または内部に導体配線層を、前記積層基板の内部にビアホール導体を、また前記積層基板の一方表面に接続端子をそれぞれ具備してなるガラスセラミック多層配線基板において、該ガラスセラミック多層配線基板の3mmスパンにおける3点曲げ抗折強度が300MPa以上であり、前記高誘電率層がガラスと該ガラスから析出したチタン酸塩と前記ガラス中に分散したアルミナとを含み、且つ鏡面研磨した断面における100μm×100μmの面積のエリア内に存在する直径20μm以上の気孔の数が5個以下であり、前記低誘電率層の厚みtLK と、前記高誘電率層の厚みtHKとがtLK/tHK≧3の関係を満足することを特徴とするガラスセラミック多層配線基板。
- 前記低誘電率層の40〜400℃の熱膨張係数αLKと、前記高誘電率層の40〜400℃の熱膨張係数αHKとが、|αLK−αHK|≦1×10-6/℃の関係を満足することを特徴とする請求項1記載のガラスセラミック多層配線基板。
- 前記低誘電率層が、JIS1601に基づく3点曲げ強度が330MPa以上のガラスセラミック材料から形成されていることを特徴とする請求項1または請求項2記載のガラスセラミック多層配線基板。
- 前記高低誘電率層が、JIS1601に基づく3点曲げ強度が170MPa以上のガラスセラミック材料から形成されていることを特徴とする請求項1乃至請求項3のいずれかに記載のガラスセラミック多層配線基板。
- αLK、αHKがいずれも7×10-6/℃以上であることを特徴とする請求項1乃至請求項4のいずれかに記載のガラスセラミック多層配線基板。
- 前記高誘電率層の絶縁耐圧が5MV/m以上であることを特徴とする請求項1乃至請求項5のいずれかに記載のガラスセラミック多層配線基板。
- 前記高誘電率層中に、フォルステライト、ムライトの群から選ばれる少なくとも1種を分散相として含むことを特徴とする請求項1乃至請求項6のいずれかに記載のガラスセラミック多層配線基板。
- 前記低誘電率層が、ディオプサイド系結晶化ガラスを含有することを特徴とする請求項1乃至請求項7のいずれかに記載のガラスセラミック多層配線
基板。 - 前記低誘電率層中に、アルミナを分散相として含むことを特徴とする請求項1乃至請求項8のいずれかに記載のガラスセラミック多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002346081A JP4095416B2 (ja) | 2001-11-29 | 2002-11-28 | ガラスセラミック多層配線基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-363645 | 2001-11-29 | ||
JP2001363645 | 2001-11-29 | ||
JP2002346081A JP4095416B2 (ja) | 2001-11-29 | 2002-11-28 | ガラスセラミック多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003229675A JP2003229675A (ja) | 2003-08-15 |
JP4095416B2 true JP4095416B2 (ja) | 2008-06-04 |
Family
ID=27759435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002346081A Expired - Fee Related JP4095416B2 (ja) | 2001-11-29 | 2002-11-28 | ガラスセラミック多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4095416B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2022168624A1 (ja) * | 2021-02-05 | 2022-08-11 |
-
2002
- 2002-11-28 JP JP2002346081A patent/JP4095416B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003229675A (ja) | 2003-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3680683B2 (ja) | 絶縁体磁器組成物 | |
JP2753887B2 (ja) | コンデンサー内蔵複合回路基板 | |
JP2001351827A (ja) | 複合積層電子部品 | |
JP2000281436A (ja) | 誘電体セラミック組成物及びセラミック多層基板 | |
JP3680715B2 (ja) | 絶縁体磁器組成物 | |
JP4095416B2 (ja) | ガラスセラミック多層配線基板 | |
KR20150053188A (ko) | 커패시터 내장형 저온동시소성 세라믹 기판 | |
JP2002043757A (ja) | 多層基板及びその製造方法 | |
JP2003040670A (ja) | 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造 | |
JP3443436B2 (ja) | 容量内蔵型多層回路基板 | |
JP2931448B2 (ja) | コンデンサー内蔵複合回路基板 | |
JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
JP2753892B2 (ja) | コンデンサー内蔵複合回路基板 | |
JP2004083373A (ja) | 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造 | |
JP3231892B2 (ja) | 多層基板の製造方法 | |
JPH11251700A (ja) | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 | |
JP4419487B2 (ja) | 酸化物磁器組成物、セラミック多層基板およびセラミック電子部品 | |
JP3793557B2 (ja) | ガラスセラミック焼結体およびそれを用いた多層配線基板 | |
JP2002043759A (ja) | 多層配線基板 | |
JP2842705B2 (ja) | コンデンサー内蔵複合回路基板 | |
JP2700920B2 (ja) | コンデンサー内蔵複合回路基板 | |
JP2743115B2 (ja) | コンデンサー内蔵複合回路基板 | |
JP4623851B2 (ja) | 多層配線基板 | |
JP2979527B2 (ja) | コンデンサー内蔵複合回路基板 | |
JP2003026472A (ja) | 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080307 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |