JP4069078B2 - Ｄｒａｍ制御装置およびｄｒａｍ制御方法 - Google Patents

Ｄｒａｍ制御装置およびｄｒａｍ制御方法 Download PDF

Info

Publication number
JP4069078B2
JP4069078B2 JP2004002275A JP2004002275A JP4069078B2 JP 4069078 B2 JP4069078 B2 JP 4069078B2 JP 2004002275 A JP2004002275 A JP 2004002275A JP 2004002275 A JP2004002275 A JP 2004002275A JP 4069078 B2 JP4069078 B2 JP 4069078B2
Authority
JP
Japan
Prior art keywords
dram
drams
command
interface unit
frame buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004002275A
Other languages
English (en)
Other versions
JP2005196485A (ja
Inventor
正憲 逸見
和司 蔵田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004002275A priority Critical patent/JP4069078B2/ja
Priority to CNB2004101036596A priority patent/CN100353348C/zh
Priority to CNA2007101863198A priority patent/CN101159129A/zh
Priority to US11/023,570 priority patent/US7562184B2/en
Publication of JP2005196485A publication Critical patent/JP2005196485A/ja
Application granted granted Critical
Publication of JP4069078B2 publication Critical patent/JP4069078B2/ja
Priority to US12/484,673 priority patent/US20090254700A1/en
Priority to US13/049,293 priority patent/US20110167211A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/128—Frame memory using a Synchronous Dynamic RAM [SDRAM]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part

Description

本発明は、バースト転送機能を有するＤＲＡＭのアクセスを、例えばグラフィックス処理のために、制御する技術に関する。
昨今のグラフィクス処理装置では、低コスト化のために、専用のビデオメモリを用いないで、フレームバッファ領域をＳＤＲＡＭ（Synchronous DRAM）の中に他の処理データとともにおくことが主流となっている。この場合、図形データをフレームバッファ領域に書き込むときは、図形データの画素位置と画素データを演算し、画素データを画素位置に応じてＳＤＲＡＭ内のフレームバッファ領域に書き込む。一方、フレームバッファ領域の描画データを表示装置に表示するときは、表示画面のラスタ走査に同期して、各画素位置の画素データを順次読み出して表示する。
このように、低コスト化のために、通常のデータ領域とフレームバッファ領域とをＳＤＲＡＭに共存させた場合、ＳＤＲＡＭのアクセスバンド幅は増大する一方となる。
ＳＤＲＡＭは、アドレス順にアクセスする際には、バースト転送機能によりアクセスの際のオーバーヘッドを削減できる、という長所を有する。これに対し、アドレスに順不同にアクセスする際には、プリチャージコマンドとアクティブコマンドをアクセスの度にＳＤＲＡＭに入力する必要がある点が、短所として挙げられる。このため、表示処理や、多数の線分データを書き込む処理などを行う場合、アドレスと画素データとを単純に一対一に対応させただけでは、多大なオーバーヘッドが生じることは明らかである。
このような問題を解決する従来の技術について説明する。
以下、ＤＲＡＭとして、４個のバンクを内蔵するＳＤＲＡＭを例にとって説明する。ここで想定するＳＤＲＡＭは、データ線幅が３２ビット、１ロウアドレスあたりのカラムアドレス数が２５６カラムであるとする。さらに、コマンドの発行インターバル制約（ｔＲＲＤ）として、アクティブコマンドは１サイクル空けて発行しなければならない、との制約が与えられているものとする。そして、ＳＤＲＡＭの制御信号であるＣＳ（チップセレクト信号）、ＣＫＥ（クロックイネーブル信号）は負論理であるとして説明する。
また、本願明細書中の説明において、ＤＲＡＭが内蔵する、あるバンクのあるロウアドレスを選択することを、「ロウアドレスをアクティブにする」と記す。また、ＤＲＡＭに対し、ある動作をさせるために入力する制御信号の組を「コマンド」と記す。例えば、あるロウアドレスをアクティブにするためにＤＲＡＭに入力する制御信号の組を「アクティブコマンド」と記す。
図２０は従来のＤＲＡＭ制御装置の概略構成、図２１は図２０におけるインターフェース部１２０の内部構成を示すブロック図である。図２０において、１０１Ａは第１のＳＤＲＡＭ（ＳＤＲＡＭ１）、１０１Ｂは第２のＳＤＲＡＭ（ＳＤＲＡＭ２）、１０２は第１および第２のＳＤＲＡＭ１０１Ａ，１０１Ｂをアクセスするためのマイクロプロセッサである。また、ＣＳ１，ＣＳ２はチップ選択信号、ＣＫＥはクロックイネーブル信号、ＲＡＳ，ＣＡＳ，ＷＥはコマンドを発行するための制御信号、ＢＡはバンク選択信号である。
図２２は図２０および図２１の構成におけるフレームバッファ領域のアドレスマッピングの一例である。図２２において、例えば（ＳＤＲＡＭ１，Ｂａｎｋ０，Ｒｏｗ２）と示した１区画が描画ブロックＢＬを表しており、１ロウアドレスで指す分の記憶容量を有する。ここでは、１ロウアドレスあたり２５６カラムアドレス分の容量を持つものとする。
図２３は１個の描画ブロックにおけるアドレスマッピングの詳細を示す図である。図２３の例では、１個の描画ブロックに含まれる２５６カラムアドレスを横８カラム、縦３２ラインに２次元的にマッピングしている。１個のカラムアドレスは３２ビットの記憶素子を有する。したがって、１ピクセル当たり８ビットの描画データの場合、１個のカラムアドレスに４ピクセル分の描画データを記憶させることができる。
図２０および図２１の従来の構成におけるアクセス動作について、説明する。
（１）表示処理を行う場合（図２４）
（ステップ１）
インターフェース部１２０において、ＣＰＵ２０１は図形パラメータレジスタ２０３に、転送開始座標、フレーム番号、描画データ情報（色深さ、矩形／ライン）、横幅語数、および縦幅ライン数をセットする。
（ステップ２）
ＣＰＵ２０１は制御器２０５に、転送要求を示すリクエスト信号を出力する。
（ステップ３）
制御器２０５は、まず転送要求を受け付けるアクノレッジ信号をＣＰＵ２０１に出力する。次に図形パラメータレジスタ２０３を参照して、横幅語数と縦幅ライン数から、どの４バンクをアクティブにするかを決定する。ここでは、(ＳＤＲＡＭ１，Ｂａｎｋ０，Ｒｏｗ０），(ＳＤＲＡＭ１，Ｂａｎｋ１，Ｒｏｗ０），(ＳＤＲＡＭ１，Ｂａｎｋ２，Ｒｏｗ１），(ＳＤＲＡＭ１，Ｂａｎｋ３，Ｒｏｗ１）をそれぞれアクティブにする。そして、アクティブロウアドレス記憶部２０７を参照して現在のアクティブバンクを調べ、プリチャージコマンド/アクティブコマンドを発行する必要があるか否かを調べる。ここでは、発行は不要であるものとする。
（ステップ４）
２次元アドレス生成部２０４は図形パラメータレジスタ２０３を参照し、転送開始座標、フレーム番号および描画データ情報から、ＳＤＲＡＭ上で書き込みを開始するアドレスを算出し、算出したバンクＢａｎｋ、ロウアドレスＲｏｗ、およびカラムアドレスＣｏｌをアドレス及び制御信号出力部２０８に出力する。
（ステップ５）
制御器２０５は、図２４（ｂ）に示すような、ＳＤＲＡＭ１に対する制御信号を生成するための状態遷移を開始する。例えば、サイクルＴ１において、アドレス及び制御信号出力部２０８にアクティブコマンドの生成を指示する。
（ステップ６）
アドレス及び制御信号出力部２０８は、まず２次元アドレス生成部２０４から出力されたロウアドレスＲｏｗから、ＳＤＲＡＭ１またはＳＤＲＡＭ２のいずれに書き込むかを判別し、その判別結果からチップセレクト信号ＣＳ１，ＣＳ２を生成する。また、２次元アドレス生成部２０４から出力されたバンクＢａｎｋおよびロウアドレスＲｏｗから、(ＳＤＲＡＭ１，Ｂａｎｋ０，Ｒｏｗ０）をアクティブにするためのアクティブコマンド（制御信号ＲＡＳ，ＣＡＳ，ＷＥ）を出力する。
（ステップ７）
続いて、発行インターバル制約ｔＲＲＤに従い、サイクルＴ３において、(ＳＤＲＡＭ１，Ｂａｎｋ１，Ｒｏｗ０）をアクティブにするためのアクティブコマンドを出力する。
（ステップ８）
サイクルＴ４のタイミングでは、サイクルＴ１に対して発行インターバル制約ｔＲＲＤを満たしているので、リードコマンドを発行することが可能となる。そこで、(ＳＤＲＡＭ１，Ｂａｎｋ０，Ｒｏｗ０）のリードコマンドを出力する。
（ステップ９）
続いて、サイクルＴ５，Ｔ７において、(ＳＤＲＡＭ１，Ｂａｎｋ２，Ｒｏｗ１），(ＳＤＲＡＭ１，Ｂａｎｋ３，Ｒｏｗ１）をアクティブにするためのアクティブコマンドを、それぞれ出力する。
（ステップ１０）
サイクルＴ１２において、(ＳＤＲＡＭ１，Ｂａｎｋ１，Ｒｏｗ０）のリードコマンドを出力する。以下、(ＳＤＲＡＭ１，Ｂａｎｋ２，Ｒｏｗ１），(ＳＤＲＡＭ１，Ｂａｎｋ３、Ｒｏｗ１）にアクセスが移ったとき、同様にリードコマンドを出力する。
（ステップ１１）
サイクルＳ１，Ｓ３において、(ＳＤＲＡＭ１，Ｂａｎｋ０）のプリチャージコマンド、(ＳＤＲＡＭ１，Ｂａｎｋ０，Ｒｏｗ２)のアクティブコマンドを、それぞれ発行する。
（ステップ１２）
サイクルＳ５において、(ＳＤＲＡＭ１，Ｂａｎｋ０，Ｒｏｗ２）のリードコマンドを発行する。
このように、ＳＤＲＡＭのバースト転送機能により、リード動作を行いながら、プリチャージコマンドとアクティブコマンドを重畳して発行できる。したがって、この処理では、バンク境界へのアクセスの際にオーバーヘッドは生じない。
（２）線分データ書き込みの場合（図２５）
図２５に示すように、２個の線分データ（線分１，２）を連続して書き込む動作について説明する。
サイクルＴ１，Ｔ３において、(ＳＤＲＡＭ１，Ｂａｎｋ０，Ｒｏｗ０），(ＳＤＲＡＭ１，Ｂａｎｋ３，Ｒｏｗ０）をそれぞれアクティブにする。アクティブにする動作については、上述の表示処理において説明したとおりである。
そして、サイクルＴ４〜Ｔ８において、(ＳＤＲＡＭ１，Ｂａｎｋ０，Ｒｏｗ０）の描画ブロック内に線分１の線分データを書き込む。また、サイクルＴ９〜Ｔ１５において、(ＳＤＲＡＭ１，Ｂａｎｋ３，Ｒｏｗ０）の描画ブロック内に線分２の線分データを書き込む。この場合、書き込むカラムアドレスは連続していないので、各データごとにカラムアドレスを出力しなければならない。
上述した構成と動作によって、次のような効果が得られる。
（１）フレームバッファ領域を水平方向に読み出すとき、オーバーヘッドが生じない。この結果、表示処理時のアクセス時間が削減される。
（２）ここでは説明は省略するが、サイズが比較的大きい矩形データを書き込むとき、ＳＤＲＡＭのバースト転送機能を利用することによって、水平方向の読み出し動作と同様にパイプラインアクセスが可能となるため、やはりオーバーヘッドは生じない。
（３）短い線分データや小さい矩形を書き込むとき、同一ロウアドレス内に収まる確率が高くなり、この結果、一個の描画データを書き込む間、オーバーヘッドが生じない。
すなわち、上述した構成と動作によって、従来の、フレームバッファ領域へのアクセスのバンド幅の増大という問題は、ある程度解決される。
特開２００２−２４４９２０号公報 特開平７−２４８９６３号公報 特開平８−５０５７３号公報
しかしながら、従来の技術では、処理によっては、ＤＲＡＭのアクセスの際に多大なオーバーヘッドが生じる場合がある、という問題が残っており、上述の問題の解決手段としては、未だ不十分であった。
図２６はフレームバッファ領域に横幅２ワード分、縦３ラインの矩形（矩形１，矩形２）を描画する動作を示している。図２６（ａ）に示すように、矩形１は、４個の描画ブロック（ＳＤＲＡＭ１，Ｂａｎｋ０，Ｒｏｗ０），（ＳＤＲＡＭ１，Ｂａｎｋ１，Ｒｏｗ０），（ＳＤＲＡＭ１，Ｂａｎｋ２，Ｒｏｗ０），（ＳＤＲＡＭ１，Ｂａｎｋ３，Ｒｏｗ０）に跨っており、矩形２は、４個の描画ブロック（ＳＤＲＡＭ１，Ｂａｎｋ１，Ｒｏｗ１），（ＳＤＲＡＭ１，Ｂａｎｋ２，Ｒｏｗ２），（ＳＤＲＡＭ１，Ｂａｎｋ３，Ｒｏｗ４），（ＳＤＲＡＭ１，Ｂａｎｋ０，Ｒｏｗ５）に跨っている。
図２６（ｂ）に示すように、矩形１と矩形２を連続して書き込む場合、Ｔ１〜Ｔ２４の計２４サイクルもかかっている。この場合、オーバーヘッドが発生する原因の１つは、矩形の横幅が短いためライトコマンドを毎サイクル連続して発行する必要があるが、プリチャージコマンドとアクティブコマンドをライトコマンドと重畳して発行することができないことにある。
図２７はフレームバッファ領域に垂直方向に線分データ（線分３）を書き込む動作を示している。図２７（ａ）に示すように、線分３は、３個の描画ブロック（ＳＤＲＡＭ１，Ｂａｎｋ０，Ｒｏｗ０），（ＳＤＲＡＭ１，Ｂａｎｋ２，Ｒｏｗ０），（ＳＤＲＡＭ１，Ｂａｎｋ０，ＲＯＷ３）に跨っている。
図２７（ｂ）に示すように、例えばサイクルＳ３，Ｓ５のように、データが書き込めないサイクルが生じる。この場合、オーバーヘッドが発生する原因の１つは、図２６の場合と同様に、ライトコマンドを毎サイクル連続して発行する必要があるが、プリチャージコマンドとアクティブコマンドをライトコマンドと重畳して発行することができないことにある。
また、従来例では、図２０の構成からも分かるように、ＳＤＲＡＭの容量を増加させるべくＳＤＲＡＭを複数個接続する場合、チップセレクト信号以外の信号線は、全てのＳＤＲＡＭで共用するようにしていた。このため、リフレッシュ動作は全てのＳＤＲＡＭに対して同時に行わざるを得ず、このリフレッシュ動作の間は、各ＳＤＲＡＭに対してリード動作やライト動作を行うことができなかった。また、処理データの量は益々増大する傾向にあり、これに伴ってＳＤＲＡＭの容量も増加しており、したがって、ＳＤＲＡＭのアクセスバンド幅の中でリフレッシュ時間も大きくなっている。
前記の問題に鑑み、本発明は、バースト転送機能を有するＤＲＡＭをフレームバッファ領域として用いてグラフィックス処理を行うＤＲＡＭ制御において、例えば、描画ブロックを跨る処理や複数のフレームバッファ領域を利用する処理の際に、オーバーヘッドを減らし、ＤＲＡＭのアクセスに要するサイクル数を従来よりも削減することを課題とする。
前記の課題を解決するために、第１の発明は、ＤＲＡＭ制御装置として、バースト転送機能を有し、かつ、所定のサイクル数のコマンドの発行インターバル制約を有する複数のＤＲＡＭと、２次元配置された複数の描画ブロックからなるフレームバッファ領域を前記複数のＤＲＡＭに割り付けており、グラフィックス処理に応じて前記複数のＤＲＡＭをアクセスするインターフェース部とを備え、前記インターフェース部は、前記フレームバッファ領域の少なくとも一部について、隣り合う前記描画ブロックに異なる前記ＤＲＡＭを割り付けており、異なる前記ＤＲＡＭが割り付けられた、隣り合う前記描画ブロックに跨る処理を行う際に、アクティブコマンドを各ＤＲＡＭに対して、交互にまたは同時に、発行し、かつ、前記複数のＤＲＡＭに対し個別にバースト転送を停止させる信号を出力するバースト転送制御部を備えているものである。
この発明によると、描画ブロック境界付近の矩形書き込みのような、隣り合う描画ブロックに跨る処理を行う際に、これら隣り合う描画ブロックに異なるＤＲＡＭが割り付けられているとき、アクティブコマンドを各ＤＲＡＭに対して交互にまたは同時に発行することによって、発行インターバル制約に起因するコマンド発行待ちサイクルを減らすことができる。しかも、バースト転送制御部が、バースト転送を停止させる信号をＤＲＡＭに対して個別に出力するので、描画ブロックの境界を越えたとき、前の描画ブロックに割り付けられたＤＲＡＭの書き込みまたは読み出しを的確に止めることができ、バースト転送を止めるためのサイクルを必要としない。これにより、描画ブロックを跨る際のオーバーヘッドを減らすことができ、従来よりも少ないサイクル数でＤＲＡＭのアクセスを実行することができる。
そして、前記第１の発明において、前記複数のＤＲＡＭは、第１および第２のＤＲＡＭを含み、前記インターフェース部は、前記フレームバッファ領域の各描画ブロックに、市松模様状に、前記第１および第２のＤＲＡＭを割り付けているのが好ましい。
また、前記第１の発明において、前記インターフェース部は、前記複数のＤＲＡＭに対し、個別に、バンク選択信号およびアドレス信号を出力するアドレス制御部を備えているのが好ましい。
さらに、前記インターフェース部は、前記フレームバッファ領域の少なくとも一部について、隣り合う前記描画ブロックに、異なる前記ＤＲＡＭにおけるロウアドレスが同一または連続する領域をそれぞれ割り付けており、前記アドレス制御部は、前記アドレス信号の第０ビットをＤＲＡＭ毎に個別に出力し、残りのビットは各ＤＲＡＭに共通に出力するのが好ましい。
また、前記第１の発明において、前記インターフェース部は、前記複数のＤＲＡＭに対し、個別に、制御コマンドを発行可能に構成されたコマンド制御部を備えているのが好ましい。
さらに、前記コマンド制御部は、前記複数のＤＲＡＭのうちの一のＤＲＡＭに対してリードまたはライトコマンドを発行するサイクルにおいて、他のＤＲＡＭにプリチャージコマンドを発行可能に構成されているのが好ましい。さらに、前記コマンド制御部は、プリチャージコマンドを発行するとともに、プリチャージ信号を出力可能に構成されているのが好ましい。
また、前記第１の発明において、前記インターフェース部は、前記複数のＤＲＡＭに対し、個別に、リードデータの有効・無効を制御するリード制御部を備えているのが好ましい。
また、第２の発明は、ＤＲＡＭ制御装置として、バースト転送機能を有する複数のＤＲＡＭと、２次元配置された複数の描画ブロックからなる複数のフレームバッファ領域を、それぞれ、前記複数のＤＲＡＭのいずれかに割り付けておき、グラフィックス処理に応じて、前記複数のＤＲＡＭをアクセスするインターフェース部とを備え、前記インターフェース部は、前記複数のフレームバッファ領域にそれぞれ異なる前記ＤＲＡＭを割り付けており、かつ、前記複数のＤＲＡＭに対し、個別に、バースト転送を停止させる信号を出力するバースト転送制御部を備えているものである。
この発明によると、複数のフレームバッファ領域を利用する処理を行う際に、これら複数のフレームバッファ領域に異なるＤＲＡＭが割り付けられているため、例えばアクティブコマンドを各ＤＲＡＭに対して交互に発行することによって、発行インターバル制約に起因するコマンド発行待ちサイクルを減らすことができる。しかも、バースト転送制御部が、バースト転送を停止させる信号をＤＲＡＭに対して個別に出力するので、フレームバッファ領域が切り替わるとき、前のフレームバッファ領域に割り付けられたＤＲＡＭの書き込みまたは読み出しを的確に止めることができ、バースト転送を止めるためのサイクルを必要としない。これにより、複数のフレームバッファ領域を利用する際のオーバーヘッドを減らすことができ、従来よりも少ないサイクル数でＤＲＡＭのアクセスを実行することができる。
第３の発明は、前記第１の発明に係るＤＲＡＭ制御装置における制御方法として、隣り合い、かつ、前記複数のＤＲＡＭが含む第１および第２のＤＲＡＭがそれぞれ割り付けられた，第１および第２の描画ブロックにまたがるグラフィック処理の命令を、前記インターフェース部が受けるステップと、前記インターフェース部が、前記命令に応じて、前記第１のＤＲＡＭに対し、前記第１の描画ブロックに対応する領域のバースト書き込みまたは読み出しを指示するステップと、前記インターフェース部が、前記命令に応じて、前記第２のＤＲＡＭに対し、前記第２の描画ブロックに対応する領域のバースト書き込みまたは読み出しを指示するとともに、前記バースト転送制御部が、前記第１のＤＲＡＭに対し、バースト転送を停止させる信号を出力するステップとを備えたものである。
第４の発明は、前記第２の発明に係るＤＲＡＭ制御装置における制御方法として、前記複数のＤＲＡＭが含む第１および第２のＤＲＡＭにそれぞれ割り付けられた第１および第２のフレームバッファ領域を利用するグラフィック処理の命令を、前記インターフェース部が受けるステップと、前記インターフェース部が、前記命令に応じて、前記第１のＤＲＡＭに対し、前記第１のフレームバッファ領域における処理対象部分のバースト書き込みまたは読み出しを指示するステップと、前記インターフェース部が、前記命令に応じて、前記第２のＤＲＡＭに対し、前記第２のフレームバッファ領域における処理対象部分のバースト書き込みまたは読み出しを指示するとともに、前記バースト転送制御部が、前記第１のＤＲＡＭに対し、バースト転送を停止させる信号を出力するステップとを備えたものである。
以上のように本発明によると、描画ブロックを跨る処理や、複数のフレームバッファ領域を利用する処理の際に、ＤＲＡＭのアクセスに要するサイクル数を従来よりも削減することができる。
以下、本発明の実施形態について、図面を参照しながら説明する。なお、以下の各実施形態では、バースト転送機能を有するＤＲＡＭとして、４個のバンクを有するＳＤＲＡＭ（Synchronous DRAM）を想定する。また、コマンドの発行インターバル制約（ｔＲＲＤ）は、２サイクル以上とする。なお、このような想定はあくまでも実施形態の説明のための便宜上のものであり、他の構成であっても、本発明は同様に実現可能であることはいうまでもない。
（第１の実施形態）
図１は本発明の第１の実施形態に係るＤＲＡＭ制御装置の概略構成を示す図である。図１において、第１のＳＤＲＡＭ１Ａ（ＳＤＲＡＭ１）および第２のＳＤＲＡＭ１Ｂ（ＳＤＲＡＭ２）は、マイクロプロセッサ２と接続されている。マイクロプロセッサ２内部に設けられたインターフェース部２０は、第１および第２のＳＤＲＡＭ１Ａ，１Ｂにフレームバッファ領域を割り付けており、描画や表示などのグラフィックス処理に応じて、第１および第２のＳＤＲＡＭ１Ａ，１Ｂをアクセスする。
図２は図１におけるインターフェース部２０の構成を示すブロック図である。図２では、図２１に示す従来の構成と共通の要素については同一の符号を付しており、ここでは詳細な説明を省略する。２１はＣＳ（チップセレクト信号）変換器、２２はＣＫＥ（クロックイネーブル信号）制御器である。バースト転送制御部としてのＣＫＥ制御器２２は、第１および第２のＳＤＲＡＭ１Ａ，１Ｂに対し、個別に、第１および第２のクロックイネーブル信号ＣＫＥ１，ＣＫＥ２をそれぞれ出力する。
図３は本実施形態におけるフレームバッファ領域のアドレスマッピングの一例である。フレームバッファ領域は２次元配置された複数の描画ブロックＢＬから構成されている。そして図３の例では、各描画ブロックには、第１および第２のＳＤＲＡＭ１Ａ，１Ｂ（ＳＤＲＡＭ１，２）が市松模様状に、交互に割り付けられている。このような割付によって、隣り合う描画ブロックには互いに異なるＳＤＲＡＭがマッピングされている。
ここで、図１および図２のＤＲＡＭ制御装置の動作について、図４に示すような矩形１および矩形２を連続して書き込む場合を例にとって、図５のタイミングチャートを参照して説明する。
まず、矩形１の書き込みのために、サイクルＴ１，Ｔ２，Ｔ３，Ｔ４においてそれぞれ、アクティブコマンドを発行する。すなわち、矩形１が跨る４個の描画ブロックのアドレス（ＳＤＲＡＭ１，Ｂａｎｋ０，Ｒｏｗ０），（ＳＤＲＡＭ２，Ｂａｎｋ１，Ｒｏｗ０），（ＳＤＲＡＭ１，Ｂａｎｋ３，Ｒｏｗ０），（ＳＤＲＡＭ２，Ｂａｎｋ２，Ｒｏｗ０）をそれぞれアクティブにする。ＣＳ変換器２１はアドレス及び制御信号出力部２０８から出力されたチップセレクト信号ＣＳ１，ＣＳ２を受け、信号ＣＳ１はサイクルＴ１，Ｔ３においてアクティブになるように、信号ＣＳ２はサイクルＴ２，Ｔ４においてアクティブになるように、変換して出力する。
このように、ＳＤＲＡＭ１とＳＤＲＡＭ２とを交互にアクティブにすることによって、コマンドの発行インターバル制約ｔＲＲＤを満たしつつ、アクティブコマンドの発行間隔を小さくすることができる。
サイクルＴ５〜Ｔ１０におけるライトコマンドの出力については、すでに示した図２６（ｂ）と同様であるが、本実施形態では、図３のようにフレームバッファ領域のアドレスマッピングをとっているため、ＣＳ変換器２１は、サイクルＴ５，Ｔ７，Ｔ１０において信号ＣＳ１をアクティブにし、サイクルＴ６，Ｔ８，Ｔ９において信号ＣＳ２をアクティブにする。
ただし、図３のようなマッピングにおいて上述した書き込み動作を行う場合、例えばサイクルＴ５においてＳＤＲＡＭ１に対してライトコマンドを発行すると、サイクルＴ６でもＳＤＲＡＭ１へのバースト書き込みが継続される。このため、サイクルＴ６においてＳＤＲＡＭ２に書き込むデータが、ＳＤＲＡＭ１にも書き込まれてしまう。
この問題を回避するために、本実施形態では、第１および第２のＳＤＲＡＭ１Ａ，１Ｂに対して、個別に、バースト転送を停止させることができるようにしている。すなわち、ＣＫＥ制御器２２は、第１のクロックイネーブル信号ＣＫＥ１をサイクルＴ６においてアクティブにして、第１のＳＤＲＡＭ１Ａのバースト書き込みを停止させる。サイクルＴ８，Ｔ９においても同様に、第１のクロックイネーブル信号ＣＫＥ１をアクティブにする。またＣＫＥ制御器２２は、サイクルＴ７，Ｔ１０において、第２のクロックイネーブル信号ＣＫＥ２をアクティブにして、第２のＳＤＲＡＭ１Ｂのバースト書き込みを停止させる。
次に、サイクルＴ１１において、ＳＤＲＡＭ１とＳＤＲＡＭ２の両方に対して、全バンクのプリチャージコマンドを出力する。続いて、矩形２の描画データの書き込みを行う。矩形２の描画データの書き込みは、矩形１の描画データの書き込みと同様であるので、ここでは詳細な説明を省略する。
この結果、本実施形態によると、図５に示すように、矩形１と矩形２を連続して書き込むために要するサイクル数は、Ｔ１〜Ｔ２の２２サイクルで済み、図２６に示す従来例に比べて、アクセスサイクルを２サイクル削減することができる。なお、読み出し動作においても、同様の効果が得られる。
すなわち、本実施形態によると、隣り合う描画ブロックに跨る処理を行う際に、これら隣り合う描画ブロックに異なるＤＲＡＭが割り付けられているため、発行インターバル制約に起因するコマンド発行待ちサイクルを減らすことができる。しかも、クロックイネーブル信号によって、各ＤＲＡＭの書き込みまたは読み出しを的確に止めることができるので、バースト転送を止めるためのサイクルを必要としない。したがって、描画ブロックを跨る際のオーバーヘッドを減らすことができ、従来よりも少ないサイクル数でＤＲＡＭのアクセスを実行することができる。
図６および図７は本実施形態の変形例に係る構成を示す図である。図６および図７の例では、インターフェース部２０Ａは、第１および第２のＳＤＲＡＭ １Ａ，１Ｂに対して個別に、ＤＱＭ信号ＤＱＭ１，ＤＱＭ２を出力するバースト転送制御部としてのＤＱＭ制御器５１を備えている。そして図８のタイミングチャートに示すように、ＳＤＲＡＭ１に書き込んでいる期間はＳＤＲＡＭ２の書き込みデータをマスクするように、また、ＳＤＲＡＭ２に書き込んでいる期間はＳＤＲＡＭ１の書き込みデータをマスクするように、ＤＱＭ信号ＤＱＭ１，ＤＱＭ２を制御する。これにより、上述の実施形態と同様の効果が得られる。
また、本実施形態では、第１および第２のＳＤＲＡＭ１Ａ，１Ｂにおいてデータ線を共用しているため、描画データの読み出しを行う際には、ＤＱＭ信号によるＳＤＲＡＭからのデータ出力の制御が必要となる。すなわち、リード制御部としてのＤＱＭ制御器５１は、第１および第２のＳＤＲＡＭ１Ａ，１Ｂに対し、個別に、リードデータの有効・無効を制御する。
図６および図７の構成において、第１のＳＤＲＡＭ１Ａからデータを読み出す場合は、信号ＣＫＥ２をアクティブにするとともに、リード制御部としてのＤＱＭ制御器５１から第２のＳＤＲＡＭ１Ｂに出力する信号ＤＱＭ２を非アクティブにして、第２のＳＤＲＡＭ１Ｂからのデータ出力をハイインピーダンスの状態にする。この制御により、共用しているデータ線上のデータの衝突を回避することができる。第２のＳＤＲＡＭ１Ｂからデータを読み出す場合も、同様に、信号ＤＱＭ１を非アクティブにして、第１のＳＤＲＡＭ１Ａからのデータ出力をハイインピーダンスの状態にする。
なお、本実施形態では、図３のように、フレームバッファ領域のアドレスマッピングを市松模様状に行うものとしたが、本発明はこれに限られるものではなく、隣り合う描画ブロックに異なるＤＲＡＭが割り付けてある場合には、同様の効果が得られる。また、フレームバッファ領域の全体でなくその一部について、隣り合う描画ブロックに異なるＤＲＡＭが割り付けてある場合であっても、その部分に矩形を書き込む処理などを行う場合には、同様の効果が得られる。
なお、本実施形態では、２個のＳＤＲＡＭを用いた構成を例にとって説明したが、ＳＤＲＡＭの個数はこれに限られるものではない。例えば、ＳＤＲＡＭを４個用いる構成の場合には、例えば図９に示すようにフレームバッファ領域のアドレスマッピングを行えばよい。
（第２の実施形態）
図１０は本発明の第２の実施形態に係るＤＲＡＭ制御装置の概略構成を示す図、図１１は図１０におけるインターフェース部２０Ｂの構成を示すブロック図である。図１０および図１１では、図１および図２と共通の要素については同一の符号を付しており、ここでは詳細な説明を省略する。図１１において、ＢＡ（バンク選択信号）制御器８１は、第１および第２のＳＤＲＡＭ１Ａ，１Ｂに対し、個別に、第１および第２のバンク選択信号ＢＡ１，ＢＡ２をそれぞれ出力する。また、ＡＳ（アドレス選択信号）制御器８２は、アドレス及び制御信号出力部２０８から出力されたアドレスの第０ビットを受けて、第１および第２のＳＤＲＡＭ１Ａ，１Ｂに対し、個別に、第１および第２のアドレス選択信号ＡＳ１，ＡＳ２をそれぞれ出力する。なお、アドレスの第０ビット以外は、第１および第２のＳＤＲＡＭ１Ａ，１Ｂに対して、共通に与えられる。ＢＡ制御器８１およびＡＳ制御器８２によって、本発明のアドレス制御部が構成されている。
本実施形態におけるフレームバッファ領域のアドレスマッピングは、第１の実施形態と同様に、図３のようになされているものとする。
図１０および図１１のＤＲＡＭ制御装置の動作について、図４に示すような矩形１および矩形３を連続して書き込む場合を例にとって、図１２のタイミングチャートを参照して説明する。
まず、図１２の例では、アクティブコマンドの発行の仕方が図５とは異なっている。すなわち、矩形１の書き込みのために、サイクルＴ１，Ｔ３においてそれぞれ、第１および第２のＳＤＲＡＭ １Ａ，１Ｂの両方にアクティブコマンドを発行する。これにより、（ＳＤＲＡＭ１，Ｂａｎｋ０，Ｒｏｗ０），（ＳＤＲＡＭ２，Ｂａｎｋ１，Ｒｏｗ０），（ＳＤＲＡＭ１，Ｂａｎｋ３，Ｒｏｗ０），（ＳＤＲＡＭ２，Ｂａｎｋ２，Ｒｏｗ０）のアドレスをそれぞれアクティブにする。これとともに、チップセレクト信号ＣＳ１，ＣＳ２も、サイクルＴ１，Ｔ３において、両方ともアクティブにする。
続いて、矩形３の描画データ書き込みについて説明する。矩形３は（ＳＤＲＡＭ２，Ｂａｎｋ１，Ｒｏｗ０），（ＳＤＲＡＭ１，Ｂａｎｋ２，Ｒｏｗ１），（ＳＤＲＡＭ１，Ｂａｎｋ３，Ｒｏｗ０），（ＳＤＲＡＭ２，Ｂａｎｋ０，Ｒｏｗ１）の４個の描画ブロックにまたがっている。
したがって、サイクルＴ１２におけるアクティブコマンドでは、（ＳＤＲＡＭ２，Ｂａｎｋ１，Ｒｏｗ０），（ＳＤＲＡＭ１，Ｂａｎｋ２，Ｒｏｗ１）の２個のアドレスをアクティブにするために、第１のバンク選択信号ＢＡ１としてバンク１を指定する信号、第２のバンク選択信号ＢＡ２としてバンク２を指定する信号、第１のアドレス選択信号ＡＳ１として“０”、第２のアドレス選択信号ＡＳ２として“１”を出力する。サイクルＴ１４におけるアクティブコマンドも同様である。
このように、第１および第２のＳＤＲＡＭ１Ａ，１Ｂに対し、個別に、バンク選択信号ＢＡ１，ＢＡ２およびアドレス選択信号ＡＳ１，ＡＳ２を出力することによって、異なるＳＤＲＡＭの、異なるバンクおよび異なるロウアドレスを、同一サイクルにおいてアクティブにすることができる。
なお、サイクルＴ４〜Ｔ９，Ｔ１５〜Ｔ２０のライトコマンドを出力している期間は、アドレス選択信号ＡＳ１，ＡＳ２として、アドレス及び制御信号出力部２０８から出力されたアドレスの第０ビットをそのまま出力する。
この結果、本実施形態によると、図１２に示すように、矩形１と矩形３を連続して書き込むために要するサイクル数はＴ１〜Ｔ２０の２０サイクルで済み、従来例に比べて、アクセスサイクルを４サイクル削減することができる。
なお、本実施形態でも、２個のＳＤＲＡＭを用いた構成を例にとって説明したが、ＳＤＲＡＭの個数はこれに限られるものではなく、バンク選択信号やアドレス信号を、各ＳＤＲＡＭに対して個別に出力するようにすればよい。そして、例えば４個のＳＤＲＡＭを用いて図９のようにフレームバッファ領域をマッピングした場合、４個のＳＤＲＡＭにまたがる矩形の書き込み動作の際に、１個のサイクルにおいて、各ＳＤＲＡＭの４個のバンクのロウアドレスをアクティブにすることができるので、更にサイクル数を削減することができる。
なお、バンクやロウアドレスのマッピングは、図３や図９に示すものに限られるものではない。
なお、本実施形態では、アドレスの第０ビットをアドレス選択信号として個々のＳＤＲＡＭに出力するものとしたが、第０ビットに限らず、複数ビットのアドレス選択信号を個々のＳＤＲＡＭに出力するようにしてもよい。例えば、アドレスデータの最下位２ビットをアドレス選択信号として各ＳＤＲＡＭに個別に出力するように構成した場合には、図４の矩形２についても、２回のアクティブコマンド発行によって、４個の描画ブロックをアクティブにすることができる。
また、図１３に示すように、複数のフレームバッファ領域ＦＬＢ１，ＦＬＢ２を、互いに異なるＳＤＲＡＭ １Ａ，１Ｂにそれぞれマッピングした場合であっても、第１および第２の実施形態と同様の効果が得られる。このマッピングは、１枚のフレームの描画データを複数のフレームバッファ領域に書き込み、読み出しの際には、複数のフレームバッファ領域から交互に描画データを読み出して、マイクロプロセッサ２において合成するシステムに用いられる。
この場合、フレームバッファ領域ＦＬＢ１，ＦＬＢ２の共通の描画ブロックは、異なるＳＤＲＡＭにマッピングされている。このため、第１の実施形態と同様にして、その共通の描画ブロックをアクティブにする際のコマンド発行待ちサイクルを減らすことができる。また、フレームバッファ領域が切り替わるとき、前のフレームバッファ領域に割り付けられたＤＲＡＭの書き込みまたは読み出しを的確に止めることができ、バースト転送を止めるためのサイクルを必要としない。これにより、複数のフレームバッファ領域を利用する際のオーバーヘッドを減らすことができ、従来よりも少ないサイクル数でＤＲＡＭのアクセスを実行することができる。
また、第２の実施形態と同様にして、その共通の描画ブロックを同一サイクルにおいてアクティブにできるので、アクティブコマンド発行サイクル数を削減できる。
（第３の実施形態）
図１４は本発明の第３の実施形態に係るＤＲＡＭ制御装置の概略構成を示す図、図１５は図１４におけるインターフェース部２０Ｃの構成を示すブロック図である。図１４および図１５では、図１および図２、または図１０および図１１と共通の要素については同一の符号を付しており、ここでは詳細な説明を省略する。
図１５において、コマンド制御部としての制御信号制御器１１１は、アドレス及び制御信号出力部２０８から出力されたＲＡＳ信号、ＣＡＳ信号及びＷＥ信号を受け、第１および第２のＳＤＲＡＭ１Ａ，１Ｂに対し、個別にコマンドを発行するために、制御信号ＲＡＳ１，ＣＡＳ１，ＷＥ１、および制御信号ＲＡＳ２，ＣＡＳ２，ＷＥ２をそれぞれ出力する。
本実施形態におけるフレームバッファ領域のアドレスマッピングは、第１の実施形態と同様に、図３のようになされているものとする。
図１４および図１５のＤＲＡＭ制御装置の動作について、図４に示すような線分１を書き込む場合を例にとって、図１６のタイミングチャートを参照して説明する。
図１６に示すとおり、本実施形態では、（ＳＤＲＡＭ２，Ｂａｎｋ２，Ｒｏｗ０）の部分から（ＳＤＲＡＭ１，Ｂａｎｋ０，Ｒｏｗ３）の部分に遷る際に、サイクルＳ２において、ＳＤＲＡＭ１に対してプリチャージコマンドを発行するとともに、ＳＤＲＡＭ２にライトコマンドを発行する。これにより、アクセスに要するサイクル数を削減することができる。
すなわち、第１のＳＤＲＡＭ１Ａと第２のＳＤＲＡＭ１Ｂとに対して、個別にコマンドを発行可能に構成することによって、同一サイクルにおいて、互いに異なるコマンドを発行することができる。これにより、バースト転送機能が有効に働かない、図４の線分１のようなデータの書き込みにおいても、アクセスのオーバーヘッドを削減できる。
さらに、あるＳＤＲＡＭをアクセスしている間に、他のＳＤＲＡＭに対するクロックイネーブル信号をアサートしておくようにしてもよい。これにより、ＳＤＲＡＭの消費電力を削減することができる。
なお、本実施形態では、図３のアドレスマッピングを用いたが、これ以外でも例えば、図１７のように、水平方向に同じＳＤＲＡＭを用いるマッピングを採用した場合でも、同様の効果が得られる。バンクやロウアドレスのマッピングは、図３や図１７に限られるものではない。
（第４の実施形態）
図１８は本発明の第４の実施形態に係るＤＲＡＭ制御装置の概略構成を示す図、図１９は図１８におけるインターフェース部２０Ｄの構成を示すブロック図である。図１８および図１９では、図１および図２、または図１４および図１５と共通の要素については同一の符号を付しており、ここでは詳細な説明を省略する。
図１９において、ＰＲＥ（プリチャージ信号）制御器１４１は、アドレス及び制御信号出力部２０８から出力されたプリチャージ信号を受ける。ここで、プリチャージ信号とは、ＳＤＲＡＭにプリチャージコマンドを発行するときに、全バンクを一度にプリチャージすることを指示するものである。そして、プリチャージ信号の出力対象となるＳＤＲＡＭの情報を制御器２０５から入力し、そのＤＲＡＭに対して、プリチャージ信号ＰＲＥ１，ＰＲＥ２を出力する。制御信号制御器１１１およびＰＲＥ制御器１４１によって、本発明におけるコマンド制御部が構成されている。
ここでは、図１３のように、複数のフレームバッファ領域ＦＬＢ１，ＦＬＢ２がＳＤＲＡＭ１Ａ，１Ｂにそれぞれマッピングされているものとする。
本実施形態の特徴は、矩形１の書き込み動作中に、ＳＤＲＡＭ１Ｂをリフレッシュする点にある。すなわち、図１８および図１９の構成では、第１のＳＤＲＡＭ１Ａに対して信号ＲＡＳ１，ＣＡＳ１，ＷＥ１が出力可能であり、第２のＳＤＲＡＭ１Ｂには信号ＲＡＳ２，ＣＡＳ２，ＷＥ２が出力可能である。したがって、第１のＳＤＲＡＭ１Ａに対して矩形１のデータを書き込んでいる間に、第２のＳＤＲＡＭ１Ｂをプリチャージ及びリフレッシュすることが可能である。リフレッシュを行う前には、リフレッシュを行うＳＤＲＡＭの全バンクをプリチャージしなければならないが、このプリチャージコマンドの出力とともに、プリチャージ信号制御器１４１からプリチャージ信号を出力する。
本実施形態によると、あるＳＤＲＡＭをアクセスしている間に、別のＳＤＲＡＭをリフレッシュすることができるので、リフレッシュに要する時間を削減できる。
本発明では、フレームバッファ領域をＤＲＡＭに割り付けてグラフィック処理を実行する場合に、ＤＲＡＭのアクセス時間が短縮可能となるので、グラフィックス処理装置の低コスト化とともに、処理の高速化が実現できる。
本発明の第１の実施形態に係るＤＲＡＭ制御装置の概略構成である。 図１におけるインターフェース部の構成を示すブロック図である。 フレームバッファ領域のアドレスマッピングの一例である。 図３におけるグラフィックス処理の例を示す図である。 図１および図２の構成の動作を示すタイミングチャートである。 第１の実施形態の変形例に係るＤＲＡＭ制御装置の概略構成である。 図６におけるインターフェース部の構成を示すブロック図である。 図６および図７の構成の動作を示すタイミングチャートである。 ４個のＤＲＡＭを用いたアドレスマッピングの一例である。 本発明の第２の実施形態に係るＤＲＡＭ制御装置の概略構成を示す図である。 図１０におけるインターフェース部の構成を示すブロック図である。 図１０および図１１の構成の動作を示すタイミングチャートである。 複数のフレームバッファ領域を異なるＤＲＡＭにマッピングした例である。 本発明の第３の実施形態に係るＤＲＡＭ制御装置の概略構成を示す図である。 図１４におけるインターフェース部の構成を示すブロック図である。 図１４および図１５の構成の動作を示すタイミングチャートである。 フレームバッファ領域のアドレスマッピングの他の例である。 本発明の第４の実施形態に係るＤＲＡＭ制御装置の概略構成を示す図である。 図１８におけるインターフェース部の構成を示すブロック図である。 従来のＤＲＡＭ制御装置の概略構成図である。 図２０におけるインターフェース部の内部構成を示す図である。 従来のフレームバッファ領域のアドレスマッピングの例である。 １個の描画ブロックにおけるアドレスマッピングの詳細を示す図である。 従来の構成において、表示処理を行う場合の動作を示す図である。 従来の構成において、線分データを書き込む動作を示す図である。 従来の構成において、描画ブロックを跨る矩形を連続して描画する動作を示す図である。 従来の構成において、垂直方向に線分データを書き込む動作を示す図である。
符号の説明
１Ａ 第１のＳＤＲＡＭ（バースト転送機能を有するＤＲＡＭ）
１Ｂ 第２のＳＤＲＡＭ（バースト転送機能を有するＤＲＡＭ）
２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ インターフェース部
２１ ＣＳ変換器
２２ ＣＫＥ制御器（バースト転送制御部）
５１ ＤＱＭ制御器（リード制御部）
８１ ＢＡ制御器
８２ ＡＳ制御器
１１１ 制御信号制御部（コマンド制御部）
１４１ ＰＲＥ制御器

Claims (11)

  1. バースト転送機能を有し、かつ、所定のサイクル数のコマンドの発行インターバル制約を有する複数のＤＲＡＭと、
    ２次元配置された複数の描画ブロックからなるフレームバッファ領域を前記複数のＤＲＡＭに割り付けており、グラフィックス処理に応じて、前記複数のＤＲＡＭをアクセスするインターフェース部とを備え、
    前記インターフェース部は、
    前記フレームバッファ領域の少なくとも一部について、隣り合う前記描画ブロックに、異なる前記ＤＲＡＭを割り付けており、
    異なる前記ＤＲＡＭが割り付けられた、隣り合う前記描画ブロックに跨る処理を行う際に、アクティブコマンドを各ＤＲＡＭに対して、交互にまたは同時に、発行し、かつ、
    前記複数のＤＲＡＭに対し、個別に、バースト転送を停止させる信号を出力するバースト転送制御部を備えている
    ことを特徴とするＤＲＡＭ制御装置。
  2. 請求項１において、
    前記複数のＤＲＡＭは、第１および第２のＤＲＡＭを含み、
    前記インターフェース部は、
    前記フレームバッファ領域の各描画ブロックに、市松模様状に、前記第１および第２のＤＲＡＭを割り付けている
    ことを特徴とするＤＲＡＭ制御装置。
  3. 請求項１において、
    前記インターフェース部は、
    前記複数のＤＲＡＭに対し、個別に、バンク選択信号およびアドレス信号を出力するアドレス制御部を備えている
    ことを特徴とするＤＲＡＭ制御装置。
  4. 請求項３において、
    前記インターフェース部は、
    前記フレームバッファ領域の少なくとも一部について、隣り合う前記描画ブロックに、異なる前記ＤＲＡＭにおけるロウアドレスが同一または連続する領域を、それぞれ割り付けており、
    前記アドレス制御部は、前記アドレス信号の第０ビットをＤＲＡＭ毎に個別に出力し、残りのビットは各ＤＲＡＭに共通に出力するものである
    ことを特徴とするＤＲＡＭ制御装置。
  5. 請求項１において、
    前記インターフェース部は、
    前記複数のＤＲＡＭに対し、個別に、制御コマンドを発行可能に構成されたコマンド制御部を備えている
    ことを特徴とするＤＲＡＭ制御装置。
  6. 請求項５において、
    前記コマンド制御部は、前記複数のＤＲＡＭのうちの一のＤＲＡＭに対してリードまたはライトコマンドを発行するサイクルにおいて、他のＤＲＡＭにプリチャージコマンドを発行可能に構成されている
    ことを特徴とするＤＲＡＭ制御装置。
  7. 請求項６において、
    前記コマンド制御部は、プリチャージコマンドを発行するとともに、プリチャージ信号を出力可能に構成されている
    ことを特徴とするＤＲＡＭ制御装置。
  8. 請求項１において、
    前記インターフェース部は、
    前記複数のＤＲＡＭに対し、個別に、リードデータの有効・無効を制御するリード制御部を備えた
    ことを特徴とするＤＲＡＭ制御装置。
  9. バースト転送機能を有する複数のＤＲＡＭと、
    ２次元配置された複数の描画ブロックからなる複数のフレームバッファ領域を、それぞれ、前記複数のＤＲＡＭのいずれかに割り付けておき、グラフィックス処理に応じて、前記複数のＤＲＡＭをアクセスするインターフェース部とを備え、
    前記インターフェース部は、
    前記複数のフレームバッファ領域に、それぞれ、異なる前記ＤＲＡＭを割り付けており、かつ、
    前記複数のＤＲＡＭに対し、個別に、バースト転送を停止させる信号を出力するバースト転送制御部を備えている
    ことを特徴とするＤＲＡＭ制御装置。
  10. 請求項１記載のＤＲＡＭ制御装置における制御方法であって、
    隣り合い、かつ、前記複数のＤＲＡＭが含む第１および第２のＤＲＡＭがそれぞれ割り付けられた，第１および第２の描画ブロックにまたがるグラフィック処理の命令を、前記インターフェース部が受けるステップと、
    前記インターフェース部が、前記命令に応じて、前記第１のＤＲＡＭに対し、前記第１の描画ブロックに対応する領域のバースト書き込みまたは読み出しを指示するステップと、
    前記インターフェース部が、前記命令に応じて、前記第２のＤＲＡＭに対し、前記第２の描画ブロックに対応する領域のバースト書き込みまたは読み出しを指示するとともに、前記バースト転送制御部が、前記第１のＤＲＡＭに対し、バースト転送を停止させる信号を出力するステップとを備えた
    ことを特徴とするＤＲＡＭ制御方法。
  11. 請求項９記載のＤＲＡＭ制御装置における制御方法であって、
    前記複数のＤＲＡＭが含む第１および第２のＤＲＡＭにそれぞれ割り付けられた第１および第２のフレームバッファ領域を利用するグラフィック処理の命令を、前記インターフェース部が受けるステップと、
    前記インターフェース部が、前記命令に応じて、前記第１のＤＲＡＭに対し、前記第１のフレームバッファ領域における処理対象部分のバースト書き込みまたは読み出しを指示するステップと、
    前記インターフェース部が、前記命令に応じて、前記第２のＤＲＡＭに対し、前記第２のフレームバッファ領域における処理対象部分のバースト書き込みまたは読み出しを指示するとともに、前記バースト転送制御部が、前記第１のＤＲＡＭに対し、バースト転送を停止させる信号を出力するステップとを備えた
    ことを特徴とするＤＲＡＭ制御方法。
JP2004002275A 2004-01-07 2004-01-07 Ｄｒａｍ制御装置およびｄｒａｍ制御方法 Expired - Lifetime JP4069078B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004002275A JP4069078B2 (ja) 2004-01-07 2004-01-07 Ｄｒａｍ制御装置およびｄｒａｍ制御方法
CNB2004101036596A CN100353348C (zh) 2004-01-07 2004-12-24 Dram控制装置以及dram控制方法
CNA2007101863198A CN101159129A (zh) 2004-01-07 2004-12-24 Dram控制装置以及dram控制方法
US11/023,570 US7562184B2 (en) 2004-01-07 2004-12-29 DRAM controller for graphics processing operable to enable/disable burst transfer
US12/484,673 US20090254700A1 (en) 2004-01-07 2009-06-15 Dram controller for graphics processing operable to enable/disable burst transfer
US13/049,293 US20110167211A1 (en) 2004-01-07 2011-03-16 Dram controller for video signal processing operable to enable/disable burst transfer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004002275A JP4069078B2 (ja) 2004-01-07 2004-01-07 Ｄｒａｍ制御装置およびｄｒａｍ制御方法

Publications (2)

Publication Number Publication Date
JP2005196485A JP2005196485A (ja) 2005-07-21
JP4069078B2 true JP4069078B2 (ja) 2008-03-26

Family

ID=34737114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004002275A Expired - Lifetime JP4069078B2 (ja) 2004-01-07 2004-01-07 Ｄｒａｍ制御装置およびｄｒａｍ制御方法

Country Status (3)

Country Link
US (3) US7562184B2 (ja)
JP (1) JP4069078B2 (ja)
CN (2) CN101159129A (ja)

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9400589B1 (en) 2002-05-30 2016-07-26 Consumerinfo.Com, Inc. Circular rotational interface for display of consumer credit information
US9710852B1 (en) 2002-05-30 2017-07-18 Consumerinfo.Com, Inc. Credit report timeline user interface
US8346593B2 (en) 2004-06-30 2013-01-01 Experian Marketing Solutions, Inc. System, method, and software for prediction of attitudinal and message responsiveness
US8732004B1 (en) 2004-09-22 2014-05-20 Experian Information Solutions, Inc. Automated analysis of data to generate prospect notifications based on trigger events
US20080033852A1 (en) * 2005-10-24 2008-02-07 Megdal Myles G Computer-based modeling of spending behaviors of entities
US9201819B2 (en) * 2005-12-26 2015-12-01 Socionext Inc. Command processing apparatus, method and integrated circuit apparatus
US7711636B2 (en) 2006-03-10 2010-05-04 Experian Information Solutions, Inc. Systems and methods for analyzing data
US8036979B1 (en) 2006-10-05 2011-10-11 Experian Information Solutions, Inc. System and method for generating a finance attribute from tradeline data
US7657569B1 (en) 2006-11-28 2010-02-02 Lower My Bills, Inc. System and method of removing duplicate leads
US7778885B1 (en) 2006-12-04 2010-08-17 Lower My Bills, Inc. System and method of enhancing leads
US8606666B1 (en) 2007-01-31 2013-12-10 Experian Information Solutions, Inc. System and method for providing an aggregation tool
US8606626B1 (en) 2007-01-31 2013-12-10 Experian Information Solutions, Inc. Systems and methods for providing a direct marketing campaign planning environment
US8285656B1 (en) 2007-03-30 2012-10-09 Consumerinfo.Com, Inc. Systems and methods for data verification
US9690820B1 (en) 2007-09-27 2017-06-27 Experian Information Solutions, Inc. Database system for triggering event notifications based on updates to database records
US9990674B1 (en) 2007-12-14 2018-06-05 Consumerinfo.Com, Inc. Card registry systems and methods
US8127986B1 (en) 2007-12-14 2012-03-06 Consumerinfo.Com, Inc. Card registry systems and methods
JP2009146307A (ja) * 2007-12-17 2009-07-02 Seiko Epson Corp データ処理装置およびデータ転送装置
FR2925206B1 (fr) * 2007-12-18 2015-05-29 Thales Sa Dispositif d'affichage et procede d'optimisation de la bande passante memoire
CN102016809A (zh) * 2008-04-22 2011-04-13 松下电器产业株式会社 存储器控制装置、存储器系统、半导体集成电路和存储器控制方法
US10373198B1 (en) 2008-06-13 2019-08-06 Lmb Mortgage Services, Inc. System and method of generating existing customer leads
US8312033B1 (en) 2008-06-26 2012-11-13 Experian Marketing Solutions, Inc. Systems and methods for providing an integrated identifier
US8063910B2 (en) * 2008-07-08 2011-11-22 Seiko Epson Corporation Double-buffering of video data
US7991689B1 (en) 2008-07-23 2011-08-02 Experian Information Solutions, Inc. Systems and methods for detecting bust out fraud using credit data
US9256904B1 (en) 2008-08-14 2016-02-09 Experian Information Solutions, Inc. Multi-bureau credit file freeze and unfreeze
US20100325333A1 (en) * 2008-10-14 2010-12-23 Texas Instruments Incorporated Method Allowing Processor with Fewer Pins to Use SDRAM
US8060424B2 (en) 2008-11-05 2011-11-15 Consumerinfo.Com, Inc. On-line method and system for monitoring and reporting unused available credit
WO2010065290A2 (en) * 2008-12-03 2010-06-10 Rambus Inc. Memory system with command filtering
WO2010132492A2 (en) 2009-05-11 2010-11-18 Experian Marketing Solutions, Inc. Systems and methods for providing anonymized user profile data
US8098539B2 (en) * 2009-08-26 2012-01-17 Qualcomm Incorporated Hybrid single and dual channel DDR interface scheme by interleaving address/control signals during dual channel operation
US9652802B1 (en) 2010-03-24 2017-05-16 Consumerinfo.Com, Inc. Indirect monitoring and reporting of a user's credit data
US10453093B1 (en) 2010-04-30 2019-10-22 Lmb Mortgage Services, Inc. System and method of optimizing matching of leads
US8392689B1 (en) * 2010-05-24 2013-03-05 Western Digital Technologies, Inc. Address optimized buffer transfer requests
US8422315B2 (en) * 2010-07-06 2013-04-16 Winbond Electronics Corp. Memory chips and memory devices using the same
US9152727B1 (en) 2010-08-23 2015-10-06 Experian Marketing Solutions, Inc. Systems and methods for processing consumer information for targeted marketing applications
US8930262B1 (en) 2010-11-02 2015-01-06 Experian Technology Ltd. Systems and methods of assisted strategy design
US8782217B1 (en) 2010-11-10 2014-07-15 Safetyweb, Inc. Online identity management
US9147042B1 (en) 2010-11-22 2015-09-29 Experian Information Solutions, Inc. Systems and methods for data verification
EP2676197B1 (en) 2011-02-18 2018-11-28 CSidentity Corporation System and methods for identifying compromised personally identifiable information on the internet
CN102804150B (zh) 2011-03-16 2016-01-20 松下电器产业株式会社 数据处理装置、数据处理方法及数据共享系统
US9558519B1 (en) 2011-04-29 2017-01-31 Consumerinfo.Com, Inc. Exposing reporting cycle information
US9607336B1 (en) 2011-06-16 2017-03-28 Consumerinfo.Com, Inc. Providing credit inquiry alerts
US9483606B1 (en) 2011-07-08 2016-11-01 Consumerinfo.Com, Inc. Lifescore
US9106691B1 (en) 2011-09-16 2015-08-11 Consumerinfo.Com, Inc. Systems and methods of identity protection and management
US8738516B1 (en) 2011-10-13 2014-05-27 Consumerinfo.Com, Inc. Debt services candidate locator
US11030562B1 (en) 2011-10-31 2021-06-08 Consumerinfo.Com, Inc. Pre-data breach monitoring
US9853959B1 (en) 2012-05-07 2017-12-26 Consumerinfo.Com, Inc. Storage and maintenance of personal data
JP6062714B2 (ja) * 2012-10-31 2017-01-18 キヤノン株式会社 メモリ制御装置、メモリ制御方法およびプログラム
US9654541B1 (en) 2012-11-12 2017-05-16 Consumerinfo.Com, Inc. Aggregating user web browsing data
US9916621B1 (en) 2012-11-30 2018-03-13 Consumerinfo.Com, Inc. Presentation of credit score factors
US10255598B1 (en) 2012-12-06 2019-04-09 Consumerinfo.Com, Inc. Credit card account data extraction
US9697263B1 (en) 2013-03-04 2017-07-04 Experian Information Solutions, Inc. Consumer data request fulfillment system
US8812387B1 (en) 2013-03-14 2014-08-19 Csidentity Corporation System and method for identifying related credit inquiries
US10102570B1 (en) 2013-03-14 2018-10-16 Consumerinfo.Com, Inc. Account vulnerability alerts
US9870589B1 (en) 2013-03-14 2018-01-16 Consumerinfo.Com, Inc. Credit utilization tracking and reporting
US9406085B1 (en) 2013-03-14 2016-08-02 Consumerinfo.Com, Inc. System and methods for credit dispute processing, resolution, and reporting
US9633322B1 (en) 2013-03-15 2017-04-25 Consumerinfo.Com, Inc. Adjustment of knowledge-based authentication
US10664936B2 (en) 2013-03-15 2020-05-26 Csidentity Corporation Authentication systems and methods for on-demand products
US10685398B1 (en) 2013-04-23 2020-06-16 Consumerinfo.Com, Inc. Presenting credit score information
US9721147B1 (en) 2013-05-23 2017-08-01 Consumerinfo.Com, Inc. Digital identity
US9773533B2 (en) * 2013-06-06 2017-09-26 Etron Technology, Inc. Memory with low current consumption and method for reducing current consumption of a memory
US9443268B1 (en) 2013-08-16 2016-09-13 Consumerinfo.Com, Inc. Bill payment and reporting
KR20150051021A (ko) * 2013-11-01 2015-05-11 에스케이하이닉스 주식회사 반도체 집적회로
US10325314B1 (en) 2013-11-15 2019-06-18 Consumerinfo.Com, Inc. Payment reporting systems
US10102536B1 (en) 2013-11-15 2018-10-16 Experian Information Solutions, Inc. Micro-geographic aggregation system
US9477737B1 (en) 2013-11-20 2016-10-25 Consumerinfo.Com, Inc. Systems and user interfaces for dynamic access of multiple remote databases and synchronization of data based on user rules
US9529851B1 (en) 2013-12-02 2016-12-27 Experian Information Solutions, Inc. Server architecture for electronic data quality processing
US9881656B2 (en) 2014-01-09 2018-01-30 Qualcomm Incorporated Dynamic random access memory (DRAM) backchannel communication systems and methods
US10262362B1 (en) 2014-02-14 2019-04-16 Experian Information Solutions, Inc. Automatic generation of code for attributes
USD759690S1 (en) 2014-03-25 2016-06-21 Consumerinfo.Com, Inc. Display screen or portion thereof with graphical user interface
USD759689S1 (en) 2014-03-25 2016-06-21 Consumerinfo.Com, Inc. Display screen or portion thereof with graphical user interface
USD760256S1 (en) 2014-03-25 2016-06-28 Consumerinfo.Com, Inc. Display screen or portion thereof with graphical user interface
US9892457B1 (en) 2014-04-16 2018-02-13 Consumerinfo.Com, Inc. Providing credit data in search results
US10373240B1 (en) 2014-04-25 2019-08-06 Csidentity Corporation Systems, methods and computer-program products for eligibility verification
US9576030B1 (en) 2014-05-07 2017-02-21 Consumerinfo.Com, Inc. Keeping up with the joneses
US11257117B1 (en) 2014-06-25 2022-02-22 Experian Information Solutions, Inc. Mobile device sighting location analytics and profiling system
US10339527B1 (en) 2014-10-31 2019-07-02 Experian Information Solutions, Inc. System and architecture for electronic fraud detection
US10242019B1 (en) 2014-12-19 2019-03-26 Experian Information Solutions, Inc. User behavior segmentation using latent topic detection
US11151468B1 (en) 2015-07-02 2021-10-19 Experian Information Solutions, Inc. Behavior analysis using distributed representations of event data
US9767309B1 (en) 2015-11-23 2017-09-19 Experian Information Solutions, Inc. Access control system for implementing access restrictions of regulated database records while identifying and providing indicators of regulated database records matching validation criteria
US10757154B1 (en) 2015-11-24 2020-08-25 Experian Information Solutions, Inc. Real-time event-based notification system
WO2018039377A1 (en) 2016-08-24 2018-03-01 Experian Information Solutions, Inc. Disambiguation and authentication of device users
CN106547719A (zh) * 2016-09-26 2017-03-29 中国电子科技集团公司第二十九研究所 一种系统通信和控制处理同步方法
WO2018144612A1 (en) 2017-01-31 2018-08-09 Experian Information Solutions, Inc. Massive scale heterogeneous data ingestion and user resolution
US10735183B1 (en) 2017-06-30 2020-08-04 Experian Information Solutions, Inc. Symmetric encryption for private smart contracts among multiple parties in a private peer-to-peer network
US10699028B1 (en) 2017-09-28 2020-06-30 Csidentity Corporation Identity security architecture systems and methods
US10896472B1 (en) 2017-11-14 2021-01-19 Csidentity Corporation Security and identity verification system and architecture
US10911234B2 (en) 2018-06-22 2021-02-02 Experian Information Solutions, Inc. System and method for a token gateway environment
US20200074541A1 (en) 2018-09-05 2020-03-05 Consumerinfo.Com, Inc. Generation of data structures based on categories of matched data items
US10963434B1 (en) 2018-09-07 2021-03-30 Experian Information Solutions, Inc. Data architecture for supporting multiple search models
US11315179B1 (en) 2018-11-16 2022-04-26 Consumerinfo.Com, Inc. Methods and apparatuses for customized card recommendations
US11620403B2 (en) 2019-01-11 2023-04-04 Experian Information Solutions, Inc. Systems and methods for secure data aggregation and computation
US11238656B1 (en) 2019-02-22 2022-02-01 Consumerinfo.Com, Inc. System and method for an augmented reality experience via an artificial intelligence bot
TWI692759B (zh) * 2019-05-15 2020-05-01 瑞昱半導體股份有限公司 同時存取第一動態隨機存取記憶體與第二動態隨機存取記憶體的方法及相關的記憶體控制器
US11941065B1 (en) 2019-09-13 2024-03-26 Experian Information Solutions, Inc. Single identifier platform for storing entity data
US11682041B1 (en) 2020-01-13 2023-06-20 Experian Marketing Solutions, Llc Systems and methods of a tracking analytics platform
US11880377B1 (en) 2021-03-26 2024-01-23 Experian Information Solutions, Inc. Systems and methods for entity resolution

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS628238A (ja) 1985-07-03 1987-01-16 Ricoh Co Ltd メモリ格納方式
JPH03248243A (ja) * 1990-02-26 1991-11-06 Nec Corp 情報処理装置
JPH0850573A (ja) 1994-08-04 1996-02-20 Hitachi Ltd マイクロコンピュータ
JPH07248963A (ja) 1994-03-08 1995-09-26 Nec Corp Ｄｒａｍ制御装置
JP3106872B2 (ja) * 1994-09-02 2000-11-06 株式会社日立製作所 画像処理プロセッサ及びそれを用いたデータ処理システム
US5745739A (en) * 1996-02-08 1998-04-28 Industrial Technology Research Institute Virtual coordinate to linear physical memory address converter for computer graphics system
CN1217083A (zh) * 1996-03-21 1999-05-19 株式会社日立制作所 Dram内装数据处理器件
US5877780A (en) * 1996-08-08 1999-03-02 Lu; Hsuehchung Shelton Semiconductor chip having multiple independent memory sections, at least one of which includes simultaneously accessible arrays
KR100253564B1 (ko) * 1997-04-25 2000-05-01 김영환 고속 동작용 싱크로노스 디램
JP3976927B2 (ja) * 1999-01-25 2007-09-19 キヤノン株式会社 バス制御装置
DE19917092A1 (de) * 1999-04-15 2000-10-26 Sp3D Chip Design Gmbh Verfahren zur Rasterisierung eines Graphikgrundelements
JP2000315173A (ja) 1999-04-30 2000-11-14 Matsushita Electric Ind Co Ltd メモリ制御装置
US6734862B1 (en) * 2000-06-14 2004-05-11 Intel Corporation Memory controller hub
US6697907B1 (en) * 2000-06-30 2004-02-24 Micron Technology, Inc. Hardware initialization of a synchronous memory
JP2002244920A (ja) * 2001-02-15 2002-08-30 Oki Electric Ind Co Ltd Ｄｒａｍインターフェース回路
US7379069B2 (en) * 2001-02-15 2008-05-27 Sony Corporation Checkerboard buffer using two-dimensional buffer pages
JP2003114825A (ja) 2001-10-04 2003-04-18 Hitachi Ltd メモリ制御方法、その制御方法を用いたメモリ制御回路、及びそのメモリ制御回路を搭載する集積回路
US6965980B2 (en) * 2002-02-14 2005-11-15 Sony Corporation Multi-sequence burst accessing for SDRAM
US7190368B2 (en) * 2002-11-27 2007-03-13 Lsi Logic Corporation Method and/or apparatus for video data storage

Also Published As

Publication number Publication date
US20050152211A1 (en) 2005-07-14
US20090254700A1 (en) 2009-10-08
CN101159129A (zh) 2008-04-09
US7562184B2 (en) 2009-07-14
JP2005196485A (ja) 2005-07-21
US20110167211A1 (en) 2011-07-07
CN1637731A (zh) 2005-07-13
CN100353348C (zh) 2007-12-05

Similar Documents

Publication Publication Date Title
JP4069078B2 (ja) Ｄｒａｍ制御装置およびｄｒａｍ制御方法
EP1990804B1 (en) Memory device, memory controller and memory system
EP2061036A1 (en) Memory device, memory controller and memory system
EP1936628A1 (en) Memory device, memory controller and memory system
KR20020013785A (ko) 반도체기억장치
JP2002063069A (ja) メモリ制御装置、データ処理システム及び半導体装置
US6314048B1 (en) Semiconductor memory device for fast access
JP2016218721A (ja) メモリ制御回路およびメモリ制御方法
JP4744777B2 (ja) 分割されたセルアレーを有する半導体メモリ装置及びこの装置のメモリセルアクセス方法
JP2007087375A (ja) メモリ制御システムおよびメモリ制御回路
US5802581A (en) SDRAM memory controller with multiple arbitration points during a memory cycle
KR20000035296A (ko) 반도체 기억장치
JPWO2009125572A1 (ja) メモリ制御回路及びメモリ制御方法
US20070030535A1 (en) Data scan system and data scan method using ddr
JPH09106669A (ja) シンクロナスｄｒａｍと半導体記憶装置
KR100541366B1 (ko) 고속 데이터 억세스를 위한 디램
JPH10144073A (ja) シンクロナスｄｒａｍのアクセス機構
US7447830B2 (en) Information processing system and memory controller for controlling operation of memories
US20030097519A1 (en) Memory subsystem
JP4936489B2 (ja) 半導体装置
JPH05151771A (ja) フレームメモリ装置
JPH09106372A (ja) メモリアクセス装置及びメモリアクセス方法
JP2001350462A (ja) メモリアクセス方法及びその実施装置
JP2019185447A (ja) メモリコントローラ、画像処理装置及びデータ転送方法
JPH11328950A (ja) 半導体メモリおよびメモリシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4069078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140118

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term