JPH09106372A

JPH09106372A - メモリアクセス装置及びメモリアクセス方法

Info

Publication number: JPH09106372A
Application number: JP28802095A
Authority: JP
Inventors: Tomohiko Suemitsu; 智彦末光; Toru Okatsu; 徹大勝; Katsuhiro Miura; 克宏三浦
Original assignee: Namco Ltd
Current assignee: Namco Ltd
Priority date: 1995-10-09
Filing date: 1995-10-09
Publication date: 1997-04-22

Abstract

(57)【要約】【課題】アドレス発生部とメモリ制御部の独立性を高
めたままで、メモリアクセスの効率化を高めること。【解決手段】メモリ制御部３０は、アドレス発生部２
０から入力されるアクセスアドレスを蓄積し、蓄積され
たアクセスアドレスを監視する監視部３２と、監視結果
に基づいてメモリ１０へアクセスするメモリアクセス部
３４を有する。アドレス発生部２０は、所与の条件が満
たされた場合に、メモリ制御部３０に対してメモリへの
アクセス開始を勧告するアクセス開始勧告部２２を有す
る。所与の条件は、アドレスが不連続となる場合、ＣＰ
Ｕからのアクセスがあった場合等に満たされる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＤＲＡＭ等のメモ
リへアクセスするためのメモリアクセス装置及びメモリ
アクセス方法に関する。

【０００２】

【背景技術及び発明が解決しようとする課題】従来のＤ
ＲＡＭ等のメモリでは、リードアクセス・ライトアクセ
スの動作は、１サイクル１アクセスの形態で行われてい
た。リードアクセスを例にとれば、図１０に示すよう
に、アドレス発生部９００からアクセスアドレスａ１、
ａ２が出力される。アクセスアドレスを受け取ったメモ
リ制御部９０２は、メモリ９０４からデータを読み出す
ための各種の信号を生成し、これらをメモリ９０４に出
力する。そして図１０に示すように、第１サイクルでは
アドレスａ１に対応したデータＤ１が読み出され、第２
サイクルではアドレスａ２に対応したデータＤ２が読み
出される。即ち２つのデータを読み出すために２つのサ
イクルを起動する必要があった。しかしながら、ＤＲＡ
Ｍ等では周知のように１サイクルの期間は長く、このた
め、このような形態のメモリを用いたのではメモリアク
セスの高速化を図ることができなかった。

【０００３】一方、一部のＤＲＡＭ等では、ページモー
ド、ニブルモード、高速ページモード等の各種の高速モ
ードが用意されている。しかしながら、これらのモード
を画像処理等において有効利用するためには、アドレス
発生部９００、メモリ制御部９０２の双方を、これらの
モードの各々に合わせて特化して設計しなければなら
ず、これは開発期間の長期化、開発コストの上昇等の問
題を招いていた。

【０００４】本発明は、以上のような課題を解決するた
めになされたものであり、その目的とするところは、ア
ドレス発生部とメモリ制御部の独立性を高めたまま、メ
モリに用意された各種のモードを有効利用できメモリア
クセスの効率化を高めることができるメモリアクセス装
置及びメモリアクセス方法を提供することにある。

【０００５】

【課題を解決するための手段】前記課題を解決するため
に、本発明は、所与のメモリへのアクセス制御を行うメ
モリ制御手段と、該メモリ制御手段に供給するアクセス
アドレスを発生するアドレス発生手段とを用いるメモリ
アクセス装置であって、前記メモリ制御手段は、前記ア
ドレス発生手段から入力されるアクセスアドレスを蓄積
すると共に蓄積された該アクセスアドレスを監視する手
段と、該監視結果に基づいてメモリへアクセスする手段
とを含み、前記アドレス発生手段は、所与の条件が満た
された場合に、前記メモリ制御手段に対してメモリへの
アクセス開始を勧告する手段を含むことを特徴とする。

【０００６】本発明では、蓄積されたアクセスアドレス
の監視結果に基づいてメモリへのアクセスが行われる。
従って、蓄積されたアクセスアドレスの値・並び等によ
っては、メモリへのアクセスが停滞等する可能性があ
る。しかしこのアクセスの停滞は、アドレス発生手段や
それに接続されるＣＰＵ等に不具合を生じさせる場合が
ある。そこで、このような場合に、アクセス開始勧告を
行うことで、上記不具合を解消でき、メモリアクセスの
高速化が期待できる。またアドレス発生手段は、所与の
条件が満たされる場合にアクセス開始勧告を行えばよい
だけであり、メモリ、メモリ制御手段の構成等を意識す
る必要性があまりない。このため、アドレス発生手段と
メモリ制御手段の独立性を高めることができ、開発期間
・開発コストの低減等を期待できる。

【０００７】この場合、本発明では、供給するアクセス
アドレスが不連続となる場合を条件として、前記アクセ
ス開始勧告を行うことが望ましい。アクセスアドレスが
不連続となる場合には、バーストモード等の高速モード
を利用できない可能性が高い。従って、このような場合
にアクセス開始勧告を行えば、メモリ制御手段が無駄な
待ち状態に入ることが防止され、システム全体としての
処理の高速化が期待できる。なおアクセスアドレスが不
連続となる場合の例としては、例えばポリゴン等の図形
の書き込み時において、スキャンラインが他のスキャン
ラインに変化する場合、また表示用の読み出し時におい
て、Ｈ−Ｂｌａｎｋ、Ｖ−Ｂｌａｎｋに入る場合等が考
えられる。

【０００８】また本発明では、前記メモリに画像の描画
情報を書き込み、画像を構成する各図形の最終ピクセル
の描画を条件として、前記アクセス開始勧告を行うよう
にしてもよい。最終ピクセルの描画後は、アドレスが不
連続になったり、空き時間が生じたりする場合が多い。
従って、このような場合にアクセス開始勧告を行えば、
処理の高速化が期待できる。

【０００９】また本発明では、メモリからのリードデー
タを一時的に蓄積する一時蓄積手段を設け、前記一時蓄
積手段の空き容量と、未着のリードアクセス命令により
読み出されるデータの容量との大小関係を条件として、
前記アクセス開始勧告を行うようにしてもよい。例えば
一時蓄積手段の空き容量が、未着のリードアクセス命令
により読み出されるデータ容量よりも大きくなると、デ
ータ損失等の事態が生じる可能性がある。従って、空き
容量とデータ容量との大小関係によっては、次のアクセ
ス命令を発行できず、メモリアクセスが停滞等する可能
性がある。このような場合にアクセス開始勧告を行え
ば、メモリ制御手段が未着のデータについてのアクセス
を開始するため、一時蓄積手段の空き容量が満たされ
る。これにより、それ以降の処理が実行されるため、一
時蓄積手段に蓄えられたデータがシステムに読み出さ
れ、この結果、次のアクセスの開始が可能となり、これ
ら不具合が解消される。なお、アクセス開始勧告を行う
タイミングは種々様々であり、例えば空き容量がデータ
容量を超える前に、アクセス開始勧告を行ってもよい。

【００１０】また本発明では、アクセス命令を発行して
から所与の期間経過後までに応答を要求するデバイスか
らのアクセス命令の発行を条件として、前記アクセス開
始勧告を行うようにすることが望ましい。例えば、一部
のＣＰＵ等のデバイスでは、１又は複数のアクセス命令
に対する結果がデバイスに戻されないと、次のサイクル
に進めない場合がある。従って、このような場合にアク
セス開始勧告を行えば、メモリ制御手段が例えば即座に
アクセスを実行し、データを返答する。この結果、次の
サイクルへの移行が可能となり、処理の高速化が期待で
きる。

【００１１】また本発明では、蓄積されたアクセスアド
レスの関係に応じて、バーストモードによりメモリに対
してアクセスを行うことが望ましい。バーストモードを
利用すれば、高速なメモリアクセスが実現される。一
方、バーストモードを利用すると、このモードを有効に
使用するために、メモリ制御手段は、一時的に、アドレ
ス発生手段からの次のアクセスを待つ状態に入り、メモ
リアクセスが停滞する可能性が高い。しかしながら、こ
のような場合でも、アクセス開始勧告を行えば、上記待
ち状態を解除でき、システム全体としての処理の高速化
が期待できる。

【００１２】また本発明では、バーストモードによるア
クセス中に前記アクセス開始勧告がなされた場合に、該
バーストモードによるアクセスの終了後に、該アクセス
開始勧告に対応した処理を行うようにしてもよい。バー
ストモードによるアクセス中にアクセス開始勧告があっ
た場合に、該勧告に係るアクセスを即座に開始すること
なく、実行中のバーストアクセスが終了するまで待つこ
とで、処理の高速化が期待できる。

【００１３】また本発明では、アクセス開始勧告の数を
カウントする手段を設け、前記アクセス開始勧告数のカ
ウント値に応じて、メモリに対してアクセスを行うよう
にしてもよい。このように、勧告数を用いる手法によれ
ば、例えば複数のアクセスチャネルが存在する場合に、
各アクセスチャネルからのアクセスの開始勧告数の大小
等によって、アクセスチャネル間の優先順位を容易に決
定等できるため、アクセスチャネルのアービトレーショ
ン等をスムーズに行うことが可能となる。

【００１４】また本発明では、複数のアクセスチャネル
の中の１のアクセスチャネルによるアクセスと他のアク
セスチャネルによるアクセスが、複数のバンクの中の同
一の１のバンクに対するものであった場合に、前記１の
アクセスチャネルによるアクセスが前記１のバンクから
他のバンクに切り替わった後に、前記アクセス開始勧告
に対応した処理を行うことが望ましい。例えば内部イン
ターリブ構成等のメモリを用いる場合には、他のバンク
に切り替わった際に１のバンクのプリチャージ動作等を
行うことで、１のバンクに切り替わった後に即座にアク
セスを開始することが可能となる。従って、このような
メモリを用いた場合等に、本発明によればメモリアクセ
スの高速化が期待できる。なお、メモリの持つバンク数
は３以上であってもよい。

【００１５】

【発明の実施の形態】次に本発明の好適な実施形態につ
いて図面を用いて説明する。なお以下では、本発明に係
るメモリアクセス装置を画像処理に適用すると共に、ア
クセスするメモリとしてＳＤＲＡＭ（シンクロナスＤＲ
ＡＭ）又はＳＧ−ＲＡＭ（シンクロナス・グラフィック
ＲＡＭ）を用いた場合を主に例にとり説明する。

【００１６】１．全体構成図１に本実施例のブロック図の一例を示す。本実施例で
は、アドレス発生部２０とメモリ制御部３０とを用い
て、メモリ（ＳＤＲＡＭ）１０に対するアクセスを行
う。アドレス発生部２０はＣＰＵ等に接続される。ポリ
ゴンによる画像処理を例にとれば、ＣＰＵ等から入力さ
れる頂点情報等に基づいて、ポリゴン内のピクセル座標
及び該ピクセルに係る描画情報がアドレス発生部２０に
より求められる。そして上記ピクセル座標、描画情報
が、各々、アクセスアドレス、データとしてメモリ制御
部３０に出力される。

【００１７】メモリ制御部３０内の監視部３２は、アド
レス発生部２０からのアクセスアドレスａ０、ａ１、ａ
２・・をＦＩＦＯ等の蓄積手段により蓄積すると共に、
蓄積されたアクセスアドレスの値・並び等を監視する。
そしてメモリアクセス部３４は、この監視結果に基づい
てメモリ１０へのアクセスを行う。このアクセスは、メ
モリアドレス、データ、制御信号等を用いて行われる。

【００１８】図２（Ａ）に、ＳＤＲＡＭを用いた場合の
メモリアクセスのタイミングチャートの一例を示す。図
２（Ａ）において、アクティブコマンドＡＣＴＡ（バン
クＢの場合はＡＣＴＢ）は、図２（Ｂ）に示す従来のＤ
ＲＡＭのＲＡＳの立ち下がりに相当する。このＡＣＴＡ
によりロウアドレスＲＡａ（ＲＢｂ）がクロックに同期
してメモリ１０に書き込まれる。リードコマンドＲＥＤ
Ａ（ＲＥＤＢ）は、図２（Ｂ）に示す従来のＤＲＡＭの
ＣＡＳの立ち下がりに相当する。このリードコマンドに
よりカラムアドレスＣＡａ（ＣＢｂ）が書き込まれる。
またプリチャージコマンドＰＲＥＡ（ＰＲＥＢ）は、従
来のプリチャージに相当し、これによりプリチャージ動
作が開始される。ローアドレスとカラムアドレスが書き
込まれると、メモリ（ＳＤＲＡＭ）１０は、例えば１ク
ロック後から、データＤＡａ１〜ＤＡａ４（ＤＢｂ１〜
ＤＢｂ４）を順次出力する。

【００１９】ＳＤＲＡＭにおいてはバーストモードと呼
ばれる動作モードがサポートされており、一番目のアド
レスを入力することにより、クロックに同期して、連続
したアドレスのデータを順次入出力できるようになって
いる。またＳＤＲＡＭにおいては、メモリが２バンク
（Ａバンク、Ｂバンク）構成となっており、いわゆるイ
ンターリーブと呼ばれる動作をメモリ内部で実現でき
る。そして独立したアドレス空間を有するバンクＡ、バ
ンクＢを独立に動作させることで、プリチャージ時間等
に起因するアクセス遅延を軽減できる。

【００２０】本実施例では、ＳＤＲＡＭの特徴であるバ
ーストモード等を有効利用するために、アクセスアドレ
スを蓄積し監視する監視部３２を設けている。そして蓄
積したアドレスから、バーストモード等を用いたアクセ
スが可能と判断した場合には、それらのモードを使用し
てアクセスを行う。例えば蓄積したアドレスがａ１、ａ
２、ａ３、ａ４、ａ５、ａ６、ａ７、ａ８である場合に
は、バースト長８でのバーストアクセスを行う。また蓄
積したアドレスが例えばａ１、ａ２、ａ３、ａ５、ａ
６、ａ７、ａ８であり、ａ４がない場合には、バースト
モードで読み出しを行うと共に、アドレスａ４により読
み出された不要データを、ＳＤＲＡＭのデータマスク機
能等を用いてオミットすればよい。以上のようにバース
トモード等のモードを上手く利用すれば、メモリアクセ
スの高速化が期待できる。

【００２１】しかしながら、このような手法を用いた場
合、以下のような不具合が生じる可能性が考えられる。
例えば図３（Ａ）に示すように、メモリ制御部３０にア
クセスアドレスａ１〜ａ３が入力された場合を考える。
この時、メモリ制御部３０は、次に発行されるアクセス
アドレスの如何によってはバーストモード等を用いて高
速にアクセスできることを想定して、待ち状態に入る場
合がある。アクセスアドレスａ４〜ａ８がアドレス発生
部２０により発行されるのを待って、バースト長８のバ
ーストモードによりａ１〜ａ８のアクセスをした方が、
処理を高速化できる可能性があるからである。このため
メモリ制御部３０は、次のアクセスアドレスが来るまで
バーストアクセスの可能性を捨てきれず、アドレス発生
部２０が次のアクセスアドレスを発行しない限り、アク
セスがいつまでも開始しないといった事態が生じる。例
えば図３（Ａ）では、異なるバンクＢへのアクセス要求
（メモリアドレスｂ１〜ｂ７）が来ているのにも関わら
ず、このアクセス要求に対する処理が開始されないとい
う事態が生じている。そして図３（Ａ）のＥに示すよう
に、バンクＡの次のアドレスａ１０が来てバーストアク
セスの可能性が否定された時に初めて次の処理が再開さ
れる。このため、処理が大幅に遅延している。図３
（Ａ）の場合には、比較的早い時期に次のアドレスａ１
０が来ているため、致命的なシステムエラーにはつなが
っていないが、次のアドレスが来なければ、いつまでた
っても次のサイクルが開始されないという事態が生じ
る。

【００２２】このような不具合を防止するため本実施例
では、図１に示すようにアクセス開始勧告部２２を設け
ている。そしてアクセスが停滞したり、アドレスが不連
続になる等の可能性がある場合に、所与のアクセス開始
勧告条件が満たされ、アクセス開始勧告部２２が、メモ
リ制御部３０に対してアクセス開始勧告を発行する。ア
クセス開始勧告を受け取ったメモリ制御部３０が、例え
ば、蓄積されたアクセスアドレスに対応した全てのアク
セスが開始されるようにスケジューリングを行えば、不
具合を解消できる。例えば図３（Ｂ）ではＦのタイミン
グでアクセス開始勧告を発行することで、Ｇに示すよう
にメモリアクセスが開始される。これにより、図３
（Ａ）で発生したアクセスの停滞を防止でき、Ｈに示す
ように処理の高速化が期待できる。

【００２３】２．アクセス開始勧告の発行条件アクセス開始勧告を発行させる条件としては種々のもの
を考えることができ、以下のその例を示す。

【００２４】処理上の区切りがある場合その例としては、アクセスアドレスが不連続になること
が高い確率で期待できる場合がある。即ち図４に示すよ
うに、スキャンライン型描画におけるそのエッジ端、ポ
リゴン（図形）単位の描画におけるポリゴンの最終ピク
セル、表示のための走査アクセスの走査端（H-Blank、V-
Blankに入る直前）等の場合である。他の例としては、
次のアクセスアドレスの発生までにある程度の空き時間
が生じる場合がある。そのような場合としては、上記の
他に、１画面の描画の最終アクセス（真の意味での最終
データ）等の場合が考えられる。

【００２５】図５（Ａ）に、ポリゴン（図形）で構成さ
れる画像の処理に本実施例を適用した場合のアドレス発
生部２０の構成例を示す。頂点ソーティング部４０は、
ＣＰＵ等から送られてくる頂点情報（頂点ピクセル座
標、頂点描画情報）の並べ替え処理等を行うものであ
る。左エッジ演算部４２は、図５（Ｂ）に示す左エッジ
のピクセル座標Ｐｌ及び該Ｐｌに対応する描画情報（テ
クスチャ座標、輝度情報、色情報等）Ｕｌを求めるもの
である。また右エッジ演算部４４は、右エッジのピクセ
ル座標Ｐｒ及び描画情報Ｕｒを求めるものである。例え
ばＰｌは、頂点ピクセル座標Ｐ０、Ｐ１を線形補間する
ことで求められ、Ｕｌは、Ｐｌを求める際に用いた相似
比及びＵ０、Ｕ１等に基づいて求められる。スキャン演
算部４６は、図５（Ｃ）に示すスキャンライン上のピク
セル座標Ｐｓ及び描画情報Ｕｓを求めるものである。Ｐ
ｓ、Ｕｓは、Ｐｌ、Ｐｒ、Ｕｌ、Ｕｒ等に基づいて求め
られる。

【００２６】本実施例では、図５（Ｄ）に示すように、
例えばＰｌ１（Ｕｌ１）→Ｐｓ１（Ｕｓ１）→Ｐｒ１
（Ｕｒ１）という順に１のスキャンライン上のピクセル
座標（アクセスアドレス）及び描画情報（データ）を求
め、処理対象となるスキャンラインが、Ｐｌ２（Ｕｌ
２）等の次のスキャンラインに変化した場合を条件に、
アクセス開始勧告部２２がアクセス開始勧告を発行す
る。但しアクセス開始勧告の発行は、Ｐｒ１等の出力の
直前に行ってもよいし直後に行ってもよい。またポリゴ
ン内の最終のピクセル座標Ｐｅ、描画情報Ｕｅを出力す
る際等に、アクセス開始勧告を発行してもよい。

【００２７】ポリゴンのエッジ端、最終ピクセルを処理
した場合、次の処理対象となるアクセスアドレスが不連
続となる場合が多く、また次のアクセスアドレスの処理
までに空き時間が生じる場合が多い。従って、メモリ制
御部３０がその後のアクセスアドレスを待ってもバース
トモード等を利用した高速アクセスは期待できず、また
上記空き時間の発生により処理が停滞する可能性があ
る。そこで、このような場合に、アクセス開始勧告を発
行することで、メモリ制御部３０の待ち状態を解除し、
これにより処理の高速化が期待できる。

【００２８】物理的・時間的限界の上限に達した場合物理的限界の例としては、発行したリードアクセス命令
に対応する未着データの容量が、アドレス発生部２０内
のＦＩＦＯ等の空き容量の限界に達した場合等がある。
即ち図６（Ａ）に示すように、アドレス発生部２０が、
メモリ１０からの読み出しデータを一時的に蓄積するＦ
ＩＦＯ２４を有している場合がある。そして、未着デー
タの容量がＦＩＦＯ２４の空き容量の限界に達している
場合に更なるリードアクセス命令を発行すると、データ
損失等の事態が生じる可能性がある。このため、このよ
うな場合には、アドレス発生部２０は、それ以上のリー
ドアクセス命令を発行できない。そこで、このような場
合に、リードアクセス命令の発行を一旦停止すると共
に、アクセス開始勧告部２２がアクセス開始勧告を発行
することで、未着のデータがメモリ制御部３０から戻さ
れ、不具合が解消される。例えば図６（Ａ）では、ＦＩ
ＦＯ２４の空き容量が”５”となっているため、未着デ
ータの容量が”５”となった場合にアクセス開始勧告を
発行する。但し、所与の空き容量として、例えば空き容
量”３”を前もって設定しておき、未着データの容量が
この空き容量”３”を超えた場合に、アクセス開始勧告
を発行するようにしてもよい。このようにすれば、リー
ドアクセス命令の発行を限界に達するまで行うことが可
能となる。

【００２９】時間的限界の例としては、何らかの時間的
要素により、これ以上のアクセスの遅延が許されない場
合がある。例えばアドレス発生部２０がＤＲＡＭ等の揮
発性のメモリを有しており、メモリ制御部３０からのデ
ータ出力の遅れが、この揮発性メモリのプリチャージ・
リフレッシュ時間の上限に達した場合等である。内蔵す
る揮発性メモリからのデータと、メモリ制御部３０から
のデータとを用いて新たなデータを生成等する場合に
は、メモリ制御部３０からのデータ出力が遅延すると、
上記データ生成処理が不可能になったり、遅れたりする
等の不具合が生じる可能性がある。そこで、このような
場合にアクセス開始勧告を発行することで、上記不具合
が防止される。

【００３０】時間的限界の他の例としては、何らかの時
間的要素により、特定の近い未来の時点でデータが必ず
必要になる場合がある。例えばゲーム装置等において
は、プレーヤのゲーム操作に応答してリアルタイム（１
／６０秒毎）に、ディスプレイ等の表示手段に表示され
る画像を更新しなければならない。従って、メモリ制御
部３０からの読み出しデータの出力が遅れ、上記リアル
タイム性を担保できなくなる事態が生じた場合に、アク
セス開始勧告を発行する。このような事態の検出は、表
示画像情報を記憶するラインメモリの空き容量が所与の
容量に達したことを検出すること等により実現できる。

【００３１】ＣＰＵ等からアクセスされた場合一部のＣＰＵ、ＤＳＰ等のデバイスでは、図６（Ｂ）に
示すように、発行したアドレスａ１に対してデータＤａ
１が即座に返ってこないと、その間の時間が待ちサイク
ルとなってしまい、次のアクセス命令が発行できなくな
る等の事態が生じる。従って、このようなデバイスから
アクセス命令が発行された場合には、該アクセス命令に
対応したデータを即座に該デバイスに返すことが望まし
い。そこで本実施例では、このようなデバイスからアク
セス命令が発行された場合にアクセス開始勧告を発行
し、メモリ制御部３０の待ち状態を解除している。

【００３２】なおデバイスによっては、図６（Ｃ）に示
すように、複数のアドレスａ１〜ａ４を先出しでき、バ
ーストモード等のサポートが可能なものも考えられる。
このような場合には、例えば連続するアドレスの最後の
アドレスａ４が発行された際に、アクセス開始勧告を発
行すればよい。

【００３３】またメモリ１０、メモリ制御部３０等が、
動作モードの設定等のための内部設定レジスタを有して
いる場合、この内部設定レジスタへの設定命令の書き込
みが即座に行われ、即座にモードが変化することが望ま
れる。従って、このような設定命令が、アドレス発生部
２０とメモリ制御部３０間のバスを介して行われる場合
には、アクセス開始勧告を発行し、設定命令が即座に内
部設定レジスタに書き込まれ、モード設定等が変化する
ようにすることが望ましい。

【００３４】なお本実施例のアクセス開始勧告を発行さ
せる条件とては、上記したもの以外にも種々のものを採
用できる。また上記した条件の全ての場合についてアク
セス開始勧告を発行する必要はなく、例えばポリゴンの
最終ピクセルに来た場合にはアクセス開始勧告を発行
し、ポリゴンのエッジ端に来た場合には発行しないとす
るような設定も可能である。どの条件を採用するかは、
処理の高速化への有効性等を考慮して決めればよい。

【００３５】３．メモリ制御部のアクセス開始勧告に対
する応答アクセス開始勧告を受けたメモリ制御部３０は、その後
できるだけ早く、アクセス開始勧告に対応するアクセス
を開始することが望ましい。しかしながらシステム構成
によっては必ずしも即座にアクセスを開始する必要はな
く、所与の期間経過後にアクセスを開始してもよい。ア
クセスの開始を遅延させる条件としては下記のように種
々のものがある。

【００３６】現在のアクセスがバーストモード中であ
り、このアクセスの終了を待ってから処理を開始した方
が全体としてのパフォーマンス向上が見込める場合であ
る。例えば図７（Ａ）に示すように、メモリ制御部３０
に対して複数のアクセスチャネルのアドレス発生部、即
ち第１のアドレス発生部２０Ｘ（アクセスチャネル
Ｘ）、第２のアドレス発生部２０Ｙ（アクセスチャネル
Ｙ）が接続されている場合を考える。そしてアクセスチ
ャネルＹについてのアクセス開始勧告が発行された時点
において、アクセスチャネルＸによるバーストアクセス
がなされていたとする。この時、図７（Ｂ）のＪでは、
アクセス開始勧告Ｙに対応した処理が遅延されずに即座
に実行され、アクセスチャネルＸによるバーストアクセ
スが中断されている。そしてＫに示すように、アクセス
チャネルＹの処理が終了した後に、アクセスチャネルＸ
の残りのアクセスアドレスについてのアクセスが行われ
ている。一方、図７（Ｂ）のＬでは、アクセス開始勧告
Ｙに対応した処理が遅延されている。そしてＭに示すよ
うに、アクセスチャネルＸによるバーストアクセスの終
了後にアクセスチャネルＹの処理を行っている。上記遅
延させない場合と遅延させている場合とを比較すると、
図７（Ｂ）のＮに示すように、遅延させている場合の方
が高速なメモリアクセスが可能となっている。

【００３７】アクセス開始勧告を受けとってから実際
のアクセスを開始するまでの間に次のアクセス要求があ
り、そのアクセスアドレスが、アクセス開始勧告を受け
とった時点のアクセスアドレスと連続しており、併せて
アクセスした方が全体としてのパフォーマンス向上が見
込める場合である。例えば図７（Ｃ）では、アクセスア
ドレスａ１〜ａ３が発行された時点でアクセス開始勧告
が発行されている。しかしながらその次に発行されるア
クセスアドレスａ５〜ａ８は上記ａ１〜ａ３に連続して
いる。そこで、この場合には監視部３２の判断により、
ａ１〜ａ８をひとまとめにしてバーストモードによりア
クセスを行う。このようにすることでシステム全体とし
てパフォーマンスを向上できる可能性がある。なお図７
（Ｃ）において、アクセスアドレスａ４に対応するデー
タＤａ４は不要なデータである。このような不要データ
が生じた場合には、例えばメモリ１０の有するデータマ
スク機能（ＤＱＭ信号）等を用いてＤａ４をオミットす
ればよい。

【００３８】未処理のアクセスに対するアクセス開始
勧告の数が、所与の設定数以下の場合である。例えば図
１に示すように勧告数カウント部３６をメモリ制御部３
０内に設け、アクセス開始勧告の数をカウントする。そ
して勧告数が例えば２以上の場合に初めて、アクセス開
始勧告に対応するアクセスを開始する。また例えば図７
（Ａ）のように複数のアクセスチャネルが存在する場合
に、どのアクセスチャネルを優先するかを、この勧告数
を用いて判断する、あるいはこの勧告数を用いてアービ
トレーションすることも可能である。即ち第１のアドレ
ス発生部２０Ｘからの勧告数の方が多い場合には、第１
のアドレス発生部２０Ｘからのアクセスを優先するよう
にする。

【００３９】なお勧告数を用いる手法は、アクセス開始
勧告を無視しても更に別の要因でアクセス開始勧告が発
生することを見込める場合で、且つそのような処理をし
ても問題が発生しないようにシステム構築されている場
合に有効である。

【００４０】複数のアクセスチャンネルが存在する場
合で、現在のバンクのままでアクセスチャネルの接続を
切り替えるよりも、現在のアクセスチャネルでアクセス
を続行し他のバンクに移った後にアクセスチャネルの接
続を切り替えた方が、バンクの使用効率がよく、全体と
してのパフォーマンス向上が見込める場合である。例え
ば図８では、表示領域を碁盤のように区分けし、１つの
区分け内では行アドレスが同一となるようにメモリマッ
ピングされている。そして区分け６０の隣の区分け６
２、６４には、区分け６０とは異なるバンクが割り当て
られている。例えば、今、バンクＡが割り当てられた区
分け６０に対して、アクセスチャネルＹによりメモリア
クセスがなされている場合を考える。この際に、アクセ
スチャネルＸからのアクセス要求があり、それが区分け
６０と同様にＡバンクが割り当てられた区分け６６に対
するものであったとする。このような場合、たとえアク
セスチャネルＸからのアクセス要求がアクセス開始勧告
を伴っていても、このままの状態で（バンクＡのまま
で）処理を続行し、アクセスチャネルを切り替えない方
が良い場合がある。即ちこのような場合には、図８に示
すように、バンクＢに切り替わるまでアクセスチャネル
Ｙの処理を続行し、その後に、アクセスチャネルＸに切
り替える。このようにすれば、バンク接続がＡバンク→
Ｂバンク→Ａバンクとなり、内部インターリーブ構成を
有効利用できる。即ち、アクセスチャネルＹによりバン
クＢの区分け６２がメモリアクセスされている間に、バ
ンクＡのプリチャージ動作等を行っておけば、バンクＡ
に切り替わった後に即座にバンクＡに対してアクセスで
きることになり、システム全体としてのパフォーマンス
を高めることができる。

【００４１】なお本発明は上記実施例に限定されるもの
ではなく、本発明の要旨の範囲内で種々の変形実施が可
能である。

【００４２】例えば本発明のアクセス対象となるメモリ
は、上記実施例で説明したＳＤＲＡＭ、ＳＧＲＡＭに限
らない。本発明によればＳＤＲＡＭ等の持つバーストモ
ード、内部インターリーブモード等を特に有効利用でき
るが、本発明は、ＳＤＲＡＭと同様の機能を有する、あ
るいは異なる機能を有する他のメモリに対しても適用可
能である。また本発明は、複数の図形により構成される
画像の処理に利用する場合に特に有効であるが、画像処
理以外の用途にも適用可能である。

【００４３】またアドレス発生部２０とメモリ制御部３
０とは、図９（Ａ）に示すように別チップ構成とするこ
ともできるし、図９（Ｂ）に示すように１チップ構成と
して同一チップ上にアドレス発生部２０、メモリ制御部
３０を形成することも可能である。本発明によれば、ア
ドレス発生部２０は、メモリ１０及びメモリ制御部３０
の種類を意識する必要がなく、アドレス発生部２０とメ
モリ制御部３０の独立性を高めることができる。従っ
て、図９（Ａ）に示すように別チップ構成とした場合
に、メモリ制御部３０の構成等をあまり意識することな
くアドレス発生部２０を設計できるという利点がある。
また制御対象であるメモリ１０の仕様・構成等が変更さ
れた場合でも、アドレス発生部２０を再度設計し直すこ
となく、あるいは軽微な設計変更だけで対応できるとい
う利点がある。以上の利点により、本発明によれば開発
期間・開発コスト等を大幅に低減できる。

【００４４】なおアドレス発生部２０、メモリ制御部３
０のチップ構成、接続対応としては、これ以外にも種々
のものが考えられる。例えば図９（Ｃ）では、第１のメ
モリ１０Ｆに対応した第１のアドレス発生部２０Ｆ及び
第１のメモリ制御部３０Ｆが１チップ構成となってお
り、第２のメモリ１０Ｇに対応した第２のアドレス発生
部２０Ｇ及び第２のメモリ制御部３０Ｇが１チップ構成
となっている。そして第１のアドレス発生部２０Ｆは、
第１のメモリ制御部３０Ｆに対してアクセス開始勧告等
を発行すると共に、第２のメモリ制御部３０Ｇに対して
もアクセス開始勧告等を発行してる。このようにインタ
ーフェースすることで、チップ１は、第１のメモリ１０
Ｆにアクセスできると共に第２のメモリ１０Ｇにも適正
にアクセスできることになる。

【００４５】

【図面の簡単な説明】

【図１】本実施例のブロック図の一例である。

【図２】図２（Ａ）、（Ｂ）は、ＳＤＲＡＭへのメモリ
アクセスを説明するためのタイミングチャートである。

【図３】図３（Ａ）、（Ｂ）は、アクセス開始勧告があ
る場合と、無い場合との比較を行うためのタイミングチ
ャートである。

【図４】処理上の区切りに基づくアクセス開始勧告発行
条件について説明するための図である。

【図５】図５（Ａ）は、アドレス発生部の構成の一例で
あり、図５（Ｂ）〜（Ｄ）は、その動作を説明するため
の図である。

【図６】図６（Ａ）は、物理的限界の上限に基づく場合
の、図６（Ｂ）、（Ｃ）は、ＣＰＵ等からアクセスされ
た場合のアクセス開始勧告発行条件について説明するた
めの図である。

【図７】図７（Ａ）〜（Ｃ）は、アクセス開始勧告を受
けたにも関わらず、アクセスを遅延させる場合の例につ
いて説明するための図である。

【図８】アクセス開始勧告を受けたにも関わらず、アク
セスを遅延させる場合の他の例について説明するための
図である。

【図９】図９（Ａ）〜（Ｃ）は、アドレス発生部、メモ
リ制御部の種々のチップ構成を説明するための図であ
る。

【図１０】従来例について説明するための図である。

【符号の説明】

１０メモリ（ＳＤＲＡＭ）２０アドレス発生部２２アクセス開始勧告部２４ＦＩＦＯ３０メモリ制御部３２監視部３４メモリアクセス部３６勧告数カウント部４０頂点ソーティング部４２左エッジ演算部４４右エッジ演算部４６スキャン演算部

Claims

【特許請求の範囲】

【請求項１】所与のメモリへのアクセス制御を行うメ
モリ制御手段と、該メモリ制御手段に供給するアクセス
アドレスを発生するアドレス発生手段とを用いるメモリ
アクセス装置であって、前記メモリ制御手段は、前記アドレス発生手段から入力されるアクセスアドレス
を蓄積すると共に蓄積された該アクセスアドレスを監視
する手段と、該監視結果に基づいてメモリへアクセスす
る手段とを含み、前記アドレス発生手段は、所与の条件が満たされた場合に、前記メモリ制御手段に
対してメモリへのアクセス開始を勧告する手段を含むこ
とを特徴とするメモリアクセス装置。
【請求項２】請求項１において、前記アクセス開始勧告手段は、供給するアクセスアドレスが不連続となる場合を条件と
して、前記アクセス開始勧告を行うことを特徴とするメ
モリアクセス装置。
【請求項３】請求項１又は２のいずれかにおいて、前記メモリには、画像の描画情報が書き込まれ、前記アクセス開始勧告手段は、画像を構成する各図形の最終ピクセルの描画を条件とし
て、前記アクセス開始勧告を行うことを特徴とするメモ
リアクセス装置。
【請求項４】請求項１乃至３のいずれかにおいて、前記アドレス発生手段は、メモリからのリードデータを一時的に蓄積する一時蓄積
手段を有し、前記アクセス開始勧告手段は、前記一時蓄積手段の空き容量と、未着のリードアクセス
命令により読み出されるデータの容量との大小関係を条
件として、前記アクセス開始勧告を行うことを特徴とす
るメモリアクセス装置。
【請求項５】請求項１乃至４のいずれかにおいて、アクセス命令を発行してから所与の期間経過後までに応
答を要求するデバイスからのアクセス命令の発行を条件
として、前記アクセス開始勧告を行うことを特徴とする
メモリアクセス装置。
【請求項６】請求項１乃至５のいずれかにおいて、前記メモリアクセス手段は、蓄積されたアクセスアドレスの関係に応じて、バースト
モードによりメモリに対してアクセスを行うことを特徴
とするメモリアクセス装置。
【請求項７】請求項６において、前記メモリアクセス手段は、バーストモードによるアクセス中に前記アクセス開始勧
告がなされた場合に、該バーストモードによるアクセス
の終了後に、該アクセス開始勧告に対応した処理を行う
ことを特徴とするメモリアクセス装置。
【請求項８】請求項１乃至７のいずれかにおいて、前記メモリ制御手段は、アクセス開始勧告の数をカウントする手段を含み、前記メモリアクセス手段は、前記アクセス開始勧告数のカウント値に応じて、メモリ
に対してアクセスを行うことを特徴とするメモリアクセ
ス装置。
【請求項９】請求項１乃至８のいずれかにおいて、前記メモリアクセス手段は、複数のアクセスチャネルの中の１のアクセスチャネルに
よるアクセスと他のアクセスチャネルによるアクセス
が、複数のバンクの中の同一の１のバンクに対するもの
であった場合に、前記１のアクセスチャネルによるアク
セスが前記１のバンクから他のバンクに切り替わった後
に、前記アクセス開始勧告に対応した処理を行うことを
特徴とするメモリアクセス装置。
【請求項１０】所与のアクセスアドレスを用いて所与
のメモリへアクセスするメモリアクセス方法であって、与えられた前記アクセスアドレスを蓄積すると共に蓄積
された該アクセスアドレスを監視し、該監視結果に基づ
いてメモリへのアクセスを行う場合において、所与の条
件が満たされた場合に発行されるアクセス開始勧告に基
づいて、メモリへの前記アクセスを行うことを特徴とす
るメモリアクセス方法。