JP4067529B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4067529B2
JP4067529B2 JP2004569935A JP2004569935A JP4067529B2 JP 4067529 B2 JP4067529 B2 JP 4067529B2 JP 2004569935 A JP2004569935 A JP 2004569935A JP 2004569935 A JP2004569935 A JP 2004569935A JP 4067529 B2 JP4067529 B2 JP 4067529B2
Authority
JP
Japan
Prior art keywords
substrate
annular stiffener
stiffener
thermal expansion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004569935A
Other languages
English (en)
Other versions
JPWO2004086498A1 (ja
Inventor
隆 菅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2004086498A1 publication Critical patent/JPWO2004086498A1/ja
Application granted granted Critical
Publication of JP4067529B2 publication Critical patent/JP4067529B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は半導体素子を基板に実装してなる半導体装置に関する。
半導体素子を基板に実装してなる半導体装置は公知である。半導体素子を基板へ取り付ける際に、ワイヤチップボンディングやフリップチップボンディングが行われる。電極間のピッチが小さくなるとともに、フリップチップボンディングが多用されるようになっている。フリップチップボンディングを行うためには、半導体素子の電極にはんだボールを設けておき、半導体素子及び基板を加熱しながら、はんだボールを基板の電極に接合させる。このようにして、半導体素子は基板に電気的及び機械的に結合される。
最近、基板は薄くなる傾向にある。基板が薄くなるにつれて、基板は熱負荷を受けて変形しやすくなり、基板の反りやうねりが発生する。そこで、基板の表面に半導体素子を包囲するように環状のスティフナを設け、スティフナの剛性により基板の変形を防止することが知られている。環状のスティフナを設けた半導体装置は、例えば、特開平9−260527号公報に開示されている。
この従来技術では、環状のスティフナは、環状のスティフナの熱膨張係数が基板の熱膨張係数より大きい材料で形成されている。基板が高温の状態にもたらされるときには、環状のスティフナは基板よりも大きく膨張し、環状のスティフナが基板を外向きに引っ張るようになり、基板は平坦に保たれる。
しかし、通常は、基板は高温の状態から常温の状態に戻される。すると、環状のスティフナは基板よりも大きく収縮し、基板を収縮させる。このため、基板は完全に平坦な状態にはならず、BGAボール接合等の後工程に悪影響を及ぼすことがある。
本発明の目的は基板を平坦な状態に維持することができるようにしたダブルスティフナ構造をもった半導体装置を提供することである。
本発明による半導体装置は、基板と、基板に取り付けられた半導体素子と、半導体素子の外側で基板に設けられた内方の環状のスティフナと、内方の環状のスティフナの外側で基板に設けられた外方の環状のスティフナとを備え、前記内方の環状のスティフナと前記外方の環状のスティフナは熱膨張係数の異なる材料で作られることを特徴とするものである。
この構成によれば、内方及び外方の環状のスティフナは基板に剛性を付与し、基板を平坦な状態に維持する。内方及び外方の環状のスティフナは、熱膨張係数の異なる材料で作られており、それらの材料の熱膨張係数を平均した合成熱膨張係数が基板の熱膨張係数に近づくような組み合わせとして選択される。従って、内方及び外方の環状のスティフナは加熱及び冷却の間に基板を平坦な姿勢で保持するように熱膨張、熱収縮する。
好ましくは、内方の環状のスティフナと外方の環状のスティフナは金属材料で作られる。内方の環状のスティフナと外方の環状のスティフナの厚さは基板の厚さよりも大きい。内方の環状のスティフナの熱膨張係数は外方の環状のスティフナの熱膨張係数よりも小さい。
好ましくは、内方の環状のスティフナと外方の環状のスティフナは半導体素子と同じ側で基板に設けられる。半導体素子ははんだボールにより基板に接合され、内方の環状のスティフナと外方の環状のスティフナは接着剤により基板に接合される。基板の半導体素子とは半体側に配線基板への接続用のはんだボールが設けられる。
図1は本発明の実施例による半導体装置を示す平面図である。
図2は図1の半導体装置の図1の線II−IIに沿った断面図である。
図3Aから図3Cは図1の半導体装置の実装プロセスを示す図である。
図4は本発明の半導体装置の基板の反り量及び比較例の半導体装置の反り量を示す図である。
図5は基板の熱膨張係数と内方及び外方の環状のスティフナの合成熱膨張係数との差と基板の反り量との関係を示す図である。
図1及び図2は本発明の実施例による半導体装置を示す図である。半導体装置10は、基板12と、基板12に取り付けられた半導体素子14とを含む。半導体素子14はCPUを構成する半導体チップであり、その電極にはんだボール16を設けてある。基板12は半導体素子14のはんだボール16に対応する電極を有し、かつ、その電極を含む回路パターンを有する。基板12は有機樹脂材料、例えばBT樹脂で作られる。基板12は、1層基板又は多層基板として作られ、ベースとなる樹脂材料とともに、電極や回路パターンを作るためのCu等の導体材料を含む。
半導体素子14及び基板12は、半導体素子14及び基板12を加熱しながら、はんだボール16を基板12の電極に接合させることにより、互いに電気的及び機械的に結合される。基板12の裏面側には、さらなる配線基板への接続のためのはんだボール18を設けてある。基板12の表面の電極と裏面のはんだボール18はバイアや回路パターンで接続される。
さらに、半導体装置10は、半導体素子14の外側で基板12に設けられた内方の環状のスティフナ20と、内方の環状のスティフナ20の外側で基板12に設けられた外方の環状のスティフナ22とを備える。内方の環状のスティフナ20及び外方の環状のスティフナ22は半導体素子14と同じ側で基板12に設けられる。半導体素子14ははんだボール16により基板12に接合される。基板12の半導体素子14とは半体側に配線基板への接続用のはんだボール18が設けられる。実施例においては、基板12及び半導体素子14はほぼ正方形の形状を有し、内方の環状のスティフナ20及び外方の環状のスティフナ22もほぼ正方形の形状を有する。内方の環状のスティフナ20と外方の環状のスティフナ22は熱膨張係数の異なる材料で作られる。内方の環状のスティフナ20と外方の環状のスティフナ22は接着剤により基板12に接合される。
内方及び外方の環状のスティフナ20,22は基板12に剛性を付与し、基板12を平坦な状態に維持する。内方及び外方の環状のスティフナ20,22は、熱膨張係数の異なる材料で作られており、それらの材料の熱膨張係数を平均した合成熱膨張係数が基板12の熱膨張係数に近づくような組み合わせとして選択される。従って、内方及び外方の環状のスティフナ20,22は加熱及び冷却の間に基板12を平坦な姿勢で保持するように基板12と同じように熱膨張、熱収縮する。
CPUとして使用される半導体装置10では、電源とグランド用のインピーダンスを低下させ、かつノイズを低下させるために、基板12はますます薄くなっている。そこで、薄い基板12を補強するために、内方及び外方の環状のスティフナ20,22が設けられる。半導体素子14の外側の基板12の領域はインピーダンス等に影響しないために厚い内方及び外方の環状のスティフナ20,22を設けることができる。
図3Aから図3Cは図1の半導体装置10の実装プロセスを示す図である。最初に、図3Aに示されるように、内方の環状のスティフナ20及び外方の環状のスティフナ22を接着剤により同時に(一括で)基板12に取り付ける。図3Bに示されるように、半導体素子14をはんだボール16により基板12に接合する。図3Cに示されるように、基板12の半導体素子14とは反対側に配線基板への接続用のはんだボール18を取り付ける。それから、半導体装置10をはんだボール18により配線基板に実装する。
より詳細には、内方の環状のスティフナ20と外方の環状のスティフナ22は金属材料で作られる。内方の環状のスティフナ20と外方の環状のスティフナ22の厚さは基板12の厚さよりも大きい。例えば、内方の環状のスティフナ20と外方の環状のスティフナ22の厚さは約1mmであり、基板12の厚さは約0.5mmである。従って、内方の環状のスティフナ20と外方の環状のスティフナ22はかなりの強度を有し、よって基板12が変形するのを防止する。
内方の環状のスティフナ20の熱膨張係数と外方の環状のスティフナ22の熱膨張係数とはいずれか一方を他方よりも大きくすることができる。しかし、好ましくは、内方の環状のスティフナ20の熱膨張係数は外方の環状のスティフナ22の熱膨張係数よりも小さい。
例えば、BTレジンからなる基板12の熱膨張係数は20ppmである(この場合の基板12の熱膨張係数は、樹脂を導体の組合せ体の熱膨張係数である)。これに対して、スティフナに適した金属材料は、SUS(熱膨張係数は17.3ppm)、Cu(熱膨張係数は17.3ppm)、Al(熱膨張係数は24.3ppm)などがある。
本発明の実施例においては、内方の環状のスティフナ20はSUS(熱膨張係数は17.3ppm)で作られ、外方の環状のスティフナ22はAl(熱膨張係数は24.3ppm)で作られる。この場合、それらの材料の熱膨張係数を平均した合成熱膨張係数は20.8ppmである。
図4は本発明の半導体装置の基板の反り量及び比較例の半導体装置の反り量を示す図である。横軸の時点Aはスティフナを取り付けていない基板の状態、時点Bはスティフナを取り付けた基板の状態、時点Cはスティフナを取り付け且つ半導体素子14を取り付けた後の基板の状態を示す。
太い実線の曲線Dは、内方の環状のスティフナ(SUS)20と外方の環状のスティフナ(Al)22とを有する本発明の基板12の反り量を示す。時点Aにおける反り量は0.356mm、時点Bにおける反り量は0.064mm、時点Cにおける反り量は0.144mmである。
細い実線の曲線Eは、Alで作られた単一のスティフナを有する参考例の基板の反り量を示す。時点Aにおける反り量は0.376mm、時点Bにおける反り量は0.081mm、時点Cにおける反り量は0.160mmである。
点線の曲線Fは、Cuで作られた単一のスティフナを有する参考例の基板の反り量を示す。時点Aにおける反り量は0.320mm、時点Bにおける反り量は0.076mm、時点Cにおける反り量は0.206mmである。
一点鎖線の曲線Gは、SUSで作られた単一のスティフナを有する参考例の基板の反り量を示す。時点Aにおける反り量は0.358mm、時点Bにおける反り量は0.100mm、時点Cにおける反り量は0.217mmである。
各例の時点Bにおける反り量は小さくなっており、スティフナを設けることにより基板12の反り量が小さくなる。各例の時点Cにおける反り量は各例の時点Bにおける反り量より大きくなる。すなわち、半導体素子14がはんだボール16により基板12に取り付けられる際に、半導体素子14と基板12は加熱され、そして冷却されるので、異なった熱応力を受けて変形し、反り量が大きくなる。太い実線で示された本発明の半導体装置10の場合には、このような熱応力を受けても反り量が最も小さい。
はんだボール16を基板12の電極に接合させるリフロー工程において、加熱時の熱膨張の差により、基板12に反りが発生し、さらに、常温に戻されたときの熱収縮の差により、基板12に反りが発生する。単一の環状のスティフナが使用されている場合には、高温時及び常温時に十分に対応することができない。細い実線で示されている参考例の場合には、基板が高温の状態にもたらされるときには、環状のスティフナが膨張して基板を外向きに引っ張るので基板はある程度平坦に保たれるが、高温の状態から常温の状態に戻されるときに、環状のスティフナが大きく収縮し、基板を収縮するように引きずるので、基板は完全に平坦な状態にはならない。このような場合には、BGAボール接合等の後工程に悪影響を及ぼすことがある。
太い実線で示された本発明の場合には、2つの環状のスティフナ20,22の一方が基板が高温の状態にもたらされるときに基板を外向きに引っ張り、2つの環状のスティフナ20,22の他方が高温の状態から常温の状態に戻されるときに小さく収縮して基板12をそれ自身の収縮より大きく収縮させず、基板12をほぼ平坦な状態に維持する。この場合、内方の環状のスティフナ20の熱膨張係数は外方の環状のスティフナ22の熱膨張係数よりも小さい方が好ましい。
基本的には、単一の環状のスティフナの場合でも、環状のスティフナの熱膨張係数が基板12の熱膨張係数と同じであれば、加熱及び冷却の間に基板12と環状のスティフナとの間に熱膨張及び熱収縮の差がないので、基板12はスティフナとの間の熱膨張収縮の差により変形しないと考えられる。しかし、現実的には、環状のスティフナの熱膨張係数が基板12の熱膨張係数とが同じになる適切な材料が得られにくい。そこで、内方及び外方の環状のスティフナ20,22を設け、それらの材料の熱膨張係数を平均した合成熱膨張係数が基板12の熱膨張係数に近づくようにすれば、熱膨張係数が基板12の熱膨張係数と同じである単一の環状のスティフナとみなすことができる。
図5は基板12の熱膨張係数と内方及び外方の環状のスティフナ20,22の合成熱膨張係数との差と基板の反り量との関係を示す図である。曲線Hは内方及び外方の環状のスティフナ20,22を基板12に取り付けた時点での基板12の反り量を示す。曲線Iは半導体素子14を基板12に取り付けるリフロー時点(高温時点)での基板12の反り量を示す。曲線Jは半導体素子14を基板12に取り付けたリフロー後の時点(常温時点)での基板12の反り量を示す。曲線Jは基板12の熱膨張係数と内方及び外方の環状のスティフナ20,22の合成熱膨張係数との差が小さいほど反り量が小さくなることを示している。
以上説明したように、本発明によれば、高温時と常温時の両方で基板の平坦度を確保することができるため、半導体素子接合の歩留り向上及び接合部の応力低減による信頼性の向上を実現できる。

Claims (6)

  1. 基板と、該基板に取り付けられた半導体素子と、該半導体素子の外側で該基板に設けられた内方の環状のスティフナと、該内方の環状のスティフナの外側で該基板に設けられた外方の環状のスティフナとを備え、前記内方の環状のスティフナと前記外方の環状のスティフナは異なる材料で作られることを特徴とする半導体装置。
  2. 前記内方の環状のスティフナと前記外方の環状のスティフナは金属材料で作られることを特徴とする請求項1に記載の半導体装置。
  3. 前記基板は有機樹脂材料で作られることを特徴とする請求項1に記載の半導体装置。
  4. 前記内方の環状のスティフナと前記外方の環状のスティフナは半導体素子と同じ側で基板に設けられることを特徴とする請求項1に記載の半導体装置。
  5. 基板の半導体素子とは反対側に配線基板への接続用のはんだボールが設けられることを特徴とする請求項1に記載の半導体装置。
  6. 内方の環状のスティフナの熱膨張係数は外方の環状のスティフナの熱膨張係数より小さいことを特徴とする請求項1に記載の半導体装置。
JP2004569935A 2003-03-26 2003-03-26 半導体装置 Expired - Fee Related JP4067529B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/003733 WO2004086498A1 (ja) 2003-03-26 2003-03-26 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2004086498A1 JPWO2004086498A1 (ja) 2006-06-29
JP4067529B2 true JP4067529B2 (ja) 2008-03-26

Family

ID=33045141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004569935A Expired - Fee Related JP4067529B2 (ja) 2003-03-26 2003-03-26 半導体装置

Country Status (4)

Country Link
US (1) US7102228B2 (ja)
JP (1) JP4067529B2 (ja)
AU (1) AU2003227213A1 (ja)
WO (1) WO2004086498A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004090288A2 (en) * 2003-04-01 2004-10-21 The Nanosteel Company Controller thermal expansion of welds to enhance toughness
WO2007037055A1 (ja) * 2005-09-29 2007-04-05 Nec Corporation 半導体パッケージ、基板、この半導体パッケージ又は基板を用いた電子機器、半導体パッケージの反り矯正方法
WO2007088631A1 (ja) * 2006-02-03 2007-08-09 Matsushita Electric Industrial Co., Ltd. 回路基板の接続部および回路基板の接続構造
JP4714598B2 (ja) 2006-02-22 2011-06-29 富士通株式会社 半導体装置及びその製造方法
JP5433923B2 (ja) * 2006-06-30 2014-03-05 富士通株式会社 スティフナ付き基板およびその製造方法
TWI311366B (en) * 2006-06-30 2009-06-21 Advanced Semiconductor Eng A flip-chip package structure with stiffener
TWI309879B (en) * 2006-08-21 2009-05-11 Advanced Semiconductor Eng Reinforced package and the stiffener thereof
JP4846019B2 (ja) * 2007-02-27 2011-12-28 富士通株式会社 プリント基板ユニットおよび半導体パッケージ
JP2009130054A (ja) * 2007-11-21 2009-06-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8313984B2 (en) * 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
KR100956688B1 (ko) * 2008-05-13 2010-05-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US7923850B2 (en) * 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
JP5228843B2 (ja) * 2008-11-28 2013-07-03 富士通株式会社 半導体素子搭載用基板及び半導体装置
US8216887B2 (en) * 2009-05-04 2012-07-10 Advanced Micro Devices, Inc. Semiconductor chip package with stiffener frame and configured lid
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows
US20170170087A1 (en) * 2015-12-14 2017-06-15 Intel Corporation Electronic package that includes multiple supports
US10764996B1 (en) * 2018-06-19 2020-09-01 Xilinx, Inc. Chip package assembly with composite stiffener
CN113571477A (zh) * 2020-04-28 2021-10-29 华为机器有限公司 一种加强圈及表面封装组件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437369B2 (ja) 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
JPH1056110A (ja) 1996-08-09 1998-02-24 Shinko Electric Ind Co Ltd 半導体用プラスチックパッケージと半導体装置
JPH1098072A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd 半導体装置及びその製造方法
US5838063A (en) * 1996-11-08 1998-11-17 W. L. Gore & Associates Method of increasing package reliability using package lids with plane CTE gradients
JP2924840B2 (ja) * 1997-02-13 1999-07-26 日本電気株式会社 Tape−BGAタイプの半導体装置
US6011304A (en) * 1997-05-05 2000-01-04 Lsi Logic Corporation Stiffener ring attachment with holes and removable snap-in heat sink or heat spreader/lid
JPH1140687A (ja) * 1997-07-16 1999-02-12 Toshiba Corp 半導体装置
JP2000276567A (ja) 1999-03-26 2000-10-06 Hitachi Ltd 非接触icカード
JP2000349178A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6441499B1 (en) * 2000-08-30 2002-08-27 Lsi Logic Corporation Thin form factor flip chip ball grid array
US6590278B1 (en) * 2002-01-08 2003-07-08 International Business Machines Corporation Electronic package
US6703704B1 (en) * 2002-09-25 2004-03-09 International Business Machines Corporation Stress reducing stiffener ring

Also Published As

Publication number Publication date
JPWO2004086498A1 (ja) 2006-06-29
US7102228B2 (en) 2006-09-05
US20050161816A1 (en) 2005-07-28
WO2004086498A1 (ja) 2004-10-07
AU2003227213A1 (en) 2004-10-18

Similar Documents

Publication Publication Date Title
JP4067529B2 (ja) 半導体装置
TWI614851B (zh) 包括多層加強件之電子封裝體
US10727152B2 (en) Semiconductor apparatus
JP2009117767A (ja) 半導体装置の製造方法及びそれにより製造した半導体装置
JPH11509372A (ja) 金属ボール・グリッド電子パッケージ
JP3813540B2 (ja) 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
US7253504B1 (en) Integrated circuit package and method
JP2002343911A (ja) 基 板
JP2010199251A (ja) 半導体装置の製造方法
JP7154410B2 (ja) 金属ベース板の反り制御構造、半導体モジュールおよびインバータ装置
KR102039791B1 (ko) 반도체칩 실장방법 및 반도체칩 패키지
JPH07321471A (ja) 多層基板
JP2003258153A (ja) 半導体パッケージの実装構造
JP4333218B2 (ja) スティフナー付き多層回路配線板
JP5120304B2 (ja) スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法
JP3227589B2 (ja) 半導体装置
JP2005072369A (ja) 半導体装置の製造方法
JP4175339B2 (ja) 半導体装置の製造方法
JP2006019494A (ja) 窒化珪素配線基板および半導体モジュール
JP2005302969A (ja) 配線基板
JP3760913B2 (ja) 半導体パッケージ用基板
JP2968704B2 (ja) 半導体装置
JP5093011B2 (ja) 電子部品の実装方法
JP4744293B2 (ja) 半導体素子が直交配置された回路基板の製造方法
JP5402410B2 (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140118

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees