TWI614851B - 包括多層加強件之電子封裝體 - Google Patents

包括多層加強件之電子封裝體 Download PDF

Info

Publication number
TWI614851B
TWI614851B TW105105254A TW105105254A TWI614851B TW I614851 B TWI614851 B TW I614851B TW 105105254 A TW105105254 A TW 105105254A TW 105105254 A TW105105254 A TW 105105254A TW I614851 B TWI614851 B TW I614851B
Authority
TW
Taiwan
Prior art keywords
layer
electronic package
reinforcing member
substrate
reinforcement
Prior art date
Application number
TW105105254A
Other languages
English (en)
Other versions
TW201644015A (zh
Inventor
瑪尼許 杜北
沙瑞肯特 尼康堤
拉言德拉Ｃ 迪亞斯
派翠克 納迪
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201644015A publication Critical patent/TW201644015A/zh
Application granted granted Critical
Publication of TWI614851B publication Critical patent/TWI614851B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本發明提供一種包括一基體及附接至該基體之一晶粒的電子封裝體。該電子封裝體進一步包括鄰近於該晶粒而附接至該基體之一加強件。該加強件係由用一種材料製成的一第一層及用一不同材料製成的一第二層所形成。

Description

包括多層加強件之電子封裝體 發明領域
本文所述的實施例大體上係關於一種包括多層加強件之電子封裝體。
發明背景
最小化電晶體大小以便符合莫耳定律持續需要減小第一級互連(FLI)間距及凸塊大小。此外，使用高級介電質通常導致在矽中利用低k及極低k材料。
此等因素的組合導致對裝配期間的應力及熱機械應力的較高敏感性。因此，隨著每一次新的技術改進，減小熱機械應力的解決方案變為更為重要。
隨著諸如智慧型電話及平板電腦之小外觀尺寸裝置的出現，半導體裝置之厚度一直在縮小。結果，對於小外觀尺寸裝置，無核心封裝受到更多關注。電子封裝體之基體中不存在核心通常意味著此些習知封裝體存在相對較高的翹曲。
封裝技術的一個其他改進在於球狀柵格陣列(BGA)間距減小方面，其通常能夠獲得較小外觀尺寸。無核心封裝與減小之BGA間距的組合需要對電子封裝體之極嚴格的峰谷翹曲控 制，以便使用高效的表面安裝(SMT)製程製造此種電子封裝體。
常利用用來克服翹曲問題的兩個解決方案為使用(a)模製底膠(MUF)及(b)加強件。MUF及加強件之厚度由形成電子封裝體之晶粒的厚度決定。
此等現有解決方案對於晶粒厚度為約300微米或大於300微米的電子封裝體通常能夠提供足夠的製程控制。然而，此等現有解決方案對於晶粒厚度變得較小(例如，較接近於100至200微米)的電子封裝體通常不能提供足夠的製程控制(亦即，過多翹曲)。
依據本發明之一實施例，係特地提出一種電子封裝體，其包含：一基體；一晶粒，其附接至該基體；一加強件，其鄰近於該晶粒而附接至該基體，其中該加強件係由用一材料製成的一第一層及用一不同材料製成的一第二層所形成。
40‧‧‧電子封裝體
41‧‧‧基體
42‧‧‧晶粒
43‧‧‧加強件
44‧‧‧第一層
45‧‧‧第二層
46‧‧‧第三層
47‧‧‧導電黏著劑
48‧‧‧接地平面
49‧‧‧阻焊劑
以下描述及圖式充分說明特定實施例，以使得熟習此項技術者能夠實踐該等實施例。其他實施例可併入有結構性、邏輯上、與電氣有關之、程序及其他改變。一些實施例之部分及特徵可包括於其他實施例之部分及特徵中，或由其他實施例之部分及特徵取代。申請專利範圍中闡述之實施例涵蓋彼等申請專利範圍之所有可用等效者。
圖1展示隨晶粒厚度而變的峰谷翹曲的改變。
圖2展示表明使用雙金屬材料加強件可在薄晶粒之SMT期間提供改良之翹曲控制的模型化數據。
圖3展示表明甚至在減小加強件(雙金屬加強件)之寬度之後，翹曲亦可能小於全寬單片加強件的模型化數據。
圖4展示可選擇用於雙金屬加強件的材料以形成與導電黏著劑的化學/冶金接頭。
圖5展示實例電子封裝體之橫截面圖。
圖6展示圖4中展示的電子封裝體之另一形式。
圖7A至圖7B展示雙金屬加強件系統上的實例經誇示室溫及高溫翹曲。
較佳實施例之詳細說明
以下描述及圖式充分說明特定實施例，以使得熟習此項技術者能夠實踐該等實施例。其他實施例可併入有結構性、邏輯上、與電氣有關之、程序及其他改變。一些實施例之部分及特徵可包括於其他實施例之部分及特徵中，或由其他實施例之部分及特徵取代。申請專利範圍中闡述之實施例涵蓋彼等申請專利範圍之所有可用等效者。
如本申請案中所使用的諸如「水平」之的定向術語係相對於平行於晶圓或基體之習知平面或表面的平面來界定，而不考慮晶圓或基體之定向如何。術語「垂直」指代垂直於如上文所界定之水平的方向。諸如「在......上」、「側」(如在「側壁」中)、「較高」、「下部」、「在......上方」及「在......下方」之介詞係相對於在晶圓或基體之頂部表面上的習知平面或表面而界定，而不管晶圓或基體之定向如何。
本文所述的電子封裝體及方法可解決與維持具有較 緊密BGA間距的較薄晶粒上之翹曲控制相關聯的問題。基本原理係基於CTE失配，CTE失配為造成翹曲之最重要原因。
本文所述的電子封裝體及方法使用雙金屬雙材料加強件，其不僅在封裝體翹曲時提供硬度，而且在較高溫度下提供相反力矩以進一步減小翹曲。相反力矩將對抗電子封裝體之高溫翹曲，藉此減小整個封裝體之平均翹曲。
模型化數據呈現於圖1中，其說明翹曲控制隨著加強件在相同電子封裝體上變得較薄而變得更糟。特定言之，圖1展示峰谷翹曲隨晶粒厚度之改變。值得注意的是，在此模型中，假定加強件之厚度與晶粒厚度相同。
如圖1中所示，對於相同封裝體尺寸，翹曲隨著晶粒變得較薄而變得更糟。作為一實例，針對0.4mm BGA間距及0.035 BGA間距的目標平均翹曲TMW1及規格上限USL1，如圖1中所展示。此外，針對0.4mm BGA間距的目標平均翹曲TMW1與規格上限USL1分別為80與140μm。儘管對於270μm晶粒可達成此情況(如圖1中所見)，但對於較薄晶粒變得更為困難。
除了晶粒之厚度，BGA間距減小至0.35mm需要目標平均翹曲TMW2下降至50μm且需要規格上限USL2下降至110μm。此模型化數據清楚地展示習知加強件(例如，習知不鏽鋼加強件)並不提供具有減小之晶粒厚度及減小之BGA間距的電子封裝體所需的翹曲控制。
雙金屬雙材料加強件可對需要較緊密BGA間距之未來薄晶粒電子封裝體提供翹曲控制。圖2展示表明使用雙金屬雙材料加強件可在薄晶粒之SMT期間提供改良之翹曲控制的模型 化數據。
特定言之，圖2作為實例展示針對(a)鋼、(b)鋁以及(c)鋼/鋁雙金屬條帶的25℃及大於200℃之P-V(峰谷)翹曲及翹曲。圖2進一步展示與單片加強件相比，在使用雙金屬雙材料加強件時峰谷翹曲顯著減小(約35%)。
作為一實例，峰值可等於在一個方向上的最大偏轉，且谷值可等於在相反方向上的最大偏轉。所量測的偏轉可被認為是峰值(或谷值)從電子封裝體之未偏轉狀態偏離的距離。
可針對不同晶粒厚度選擇雙金屬加強件材料及厚度，使得雙金屬雙材料加強件高度不超過晶粒厚度。因此，可曝露晶粒之背側以供熱附接至基體(例如，附接至散熱片)。
如上文所論述，如圖2中所示的模型化數據表明高溫翹曲之相當大的改良(比鋼好35%，且比鋁好45%)。室溫翹曲亦顯著地好於兩個單片加強件(比鋼好35%，且比鋁好7%)。為簡單起見，該模型化對於雙金屬情況中的兩種金屬採用相等厚度(100μm)。
在一些形式下，可藉由定製兩種金屬之厚度及其他材料性質來達成翹曲之進一步減小。作為一實例，可選擇具有不同CTE之兩種材料，其中恰當材料置於頂部，以使得加強件併入有對抗電子封裝體在曝露於不同溫度時的預期翹曲之彎曲力矩。此外，可藉由使用多層金屬加強件系統而達成甚至更佳之效能。
除了提供針對薄晶粒的更佳控制之外，與單片加強件相比，雙金屬雙材料加強件亦可能需要較小佔據面積。此較 小佔據面積可提供用於加強件之較小禁入區(keep out zone，KOZ)。KOZ減小至較小可減小電子封裝體之外觀尺寸而不損害電子封裝體之翹曲控制。
圖3展示藉由減小用於雙金屬(例如，鋁及不鏽鋼)及單片(例如，不鏽鋼)加強件之加強件寬度引起的峰谷翹曲之改變。應注意，窄雙金屬雙材料加強件之峰谷翹曲仍低於全單片加強件之翹曲。
特定言之，圖3中之模型化數據展示，甚至在雙材料加強件之寬度減小約50%之後，雙金屬雙材料加強件之翹曲差量(25℃與260℃)仍小於全寬單片加強件。圖3展示在170μm薄晶粒/加強件上獲得的模型化數據。圖3進一步說明窄(在所有側上為650μm)雙金屬雙材料加強件之翹曲差量(25℃與260℃)低於全(在2側上為1250μm，且在其他2側上較大)單片加強件之翹曲。
在一些形式中，雙金屬雙材料加強件可用以降低電子封裝體之高溫翹曲。可藉由在較高溫度下接合雙金屬片(其將產生在接合溫度下平坦的加強件)而達成電子封裝體之高溫翹曲的降低。儘管在較高溫度下接合雙金屬片可能在一定溫度範圍內不會改變翹曲量，但其可提供取決於電子封裝體設計及所要翹曲要求而控制翹曲之另一方式。
此外，本文所述的雙金屬雙材料加強件可提供需要將加強件接地至基體的加強件。圖4展示儘管可能難以將金屬黏著劑(例如，焊料)黏附至不鏽鋼，但可選擇用於雙金屬材料的材料以形成與導電黏著劑之電氣/化學/冶金接頭，以促進加強件傳導電力。
在圖4中所展示之實例形式中，雙金屬加強件可在加強件需要接地至基體的情境中提供額外益處。儘管通常難以將金屬黏著劑(例如，焊料)黏附至不鏽鋼，但可選擇及配置雙金屬材料以與導電黏著劑形成導電接頭。
圖4為說明實例電子封裝體之一部分的放大視圖。圖5說明用於圖4中所展示之電子封裝體的放大部分之整個電子封裝體。
如圖4及圖5中所示，電子封裝體40包括基體41及附接至基體41之晶粒42(見圖5)。電子封裝體40進一步包括鄰近於晶粒42而附接至基體41的加強件43。加強件43係由自一種材料製成的第一層44及自一不同材料製成的第二層45形成。
在一些形式中，加強件43完全圍繞晶粒42。在其他形式中，加強件43可部分地圍繞晶粒42。加強件43是否圍繞整個晶粒42之判定將部分地取決於電子封裝體40之佔據面積設計(以及其他因素)。
此外，加強件43可與晶粒42同心。加強件43亦可部分地與晶粒42同心。
在一些形式中，加強件43可具有大體上均勻的橫截面。在其他形式中，加強件43之橫截面的大小可改變。作為一實例，加強件43之兩個對置側可具有一種類型之橫截面，而其他兩個對置側可具有另一類型之橫截面。
此外，第一層44可具有與第二層45相同之大小。應注意，可預期其中第一層44與第二層45具有不同大小的電子封裝體43之形式。
此外，第一層44可具有與第二層45不同之厚度。在其他形式中，第一層44可與第二層45相同之厚度。第一層44與第二層45之相對厚度將部分地取決於晶粒42之厚度、封裝體尺寸及加強件43之可用佔據面積(以及其他因素)。
在一些形式中，第一層44可由鋁製成，且第二層45可由不鏽鋼製成。在另一形式中，第一層44可由鎳合金製成，且第二材料可由錳-銅-鎳合金製成。應注意，可預期用於第一層44及第二層45之多種材料。判定第一層44及第二層45之選擇的因素中之一些包括：(i)晶粒厚度；(ii)封裝體尺寸；(iii)封裝體翹曲；(iv)加強件43之可用佔據面積；(v)製造之容易性；及/或(vi)成本(以及其他因素)。
圖6展示電子封裝體40之另一實例形式。在圖6中所展示之實例電子封裝體40中，電子封裝體40中之加強件43包括由與第一層44及第二層45不同之材料製成的第三層46。應注意，第一層44、第二層45及第三層46之相對大小及厚度將部分地取決於上文所描述的因素中之許多者。
如圖4及圖6中所示，電子封裝體40可進一步包括將基體41緊固至加強件43之第一層44的導電黏著劑47。第一層44係由導電材料形成，使得第一層44與導電黏著劑47電氣連接在一起。
在一些形式中，電子封裝體40之基體41包括接地平面48，使得導電黏著劑47將加強件43之第一層44電氣連接至接地平面48。
如圖4及圖6中所示，基體41之上表面可包括阻焊劑 49，使得接地平面48經由阻焊劑49而曝露。接地平面48經由阻焊劑49而曝露之程度可部分地取決於導電黏著劑47之類型及加強件43之第一層44的大小(以及其他因素)。
在一些形式中，額外有機及無機層可包括為阻焊劑49之部分。包括於電子封裝體40中之類型阻焊劑49將部分地取決於製造考慮因素以及用於導電黏著劑47及封裝基板41的材料之類型(以及其他因素)。
在一些形式中，第一層44可在將加強件43附接至基體41之前(或之後)結合至第二層45。作為實例，可藉由將第一層44層壓(例如，輥壓)至第二層45及/或將第一層44與第二層45鍍敷至第一層44及第二層45中之另一者而將第一層44結合至第二層45。
加強件43可經組態以抵抗總體電子封裝體之彎曲力矩以便改良峰谷翹曲。可選擇用於加強件43的所選材料之相對厚度、熱膨脹係數(CTE)及其他材料性質以提供所要翹曲性質，尤其是在薄晶粒之SMT期間。作為一實例，可定製第一材料及第二材料之CTE、厚度及其他材料性質以提供抵抗電子封裝體翹曲之力矩(尤其在高溫下)，以便改良總峰谷翹曲。
翹曲實例
對於具有270μm厚10×10mm晶粒的20×20mm無核心基體進行翹曲模型化。經模型化之加強件的厚度及寬度分別為200μm及2mm。
圖7A及圖7B展示雙金屬加強件系統上的(a)室溫及(b)高溫翹曲。影像已誇示30倍以突出翹曲。
此概述意欲提供本發明標的物之非限制性實施例--其不意欲提供排他性或詳盡的解釋。包括詳細描述以提供關於電子封裝體之進一步資訊。
為了更好地說明本文中揭示之電子封裝體，此處提供非限制性實例清單：
實例1包括一種電子封裝體。該電子封裝體包括一基體及附接至該基體之一晶粒。一加強件鄰近於該晶粒而附接至該基體，其中該加強件係由用一材料製成的一第一層及用一不同材料製成的一第二層所形成。
實例2包括如請求項1之電子封裝體，其中該加強件圍繞該晶粒。
實例3包括如請求項1至2中任一項之電子封裝體，其中該加強件以導電黏著劑被緊固至基體，其中該加強件之第一層嚙合該導電黏著劑，且該第一層係由導電材料所形成。
實例4包括如請求項1至3中任一項之電子封裝體，其中該第一材料具有第一熱膨脹係數(CTE)，且該第二材料具有比該第一材料更低之CTE，其中當溫度改變被施加至電子封裝體時，該加強件具有與電子封裝體之翹曲實質上相反的彎曲力矩。
實例5包括如請求項1至4中任一項之電子封裝體，其中該加強件具有大體上均勻的橫截面。
實例6包括如請求項1至5中任一項之電子封裝體，其中該第一層係與該第二層為相同大小。
實例7包括如請求項1至6中任一項之電子封裝體，其 中該第一層具有與該第二層不同之厚度。
實例8包括如請求項1至7中任一項之電子封裝體，其中該第一層為鋁，且該第二層為不鏽鋼。
實例9包括如請求項1至8中任一項之電子封裝體，其中該加強件包括用與該第一層及該第二層不同之材料製成的第三層。
實例10包括一種電子封裝體。該電子封裝體包括一基體及附接至該基體之一晶粒。一加強件由用導電材料製成之第一層及用不同材料製成之第二層所形成，以及導電黏著劑將基體緊固至該加強件之第一層。
實例11包括如請求項10之電子封裝體，其中該加強件圍繞該晶粒。
實例12包括如請求項10至11中任一項之電子封裝體，其中該加強件係與該晶粒同心。
實例13包括如請求項10至12中任一項之電子封裝體，其中該基體包括接地平面，且該導電黏著劑將該加強件之第一層電氣連接至該接地平面。
實例14包括如請求項10至13中任一項之電子封裝體，其中該基體之上表面包括阻焊劑，且該接地平面經由該阻焊劑而被曝露。
實例15包括如請求項10至14中任一項之電子封裝體，其中該第一層被結合至該第二層。
實例16包括如請求項10至15中任一項之電子封裝體，其中該加強件具有大體上均勻的橫截面，且其中該第一層 係與該第二層為相同大小。
實例17包括如請求項10至16中任一項之電子封裝體，其中該第一層為鋁，且該第二層為不鏽鋼。
實例18包括一種電子封裝體。該電子封裝體包括一基體及附接至該基體之一晶粒。一加強件附接至該基體，使得該加強件圍繞該晶粒，其中該加強件係用一鋁層及用一不同材料製成的一第二不鏽鋼層所形成，其中該加強件具有一大體上均勻的橫截面，且其中該鋁層係與該不鏽鋼層為相同大小。
實例19包括如請求項18之電子封裝體，其中該基體包括接地平面及導電黏著劑，其將該加強件之鋁層緊固至該接地平面，使得加強件之鋁層被電氣連接至該接地平面。
實例20包括如請求項18至19中任一項之電子封裝體，其中該基體之上表面包括阻焊劑，且該接地平面經由該阻焊劑而被曝露。
以上實施方式包括對附圖之參考，該等附圖形成該實施方式之一部分。圖式藉由說明展示本發明可實踐之具體實施例。此等實施例在本文中亦稱作「實例」。此等實例可包括除所展示或描述之彼等元件之外的元件。然而，本發明者亦涵蓋僅提供所顯示或描述之彼等元件的實例。此外，本發明者人亦預期到使用所展示或描述之彼等元件之任何組合或排列的實例(或其一或多個態樣)，其係相對關於特定實例(或其一或多個態樣)，抑或相對關於本文中所展示或描述之其他實例(或其一或多個態樣)而展示或描述之彼等元件的任何組合或排列的實例(或其一或多個態樣)。
在此文件中，如在專利文件中所常見，術語「一」獨立於「至少一個」或「一或多個」之任何其他例項或用法而用以包括一個或一個以上。在此文件中，術語「或」用以指代非獨占式或，使得「A或B」包括「A而非B」、「B而非A」及「A及B」，除非另有指示。在此文件中，術語「包括」及「其中(in which)」用作各別術語「包含」及「其中(wherein)」之通俗易懂的等效者。又，在以下申請專利範圍中，術語「包括」及「包含」為開放式，亦即，包括除了在請求項中列舉於此術語之後的元素以外之元素的系統、裝置、物品、組合物、調配物或製程仍被認為在彼請求項之範疇內。此外，在以下申請專利範圍中，術語「第一」、「第二」及「第三」等僅用作標記，且並不意欲對其對象強加數字要求。
以上描述意欲為說明性的而非限制性的。舉例而言，上述實例(或其一或多個態樣)可與彼此組合使用。諸例如，一般熟習此項技術者在審閱以上描述後就可使用其他實施例。
又，在以上【實施方式】中，可將各種特徵分組在一起以簡化本發明。此不應解釋為期望未主張之揭示特徵對任何請求項而言均為必需的。相反地，本發明之標的物可在於比特定所揭示具體實例的所有特徵少的特徵。因此，據此將以下申請專利範圍併入【實施方式】中，其中每一請求項作為獨立實施例而獨立存在，且預期此等實施例可以各種組合或排列彼此組合。應參考所附申請專利範圍連同該等申請專利範圍所具有的等效物之全部範疇來判定本發明之範疇。
40‧‧‧電子封裝體
41‧‧‧基體
42‧‧‧晶粒
43‧‧‧加強件
44‧‧‧第一層
45‧‧‧第二層

Claims (18)

  1. 一種電子封裝體，其包含：一基體；一晶粒，其附接至該基體；一加強件，其鄰近於該晶粒而附接至該基體，其中該加強件係由用一材料製成的一第一層及用一不同材料製成的一第二層所形成，而其中該第一層為鋁且該第二層為不鏽鋼。
  2. 如請求項1之電子封裝體，其中該加強件圍繞該晶粒。
  3. 如請求項1之電子封裝體，其中該加強件以一導電黏著劑被緊固至該基體，其中該加強件之該第一層嚙合該導電黏著劑，且該第一層係由一導電材料所形成。
  4. 如請求項1之電子封裝體，其中該第一材料具有一第一熱膨脹係數(CTE)，且該第二材料具有比該第一材料更低之一CTE，其中當一溫度改變被施加至該電子封裝體時，該加強件具有與該電子封裝體之一翹曲實質上相反的一彎曲力矩。
  5. 如請求項1之電子封裝體，其中該加強件具有一大體上均勻的橫截面。
  6. 如請求項1之電子封裝體，其中該第一層係與該第二層為相同大小。
  7. 如請求項1之電子封裝體，其中該第一層具有與該第二層不同之一厚度。
  8. 如請求項1之電子封裝體，其中該加強件包括用與該第一層及該第二層不同之一材料製成的一第三層。
  9. 一種電子封裝體，其包含：一基體；一晶粒，其附接至該基體；一加強件，其由用一導電材料製成的一第一層及用一不同材料製成的一第二層所形成，而其中該第一層為鋁且該第二層為不鏽鋼；以及一導電黏著劑，其將該基體緊固至該加強件之該第一層。
  10. 如請求項9之電子封裝體，其中該加強件圍繞該晶粒。
  11. 如請求項10之電子封裝體，其中該加強件係與該晶粒同心。
  12. 如請求項9之電子封裝體，其中該基體包括一接地平面，且該導電黏著劑將該加強件之該第一層電氣連接至該接地平面。
  13. 如請求項12之電子封裝體，其中該基體之一上表面包括一阻焊劑，且該接地平面經由該阻焊劑而被曝露。
  14. 如請求項9之電子封裝體，其中該第一層被結合至該第二層。
  15. 如請求項9之電子封裝體，其中該加強件具有一大體上均勻的橫截面，且其中該第一層係與該第二層為相同大小。
  16. 一種電子封裝體，其包含：一基體；一晶粒，其附接至該基體；一加強件，其附接至該基體，使得該加強件圍繞該晶粒，其中該加強件係由一鋁層及用一不同材料製成的一第二 不鏽鋼層所形成，其中該加強件具有一大體上均勻的橫截面，且其中該鋁層係與該不鏽鋼層為相同大小。
  17. 如請求項16之電子封裝體，其中該基體包括一接地平面及一導電黏著劑，其將該加強件之該鋁層緊固至該接地平面，使得該加強件之該鋁層被電氣連接至該接地平面。
  18. 如請求項17之電子封裝體，其中該基體之一上表面包括一阻焊劑，且該接地平面經由該阻焊劑而被曝露。
TW105105254A 2015-03-03 2016-02-23 包括多層加強件之電子封裝體 TWI614851B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562127499P 2015-03-03 2015-03-03
US62/127,499 2015-03-03
PCT/US2016/017788 WO2016140793A1 (en) 2015-03-03 2016-02-12 Electronic package that includes multi-layer stiffener
??PCT/US16/17788 2016-02-12

Publications (2)

Publication Number Publication Date
TW201644015A TW201644015A (zh) 2016-12-16
TWI614851B true TWI614851B (zh) 2018-02-11

Family

ID=56848410

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105254A TWI614851B (zh) 2015-03-03 2016-02-23 包括多層加強件之電子封裝體

Country Status (5)

Country Link
US (1) US10535615B2 (zh)
KR (1) KR102552894B1 (zh)
CN (1) CN107210282B (zh)
TW (1) TWI614851B (zh)
WO (1) WO2016140793A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535615B2 (en) 2015-03-03 2020-01-14 Intel Corporation Electronic package that includes multi-layer stiffener

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102627991B1 (ko) * 2016-09-02 2024-01-24 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
US10157860B2 (en) * 2016-12-28 2018-12-18 Intel Corporation Component stiffener architectures for microelectronic package structures
US10438882B2 (en) * 2017-03-29 2019-10-08 Intel Corporation Integrated circuit package with microstrip routing and an external ground plane
US10899275B2 (en) 2018-06-27 2021-01-26 Magna Electronics Inc. Vehicular camera with PCB focus tuning
US11397306B2 (en) 2018-07-30 2022-07-26 Magna Electronics Inc. Vehicular camera with temperature invariant lens spacers
KR102570270B1 (ko) * 2018-10-30 2023-08-24 삼성전자주식회사 반도체 패키지
US10911647B2 (en) 2018-11-12 2021-02-02 Magna Electronics Inc. Vehicular camera with thermal compensating means
US11240411B2 (en) 2019-06-26 2022-02-01 Magna Electronics Inc. Vehicular camera with controlled camera focus
US11579400B2 (en) 2019-10-08 2023-02-14 Magna Electronics Inc. Vehicular camera with adhesive disposed between non-axially opposed surfaces of the lens barrel and PCB structure
CN113571477A (zh) * 2020-04-28 2021-10-29 华为机器有限公司 一种加强圈及表面封装组件
US11635672B2 (en) 2020-06-08 2023-04-25 Magna Electronics Inc. Vehicular camera assembly process using welding to secure lens relative to camera image plane
KR20220009524A (ko) 2020-07-15 2022-01-25 삼성디스플레이 주식회사 전자 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200725858A (en) * 2005-12-30 2007-07-01 Advanced Semiconductor Eng Method and device for preventing warpage of a substrate strip during semiconductor packaging and the substrate strip
TW200802767A (en) * 2006-06-30 2008-01-01 Advanced Semiconductor Eng A flip-chip package structure with stiffener
CN101124857A (zh) * 2005-02-15 2008-02-13 富士通株式会社 封装安装模块和封装基板模块
US20090001528A1 (en) * 2007-06-27 2009-01-01 Henning Braunisch Lowering resistance in a coreless package
TW201316462A (zh) * 2011-10-13 2013-04-16 矽品精密工業股份有限公司 封裝件及其製法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US7023707B2 (en) * 2003-01-30 2006-04-04 Endicott Interconnect Technologies, Inc. Information handling system
US7035113B2 (en) * 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
US7026711B2 (en) * 2003-12-16 2006-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dispensing enhancement for high performance flip chip BGA (HPFCBGA)
JP4639600B2 (ja) * 2004-02-04 2011-02-23 凸版印刷株式会社 半導体パッケージ
TWI247395B (en) * 2004-03-09 2006-01-11 Siliconware Precision Industries Co Ltd Semiconductor package with heatsink and method for fabricating the same and stiffener
US20060261469A1 (en) * 2005-05-23 2006-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sealing membrane for thermal interface material
US8174114B2 (en) 2005-12-15 2012-05-08 Taiwan Semiconductor Manufacturing Go. Ltd. Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency
US8247900B2 (en) * 2009-12-29 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
US20140291001A1 (en) * 2010-11-22 2014-10-02 Bridge Semiconductor Corporation Method of making hybrid wiring board with built-in stiffener and interposer and hybrid wiring board manufactured thereby
US20140183752A1 (en) * 2013-01-03 2014-07-03 Bridge Semiconductor Corporation Semiconductor assembly with built-in stopper, semiconductor device and build-up circuitry and method of making the same
JP6041731B2 (ja) * 2013-03-27 2016-12-14 新光電気工業株式会社 インターポーザ、及び電子部品パッケージ
US9793151B2 (en) * 2014-12-12 2017-10-17 Intel Corporation Stiffener tape for electronic assembly
CN107210282B (zh) 2015-03-03 2021-02-26 英特尔公司 包括多层加强件的电子封装件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101124857A (zh) * 2005-02-15 2008-02-13 富士通株式会社 封装安装模块和封装基板模块
TW200725858A (en) * 2005-12-30 2007-07-01 Advanced Semiconductor Eng Method and device for preventing warpage of a substrate strip during semiconductor packaging and the substrate strip
TW200802767A (en) * 2006-06-30 2008-01-01 Advanced Semiconductor Eng A flip-chip package structure with stiffener
US20090001528A1 (en) * 2007-06-27 2009-01-01 Henning Braunisch Lowering resistance in a coreless package
TW201316462A (zh) * 2011-10-13 2013-04-16 矽品精密工業股份有限公司 封裝件及其製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535615B2 (en) 2015-03-03 2020-01-14 Intel Corporation Electronic package that includes multi-layer stiffener

Also Published As

Publication number Publication date
CN107210282A (zh) 2017-09-26
CN107210282B (zh) 2021-02-26
US20180033741A1 (en) 2018-02-01
TW201644015A (zh) 2016-12-16
US10535615B2 (en) 2020-01-14
KR102552894B1 (ko) 2023-07-10
KR20170122184A (ko) 2017-11-03
WO2016140793A1 (en) 2016-09-09

Similar Documents

Publication Publication Date Title
TWI614851B (zh) 包括多層加強件之電子封裝體
TWI649840B (zh) 功率模組用基板單元及功率模組
US8674499B2 (en) Heat radiation component and semiconductor package including same
US20180087846A1 (en) Heat sink having thermal distortion compensation
US20080296756A1 (en) Heat spreader compositions and materials, integrated circuitry, methods of production and uses thereof
CN107123617B (zh) 显示面板及其制造方法和控制方法
JP4067529B2 (ja) 半導体装置
US20100181060A1 (en) Heat radiator of semiconductor package
US20070295482A1 (en) Heat spreader for use in conjunction with a semiconducting device and method of manufacturing same
US20180374773A1 (en) Heat sink and electronic component device
JP2018093114A5 (zh)
US9478482B2 (en) Offset integrated circuit packaging interconnects
TWI712109B (zh) 用於微電子封裝翹曲控制之應力調諧加固物
WO2021219008A1 (zh) 一种加强圈及表面封装组件
JP6702813B2 (ja) 複合基板、電子装置および電子モジュール
TWI442523B (zh) 具有金屬邊框之半導體結構
US11094604B2 (en) System and method to enhance solder joint reliability
US20220285299A1 (en) Via structure for semiconductor dies
WO2020245975A1 (ja) 金属ベース板の反り制御構造、半導体モジュールおよびインバータ装置
Shah et al. Optimal Lid Design Parameters for Reducing Warpage of Flip-chip Package
JP2013211288A (ja) ヒートシンク付パワーモジュール用基板の製造方法
US8389864B2 (en) Warp reactive IC package
KR101229084B1 (ko) 방열 시트 및 그 제조방법
JP2006237324A (ja) 半導体装置及びその製造方法
JP2024021512A (ja) 半導体パッケージ及び半導体パッケージの製造方法