TWI712109B - 用於微電子封裝翹曲控制之應力調諧加固物 - Google Patents

用於微電子封裝翹曲控制之應力調諧加固物 Download PDF

Info

Publication number
TWI712109B
TWI712109B TW107136453A TW107136453A TWI712109B TW I712109 B TWI712109 B TW I712109B TW 107136453 A TW107136453 A TW 107136453A TW 107136453 A TW107136453 A TW 107136453A TW I712109 B TWI712109 B TW I712109B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
device assembly
warpage
thermal expansion
substrate
Prior art date
Application number
TW107136453A
Other languages
English (en)
Other versions
TW201931530A (zh
Inventor
辰 Ｈ 游
馬克 Ｅ 朵杜
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW201931530A publication Critical patent/TW201931530A/zh
Application granted granted Critical
Publication of TWI712109B publication Critical patent/TWI712109B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種半導體裝置總成包含一基板、一半導體裝置、一加固部件及模製化合物。該加固部件經調諧或經組態以減小及/或控制該半導體裝置總成在一高溫下之翹曲形狀。該加固部件可放置於該基板、該半導體裝置及/或該模製化合物上。可使用複數個加固部件。該等加固部件可依一預定圖案定位於該半導體裝置總成之一組件上。可使用一加固部件使得一第一半導體裝置之翹曲實質上對應於一第二半導體裝置在一高溫下之翹曲。可藉由為該部件提供一所要熱膨脹係數(CTE)而調諧該加固部件。該所要CTE可基於一半導體裝置總成之該等組件的個別CTE。

Description

用於微電子封裝翹曲控制之應力調諧加固物
本文中描述之實施例係關於用於半導體裝置總成及/或半導體裝置之翹曲控制的加固部件及使用加固部件進行翹曲控制之方法。
半導體處理及封裝技術不斷演進以滿足工業對增加效能及減小大小之需求。電子產品(諸如蜂巢式電話、智慧型電話、平板電腦、個人數位助理、膝上型電腦以及其他電子裝置)需要具有一高裝置密度同時具有一相對較小佔據面積之封裝半導體總成。例如，在提供增加半導體裝置密度之一需求的電子產品中，可用於記憶體裝置、處理器及其他裝置之空間不斷減小。堆疊半導體裝置以形成一半導體裝置總成係用於增加密度之一個技術。另外，半導體裝置之厚度不斷減小。
在形成一半導體裝置總成之程序期間，總成可經歷具有一高溫之各種程序。例如，在一回焊程序期間產生半導體裝置之間之焊料接點或互連件的溫度可達到攝氏260度。一半導體裝置總成可包括各種組件，諸如但不限於一基板、半導體裝置及模製化合物。組件之各者可具有不同熱膨脹係數(CTE)。使用愈來愈薄的組件可增加因一半導體裝置總成內之組件之CTE失配而產生的潛在問題。在半導體裝置總成經受一高溫時，半導體裝置總成可歸因於總成之個別組件之不同CTE而經歷翹曲。翹曲可對總成之組件提供大量應力。若翹曲過大，則翹曲可產生半導體裝置總成內之焊料接點的可靠性問題。例如，大於(但不限於) 50微米之一翹曲可導致焊料接點可靠性問題。
CTE失配亦可在將一第一半導體裝置連接至一第二半導體裝置時產生問題。第一半導體裝置可在一預期回焊溫度下具有一第一翹曲，且第二半導體裝置可在預期回焊溫度下具有不同於第一翹曲之一第二翹曲。第一翹曲與第二翹曲之間的差異可使得極其難以將第一半導體裝置連接至第二半導體裝置。
可存在額外弊端及缺點。
在一些實施例中，一種半導體裝置總成包括：一基板，其具有一第一側及一第二側；一半導體裝置，其具有一第一側及一第二側，其中該半導體裝置定位於該基板之該第一側上而使該半導體裝置之該第二側相鄰於該基板之該第一側；至少一個加固部件，其定位於該半導體裝置之該第一側上；及一模製化合物，其至少囊封該半導體裝置及該至少一個加固部件。
在一些實施例中，一種半導體裝置總成包括：一基板，其具有一第一側及一第二側；一半導體裝置，其具有一第一側及第二側，其中該半導體裝置定位於該基板之該第一側上而使該半導體裝置之該第二側相鄰於該基板之該第一側；一模製化合物，其至少囊封該半導體裝置；及至少一個加固部件，其定位於該模製化合物之一頂表面上。
在一些實施例中，一種形成一半導體裝置總成之方法包括：判定包括一半導體裝置、一基板及一模製化合物之一第一半導體裝置總成的一第一翹曲；基於該第一翹曲調諧一加固部件以形成具有一第二翹曲之一第二半導體裝置總成，該第二半導體裝置總成包括該半導體裝置、該基板、該模製化合物及該加固部件；及形成包括定位於該基板上之該半導體裝置、至少囊封該半導體裝置之該模製化合物及該加固部件的該第二半導體裝置總成。
在一些實施例中，一種半導體裝置總成包括：一基板，其具有一第一側及一第二側；一半導體裝置，其定位於該基板之該第一側上；及至少一個加固部件，其連接至該基板，其中該至少一個加固部件之一熱膨脹係數已經組態以控制該半導體裝置總成在攝氏260度下之翹曲。
在本發明中，論述許多具體細節以提供對本發明之實施例之一透徹且可行描述。一般技術者將認知，可在不具有一或多個特定細節之情況下實踐本發明。可未展示或未詳細描述通常與半導體裝置相關聯之熟知結構及/或操作以避免使本發明之其他態樣不清楚。一般而言，應瞭解，除本文中揭示之特定實施例之外的各種其他裝置、系統及/或方法亦可在本發明之範疇內。
術語「半導體裝置總成」可指代一或多個半導體裝置、半導體裝置封裝及/或基板(其等可包含插入器、支撐件及/或其他適合基板)之一總成。半導體裝置總成可製造為(但不限於)離散封裝形式、條狀或矩陣形式及/或晶圓面板形式。術語「半導體裝置」通常指代包含半導體材料之一固態裝置。一半導體裝置可包含例如一半導體基板、晶圓、面板或來自一晶圓或基板之一單一晶粒。一半導體裝置在本文中可指代一半導體晶圓，但半導體裝置不限於半導體晶圓。
如本文中使用，術語「垂直」、「橫向」、「上」及「下」可指代圖中展示之半導體裝置中之構件的相對方向或位置。例如，「上」或「最上」可指代定位成比另一構件更靠近一頁之頂部的一構件。然而，此等術語應廣義地解釋為包含具有其他定向之半導體裝置及/或半導體裝置總成，諸如倒置或傾斜定向，其中頂部/底部、上方/下方、上面/下面、向上/向下及左/右可取決於定向而互換。
本發明之各種實施例係關於半導體裝置、半導體裝置總成及製造及/或操作半導體裝置之方法。在本發明之一項實施例中，一加固部件定位於一半導體裝置之一第一或頂側上，其中半導體裝置定位於一基板之一第一或頂側上。模製化合物至少囊封半導體裝置及加固部件。將加固部件添加至半導體裝置總成以在某一態樣中控制半導體裝置總成之翹曲及/或半導體裝置總成之一組件之翹曲。加固部件可經組態以受應力而抵消歸因於在一高溫下之翹曲而加在半導體裝置總成之其他組件上的應力。
在本發明之一項實施例中，一加固部件定位於一半導體裝置總成之一模製化合物之頂部上，模製化合物囊封一基板之一第一或頂側上的一半導體裝置位置。將加固部件添加至半導體裝置總成以在某一態樣中控制半導體裝置總成之翹曲及/或半導體裝置總成之一組件之翹曲。
在本發明之一項實施例中，判定一第一半導體裝置總成之一第一翹曲。接著可基於第一翹曲「調諧」一加固部件。如本文中使用，「調諧」意謂一加固部件經組態以在某一態樣中提供對半導體裝置總成之翹曲及/或半導體裝置總成之一組件之翹曲的控制。加固部件可能夠在某一態樣中以各種方式控制翹曲。例如，加固部件之CTE、加固部件之位置、加固部件之數目及/或加固部件之形狀可減小及/或控制半導體裝置總成及/或半導體裝置之翹曲之某一態樣。如受益於本發明之一般技術者將瞭解，可藉由各種態樣「調諧」加固部件。例如，加固部件可經組態以藉由(但不限於)改變加固部件之材料、改變加固部件之密度、改變加固部件之形狀及/或改變加固部件之位置而提供一半導體裝置總成及/或一半導體裝置之翹曲的一特定結果。
圖1係展示一半導體裝置總成100之本發明之一項實施例之一示意圖。半導體裝置總成100包含定位於一基板110之一第一或頂表面上之一半導體裝置120。一加固部件130定位於半導體裝置120之一第一或頂表面上，且一模製化合物140至少囊封加固部件130及半導體裝置120。基板110、半導體裝置120及模製化合物140之CTE可不同，此可導致在半導體裝置總成100經受高溫時半導體裝置總成100之非所要翹曲。例如，半導體裝置總成100可在各種處理操作期間經受攝氏260度或可能更高之溫度。
加固部件130可經調諧或經組態以減小及/或控制半導體裝置總成100之翹曲。加固部件130亦可經組態以在一高溫下受應力以抵消歸因於翹曲而施加在一半導體裝置總成之組件(例如，一基板、半導體裝置、模製化合物)上的應力。加固部件130可具有不同於基板110、半導體裝置120及模製化合物140之個別CTE的一CTE。加固部件130可經組態具有一特定CTE，使得在定位於半導體裝置120之頂表面上時，其在某一態樣中減小及/或控制半導體裝置總成100之翹曲。例如，添加加固部件130可在經受一指定高溫時將半導體裝置總成100之翹曲減小為50微米或更小，此可為可接受的。另外，可添加加固部件130以控制半導體裝置總成100之翹曲之形狀，如本文中論述。如受益於本發明之一般技術者將瞭解，加固部件130之大小、形狀及/或位置僅經展示用於闡釋性目的且可取決於減小及/或控制半導體裝置總成100之翹曲的應用而變化。
如圖8之圖表800中展示，模製化合物之CTE 840通常大於基板之CTE 810且通常遠大於半導體裝置之CTE 820。作為一實例，模製化合物之CTE之範圍可在(但不限於) 10至15之間，基板之CTE之範圍可在(但不限於) 8至10之間，且半導體裝置之CTE之範圍可在(但不限於) 2至3之間。因為一半導體裝置總成之個別組件各自具有一不同CTE，所以在半導體裝置總成經受高溫時，半導體裝置總成之翹曲可超過容許量。可選取一加固部件以減小及/或控制半導體裝置總成之翹曲之某些態樣。例如，一加固部件可經調諧或經組態以具有落於模製化合物之CTE 840與基板之CTE 810之間的一CTE 830。如受益於本發明之一般技術者將瞭解，添加具有在此範圍內之一CTE 830的加固部件可控制半導體裝置總成之整體翹曲。
圖2係展示一半導體裝置總成200之本發明之一項實施例之一示意圖。半導體裝置總成200包含定位於一基板210之一第一或頂表面上之一半導體裝置220。一模製化合物240囊封半導體裝置220，且一加固部件230定位於模製化合物240之一部分上。如上文論述，基板210、半導體裝置220及模製化合物240之CTE可不同，此可導致在半導體裝置總成200經受高溫時半導體裝置總成200之非所要翹曲。
加固部件230可經調諧或經組態以減小及/或控制半導體裝置總成200之翹曲。例如，加固部件230可具有不同於基板210、半導體裝置220及模製化合物240之個別CTE的一CTE。加固部件230可經組態具有一特定CTE，使得在定位於模製化合物240之頂表面上時，其在某一態樣中減小及/或控制半導體裝置總成200之翹曲。例如，添加加固部件230可在經受一指定高溫時將半導體裝置總成200之翹曲減小為50微米或更小，此可為可接受的。另外，可添加加固部件230以控制半導體裝置總成200之翹曲之形狀，如本文中論述。如受益於本發明之一般技術者將瞭解，加固部件230之大小、形狀及/或位置僅經展示用於闡釋性目的且可取決於減小及/或控制半導體裝置總成200之翹曲的應用而變化。
圖3A係展示一半導體裝置總成300A之本發明之一項實施例之一示意圖。半導體裝置總成300A包含定位於一基板310之一第一或頂表面上之一半導體裝置320。一加固部件330A定位於半導體裝置320之一第一或頂表面上，且一模製化合物340至少囊封加固部件330A及半導體裝置320。一第二加固部件330B定位於模製化合物340之一部分上。基板310、半導體裝置320及模製化合物340之CTE可不同，此可導致在半導體裝置總成300A經受高溫時半導體裝置總成300A之非所要翹曲。
加固部件330A、330B可經調諧或經組態以減小及/或控制半導體裝置總成300A之翹曲。加固部件330A、330B可具有不同於基板310、半導體裝置320及模製化合物340之個別CTE的CTE。加固部件330A、330B可各自經組態具有一特定CTE，使得在定位於半導體裝置320之頂表面上及模製化合物340之一部分上時，其等在某一態樣中減小及/或控制半導體裝置總成300A之翹曲。加固部件330A、330B之個別CTE可不同。添加加固部件330A、330B可在經受一指定高溫時將半導體裝置總成300A之翹曲減小為50微米或更小，此可為可接受的。另外，可添加加固部件330A、330B以控制半導體裝置總成300A之翹曲之形狀，如本文中論述。如受益於本發明之一般技術者將瞭解，加固部件330A、330B之大小、形狀、數目及/或位置僅經展示用於闡釋性目的且可取決於減小及/或控制半導體裝置總成300A之翹曲的應用而變化。例如，加固部件330A可包括複數個加固部件，加固部件330B可包括複數個加固部件，及/或加固部件330A及加固部件330B兩者可各自包括複數個加固部件。
圖3B係展示一半導體裝置總成300B之本發明之一項實施例之一示意圖。半導體裝置總成300B包含定位於一基板310之一第一或頂表面上之一半導體裝置320，其中一加固部件330C定位於半導體裝置320之至少一部分與基板310之間。一模製化合物340至少囊封加固部件330C及半導體裝置320。一第二加固部件330B定位於模製化合物340之一部分上。基板310、半導體裝置320及模製化合物340之CTE可不同，此可導致在半導體裝置總成300B經受高溫時半導體裝置總成300B之非所要翹曲。
加固部件330C、330B可經調諧或經組態以減小及/或控制半導體裝置總成300B之翹曲。加固部件330C、330B可具有不同於基板310、半導體裝置320及模製化合物340之個別CTE的CTE。加固部件330C、330B可各自經組態具有一特定CTE，使得在定位於半導體裝置320之至少一部分與基板310之間及定位於模製化合物340之一部分上時，其等在某一態樣中減小及/或控制半導體裝置總成300B之翹曲。加固部件330C、330B之個別CTE可不同。添加加固部件330C、330B可在經受一指定高溫時將半導體裝置總成300B之翹曲減小為50微米或更小，此可為可接受的。另外，可添加加固部件330C、330B以控制半導體裝置總成300B之翹曲之形狀，如本文中論述。如受益於本發明之一般技術者將瞭解，加固部件330C、330B之大小、形狀、數目及/或位置僅經展示用於闡釋性目的且可取決於減小及/或控制半導體裝置總成300B之翹曲的應用而變化。例如，加固部件330C可包括複數個加固部件，加固部件330B可包括複數個加固部件，及/或加固部件330C及加固部件330B兩者可各自包括複數個加固部件。
圖4係展示一半導體裝置總成400之本發明之一項實施例之一示意圖。半導體裝置總成400包含定位於一基板410之一第一或頂表面上之一半導體裝置420。圖4展示具有一翹曲之半導體裝置420。加固部件430可定位於半導體裝置420之一第一或頂表面上。一模製化合物440至少囊封加固部件430及半導體裝置420。如本文中論述，基板410、半導體裝置420及模製化合物440之個別CTE可不同，此可導致在半導體裝置總成400經受高溫時半導體裝置總成400之翹曲。例如，半導體裝置總成400可在各種處理操作期間經受至少攝氏260度之溫度。
加固部件430可放置於沿半導體裝置420之位置處以控制半導體裝置420之翹曲及/或半導體裝置總成400之翹曲。此外，加固部件430可經調諧或經組態以減小及/或控制半導體裝置總成400之翹曲及/或半導體裝置420之翹曲。加固部件430可具有不同於基板410、半導體裝置420及模製化合物440之個別CTE的個別CTE。如受益於本發明之一般技術者將瞭解，加固部件430之大小、形狀及/或位置僅經展示用於闡釋性目的且可取決於減小及/或控制半導體裝置總成400之翹曲的應用而變化。例如，加固部件430可定位於基板410、半導體裝置420及/或模製化合物440上。
圖5展示一半導體裝置總成500之一實施例之一俯視示意圖。半導體裝置總成500包含依一圖案配置於一半導體裝置520之一表面上的多個加固部件530。加固部件530可經調諧或經組態以減小及/或控制半導體裝置總成500之翹曲。加固部件530可具有不同於半導體裝置520之個別CTE之CTE。加固部件530配置成經組態以控制半導體總成500在一高溫下之翹曲的一特定圖案。
加固部件之圖案可在經受一指定高溫時將半導體裝置總成500之翹曲減小為50微米或更小，或可控制半導體裝置總成500之翹曲之形狀。如受益於本發明之一般技術者將瞭解，加固部件530之大小、形狀、圖案及/或位置僅經展示用於闡釋性目的且可取決於減小及/或控制半導體裝置總成500之翹曲的應用而變化。如受益於本發明之一般技術者將瞭解，半導體裝置320可為但不限於一半導體基板、晶圓、面板或來自一晶圓或基板之一單一晶粒。
可期望將一第一半導體裝置連接至一第二半導體裝置。例如，可期望將一記憶體裝置連接至一處理器之一頂表面。圖6A展示皆處於一高溫下之一第一半導體裝置620A及一第二半導體裝置620B的一示意圖。第一半導體裝置620A可在高溫下具有一第一翹曲且第二半導體裝置620B可在高溫下具有一第二翹曲。
若第一翹曲與第二翹曲不同，則可難以將第一半導體裝置連接至第二半導體裝置。例如，第一半導體裝置620A可具有一實質上凸面翹曲，且第二半導體裝置620B可具有相對於第一半導體裝置620A之翹曲的一實質上凹面翹曲。如受益於本發明之一般技術者將瞭解，兩個半導體裝置620A、620B之翹曲僅經展示用於闡釋性目的且可不同。
可期望將第一半導體裝置620A連接至第二半導體裝置620B，但具有不同翹曲可成問題。例如，兩個半導體裝置620A、620B可歸因於不同翹曲而無法適當接合在一起。同樣地，兩個半導體裝置620A、620B之不同翹曲可導致兩個裝置620A、620B之間的失敗互連。
圖6B展示皆處於一高溫下之第一半導體裝置620A及第二半導體裝置620B的一示意圖，其中一加固部件630添加至第一半導體裝置620A之一部分。加固部件630已經調諧或經組態以將第一半導體裝置620A之翹曲之形狀改變為實質上對應於半導體裝置620B之翹曲，此可有助於將兩個裝置620A、620B連接在一起以形成一半導體裝置總成。如受益於本發明之一般技術者將瞭解，加固部件630可用於控制翹曲之形狀而非減小翹曲。例如，加固部件630可用於使一半導體裝置之翹曲或形狀符合實質上對應於另一半導體裝置之翹曲或形狀。
如受益於本發明之一般技術者將瞭解，「可調諧」加固部件可包括允許減小及/或控制一半導體裝置及/或半導體裝置總成在高溫下之翹曲的各種材料。例如，加固部件可為但不限於金屬、金屬介電質、碳奈米管、玻璃纖維、織物材料、玻璃及/或其組合。如受益於本發明之一般技術者將瞭解，可藉由改變形狀、位置、組態、數目及/或密度而進一步「調諧」加固部件。
如受益於本發明之一般技術者將瞭解，可使用各種方法來判定一半導體裝置或一半導體裝置總成之翹曲或潛在翹曲。圖7展示使用熱陰影疊紋(TSM)展示一半導體裝置之實際翹曲710與半導體裝置之一模擬翹曲720之間的翹曲相關性之一圖表700。模擬一半導體裝置或半導體裝置總成之一翹曲可提供關於可添加以減小及/或控制翹曲之一潛在加固部件的資訊。例如，模擬可向一般技術者告知將翹曲減小至一可接受程度或控制翹曲形狀所需之加固物的數目及/或位置。此外，模擬資訊可向一般技術者告知一(若干)加固部件充分減小及/或控制翹曲所需之一CTE範圍。一般技術者可使用TSM來「調諧」控制翹曲之形狀及/或將翹曲減小至一可接受程度所需之(若干)加固部件。
圖9係形成一半導體裝置總成之一方法900之一流程圖。方法900包含判定一第一半導體裝置總成之一第一翹曲之步驟910。如上文論述，可使用各種方法來判定一半導體裝置總成之翹曲。例如，可使用TSM來判定一半導體裝置總成之翹曲。方法包含在步驟920，基於第一翹曲調諧一加固部件以形成具有一第二翹曲之一第二半導體裝置總成。因各種原因，在步驟910中判定之第一翹曲可為無法接受的。例如，翹曲可能過大、可能將過多應力加在半導體裝置總成之組件上，或翹曲形狀可能取決於應用而為無法接受的。在步驟920，調諧或組態一加固部件，使得在添加一或多個加固部件時，半導體裝置總成將具有一第二翹曲，其取決於應用而為可接受的。在方法900之步驟930，形成包括一基板上之一半導體裝置位置、經調諧加固部件及模製化合物之第二半導體總成。
加固部件可添加一單獨元件，該元件經添加至形成一半導體裝置總成之元件。加固部件可為半導體裝置總成之一組件內之一受控應力層或受控應力層堆疊。例如，可藉由基於對不具有一或多個受控應力層之半導體裝置及/或半導體裝置總成的翹曲分析將一受控應力層沈積於半導體裝置內而形成半導體裝置。作為另一實例，加固部件可為一材料層，諸如但不限於在形成半導體裝置或半導體裝置總成之一組件期間原位添加之金屬、陶瓷、玻璃及/或聚合物。
方法900可包含在選用步驟940，將加固部件組態為具有一所要CTE。方法亦可包含在選用步驟950，藉由改變加固物材料之一密度而獲得所要CTE。在步驟960，可視情況將複數個加固部件定位於第二半導體裝置總成內。方法900可包含在選用步驟970，將複數個加固部件定位成一預定圖案。
圖10係展示一半導體裝置總成1000之本發明之一項實施例之一示意圖。半導體裝置總成1000包含定位於一基板1010之一第一或頂表面上之一半導體裝置1020，其中一加固部件1030定位於半導體裝置1020之至少一部分與基板1010之間。基板1010及半導體裝置1020之CTE可不同，此可導致在半導體裝置總成1000經受高溫時半導體裝置總成1000之非所要翹曲。
加固部件1030可經調諧或經組態以減小及/或控制半導體裝置總成1000之翹曲。加固部件1030可具有不同於基板1010及半導體裝置1020之個別CTE的一CTE。加固部件1030可經組態具有一特定CTE，使得在定位於半導體裝置1020之至少一部分與基板1010之間時，其在某一態樣中減小及/或控制半導體裝置總成1000之翹曲。添加加固部件1030可在經受一指定高溫時將半導體裝置總成1000之翹曲減小為50微米或更小，此可為可接受的。另外，可添加加固部件1030以控制半導體裝置總成1000之翹曲之形狀，如本文中論述。如受益於本發明之一般技術者將瞭解，加固部件1030之大小、形狀、數目及/或位置僅經展示用於闡釋性目的且可取決於減小及/或控制半導體裝置總成1000之翹曲的應用而變化。例如，加固部件1030可包括複數個加固部件。
圖11係展示一半導體裝置總成1100之本發明之一項實施例之一示意圖。半導體裝置總成1100包含定位於一基板1110之一第一或頂表面上之一半導體裝置1120，其中一加固部件1130定位於基板1110之一第二或底表面上。基板1110及半導體裝置1120之CTE可不同，此可導致在半導體裝置總成1100經受高溫時半導體裝置總成1100之非所要翹曲。
加固部件1130可經調諧或經組態以減小及/或控制半導體裝置總成1100之翹曲。加固部件1130可具有不同於基板1110及半導體裝置1120之個別CTE的一CTE。加固部件1130可經組態具有一特定CTE，使得在定位於半導體裝置1120之至少一部分與基板1110之間時，其在某一態樣中減小及/或控制半導體裝置總成1100之翹曲。添加加固部件1130可在經受一指定高溫時將半導體裝置總成1100之翹曲減小為50微米或更小，此可為可接受的。另外，可添加加固部件1130以控制半導體裝置總成1100之翹曲之形狀，如本文中論述。如受益於本發明之一般技術者將瞭解，加固部件1130之大小、形狀、數目及/或位置僅經展示用於闡釋性目的且可取決於減小及/或控制半導體裝置總成1100之翹曲的應用而變化。例如，加固部件1130可包括複數個加固部件。
儘管已依據特定實施例描述本發明，然一般技術者所明白之其他實施例(包含未提供本文中闡述之全部特徵及優點之實施例)亦在本發明之範疇內。本發明可涵蓋本文中未明確展示或描述之其他實施例。因此，僅參考隨附發明申請專利範圍及其等效物定義本發明之範疇。
100‧‧‧半導體裝置總成 110‧‧‧基板 120‧‧‧半導體裝置 130‧‧‧加固部件 140‧‧‧模製化合物 200‧‧‧半導體裝置總成 210‧‧‧基板 220‧‧‧半導體裝置 230‧‧‧加固部件 240‧‧‧模製化合物 300A‧‧‧半導體裝置總成 300B‧‧‧半導體裝置總成 310‧‧‧基板 320‧‧‧半導體裝置 330A‧‧‧加固部件 330B‧‧‧第二加固部件 330C‧‧‧加固部件 340‧‧‧模製化合物 400‧‧‧半導體裝置總成 410‧‧‧基板 420‧‧‧半導體裝置 430‧‧‧加固部件 440‧‧‧模製化合物 500‧‧‧半導體裝置總成/半導體總成 520‧‧‧半導體裝置 530‧‧‧加固部件 620A‧‧‧第一半導體裝置 620B‧‧‧第二半導體裝置 630‧‧‧加固部件 700‧‧‧圖表 710‧‧‧實際翹曲 720‧‧‧模擬翹曲 800‧‧‧圖表 810‧‧‧基板之熱膨脹係數(CTE) 820‧‧‧半導體裝置之熱膨脹係數(CTE) 830‧‧‧加固部件之熱膨脹係數(CTE) 840‧‧‧模製化合物之熱膨脹係數(CTE) 900‧‧‧方法 910‧‧‧步驟 920‧‧‧步驟 930‧‧‧步驟 940‧‧‧步驟 950‧‧‧步驟 960‧‧‧步驟 970‧‧‧步驟 1000‧‧‧半導體裝置總成 1010‧‧‧基板 1020‧‧‧半導體裝置 1030‧‧‧加固部件 1100‧‧‧半導體裝置總成 1110‧‧‧基板 1120‧‧‧半導體裝置 1130‧‧‧加固部件
圖1係具有一加固部件之一半導體裝置總成之一項實施例之一示意圖。
圖2係具有一加固部件之一半導體裝置總成之一項實施例之一示意圖。
圖3A係具有多個加固部件之一半導體裝置總成之一項實施例之一示意圖。
圖3B係具有多個加固部件之一半導體裝置總成之一項實施例之一示意圖。
圖4係具有多個加固部件之一半導體裝置總成之一項實施例之一示意圖。
圖5係依一圖案配置於一半導體裝置上之多個加固部件之一項實施例之一俯視示意圖。
圖6A係具有不同翹曲之兩個半導體裝置之一示意圖。
圖6B係圖6A之兩個半導體裝置之一示意圖，其中一加固部件添加至半導體裝置之一者。
圖7係展示一半導體裝置之實際翹曲與半導體裝置之模擬翹曲之間的翹曲相關性之一圖表。
圖8係展示一半導體裝置之一項實施例之各種組件在溫度增加時的熱膨脹係數(CTE)之一圖表。
圖9係形成一半導體裝置總成之一方法之一項實施例之一流程圖。
圖10係具有一加固部件之一半導體裝置總成之一項實施例之一示意圖。
圖11係具有一加固部件之一半導體裝置總成之一項實施例之一示意圖。
雖然本發明易於以各種修改及替代形式呈現，但已在圖式中藉由實例展示且將在本文中詳細描述特定實施例。然而，應瞭解，本發明並不意欲限於所揭示之特定形式。實情係，其意欲涵蓋落入由隨附發明申請專利範圍定義之本發明之範疇內的全部修改、等效物及替代物。
100‧‧‧半導體裝置總成
110‧‧‧基板
120‧‧‧半導體裝置
130‧‧‧加固部件
140‧‧‧模製化合物

Claims (21)

  1. 一種半導體裝置總成，其包括：一基板，其具有一第一側及一第二側；一半導體裝置，其具有一第一側及一第二側，其中該半導體裝置定位於該基板之該第一側上而使該半導體裝置之該第二側相鄰於該基板之該第一側；至少一個加固部件，其定位於該半導體裝置之該第一側上，該至少一個加固部件係一不同於該半導體裝置之材料，且該至少一個加固部件係經調諧以減少該半導體裝置總成之一翹曲；一模製化合物，其至少囊封該半導體裝置及該至少一個加固部件；及其中該基板在攝氏260度下具有一第一翹曲，其中該半導體裝置及該至少一個加固部件在260度下具有經組合之一第二翹曲，且其中該第二翹曲實質上對應於該第一翹曲。
  2. 如請求項1之半導體裝置總成，其中該基板具有一第一熱膨脹係數，該半導體裝置具有一第二熱膨脹係數，該模製化合物具有一第三熱膨脹係數，且該至少一個加固部件具有一第四熱膨脹係數，且其中該第一熱膨脹係數、該第二熱膨脹係數、該第三熱膨脹係數及該第四熱膨脹係數之各者不同。
  3. 如請求項2之半導體裝置總成，其中該至少一個加固部件經組態使得該第四熱膨脹係數介於該第一熱膨脹係數與該第三熱膨脹係數之間。
  4. 如請求項1之半導體裝置總成，其中該半導體裝置總成在攝氏260度下具有50微米或更小之一翹曲。
  5. 如請求項1之半導體裝置總成，其中該至少一個加固部件包括金屬、一金屬介電質、碳奈米管、玻璃纖維、織物材料或玻璃。
  6. 一種半導體裝置總成，其包括：一基板，其具有一第一側及一第二側；一半導體裝置，其具有一第一側及第二側，其中該半導體裝置定位於該基板之該第一側上而使該半導體裝置之該第二側相鄰於該基板之該第一側；一模製化合物，其至少囊封該半導體裝置；至少一個加固部件，其定位於該模製化合物之一頂表面上；其中該至少一個加固部件係經調諧以減少該半導體裝置總成之一翹曲；及其中該基板具有在8至10之範圍內之一熱膨脹係數，其中該模製化合物具有在10至15之範圍內之一熱膨脹係數，其中該半導體裝置具有在2至3之範圍內之一熱膨脹係數，且其中該至少一個加固部件具有介於該模製化合物之該熱膨脹係數與該基板之該熱膨脹係數之間的一熱膨脹係數。
  7. 如請求項6之半導體裝置總成，其中該至少一個加固部件具有一熱膨脹係數，其中該至少一個加固部件之該熱膨脹係數經組態使得該半導體裝 置總成在攝氏260度下具有50微米或更小之一翹曲。
  8. 如請求項6之半導體裝置總成，其進一步包括定位於該半導體裝置之該第一側之一部分上的一第二加固部件，其中該至少一個加固部件及該第二加固部件係經調諧以減少該半導體裝置總成之該翹曲。
  9. 如請求項8之半導體裝置總成，其中該至少一個加固部件進一步包括複數個加固部件。
  10. 如請求項8之半導體裝置總成，其中該第二加固部件進一步包括複數個第二加固部件。
  11. 一種形成一半導體裝置總成之方法，該方法包括：提供包括一半導體裝置、一基板、一加固部件及一模製化合物之一第一半導體裝置總成，該第一半導體裝置總成具有一第一翹曲；調諧該加固部件使得一第二半導體裝置總成具有一第二翹曲，其中該基板具有在8至10之範圍內之一熱膨脹係數，其中該模製化合物具有在10至15之範圍內之一熱膨脹係數，其中該半導體裝置具有在2至3之範圍內之一熱膨脹係數，且其中該至少一個加固部件具有介於該模製化合物之該熱膨脹係數與該基板之該熱膨脹係數之間的一熱膨脹係數。
  12. 如請求項11之方法，其中該第二翹曲實質上對應於一第二半導體裝置或一第三半導體裝置總成之一第三翹曲。
  13. 如請求項11之方法，其中調諧該加固部件進一步包括：將該加固部件組態為具有一所要熱膨脹係數。
  14. 如請求項13之方法，其中調諧該加固部件進一步包括：改變該加固部件之一密度以獲得該所要熱膨脹係數。
  15. 如請求項11之方法，其中調諧該加固部件進一步包括：將複數個加固部件定位於該第二半導體裝置總成內以獲得該第二翹曲。
  16. 如請求項15之方法，其中定位該複數個加固部件進一步包括：將該等加固部件依一預定圖案定位於該第二半導體裝置總成內。
  17. 如請求項11之方法，其中該加固部件係該基板或該半導體裝置內之一受控應力層。
  18. 如請求項11之方法，其中調諧該加固部件進一步包括：將該加固部件作為一層原位添加於該基板或該半導體裝置中。
  19. 一種半導體裝置總成，其包括：一基板，其具有一第一側及一第二側；一半導體裝置，其定位於該基板之該第一側上；及複數個加固部件，其連接至該基板，該複數個加固部件係一金屬或 一金屬介電質，且其中該複數個加固部件之一熱膨脹係數已經調諧以控制該半導體裝置總成在攝氏260度下之翹曲。
  20. 如請求項19之半導體裝置總成，其中該複數個加固部件定位於該半導體裝置之至少一部分與該基板之間。
  21. 如請求項19之半導體裝置總成，其中該複數個加固部件連接至該基板之該第二側。
TW107136453A 2017-10-18 2018-10-17 用於微電子封裝翹曲控制之應力調諧加固物 TWI712109B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/787,321 US10396003B2 (en) 2017-10-18 2017-10-18 Stress tuned stiffeners for micro electronics package warpage control
US15/787,321 2017-10-18

Publications (2)

Publication Number Publication Date
TW201931530A TW201931530A (zh) 2019-08-01
TWI712109B true TWI712109B (zh) 2020-12-01

Family

ID=66096089

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107136453A TWI712109B (zh) 2017-10-18 2018-10-17 用於微電子封裝翹曲控制之應力調諧加固物

Country Status (4)

Country Link
US (2) US10396003B2 (zh)
CN (1) CN111512433B (zh)
TW (1) TWI712109B (zh)
WO (1) WO2019078985A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190206753A1 (en) * 2017-12-30 2019-07-04 Intel Corporation Bicontinuous porous ceramic composite for semiconductor package applications

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188817A1 (en) * 2003-03-31 2004-09-30 Intel Corporation Apparatus and method to minimize thermal impedance using copper on die backside
US20090302485A1 (en) * 2008-06-05 2009-12-10 Powertech Technology Inc. Laminate substrate and semiconductor package utilizing the substrate
US20100078786A1 (en) * 2008-09-29 2010-04-01 Maeda Shinnosuke Wiring substrate with reinforcement
TW201030909A (en) * 2008-10-28 2010-08-16 Globalfoundries Us Inc Method and apparatus for reducing semiconductor package tensile stress
US20140146498A1 (en) * 2012-11-29 2014-05-29 Samsung Electro-Mechanics Co., Ltd. Electronic component package
TW201642429A (zh) * 2015-05-25 2016-12-01 華亞科技股份有限公司 半導體元件及其製作方法
US20170243858A1 (en) * 2013-10-04 2017-08-24 Mediatek Inc. Semiconductor package incorporating redistribution layer interposer

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0629867B1 (en) * 1993-06-16 1999-01-27 Nitto Denko Corporation Probe structure
US6512295B2 (en) 2001-03-01 2003-01-28 International Business Machines Corporation Coupled-cap flip chip BGA package with improved cap design for reduced interfacial stresses
US6740546B2 (en) * 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
JP2004356618A (ja) * 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
US7919868B2 (en) * 2007-08-15 2011-04-05 Qimonda Ag Carrier substrate and integrated circuit
US7804179B2 (en) * 2008-04-24 2010-09-28 Lockheed Martin Corporation Plastic ball grid array ruggedization
US8710629B2 (en) * 2009-12-17 2014-04-29 Qualcomm Incorporated Apparatus and method for controlling semiconductor die warpage
US8298863B2 (en) * 2010-04-29 2012-10-30 Texas Instruments Incorporated TCE compensation for package substrates for reduced die warpage assembly
US8455991B2 (en) * 2010-09-24 2013-06-04 Stats Chippac Ltd. Integrated circuit packaging system with warpage control and method of manufacture thereof
KR20140030889A (ko) 2012-09-04 2014-03-12 삼성전기주식회사 반도체 칩 패키지 및 그 제조방법
US9048222B2 (en) * 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9087832B2 (en) * 2013-03-08 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage reduction and adhesion improvement of semiconductor die package
KR20150014282A (ko) * 2013-07-29 2015-02-06 삼성전기주식회사 반도체 칩 패키지 모듈 및 그 제조방법
KR20150070749A (ko) * 2013-12-17 2015-06-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR101676916B1 (ko) * 2014-08-20 2016-11-16 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR20160096739A (ko) * 2015-02-05 2016-08-17 삼성디스플레이 주식회사 표시 장치
US9761540B2 (en) * 2015-06-24 2017-09-12 Micron Technology, Inc. Wafer level package and fabrication method thereof
US10475770B2 (en) * 2017-02-28 2019-11-12 Amkor Technology, Inc. Semiconductor device having stacked dies and stacked pillars and method of manufacturing thereof
TWI618206B (zh) * 2017-06-09 2018-03-11 恆勁科技股份有限公司 半導體封裝結構及其製作方法
US10872864B2 (en) * 2017-06-30 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10290569B2 (en) * 2017-09-29 2019-05-14 Intel Corporation Constrained cure component attach process for improved IC package warpage control

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188817A1 (en) * 2003-03-31 2004-09-30 Intel Corporation Apparatus and method to minimize thermal impedance using copper on die backside
US20090302485A1 (en) * 2008-06-05 2009-12-10 Powertech Technology Inc. Laminate substrate and semiconductor package utilizing the substrate
US20100078786A1 (en) * 2008-09-29 2010-04-01 Maeda Shinnosuke Wiring substrate with reinforcement
TW201030909A (en) * 2008-10-28 2010-08-16 Globalfoundries Us Inc Method and apparatus for reducing semiconductor package tensile stress
US20140146498A1 (en) * 2012-11-29 2014-05-29 Samsung Electro-Mechanics Co., Ltd. Electronic component package
US20170243858A1 (en) * 2013-10-04 2017-08-24 Mediatek Inc. Semiconductor package incorporating redistribution layer interposer
TW201642429A (zh) * 2015-05-25 2016-12-01 華亞科技股份有限公司 半導體元件及其製作方法

Also Published As

Publication number Publication date
TW201931530A (zh) 2019-08-01
CN111512433B (zh) 2024-04-05
CN111512433A (zh) 2020-08-07
US20190304860A1 (en) 2019-10-03
US10396003B2 (en) 2019-08-27
US20190115270A1 (en) 2019-04-18
WO2019078985A1 (en) 2019-04-25
US11581231B2 (en) 2023-02-14

Similar Documents

Publication Publication Date Title
TWI614851B (zh) 包括多層加強件之電子封裝體
US8877552B2 (en) Method and apparatus for manufacturing electronic integrated circuit chip
KR102466362B1 (ko) 지지 기판 및 이를 사용한 반도체 패키지의 제조방법
TWI712109B (zh) 用於微電子封裝翹曲控制之應力調諧加固物
US10595399B2 (en) Method of reducing warpage of an organic substrate
TWI590406B (zh) 半導體封裝及其製造方法
JP6867243B2 (ja) 放熱板及びその製造方法と電子部品装置
US7964444B2 (en) Method and apparatus for manufacturing electronic integrated circuit chip
JP2008010690A (ja) スティフナ付き基板およびその製造方法
McCann et al. Experimental and theoretical assessment of thin glass substrate for low warpage
US9478482B2 (en) Offset integrated circuit packaging interconnects
US20130119540A1 (en) Semiconductor package and method for manufacturing the same
US11855002B2 (en) Warpage control in microelectronic packages, and related assemblies and methods
US20210066212A1 (en) Electrically or Temperature Activated Shape-Memory Materials for Warpage Control
US20060214313A1 (en) Die attach methods and apparatus
KR20150105587A (ko) 반도체 패키지모듈의 휨 방지장치
US20170373019A1 (en) Method to mitigate chip package interaction risk on die corner using reinforcing tiles
Farrugia et al. Investigation of warpage in wafer-level Molding: Measurements and FE analysis
JP2016046355A (ja) 半導体装置の製造方法
CN110634806A (zh) 半导体装置组合件和其制造方法
WO2020227988A1 (zh) 一种芯片封装装置及其制备方法
JP2024021512A (ja) 半導体パッケージ及び半導体パッケージの製造方法
TWI237352B (en) Warpage-preventing substrate
JP2006165275A (ja) 半導体装置及びその製造方法
JP2015226020A (ja) 回路基板の製造装置及び回路基板の製造方法