JP4056126B2 - サンプリング値からの信号を集約するための方法および装置 - Google Patents

サンプリング値からの信号を集約するための方法および装置 Download PDF

Info

Publication number
JP4056126B2
JP4056126B2 JP10826598A JP10826598A JP4056126B2 JP 4056126 B2 JP4056126 B2 JP 4056126B2 JP 10826598 A JP10826598 A JP 10826598A JP 10826598 A JP10826598 A JP 10826598A JP 4056126 B2 JP4056126 B2 JP 4056126B2
Authority
JP
Japan
Prior art keywords
time
sampling
low
signal
pass filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10826598A
Other languages
English (en)
Other versions
JPH1175273A (ja
Inventor
ハンス・ユルゲン・マツト
Original Assignee
ナクソス・データ・エルエルシイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナクソス・データ・エルエルシイ filed Critical ナクソス・データ・エルエルシイ
Publication of JPH1175273A publication Critical patent/JPH1175273A/ja
Application granted granted Critical
Publication of JP4056126B2 publication Critical patent/JP4056126B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06JHYBRID COMPUTING ARRANGEMENTS
    • G06J1/00Hybrid computing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Automation & Control Theory (AREA)
  • Evolutionary Computation (AREA)
  • Fuzzy Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Analogue/Digital Conversion (AREA)
  • Pulse Circuits (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Complex Calculations (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、それぞれの帯域幅が≦Bであり、それぞれfA>2Bであるサンプリング周波数を有し、アナログまたはデジタルあるいはその両方のサンプリング値として存在し、N>1個の帯域が制限された時刻信号を集約するための方法および装置に関する。このような方法は、ドイツ出願DE 32 00 934 A1から既に知られている。
【0002】
【従来の技術】
加算器を使用したアナログ信号の集約は、参考書、TietzeおよびSchenk著「Semiconductor circuit technology」第8版、1986年、299ページから300ページと579ぺージから581ページに、たとえば記載されている。
【0003】
デジタル信号プロセッサ(DSP)を介する中間アナログデジタル変換器(ADC)を使用した、アナログ入力信号からのデジタル信号の集約、および、特にビデオ信号の領域における、デジタル−アナログ変換器(DAC)を使用した処理信号の再アナログ化が、ヨーロッパ出願EP 0 695 066 A2に、たとえば記載されている。
【0004】
複数の帯域が制限された時刻信号の新しい合成信号への線形集約は、特に、複数の異なるソースからの音響を混合することで音声信号を重ねる音声技術、または、二つの異なるソースからの画像をクロスフェードすることで、ビデオ信号を組み合わせて新しいビデオ信号にするビデオ技術で行われている。サウンドミキシングの応用分野の例には、ラジオ、ディスクレコーディング業界、および他のサウンドキャリアの生産などの分野がある。さらに、サウンドミキシングは電話会議回線、すなわち遠距離通信の分野において、異なるソースからの複数の音響信号の集約に必要である。複数のビデオ信号をクロスフェードすることによる画像の混合は、たとえばテレビジョン、ビデオディスクの生産、他のビデオキャリア、ビデオレコーダ、カムコーダなど上でのビデオ表示として一般的である。ビデオ会議ではビデオ混合は行われないが、ウィンドウを会議システムの異なる参加者用のジョイントビデオにフェードする。
【0005】
本明細書の最初に引用したドイツ出願DE 32 00 934 A1から既に知られている、デジタル走査サンプルという形で存在する低周波数信号の混合のための方法を使用することで、それぞれの端末で共同で可聴されるべき、共通端末向けのパルスが、アナログ加算器によって集約され、全時間枠中端末を制御する集約パルスの形で一つの時間フレーム内で伝送される。
【0006】
知られている方法の欠点は、デジタルコンピュータ、または加算装置のハードウェア回路による個々の信号の集約のための計算時間が比較的長いことである。さらに、信号の減衰がかなりあり、その結果、デジタル集約の場合、加算される信号の再アナログ化の際の、アナログからデジタル、およびその逆の変換時に情報損失がある。
【0007】
【発明が解決しようとする課題】
したがって、本発明の目的は、かなり短い計算時間で集約が実行でき、できるだけ多くの低速で高価な加算器構成要素を節約し、処理中の信号の減衰を最少にして、結果として情報の損失を最少にするよう、本明細書の最初に引用した種類の方法を改善することである。
【0008】
【課題を解決するための手段】
本発明は、全てのN個の時刻信号のサンプリング値が時間的にオフセットされ、互いに重ねられ、B’>Bの帯域幅である低域通過フィルタに共同で入力され、合成信号が低域通過フィルタの出力から提供されるという、驚くべき、および効率的な方法によってこの目的を達成する。
【0009】
アナログまたはデジタルサンプリング値として存在する異なるソースからの信号を、それぞれの信号について別々にアナログ信号に変換し、これを一つまたは複数のアナログ加算器またはデジタルプロセッサを使用して集約する知られている方法とは対照的に、本発明の方法では、異なる時刻信号のサンプリング値は時間的にオフセットされ、互いに重ねられ、受動低域通過フィルタを使用してアナログに変換される。それぞれ周波数fAでサンプリングされた異なる信号のサンプリング値は、時分割マルチプレックス方式を使用して周波数がN・fAの重ねられた信号に結合される。帯域幅B’=fA/2の低域通過フィルタを使用した後続の濾過の際に、アナログ合成信号が生成され、さらに周波数fAの処理でサンプリングすることができる。
【0010】
これは一方では結果として質的に向上し、より高速な集約となり、他方では加算器、または入力信号のデジタル集約のための対応するプロセッサを節約することで、より費用効果の高い方法で集約を達成することができる。もう一つの利点は、本発明の方法を実行するのに適する装置が、たとえばVLSIチップなどの集積スイッチング回路に簡単な方法で統合することができることである。また一方では、本発明の方法は、計算時間で対応する利益をあげながら、DSPソフトウェアに簡単に組込むことができる。本発明の方法は、アナログ入力値だけでなくデジタル入力値の両方を加算するのに適している。
【0011】
【発明の実施の形態】
特に、本発明の方法の構成において、N個の時刻信号のサンプリング値は時間的に互いに等間隔にオフセットされることが望ましい。これによって、最初から異なるソースからの固定した常に既知の信号の時間関係を構築し、同じ状態にすることができる。
【0012】
本発明の別の好ましい構成は、クロック周波数N・fAの低域通過フィルタに入力され互いに時間的にオフセットされるサンプリング値を提供する。
【0013】
本発明の別の有利な構成において、アナログサンプリング値が入力される場合は、アナログ低域通過フィルタを使用することができ、この出力は時間的に連続する合成信号であり、部分的な信号の完全な集約を形成させる。
【0014】
この方法は、アナログサンプリング値が時間的に連続する合成信号のサンプリングによって得られるため、さらに発展させることが好ましい。
【0015】
あるいは、デジタルサンプリング値が入力される他の構成では、クロック周波数n・fAで動作するデジタル低域通過フィルタの使用を提供し、この出力は、単位あたりn・fAのサンプリング値を有する、すなわちオーバーサンプル形式である合成信号である。これにより、オーバーサンプリング方法の全ての利点を利用することが可能になる。
【0016】
この構成をさらに発展させると、オーバーサンプルされた合成信号を、クロック周波数N・fAで動作するデジタル−アナログ(D/A)変換器に入力として提供し、その出力信号は、好ましくは抵抗器−コンデンサ(RC)構成要素を使用して、後続の濾過を介して時間的に連続する合成信号を生成する。高価なフィルタをインストレーションする代わりに、オーバーサンプリングのため、フーリエ変換にしたがって周波数空間に定期的に起こるミラー信号の十分な抑制を確実にする、非常にシンプルな費用効果の高いRCフィルタ構成要素を使用することができる。
【0017】
さらに発展させると、オーバーサンプルされた合成信号は、定期的にサンプリング値を省略する(デシメーション)ことで、好ましくはi=1である、低サンプリング周波数i・fA<N・fAに変換できるため、特に有利である。反対に、高サンプリング周波数は、架想のサンプリング値「0」を中間領域に挿入することによる、サンプリング率変換を使用して達成することもでき、この場合、最終的に低域濾過が完全な全体信号を生成する。
【0018】
本発明の方法は、集約および低域濾過がデジタル信号プロセッサで実施される場合は、アナログ入力値を使用して、特に簡単でコストがかからない方法で実施することができる。
【0019】
本発明のフレームワークは、それぞれが帯域幅≦Bであり、各サンプリング周波数がfA>2Bであり、アナログまたはデジタルあるいはその両方のサンプリング値として存在する、1より大きいN個の帯域制限された時刻信号を集約するための装置も含み、全てのN個の時刻信号のサンプリング値が時間的にオフセットされ、互いに重ねられる時分割マルチプレックスユニットが提供され、帯域幅B’がB’>Bの低域通過フィルタは時分割マルチプレックスユニットに接続され、ここに重ねられた時間オフセットサンプリング値が共同で入力され、この出力から合成信号が提供できる。
【0020】
本発明のさらなる利点は、説明および図からわかる。上記に記述した本発明の特徴、および後でリストする特徴は、個別でも如何なる組合せでも応用することができる。ここに示し説明する構成は、最終的な列挙として解釈すべきではなく、本発明を記述するための例示的な性格のものである。
【0021】
本発明を図に示し、実施形態を使用してより詳細に説明する。
【0022】
図1は、本発明による時刻信号の集約を形成するための、特に簡単な構造を示し、ここでは各時刻信号はサンプリング周波数fAを有するサンプリング値として入力される。この場合、サンプリング周波数fAは帯域制限された時刻信号の帯域幅の2倍より大きいかあるいは少くとも等しくなければならない。
【0023】
両方のソースからの時刻信号は、時分割マルチプレックスユニット11に入力され、ここで信号は時間的にオフセットされ互いに重ねられる。時刻信号のサンプリング値が時間的に等間隔の場合、これは好都合な条件であるため、この例の周波数が2・fAのサンプリング値が、時分割マルチプレックスユニット11から現れる。これらは、帯域幅がB’>Bの低域通過フィルタ12へ入力される。望ましい合成信号は、低域通過フィルタ12の出力から提供することができる。
【0024】
デジタル入力データの処理のための改良された構成が概略的に図2に示されている。この場合、この例では二つのソースからだけもう一度発生するデジタルサンプリング値は、時分割マルチプレックスユニット21に入力され、好ましくはここで等間隔の時間オフセットがもう一度行われる。重ねられた時間オフセット信号は、その後、この例ではクロック周波数が2・fAであるデジタル低域通過フィルタ22へ送られる。デジタル低域通過フィルタ22は、常に定期的に連続した望ましくない信号を生成するため、合成信号はデジタル−アナログ変換器(DAC)23を通ったあと、さらに、アナログ低域通過フィルタ24へ送られ、これにより生成された信号の小さい周波数部分が周波数空間を通過でき、望ましくない定期的な信号の生成物を十分抑制するように高周波数を減衰させることができる。この例では、DAC23とデジタル低域通過フィルタ22は、二つの異なるソースからの信号だけを処理しなければならないため、クロック周波数は2・fAであり、時分割マルチプレックスユニット21で互いに等間隔でオフセットされる。アナログ低域通過フィルタ24は、低価格な一つのRC構成要素か、または複数のRC構成要素で構成することができる。
【0025】
図3aおよび図3bは、本発明の方法の順序を概略的に示す図である。図3aは、下に互いのN個のソースの時刻信号を表し、信号はソース番号を表す「S」に続く数字によって識別され、もう一つの数字は、次のアナログ信号の内部のサンプリング値を表す。N個の異なるソースからの信号がマルチプレックスユニット31へ送られ、ここで時間的にオフセットされ互いに重ねられるのが、図3bに概略的に示されている。同じソースからのサンプリング値は、時間的に等間隔にオフセットされる必要があるが、フィルタのインストレーションまたはDACが高速の信号処理を十分に扱える場合は、異なるソースからの信号が、時間的に等間隔でオフセットされる必要はない。
【0026】
時分割マルチプレックスユニット31の出力の結果として生じる信号列は、各個々のソースの信号が合成信号から再構築できるように、サンプリング周波数fAの約半分に相当する帯域幅B’の通常の低域通過フィルタ32へ送られる。
【0027】
図4は、ここではアナログであり、異なるソースから発生する信号からのサンプリング値の処理を概略的に表す図である。図4には詳しく説明されていないが、信号は重ねられ、時分割マルチプレックスユニットで時間的にオフセットされ、他のソース全て(S21からSN1)からのサンプリング値が全て、第一ソースからの第一サンプリング値S11と、第一ソースからの第二サンプリング値S12との間に位置付けられるようにする。この列は、アナログ低域通過フィルタ42へ送られ、ここから対応する連続的な合成信号がアナログ形式で現れる。
【0028】
図5aは、デジタルサンプリング値の入力を有する、同じ処理を表す図である。この場合、時間オフセットされ重ねられた信号は、クロック周波数がN・fAのデジタル低域通過フィルタである低域通過フィルタ52へ再度送られる。デジタルサンプリング値が周波数N・fAである合成信号は、低域通過フィルタ52の出力で生成され、図5bに示すように、これもクロック周波数がN・fAであるDAC53へ送られる。DAC53の出力は、周波数N・fAのアナログサンプリング値を含むが、これは上記のデジタル低域通過フィルタの動作モードのため、さらにRC構成要素54のアナログ低域濾過を受けなければならない。
【0029】
デジタルサンプリング値のタイムフローがそれぞれn個のサンプリング値の等しいブロックに分割される場合、たいてい、各ブロックの第一番目の各サンプリング値を保持すれば、残りの(n−1)個のサンプリング値は無視して十分である。このいわゆるデシメーション手順を使用して選択したサンプリング値は、反復周波数率fAを有し、また望ましい合成信号を正確に表す。
【0030】
反対に、サンプリング値の補間をいわゆるサンプリング率変換の助けを使用して行うことができる。図6は、時分割マルチプレックスユニット61から時間的にオフセットされ互いに重ねられて現れるアナログ信号が、出力がサンプルホールド回路65に提供される、アナログ低域通過フィルタ62へ送られる方法を表す図である。サンプルホールド回路もまた、アナログ−デジタル変換器ユニット(ADC)63に接続され、この後で信号のデジタル処理が可能になる。サンプリング率変換のために、サンプリング周波数を増大させるには、サンプリング値が存在しない場所に「ゼロ値」を補間的に挿入する。
【0031】
最後に図7は、時分割マルチプレックスユニット71、「ゼロ値」を挿入し、対応するサンプリング率変換のための補間装置76、低域通過フィルタ72、および上記で説明したデシメーション手順にしたがって信号データを選択的に圧縮するためのデシメータ77を有する、本発明による装置を概略的に示す図である。
【図面の簡単な説明】
【図1】示したサンプリング信号を使用して本発明の方法を実施する装置の概略図である。
【図2】図1の装置の改良された構成を示す図である。
【図3a】時間的に異なるソースから来る信号の概略図である。
【図3b】図3aの入力信号の時間オフセット集約および低域濾過の概略図である。
【図4】アナログ入力値を使用した本発明による集約の時間挙動の概略図である。
【図5a】本発明の方法の、デジタル入力値の合計の間の時間挙動の概略図である。
【図5b】図5aの装置の改良型を示す図である。
【図6】アナログ信号入力およびサンプリング率の変換の可能性を有する集約形成のための構造概略図である。
【図7】本発明の方法を補間法またはデシメーション法あるいはその両方を使用して実施するための構造概略図である。
【符号の説明】
11、21、31、61、71 時分割マルチプレックスユニット
12、22、52、72 デジタル低域通過フィルタ
23、53 デジタル−アナログ変換器(DAC)
24、32、42、62 アナログ低域通過フィルタ
31 マルチプレックスユニット
54 RC構成要素
63 アナログ−デジタル変換器(ADC)
65 サンプルホールド回路
76 補間装置
77 デシメータ

Claims (10)

  1. それぞれがBより小さいかあるいはBと等しい帯域幅を有し、それぞれのサンプリング周波数がf>2Bであり、アナログまたはデジタルあるいはその両方のサンプリング値として存在する、1より大きいN個の帯域制限された時刻信号の集約を形成するための方法であって、N個の時刻信号全てのサンプリング値が時間的にオフセットされ、互いに重ねられ、仮想のサンプリング値を挿入する補間装置に共同で送られ次に、補間装置から帯域幅B’がB’>Bである低域通過フィルタ(12、22、32、42、52、62、72)に共同で送られ、合成信号が低域通過フィルタ(12、22、32、42、52、62、72)の出力から提供されることを特徴とする方法。
  2. N個の時刻信号のサンプリング値が互いに時間的に等間隔にオフセットされることを特徴とする請求項1に記載の方法。
  3. 互いに時間的にオフセットされるサンプリング値が、クロック周波数N・fの低域通過フィルタ(12、22、32、42、52、62、72)に入力されることを特徴とする請求項1または2に記載の方法。
  4. アナログ低域通過フィルタ(11、32、42、62)がアナログサンプリング値のために使用され、時間的に連続する合成信号がその出力に現れることを特徴とする請求項1から3のいずれか一項に記載の方法。
  5. 合成信号のアナログサンプリング値が、サンプリングによって時間的に連続する合成信号から得られることを特徴とする請求項4に記載の方法。
  6. クロック周波数n・fで動作するデジタル低域通過フィルタ(12、22、52、72)がデジタルサンプリング値のために使用され、時間単位あたりn・fのサンプリング値を有する合成信号が、その出力に、すなわちオーバーサンプルされた形態で現れることを特徴とする請求項1から3のいずれか一項に記載の方法。
  7. オーバーサンプルされた合成信号が、クロック周波数がN・fで動作する、デジタル−アナログ(D/A)変換器(23、53)へ送られ、その出力信号が、好ましくはRC構成要素(24、54)を使用した後続の濾波を通して時間的に連続する合成信号を生成することを特徴とする請求項6に記載の方法。
  8. オーバーサンプルされた合成信号が、サンプリング値の周期的な省略(デシメーション)によって、好ましくはi=1であり、i・f<N・fである低サンプリング周波数に変換されることを特徴とする請求項6または7に記載の方法。
  9. 集約および低域濾波がデジタル信号プロセッサを使用して実施されることを特徴とする請求項1から3または請求項6から8のいずれか一項に記載の方法。
  10. それぞれがBより小さいかあるいはBと等しい帯域幅を有し、それぞれのサンプリング周波数がf>2Bであり、アナログまたはデジタルあるいはその両方のサンプリング値として存在する、1より大きいN個の帯域制限された時刻信号の集約を形成するための装置であって、
    N個の時刻信号全てのサンプリング値が時間的にオフセットされ、互いに重ねられる、時分割マルチプレックスユニット(11、21、31、61、71)が備えられ、帯域幅B’がB’>Bである低域通過フィルタ(12、22、32、42、52、62、72)が時分割マルチプレックスユニット(11、21、31、61、71)に接続され、そこで時間的にオフセットされ重ねられたサンプリング値は共同で入力され、合成信号が低域通過フィルタの出力から提供することが可能であり、補間装置が時分割マルチプレックスユニットと低域通過フィルタの間に配置され、補間装置は時分割マルチプレックスユニットから受信したデジタルサンプリング値に仮想のサンプリング値を挿入するように構成されることを特徴とする装置。
JP10826598A 1997-04-18 1998-04-17 サンプリング値からの信号を集約するための方法および装置 Expired - Fee Related JP4056126B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19716314.9 1997-04-18
DE19716314A DE19716314A1 (de) 1997-04-18 1997-04-18 Verfahren und Vorrichtung zur Addition von als Abtastwerte vorliegenden Signalen

Publications (2)

Publication Number Publication Date
JPH1175273A JPH1175273A (ja) 1999-03-16
JP4056126B2 true JP4056126B2 (ja) 2008-03-05

Family

ID=7826956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10826598A Expired - Fee Related JP4056126B2 (ja) 1997-04-18 1998-04-17 サンプリング値からの信号を集約するための方法および装置

Country Status (5)

Country Link
US (1) US6272181B1 (ja)
EP (1) EP0876077B1 (ja)
JP (1) JP4056126B2 (ja)
CA (1) CA2230481A1 (ja)
DE (2) DE19716314A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432987B1 (ko) * 1999-05-10 2004-05-24 인피니언 테크놀로지스 아게 통신 단말기용 수신 회로 및 수신 회로에서의 신호 처리방법
US6922160B1 (en) * 2002-10-09 2005-07-26 Unisys Corporation Scalable bus system and method for communicating digital data using analog modulation and demodulation
US20060187971A1 (en) * 2005-02-18 2006-08-24 Lum Richard K K Method and apparatus for concurrently transmitting a digital control signal and an analog signal from a sending circuit to a receiving circuit
US7480012B1 (en) * 2005-02-24 2009-01-20 Pixelworks, Inc. Multiplexed video digitization system and method
US7698582B2 (en) * 2005-12-23 2010-04-13 Schweitzer Engineering Laboratories, Inc. Apparatus and method for compensating digital input delays in an intelligent electronic device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614521A (en) * 1969-11-28 1971-10-19 Us Air Force Multichannel multiplexed quasi three-dimensional display system
US3787785A (en) * 1972-05-15 1974-01-22 Collins Radio Co Phase representative digital signal modulating apparatus
US4313195A (en) * 1979-04-23 1982-01-26 Sangamo Weston, Inc. Reduced sample rate data acquisition system
FR2498403A1 (fr) 1981-01-21 1982-07-23 Telephonie Ind Commerciale Procede et dispositif de melange de signaux basse frequence transmis par des voies temporelles differentes vers un meme organe telephonique recepteur
US4479212A (en) * 1982-03-12 1984-10-23 At&T Bell Laboratories Conference circuit
JPS60237527A (ja) * 1984-05-11 1985-11-26 Mitsubishi Electric Corp A−d変換装置
JPS60249460A (ja) * 1984-05-25 1985-12-10 Nec Corp 音声会議ブリツジ方式
US4994899A (en) * 1988-03-23 1991-02-19 Scientific Atlanta, Inc. Frequency generation for extended bandwidth MAC color television encoding and decoding
JPH0773219B2 (ja) * 1988-06-16 1995-08-02 富士通株式会社 並直列変換装置
US5208545A (en) * 1991-03-27 1993-05-04 Schweitzer Engineering Laboratories Inc. Apparatus and method for eliminating phase skew in a multi-channel data acquisition system
DE4113119A1 (de) * 1991-04-22 1992-10-29 Siemens Ag Verfahren und schaltungsanordnung zur messung der mittleren periodendauer einer folge von impulsen
US5193000A (en) * 1991-08-28 1993-03-09 Stereographics Corporation Multiplexing technique for stereoscopic video system
US5596647A (en) * 1993-06-01 1997-01-21 Matsushita Avionics Development Corporation Integrated video and audio signal distribution system and method for use on commercial aircraft and other vehicles
DE4426935A1 (de) * 1994-07-29 1996-02-01 Rohde & Schwarz Digitaler Restseitenband-Modulator für Videosignale
DE9419712U1 (de) * 1994-12-08 1995-01-26 Siemens AG, 80333 München Schaltung zur Bildung eines analogen Ausgangssignals entsprechend der Summe zweier Signale
JPH08205105A (ja) * 1995-01-26 1996-08-09 Hitachi Denshi Ltd ディジタル信号伝送システム

Also Published As

Publication number Publication date
EP0876077B1 (de) 2007-04-18
EP0876077A2 (de) 1998-11-04
CA2230481A1 (en) 1998-10-18
US6272181B1 (en) 2001-08-07
JPH1175273A (ja) 1999-03-16
EP0876077A3 (de) 2001-02-07
DE59813972D1 (de) 2007-05-31
DE19716314A1 (de) 1998-10-22

Similar Documents

Publication Publication Date Title
JP3530193B2 (ja) 広帯域周波数信号デジタイザおよびその方法
US4468708A (en) Combined data rate reduction system
EP0794621A2 (en) Sigma-delta digital-to-analog conversion system and process through reconstruction and resampling
US5610942A (en) Digital signal transcoder and method of transcoding a digital signal
US6438434B1 (en) Mixing, coding and decoding devices and methods
JPH1028017A (ja) 信号処理システムおよび方法
KR101102410B1 (ko) 샘플링 레이트 컨버터, 변환 방법 및 컴퓨터 판독 가능한 기록 매체치
US5606319A (en) Method and apparatus for interpolation and noise shaping in a signal converter
US4700345A (en) Downsampling and prefilter implementation in television systems
JP4056126B2 (ja) サンプリング値からの信号を集約するための方法および装置
JPH09205593A (ja) If中間周波数信号のディジタルナイキストフィルタリングを行う回路
US6252968B1 (en) Acoustic quality enhancement via feedback and equalization for mobile multimedia systems
US7154419B2 (en) Audio apparatus for processing voice and audio signals
EP0948215B1 (en) Filtering video signals containing chrominance information
JP7282761B2 (ja) 低遅延デシメータ及びインターポレータフィルタ
EP3304745A1 (en) Digital to analogue conversion
US5351048A (en) One bit high speed signal processing system utilizing controlled spectrum of quantization noise
JPH08125542A (ja) Ad変換器、da変換器及びディジタル・オーディオ処理装置
JPH1075177A (ja) ディジタルフィルタ装置及び信号処理方法
JPH04318768A (ja) 非線形信号処理装置
JP3239756B2 (ja) ミキシング回路、符号化装置および符復号化装置
JPS63256018A (ja) A/d変換装置
JP2945233B2 (ja) サブバンド分割フィルタバンク及びサブバンド合成フィルタバンク
JPH08172363A (ja) 信号伸張装置及び方法
JPH0250507A (ja) サンプリング周波数変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041117

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071211

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees