JP4004734B2 - シリコンを含む機能層と、二酸化シリコンからなる絶縁層と、窒化シリコンからなるストップ層とを含んでなる生成物の製造方法 - Google Patents
シリコンを含む機能層と、二酸化シリコンからなる絶縁層と、窒化シリコンからなるストップ層とを含んでなる生成物の製造方法 Download PDFInfo
- Publication number
- JP4004734B2 JP4004734B2 JP2000514324A JP2000514324A JP4004734B2 JP 4004734 B2 JP4004734 B2 JP 4004734B2 JP 2000514324 A JP2000514324 A JP 2000514324A JP 2000514324 A JP2000514324 A JP 2000514324A JP 4004734 B2 JP4004734 B2 JP 4004734B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- functional layer
- insulating layer
- nitrogen
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、シリコンを含む機能層と、二酸化シリコンからなる絶縁層と、窒化シリコンからなるストップ層とを含んでなる生成物の製造方法であって、前記機能層は前記絶縁層の上に配置されており、前記絶縁層はシリコンからなる基本層の上に配置されており、前記ストップ層は前記機能層と前記絶縁層との間に配置されており、前記機能層は前記絶縁層と結合されている形式の生成物の製造方法に関する。
【0002】
冒頭の述べたような生成物は、半導体技術分野で“Silicon-On-Insuator-Substrate”(以下,SOI基板)として知られており、冒頭に述べたような構造を有する。通常このような構造体は、同じようにシリコンからなる基本層の上に形成される。
【0003】
このような生成物は、Irita et al.,Japanese of Applied Physics 20 (1981)L909、から出発する。そこにはこのような生成物の製造方法も記載されている。生成物は複数の順次積層された構成体を含んでおり、この構成体は機能層と絶縁層からなる。
【0004】
米国特許第5468657号によれば、冒頭に述べた形式の生成物の絶縁層に窒素が打ち込まれ、続いて熱処理が行われる。このときに窒素は、機能層と絶縁層との間の接合ゾーンに移動し、そこで、破壊された化学結合を飽和するのに用いられる。このような破壊された化学結合は、生成物の製造時にシリコンに酸素を打ち込むときに生じている。従って、生成物の所定の領域に窒素がドープされ、この領域をパッシブにする。
【0005】
電子半導体構成素子技術の枠内で、冒頭に述べた形式の生成物は電子半導体構成素子に対するベースとして広く使用されている。ここで半導体構成素子は機能層に相応にドープされたゾーンからなり、絶縁層は構成素子の画定と絶縁のために使用される。
【0006】
半導体構成素子において冒頭に述べた形式の生成物には、ドープ物質が機能層から絶縁層へ拡散によって移動する、または偏折するという問題が生じ得る。この拡散は、生成物が半導体構成素子の製造のために比較的高い温度に曝されるときにとりわけ強い。ドープ物質のこのような損失は従来では、製造プロセスの相応の分析により検出し、機能層を相応に過剰にドーピングすることにより補償しなければならない。
【0007】
二酸化シリコンからなる絶縁層を有していない、純粋にシリコンからだけなる基板は上記のようなドープ物質の偏折を示さない。従って、純粋のシリコン基板に対して有効な仕様を、二酸化シリコンからなる絶縁層の上にシリコンからなる機能層を有する従来形式の基板へのドーピングに転用することはできない。
【0008】
従って本発明の課題は、冒頭に述べた形式の生成物の製造方法を改善し、ドープ物質の上記のような偏折が発生しないような相応の生成物の製造方法を提供することである。
【0009】
この課題を解決するための本発明の製造方法は以下のステップを有する;
・機能層と絶縁層とを含む中間物を作製するステップ、
ただし前記機能層は前記絶縁層の上に直接配置され、これと結合しており、
・次に窒素を前記中間物の前記絶縁層に、後での熱処理の際に2nmから4nmの厚さのストップ層が発生するような当量で打ち込むステップ、
・次に窒素の打ち込まれた前記中間物を熱処理して、窒素を前記機能層に拡散させ、窒素を前記機能層からのシリコンと接合させ、前記ストップ層(3)を形成するステップ。
【0010】
本発明の生成物は、シリコンを含む機能層並びに二酸化シリコンからなる絶縁層からなり、窒化シリコンからなるストップ層を特徴とする。このストップ層は機能層と絶縁層との間に配置されており、機能層を絶縁層と結合している。
【0011】
この生成物では、特別のストップ層が機能層と絶縁層との間に設けられている。このストップ層は、従来のドープ物質がほとんど拡散することのできない材料から形成される。従ってこのストップ層は、機能層と絶縁層との間の拡散バリアとして作用し、相応に機能層からのドープ物質の偏折を阻止する。これによりドープゾーンの機能層における安定性が保証される。このことは窒化シリコン自体の相応に有利な特性によって、従来から場合により必要な熱処理の枠内での比較的高い温度において発生することができる。これにより本発明は、機能層の材料からだけなる基板に対して有効な仕様を、相応の本発明の生成物へのドーピングに転用することを可能にする。
【0012】
本発明により阻止すべき偏折現象は第1に、二酸化シリコンにおける通常の各ドープ物質の拡散傾向が高いことにより生じるものであることから出発する。従って、機能層の組成については必ずしも詳細に立ち入らない。
【0013】
それにもかかわらず、本発明の改善形態は機能層が実質的にシリコンからなることを特徴とする。
【0014】
同じようにストップ層が2nmから4nmの厚さを有すると有利である。従ってストップ層は、生成物の関連する機械的特性に格段に影響を与えることなく、とりわけ生成物に不所望の機械的緊張を引き起こすことがないよう十分に薄い。
【0015】
生成物の機能層はさらに有利には実質的に単結晶であり、従って従来の半導体技術の枠内で生成物を適用できる。
【0016】
生成物の特に有利な改善形態では、機能層にドープゾーンを形成するために生成物を調整する。
【0017】
シリコンを含む機能層と、二酸化シリコンからなる絶縁層と、窒化シリコンからなるストップ層とを含んでなる生成物であって、ストップ層は機能層と絶縁層との間に配置されており、機能層を絶縁層と結合している形式の生成物の製造方法は次のステップを有する。
【0018】
・機能層と絶縁層を含む中間物を作製し、ここで機能層は絶縁層の上に直接配置されており、これと接合されており、
・窒素を絶縁層に打ち込み、
・窒素の打ち込まれた中間物を熱処理し、窒素を機能層へ拡散させ、窒素を機能層のシリコンと結合させてストップ層を形成する。
【0019】
従って本発明は、従来のSOI基板の形式による中間物から出発する。この中間物では、機能層が絶縁層と直接結合している。機能層と絶縁層との間にはストップ層が後から形成される。この形成は、窒素を機能層に打ち込み、機能層への拡散により被着し、これからのシリコンとストップ層の形成のために結合することにより行われる。ストップ層はある程度自然に、僅かな厚さをもって発生する。なぜなら、シリコンと窒素との結合が所望の窒化シリコンの形成の下で化学的プロセスの枠内で行われ、この化学的プロセスは自己調整的だからである。この化学的プロセスもまた、熱処理の際に調整される温度には特に依存せず、従って大量生産的に反復される場合でも十分に安定している。本発明の方法の枠内での熱処理はまた、打ち込みの際に場合により調整された機能層での損傷を除去するのに寄与する。
【0020】
本発明の方法は必ずしも純粋なシリコンからなる機能層を必要とするものではなく、単に機能層が十分な量のシリコンをストップ層の形成のために用意することができればよい。
【0021】
機能層の幾何学的パラメータは本発明には基本的に重要ではない。窒素の絶縁層への打ち込みはとりわけ機能層を通して行われる。従って場合により、機能層の厚さが適切な程度に制限するのが有利である。このことは、元から存在する機能層を打ち込みの前に部分的に除去し、打ち込みが行われた後に新たにエピタクシーの適切な方法により成長させることを必要とすることがある。場合によっては十分に薄い機能層を有する中間物を準備し、打ち込みを行った後に適切な設定のエピタクシーにより厚い機能層を設けることもできる。いずれの場合でも、打ち込まれた窒素が生成物を横断しなければならない区間を制限することにより、打ち込まれた窒素が絶縁層や生成物の他の領域で過度に広く分散したりすることのないことが保証される。従って、窒素の打ち込みを(十分に薄い)機能層を通して行うと有利である。
【0022】
本発明の方法の有利な改善形態では、機能層から10nmから最大で20nmの間隔をおいて窒素が絶縁層に分散されるように、窒素を打ち込む。このためには、打ち込まれる窒素の原子またはイオンが中間物へ侵入する運動エネルギーを念入りに適合しなければならない。
【0023】
本発明の有利な改善形態では、窒素の打ち込みの後に機能層にドープゾーンを形成しなければならない。これにより本発明の方法を、電子半導体構成素子技術の枠内で適用することができる。
【0024】
特に有利には、窒素を次のような当量で絶縁層に打ち込む。すなわち、熱処理の際に2nmから4nmの厚さのストップ層が発生することができるような当量で打ち込む。このことにより、ストップ層が拡散バリアとしての所望の作用を完全に発揮することが保証される。
【0025】
生成物および方法の実施例を、以下図面に基づいて説明する。各図面は概略的に、従来のSOI基板からの本発明の生成物の発生を示す。図面は特徴を際立たせるために縮尺通りではない。
【0026】
図1は、シリコンからなる機能層1を有する従来のSOI基板を示す。ここで機能層1は二酸化シリコンからなる絶縁層2と直接結合しており、絶縁層はさらにシリコンからなる基本層7と直接結合している。基本層7を、それぞれの適用の詳細の要請に応じて別の機能層として使用することもできる。すでに述べたように、機能層1を本発明の後続のステップの前に薄くすると有利である。図2を図1と参照されたい。必要であれば、機能層1を後で説明する方法ステップの終了後に、エピタキシャル成長によって所望の厚さで被着することができる。
【0027】
機能層1と絶縁層2との間に拡散バリアを形成するため、窒素6を機能層1を通して絶縁層2に打ち込む。ここでは前記の有利な基準を維持する。続いて中間物を熱処理する。これにより絶縁層に打ち込まれた窒素は十分な程度に拡散し、機能層1に達する。ここで窒素は、窒化シリコンを形成しながらシリコンと結合することができる。窒化シリコンは、図4に示すようにストップ層3として機能層1と絶縁層2との間に堆積する。ストップ層3も前記の有利な基準を満たす。このようにして生成された生成物は、機能層1に電子構成素子を作製するのにとりわけ適する。このような構成素子はドープゾーン4と5を特徴とし、これらのドープゾーンは完全に(参照番号4)または部分的に(参照番号5)機能層1を通って伸張することができ、それぞれドーピングに使用するドープ物質の選択の点で、作製すべき電子半導体構成素子の要求に応じることができる。ストップ層3を有する生成物の利点は、ドープ物質がドープゾーン4および5から絶縁層2へ移動または偏折するのをストップ層2が効果的に阻止し、これによりドープゾーン4および5を含む電子構成素子の長期間の安定性が保証されることである。
【図面の簡単な説明】
【図1】 従来のSOI基板からの本発明の生成物の発生を概略的に示す。
【図2】 従来のSOI基板からの本発明の生成物の発生を概略的に示す。
【図3】 従来のSOI基板からの本発明の生成物の発生を概略的に示す。
【図4】 従来のSOI基板からの本発明の生成物の発生を概略的に示す。
Claims (5)
- シリコンを含む機能層(1)と、二酸化シリコンからなる絶縁層(2)と、窒化シリコンからなるストップ層(3)とを含んでなる生成物の製造方法であって、
前記機能層(1)は前記絶縁層(2)の上に配置されており、前記絶縁層(2)はシリコンからなる基本層(7)の上に配置されており、
前記ストップ層(3)は前記機能層(1)と前記絶縁層(2)との間に配置されており、前記機能層(1)は前記絶縁層と結合されている形式の生成物の製造方法において、次のステップを有する ;
・機能層(1)と絶縁層(2)とを含む中間物を作製するステップ、
ただし前記機能層(1)は前記絶縁層(2)の上に直接配置され、これと結合しており、
・次に窒素(6)を前記中間物の前記絶縁層(2)に、後での熱処理の際に2nmから4nmの厚さのストップ層(3)が発生するような当量で打ち込むステップ、
・次に窒素(6)の打ち込まれた前記中間物を熱処理して、窒素(6)を前記機能層(1)に拡散させ、窒素(6)を前記機能層(1)からのシリコンと接合させ、前記ストップ層(3)を形成するステップ、
ことを特徴とする製造方法。 - 窒素(6)を、前記機能層(1)を通して打ち込む、請求項1記載の方法。
- 前記機能層から10nmから最大で20nmの間隔をおいて窒素が前記絶縁層に分散されるように、窒素を打ち込む、請求項1または2記載の方法。
- 前記機能層(1)の厚さを、窒素(6)の打ち込みの後にエピタキシャル成長によって厚くする、請求項1から3までのいずれか1項記載の方法。
- 前記機能層(1)に、窒素(6)の打ち込みの後にドープゾーン(4,5)を形成する、請求項1から4までのいずれか1項記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19743297 | 1997-09-30 | ||
DE19743297.2 | 1997-09-30 | ||
PCT/DE1998/002181 WO1999017357A1 (de) | 1997-09-30 | 1998-07-30 | Erzeugnis umfassend eine funktionsschicht enthaltend silizium und eine isolierschicht aus siliziumdioxid, sowie verfahren zu seiner herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001518711A JP2001518711A (ja) | 2001-10-16 |
JP4004734B2 true JP4004734B2 (ja) | 2007-11-07 |
Family
ID=7844220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000514324A Expired - Fee Related JP4004734B2 (ja) | 1997-09-30 | 1998-07-30 | シリコンを含む機能層と、二酸化シリコンからなる絶縁層と、窒化シリコンからなるストップ層とを含んでなる生成物の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6410407B1 (ja) |
EP (1) | EP1019957B1 (ja) |
JP (1) | JP4004734B2 (ja) |
KR (1) | KR100409120B1 (ja) |
DE (1) | DE59807087D1 (ja) |
WO (1) | WO1999017357A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19821999A1 (de) * | 1998-05-15 | 1999-11-18 | Siemens Ag | SOI-Halbleiteranordnung und Verfahren zur Herstellung derselben |
JP2008053361A (ja) | 2006-08-23 | 2008-03-06 | Toshiba Corp | 半導体記憶装置及び半導体記憶装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6031231A (ja) * | 1983-07-29 | 1985-02-18 | Toshiba Corp | 半導体基体の製造方法 |
JPS62219562A (ja) * | 1986-03-19 | 1987-09-26 | Fujitsu Ltd | 埋込絶縁層型のsoi素子 |
US5362667A (en) * | 1992-07-28 | 1994-11-08 | Harris Corporation | Bonded wafer processing |
JPH065586A (ja) * | 1992-06-16 | 1994-01-14 | Seiko Epson Corp | 薄膜半導体基板の製法 |
JP3384506B2 (ja) * | 1993-03-30 | 2003-03-10 | ソニー株式会社 | 半導体基板の製造方法 |
JPH07106512A (ja) * | 1993-10-04 | 1995-04-21 | Sharp Corp | 分子イオン注入を用いたsimox処理方法 |
US5468657A (en) * | 1994-06-17 | 1995-11-21 | Sharp Microelectronics Technology, Inc. | Nitridation of SIMOX buried oxide |
-
1998
- 1998-07-30 JP JP2000514324A patent/JP4004734B2/ja not_active Expired - Fee Related
- 1998-07-30 WO PCT/DE1998/002181 patent/WO1999017357A1/de active IP Right Grant
- 1998-07-30 KR KR10-2000-7003459A patent/KR100409120B1/ko not_active IP Right Cessation
- 1998-07-30 EP EP98945074A patent/EP1019957B1/de not_active Expired - Lifetime
- 1998-07-30 DE DE59807087T patent/DE59807087D1/de not_active Expired - Lifetime
-
2000
- 2000-03-30 US US09/539,235 patent/US6410407B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1019957B1 (de) | 2003-01-29 |
US6410407B1 (en) | 2002-06-25 |
WO1999017357A1 (de) | 1999-04-08 |
JP2001518711A (ja) | 2001-10-16 |
KR100409120B1 (ko) | 2003-12-06 |
DE59807087D1 (de) | 2003-03-06 |
EP1019957A1 (de) | 2000-07-19 |
KR20010024359A (ko) | 2001-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6184072B1 (en) | Process for forming a high-K gate dielectric | |
CN100369199C (zh) | 形成多晶硅的方法和在硅基材料中的mosfet器件 | |
JPH02222153A (ja) | 電界効果トランジスタおよびその製造方法 | |
JPH10321840A (ja) | Mos素子のポリシリコンゲート電極及びその製造方法 | |
JP3412470B2 (ja) | Soi基板の製造方法 | |
DE19630342A1 (de) | Halbleitereinrichtung und Herstellungsverfahren dafür | |
JP2001094106A (ja) | シリコン−ゲルマニウム・トランジスタおよび関連方法 | |
JP2882410B2 (ja) | 高ゲルマニウム含量を有するmosトランジスタゲートの製造方法 | |
JP4004734B2 (ja) | シリコンを含む機能層と、二酸化シリコンからなる絶縁層と、窒化シリコンからなるストップ層とを含んでなる生成物の製造方法 | |
US6417058B1 (en) | SiGe/poly for low resistance extrinsic base npn transistor | |
TW200949910A (en) | BPSG film deposition with undoped capping | |
KR920003414A (ko) | 고융점금속 성장방법 | |
EP0520214B1 (de) | Verfahren zur Herstellung eines dotierten Gebietes in einem Substrat und Anwendung bei der Herstellung eines Bipolartransistors | |
KR920006850B1 (ko) | 반도체기판에 불순물농도가 높고 두께가 저감된 불순물 영역을 갖는 반도체장치의 제조방법. | |
JPS6125209B2 (ja) | ||
JP3162914B2 (ja) | 半導体素子用貼り合せシリコンウェーハの製造方法 | |
US7579226B2 (en) | Thin layer element and associated fabrication process | |
US6319857B1 (en) | Method of fabricating stacked N-O-N ultrathin gate dielectric structures | |
KR20010058614A (ko) | 이중구조 게이트산화막 형성방법 | |
JPH04127536A (ja) | 半導体装置の製造方法 | |
JP3064363B2 (ja) | Si薄膜の形成方法 | |
KR100240097B1 (ko) | 반도체장치의 게이트전극 형성방법 | |
JP2976838B2 (ja) | 半導体装置の製造方法 | |
KR910006740B1 (ko) | 2단계 데포방식의 산화층 형성방법 | |
CN117790402A (zh) | 一种双埋氧绝缘体上硅晶圆及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041008 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050105 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070822 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |