JP2001518711A - シリコンを含む機能層と、二酸化シリコンからなる絶縁層とを含んでなる生成物、およびその製造方法 - Google Patents
シリコンを含む機能層と、二酸化シリコンからなる絶縁層とを含んでなる生成物、およびその製造方法Info
- Publication number
- JP2001518711A JP2001518711A JP2000514324A JP2000514324A JP2001518711A JP 2001518711 A JP2001518711 A JP 2001518711A JP 2000514324 A JP2000514324 A JP 2000514324A JP 2000514324 A JP2000514324 A JP 2000514324A JP 2001518711 A JP2001518711 A JP 2001518711A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- functional layer
- product
- insulating layer
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
本発明は、シリコンを含む機能層（１）と、二酸化シリコンからなる絶縁層（２）と、付加的に窒化シリコンからなるストップ層（３）とを含む生成物に関する。ここでストップ層は機能層（１）と絶縁層（２）との間に配置されており、機能層（１）は絶縁層（２）と結合している。ストップ層（３）は拡散バリアとして機能層（１）と絶縁層（２）との間で作用する。この生成物を製造するための方法は、機能層（１）と絶縁層（２）とを有する中間物を必要とする。ここでストップ層（３）は、窒素（６）を絶縁層（２）に打ち込み、中間物を熱処理し、窒素（６）を機能層（１）に拡散させ、そこでシリコンと結合することにより形成される。
Description
【０００１】 本発明は、シリコンを含む機能層と、二酸化シリコンからなる絶縁層とを含ん
でなる生成物に関する。本発明はさらにこのような生成物の製造方法に関する。
でなる生成物に関する。本発明はさらにこのような生成物の製造方法に関する。
【０００２】 冒頭の述べたような生成物は、半導体技術分野で“Silicon-On-Insuator-Subs
trate”（以下，ＳＯＩ基板）として知られており、冒頭に述べたような構造を 有する。通常このような構造体は、同じようにシリコンからなる基本層の上に形
成される。
trate”（以下，ＳＯＩ基板）として知られており、冒頭に述べたような構造を 有する。通常このような構造体は、同じようにシリコンからなる基本層の上に形
成される。
【０００３】 このような生成物は、Irita et al.,Japanese of Applied Physics 20 (1981)
L909、から出発する。そこにはこのような生成物の製造方法も記載されている。
生成物は複数の順次積層された構成体を含んでおり、この構成体は機能層と絶縁
層からなる。
L909、から出発する。そこにはこのような生成物の製造方法も記載されている。
生成物は複数の順次積層された構成体を含んでおり、この構成体は機能層と絶縁
層からなる。
【０００４】 米国特許第５４６８６５７号によれば、冒頭に述べた形式の生成物の絶縁層に
窒素が打ち込まれ、続いて熱処理が行われる。このときに窒素は、機能層と絶縁
層との間の接合ゾーンに移動し、そこで、破壊された化学結合を飽和するのに用
いられる。このような破壊された化学結合は、生成物の製造時にシリコンに酸素
を打ち込むときに生じている。従って、生成物の所定の領域に窒素がドープされ
、この領域をパッシブにする。
窒素が打ち込まれ、続いて熱処理が行われる。このときに窒素は、機能層と絶縁
層との間の接合ゾーンに移動し、そこで、破壊された化学結合を飽和するのに用
いられる。このような破壊された化学結合は、生成物の製造時にシリコンに酸素
を打ち込むときに生じている。従って、生成物の所定の領域に窒素がドープされ
、この領域をパッシブにする。
【０００５】 電子半導体構成素子技術の枠内で、冒頭に述べた形式の生成物は電子半導体構
成素子に対するベースとして広く使用されている。ここで半導体構成素子は機能
層に相応にドープされたゾーンからなり、絶縁層は構成素子の画定と絶縁のため
に使用される。
成素子に対するベースとして広く使用されている。ここで半導体構成素子は機能
層に相応にドープされたゾーンからなり、絶縁層は構成素子の画定と絶縁のため
に使用される。
【０００６】 半導体構成素子において冒頭に述べた形式の生成物には、ドープ物質が機能層
から絶縁層へ拡散によって移動する、または偏折するという問題が生じ得る。こ
の拡散は、生成物が半導体構成素子の製造のために比較的高い温度に曝されると
きにとりわけ強い。ドープ物質のこのような損失は従来では、製造プロセスの相
応の分析により検出し、機能層を相応に過剰にドーピングすることにより補償し
なければならない。
から絶縁層へ拡散によって移動する、または偏折するという問題が生じ得る。こ
の拡散は、生成物が半導体構成素子の製造のために比較的高い温度に曝されると
きにとりわけ強い。ドープ物質のこのような損失は従来では、製造プロセスの相
応の分析により検出し、機能層を相応に過剰にドーピングすることにより補償し
なければならない。
【０００７】 二酸化シリコンからなる絶縁層を有していない、純粋にシリコンからだけなる
基板は上記のようなドープ物質の偏折を示さない。従って、純粋のシリコン基板
に対して有効な仕様を、二酸化シリコンからなる絶縁層の上にシリコンからなる
機能層を有する従来形式の基板へのドーピングに転用することはできない。
基板は上記のようなドープ物質の偏折を示さない。従って、純粋のシリコン基板
に対して有効な仕様を、二酸化シリコンからなる絶縁層の上にシリコンからなる
機能層を有する従来形式の基板へのドーピングに転用することはできない。
【０００８】 従って本発明の課題は、冒頭の述べた形式の生成物を、ドープ物質の上記のよ
うな偏折が発生しないように構成することである。さらに相応の生成物の製造方
法を提供することである。
うな偏折が発生しないように構成することである。さらに相応の生成物の製造方
法を提供することである。
【０００９】 この課題を解決するために、それぞれ独立請求項に示された生成物および方法
が開示される。生成物および方法の改善形態は相応の従属請求項から明らかであ
る。
が開示される。生成物および方法の改善形態は相応の従属請求項から明らかであ
る。
【００１０】 本発明の生成物は、シリコンを含む機能層並びに二酸化シリコンからなる絶縁
層からなり、窒化シリコンからなるストップ層を特徴とする。このストップ層は
機能層と絶縁層との間に配置されており、機能層を絶縁層と結合している。
層からなり、窒化シリコンからなるストップ層を特徴とする。このストップ層は
機能層と絶縁層との間に配置されており、機能層を絶縁層と結合している。
【００１１】 この生成物では、特別のストップ層が機能層と絶縁層との間に設けられている
。このストップ層は、従来のドープ物質がほとんど拡散することのできない材料
から形成される。従ってこのストップ層は、機能層と絶縁層との間の拡散バリア
として作用し、相応に機能層からのドープ物質の偏折を阻止する。これによりド
ープゾーンの機能層における安定性が保証される。このことは窒化シリコン自体
の相応に有利な特性によって、従来から場合により必要な熱処理の枠内での比較
的高い温度において発生することができる。これにより本発明は、機能層の材料
からだけなる基板に対して有効な仕様を、相応の本発明の生成物へのドーピング
に転用することを可能にする。
。このストップ層は、従来のドープ物質がほとんど拡散することのできない材料
から形成される。従ってこのストップ層は、機能層と絶縁層との間の拡散バリア
として作用し、相応に機能層からのドープ物質の偏折を阻止する。これによりド
ープゾーンの機能層における安定性が保証される。このことは窒化シリコン自体
の相応に有利な特性によって、従来から場合により必要な熱処理の枠内での比較
的高い温度において発生することができる。これにより本発明は、機能層の材料
からだけなる基板に対して有効な仕様を、相応の本発明の生成物へのドーピング
に転用することを可能にする。
【００１２】 本発明により阻止すべき偏折現象は第１に、二酸化シリコンにおける通常の各
ドープ物質の拡散傾向が高いことにより生じるものであることから出発する。従
って、機能層の組成については必ずしも詳細に立ち入らない。
ドープ物質の拡散傾向が高いことにより生じるものであることから出発する。従
って、機能層の組成については必ずしも詳細に立ち入らない。
【００１３】 それにもかかわらず、本発明の改善形態は機能層が実質的にシリコンからなる
ことを特徴とする。
ことを特徴とする。
【００１４】 同じようにストップ層が２ｎｍから４ｎｍの厚さを有すると有利である。従っ
てストップ層は、生成物の関連する機械的特性に格段に影響を与えることなく、
とりわけ生成物に不所望の機械的緊張を引き起こすことがないよう十分に薄い。
てストップ層は、生成物の関連する機械的特性に格段に影響を与えることなく、
とりわけ生成物に不所望の機械的緊張を引き起こすことがないよう十分に薄い。
【００１５】 生成物の機能層はさらに有利には実質的に単結晶であり、従って従来の半導体
技術の枠内で生成物を適用できる。
技術の枠内で生成物を適用できる。
【００１６】 生成物の特に有利な改善形態では、機能層にドープゾーンを形成するために生
成物を調整する。
成物を調整する。
【００１７】 シリコンを含む機能層と、二酸化シリコンからなる絶縁層と、窒化シリコンか
らなるストップ層とを含んでなる生成物であって、ストップ層は機能層と絶縁層
との間に配置されており、機能層を絶縁層と結合している形式の生成物の製造方
法は次のステップを有する。
らなるストップ層とを含んでなる生成物であって、ストップ層は機能層と絶縁層
との間に配置されており、機能層を絶縁層と結合している形式の生成物の製造方
法は次のステップを有する。
【００１８】 ・機能層と絶縁層を含む中間物を作製し、ここで機能層は絶縁層の上に直接配置
されており、これと接合されており、 ・窒素を絶縁層に打ち込み、 ・窒素の打ち込まれた中間物を熱処理し、窒素を機能層へ拡散させ、窒素を機能
層のシリコンと結合させてストップ層を形成する。
されており、これと接合されており、 ・窒素を絶縁層に打ち込み、 ・窒素の打ち込まれた中間物を熱処理し、窒素を機能層へ拡散させ、窒素を機能
層のシリコンと結合させてストップ層を形成する。
【００１９】 従って本発明は、従来のＳＯＩ基板の形式による中間物から出発する。この中
間物では、機能層が絶縁層と直接結合している。機能層と絶縁層との間にはスト
ップ層が後から形成される。この形成は、窒素を機能層に打ち込み、機能層への
拡散により被着し、これからのシリコンとストップ層の形成のために結合するこ
とにより行われる。ストップ層はある程度自然に、僅かな厚さをもって発生する
。なぜなら、シリコンと窒素との結合が所望の窒化シリコンの形成の下で化学的
プロセスの枠内で行われ、この化学的プロセスは自己調整的だからである。この
化学的プロセスもまた、熱処理の際に調整される温度には特に依存せず、従って
大量生産的に反復される場合でも十分に安定している。本発明の方法の枠内での
熱処理はまた、打ち込みの際に場合により調整された機能層での損傷を除去する
のに寄与する。
間物では、機能層が絶縁層と直接結合している。機能層と絶縁層との間にはスト
ップ層が後から形成される。この形成は、窒素を機能層に打ち込み、機能層への
拡散により被着し、これからのシリコンとストップ層の形成のために結合するこ
とにより行われる。ストップ層はある程度自然に、僅かな厚さをもって発生する
。なぜなら、シリコンと窒素との結合が所望の窒化シリコンの形成の下で化学的
プロセスの枠内で行われ、この化学的プロセスは自己調整的だからである。この
化学的プロセスもまた、熱処理の際に調整される温度には特に依存せず、従って
大量生産的に反復される場合でも十分に安定している。本発明の方法の枠内での
熱処理はまた、打ち込みの際に場合により調整された機能層での損傷を除去する
のに寄与する。
【００２０】 本発明の方法は必ずしも純粋なシリコンからなる機能層を必要とするものでは
なく、単に機能層が十分な量のシリコンをストップ層の形成のために用意するこ
とができればよい。
なく、単に機能層が十分な量のシリコンをストップ層の形成のために用意するこ
とができればよい。
【００２１】 機能層の幾何学的パラメータは本発明には基本的に重要ではない。窒素の絶縁
層への打ち込みはとりわけ機能層を通して行われる。従って場合により、機能層
の厚さが適切な程度に制限するのが有利である。このことは、元から存在する機
能層を打ち込みの前に部分的に除去し、打ち込みが行われた後に新たにエピタク
シーの適切な方法により成長させることを必要とすることがある。場合によって
は十分に薄い機能層を有する中間物を準備し、打ち込みを行った後に適切な設定
のエピタクシーにより厚い機能層を設けることもできる。いずれの場合でも、打
ち込まれた窒素が生成物を横断しなければならない区間を制限することにより、
打ち込まれた窒素が絶縁層や生成物の他の領域で過度に広く分散したりすること
のないことが保証される。従って、窒素の打ち込みを（十分に薄い）機能層を通
して行うと有利である。
層への打ち込みはとりわけ機能層を通して行われる。従って場合により、機能層
の厚さが適切な程度に制限するのが有利である。このことは、元から存在する機
能層を打ち込みの前に部分的に除去し、打ち込みが行われた後に新たにエピタク
シーの適切な方法により成長させることを必要とすることがある。場合によって
は十分に薄い機能層を有する中間物を準備し、打ち込みを行った後に適切な設定
のエピタクシーにより厚い機能層を設けることもできる。いずれの場合でも、打
ち込まれた窒素が生成物を横断しなければならない区間を制限することにより、
打ち込まれた窒素が絶縁層や生成物の他の領域で過度に広く分散したりすること
のないことが保証される。従って、窒素の打ち込みを（十分に薄い）機能層を通
して行うと有利である。
【００２２】 本発明の方法の有利な改善形態では、機能層から１０ｎｍから最大で２０ｎｍ
の間隔をおいて窒素が絶縁層に分散されるように、窒素を打ち込む。このために
は、打ち込まれる窒素の原子またはイオンが中間物へ侵入する運動エネルギーを
念入りに適合しなければならない。
の間隔をおいて窒素が絶縁層に分散されるように、窒素を打ち込む。このために
は、打ち込まれる窒素の原子またはイオンが中間物へ侵入する運動エネルギーを
念入りに適合しなければならない。
【００２３】 本発明の有利な改善形態では、窒素の打ち込みの後に機能層にドープゾーンを
形成しなければならない。これにより本発明の方法を、電子半導体構成素子技術
の枠内で適用することができる。
形成しなければならない。これにより本発明の方法を、電子半導体構成素子技術
の枠内で適用することができる。
【００２４】 特に有利には、窒素を次のような当量で絶縁層に打ち込む。すなわち、熱処理
の際に２ｎｍから４ｎｍの厚さのストップ層が発生することができるような当量
で打ち込む。このことにより、ストップ層が拡散バリアとしての所望の作用を完
全に発揮することが保証される。
の際に２ｎｍから４ｎｍの厚さのストップ層が発生することができるような当量
で打ち込む。このことにより、ストップ層が拡散バリアとしての所望の作用を完
全に発揮することが保証される。
【００２５】 生成物および方法の実施例を、以下図面に基づいて説明する。各図面は概略的
に、従来のＳＯＩ基板からの本発明の生成物の発生を示す。図面は特徴を際立た
せるために縮尺通りではない。
に、従来のＳＯＩ基板からの本発明の生成物の発生を示す。図面は特徴を際立た
せるために縮尺通りではない。
【００２６】 図１は、シリコンからなる機能層１を有する従来のＳＯＩ基板を示す。ここで
機能層１は二酸化シリコンからなる絶縁層２と直接結合しており、絶縁層はさら
にシリコンからなる基本層７と直接結合している。基本層７を、それぞれの適用
の詳細の要請に応じて別の機能層として使用することもできる。すでに述べたよ
うに、機能層１を本発明の後続のステップの前に薄くすると有利である。図２を
図１と参照されたい。必要であれば、機能層１を後で説明する方法ステップの終
了後に、エピタキシャル成長によって所望の厚さで被着することができる。
機能層１は二酸化シリコンからなる絶縁層２と直接結合しており、絶縁層はさら
にシリコンからなる基本層７と直接結合している。基本層７を、それぞれの適用
の詳細の要請に応じて別の機能層として使用することもできる。すでに述べたよ
うに、機能層１を本発明の後続のステップの前に薄くすると有利である。図２を
図１と参照されたい。必要であれば、機能層１を後で説明する方法ステップの終
了後に、エピタキシャル成長によって所望の厚さで被着することができる。
【００２７】 機能層１と絶縁層２との間に拡散バリアを形成するため、窒素６を機能層１を
通して絶縁層２に打ち込む。ここでは前記の有利な基準を維持する。続いて中間
物を熱処理する。これにより絶縁層に打ち込まれた窒素は十分な程度に拡散し、
機能層１に達する。ここで窒素は、窒化シリコンを形成しながらシリコンと結合
することができる。窒化シリコンは、図４に示すようにストップ層３として機能
層１と絶縁層２との間に堆積する。ストップ層３も前記の有利な基準を満たす。
このようにして生成された生成物は、機能層１に電子構成素子を作製するのにと
りわけ適する。このような構成素子はドープゾーン４と５を特徴とし、これらの
ドープゾーンは完全に（参照番号４）または部分的に（参照番号５）機能層１を
通って伸張することができ、それぞれドーピングに使用するドープ物質の選択の
点で、作製すべき電子半導体構成素子の要求に応じることができる。ストップ層
３を有する生成物の利点は、ドープ物質がドープゾーン４および５から絶縁層２
へ移動または偏折するのをストップ層２が効果的に阻止し、これによりドープゾ
ーン４および５を含む電子構成素子の長期間の安定性が保証されることである。
通して絶縁層２に打ち込む。ここでは前記の有利な基準を維持する。続いて中間
物を熱処理する。これにより絶縁層に打ち込まれた窒素は十分な程度に拡散し、
機能層１に達する。ここで窒素は、窒化シリコンを形成しながらシリコンと結合
することができる。窒化シリコンは、図４に示すようにストップ層３として機能
層１と絶縁層２との間に堆積する。ストップ層３も前記の有利な基準を満たす。
このようにして生成された生成物は、機能層１に電子構成素子を作製するのにと
りわけ適する。このような構成素子はドープゾーン４と５を特徴とし、これらの
ドープゾーンは完全に（参照番号４）または部分的に（参照番号５）機能層１を
通って伸張することができ、それぞれドーピングに使用するドープ物質の選択の
点で、作製すべき電子半導体構成素子の要求に応じることができる。ストップ層
３を有する生成物の利点は、ドープ物質がドープゾーン４および５から絶縁層２
へ移動または偏折するのをストップ層２が効果的に阻止し、これによりドープゾ
ーン４および５を含む電子構成素子の長期間の安定性が保証されることである。
【図１】 従来のＳＯＩ基板からの本発明の生成物の発生を概略的に示す。
【図２】 従来のＳＯＩ基板からの本発明の生成物の発生を概略的に示す。
【図３】 従来のＳＯＩ基板からの本発明の生成物の発生を概略的に示す。
【図４】 従来のＳＯＩ基板からの本発明の生成物の発生を概略的に示す。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年３月２７日（２０００．３．２７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (11)
- 【請求項１】 シリコンを含む機能層（１）と、二酸化シリコンからなる絶
縁層（２）とを含んでなる生成物において、 窒化シリコンからなるストップ層（３）が機能層（１）と絶縁層（２）との間
に配置されており、 該ストップ層は機能層（１）を絶縁層（２）と結合している、 ことを特徴とする生成物。 - 【請求項２】 機能層（１）は実質的にシリコンからなる、請求項１記載の
生成物。 - 【請求項３】 ストップ層（３）は２ｎｍから４ｎｍの間の厚さを有する、
請求項１または２記載の生成物。 - 【請求項４】 機能層（１）は実質的に単結晶である、請求項１から３まで
のいずれか１項記載の生成物。 - 【請求項５】 生成物は、機能層にドープゾーン（４，５）を形成するよう
に調整されている、請求項１から４までのいずれか１項記載の生成物。 - 【請求項６】 シリコンを含む機能層（１）と、二酸化シリコンからなる絶
縁層（２）と、窒化シリコンからなるストップ層（３）とを含んでなる生成物の
製造方法であって、前記ストップ層は機能層（１）と絶縁層（２）との間に配置
されており、機能層（１）は絶縁層と結合されている形式の生成物の製造方法に
おいて、 ・機能層（１）と絶縁層（２）とを含む中間物を作製し、ここで機能層（１）は
絶縁層（２）の上に直接配置され、これと結合しており、 ・窒素（６）を絶縁層（２）に打ち込み、 ・窒素（６）の打ち込まれた中間物を熱処理して、窒素（６）を機能層（１）に
拡散させ、窒素（６）を機能層（１）からのシリコンと接合させ、ストップ層（
３）を形成する、 ことを特徴とする製造方法。 - 【請求項７】 窒素（６）を、機能層（１）を通して打ち込む、請求項６記
載の方法。 - 【請求項８】 機能層から１０ｎｍから最大で２０ｎｍの間隔をおいて窒素
が絶縁層に分散されるように、窒素を打ち込む、請求項６または７記載の方法。 - 【請求項９】 機能層（１）の厚さを、窒素（６）の打ち込みの後にエピタ
キシャル成長によって厚くする、請求項６から８までのいずれか１項記載の方法
。 - 【請求項１０】 機能層（１）に、窒素（６）の打ち込みの後にドープゾー
ン（４，５）を形成する、請求項６から９までのいずれか１項記載の方法。 - 【請求項１１】 熱処理の際に２ｎｍから４ｎｍの厚さのストップ層（３）
が発生するような当量で窒素（６）を絶縁層（２）に打ち込む、請求項６から１
０までのいずれか１項記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19743297.2 | 1997-09-30 | ||
| DE19743297 | 1997-09-30 | ||
| PCT/DE1998/002181 WO1999017357A1 (de) | 1997-09-30 | 1998-07-30 | Erzeugnis umfassend eine funktionsschicht enthaltend silizium und eine isolierschicht aus siliziumdioxid, sowie verfahren zu seiner herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001518711A true JP2001518711A (ja) | 2001-10-16 |
| JP4004734B2 JP4004734B2 (ja) | 2007-11-07 |
Family
ID=7844220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000514324A Expired - Fee Related JP4004734B2 (ja) | 1997-09-30 | 1998-07-30 | シリコンを含む機能層と、二酸化シリコンからなる絶縁層と、窒化シリコンからなるストップ層とを含んでなる生成物の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6410407B1 (ja) |
| EP (1) | EP1019957B1 (ja) |
| JP (1) | JP4004734B2 (ja) |
| KR (1) | KR100409120B1 (ja) |
| DE (1) | DE59807087D1 (ja) |
| WO (1) | WO1999017357A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7884422B2 (en) | 2006-08-23 | 2011-02-08 | Kabushiki Kaisha Toshiba | Semiconductor memory and method for manufacturing a semiconductor memory |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19821999A1 (de) * | 1998-05-15 | 1999-11-18 | Siemens Ag | SOI-Halbleiteranordnung und Verfahren zur Herstellung derselben |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031231A (ja) * | 1983-07-29 | 1985-02-18 | Toshiba Corp | 半導体基体の製造方法 |
| JPS62219562A (ja) * | 1986-03-19 | 1987-09-26 | Fujitsu Ltd | 埋込絶縁層型のｓｏｉ素子 |
| US5362667A (en) * | 1992-07-28 | 1994-11-08 | Harris Corporation | Bonded wafer processing |
| JPH065586A (ja) * | 1992-06-16 | 1994-01-14 | Seiko Epson Corp | 薄膜半導体基板の製法 |
| JP3384506B2 (ja) * | 1993-03-30 | 2003-03-10 | ソニー株式会社 | 半導体基板の製造方法 |
| JPH07106512A (ja) * | 1993-10-04 | 1995-04-21 | Sharp Corp | 分子イオン注入を用いたｓｉｍｏｘ処理方法 |
| US5468657A (en) * | 1994-06-17 | 1995-11-21 | Sharp Microelectronics Technology, Inc. | Nitridation of SIMOX buried oxide |
-
1998
- 1998-07-30 WO PCT/DE1998/002181 patent/WO1999017357A1/de active IP Right Grant
- 1998-07-30 EP EP98945074A patent/EP1019957B1/de not_active Expired - Lifetime
- 1998-07-30 JP JP2000514324A patent/JP4004734B2/ja not_active Expired - Fee Related
- 1998-07-30 KR KR10-2000-7003459A patent/KR100409120B1/ko not_active IP Right Cessation
- 1998-07-30 DE DE59807087T patent/DE59807087D1/de not_active Expired - Lifetime
-
2000
- 2000-03-30 US US09/539,235 patent/US6410407B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7884422B2 (en) | 2006-08-23 | 2011-02-08 | Kabushiki Kaisha Toshiba | Semiconductor memory and method for manufacturing a semiconductor memory |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010024359A (ko) | 2001-03-26 |
| EP1019957B1 (de) | 2003-01-29 |
| JP4004734B2 (ja) | 2007-11-07 |
| US6410407B1 (en) | 2002-06-25 |
| KR100409120B1 (ko) | 2003-12-06 |
| DE59807087D1 (de) | 2003-03-06 |
| WO1999017357A1 (de) | 1999-04-08 |
| EP1019957A1 (de) | 2000-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8921979B2 (en) | Method for producing a semiconductor layer | |
| JP3412470B2 (ja) | Ｓｏｉ基板の製造方法 | |
| KR920003414A (ko) | 고융점금속 성장방법 | |
| JP2001518711A (ja) | シリコンを含む機能層と、二酸化シリコンからなる絶縁層とを含んでなる生成物、およびその製造方法 | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| JPS6125209B2 (ja) | ||
| JP4370647B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JPH0834193B2 (ja) | 半導体デバイスの製造方法 | |
| US7579226B2 (en) | Thin layer element and associated fabrication process | |
| JPH08274111A (ja) | バイポーラシリコントランジスタとその製造方法 | |
| KR960015929B1 (ko) | 바이폴라 트랜지스터의 매입층 제조방법 | |
| JPH01151232A (ja) | 半導体装置の製造方法 | |
| KR850001097B1 (ko) | 고주파 반도체 소자의 제조방법 | |
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| JPH02278766A (ja) | 半導体装置の製造方法 | |
| JP2003528443A (ja) | バイポーラトランジスタの層状構造体およびその製造法 | |
| JPH0350823A (ja) | 半導体装置の製造方法 | |
| JPH03155617A (ja) | 半導体装置の製造方法 | |
| JPH0590398A (ja) | 半導体装置の製造方法 | |
| JP2000040702A (ja) | 半導体素子の製造方法 | |
| JPH08274353A (ja) | エピタキシャルウェハおよびその製造方法ならびに可変容量ダイオードの製造方法および可変容量ダイオード | |
| JPS63278217A (ja) | 半導体基板の製造方法 | |
| JPS61242073A (ja) | 半導体装置の製造方法 | |
| JPH0487352A (ja) | 半導体素子の製造方法 | |
| JPH02301130A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041008 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050105 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070314 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070822 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |