KR20010024359A - 실리콘 함유 기능 층 및 이산화 실리콘으로 만들어진 절연층을 포함하는 제품 및 상기 제품을 제조하기 위한 방법 - Google Patents

실리콘 함유 기능 층 및 이산화 실리콘으로 만들어진 절연층을 포함하는 제품 및 상기 제품을 제조하기 위한 방법 Download PDF

Info

Publication number
KR20010024359A
KR20010024359A KR1020007003459A KR20007003459A KR20010024359A KR 20010024359 A KR20010024359 A KR 20010024359A KR 1020007003459 A KR1020007003459 A KR 1020007003459A KR 20007003459 A KR20007003459 A KR 20007003459A KR 20010024359 A KR20010024359 A KR 20010024359A
Authority
KR
South Korea
Prior art keywords
layer
functional layer
silicon
insulating layer
nitrogen
Prior art date
Application number
KR1020007003459A
Other languages
English (en)
Other versions
KR100409120B1 (ko
Inventor
마르쿠스 비블
슈테판 핀들
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Publication of KR20010024359A publication Critical patent/KR20010024359A/ko
Application granted granted Critical
Publication of KR100409120B1 publication Critical patent/KR100409120B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 실리콘 함유 기능층(1), 이산화 실리콘으로 만들어진 절연층(2), 및 기능층(1) 및 절연층(2) 사이에 배열되고 기능층(1)을 절연층(2)에 본딩한 질화 실리콘으로 만들어진 정지층(3)을 포함하는 제품에 관한 것이다. 정지층(3)은 기능층(1) 및 절연층(2) 사이의 확산 장벽으로서 작동한다. 상기 제품을 제조하기 위한 방법은 기능층(1) 및 절연층(2)을 가진 블랭크를 요구하고, 정지층(3)은 질소(6)를 절연층(2)에 주입하고 질소(6)가 기능층(1)으로 확산하도록 블랭크를 열처리함으로써 형성되고, 여기서 질소는 정지층(3)을 형성하기 위하여 실리콘과 본딩된다.

Description

실리콘 함유 기능 층 및 이산화 실리콘으로 만들어진 절연 층을 포함하는 제품 및 상기 제품을 제조하기 위한 방법 {PRODUCT COMPRISED OF A SILICON-CONTAINING FUNCTIONAL LAYER AND AN INSULATING LAYER OF SILICON DIOXIDE, AND PRODUCTION}
상기된 형태의 제품은 영국 용어 "실리콘 온 절연체 기판"(이후 "SOI 기판"이라 함)에 의해 반도체 기술 분야에서 공지되고 상기된 구조를 가진다. 일반적으로, 상기 구조는 실리콘으로 구성된 베이스 층상에 구성된다.
상기 제품은 이리타(Irita) 등에 의해 응용 물리의 일본 저널 20 (1981)L909의 논문에 발표되었다. 상기 제품을 제조하기 위한 방법이 또한 기술되었다. 상기 제품은 연이어 적층된 기능 층 및 절연층의 다수의 구조를 포함한다.
미국특허 5,468,657에 따라, 질소는 상기된 형태의 제품의 절연층에 주입되고, 열처리가 수행된다. 열 처리중, 질소는 깨어진 화학적 본딩을 포화시키기 위하여 기능층 및 절연층 사이 전이 지역으로 이동한다. 상기 깨어진 화학적 본딩은 산소를 실리콘에 주입하는 제품의 제조 동안 발생될수있다. 결과적으로, 상기 제품의 임의의 지역은 상기 지역을 패시베이트하기 위하여 질소로 도핑된다.
전자 반도체 구성요소의 기술 환경에서, 상기된 형태의 제품은 전자 반도체 구성요소에 대한 기준으로서 보다 큰 장점으로 사용될수있다. 이런 경우, 반도체 구성요소는 기능 층의 해당 도핑 지역에서 형성되고, 절연층은 상기 구성요소를 구획하고 절연시키기 위하여 바람직하게 사용된다.
상기된 형태의 제품에서 반도체 구성요소의 경우 발생할 수 있는 한가지 문제점은 확산에 의해 기능층으로부터 절연층으로 도판트의 이동 또는 분리작용이다. 이런 확산은 만약 제품이 반도체 구성요소를 제조하기 위하여 상승된 온도에서 열처리에 노출되면 특히 그러하다. 통상적인 실무에서, 상기 도판트의 손실은 제조 과정중 분석에 의해 결정되어야 하고 따라서 기능 층에 과도한 도핑으로 보상되어야 한다.
이산화 실리콘으로 만들어진 절연층없이 실리콘으로만 구성된 기판은 상기된 도판트의 분리작용을 나타내지 않는다. 그러므로, 순수한 실리콘 기판에 제공할수있는 도핑물을 통상적인 형태의 이산화 실리콘으로 이루어진 절연층상에 있는 실리콘으로 만들어진 기능층을 가진 기판에 전달하는 것이 불가능하다.
본 발명은 실리콘 함유 기능층 및 이산화 실리콘으로 만들어진 절연층을 포함하는 제품에 관한 것이다. 본 발명은 부가적으로 상기 제품을 제조하기 위한 방법에 관한 것이다.
도 1 내지 도 4는 통상적인 SOI 기판으로부터 본 발명의 측면에서 제품의 형성을 도시한다.
따라서, 본 발명의 목적은 상기된 도판트 분리작용이 더 이상 발생되지 않는 상기된 제품을 제공하는 것이다. 또한, 본 발명은 상기 제품을 제조하기 위한 방법을 제공하는 것이다.
각각의 독립항에 기술된 바와같은 제품 및 방법은 상기 목적을 달성하기 위하여 기술된다. 상기 제품 및 방법의 발전 사항은 종속항에 기술된다.
실리콘 함유 기능층 및 이산화 실리콘으로 만들어진 절연층을 포함하는 본 발명의 제품은 기능층 및 절연층 사이에 배열되고 기능층을 절연층에 본딩하는 질화 실리콘으로 만들어진 정지층을 특징으로 한다.
이 제품의 경우, 특정 정지 층은 기능층 및 절연층 사이에 제공되고, 통상적인 도판트가 상당한 범위까지 확산될수없는 재료로 형성된다. 결과적으로, 상기 정지층은 기능 층 및 절연층 사이 확산 장벽으로서 기능하고 따라서 기능층으로부터 도판트의 분리작용을 방지한다. 결과적으로, 기능층에서 도핑된 지역의 안정성은 통상적인 실무에 따라 때때로 필요한 열처리 과정의 상황에서 발생할수있는 상승된 온도에서 질화 실리콘 그 자체의 바람직한 특성 때문에 보장된다. 결과적으로, 본 발명은 기능층의 재료로만 구성되는 기판에 제공할수있는 도핑물을 본 발명에 따른 대응 제품에 전달하는 것이 가능하게 만든다.
본 발명에 따라 방지될 분리작용 효과는 이산화 실리콘에서 모든 통상적인 도판트가 높게 확산된다는 성질에 의해 주로 영향을 받는 것이 가정된다. 그러므로, 기능층의 구성 재료는 대개 절대적인 중요성을 가지지 않는다.
이것에도 불구하고, 본 발명의 발전 사항은 기능층이 필수적으로 실리콘으로 구성되는 것을 특징으로 한다.
정지 층이 2 nm 및 4nm 사이의 두께를 가지는 것이 바람직하다. 따라서 정지층은 제품의 관련된 기계적 특성에 큰 영향을 가지지 않으며, 특히 제품에서 임의의 바람직하지 않은 기계적 스트레스를 가지게 하지 않도록 충분히 얇다.
게다가 상기 제품의 기능 층은 필수적으로 단결정이고 따라서 반도체의 통상적인 기술 상황에서 제품을 응용한다.
제품의 특히 바람직한 발전 사항은 제품이 기능층의 도핑된 지역의 형성을 위하여 설정된다는 것이다.
실리콘 함유 기능층 및 이산화 실리콘으로 만들어진 절연층, 및 상기 기능층 및 절연층 사이에 배열되고 기능층을 절연층에 본딩하는 질화 실리콘으로 만들어진 정지층을 포함하는 제품을 형성하기 위한 방법은 다음과 같다:
- 기능층 및 절연층을 포함하는 블랭크(blank)를 제공하는 단계를 포함하는데, 상기 기능층은 절연층상에 직접적으로 배열되어 본딩되고;
- 질소를 절연층에 주입하는 단계; 및
기능층에 질소를 확산하기 위하여 주입되는 질소를 가지는 블랭크를 열처리하고 정지층을 형성하기 위하여 기능층으로부터의 실리콘에 질소를 본딩하는 단계를 포함한다.
결과적으로, 상기 방법은 기능층이 절연층에 직접 본딩되는 통상적인 SOI 기판의 방식 이후 블랭크를 바탕으로 한다. 상기 정지층은 질소가 기능층에 주입되고, 확산에 의해 기능층으로 유입되고 정지층을 형성하기 위하여 상기 기능층의 실리콘에 본딩됨으로써 추후에 기능층 및 절연층 사이에 형성된다. 정지층은 자동적으로 형성되지만, 실제적으로 작은 두께만이 형성된다. 왜냐하면 목표된 질화 실리콘의 형성으로 질소에 대한 실리콘의 본딩이 자체 조절되는 화학 처리 환경에서 발생하기 때문이다. 이런 화학 처리는 특히 열 처리 동안 설정된 온도에 따르지 않고, 결과적으로 연속적인 반복 동안 충분히 안정하다. 상기 방법에서 열 처리는 주입중에 이루어질수있는 기능층의 손상을 제거하는데 중요한 역할을 한다.
상기 방법은 순수한 실리콘으로 이루어진 기능층을 반드시 요구하지는 않는다; 기능층은 정지층을 형성하는데 충분한 품질의 실리콘을 제공하기 위한 것이다.
실제적으로, 기능층의 기하학적 파라미터는 본 발명에 따른 중요성 문제가 아니다. 그러나, 만약 질소가 기능층을 통하여 절연층에 주입된다면, 임의의 환경하에서 기능층의 두께를 적당한 양으로 제한하는 것이 바람직하다. 이것은 질소의 주입전에 부분적으로 제거되고 주입이 수행된후 적당한 에피텍시 방법에 의해 다시 성장되는 본래 있는 기능층을 위하여 필요하다. 만약 적당하다면, 충분히 얇은 기능층을 가지는 블랭크가 이용되고 상기 블랭크에는 주입이 수행된후 에피텍시에 의해 지정 조건에 맞는 두께를 가지는 기능 층이 제공된다. 임의의 경우 제품에서 주입된 질소에 의해 가로질러질 경로의 제한은 제품의 절연층 및 다른 지역에서 주입된 질소가 과도하게 넓게 분산되지 않게 하는 것을 보장한다. 그러므로, (충분히 얇은) 기능층을 통하여 질소를 주입하는 것이 바람직하다.
상기 방법의 바람직한 발전 사항은 절연층에서 질소의 분배가 기능층으로부터의 최대 거리 10 nm 및 20 nm 사이에 도달하도록 질소가 주입되는 것을 특징으로 한다. 이것은 주입될 질소의 원자 또는 이온이 블랭크로 관통하지 않는 동력 에너지의 주의깊은 매칭을 요구한다.
상기 방법의 바람직한 발전 사항은 질소의 주입후 도핑된 지역이 기능층에 형성되는 것을 요구한다. 이것은 전자 반도체 구성요소의 기술 환경에서 응용하기 위한 방법을 나타낸다.
정지 층이 열 처리중에 2 nm 및 4 nm 사이의 두께로 형성될수있도록 하는 분량으로 질소가 절연층에 주입되는 것이 바람직하다. 이것은 정지 층이 전체 범위에 대해 분산 장벽으로서 목표된 효과를 실현할수있다는 것을 보장한다.
제품 및 상기 방법의 예시적인 실시예는 도면을 참조하여 하기에 설명된다.
도면은 특정 특징부를 강조하기 위하여 비례적이 아니다.
도 1은 이산화 실리콘으로 구성된 절연층(2)에 직접적으로 본딩되는 실리콘으로 구성된 기능층(1)을 가진 통상적인 SOI 기판을 도시하고, 이것은 실리콘으로 구성된 베이스 층(7)에 다시 직접적으로 본딩된다. 따라서, 베이스 층(7)은 사용중 각각의 경우 요구에 따라 추가의 기능층으로서 사용될수있다. 설명된 바와같이, 도 1과 도 2를 비교하여 상기 방법의 추가 단계전에 기능층(1)을 얇게하는 것이 바람직하다. 만약 필요하다면, 기능층(1)은 하기에 설명될 상기 방법의 단계후 에피텍셜 성장에 의해 목표된 두께로 될수있다.
기능층(1) 및 절연층(2) 사이 확산 장벽을 형성하기 위하여, 질소(6)는 기능층(1)을 통하여 절연층(2)에 주입된다; 상기에서 바람직한 것으로 기술된 기준은 이 경우에 부합된다. 그 다음 주입된 블랭크는 충분히 높은 정도로 확산하여 기능층(1)으로 통과하고, 여기서 기능층(1) 및 절연층(2) 사이의 정지층(3)으로서 자리한 도 4에 도시된 질화 실리콘을 형성하기 위하여 실리콘과 함께 본딩될수있다. 정지층(3)은 다시 상기에서 바람직하게 기술된 기준을 다시 만족시킨다. 그래서 완성된 제품은 기능층(1)의 전기 구성요소의 제조동안 특히 적합하다. 상기 구성요소는 전체적으로(참조 번호 4) 또는 부분적으로(참조 번호 5) 기능층(1)을 통하여 확장할수있고, 도핑에 각각 사용되는 도판트의 선택과 관련하여 제조될 전자 반도체 구성요소의 요구에 부합한다. 정지층(3)을 가진 제품은 정지층(3)이 도핑된 지역(4 및 5)으로부터 절연층(2)으로 도판트의 이동 또는 분리작용을 효과적으로 막고 결과적으로 도핑된 지역(4 및 5)을 포함하는 전자 구성요소의 오랜 기간 안정성을 보장하기 때문에 선호된다.

Claims (11)

  1. 실리콘 함유 기능층(1) 및 이산화 실리콘으로 만들어진 절연층(2)을 포함하는 제품에 있어서,
    상기 기능층(1) 및 절연층(2) 사이에 배열되고 상기 기능층(1)을 절연층(2)에 본딩한 질화 실리콘으로 만들어진 정지층(3)을 특징으로 하는 제품.
  2. 제 1 항에 있어서, 상기 기능층(1)은 필수적으로 실리콘으로 구성되는 것을 특징으로 하는 제품.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 정지층(3)은 2 nm 및 4 nm 사이의 두께를 가지는 것을 특징으로 하는 제품.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 기능층(1)은 필수적으로 단결정인 것을 특징으로 하는 제품.
  5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서, 상기 제품은 기능층(1)에 도핑된 지역(4, 5)을 형성하기 위하여 설정되는 것을 특징으로 하는 제품.
  6. 실리콘 함유 기능층(1) 및 이산화 실리콘으로 만들어진 절연층(2), 및 상기 기능층(1) 및 절연층(2) 사이에 배열되고 기능층(1)을 절연층(2)에 본딩한 질화 실리콘으로 만들어진 정지층(3)을 포함하는 제품을 제조하기 위한 방법에 있어서,
    기능층(1) 및 절연층(2)을 포함하는 블랭크를 제공하는 단계를 포함하는데, 상기 기능층(1)은 절연층(2) 바로 위에 배열되어 본딩되고;
    질소(6)를 절연층(2)에 주입하는 단계; 및
    질소(6)를 기능층(1)으로 확산하기 위하여 주입된 질소(6)를 가진 블랭크를 열처리하고 정지층(3)을 형성하기 위하여 기능층(1)으로부터의 실리콘에 질소(6)를 본딩하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제 6 항에 있어서, 상기 질소(6)는 기능층(1)을 통하여 주입되는 것을 특징으로 하는 방법.
  8. 제 6 항 또는 제 7 항에 있어서, 상기 질소(6)는 절연층(2)의 질소(6) 분배가 기능층(1)으로부터의 최대 거리인 10 nm 및 20 nm 사이에 도달하도록 주입되는 것을 특징으로 하는 방법.
  9. 제 6 항 내지 제 8 항중 어느 한 항에 있어서, 상기 기능층(1)은 질소(6)의 주입이후 에피텍셜 성장에 의해 두꺼워지는 것을 특징으로 하는 방법.
  10. 제 6 항 내지 제 9 항중 어느 한 항에 있어서, 상기 도핑된 지역(4, 5)은 질소(6)의 주입후 기능층(1)에 형성되는 것을 특징으로 하는 방법.
  11. 제 6 항 내지 제 10 항중 어느 한 항에 있어서, 상기 질소(6)는 정지층(3)이 열처리 동안 2 nm 및 4 nm 사이의 두께로 형성될수있는 분량으로 절연층(2)에 주입되는 것을 특징으로 하는 방법.
KR10-2000-7003459A 1997-09-30 1998-07-30 실리콘 함유 기능 층 및 이산화 실리콘으로 만들어진 절연층을 포함하는 제품 및 상기 제품을 제조하기 위한 방법 KR100409120B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19743297 1997-09-30
DE19743297.2 1997-09-30

Publications (2)

Publication Number Publication Date
KR20010024359A true KR20010024359A (ko) 2001-03-26
KR100409120B1 KR100409120B1 (ko) 2003-12-06

Family

ID=7844220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7003459A KR100409120B1 (ko) 1997-09-30 1998-07-30 실리콘 함유 기능 층 및 이산화 실리콘으로 만들어진 절연층을 포함하는 제품 및 상기 제품을 제조하기 위한 방법

Country Status (6)

Country Link
US (1) US6410407B1 (ko)
EP (1) EP1019957B1 (ko)
JP (1) JP4004734B2 (ko)
KR (1) KR100409120B1 (ko)
DE (1) DE59807087D1 (ko)
WO (1) WO1999017357A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19821999A1 (de) * 1998-05-15 1999-11-18 Siemens Ag SOI-Halbleiteranordnung und Verfahren zur Herstellung derselben
JP2008053361A (ja) 2006-08-23 2008-03-06 Toshiba Corp 半導体記憶装置及び半導体記憶装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6031231A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
JPS62219562A (ja) * 1986-03-19 1987-09-26 Fujitsu Ltd 埋込絶縁層型のsoi素子
US5362667A (en) * 1992-07-28 1994-11-08 Harris Corporation Bonded wafer processing
JPH065586A (ja) * 1992-06-16 1994-01-14 Seiko Epson Corp 薄膜半導体基板の製法
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JPH07106512A (ja) * 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたsimox処理方法
US5468657A (en) * 1994-06-17 1995-11-21 Sharp Microelectronics Technology, Inc. Nitridation of SIMOX buried oxide

Also Published As

Publication number Publication date
EP1019957B1 (de) 2003-01-29
WO1999017357A1 (de) 1999-04-08
JP4004734B2 (ja) 2007-11-07
US6410407B1 (en) 2002-06-25
DE59807087D1 (de) 2003-03-06
EP1019957A1 (de) 2000-07-19
JP2001518711A (ja) 2001-10-16
KR100409120B1 (ko) 2003-12-06

Similar Documents

Publication Publication Date Title
CN1332425C (zh) 形成绝缘体上硅锗衬底材料的方法、衬底材料及异质结构
CN100533685C (zh) 在半导体衬底上制造外延层的方法及用这种方法制造的器件
KR100642627B1 (ko) 다결정 실리콘 구조물의 제조 방법
KR100586290B1 (ko) 실리콘 산화에 의한 결함 감소
KR910009323B1 (ko) 반도체 기판내로 에칭된 트렌치의 측벽 및 바닥에 예정된 도핑을 생성시키는 방법
US4178191A (en) Process of making a planar MOS silicon-on-insulating substrate device
KR100718823B1 (ko) 실리콘-게르마늄 트랜지스터 및 관련 방법들
US5358890A (en) Process for fabricating isolation regions in a semiconductor device
US20070117296A1 (en) Method for fabricating a field effect transistor, and field effect transistor
KR100409120B1 (ko) 실리콘 함유 기능 층 및 이산화 실리콘으로 만들어진 절연층을 포함하는 제품 및 상기 제품을 제조하기 위한 방법
US5256563A (en) Doped well structure and method for semiconductor technologies
US4404048A (en) Semiconductor device manufacture
KR970067611A (ko) 트랜지스터 제조용 절연체 상의 실리콘(soi) 타입 기판 및 상기한 기판의 제조 공정
KR100515723B1 (ko) 집적회로와그제조방법
US6555484B1 (en) Method for controlling the oxidation of implanted silicon
Mao et al. The effects of oxygen dose on the formation of buried oxide silicon‐on‐insulator
JP2001513945A (ja) 半導体及び半導体に関する方法
KR19990064285A (ko) 도핑된 글라스로부터의 소스/드레인의 형성
JPH01319969A (ja) 半導体装置の製造方法
KR910006740B1 (ko) 2단계 데포방식의 산화층 형성방법
KR100258096B1 (ko) 에스오아이(soi) 기판 제조방법
KR970017973A (ko) Soi에 다수의 마이크로일렉트로닉 회로를 제조하기 위한 방법
KR20010058614A (ko) 이중구조 게이트산화막 형성방법
KR960015929B1 (ko) 바이폴라 트랜지스터의 매입층 제조방법
WO1996010839A1 (en) A method of fabricating a bipolar junction transistor

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131114

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee