JPH02222153A - 電界効果トランジスタおよびその製造方法 - Google Patents
電界効果トランジスタおよびその製造方法Info
- Publication number
- JPH02222153A JPH02222153A JP1334627A JP33462789A JPH02222153A JP H02222153 A JPH02222153 A JP H02222153A JP 1334627 A JP1334627 A JP 1334627A JP 33462789 A JP33462789 A JP 33462789A JP H02222153 A JPH02222153 A JP H02222153A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulator
- raised
- sidewall
- moat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 239000012212 insulator Substances 0.000 claims description 158
- 239000004065 semiconductor Substances 0.000 claims description 31
- 239000002019 doping agent Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 27
- 125000006850 spacer group Chemical group 0.000 abstract description 52
- 229910021332 silicide Inorganic materials 0.000 abstract description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910008479 TiSi2 Inorganic materials 0.000 abstract 2
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 abstract 2
- 238000005468 ion implantation Methods 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 230000008901 benefit Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000282461 Canis lupus Species 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001668 ameliorated effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は１ヘランジスタの製造に関りるものである。さ
らに詳細にいえば、本発明は高くされたラス／ドレイン
領域を右づるＭＯＳＦＥＴとその製造法に関するもので
ある。
らに詳細にいえば、本発明は高くされたラス／ドレイン
領域を右づるＭＯＳＦＥＴとその製造法に関するもので
ある。
し従来の技術とその問題点］
近年のＭ ＯＳ ｒＴＥ −ｒ ＋〜ランジスタ技術で
は、極めて浅い接合を有するトランジスタをうるために
、高くされたソース／ドレイン領域が利用される。
は、極めて浅い接合を有するトランジスタをうるために
、高くされたソース／ドレイン領域が利用される。
この高くされたソース／トレイン領域は神々の問題点を
生ずる。高くされたソース／ドレイン領域が１ヘランジ
スタ構造体の絶縁体フィールド酸化物と接する界面のと
ころに、通常、小表面ができる。
生ずる。高くされたソース／ドレイン領域が１ヘランジ
スタ構造体の絶縁体フィールド酸化物と接する界面のと
ころに、通常、小表面ができる。
さらに、高くされたソース／ドレイン領域が１〜ランジ
スタ・ゲー１〜に隣接する側壁スペース用絶縁体と接り
る界面のどころにも、通常、小表面ができる。後でのシ
リサイド処理■稈にｄ３いて、いずれの小表面の位置に
もスパイク領域ができる可能性があり、そしてこのスパ
イク領域は下にある半導体基板の中に侵入しかつ浅い接
合を貫くことがある。したがって、このスパイク領域は
、ソース／ドレインをシリ：ｌン基板に対し、短絡回路
を作る。
スタ・ゲー１〜に隣接する側壁スペース用絶縁体と接り
る界面のどころにも、通常、小表面ができる。後でのシ
リサイド処理■稈にｄ３いて、いずれの小表面の位置に
もスパイク領域ができる可能性があり、そしてこのスパ
イク領域は下にある半導体基板の中に侵入しかつ浅い接
合を貫くことがある。したがって、このスパイク領域は
、ソース／ドレインをシリ：ｌン基板に対し、短絡回路
を作る。
高くされたソース／ドレイン・トランジスタの構造体で
は、１−ランジスタの浅い接合を作成するのに用いられ
る、ドープ剤の拡散を制御することが重要な点である。
は、１−ランジスタの浅い接合を作成するのに用いられ
る、ドープ剤の拡散を制御することが重要な点である。
厚い側壁スペース用絶縁体の下で電気的接続体を作成す
るために、そしてそれによってモート領域とチャンネル
領域との電気的接続を行なうために、典型的な場合には
、高くされたソース／ドレイン領域の沈着の前に、第１
注入段階が行なわれる。りれども、その後で行なわれる
高くされたソース／ドレイン領域の沈着段階において、
それまでにＪでに沈着されていたドブ剤がさらに拡散し
てしまい、それにより、装置の動作特性が変わってしま
う可能性がある。
るために、そしてそれによってモート領域とチャンネル
領域との電気的接続を行なうために、典型的な場合には
、高くされたソース／ドレイン領域の沈着の前に、第１
注入段階が行なわれる。りれども、その後で行なわれる
高くされたソース／ドレイン領域の沈着段階において、
それまでにＪでに沈着されていたドブ剤がさらに拡散し
てしまい、それにより、装置の動作特性が変わってしま
う可能性がある。
最近の高くされたソース／ドレイン・１−ランジスタに
ｆ−１随するまた別の問題点は、シリザイド接触体領域
を作成ザる簡に住する。もしゲートとラス／ドレイン領
域が相互に適切に分離されていないならば、シリＶイド
化工程を実行したｈ１ゲ＝１−とソースまたはドレイン
のいずれとの間にも、Ｓ電性の知略回路ができる。さら
に、ゲートとソース／ドレインとの間にシリケイトが意
図せずに作成されてしまうので、ゲートをソースまたは
ドレインのいずれとも分離するために、シリサイド化し
た領域を後でエツチングすることは困難になる。
ｆ−１随するまた別の問題点は、シリザイド接触体領域
を作成ザる簡に住する。もしゲートとラス／ドレイン領
域が相互に適切に分離されていないならば、シリＶイド
化工程を実行したｈ１ゲ＝１−とソースまたはドレイン
のいずれとの間にも、Ｓ電性の知略回路ができる。さら
に、ゲートとソース／ドレインとの間にシリケイトが意
図せずに作成されてしまうので、ゲートをソースまたは
ドレインのいずれとも分離するために、シリサイド化し
た領域を後でエツチングすることは困難になる。
したがって、スパイク領域の生成や、ドープ剤の制御で
きない移動、およびゲートをソース／ドレイン領域から
電気的に分離する困難さ、といっに問題点を有しない、
高くされたソース／ドレイン・トランジスタが要望され
ていた。
きない移動、およびゲートをソース／ドレイン領域から
電気的に分離する困難さ、といっに問題点を有しない、
高くされたソース／ドレイン・トランジスタが要望され
ていた。
［発明の要約］
本発明により、高くされたモート領域を有する先行技術
によるトランジスタが右していた欠点や問題点の大幅に
少ない、または事実上ない、新規で改良されたソース／
ドレイン・トランジスタ処理工程がえられる。
によるトランジスタが右していた欠点や問題点の大幅に
少ない、または事実上ない、新規で改良されたソース／
ドレイン・トランジスタ処理工程がえられる。
本発明による１〜ランジスタは、半導体表面の」−でか
つ対向するモート絶縁体領域の間に、ゲート絶縁体を有
する。このゲート絶縁体の上にゲートが作成される。初
期の側壁スペース用絶縁体の厚さは十分に薄いので、高
くされたソース／ドレインの作成の後に注入されたドー
プ剤は基板内を横方向に移動でき、ソース／ドレイン領
域を１〜ランジスタ・チャンネル領域に電気的に接続す
ることができ、かつ一方、浅いトランジスタ接合を保持
することができる。この１〜ランジスタは、ゲート側壁
絶縁体とフィールと絶縁体領域との間のモ１−領域に沿
って配置された、高くされたモー１へ（ソース／ドレイ
ン）領域を有する。典型的な場合には、高くされたモー
ト領域は」ニピタクシ１フル・シリコンで構成される。
つ対向するモート絶縁体領域の間に、ゲート絶縁体を有
する。このゲート絶縁体の上にゲートが作成される。初
期の側壁スペース用絶縁体の厚さは十分に薄いので、高
くされたソース／ドレインの作成の後に注入されたドー
プ剤は基板内を横方向に移動でき、ソース／ドレイン領
域を１〜ランジスタ・チャンネル領域に電気的に接続す
ることができ、かつ一方、浅いトランジスタ接合を保持
することができる。この１〜ランジスタは、ゲート側壁
絶縁体とフィールと絶縁体領域との間のモ１−領域に沿
って配置された、高くされたモー１へ（ソース／ドレイ
ン）領域を有する。典型的な場合には、高くされたモー
ト領域は」ニピタクシ１フル・シリコンで構成される。
さらに、初期の側壁スペース用絶縁体の厚さは、高くさ
れたモート領域の作成のさい、ゲート側壁の上にエビタ
クシーフル・シリコンが成長り−るのを防止覆るのに十
分なものである。
れたモート領域の作成のさい、ゲート側壁の上にエビタ
クシーフル・シリコンが成長り−るのを防止覆るのに十
分なものである。
本発明の場合、ゲート側壁絶縁体に隣接して配置された
、おＪ：びさらに、高くされたモー１へ領域に隣接して
配置された、第１側壁スペーサがまたそなえられる。ざ
らに、第２側壁スペーザが、高くされたモート領域とフ
ィールド絶縁体領域とに隣接しで、作成される。さらに
具体的にいえば、本発明にＪ：る第１側壁スペーリ−と
第２側壁スベリ−は絶縁体酸化物′ｃ′描成構成ことが
できる。
、おＪ：びさらに、高くされたモー１へ領域に隣接して
配置された、第１側壁スペーサがまたそなえられる。ざ
らに、第２側壁スペーザが、高くされたモート領域とフ
ィールド絶縁体領域とに隣接しで、作成される。さらに
具体的にいえば、本発明にＪ：る第１側壁スペーリ−と
第２側壁スベリ−は絶縁体酸化物′ｃ′描成構成ことが
できる。
本発明の重要な特徴は、高くされたモート領域の沈着の
後、極めて浅い接合の制御されたドーピングを行なうこ
とができる、高くされたソース／トレイン・１〜ランジ
スタを作成することである。
後、極めて浅い接合の制御されたドーピングを行なうこ
とができる、高くされたソース／トレイン・１〜ランジ
スタを作成することである。
薄い側壁絶縁体を用いることにより、ソース／ドレイン
領域の作成の１）「ｆまたは後のいずれにおいでも、ソ
ース／トレイン領域とグー１〜・チャンネルとの間に電
気的接続体を作成することができる。
領域の作成の１）「ｆまたは後のいずれにおいでも、ソ
ース／トレイン領域とグー１〜・チャンネルとの間に電
気的接続体を作成することができる。
先行技術にＪ：る処理工程に比べて、本発明のこの特徴
ににす、高くされたソース／ドレイン領域を沈着する工
程段階のさい、それまでにすでに注入されていたドープ
剤の制御されない移動を防止づ−ることができる。
ににす、高くされたソース／ドレイン領域を沈着する工
程段階のさい、それまでにすでに注入されていたドープ
剤の制御されない移動を防止づ−ることができる。
さらに、本発明のまた別の重要な技術士の利点は、ゲー
ト絶縁体と高くされたソース／ドレイン領域とに隣接し
て、側壁スペーサを使用りることである。このスペーサ
は、グー１〜とソース／トレイン領域との間の距離を実
効的に長くＪ−る。その結果、ゲートとソース／ドレイ
ン領域の上の分離されたシリサイド化領域を後の工程段
階で作成するさい、よりよい制御を行うことができる。
ト絶縁体と高くされたソース／ドレイン領域とに隣接し
て、側壁スペーサを使用りることである。このスペーサ
は、グー１〜とソース／トレイン領域との間の距離を実
効的に長くＪ−る。その結果、ゲートとソース／ドレイ
ン領域の上の分離されたシリサイド化領域を後の工程段
階で作成するさい、よりよい制御を行うことができる。
さらに、ゲートとソース／トレイン領域との間のか岨が
より大ぎくなることにより、それらの間にシリナイドを
作成するさいにできる可能性のある、短絡回路を防止す
ることができる。この側壁スベリに付随するまた別の技
術的利点は、スペーサの下にある小表面が、シリサイド
化工程の間、もはや露出されていないことである。その
結果、小表面を貫通して半導体基板の中ヘシリサイド・
スパイク領域が作成される可能性は小さい。
より大ぎくなることにより、それらの間にシリナイドを
作成するさいにできる可能性のある、短絡回路を防止す
ることができる。この側壁スベリに付随するまた別の技
術的利点は、スペーサの下にある小表面が、シリサイド
化工程の間、もはや露出されていないことである。その
結果、小表面を貫通して半導体基板の中ヘシリサイド・
スパイク領域が作成される可能性は小さい。
本発明のまた別の技術上の利点は、フィールド絶縁体領
域と高くされたソース／ドレイン領域との両方に隣接し
て、側壁スベーナを使用することである。このスペー→
ｊがなければ、シリサイド化工程中に、シリサイド化 スペーサがあるために、シリサイド・スパイク領域の作
成が防止される。その結果、ソース／ドレイン領域の上
に作成されるシリサイドが半導体基板の中に侵入づる可
能性は小さくなる。
域と高くされたソース／ドレイン領域との両方に隣接し
て、側壁スベーナを使用することである。このスペー→
ｊがなければ、シリサイド化工程中に、シリサイド化 スペーサがあるために、シリサイド・スパイク領域の作
成が防止される。その結果、ソース／ドレイン領域の上
に作成されるシリサイドが半導体基板の中に侵入づる可
能性は小さくなる。
［実施例］
本発明を添イ」図面を参照して下記において詳細に説明
する。この説明により本発明を完全に理解することがで
き、また本発明のこの他の利点を理解することができる
であろう。
する。この説明により本発明を完全に理解することがで
き、また本発明のこの他の利点を理解することができる
であろう。
第１図は、先行技術による、高くされたソース／ドレイ
ン・トンジスタの横断面であって、このトランジスタは
１０で全体的に示されている。トランジスタ１０が半導
体基板１２の上に作成される。フィールド絶縁体領域１
４が基板１２の上に作成され、そしてそれにより、それ
らの間にモート領域１６が定められる。モート領域１６
の中にゲート１８が作成される。グー１〜１８は、グー
１〜絶縁体２０によって、半導体基板１２から分離され
る。ゲート１８が作成されることにより、中間領域２２
が定められる。この中間領域の中に、ラス／ドレイン領
域が作成される。初期の注入段階を行なうことにより極
めて浅い接合領域２４が作成される。この接合領域は、
グーＩ〜１８の下にあるチャンネル領域２６とソース／
ドレイン領域とを電気的に接続する。
ン・トンジスタの横断面であって、このトランジスタは
１０で全体的に示されている。トランジスタ１０が半導
体基板１２の上に作成される。フィールド絶縁体領域１
４が基板１２の上に作成され、そしてそれにより、それ
らの間にモート領域１６が定められる。モート領域１６
の中にゲート１８が作成される。グー１〜１８は、グー
１〜絶縁体２０によって、半導体基板１２から分離され
る。ゲート１８が作成されることにより、中間領域２２
が定められる。この中間領域の中に、ラス／ドレイン領
域が作成される。初期の注入段階を行なうことにより極
めて浅い接合領域２４が作成される。この接合領域は、
グーＩ〜１８の下にあるチャンネル領域２６とソース／
ドレイン領域とを電気的に接続する。
側壁絶縁体２８がゲート１８の側壁に隣接して作成され
る。典型的な場合には、側壁絶縁体２８は酸化物Ｃ構成
されていて、その厚さはｉ ｏｏ。
る。典型的な場合には、側壁絶縁体２８は酸化物Ｃ構成
されていて、その厚さはｉ ｏｏ。
〜３０００オングストロームである。その後、中間領域
２２の残りの領域の中で半導体基板１２の露出した表面
の上に、高くされたソース／ドレイン領域３ｏが作成さ
れる。典型的な場合には、この高くされたソース／ドレ
イン領域３０はエビタクシャル層で構成される。ソース
／ドレイン領域３０を作成する工程の中に高温の工程が
ある。この高温工程のざい、極めて浅い接合２４の中の
ドープ剤は、半導体基板１２の中で、深さ方向と横方向
どの両方向にさらに移動する。ドープ剤のこの拡散は好
ましくない。ソース／ドレイン領域３０を作成りるさい
、隙間領域または小表面３２および３３ができる。小表
面３２はソース／ドレイン領域３０どフィールド絶縁体
領域１４との間の界面のところにでき、そして小表面３
３は側壁絶縁体２８と高くされたソース／ドレイン領域
３０との間の界面のところにできる。
２２の残りの領域の中で半導体基板１２の露出した表面
の上に、高くされたソース／ドレイン領域３ｏが作成さ
れる。典型的な場合には、この高くされたソース／ドレ
イン領域３０はエビタクシャル層で構成される。ソース
／ドレイン領域３０を作成する工程の中に高温の工程が
ある。この高温工程のざい、極めて浅い接合２４の中の
ドープ剤は、半導体基板１２の中で、深さ方向と横方向
どの両方向にさらに移動する。ドープ剤のこの拡散は好
ましくない。ソース／ドレイン領域３０を作成りるさい
、隙間領域または小表面３２および３３ができる。小表
面３２はソース／ドレイン領域３０どフィールド絶縁体
領域１４との間の界面のところにでき、そして小表面３
３は側壁絶縁体２８と高くされたソース／ドレイン領域
３０との間の界面のところにできる。
高くされたソース／ドレイン領域３０の上にシリ→ノ゛
イド領域３４が作成され、そしてゲート１８の上にはシ
リザイド領域３６が作成される。界面の十にできた小表
面３２と小表面３３のために、シリリーイド領域３４は
それを貴通して侵入し、それにより（点線で示されたン
スパイク領域３８およびスパイク領域３９ができる。こ
れらのスパイク領域は半８Ｉ体基板１２の中に延長され
て生成で−る。その結果、スパイク領１ｔｉ３８どスパ
イク領域３９シュ高くされたソース／ドレイン領域３０
と基板１２とを短絡し、それによって、トランジスタ１
０の動作特性が損われる。
イド領域３４が作成され、そしてゲート１８の上にはシ
リザイド領域３６が作成される。界面の十にできた小表
面３２と小表面３３のために、シリリーイド領域３４は
それを貴通して侵入し、それにより（点線で示されたン
スパイク領域３８およびスパイク領域３９ができる。こ
れらのスパイク領域は半８Ｉ体基板１２の中に延長され
て生成で−る。その結果、スパイク領１ｔｉ３８どスパ
イク領域３９シュ高くされたソース／ドレイン領域３０
と基板１２とを短絡し、それによって、トランジスタ１
０の動作特性が損われる。
第２Ａ図は本発明による高くされたソース／ドレイン・
トランジスタ４０の横断面図である。トランジスタ４ｏ
は半導体基板４２に集積化して作成される。半導体基板
４２の上に絶縁体領域４４が作成され、ぞしてこの絶縁
体領域４４の間にモート領域４６ができる。半導体基板
４２の上にグーｉ〜４８が作成される。ゲート４８はゲ
ート絶縁体５０によって半導体基板から分離される。ゲ
ート４８は通常ポリシリコンで構成される。グー１−４
８が作成されることにより、フィールド絶縁体領域４４
とゲート４８との間のモー１へ領域４６の中に、中間領
域５２ができる。
トランジスタ４０の横断面図である。トランジスタ４ｏ
は半導体基板４２に集積化して作成される。半導体基板
４２の上に絶縁体領域４４が作成され、ぞしてこの絶縁
体領域４４の間にモート領域４６ができる。半導体基板
４２の上にグーｉ〜４８が作成される。ゲート４８はゲ
ート絶縁体５０によって半導体基板から分離される。ゲ
ート４８は通常ポリシリコンで構成される。グー１−４
８が作成されることにより、フィールド絶縁体領域４４
とゲート４８との間のモー１へ領域４６の中に、中間領
域５２ができる。
典型的な場合には、フィールド絶縁体領１ｆｉ ４．４
とグー１〜絶縁体５０はいずれも酸化物で構成される。
とグー１〜絶縁体５０はいずれも酸化物で構成される。
ゲート絶縁体の厚さは５０〜２５０オングストロームの
程度であることができる、７後の工程段階におけるゲー
ト４８の横方向への成長を防止するために、グー１〜４
８の」二にＪｊＪ ’ｉＮ約５００〜１０００オングス
トロームのイ」加的酸化物層を作成することができる。
程度であることができる、７後の工程段階におけるゲー
ト４８の横方向への成長を防止するために、グー１〜４
８の」二にＪｊＪ ’ｉＮ約５００〜１０００オングス
トロームのイ」加的酸化物層を作成することができる。
けれども、グー１〜４８が横方向には成長しない理想的
な条件下にある場合には、このイ」加的酸化物層を作成
する必要はない。
な条件下にある場合には、このイ」加的酸化物層を作成
する必要はない。
ゲート４８の側壁に隣接して、薄く初期側壁スペース用
絶縁体５４が作成される。典型的な場合には、この初期
の薄い側壁スペース用絶縁体５４は酸化物で構成され、
そして厚さは２００−９００オンゲス１−【コームの程
度である。その後、極めて浅い接合領域５６が、中間領
域５２の中の半導体基板４２の中に、注入によって作ら
れる。接合領１ａ５６は、Ｎ形材料（例えば、ヒ素、リ
ン、またはアンチモン）またはＰ形材１． （例えば、
ホウ素）のいずれかを、５ Ｘ １０１１／ ａｎ３か
ら１×１０２０／ ｃｍ ”の表面密痘に注入すること
によって作成される。初期の薄い側壁スペース用絶縁体
５４は、接合領域にｆＮ＋随するドープ剤が横方向には
十分に移動できて中間領域５２とトランジスタ・チャン
ネル領域５８との間の電気的接続が作られるために、一
方また、浅い接合領［５６の深さをできるだけ小さくす
るために、厚さが十分に幼く作成される。本発明のこの
点は重要であって、高くされたソース／ドレイン・トラ
ンジスタに伴う利点のためには、浅い接合領域の存在が
基本的である。このようにこれらの利点が保持される一
方で、ソース／ドレイン領域６０の作成の前または後に
、ソース／ドレイン領域からチャンネル領域への電気的
接続体をうることができる（第２Ｂ図をみよ）。さらに
、初期の博い側壁スペース用絶縁体の厚さ５４は、高く
されたソース／ドレイン領域６０の作成中、ゲート４８
の両側におけるシリコンの成長を防止するのに十分なも
のである（第２Ｂ図をみよ）。
絶縁体５４が作成される。典型的な場合には、この初期
の薄い側壁スペース用絶縁体５４は酸化物で構成され、
そして厚さは２００−９００オンゲス１−【コームの程
度である。その後、極めて浅い接合領域５６が、中間領
域５２の中の半導体基板４２の中に、注入によって作ら
れる。接合領１ａ５６は、Ｎ形材料（例えば、ヒ素、リ
ン、またはアンチモン）またはＰ形材１． （例えば、
ホウ素）のいずれかを、５ Ｘ １０１１／ ａｎ３か
ら１×１０２０／ ｃｍ ”の表面密痘に注入すること
によって作成される。初期の薄い側壁スペース用絶縁体
５４は、接合領域にｆＮ＋随するドープ剤が横方向には
十分に移動できて中間領域５２とトランジスタ・チャン
ネル領域５８との間の電気的接続が作られるために、一
方また、浅い接合領［５６の深さをできるだけ小さくす
るために、厚さが十分に幼く作成される。本発明のこの
点は重要であって、高くされたソース／ドレイン・トラ
ンジスタに伴う利点のためには、浅い接合領域の存在が
基本的である。このようにこれらの利点が保持される一
方で、ソース／ドレイン領域６０の作成の前または後に
、ソース／ドレイン領域からチャンネル領域への電気的
接続体をうることができる（第２Ｂ図をみよ）。さらに
、初期の博い側壁スペース用絶縁体の厚さ５４は、高く
されたソース／ドレイン領域６０の作成中、ゲート４８
の両側におけるシリコンの成長を防止するのに十分なも
のである（第２Ｂ図をみよ）。
第２Ｂ図は、水元ｒｌＩｆにＪ：る高くされたソース／
ドレイン・１〜ランジスタ４０の処理工稈段惜を進めた
後の横断面図である。高くされたソース／ドレイン領域
６０は、全体的にいえば、半導体基板４２の表面の中間
領域５２の中に作成される。高くされたソース／ドレイ
ン領域６０は、エピタクシ１１ル・シリコンを１０００
〜２０００′Ａングス１〜［１−ムの範囲の厚さの層に
選択的に沈＠づることににつて作成される。フィールド
絶縁体領域４４と高くされたソース／ドレイン領域６０
どの間に小表面６２が存在し、一方、高くされたソース
／ドレイン領域６０と初期の薄い側壁スペース用絶縁体
５４との間の界面に小表面６３が存在する。
ドレイン・１〜ランジスタ４０の処理工稈段惜を進めた
後の横断面図である。高くされたソース／ドレイン領域
６０は、全体的にいえば、半導体基板４２の表面の中間
領域５２の中に作成される。高くされたソース／ドレイ
ン領域６０は、エピタクシ１１ル・シリコンを１０００
〜２０００′Ａングス１〜［１−ムの範囲の厚さの層に
選択的に沈＠づることににつて作成される。フィールド
絶縁体領域４４と高くされたソース／ドレイン領域６０
どの間に小表面６２が存在し、一方、高くされたソース
／ドレイン領域６０と初期の薄い側壁スペース用絶縁体
５４との間の界面に小表面６３が存在する。
第２Δ図での前記説明とは異って、高くされたソース／
ドレイン領域６０を作成した後、浅い接合領域５６を作
成することも可能であることを断っておく。初期の薄い
側壁スペース用絶縁体５４の厚さは十分に薄く作成され
ていて、高くされたソース／ドレイン領域６０が作成さ
れた後に注入が行なわれると、ドープ剤が横方向に移動
して、高くされたソース／ドレイン領域６０をトランジ
スタ・チャンネル領域５８に電気的に接続づ゛ることが
上のに可能である。したがって、本発明の１つの重要な
利点は、高くされたソース／ドレイン領域６ｏの作成の
航または後のいずれにおいても浅い接合５６を作成する
ことができ、かつ、いずれの場合にｂトランジスタ・チ
ャンネル領域５８に対１）適切な電気的接続をうろこと
ができるという融通性である。
ドレイン領域６０を作成した後、浅い接合領域５６を作
成することも可能であることを断っておく。初期の薄い
側壁スペース用絶縁体５４の厚さは十分に薄く作成され
ていて、高くされたソース／ドレイン領域６０が作成さ
れた後に注入が行なわれると、ドープ剤が横方向に移動
して、高くされたソース／ドレイン領域６０をトランジ
スタ・チャンネル領域５８に電気的に接続づ゛ることが
上のに可能である。したがって、本発明の１つの重要な
利点は、高くされたソース／ドレイン領域６ｏの作成の
航または後のいずれにおいても浅い接合５６を作成する
ことができ、かつ、いずれの場合にｂトランジスタ・チ
ャンネル領域５８に対１）適切な電気的接続をうろこと
ができるという融通性である。
第２Ｃ図は本発明の高くされたソース／ドレイン・１〜
ランジスタ４０の横断面図であるが、このトランジスタ
は付加スペーサを有している。初期の薄い側壁スペース
用絶縁体５４と、対応する高くされたソース／ドレイン
領域６ｏとに隣接して、第１側壁スペーサ６４が作成さ
れる。フィールド絶縁体領域４４と高くされたソース／
ドレイン領域６０との間に以前からある小表面６２（第
２Ｂ図をみよ）に、第２側壁スペー′４ｊ６６が作成さ
れる。スペーサ６４とスペーサ６６は、トランジスタ４
０の全体の上に絶縁体層を約１０００〜２゜ＯＯオンゲ
ス］〜ロームの厚さに沈着し、そしてそれからこの絶縁
体層をエツチングして第１側壁スペーサ６４と第２側壁
スペーリ−６６を作成するといった方法により、同時に
作成することができる。
ランジスタ４０の横断面図であるが、このトランジスタ
は付加スペーサを有している。初期の薄い側壁スペース
用絶縁体５４と、対応する高くされたソース／ドレイン
領域６ｏとに隣接して、第１側壁スペーサ６４が作成さ
れる。フィールド絶縁体領域４４と高くされたソース／
ドレイン領域６０との間に以前からある小表面６２（第
２Ｂ図をみよ）に、第２側壁スペー′４ｊ６６が作成さ
れる。スペーサ６４とスペーサ６６は、トランジスタ４
０の全体の上に絶縁体層を約１０００〜２゜ＯＯオンゲ
ス］〜ロームの厚さに沈着し、そしてそれからこの絶縁
体層をエツチングして第１側壁スペーサ６４と第２側壁
スペーリ−６６を作成するといった方法により、同時に
作成することができる。
第２Ｄ図は、第２注入段階とシリコン領域を付加した後
の段階にお（）る、本発明の高くされたソース／ドレイ
ン・トランジスタ４ｏの横断面図である。第１側壁スベ
ーザ６４と第２側壁スペーナ６６が作成された後、第２
注入段階が実行される。この第２注入段階は浅い接合６
８を作成し、そしてさらに高くされたソース／ドレイン
領域にドーピングを行なう。浅い接合６８は、極めて浅
い接合５６（第２Ａ図をみよ）よりは厚さが太さい。第
１側壁スペーサ６４の厚さが大ぎいために、注入のかな
りの部分が田止され、高くされたソース／ドレイン領域
６０内の下の領域７０にはそれ程注入されないであろう
。したがって、下の領域７ｏのドープ剤濃度は、高くさ
れたソース／ドレイン領域６０の残りの領域のドープ剤
１１度と異なるであろう。
の段階にお（）る、本発明の高くされたソース／ドレイ
ン・トランジスタ４ｏの横断面図である。第１側壁スベ
ーザ６４と第２側壁スペーナ６６が作成された後、第２
注入段階が実行される。この第２注入段階は浅い接合６
８を作成し、そしてさらに高くされたソース／ドレイン
領域にドーピングを行なう。浅い接合６８は、極めて浅
い接合５６（第２Ａ図をみよ）よりは厚さが太さい。第
１側壁スペーサ６４の厚さが大ぎいために、注入のかな
りの部分が田止され、高くされたソース／ドレイン領域
６０内の下の領域７０にはそれ程注入されないであろう
。したがって、下の領域７ｏのドープ剤濃度は、高くさ
れたソース／ドレイン領域６０の残りの領域のドープ剤
１１度と異なるであろう。
高くされたソース／ドレイン領域６０とグー１〜４８の
上に、それぞれ、低抵抗シリコン領域７２および７４が
作成される。シリライド領域７２および７４の作成は、
この構造体全体の上にチタンの層を沈着し、それから窒
素雰囲気中で反応させることによって行なわれる。高く
されたソース／ドレイン領域６０のシリコンがチタンの
層と反応し、それによって露出したシリコン領域の−し
に、チタン・シリサイド（ＴｉＳｉ２）が作成される。
上に、それぞれ、低抵抗シリコン領域７２および７４が
作成される。シリライド領域７２および７４の作成は、
この構造体全体の上にチタンの層を沈着し、それから窒
素雰囲気中で反応させることによって行なわれる。高く
されたソース／ドレイン領域６０のシリコンがチタンの
層と反応し、それによって露出したシリコン領域の−し
に、チタン・シリサイド（ＴｉＳｉ２）が作成される。
けれども、下にシリコンがない場合には、チタンは窒素
雰囲気とだけ反応づる。このことのために、フィールド
絶縁体領域４４やスペーサ６６および６４のようなシリ
コンのない表面の上には、窒化チタン（ＴＡＮ）が作成
される。その結果、「Ｎ部分が選択的に除去されるとき
、その後に１−ランジスタ４０に対する電気的接触体領
域として低抵抗シリサイド領域７２および７４が残る。
雰囲気とだけ反応づる。このことのために、フィールド
絶縁体領域４４やスペーサ６６および６４のようなシリ
コンのない表面の上には、窒化チタン（ＴＡＮ）が作成
される。その結果、「Ｎ部分が選択的に除去されるとき
、その後に１−ランジスタ４０に対する電気的接触体領
域として低抵抗シリサイド領域７２および７４が残る。
第１側壁スペ〜す６４は、高（されたソース／ドレイン
領域６０とゲート４８の接触用表面との間の距離を、実
効的に、大きくしていることがわかるであろう。高くさ
れたソース／ドレイン領域６０とグー１−４８との間の
距離が大きくなる仁とにより、２つの重要な利点かえら
れる。第１は、第１スペーザ６４によって絶縁体材料の
厚さが大きくなるので、シリサイドを作成する■程の間
、ゲート４８の側壁がチタン層と反応することが防止さ
れることである。第２は、高くされたソース／ドレイン
領１ｙｉ６０どゲート４８との間の距離が大きくなるこ
とによって、それらの間にシリサイドが作成されにくく
なり、したがって、これらの間に短絡回路ができる可能
性が小さくなることである。さらに、ゲート４８どソー
ス／ドレイン領域６０との間にシリサイドが作成される
ことにより、この欠陥接続体を除去しようとするさいの
エツチングが困難になるが、一方、この装置のその他の
部分には障害を与えない。したがって、ラス／ドレイン
領域６０とゲート４８との間の距離が大ぎくなることに
より、この潜在的な困難さが改善される。第１側壁スペ
ーサ６４は、また、小表面６３（第２Ｂ図をみよ）の中
にシリサイドが作成されるのを妨げる。その結果、スパ
イク領域３９（第１図をみよ）ができる可能性は実効的
に小さくなる。
領域６０とゲート４８の接触用表面との間の距離を、実
効的に、大きくしていることがわかるであろう。高くさ
れたソース／ドレイン領域６０とグー１−４８との間の
距離が大きくなる仁とにより、２つの重要な利点かえら
れる。第１は、第１スペーザ６４によって絶縁体材料の
厚さが大きくなるので、シリサイドを作成する■程の間
、ゲート４８の側壁がチタン層と反応することが防止さ
れることである。第２は、高くされたソース／ドレイン
領１ｙｉ６０どゲート４８との間の距離が大きくなるこ
とによって、それらの間にシリサイドが作成されにくく
なり、したがって、これらの間に短絡回路ができる可能
性が小さくなることである。さらに、ゲート４８どソー
ス／ドレイン領域６０との間にシリサイドが作成される
ことにより、この欠陥接続体を除去しようとするさいの
エツチングが困難になるが、一方、この装置のその他の
部分には障害を与えない。したがって、ラス／ドレイン
領域６０とゲート４８との間の距離が大ぎくなることに
より、この潜在的な困難さが改善される。第１側壁スペ
ーサ６４は、また、小表面６３（第２Ｂ図をみよ）の中
にシリサイドが作成されるのを妨げる。その結果、スパ
イク領域３９（第１図をみよ）ができる可能性は実効的
に小さくなる。
第２側壁スペーサ６６が付加されることにより、小表面
６２（第２Ｂ図をみよ）の中にシリサイドが作成される
のが防止される。その結果、先行技術においてできるス
パイク領１４３８（第１図をみよ）が生成する可能性は
実効的に小さくなり、それによって、装置の動作信頼性
はさらに高くなる。。
６２（第２Ｂ図をみよ）の中にシリサイドが作成される
のが防止される。その結果、先行技術においてできるス
パイク領１４３８（第１図をみよ）が生成する可能性は
実効的に小さくなり、それによって、装置の動作信頼性
はさらに高くなる。。
本発明により、先行技術によるこのような装置が有して
いた問題点が大幅に解潤された、高くされたソース／ド
レイン・トランジスタがえられる。。
いた問題点が大幅に解潤された、高くされたソース／ド
レイン・トランジスタがえられる。。
初期の薄い側壁スペース用絶縁体がそなえられ、それに
より高くされたソース／ドレイン領域をトランジスタ・
チャンネルに接続づ−るためのドープ剤の注入が、選択
的にエピタクシ１フル・シリコンの沈着の前または後の
いずれにおいても行なうことができる。さらに、高くさ
れたソース／ドレイン領域の作成の間、ゲート側壁はシ
リコンの成長から保護される。第１側壁スペーサを付加
することは、高くされたソース／ドレイン領域とゲート
との間の絶縁体の厚さを増大させる。その結果、１−ラ
ンジスタの露出したシリコン領域の−［に作成されたシ
リリーイドとゲートの側壁が反応することが防１される
。ゲートと高くされたソース／ドレイン領域との間に短
絡回路ができる可能性はまた減少する。高くされたソー
ス／トレイン領域と７イールド絶縁体領域との間の界面
に作成された第２側壁スペーサにより、この界面に侵入
するシリリ゛イド・スパイク領域の生成の可能性は小さ
くなり、かつ、装置の動作信頼性を高める。同様に、第
１側壁スペーサは、初期の薄い側壁スペース用絶縁体と
高くされたソース／ドレイン領域との間の界面にシリサ
イド・スパイク領域が侵入して生成することを防止する
。
より高くされたソース／ドレイン領域をトランジスタ・
チャンネルに接続づ−るためのドープ剤の注入が、選択
的にエピタクシ１フル・シリコンの沈着の前または後の
いずれにおいても行なうことができる。さらに、高くさ
れたソース／ドレイン領域の作成の間、ゲート側壁はシ
リコンの成長から保護される。第１側壁スペーサを付加
することは、高くされたソース／ドレイン領域とゲート
との間の絶縁体の厚さを増大させる。その結果、１−ラ
ンジスタの露出したシリコン領域の−［に作成されたシ
リリーイドとゲートの側壁が反応することが防１される
。ゲートと高くされたソース／ドレイン領域との間に短
絡回路ができる可能性はまた減少する。高くされたソー
ス／トレイン領域と７イールド絶縁体領域との間の界面
に作成された第２側壁スペーサにより、この界面に侵入
するシリリ゛イド・スパイク領域の生成の可能性は小さ
くなり、かつ、装置の動作信頼性を高める。同様に、第
１側壁スペーサは、初期の薄い側壁スペース用絶縁体と
高くされたソース／ドレイン領域との間の界面にシリサ
イド・スパイク領域が侵入して生成することを防止する
。
本発明を詳細に開示した【プれど・ｂ、特許請求の範囲
内において、種々の変更、置き替えの可能であることは
理解されるはずである。
内において、種々の変更、置き替えの可能であることは
理解されるはずである。
以上の説明に関して更に以下の項を開示する。
（１） 半導体基板と、
前記基板から外側に配置されてそれらの間にモー１−領
域を定めるための第１絶縁体領域および第２絶縁体領域
と、 前記モート領域から外側に配置され、かつ、側壁を有し
、かつ、その下の前記基板の中にチャンネル領域を定め
るゲートと、 前記グー１−の前記側壁に隣接した薄い側壁絶縁体と、 前記モート領域に沿って配置されかつ前記側壁絶縁体と
前記第１絶縁体領域との間に配置された高くされたモー
ト領域とを有し、 前記高くされたモート領域を通して注入されたドープ剤
が前配り板の中で横り向に移動して前記高くされたモー
ト領域を前記チャンネル領域に電気的に接続することが
でき、かつ、前記基板の中に浅い接合を保持することが
できるＪ、うな厚さを前記薄い側壁絶縁体が有する、ト
ランジスタ１゜（２） 第１項において、前記簿い側
壁絶縁体の厚さが９００オングストローム以下である、
前記トランジスタ。
域を定めるための第１絶縁体領域および第２絶縁体領域
と、 前記モート領域から外側に配置され、かつ、側壁を有し
、かつ、その下の前記基板の中にチャンネル領域を定め
るゲートと、 前記グー１−の前記側壁に隣接した薄い側壁絶縁体と、 前記モート領域に沿って配置されかつ前記側壁絶縁体と
前記第１絶縁体領域との間に配置された高くされたモー
ト領域とを有し、 前記高くされたモート領域を通して注入されたドープ剤
が前配り板の中で横り向に移動して前記高くされたモー
ト領域を前記チャンネル領域に電気的に接続することが
でき、かつ、前記基板の中に浅い接合を保持することが
できるＪ、うな厚さを前記薄い側壁絶縁体が有する、ト
ランジスタ１゜（２） 第１項において、前記簿い側
壁絶縁体の厚さが９００オングストローム以下である、
前記トランジスタ。
（３） 第１項において、前記薄い側壁絶縁体と前記
高くされたモート領域とに隣接して配置された第１側壁
スペーサをさらに有する、前記トランジスタ。
高くされたモート領域とに隣接して配置された第１側壁
スペーサをさらに有する、前記トランジスタ。
（４） 第３項において、前記第１側壁スペーサが絶
縁体で構成される、前記トランジスタ。
縁体で構成される、前記トランジスタ。
（５） 第１項において、前記第１絶縁体領域ど前記
高くされた七−上領域とに隣接して配置された第２側壁
スベー４ノをざらに有づる、前記（−ランジスタ。
高くされた七−上領域とに隣接して配置された第２側壁
スベー４ノをざらに有づる、前記（−ランジスタ。
（６） 第５項において、前記第２側壁スペーサが絶
れ体で構成されている、前記］ヘランジスタ。
れ体で構成されている、前記］ヘランジスタ。
（７） 第１項において、前記高くされたモート領域
にＡ′３いて前記第１側壁スペー→ｊに隣接した１つの
領域をさらに有し、前記領域内のドープ剤瀾反が前記モ
ート領域の残りの領域のドープ剤溌度と異なる、前記ト
ランジスタ。
にＡ′３いて前記第１側壁スペー→ｊに隣接した１つの
領域をさらに有し、前記領域内のドープ剤瀾反が前記モ
ート領域の残りの領域のドープ剤溌度と異なる、前記ト
ランジスタ。
（８） 第１項において、前記盛り上ったモート領域
が１ピタクシヤル・シリコンを有Ｊ゛る、前記トランジ
スタ。
が１ピタクシヤル・シリコンを有Ｊ゛る、前記トランジ
スタ。
（９） 半導体基板と、
前記基板から外側に配置されてそれらの間に七−１〜領
域を定めるための第１絶縁体領域および第２絶縁体領域
と、 前記モート領域から外側に配置され、かつ、側壁を有し
、かつ、ぞの下の基板の中にチャンネル領域を定めるグ
ー１〜と、 前記グー１〜の前記側壁に隣接した側壁絶縁体と、前記
モーミル領域に沿って配置されかつ前記側壁絶縁体と前
記第１絶縁体領域との間に配置された高くされたモート
領域とを有し、 前記ゲートの前も己側壁をざらに保護するためにかつ前
記ゲートと前記高くされたモート領域との間の表面距離
をさらに大きくするために前記側壁絶縁体と前記高くさ
れたモート領域とに隣接して前記第１側壁スペーサが配
！ｌされる、トランジスタ。
域を定めるための第１絶縁体領域および第２絶縁体領域
と、 前記モート領域から外側に配置され、かつ、側壁を有し
、かつ、ぞの下の基板の中にチャンネル領域を定めるグ
ー１〜と、 前記グー１〜の前記側壁に隣接した側壁絶縁体と、前記
モーミル領域に沿って配置されかつ前記側壁絶縁体と前
記第１絶縁体領域との間に配置された高くされたモート
領域とを有し、 前記ゲートの前も己側壁をざらに保護するためにかつ前
記ゲートと前記高くされたモート領域との間の表面距離
をさらに大きくするために前記側壁絶縁体と前記高くさ
れたモート領域とに隣接して前記第１側壁スペーサが配
！ｌされる、トランジスタ。
（１０）第９項において、前記高くされたモート領域に
おいて前記第１側壁スペーサに隣接した１つの領域をさ
らに有し、前記領域中のドープ剛製１ハが前記モート領
域の残りの領域のドープ剤１度と異なる、前記トランジ
スタ。
おいて前記第１側壁スペーサに隣接した１つの領域をさ
らに有し、前記領域中のドープ剛製１ハが前記モート領
域の残りの領域のドープ剤１度と異なる、前記トランジ
スタ。
（１１）第９項において、ｔｔｆ記側壁絶縁体が薄い側
壁絶縁体を有し、かつ、前記高くされたモート領域を通
して注入されたドープ剤が前記基板の中で横方向に移動
して前記高くされたモート領域を前記ｆ−ｔンネル領域
に電気的に接続することができかつ前記基板の中に浅い
接合を保持することがでさるＪ：うな厚さを前記薄い側
壁絶縁体が有する、前記トランジスタ。
壁絶縁体を有し、かつ、前記高くされたモート領域を通
して注入されたドープ剤が前記基板の中で横方向に移動
して前記高くされたモート領域を前記ｆ−ｔンネル領域
に電気的に接続することができかつ前記基板の中に浅い
接合を保持することがでさるＪ：うな厚さを前記薄い側
壁絶縁体が有する、前記トランジスタ。
（１２）第１１項において、前記薄い側壁絶縁体の厚さ
が９００Ａングスｉ・［１−ム以下である、前記トラン
ジスタ。
が９００Ａングスｉ・［１−ム以下である、前記トラン
ジスタ。
（１３）第９項において、前記第１絶縁体領域と前記高
くされたモート領域とに隣接して配置された第２側壁ス
ベーザをさらに有する、＃Ｆ記トランジスタ。
くされたモート領域とに隣接して配置された第２側壁ス
ベーザをさらに有する、＃Ｆ記トランジスタ。
（１４）第１３項において、前記第２側壁スペーサが絶
縁体で構成される、前記トランジスタ。
縁体で構成される、前記トランジスタ。
（１５）第９項において、前記高くされたモート領域が
エビタクシャル・シリコンで構成される、前記トランジ
スタ。
エビタクシャル・シリコンで構成される、前記トランジ
スタ。
（１６）第９項にＪ３いて、前記第１側壁スペーサが絶
縁体で構成される、前記トランジスタ。
縁体で構成される、前記トランジスタ。
（１７） 半導体基板と、
前記基板から外側に配回されてそれらの間にモート領域
を定めるための第１絶縁体領域および第２絶縁体領域と
、 前記モーｌ−領域から外側に配置され、かつ、側壁を有
し、かつ、その下の基板の中にチャンネル領域を定める
ゲートと、 前記モート領域に沿って配回されかつ前記側壁絶縁体と
前記第１絶縁体領域どの間に配置されＩＣ高くされたモ
ート領域と、 前記第１絶縁体領域と前記高くされたモート領域とに伺
随してスパイク領域が作成されるのを防止づ−るために
前記第１絶縁体領域と前記高くされたモート領域とに隣
接して配置された第１側壁スペーサと、 を有するトランジスタ。
を定めるための第１絶縁体領域および第２絶縁体領域と
、 前記モーｌ−領域から外側に配置され、かつ、側壁を有
し、かつ、その下の基板の中にチャンネル領域を定める
ゲートと、 前記モート領域に沿って配回されかつ前記側壁絶縁体と
前記第１絶縁体領域どの間に配置されＩＣ高くされたモ
ート領域と、 前記第１絶縁体領域と前記高くされたモート領域とに伺
随してスパイク領域が作成されるのを防止づ−るために
前記第１絶縁体領域と前記高くされたモート領域とに隣
接して配置された第１側壁スペーサと、 を有するトランジスタ。
（１８）第１７項において、前記第１側壁スペーサが絶
縁体で構成される、前記１ヘランジスタ。
縁体で構成される、前記１ヘランジスタ。
（１９）第１７項において、前記ゲートの前記側壁に隣
接して薄い側壁絶縁体を有し、かつ、前記高くされたモ
ート領域を通して注入されたドープ剤が前記基板の中で
横方向に移動して前記高くされたモート領域を前記チャ
ンネル領域に電気的に接続することができかつ前記基板
の中に浅い接合を保持することかできるＪ、うな厚さを
前記薄い側壁絶縁体が有Ｊ゛る、前記トランジスタ。
接して薄い側壁絶縁体を有し、かつ、前記高くされたモ
ート領域を通して注入されたドープ剤が前記基板の中で
横方向に移動して前記高くされたモート領域を前記チャ
ンネル領域に電気的に接続することができかつ前記基板
の中に浅い接合を保持することかできるＪ、うな厚さを
前記薄い側壁絶縁体が有Ｊ゛る、前記トランジスタ。
（２０）第１８狼において、前記薄い絶縁体の厚さが９
００オンゲス１へローム以下である、前記トランジスタ
。
００オンゲス１へローム以下である、前記トランジスタ
。
（２１）第１７項において、
前記グー１＝の前記側壁に隣接リ−る側壁絶縁体と、前
記側壁絶縁体と前記高くされたモート領域とに隣接して
配置された第２側壁スペーザと、をさらに有する、前記
トランジスタ。
記側壁絶縁体と前記高くされたモート領域とに隣接して
配置された第２側壁スペーザと、をさらに有する、前記
トランジスタ。
（２２）第２１項においで１前記高くされたモート領域
において前記第１側壁スペーザに隣接した１つの領域を
さらに有し、前記領域内のドープ剤濃度が前記−し−上
領域の残りの領域のドープ剤濃度と異なる、前記１〜ラ
ンジスタ。
において前記第１側壁スペーザに隣接した１つの領域を
さらに有し、前記領域内のドープ剤濃度が前記−し−上
領域の残りの領域のドープ剤濃度と異なる、前記１〜ラ
ンジスタ。
（２３） 第２１項において、前記第２側壁スベー号
が絶縁体で構成される、前記ｉ〜ランジスタ。
が絶縁体で構成される、前記ｉ〜ランジスタ。
（２４）第１７項に４３いて、前記高くされたモーミル
領域がエビタクシャル・シリコンを有する、６Ｆ前記１
ヘランジスタ。
領域がエビタクシャル・シリコンを有する、６Ｆ前記１
ヘランジスタ。
（２５）半導体基板と、
前記基板から外側に配置されてそれらの間にし１・領域
を定めるための第１絶縁体領域おＪ、び第２絶縁体領域
と、 前記モート領域から外側に配置され、かつ、側壁を有し
、かつ、その下の基板の中にチャンネル領域を定めるゲ
ートと、 前記ゲートの前記側壁に隣接した薄い側壁絶縁体と、 前記モート領域に沿って配置されかつ前記側壁絶縁体と
前記第１絶縁体領域との間に配置された高くされたモー
ト領域と、 前記薄い側壁絶縁体と前記高くされたモーミル領域とに
隣接して配置された第１側壁スペーサと、前記第１絶縁
体領域と前記高くされたモート領域とに隣接して配置さ
れた第２側壁スペーサとを有し、 前記高くされたモート領域を通して注入されたドープ剤
が前記基板の中で横方向に移動し前記高くされたモート
領域を前記チャンネル領域に電気的に接続することがで
きかつ前記基板の中に浅い接合を保持することができる
ような／ｆさを前記薄い側壁絶縁体が有する、 トランジスタ。
を定めるための第１絶縁体領域おＪ、び第２絶縁体領域
と、 前記モート領域から外側に配置され、かつ、側壁を有し
、かつ、その下の基板の中にチャンネル領域を定めるゲ
ートと、 前記ゲートの前記側壁に隣接した薄い側壁絶縁体と、 前記モート領域に沿って配置されかつ前記側壁絶縁体と
前記第１絶縁体領域との間に配置された高くされたモー
ト領域と、 前記薄い側壁絶縁体と前記高くされたモーミル領域とに
隣接して配置された第１側壁スペーサと、前記第１絶縁
体領域と前記高くされたモート領域とに隣接して配置さ
れた第２側壁スペーサとを有し、 前記高くされたモート領域を通して注入されたドープ剤
が前記基板の中で横方向に移動し前記高くされたモート
領域を前記チャンネル領域に電気的に接続することがで
きかつ前記基板の中に浅い接合を保持することができる
ような／ｆさを前記薄い側壁絶縁体が有する、 トランジスタ。
（２６）半導体基板から外側に配置されてそれらの間に
モート領域を定めるための第１絶縁体領域および第２絶
縁体領域を作成する段階と、前記を一ト領域から外側に
配置され、かつ、側壁を有し、かつ、その下の＃記基板
の中にチャンネル領域を定めるゲートを作成する段階と
、前記ゲートの前記側壁に隣接して薄い側壁絶縁体を作
成する段階と、 前記モート領域に沿って配置されかつ前記側壁絶縁体と
前記第１絶縁体領域との間に配置された高くされたモー
ト領域を作成する段階と、前記高くされたモート領域を
通して注入されたドープ剤が前記基板の中で横方向に移
動して前記高くされたモート領域を前記チャンネル領域
に電気的に接続りることかできかつ前記基板の中に浅い
接合を保持することができるような厚さを右する前記薄
い側壁絶縁体を作成する段階と、を有する、前記半導体
基板に付随したトランジスタ構造体の製造法。
モート領域を定めるための第１絶縁体領域および第２絶
縁体領域を作成する段階と、前記を一ト領域から外側に
配置され、かつ、側壁を有し、かつ、その下の＃記基板
の中にチャンネル領域を定めるゲートを作成する段階と
、前記ゲートの前記側壁に隣接して薄い側壁絶縁体を作
成する段階と、 前記モート領域に沿って配置されかつ前記側壁絶縁体と
前記第１絶縁体領域との間に配置された高くされたモー
ト領域を作成する段階と、前記高くされたモート領域を
通して注入されたドープ剤が前記基板の中で横方向に移
動して前記高くされたモート領域を前記チャンネル領域
に電気的に接続りることかできかつ前記基板の中に浅い
接合を保持することができるような厚さを右する前記薄
い側壁絶縁体を作成する段階と、を有する、前記半導体
基板に付随したトランジスタ構造体の製造法。
（２１）第２６項において、前記モート領域を作成する
前記段階がエビタクシ１１ル・シリコンを作成する段階
を有する、前記製造法。
前記段階がエビタクシ１１ル・シリコンを作成する段階
を有する、前記製造法。
（２８）第２６項において、前記薄い側壁絶縁体と前記
高くされたモート領域とに隣接して配置された第１側壁
スペーザを作成する段階をさらに有する、前記製造法。
高くされたモート領域とに隣接して配置された第１側壁
スペーザを作成する段階をさらに有する、前記製造法。
（２９）第２８項においで、前記第１側壁スペーυ−を
作成する前記段階が絶縁体を作成する段階を有する、前
記製造法。
作成する前記段階が絶縁体を作成する段階を有する、前
記製造法。
（３０）第２６項において、前記第１絶縁体領域と前記
高くされたモート領域とにｖ４接して配置された第２側
壁スペーサを作成する段階をさらに有ザる、前記製造法
。
高くされたモート領域とにｖ４接して配置された第２側
壁スペーサを作成する段階をさらに有ザる、前記製造法
。
（３１）第３０項にｄ５いて、前記第２側壁スペーサを
作成する前記段階が絶縁体を作成する段階を右づる、前
記製造法。
作成する前記段階が絶縁体を作成する段階を右づる、前
記製造法。
（３２）第２８項にａ３いて、前記高くされたモート領
域においで前記第１側壁スペーサに隣接しておりかつそ
の中のドープ剤ａｉｉ１度が前記モート領域の残りの領
域のドープ剤濃度と異なる１つの領域を作成する段階を
さらに有する、前記製造法。
域においで前記第１側壁スペーサに隣接しておりかつそ
の中のドープ剤ａｉｉ１度が前記モート領域の残りの領
域のドープ剤濃度と異なる１つの領域を作成する段階を
さらに有する、前記製造法。
（３３）第２６項において、前記薄い側壁絶縁体を作成
ダ゛る前記段階が９００オンゲスト「１−ム以−トの厚
さの１ｉａ記側壁絶縁休を作成づる段階を有する、前記
製造法。
ダ゛る前記段階が９００オンゲスト「１−ム以−トの厚
さの１ｉａ記側壁絶縁休を作成づる段階を有する、前記
製造法。
（３４）第２６項において、前記高くされたモート領域
を作成する前記段階の前に接合領域を作成する段階をさ
らに有づる、前記製造法。
を作成する前記段階の前に接合領域を作成する段階をさ
らに有づる、前記製造法。
（３５）第２６項において、前記高くされたモート領域
を作成で−る前記段階の後に接合領域を作成覆る段階を
さ−らに有Ｊる、前記製造法。
を作成で−る前記段階の後に接合領域を作成覆る段階を
さ−らに有Ｊる、前記製造法。
Ｃ３６）第２６項の製造法によって製造される１〜ラン
ジスタ。
ジスタ。
（３７）半導体ｊ１（板から外側に配ｐされててれらの
間にＴＪニー １−領域を定めるための第１絶縁体領Ｗ
ｉ ｄ３Ｊ：び第２絶縁体領域を作成する段階と、前記
モート領域から外側に配置され、かつ、側壁を有し、か
つ、ぞのＦの前記基板の中にヂＡ７ンネル領域を定める
グー１〜を作成する段階と、前記グー１〜の前記側壁に
隣接して側壁絶縁体を作成する段階と、 前記モート領域に沿っで配置されかつ前記側壁絶縁体と
前記第１絶縁体領域との間に配置された高くされたモー
ト領域を作成Ｊ−る段階と、前記側壁絶縁体と前記高く
されたモート領域とに隣接して配置された第１側壁スペ
ーサを作成する段階と、 を有する、前記半導体基板にイー１随したトランジスタ
構造体の製造法。
間にＴＪニー １−領域を定めるための第１絶縁体領Ｗ
ｉ ｄ３Ｊ：び第２絶縁体領域を作成する段階と、前記
モート領域から外側に配置され、かつ、側壁を有し、か
つ、ぞのＦの前記基板の中にヂＡ７ンネル領域を定める
グー１〜を作成する段階と、前記グー１〜の前記側壁に
隣接して側壁絶縁体を作成する段階と、 前記モート領域に沿っで配置されかつ前記側壁絶縁体と
前記第１絶縁体領域との間に配置された高くされたモー
ト領域を作成Ｊ−る段階と、前記側壁絶縁体と前記高く
されたモート領域とに隣接して配置された第１側壁スペ
ーサを作成する段階と、 を有する、前記半導体基板にイー１随したトランジスタ
構造体の製造法。
（３８）第３７項において、前記高くされたモート領域
において前記第１側壁スペーリ゛に隣接しておりかつそ
の中のドープ剤瀧瓜が１１ｎ記を一ト領域の残りの領域
のドープ剤濃度と異なる１つの領域を作成する段階をさ
らに有する、８；ｊ ；ｔ［ｌ！製造法。
において前記第１側壁スペーリ゛に隣接しておりかつそ
の中のドープ剤瀧瓜が１１ｎ記を一ト領域の残りの領域
のドープ剤濃度と異なる１つの領域を作成する段階をさ
らに有する、８；ｊ ；ｔ［ｌ！製造法。
（３つ）第３７項において、前記側壁絶縁体を作成する
前記段階が薄い側壁絶縁体を作成する段階を有し、かつ
、前記高くされたモート領域を通して注入されたドープ
剤が前記基板の中で横方向に移動して前記高くされたモ
ート６Ｊｉ域を前記チャンネル領域に電気的に接続する
ことができかつ前記基板の中に浅い接合を保持づること
ができるような厚さを前記薄い側壁絶縁体が有する、前
記製造法。
前記段階が薄い側壁絶縁体を作成する段階を有し、かつ
、前記高くされたモート領域を通して注入されたドープ
剤が前記基板の中で横方向に移動して前記高くされたモ
ート６Ｊｉ域を前記チャンネル領域に電気的に接続する
ことができかつ前記基板の中に浅い接合を保持づること
ができるような厚さを前記薄い側壁絶縁体が有する、前
記製造法。
（４０）第３９項において、前記薄い側壁絶縁体を作成
づる前記段階が９００Ｊングストローム以下の厚さの前
記薄い側壁絶縁体を作成する段階を有する、前記製造法
。
づる前記段階が９００Ｊングストローム以下の厚さの前
記薄い側壁絶縁体を作成する段階を有する、前記製造法
。
（４１）第３７項において、前記ＷＸ１絶縁体領域と前
記高くされた七−（〜領域とに隣接して配置された第２
側壁スベーザを作成する段階をざらに有する、前記製造
法。
記高くされた七−（〜領域とに隣接して配置された第２
側壁スベーザを作成する段階をざらに有する、前記製造
法。
（４２）第４１項において、前記第２側壁スベーリ゛を
作成する前記段階が絶縁体を作成する段階をさらに有す
る、前記製造法。
作成する前記段階が絶縁体を作成する段階をさらに有す
る、前記製造法。
（４３）第３７項において、前記高くされたモート領域
を作成する前記段階がエビタクシャル・シリ一］ンを作
成する段階を右Ｊる、前記製造法。
を作成する前記段階がエビタクシャル・シリ一］ンを作
成する段階を右Ｊる、前記製造法。
（４４）第３７項において、前記第１側壁スペー１ｙを
作成する前記段階が絶縁体を作成づ−る段階を有する、
前記製造法。
作成する前記段階が絶縁体を作成づ−る段階を有する、
前記製造法。
（４５）第３７項において、前記高くされた王−１−領
域を作成する前記段階の航に接合領域を作成する段階を
さらに有する、前記製造法。
域を作成する前記段階の航に接合領域を作成する段階を
さらに有する、前記製造法。
（４６）第３７項にＪ３いて、高くされたモー１へ領域
を作成覆る前記段階の後に接合領域を作成する段階をさ
らに有する、前記製造法。
を作成覆る前記段階の後に接合領域を作成する段階をさ
らに有する、前記製造法。
（４７）第３７項の製造法によって製造されたトランジ
スタ。
スタ。
（４８） 半導体上り板から外側に配置されてそれら
の間にモー１−領域を定めるための第１絶縁体領域ａ５
よび第２絶縁体領域を作成する段階と、前記モート領域
から外側に配置され、かつ、側壁を有し、かつ、その下
の前記Ｍ＆の中にチャンネル領域を定めるゲートを作成
Ｊる段階と、前記七−１〜領域に沿って配置されかつ前
記側壁絶縁体と前記第１絶縁体領域との間に配置された
＾くされたモー［〜領域を作成する段階と、前記第１絶
縁体領域と前記高くされたモーミル領域とに隣接して配
回された第１側壁スペーザを作成する段階と、 を右覆゛る、前記半導体基板に付随した１〜ランジスタ
禍造体の製造〃、。
の間にモー１−領域を定めるための第１絶縁体領域ａ５
よび第２絶縁体領域を作成する段階と、前記モート領域
から外側に配置され、かつ、側壁を有し、かつ、その下
の前記Ｍ＆の中にチャンネル領域を定めるゲートを作成
Ｊる段階と、前記七−１〜領域に沿って配置されかつ前
記側壁絶縁体と前記第１絶縁体領域との間に配置された
＾くされたモー［〜領域を作成する段階と、前記第１絶
縁体領域と前記高くされたモーミル領域とに隣接して配
回された第１側壁スペーザを作成する段階と、 を右覆゛る、前記半導体基板に付随した１〜ランジスタ
禍造体の製造〃、。
（４９）第４８項において、前記第１側壁スペーサを作
成する前記段階が絶縁体を作成する段階を有する、前記
製造法。
成する前記段階が絶縁体を作成する段階を有する、前記
製造法。
（５０）第４８項においで、前記ゲートの前記側壁に隣
接して薄く側壁絶縁体を作成Ｊ゛る段階をさらに有し、
かつ、前記高（されたモート領域を通して注入されたド
ープ剤が前記基板の中で横方向に移動して前記高くされ
たモート領域を前記チャンネル領域に電気的に接続り−
ることができかつ前記基板の中に浅い接合を保持Ｊるこ
とかできるような厚さを前記薄く側壁絶縁体が右Ｊ−る
、前記製造法。
接して薄く側壁絶縁体を作成Ｊ゛る段階をさらに有し、
かつ、前記高（されたモート領域を通して注入されたド
ープ剤が前記基板の中で横方向に移動して前記高くされ
たモート領域を前記チャンネル領域に電気的に接続り−
ることができかつ前記基板の中に浅い接合を保持Ｊるこ
とかできるような厚さを前記薄く側壁絶縁体が右Ｊ−る
、前記製造法。
（５１）第４８項において、前記薄い絶縁体を作成する
前記段階が９００オングストローム以下の厚ざの前記薄
い絶縁体を作成する段階を有する、ＯＦｉ記製造法。
前記段階が９００オングストローム以下の厚ざの前記薄
い絶縁体を作成する段階を有する、ＯＦｉ記製造法。
（５２）第７１８項において、
前記グー１〜の前記側壁に隣接して側Ｑ？絶縁体を作成
する段階と、 前記側壁絶縁体と前ｔ１１高くされたモート領域とに隣
接して配置された第２側壁スペー１すを作成する段階と
、 をざらに有する、前記製造法。
する段階と、 前記側壁絶縁体と前ｔ１１高くされたモート領域とに隣
接して配置された第２側壁スペー１すを作成する段階と
、 をざらに有する、前記製造法。
（５３）第５２項において、前記第２側壁スペーリを作
成する前記段階が絶縁体を作成する段階を有する、前記
製造法。
成する前記段階が絶縁体を作成する段階を有する、前記
製造法。
（５４）第４８項において、前記高くされたモート領域
において前記第１側壁スペーサに隣接しておりかつその
中のドープ剤ａ度が１）ａ記［−ト領域の残りの領域の
ドープ剤淵麿どＷなる１つの領域を作成ηる段階をさら
に有する、ｎηＪＩコ製造法。
において前記第１側壁スペーサに隣接しておりかつその
中のドープ剤ａ度が１）ａ記［−ト領域の残りの領域の
ドープ剤淵麿どＷなる１つの領域を作成ηる段階をさら
に有する、ｎηＪＩコ製造法。
（５５）第４８項において、前記高くされたモート領域
を作成する前記段階がエピタクシ１フル・シｌノ］ンを
伯成Ｊ−る段階を有する、前記製造法。
を作成する前記段階がエピタクシ１フル・シｌノ］ンを
伯成Ｊ−る段階を有する、前記製造法。
（５６）第４８項において、前記高くされたモート領域
を作成づる前記段階の前に接合領域を作成する段階をさ
らに有する、前記製造法。
を作成づる前記段階の前に接合領域を作成する段階をさ
らに有する、前記製造法。
（５７）第４８項において、前記高くされたモート領域
を作成りる前記段階の後に接合領域を作成覆る段階をさ
らに有する、前記製造法。
を作成りる前記段階の後に接合領域を作成覆る段階をさ
らに有する、前記製造法。
（５８）第４８項の製造法にＪ：って製造される１〜ラ
ンジスタ。
ンジスタ。
（５９）半導体基板から外側に配置されてそれらの間に
モート領域を定めるための第７絶縁体Ｋｉ域および第２
絶縁体領域を作成する段階と、 前記モート領域から外側に配置され、かつ、側壁を有し
、かつ、その下の前記基板の中にチャンネル領域を定め
るゲートを作成する段階と、前記ゲートの前記側壁に隣
接して薄い側壁絶縁体を作成づる段階と、 前記モート領域に沿って配置されかつ前記側壁絶縁体と
前記第１絶縁体領域との間に配置された高くされた’Ｅ
−１〜領域を作成する段階と、前記高くされたモート領
域を通して注入されたドープ剤が前記基板の中ｅ横方向
に移動し−Ｃ前記高くされたモート領域を前記チャンネ
ル領域に電気的に接続づることができかつ前記基板の中
に浅い接合を保持することができるような厚さを有する
前記薄い側壁絶縁体を作成する段階と、前記薄い側壁絶
縁体と前記高くされたモート領域とに隣接しで配置され
た第１側壁スベー−リ゛を作成する段階と、 前記第１絶縁体領域と前記高くされたモート領域とに隣
接して配置された第２側壁スペーリーを作成する段階と
、 を有する、前記半導体基板に付随した１〜ランジスタ構
造体の製造法。
モート領域を定めるための第７絶縁体Ｋｉ域および第２
絶縁体領域を作成する段階と、 前記モート領域から外側に配置され、かつ、側壁を有し
、かつ、その下の前記基板の中にチャンネル領域を定め
るゲートを作成する段階と、前記ゲートの前記側壁に隣
接して薄い側壁絶縁体を作成づる段階と、 前記モート領域に沿って配置されかつ前記側壁絶縁体と
前記第１絶縁体領域との間に配置された高くされた’Ｅ
−１〜領域を作成する段階と、前記高くされたモート領
域を通して注入されたドープ剤が前記基板の中ｅ横方向
に移動し−Ｃ前記高くされたモート領域を前記チャンネ
ル領域に電気的に接続づることができかつ前記基板の中
に浅い接合を保持することができるような厚さを有する
前記薄い側壁絶縁体を作成する段階と、前記薄い側壁絶
縁体と前記高くされたモート領域とに隣接しで配置され
た第１側壁スベー−リ゛を作成する段階と、 前記第１絶縁体領域と前記高くされたモート領域とに隣
接して配置された第２側壁スペーリーを作成する段階と
、 を有する、前記半導体基板に付随した１〜ランジスタ構
造体の製造法。
（６０） ｌ−ランジスタ・ゲート４８に隣接して薄
い側壁スペース用絶縁体５４を右する高くされたラス／
ドレイン・］・ランジスタがえられる。第１側壁スペー
サ６４が薄い側壁スペース用絶縁体５４と高くされたソ
ース／ドレイン領域６０とに隣接して配置される。第２
側壁スペーサ６６がフィールド絶縁体領域４４と高くさ
れたソース／ドレイン領域６０どの間の界面に作成され
る。
い側壁スペース用絶縁体５４を右する高くされたラス／
ドレイン・］・ランジスタがえられる。第１側壁スペー
サ６４が薄い側壁スペース用絶縁体５４と高くされたソ
ース／ドレイン領域６０とに隣接して配置される。第２
側壁スペーサ６６がフィールド絶縁体領域４４と高くさ
れたソース／ドレイン領域６０どの間の界面に作成され
る。
第１図は先行技術による高くされたソース／ドレイン・
１〜ランジスタの横断面図、第２Ａ図は本発明の高くさ
れたソース／ドレイン・トランジスタの横断面図、第２
Ｂ図は高くされたソース／ドレイン領域と初期の薄い側
壁スペース用絶縁体とを有ηる第２Δ図の高くされたソ
ース／ドレイン・１〜ランジスタの図面、第２Ｃ図は第
１側壁スペーザと第２側壁スペーりとを有づる第２Ａ図
の高くされたソース／ドレイン・トランジスタの図面、
第２Ｄ図は高くされたソース／ドレイン領域の中にシリ
リーイド接触体領域と異なるドープ濃度の領域とを右す
る第２Ａ図の高くされたソース／ドレイン・１−ランジ
スタの図面。 「符りの説明１ ４２ 半導体基板 ４４．５４ 第１絶縁体領域、第２絶縁体領域４６
モート領域 ５４ 薄い側壁絶縁体 ６０ 高くされたモ 第１側壁スペ 第２側壁スペ
１〜ランジスタの横断面図、第２Ａ図は本発明の高くさ
れたソース／ドレイン・トランジスタの横断面図、第２
Ｂ図は高くされたソース／ドレイン領域と初期の薄い側
壁スペース用絶縁体とを有ηる第２Δ図の高くされたソ
ース／ドレイン・１〜ランジスタの図面、第２Ｃ図は第
１側壁スペーザと第２側壁スペーりとを有づる第２Ａ図
の高くされたソース／ドレイン・トランジスタの図面、
第２Ｄ図は高くされたソース／ドレイン領域の中にシリ
リーイド接触体領域と異なるドープ濃度の領域とを右す
る第２Ａ図の高くされたソース／ドレイン・１−ランジ
スタの図面。 「符りの説明１ ４２ 半導体基板 ４４．５４ 第１絶縁体領域、第２絶縁体領域４６
モート領域 ５４ 薄い側壁絶縁体 ６０ 高くされたモ 第１側壁スペ 第２側壁スペ
Claims (2)
- （１）半導体基板と、 前記基板から外側に配置されてそれらの間にモート領域
を定めるための第１絶縁体領域および第２絶縁体領域と
、 前記モート領域から外側に配置され、かつ、側壁を有し
、かつ、その下の前記基板の中にチャンネル領域を定め
るゲートと、 前記ゲートの前記側壁に隣接した薄い側壁絶縁体と、 前記モート領域に沿って配置されかつ前記側壁絶縁体と
前記第１絶縁体領域との間に配置された高くされたモー
ト領域とを有し、 前記高くされたモート領域を通して注入されたドープ剤
が前記基板の中で横方向に移動して前記高くされたモー
ト領域を前記チャンネル領域に電気的に接続することが
でき、かつ、前記基板の中に浅い接合を保持することが
できる、ような厚さを前記薄い側壁絶縁体が有する、 トランジスタ。 - （２）半導体基板から外側に配置されてそれらの間にモ
ート領域を定めるための第１絶縁体領域および第２絶縁
体領域を作成する段階と、 前記モート領域から外側に配置され、かつ、側壁を有し
、かつ、その下の前記基板の中にチャンネル領域を定め
るゲートを作成する段階と、前記ゲートの前記側壁に隣
接して薄い側壁絶縁体を作成する段階と、 前記モート領域に沿つて配置されかつ前記側壁絶縁体と
前記第１絶縁体領域との間に配置された高くされたモー
ト領域を作成する段階と、 前記高くされたモート領域を通して注入されたドープ剤
が前記基板の中で横方向に移動して前記高くされたモー
ト領域を前記チャンネル領域に電気的に接続することが
できかつ前記基板の中に浅い接合を保持することができ
る前記薄い側壁絶縁体を作成する段階と、 を有する、前記半導体基板に付随したトランジスタ構造
体の製造法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US289346 | 1988-12-22 | ||
| US07/289,346 US4998150A (en) | 1988-12-22 | 1988-12-22 | Raised source/drain transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02222153A true JPH02222153A (ja) | 1990-09-04 |
Family
ID=23111133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1334627A Pending JPH02222153A (ja) | 1988-12-22 | 1989-12-22 | 電界効果トランジスタおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4998150A (ja) |
| JP (1) | JPH02222153A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0480446A2 (en) * | 1990-10-12 | 1992-04-15 | Texas Instruments Incorporated | Method of fabricating a high-performance insulated-gate-field-effect transistor and transistor fabricated by it |
| JPH07193235A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 半導体装置およびその製造方法 |
| US5759899A (en) * | 1995-01-30 | 1998-06-02 | Nec Corporation | Method of fabricating semiconductor device having a salicide structure |
| US5946578A (en) * | 1997-01-30 | 1999-08-31 | Nec Corporation | Method of fabricating semiconductor device having source/drain layer raised from substrate surface |
| US5953605A (en) * | 1995-07-28 | 1999-09-14 | Nec Corporation | Fabrication process of semiconductor device |
| US5967794A (en) * | 1996-07-31 | 1999-10-19 | Nec Corporation | Method for fabricating a field effect transistor having elevated source/drain regions |
| KR20000050568A (ko) * | 1999-01-12 | 2000-08-05 | 윤종용 | 융기된 소스/드레인 구조를 갖는 모스 트랜지스터 및 그 제조방법 |
| KR100329755B1 (ko) * | 1995-11-02 | 2002-11-07 | 주식회사 하이닉스반도체 | 선택적에피택셜실리콘층형성방법 |
| JP2006253300A (ja) * | 2005-03-09 | 2006-09-21 | Sony Corp | 半導体装置およびその製造方法 |
| JP2008053740A (ja) * | 1994-12-23 | 2008-03-06 | Intel Corp | 極薄先端を有する新規のトランジスタおよびその製造方法 |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5629218A (en) * | 1989-12-19 | 1997-05-13 | Texas Instruments Incorporated | Method for forming a field-effect transistor including a mask body and source/drain contacts |
| US5102816A (en) * | 1990-03-27 | 1992-04-07 | Sematech, Inc. | Staircase sidewall spacer for improved source/drain architecture |
| JP2694395B2 (ja) * | 1991-04-17 | 1997-12-24 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5200352A (en) * | 1991-11-25 | 1993-04-06 | Motorola Inc. | Transistor having a lightly doped region and method of formation |
| US5409853A (en) * | 1994-05-20 | 1995-04-25 | International Business Machines Corporation | Process of making silicided contacts for semiconductor devices |
| US5656519A (en) * | 1995-02-14 | 1997-08-12 | Nec Corporation | Method for manufacturing salicide semiconductor device |
| US5981148A (en) | 1997-07-17 | 1999-11-09 | International Business Machines Corporation | Method for forming sidewall spacers using frequency doubling hybrid resist and device formed thereby |
| TW406374B (en) | 1997-07-17 | 2000-09-21 | Ibm | Method for forming transistors with raised source and drains and device formed thereby |
| JP3544833B2 (ja) * | 1997-09-18 | 2004-07-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6083798A (en) * | 1998-05-26 | 2000-07-04 | Advanced Micro Devices, Inc. | Method of producing a metal oxide semiconductor device with raised source/drain |
| US6022771A (en) * | 1999-01-25 | 2000-02-08 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions and sidewall spacers creating taper-shaped isolation where the source and drain regions meet the gate regions |
| US6737710B2 (en) | 1999-06-30 | 2004-05-18 | Intel Corporation | Transistor structure having silicide source/drain extensions |
| KR100307636B1 (ko) * | 1999-10-07 | 2001-11-02 | 윤종용 | 올라간 구조의 소오스/드레인을 갖는 전계효과 트랜지스터 및 그 제조방법 |
| KR20020056157A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체 소자의 제조 방법 |
| US6495437B1 (en) | 2001-02-09 | 2002-12-17 | Advanced Micro Devices, Inc. | Low temperature process to locally form high-k gate dielectrics |
| US6756277B1 (en) | 2001-02-09 | 2004-06-29 | Advanced Micro Devices, Inc. | Replacement gate process for transistors having elevated source and drain regions |
| US6524920B1 (en) * | 2001-02-09 | 2003-02-25 | Advanced Micro Devices, Inc. | Low temperature process for a transistor with elevated source and drain |
| US6551885B1 (en) | 2001-02-09 | 2003-04-22 | Advanced Micro Devices, Inc. | Low temperature process for a thin film transistor |
| US6787424B1 (en) | 2001-02-09 | 2004-09-07 | Advanced Micro Devices, Inc. | Fully depleted SOI transistor with elevated source and drain |
| US6746926B1 (en) * | 2001-04-27 | 2004-06-08 | Advanced Micro Devices, Inc. | MOS transistor with highly localized super halo implant |
| US6440807B1 (en) | 2001-06-15 | 2002-08-27 | International Business Machines Corporation | Surface engineering to prevent EPI growth on gate poly during selective EPI processing |
| KR20030090412A (ko) * | 2002-05-23 | 2003-11-28 | 삼성전자주식회사 | 게이트 측벽 산화막을 게이트 옥사이드로 사용하여 얕은접합을 구현하는 반도체 소자 및 그 제조방법 |
| US6858487B2 (en) * | 2003-01-02 | 2005-02-22 | United Microelectronics Corp. | Method of manufacturing a semiconductor device |
| KR100499159B1 (ko) * | 2003-02-28 | 2005-07-01 | 삼성전자주식회사 | 리세스 채널을 갖는 반도체장치 및 그 제조방법 |
| KR100487564B1 (ko) | 2003-07-07 | 2005-05-03 | 삼성전자주식회사 | 높여진 소오스/드레인 영역을 갖는 반도체 소자 및 그제조방법 |
| US20050104156A1 (en) * | 2003-11-13 | 2005-05-19 | Texas Instruments Incorporated | Forming a semiconductor structure in manufacturing a semiconductor device using one or more epitaxial growth processes |
| US7312125B1 (en) | 2004-02-05 | 2007-12-25 | Advanced Micro Devices, Inc. | Fully depleted strained semiconductor on insulator transistor and method of making the same |
| US7208803B2 (en) * | 2004-05-05 | 2007-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a raised source/drain and a semiconductor device employing the same |
| US7227228B2 (en) * | 2004-05-21 | 2007-06-05 | Kabushika Kaisha Toshiba | Silicon on insulator device and method of manufacturing the same |
| US7560780B2 (en) * | 2005-12-08 | 2009-07-14 | Intel Corporation | Active region spacer for semiconductor devices and method to form the same |
| KR100705252B1 (ko) * | 2005-12-29 | 2007-04-09 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| US7473593B2 (en) | 2006-01-11 | 2009-01-06 | International Business Machines Corporation | Semiconductor transistors with expanded top portions of gates |
| US7488660B2 (en) * | 2006-02-21 | 2009-02-10 | International Business Machines Corporation | Extended raised source/drain structure for enhanced contact area and method for forming extended raised source/drain structure |
| US7484198B2 (en) * | 2006-02-27 | 2009-01-27 | Synopsys, Inc. | Managing integrated circuit stress using dummy diffusion regions |
| US8035168B2 (en) * | 2006-02-27 | 2011-10-11 | Synopsys, Inc. | Elevation of transistor channels to reduce impact of shallow trench isolation on transistor performance |
| US7767515B2 (en) * | 2006-02-27 | 2010-08-03 | Synopsys, Inc. | Managing integrated circuit stress using stress adjustment trenches |
| US7600207B2 (en) * | 2006-02-27 | 2009-10-06 | Synopsys, Inc. | Stress-managed revision of integrated circuit layouts |
| US7935590B2 (en) * | 2006-05-11 | 2011-05-03 | United Microelectronics Corp. | Method of manufacturing metal oxide semiconductor and complementary metal oxide semiconductor |
| CN100585815C (zh) * | 2006-05-29 | 2010-01-27 | 联华电子股份有限公司 | 金属氧化物半导体晶体管的制作方法 |
| US8008157B2 (en) * | 2006-10-27 | 2011-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS device with raised source and drain regions |
| US8569837B2 (en) * | 2007-05-07 | 2013-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS devices having elevated source/drain regions |
| KR100876835B1 (ko) | 2007-07-03 | 2009-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| CN102468164B (zh) * | 2010-10-29 | 2014-10-08 | 中国科学院微电子研究所 | 晶体管及其制造方法 |
| US8916443B2 (en) | 2012-06-27 | 2014-12-23 | International Business Machines Corporation | Semiconductor device with epitaxial source/drain facetting provided at the gate edge |
| WO2014093555A1 (en) | 2012-12-11 | 2014-06-19 | Massachusetts Institute Of Technology | Reducing leakage current in semiconductor devices |
| KR102014724B1 (ko) * | 2013-01-23 | 2019-08-27 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| US9508601B2 (en) * | 2013-12-12 | 2016-11-29 | Texas Instruments Incorporated | Method to form silicide and contact at embedded epitaxial facet |
| US9466729B1 (en) | 2015-05-08 | 2016-10-11 | Qualcomm Incorporated | Etch stop region based fabrication of bonded semiconductor structures |
| US9614027B2 (en) * | 2015-08-31 | 2017-04-04 | Globalfoundries Singapore Pte. Ltd. | High voltage transistor with reduced isolation breakdown |
| US9947755B2 (en) | 2015-09-30 | 2018-04-17 | International Business Machines Corporation | III-V MOSFET with self-aligned diffusion barrier |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63141373A (ja) * | 1986-11-18 | 1988-06-13 | シーメンス、アクチエンゲゼルシヤフト | Ｍｏｓ電界効果トランジスタ構造、集積回路とその製法 |
| JPH0233924A (ja) * | 1988-07-23 | 1990-02-05 | Ricoh Co Ltd | 半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4463491A (en) * | 1982-04-23 | 1984-08-07 | Gte Laboratories Incorporated | Method of fabricating a monolithic integrated circuit structure |
| US4521952A (en) * | 1982-12-02 | 1985-06-11 | International Business Machines Corporation | Method of making integrated circuits using metal silicide contacts |
| US4638347A (en) * | 1982-12-07 | 1987-01-20 | International Business Machines Corporation | Gate electrode sidewall isolation spacer for field effect transistors |
| US4597824A (en) * | 1983-11-11 | 1986-07-01 | Kabushiki Kaisha Toshiba | Method of producing semiconductor device |
| US4532697A (en) * | 1983-12-02 | 1985-08-06 | At&T Bell Laboratories | Silicon gigabit metal-oxide-semiconductor device processing |
| US4636834A (en) * | 1983-12-12 | 1987-01-13 | International Business Machines Corporation | Submicron FET structure and method of making |
| US4581815A (en) * | 1984-03-01 | 1986-04-15 | Advanced Micro Devices, Inc. | Integrated circuit structure having intermediate metal silicide layer and method of making same |
| US4841347A (en) * | 1985-10-30 | 1989-06-20 | General Electric Company | MOS VLSI device having shallow junctions and method of making same |
| JPS62156873A (ja) * | 1985-12-28 | 1987-07-11 | Toshiba Corp | 半導体装置 |
| US4735680A (en) * | 1986-11-17 | 1988-04-05 | Yen Yung Chau | Method for the self-aligned silicide formation in IC fabrication |
| JP2515524B2 (ja) * | 1986-12-04 | 1996-07-10 | セイコー電子工業株式会社 | 絶縁ゲ―ト電界効果トランジスタの製造方法 |
| US4753709A (en) * | 1987-02-05 | 1988-06-28 | Texas Instuments Incorporated | Method for etching contact vias in a semiconductor device |
-
1988
- 1988-12-22 US US07/289,346 patent/US4998150A/en not_active Expired - Lifetime
-
1989
- 1989-12-22 JP JP1334627A patent/JPH02222153A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63141373A (ja) * | 1986-11-18 | 1988-06-13 | シーメンス、アクチエンゲゼルシヤフト | Ｍｏｓ電界効果トランジスタ構造、集積回路とその製法 |
| JPH0233924A (ja) * | 1988-07-23 | 1990-02-05 | Ricoh Co Ltd | 半導体装置 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0480446A2 (en) * | 1990-10-12 | 1992-04-15 | Texas Instruments Incorporated | Method of fabricating a high-performance insulated-gate-field-effect transistor and transistor fabricated by it |
| EP0480446A3 (ja) * | 1990-10-12 | 1995-02-15 | Texas Instruments Inc | |
| JPH07193235A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 半導体装置およびその製造方法 |
| JP2626532B2 (ja) * | 1993-12-27 | 1997-07-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2008053740A (ja) * | 1994-12-23 | 2008-03-06 | Intel Corp | 極薄先端を有する新規のトランジスタおよびその製造方法 |
| US5759899A (en) * | 1995-01-30 | 1998-06-02 | Nec Corporation | Method of fabricating semiconductor device having a salicide structure |
| US5953605A (en) * | 1995-07-28 | 1999-09-14 | Nec Corporation | Fabrication process of semiconductor device |
| KR100329755B1 (ko) * | 1995-11-02 | 2002-11-07 | 주식회사 하이닉스반도체 | 선택적에피택셜실리콘층형성방법 |
| US5967794A (en) * | 1996-07-31 | 1999-10-19 | Nec Corporation | Method for fabricating a field effect transistor having elevated source/drain regions |
| US5946578A (en) * | 1997-01-30 | 1999-08-31 | Nec Corporation | Method of fabricating semiconductor device having source/drain layer raised from substrate surface |
| KR20000050568A (ko) * | 1999-01-12 | 2000-08-05 | 윤종용 | 융기된 소스/드레인 구조를 갖는 모스 트랜지스터 및 그 제조방법 |
| JP2006253300A (ja) * | 2005-03-09 | 2006-09-21 | Sony Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4998150A (en) | 1991-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02222153A (ja) | 電界効果トランジスタおよびその製造方法 | |
| US5079180A (en) | Method of fabricating a raised source/drain transistor | |
| JP2806477B2 (ja) | 浅いシリサイドの接合の製造方法 | |
| US4027380A (en) | Complementary insulated gate field effect transistor structure and process for fabricating the structure | |
| US5006476A (en) | Transistor manufacturing process using three-step base doping | |
| KR100346617B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100223098B1 (ko) | Bicmos 디바이스 및 그 제조방법 | |
| US5171702A (en) | Method for forming a thick base oxide in a BiCMOS process | |
| US5920108A (en) | Late process method and apparatus for trench isolation | |
| US4994400A (en) | Method of fabricating a semiconductor device using a tri-layer structure and conductive sidewalls | |
| TW405225B (en) | Semiconductor device and manufacturing method therefor | |
| US5872044A (en) | Late process method for trench isolation | |
| US5633179A (en) | Method of forming silicon/silicon-germanium heterojunction bipolar transistor | |
| EP0450375B1 (en) | Interconnect and method of manufacture for semiconductor devices | |
| US6083798A (en) | Method of producing a metal oxide semiconductor device with raised source/drain | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| US5443994A (en) | Method of fabricating a semiconductor device having a borosilicate glass spacer | |
| KR0128339B1 (ko) | Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법 | |
| KR0140715B1 (ko) | 반도체 집적회로 구조물 및 그 제조방법 | |
| KR100378772B1 (ko) | 제어 가능한 게이트 전극 중첩부를 가진 짧은소오스/드레인 확장부를 제조하는 방법 | |
| US20050006724A1 (en) | Bicmos structure, method for producing the same and bipolar transistor for a bicmos structure | |
| EP0656660B1 (en) | BiCMOS process | |
| JPH02278761A (ja) | ０．５ミクロン以下に縮小可能な選択的エピタキシャル成長を使用するｃｍｏｓ及びバイポーラ製造方法 | |
| US7118977B2 (en) | System and method for improved dopant profiles in CMOS transistors | |
| KR100594233B1 (ko) | 바이씨모스 제조방법 |