JP4001744B2 - 受光素子キャリアおよび光受信装置 - Google Patents
受光素子キャリアおよび光受信装置 Download PDFInfo
- Publication number
- JP4001744B2 JP4001744B2 JP2001397895A JP2001397895A JP4001744B2 JP 4001744 B2 JP4001744 B2 JP 4001744B2 JP 2001397895 A JP2001397895 A JP 2001397895A JP 2001397895 A JP2001397895 A JP 2001397895A JP 4001744 B2 JP4001744 B2 JP 4001744B2
- Authority
- JP
- Japan
- Prior art keywords
- receiving element
- light receiving
- chip mounting
- mounting surface
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/424—Mounting of the optical light guide
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4256—Details of housings
- G02B6/4257—Details of housings having a supporting carrier or a mounting substrate or a mounting plate
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4256—Details of housings
- G02B6/4262—Details of housings characterised by the shape of the housing
- G02B6/4265—Details of housings characterised by the shape of the housing of the Butterfly or dual inline package [DIP] type
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4266—Thermal aspects, temperature control or temperature monitoring
- G02B6/4268—Cooling
- G02B6/4269—Cooling with heat sinks or radiation fins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Light Receiving Elements (AREA)
- Optical Couplings Of Light Guides (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、受光素子やプリアンプ、高周波端子などを実装するための受光素子キャリアに係るものであり、またこの発明は、受光素子キャリアをモジュール化した光受信装置に係るものである。
【０００２】
【従来の技術】
図９は従来の受光素子キャリアの構成を示す斜視図であり、特開２０００−５８８８１号公報に開示されている。
図９において、１０１は受光素子、１０２はキャリア、１０３はプリアンプ、１０４はプリアンプ入出力パッド、１０５はプリアンプ出力パッド、１０６はプリアンプＶｃｃパッド、１０７はプリアンプＶｅｅパッド、１０８〜１１２はキャリア電極パターン、１１５は受光素子−プリアンプ接続ボンディングワイアである。
【０００３】
次に動作について説明する。
不図示の光ファイバからの光信号は、不図示のレンズを介して受光素子１０１へ入射し、受光素子１０１によって電気信号に変換される。受光素子１０１で変換された電気信号は、直方体のセラミック製のキャリア１０２に金属接着されたプリアンプ１０３で増幅される。プリアンプ１０３で増幅された電気信号はプリアンプ出力パッド１０５からキャリア電極パターン１１０，１１１へと出力される。また、プリアンプ１０３の電源は、キャリア１０２に設けられたキャリア電極パターン１０９，１１２からプリアンプＶｃｃパッド１０６およびプリアンプＶｅｅパッド１０７へと供給される。
【０００４】
図９の受光素子キャリアは以下の（Ａ）〜（Ｃ）に示すような課題があった。
（Ａ） キャリア１０２をモジュール化して光受信装置として実装した場合、不図示のレンズ、不図示の光ファイバを受光素子１０１の正面に設ける必要がある。ところが、光受信装置の電気出力端子は、プリアンプ出力パッド１０５に接続されて直方体のキャリア１０２に這わせたキャリア電極パターン１１０，１１１と同一の高さに設ける必要がある。したがって、光ファイバの設置高さと電気出力端子の設置高さとが異なることになり、光受信装置の高さが増加してしまうという課題があった。
【０００５】
（Ｂ） 図９のような構造体を形成するにはセラミックが一般的に用いられる。このとき、プリアンプ１０３の発熱が大きい場合、光受信装置の筐体へ排熱するためにはセラミックの中でも、熱伝導率が良く高価な窒化アルミ（ＡｌＮ）を用いるしかないため、安価なアルミナ材を使用できずにコストが増加してしまうという課題があった。
【０００６】
（Ｃ） 厚みを持ったプリアンプ１０３をキャリア１０２上へ実装しているため、プリアンプ１０３の厚みの分だけ段差が生じている。つまり、プリアンプ出力パッド１０５とキャリア電極パターン１０８〜１１２とが異なった高さに設けられるので、これらを接続するワイア長が増加してプリアンプ出力パッド１０５の反射特性が劣化してしまうという課題があった。
【０００７】
【発明が解決しようとする課題】
従来の受光素子キャリアは以上のように構成されているので、光ファイバの設置高さと電気出力端子の設置高さとが異なってしまい、モジュール化した際の高さが増加してしまうという課題があった。
【０００８】
また、従来の受光素子キャリアは、その材料として安価なアルミナ材を使用できないため、コストが増加してしまうという課題があった。
【０００９】
さらに、従来の受光素子キャリアは、反射特性が劣化してしまうという課題があった。
【００１０】
この発明は上記のような課題を解決するためになされたもので、モジュール化した際の高さを抑制することが可能な受光素子キャリアと、この受光素子キャリアをモジュール化した光受信装置とを提供することを目的とする。
【００１１】
また、この発明は、安価なアルミナ材をキャリアの材料として使用可能にし、コストを軽減することが可能な受光素子キャリアと、この受光素子キャリアをモジュール化した光受信装置とを提供することを目的とする。
【００１２】
さらに、この発明は、反射特性の劣化を改善した受光素子キャリアと、この受光素子キャリアをモジュール化した光受信装置とを提供することを目的とする。
【００１３】
【課題を解決するための手段】
この発明に係る受光素子キャリアは、底面と略直交するチップ実装面を有した四角柱部分と、底面と略直交する方向へチップ実装面上に実装された２つの入力端子とを備え、四角柱部分は、２つの入力端子が実装された各々の位置と、２つの入力端子の間の位置とに底面と略平行な３つの境界面を介して積層された４つの層を有するとともに、境界面を延在する複数の線路と層を貫通する複数のＶＩＡとを用いて、チップ実装面の裏面まで２つの入力端子をそれぞれ接続して、３つの境界面のうちの真中の境界面と裏面とが交わる位置に２つの入力端子を電気的に露出させるようにしたものである。
【００１４】
この発明に係る受光素子キャリアは、チップ実装面を有した受光素子キャリアであって、このチップ実装面に沿って積層された複数の層と、少なくとも、第１の境界面と、第３の境界面と、この第１の境界面および第３の境界面の間に位置する第２の境界面とを含む複数の層における複数の境界面と、第１の境界面とチップ実装面との交線上において、チップ実装面に設けられた第１の入力端子と、第３の境界面とチップ実装面との交線上において、チップ実装面に設けられた第２の入力端子と、第２の境界面に設けられた第１の出力線路および第２の出力線路と、第１の境界面および第２の境界面の間に設けられた第１のＶＩＡと、第２の境界面および第３の境界面の間に設けられた第２のＶＩＡとを有し、第１の入力端子および第２の入力端子は、それぞれ第１のＶＩＡおよび第２のＶＩＡを介して、第１の出力線路および第２の出力線路に接続されたようにしたものである。
【００１５】
この発明に係る受光素子キャリアは、チップ実装面を有するキャリアと、チップ実装面に実装された受光素子と、受光素子に接続され、チップ実装面に実装されたプリアンプと、プリアンプに接続され、チップ実装面に実装された第１入力端子と、プリアンプに接続され、第１入力端子の下方においてチップ実装面に実装された第２入力端子と、第１入力端子にその一端が接続されるとともに、キャリア内部を水平方向へ延在する第１媒介線路と、第２入力端子にその一端が接続されるとともに、キャリア内部を水平方向へ延在する第２媒介線路と、第１媒介線路の他端にその一端が接続され、キャリア内部を下方へ延在するとともに、第１媒介線路と第２媒介線路との間に想定される中間平面へその他端が至る第１ＶＩＡと、第２媒介線路の他端にその一端が接続され、キャリア内部を上方へ延在するとともに、中間平面へその他端が至る第２ＶＩＡと、第１ＶＩＡの他端にその一端が接続され、中間平面を水平方向へ延在するとともに、チップ実装面の裏面にその他端が露出する第１出力線路と、第２ＶＩＡの他端にその一端が接続され、中間平面を水平方向へ延在するとともに、チップ実装面の裏面にその他端が露出する第２出力線路とを備えるようにしたものである。
【００１６】
この発明に係る受光素子キャリアは、底面と略平行な境界面を介して隣接する第４層、第３層、第２層および第１層が底面から順に積層されるとともに、第３層が第２層より長く、第３層の表面が一部テラス状に露出するテラス部と、第１層と第２層との間の第１境界面から第２層と第３層との間の第２境界面まで第２層を貫通する第１ＶＩＡと、第３層と第４層との間の第３境界面から第２境界面まで第３層を貫通する第２ＶＩＡと、第１境界面に設けられ、第１入力端子と第１ＶＩＡとを接続する第１媒介線路と、第３境界面に設けられ、第２入力端子と第２ＶＩＡとを接続する第２媒介線路と、第２境界面に設けられ、第１ＶＩＡに接続されるとともに、テラス部に延在する第１出力線路と、第２境界面に設けられ、第２ＶＩＡに接続されるとともに、テラス部に延在する第２出力線路とをキャリアが備えるようにしたものである。
【００１７】
この発明に係る受光素子キャリアは、底面から受光素子の光軸までの高さと、底面から第２境界面までの高さとを略同一に形成するようにしたものである。
【００１８】
この発明に係る受光素子キャリアは、底面の法線方向から底面に対する各投影面積が重複するように第１媒介線路および第２媒介線路が配置されるようにしたものである。
【００１９】
この発明に係る受光素子キャリアは、第１媒介線路および第２媒介線路は、チップ実装面と略平行な方向へ所定の位置まで折り曲げられるとともに、所定の位置からチップ実装面と略直交する方向へ折り曲げられるようにしたものである。
【００２０】
この発明に係る受光素子キャリアは、チップ実装面とプリアンプとの間に設けられ、プリアンプをキャリアに実装する排熱板をキャリアが備えるようにしたものである。
【００２１】
この発明に係る受光素子キャリアは、チップ実装面側の一部に段差を与える切欠部がキャリアに形成されるようにしたものである。
【００２２】
この発明に係る受光素子キャリアは、受光素子およびプリアンプが切欠部に実装されるとともに、チップ実装面の法線方向における第１入力端子および第２入力端子の高さと、チップ実装面の法線方向における受光素子の高さと、チップ実装面の法線方向におけるプリアンプの高さとを略同一になるように切欠部をキャリアに形成するようにしたものである。
【００２３】
この発明に係る光受信装置は、請求項１から請求項１０のうちのいずれか１項記載の受光素子キャリアと、受光素子キャリアを内包するパッケージと、パッケージに設置され、受光素子キャリアの受光素子へ光信号を入力する光ファイバとを備えるようにしたものである。
【００２４】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。なお、各図における同一符号は同一または相当する構成を示している。
実施の形態１．
図１〜図４はこの発明の実施の形態１による受光素子キャリア・光受信装置の構成・特徴を説明するための図である。図１〜図４の各図には、互いに直交するｘ軸、ｙ軸、ｚ軸を仮想的に図示している。
【００２５】
図１（ａ）および図１（ｂ）は受光素子キャリアの構成を示す斜視概観図、図２（ａ）および図２（ｂ）は受光素子キャリアをモジュール化した光受信装置のカバーを取り外した状態での上面図および断面図、図３は受光素子キャリアの高周波線路の構成を示す斜視透視図である。また、図４（ａ）〜図４（ｄ）は図３のＡ面上面図、Ｂ面上面図、Ｃ面上面図およびＡ，Ｂ，Ｃ面透視上面図をそれぞれ表している。
【００２６】
図１（ａ），図１（ｂ）において、１はキャリア、２は受光素子、３はプリアンプ、４は電源端子、５はキャパシタ、６は高周波端子（入力端子）、７は差動線路（出力線路）、８は電源線路、９はキャリア１のテラス（テラス部）である。
図１に示すように、電源端子４，高周波端子６，差動線路７，電源線路８がキャリア１に設けてある。また、受光素子２，プリアンプ３，電源端子４，キャパシタ５，高周波端子６はキャリア１の同一前面（チップ実装面１Ａ）上に配置され、それぞれ適切に配線されている。
【００２７】
図２（ａ），図２（ｂ）において、１０はパッケージ、１１はカバー、１２は先端部に先球レンズを設けた光ファイバ、１３は電気出力端子としての高周波リード端子、１４は電源リード端子、１５は金ワイアである。
図１の受光素子キャリアがパッケージ１０内に設けられており、光信号が受光素子２へ入力するように光ファイバ１２が設けられている。また、差動線路７は金ワイア１５によって高周波リード端子１３に接続されており、電源端子４も同じく電源リード端子１４に接続されている。図２（ｂ）の断面図を見ると分かるように、この実施の形態１による受光素子キャリアは、光ファイバ１２の設置高さと高周波リード端子１３の設置高さとが略一致している。
【００２８】
図３および図４（ａ）〜図４（ｄ）において、１６Ａ，１６Ｃはそれぞれ垂直差動線路（第１媒介線路、第２媒介線路）、１７Ａ，１７Ｃはそれぞれ垂直給電ＶＩＡ（第１ＶＩＡ，第２ＶＩＡ）である。また、Ｐ層とＱ層との間はＡ面（第１境界面）、Ｑ層とＲ層との間はＢ面（第２境界面、中間平面）、Ｒ層とＳ層との間はＣ面（第３境界面）である。垂直差動線路１６ＡはＡ面上に、垂直差動線路１６ＣはＣ面上に、差動線路（第１出力線路、第２出力線路）７Ａ，７ＣはＢ面上にそれぞれ形成されている。垂直給電ＶＩＡ１７ＡはＡ面からＢ面までＱ層を貫通しており、垂直給電ＶＩＡ１７ＣはＣ面からＢ面までＲ層を貫通している。
【００２９】
図３に示すように、キャリア１は、いずれも四角柱のＳ層（第４層）、Ｒ層（第３層）、Ｑ層（第２層）、Ｐ層（第１層）を底面から順にｚ軸方向へ積層したものである。このキャリア１は以下のように構成されている。つまり、ｘ軸、ｙ軸、ｚ軸の３軸とそれぞれ直交する６つの面からなる四角柱を考え、ｙ軸と直交するチップ実装面１Ａ上の高周波端子（第１入力端子）６Ａの高さ（ｚ軸方向）、高周波端子（第２入力端子）６Ｃの高さ（ｚ軸方向）、高周波端子６Ａと高周波端子６Ｃとの略真中の高さ（ｚ軸方向）で、ｘ−ｙ平面と平行なＡ面〜Ｃ面によってこの四角柱を分離し、４つのＰ層、Ｑ層、Ｒ層、Ｓ層を構成している。
【００３０】
ｘ軸方向の寸法はＰ層〜Ｓ層で共通になっているが、ｙ軸方向の寸法はＲ層、Ｓ層と比べてＰ層、Ｑ層の方が短くなっている。したがって、チップ実装面１Ａが同一平面となるように４つのＰ層〜Ｓ層を積層すると、差動線路７Ａ，７Ｃの露出するテラス９がチップ実装面１Ａ裏面側のＢ面上に形成され、図１〜図４のキャリア１が構成される。なお、ここでいう四角柱とは、その底面が長方形や台形であっても良く、底面の形状は特に限定されるものではない。
【００３１】
図３のキャリア１内部では、ｚ軸方向へ並んだ高周波端子６Ａ，６Ｃが垂直差動線路１６Ａ，１６Ｃとそれぞれ接続されている。図４（ａ）のＡ面上面図、図４（ｃ）のＣ面上面図、図４（ｄ）のＡ，Ｂ，Ｃ面透視上面図を見ると分かるように、ｚ軸方向から見た垂直差動線路１６Ａ，１６Ｃは、ｘ軸方向へ互いに逆に折れ曲がった折曲部分と重複部分とをそれぞれ有している。垂直差動線路１６Ａの折曲部分の先端は垂直給電ＶＩＡ１７ＡのＡ面側と接続され（図４（ａ）参照）、垂直差動線路１６Ｃの折曲部分の先端は垂直給電ＶＩＡ１７ＣのＣ面側と接続される（図４（ｃ）参照）。そして図４（ｂ）のＢ面上面図に示すように、同一のＢ面上にある２本の差動線路７Ａ，７Ｃの一端は、垂直給電ＶＩＡ１７Ａ，１７Ｃの各Ｂ面側とそれぞれ接続されている。
【００３２】
図３において、２本の差動線路７Ａ，７Ｃのｚ軸方向における位置（Ｂ面のｚ軸座標）は、各垂直差動線路１６Ａ，１６Ｃのｚ軸方向における各位置（Ａ面、Ｃ面の各ｚ軸座標）の中央になるように配置されているため、垂直給電ＶＩＡ１７Ａ，１７Ｃはそれぞれ等しい長さになっている（つまりＱ層とＲ層とはｚ軸方向における厚さが等しい）。また、電源端子４と電源線路８とはキャリア１内部で接続されている。
【００３３】
次に動作について説明する。
光ファイバ１２から入力された光信号は光ファイバ１２の先端部に設けた先球レンズによって集光され、受光素子２によって受光する。この受光強度に応じた電気信号が受光素子２からプリアンプ３へ入力される。この電気信号は、プリアンプ３で増幅されると、高周波端子６Ａ，６Ｃ，垂直差動線路１６Ａ，１６Ｃ，垂直給電ＶＩＡ１７Ａ，１７Ｃ，差動線路７Ａ，７Ｃを順次通過してキャリア１から出力され、さらに金ワイア１５を介して高周波リード端子１３へ出力される。受光素子２およびプリアンプ３を駆動するためのバイアス電源電圧は、電源リード端子１４，金ワイア１５，電源線路８，電源端子４，キャパシタ５を通って受光素子２およびプリアンプ３へ供給されている。
【００３４】
高周波端子６Ａ，６Ｃから入力された差動信号は垂直差動線路１６Ａ，１６Ｃを通って伝送される。ここで図４（ｄ）のＡ，Ｂ，Ｃ面透視上面図に示すように、垂直差動線路１６Ａ，１６Ｃを構成する線路対の中心（ｘ座標）と、差動線路７Ａ，７Ｃを構成する線路対の中心（ｘ座標）とが略一致するように作られているため、垂直給電ＶＩＡ１７Ａ，１７Ｃを波長に対して十分短く、すなわち垂直差動線路１６Ａ，１６Ｃを構成する線路対の間隔を短くすれば、垂直差動線路１６Ａ，１６Ｃおよび差動線路７Ａ，７Ｃをそれぞれ構成する各線路対の対称性が保たれ、差動信号を伝播することが可能となる。したがって、高周波端子６Ａ，６Ｃの中心と差動線路７Ａ，７Ｃとはキャリア１底面から略同一高さ（Ｂ面の高さに略一致）となる。
【００３５】
また一般に、プリアンプ３は差動増幅を前提に作られており、動作の対称性からプリアンプ３内の回路も対称に作られている。そのため、受光素子２，プリアンプ３，高周波端子６Ａ，６Ｃ，差動線路７Ａ，７Ｃのそれぞれの中心を略同じ高さに揃えられる。
【００３６】
以上から、光受信装置を構成する際、光ファイバ１２から高周波リード端子１３までの各部品中心の設置高さは、光受信装置の底面から見て同一となり、従来と比較して、光受信装置全体の高さを低く抑えることができる。また、高周波端子６から高周波リード端子１３までの配線も短くすることができるため、伝播損失も抑制することが可能となる。
【００３７】
以上のように、この実施の形態１によれば、チップ実装面１Ａを有するキャリア１と、チップ実装面１Ａに実装された受光素子２と、受光素子２に接続され、チップ実装面１Ａに実装されたプリアンプ３と、プリアンプ３に接続され、チップ実装面１Ａに実装された高周波端子６Ａと、プリアンプ３に接続され、高周波端子６Ａの下方においてチップ実装面１Ａに実装された高周波端子６Ｃと、高周波端子６Ａにその一端が接続されるとともに、キャリア１内部を水平方向へ延在する垂直差動線路１６Ａと、高周波端子６Ｃにその一端が接続されるとともに、キャリア１内部を水平方向へ延在する垂直差動線路１６Ｃと、垂直差動線路１６Ａの他端にその一端が接続され、キャリア１内部を下方へ延在するとともに、垂直差動線路１６Ａと垂直差動線路１６Ｃとの間に想定されるＢ面へその他端が至る垂直給電ＶＩＡ１７Ａと、垂直差動線路１６Ｃの他端にその一端が接続され、キャリア１内部を上方へ延在するとともに、Ｂ面へその他端が至る垂直給電ＶＩＡ１７Ｃと、垂直給電ＶＩＡ１７Ａの他端にその一端が接続され、Ｂ面を水平方向へ延在するとともに、チップ実装面１Ａの裏面にその他端が露出する差動線路７Ａと、垂直給電ＶＩＡ１７Ｃの他端にその一端が接続され、Ｂ面を水平方向へ延在するとともに、チップ実装面１Ａの裏面にその他端が露出する差動線路７Ｃとを備えるようにしたので、従来と比較して、モジュール化した際の高さを抑制できるという効果が得られる。また、伝播損失を抑制できるという効果が得られる。
【００３８】
また、この実施の形態１によれば、底面と略平行な境界面を介して隣接するＳ層、Ｒ層、Ｑ層およびＰ層が底面から順に積層されるとともに、Ｒ層がＱ層より長く、Ｒ層の表面が一部テラス状に露出するテラス９と、Ｐ層とＱ層との間のＡ面からＱ層とＲ層との間のＢ面までＱ層を貫通する垂直給電ＶＩＡ１７Ａと、Ｒ層とＳ層との間のＣ面からＢ面までＲ層を貫通する垂直給電ＶＩＡ１７Ｃと、Ａ面に設けられ、高周波端子６Ａと垂直給電ＶＩＡ１７Ａとを接続する垂直差動線路１６Ａと、Ｃ面に設けられ、高周波端子６Ｃと垂直給電ＶＩＡ１７Ｃとを接続する垂直差動線路１６Ｃと、Ｂ面に設けられ、垂直給電ＶＩＡ１７Ａに接続されるとともに、テラス９に延在する差動線路７Ａと、Ｂ面に設けられ、垂直給電ＶＩＡ１７Ｃに接続されるとともに、テラス９に延在する差動線路７Ｃとをキャリア１が備えるようにしたので、従来と比較して、モジュール化した際の高さを抑制できるという効果が得られる。また、伝播損失を抑制できるという効果が得られる。
【００３９】
さらに、この実施の形態１によれば、底面から受光素子２の光軸までの高さと、底面からＢ面までの高さとを略同一に形成するようにしたので、従来と比較して、モジュール化した際の高さを抑制できるという効果が得られる。また、伝播損失を抑制できるという効果が得られる。
【００４０】
さらに、この実施の形態１によれば、受光素子キャリアと、受光素子キャリアを内包するパッケージ１０と、パッケージ１０に設置され、受光素子キャリアの受光素子２へ光信号を入力する光ファイバ１２とを備えるようにしたので、高さを抑制した光受信装置を提供できるという効果が得られる。
【００４１】
実施の形態２．
実施の形態１における図２（ａ）の上面図を見ると、キャリア１から出力されている差動線路７の取り出し位置が光ファイバ１２に対してｘ軸方向へ偏っている。このため、光ファイバ１２の中心と高周波リード端子１３の中心とを揃えたい場合などでは、パッケージ１０内で差動線路を引き回す必要が出てくる。この場合、差動線路なので線路を２本引き回す必要があり、光受信装置の上面面積が増大してしまうことになる。この実施の形態２では、この問題を解決する手法について説明する。
【００４２】
図５，図６はこの発明の実施の形態２による受光素子キャリアの構成・特徴を説明するための図である。図５，図６の各図には、互いに直交するｘ軸、ｙ軸、ｚ軸を仮想的に図示している。
【００４３】
図５は受光素子キャリアの高周波線路の構成を示す透視斜視図、図６（ａ）〜図６（ｄ）は図５のＡ面上面図、Ｂ面上面図、Ｃ面上面図およびＡ，Ｂ，Ｃ面透視上面図をそれぞれ表している。
【００４４】
この実施の形態２の構成は、実施の形態１の構成と基本的にほとんど同一である。唯一異なっている点が２本の垂直差動線路（第１媒介線路、第２媒介線路）１８Ａ，１８Ｃである。この垂直差動線路１８Ａ，１８Ｃの一部は、図６（ａ）のＡ面上面図、図６（ｃ）のＣ面上面図に示す通り、高周波端子６Ａ，６Ｃの位置よりもキャリア１の中心へ向ってｘ軸方向に折り曲げられ、キャリア１の中心からはテラス９側の方向へ向ってｙ軸方向に再度折り曲げられている。このようにして、垂直差動線路１８Ａ，１８Ｃは、垂直給電ＶＩＡ１７Ａ，１７Ｃを介して高周波端子６Ａ，６Ｃを差動線路７Ａ，７Ｃまで接続している。
【００４５】
垂直差動線路１８Ａ，１８Ｃは上下方向（ｚ軸方向）に重なって配置されているため、キャリア１底面の法線方向に沿って垂直差動線路１８Ａ，１８Ｃを底面へ投影して見ると、ｘ−ｙ平面に対する垂直差動線路１８Ａ，１８Ｃの投影面積は線路１本分のみに重複している。キャリア１内部ではなくパッケージ１０内で差動線路を引き回すと線路２本分の投影面積が必要になることと比べると、図５，図６の構成にすることで、任意の位置（例えば上面から見たキャリア１の中央）へ差動線路７Ａ，７Ｃを移動しても、垂直作動線路１８Ａ，１８Ｃは線路１本分の面積でこの任意の位置まで引き回すことが可能であり、パッケージ１０内での差動線路の引き回しを少なくすることができる。
【００４６】
垂直差動線路１８Ａ，１８Ｃの配線材は高い電気抵抗のタングステンである場合が多く、実施の形態１で示した垂直差動線路１６Ａ，１６Ｃの線路長に比べて線路長の増加によって通過損失が増加する点はあるものの、図５，図６のように構成することで、光受信装置としてはパッケージ１０内での引き回しを不要とすることができ、光受信装置の上面面積をさらに抑制することが可能となる。
【００４７】
以上のように、この実施の形態２によれば、垂直差動線路１８Ａおよび垂直差動線路１８Ｃは、キャリア１の底面の法線方向からこの底面に対する各投影面積が重複するように配置したので、パッケージ１０内での差動線路の引き回しを少なくでき、光受信装置の上面面積を抑制できるという効果が得られる。
【００４８】
また、この実施の形態２によれば、垂直差動線路１８Ａおよび垂直差動線路１８Ｃは、チップ実装面１Ａと略平行な方向へ所定の位置まで折り曲げられるとともに、所定の位置からチップ実装面１Ａと略直交する方向へ折り曲げられるようにしたので、パッケージ１０内での差動線路の引き回しを不要とすることができ、光受信装置の上面面積をさらに抑制できるという効果が得られる。
【００４９】
実施の形態３．
図７はこの発明の実施の形態３による受光素子キャリアの構成・特徴を示す斜視図である。図７において、１９は熱伝導率の良い銅タングステンやコパールなどのプリアンプ３排熱用の金属プレート（排熱板）である。
【００５０】
この実施の形態３では、キャリア１に設けられたプリアンプ３の下面部分に金属プレート１９を設けるようにしている。つまり、キャリア１のチップ実装面１Ａとプリアンプ３との間に設けられた金属プレート１９によって、キャリア１のチップ実装面１Ａにプリアンプ３が設置されている。金属プレート１９を設けることにより、プリアンプ３で発生した熱は金属プレート１９を伝達してキャリア１が実装されたパッケージ１０へと排熱される。
【００５１】
このように、プリアンプ３の発熱が大きい場合でも金属プレート１９で排熱できるようになるため、キャリア１の材料として熱伝導率が良い反面、高価な窒化アルミ材よりも安価なアルミナ材を用いることが可能となり、受光素子キャリアのコストを軽減できる。なお、この実施の形態３は実施の形態１，実施の形態２に適用可能である。
【００５２】
以上のように、この実施の形態３によれば、キャリア１のチップ実装面１Ａとプリアンプ３との間に設けられ、プリアンプ３をキャリア１に設置するプリアンプ３排熱用の金属プレート１９を備えるようにしたので、キャリア１の材料として安価なアルミナ材を用いることが可能となり、受光素子キャリアのコストを軽減できるという効果が得られる。
【００５３】
実施の形態４．
図８はこの発明の実施の形態４による受光素子キャリアの構成・特徴を示す斜視図である。図８において、２０は切欠付キャリア、２１は切欠付キャリア２０のチップ実装面２０Ａに形成された切欠部である。
【００５４】
切欠付キャリア２０は、実施の形態１，２のキャリア１からチップ実装面２０Ａを凹形状にしたものであり、高周波端子６，垂直差動線路１６，垂直給電ＶＩＡ１７，差動線路７は実施の形態１，２と同様に配置されている。切欠付キャリア２０に設けられた切欠部２１は、ｙ−ｚ平面と平行な境界面によって、チップ実装面２０Ａの受光素子２，プリアンプ３，キャパシタ５側をＰ層からＳ層まで段差を生じさせるようにしたものであり、このときの段差の深さ（ｙ軸方向）は、受光素子２およびプリアンプ３を実装したときに各々のチップ実装面２０Ａの高さと高周波端子６の高さとが同一となるようにしている。
【００５５】
このようにすることで、受光素子２およびプリアンプ３の高さと、プリアンプ３および高周波端子６の高さとをそれぞれ略同一にできるため、これらを接続するワイア２２をほとんど最短の長さで配線することが可能となる。したがって、高周波特性を向上できるようになる。なお、この実施の形態４は実施の形態１〜実施の形態３に適用可能である。
【００５６】
以上のように、この実施の形態４によれば、チップ実装面２０Ａおよび底面と略直交する境界面によって、Ｐ層、Ｑ層、Ｒ層およびＳ層のチップ実装面２０Ａ側の一部に段差を与える切欠部２１が形成された切欠付キャリア２０を備えるようにしたので、受光素子２，プリアンプ３，高周波端子６を接続するワイア２２を短くして配線できるようになり、高周波特性を向上できるという効果が得られる。
【００５７】
また、この実施の形態４によれば、受光素子２およびプリアンプ３がキャリア２０の切欠部２１に実装されるとともに、チップ実装面２０Ａの法線方向における高周波端子６Ａおよび高周波端子６Ｃの高さと、チップ実装面２０Ａの法線方向における受光素子２の高さと、チップ実装面２０Ａの法線方向におけるプリアンプ３の高さとが略同一になるように、切欠付キャリア２０の切欠部２１を形成するようにしたので、受光素子２，プリアンプ３，高周波端子６を接続するワイア２２をほとんど最短の長さで配線できるようになり、高周波特性を一層向上できるという効果が得られる。
【００５８】
【発明の効果】
以上のように、この発明によれば、光ファイバの設置高さと高周波リード端子の設置高さとを略一致できるようになり、従来と比較してモジュール化した際の高さを抑制できるという効果が得られる。
【００５９】
この発明によれば、安価なアルミナ材をキャリアの材料として使用可能になり、従来と比較してコストを軽減できるという効果が得られる。
【００６０】
この発明によれば、受光素子の高さおよびプリアンプの高さと、プリアンプの高さおよび高周波端子の高さとをいずれも略同一にできるようになり、これらを接続するワイア長を短くすることができ、反射特性の劣化を改善できるという効果が得られる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による受光素子キャリア・光受信装置の構成・特徴を説明するための図である。
【図２】 この発明の実施の形態１による受光素子キャリア・光受信装置の構成・特徴を説明するための図である。
【図３】 この発明の実施の形態１による受光素子キャリア・光受信装置の構成・特徴を説明するための図である。
【図４】 この発明の実施の形態１による受光素子キャリア・光受信装置の構成・特徴を説明するための図である。
【図５】 この発明の実施の形態２による受光素子キャリアの構成・特徴を説明するための図である。
【図６】 この発明の実施の形態２による受光素子キャリアの構成・特徴を説明するための図である。
【図７】 この発明の実施の形態３による受光素子キャリアの構成・特徴を示す斜視図である。
【図８】 この発明の実施の形態４による受光素子キャリアの構成・特徴を示す斜視図である。
【図９】 従来の受光素子キャリアの構成を示す斜視図である。
【符号の説明】
１ キャリア、１Ａ チップ実装面、２ 受光素子、３ プリアンプ、４ 電源端子、５ キャパシタ、６，６Ａ，６Ｃ 高周波端子（第１入力端子、第２入力端子）、７，７Ａ，７Ｃ 差動線路（第１出力線路、第２出力線路）、８ 電源線路、９ テラス（テラス部）、１０ パッケージ、１１ カバー、１２ 光ファイバ、１３ 高周波リード端子、１４ 電源リード端子、１５ 金ワイア、１６，１６Ａ，１６Ｃ 垂直差動線路（第１媒介線路、第２媒介線路）、１７，１７Ａ，１７Ｃ 垂直給電ＶＩＡ（第１ＶＩＡ，第２ＶＩＡ），１８Ａ，１８Ｃ垂直差動線路（第１媒介線路、第２媒介線路）、１９ 金属プレート（排熱板）、２０ 切欠付キャリア、２１ 切欠部、２２ ワイア。
【発明の属する技術分野】
この発明は、受光素子やプリアンプ、高周波端子などを実装するための受光素子キャリアに係るものであり、またこの発明は、受光素子キャリアをモジュール化した光受信装置に係るものである。
【０００２】
【従来の技術】
図９は従来の受光素子キャリアの構成を示す斜視図であり、特開２０００−５８８８１号公報に開示されている。
図９において、１０１は受光素子、１０２はキャリア、１０３はプリアンプ、１０４はプリアンプ入出力パッド、１０５はプリアンプ出力パッド、１０６はプリアンプＶｃｃパッド、１０７はプリアンプＶｅｅパッド、１０８〜１１２はキャリア電極パターン、１１５は受光素子−プリアンプ接続ボンディングワイアである。
【０００３】
次に動作について説明する。
不図示の光ファイバからの光信号は、不図示のレンズを介して受光素子１０１へ入射し、受光素子１０１によって電気信号に変換される。受光素子１０１で変換された電気信号は、直方体のセラミック製のキャリア１０２に金属接着されたプリアンプ１０３で増幅される。プリアンプ１０３で増幅された電気信号はプリアンプ出力パッド１０５からキャリア電極パターン１１０，１１１へと出力される。また、プリアンプ１０３の電源は、キャリア１０２に設けられたキャリア電極パターン１０９，１１２からプリアンプＶｃｃパッド１０６およびプリアンプＶｅｅパッド１０７へと供給される。
【０００４】
図９の受光素子キャリアは以下の（Ａ）〜（Ｃ）に示すような課題があった。
（Ａ） キャリア１０２をモジュール化して光受信装置として実装した場合、不図示のレンズ、不図示の光ファイバを受光素子１０１の正面に設ける必要がある。ところが、光受信装置の電気出力端子は、プリアンプ出力パッド１０５に接続されて直方体のキャリア１０２に這わせたキャリア電極パターン１１０，１１１と同一の高さに設ける必要がある。したがって、光ファイバの設置高さと電気出力端子の設置高さとが異なることになり、光受信装置の高さが増加してしまうという課題があった。
【０００５】
（Ｂ） 図９のような構造体を形成するにはセラミックが一般的に用いられる。このとき、プリアンプ１０３の発熱が大きい場合、光受信装置の筐体へ排熱するためにはセラミックの中でも、熱伝導率が良く高価な窒化アルミ（ＡｌＮ）を用いるしかないため、安価なアルミナ材を使用できずにコストが増加してしまうという課題があった。
【０００６】
（Ｃ） 厚みを持ったプリアンプ１０３をキャリア１０２上へ実装しているため、プリアンプ１０３の厚みの分だけ段差が生じている。つまり、プリアンプ出力パッド１０５とキャリア電極パターン１０８〜１１２とが異なった高さに設けられるので、これらを接続するワイア長が増加してプリアンプ出力パッド１０５の反射特性が劣化してしまうという課題があった。
【０００７】
【発明が解決しようとする課題】
従来の受光素子キャリアは以上のように構成されているので、光ファイバの設置高さと電気出力端子の設置高さとが異なってしまい、モジュール化した際の高さが増加してしまうという課題があった。
【０００８】
また、従来の受光素子キャリアは、その材料として安価なアルミナ材を使用できないため、コストが増加してしまうという課題があった。
【０００９】
さらに、従来の受光素子キャリアは、反射特性が劣化してしまうという課題があった。
【００１０】
この発明は上記のような課題を解決するためになされたもので、モジュール化した際の高さを抑制することが可能な受光素子キャリアと、この受光素子キャリアをモジュール化した光受信装置とを提供することを目的とする。
【００１１】
また、この発明は、安価なアルミナ材をキャリアの材料として使用可能にし、コストを軽減することが可能な受光素子キャリアと、この受光素子キャリアをモジュール化した光受信装置とを提供することを目的とする。
【００１２】
さらに、この発明は、反射特性の劣化を改善した受光素子キャリアと、この受光素子キャリアをモジュール化した光受信装置とを提供することを目的とする。
【００１３】
【課題を解決するための手段】
この発明に係る受光素子キャリアは、底面と略直交するチップ実装面を有した四角柱部分と、底面と略直交する方向へチップ実装面上に実装された２つの入力端子とを備え、四角柱部分は、２つの入力端子が実装された各々の位置と、２つの入力端子の間の位置とに底面と略平行な３つの境界面を介して積層された４つの層を有するとともに、境界面を延在する複数の線路と層を貫通する複数のＶＩＡとを用いて、チップ実装面の裏面まで２つの入力端子をそれぞれ接続して、３つの境界面のうちの真中の境界面と裏面とが交わる位置に２つの入力端子を電気的に露出させるようにしたものである。
【００１４】
この発明に係る受光素子キャリアは、チップ実装面を有した受光素子キャリアであって、このチップ実装面に沿って積層された複数の層と、少なくとも、第１の境界面と、第３の境界面と、この第１の境界面および第３の境界面の間に位置する第２の境界面とを含む複数の層における複数の境界面と、第１の境界面とチップ実装面との交線上において、チップ実装面に設けられた第１の入力端子と、第３の境界面とチップ実装面との交線上において、チップ実装面に設けられた第２の入力端子と、第２の境界面に設けられた第１の出力線路および第２の出力線路と、第１の境界面および第２の境界面の間に設けられた第１のＶＩＡと、第２の境界面および第３の境界面の間に設けられた第２のＶＩＡとを有し、第１の入力端子および第２の入力端子は、それぞれ第１のＶＩＡおよび第２のＶＩＡを介して、第１の出力線路および第２の出力線路に接続されたようにしたものである。
【００１５】
この発明に係る受光素子キャリアは、チップ実装面を有するキャリアと、チップ実装面に実装された受光素子と、受光素子に接続され、チップ実装面に実装されたプリアンプと、プリアンプに接続され、チップ実装面に実装された第１入力端子と、プリアンプに接続され、第１入力端子の下方においてチップ実装面に実装された第２入力端子と、第１入力端子にその一端が接続されるとともに、キャリア内部を水平方向へ延在する第１媒介線路と、第２入力端子にその一端が接続されるとともに、キャリア内部を水平方向へ延在する第２媒介線路と、第１媒介線路の他端にその一端が接続され、キャリア内部を下方へ延在するとともに、第１媒介線路と第２媒介線路との間に想定される中間平面へその他端が至る第１ＶＩＡと、第２媒介線路の他端にその一端が接続され、キャリア内部を上方へ延在するとともに、中間平面へその他端が至る第２ＶＩＡと、第１ＶＩＡの他端にその一端が接続され、中間平面を水平方向へ延在するとともに、チップ実装面の裏面にその他端が露出する第１出力線路と、第２ＶＩＡの他端にその一端が接続され、中間平面を水平方向へ延在するとともに、チップ実装面の裏面にその他端が露出する第２出力線路とを備えるようにしたものである。
【００１６】
この発明に係る受光素子キャリアは、底面と略平行な境界面を介して隣接する第４層、第３層、第２層および第１層が底面から順に積層されるとともに、第３層が第２層より長く、第３層の表面が一部テラス状に露出するテラス部と、第１層と第２層との間の第１境界面から第２層と第３層との間の第２境界面まで第２層を貫通する第１ＶＩＡと、第３層と第４層との間の第３境界面から第２境界面まで第３層を貫通する第２ＶＩＡと、第１境界面に設けられ、第１入力端子と第１ＶＩＡとを接続する第１媒介線路と、第３境界面に設けられ、第２入力端子と第２ＶＩＡとを接続する第２媒介線路と、第２境界面に設けられ、第１ＶＩＡに接続されるとともに、テラス部に延在する第１出力線路と、第２境界面に設けられ、第２ＶＩＡに接続されるとともに、テラス部に延在する第２出力線路とをキャリアが備えるようにしたものである。
【００１７】
この発明に係る受光素子キャリアは、底面から受光素子の光軸までの高さと、底面から第２境界面までの高さとを略同一に形成するようにしたものである。
【００１８】
この発明に係る受光素子キャリアは、底面の法線方向から底面に対する各投影面積が重複するように第１媒介線路および第２媒介線路が配置されるようにしたものである。
【００１９】
この発明に係る受光素子キャリアは、第１媒介線路および第２媒介線路は、チップ実装面と略平行な方向へ所定の位置まで折り曲げられるとともに、所定の位置からチップ実装面と略直交する方向へ折り曲げられるようにしたものである。
【００２０】
この発明に係る受光素子キャリアは、チップ実装面とプリアンプとの間に設けられ、プリアンプをキャリアに実装する排熱板をキャリアが備えるようにしたものである。
【００２１】
この発明に係る受光素子キャリアは、チップ実装面側の一部に段差を与える切欠部がキャリアに形成されるようにしたものである。
【００２２】
この発明に係る受光素子キャリアは、受光素子およびプリアンプが切欠部に実装されるとともに、チップ実装面の法線方向における第１入力端子および第２入力端子の高さと、チップ実装面の法線方向における受光素子の高さと、チップ実装面の法線方向におけるプリアンプの高さとを略同一になるように切欠部をキャリアに形成するようにしたものである。
【００２３】
この発明に係る光受信装置は、請求項１から請求項１０のうちのいずれか１項記載の受光素子キャリアと、受光素子キャリアを内包するパッケージと、パッケージに設置され、受光素子キャリアの受光素子へ光信号を入力する光ファイバとを備えるようにしたものである。
【００２４】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。なお、各図における同一符号は同一または相当する構成を示している。
実施の形態１．
図１〜図４はこの発明の実施の形態１による受光素子キャリア・光受信装置の構成・特徴を説明するための図である。図１〜図４の各図には、互いに直交するｘ軸、ｙ軸、ｚ軸を仮想的に図示している。
【００２５】
図１（ａ）および図１（ｂ）は受光素子キャリアの構成を示す斜視概観図、図２（ａ）および図２（ｂ）は受光素子キャリアをモジュール化した光受信装置のカバーを取り外した状態での上面図および断面図、図３は受光素子キャリアの高周波線路の構成を示す斜視透視図である。また、図４（ａ）〜図４（ｄ）は図３のＡ面上面図、Ｂ面上面図、Ｃ面上面図およびＡ，Ｂ，Ｃ面透視上面図をそれぞれ表している。
【００２６】
図１（ａ），図１（ｂ）において、１はキャリア、２は受光素子、３はプリアンプ、４は電源端子、５はキャパシタ、６は高周波端子（入力端子）、７は差動線路（出力線路）、８は電源線路、９はキャリア１のテラス（テラス部）である。
図１に示すように、電源端子４，高周波端子６，差動線路７，電源線路８がキャリア１に設けてある。また、受光素子２，プリアンプ３，電源端子４，キャパシタ５，高周波端子６はキャリア１の同一前面（チップ実装面１Ａ）上に配置され、それぞれ適切に配線されている。
【００２７】
図２（ａ），図２（ｂ）において、１０はパッケージ、１１はカバー、１２は先端部に先球レンズを設けた光ファイバ、１３は電気出力端子としての高周波リード端子、１４は電源リード端子、１５は金ワイアである。
図１の受光素子キャリアがパッケージ１０内に設けられており、光信号が受光素子２へ入力するように光ファイバ１２が設けられている。また、差動線路７は金ワイア１５によって高周波リード端子１３に接続されており、電源端子４も同じく電源リード端子１４に接続されている。図２（ｂ）の断面図を見ると分かるように、この実施の形態１による受光素子キャリアは、光ファイバ１２の設置高さと高周波リード端子１３の設置高さとが略一致している。
【００２８】
図３および図４（ａ）〜図４（ｄ）において、１６Ａ，１６Ｃはそれぞれ垂直差動線路（第１媒介線路、第２媒介線路）、１７Ａ，１７Ｃはそれぞれ垂直給電ＶＩＡ（第１ＶＩＡ，第２ＶＩＡ）である。また、Ｐ層とＱ層との間はＡ面（第１境界面）、Ｑ層とＲ層との間はＢ面（第２境界面、中間平面）、Ｒ層とＳ層との間はＣ面（第３境界面）である。垂直差動線路１６ＡはＡ面上に、垂直差動線路１６ＣはＣ面上に、差動線路（第１出力線路、第２出力線路）７Ａ，７ＣはＢ面上にそれぞれ形成されている。垂直給電ＶＩＡ１７ＡはＡ面からＢ面までＱ層を貫通しており、垂直給電ＶＩＡ１７ＣはＣ面からＢ面までＲ層を貫通している。
【００２９】
図３に示すように、キャリア１は、いずれも四角柱のＳ層（第４層）、Ｒ層（第３層）、Ｑ層（第２層）、Ｐ層（第１層）を底面から順にｚ軸方向へ積層したものである。このキャリア１は以下のように構成されている。つまり、ｘ軸、ｙ軸、ｚ軸の３軸とそれぞれ直交する６つの面からなる四角柱を考え、ｙ軸と直交するチップ実装面１Ａ上の高周波端子（第１入力端子）６Ａの高さ（ｚ軸方向）、高周波端子（第２入力端子）６Ｃの高さ（ｚ軸方向）、高周波端子６Ａと高周波端子６Ｃとの略真中の高さ（ｚ軸方向）で、ｘ−ｙ平面と平行なＡ面〜Ｃ面によってこの四角柱を分離し、４つのＰ層、Ｑ層、Ｒ層、Ｓ層を構成している。
【００３０】
ｘ軸方向の寸法はＰ層〜Ｓ層で共通になっているが、ｙ軸方向の寸法はＲ層、Ｓ層と比べてＰ層、Ｑ層の方が短くなっている。したがって、チップ実装面１Ａが同一平面となるように４つのＰ層〜Ｓ層を積層すると、差動線路７Ａ，７Ｃの露出するテラス９がチップ実装面１Ａ裏面側のＢ面上に形成され、図１〜図４のキャリア１が構成される。なお、ここでいう四角柱とは、その底面が長方形や台形であっても良く、底面の形状は特に限定されるものではない。
【００３１】
図３のキャリア１内部では、ｚ軸方向へ並んだ高周波端子６Ａ，６Ｃが垂直差動線路１６Ａ，１６Ｃとそれぞれ接続されている。図４（ａ）のＡ面上面図、図４（ｃ）のＣ面上面図、図４（ｄ）のＡ，Ｂ，Ｃ面透視上面図を見ると分かるように、ｚ軸方向から見た垂直差動線路１６Ａ，１６Ｃは、ｘ軸方向へ互いに逆に折れ曲がった折曲部分と重複部分とをそれぞれ有している。垂直差動線路１６Ａの折曲部分の先端は垂直給電ＶＩＡ１７ＡのＡ面側と接続され（図４（ａ）参照）、垂直差動線路１６Ｃの折曲部分の先端は垂直給電ＶＩＡ１７ＣのＣ面側と接続される（図４（ｃ）参照）。そして図４（ｂ）のＢ面上面図に示すように、同一のＢ面上にある２本の差動線路７Ａ，７Ｃの一端は、垂直給電ＶＩＡ１７Ａ，１７Ｃの各Ｂ面側とそれぞれ接続されている。
【００３２】
図３において、２本の差動線路７Ａ，７Ｃのｚ軸方向における位置（Ｂ面のｚ軸座標）は、各垂直差動線路１６Ａ，１６Ｃのｚ軸方向における各位置（Ａ面、Ｃ面の各ｚ軸座標）の中央になるように配置されているため、垂直給電ＶＩＡ１７Ａ，１７Ｃはそれぞれ等しい長さになっている（つまりＱ層とＲ層とはｚ軸方向における厚さが等しい）。また、電源端子４と電源線路８とはキャリア１内部で接続されている。
【００３３】
次に動作について説明する。
光ファイバ１２から入力された光信号は光ファイバ１２の先端部に設けた先球レンズによって集光され、受光素子２によって受光する。この受光強度に応じた電気信号が受光素子２からプリアンプ３へ入力される。この電気信号は、プリアンプ３で増幅されると、高周波端子６Ａ，６Ｃ，垂直差動線路１６Ａ，１６Ｃ，垂直給電ＶＩＡ１７Ａ，１７Ｃ，差動線路７Ａ，７Ｃを順次通過してキャリア１から出力され、さらに金ワイア１５を介して高周波リード端子１３へ出力される。受光素子２およびプリアンプ３を駆動するためのバイアス電源電圧は、電源リード端子１４，金ワイア１５，電源線路８，電源端子４，キャパシタ５を通って受光素子２およびプリアンプ３へ供給されている。
【００３４】
高周波端子６Ａ，６Ｃから入力された差動信号は垂直差動線路１６Ａ，１６Ｃを通って伝送される。ここで図４（ｄ）のＡ，Ｂ，Ｃ面透視上面図に示すように、垂直差動線路１６Ａ，１６Ｃを構成する線路対の中心（ｘ座標）と、差動線路７Ａ，７Ｃを構成する線路対の中心（ｘ座標）とが略一致するように作られているため、垂直給電ＶＩＡ１７Ａ，１７Ｃを波長に対して十分短く、すなわち垂直差動線路１６Ａ，１６Ｃを構成する線路対の間隔を短くすれば、垂直差動線路１６Ａ，１６Ｃおよび差動線路７Ａ，７Ｃをそれぞれ構成する各線路対の対称性が保たれ、差動信号を伝播することが可能となる。したがって、高周波端子６Ａ，６Ｃの中心と差動線路７Ａ，７Ｃとはキャリア１底面から略同一高さ（Ｂ面の高さに略一致）となる。
【００３５】
また一般に、プリアンプ３は差動増幅を前提に作られており、動作の対称性からプリアンプ３内の回路も対称に作られている。そのため、受光素子２，プリアンプ３，高周波端子６Ａ，６Ｃ，差動線路７Ａ，７Ｃのそれぞれの中心を略同じ高さに揃えられる。
【００３６】
以上から、光受信装置を構成する際、光ファイバ１２から高周波リード端子１３までの各部品中心の設置高さは、光受信装置の底面から見て同一となり、従来と比較して、光受信装置全体の高さを低く抑えることができる。また、高周波端子６から高周波リード端子１３までの配線も短くすることができるため、伝播損失も抑制することが可能となる。
【００３７】
以上のように、この実施の形態１によれば、チップ実装面１Ａを有するキャリア１と、チップ実装面１Ａに実装された受光素子２と、受光素子２に接続され、チップ実装面１Ａに実装されたプリアンプ３と、プリアンプ３に接続され、チップ実装面１Ａに実装された高周波端子６Ａと、プリアンプ３に接続され、高周波端子６Ａの下方においてチップ実装面１Ａに実装された高周波端子６Ｃと、高周波端子６Ａにその一端が接続されるとともに、キャリア１内部を水平方向へ延在する垂直差動線路１６Ａと、高周波端子６Ｃにその一端が接続されるとともに、キャリア１内部を水平方向へ延在する垂直差動線路１６Ｃと、垂直差動線路１６Ａの他端にその一端が接続され、キャリア１内部を下方へ延在するとともに、垂直差動線路１６Ａと垂直差動線路１６Ｃとの間に想定されるＢ面へその他端が至る垂直給電ＶＩＡ１７Ａと、垂直差動線路１６Ｃの他端にその一端が接続され、キャリア１内部を上方へ延在するとともに、Ｂ面へその他端が至る垂直給電ＶＩＡ１７Ｃと、垂直給電ＶＩＡ１７Ａの他端にその一端が接続され、Ｂ面を水平方向へ延在するとともに、チップ実装面１Ａの裏面にその他端が露出する差動線路７Ａと、垂直給電ＶＩＡ１７Ｃの他端にその一端が接続され、Ｂ面を水平方向へ延在するとともに、チップ実装面１Ａの裏面にその他端が露出する差動線路７Ｃとを備えるようにしたので、従来と比較して、モジュール化した際の高さを抑制できるという効果が得られる。また、伝播損失を抑制できるという効果が得られる。
【００３８】
また、この実施の形態１によれば、底面と略平行な境界面を介して隣接するＳ層、Ｒ層、Ｑ層およびＰ層が底面から順に積層されるとともに、Ｒ層がＱ層より長く、Ｒ層の表面が一部テラス状に露出するテラス９と、Ｐ層とＱ層との間のＡ面からＱ層とＲ層との間のＢ面までＱ層を貫通する垂直給電ＶＩＡ１７Ａと、Ｒ層とＳ層との間のＣ面からＢ面までＲ層を貫通する垂直給電ＶＩＡ１７Ｃと、Ａ面に設けられ、高周波端子６Ａと垂直給電ＶＩＡ１７Ａとを接続する垂直差動線路１６Ａと、Ｃ面に設けられ、高周波端子６Ｃと垂直給電ＶＩＡ１７Ｃとを接続する垂直差動線路１６Ｃと、Ｂ面に設けられ、垂直給電ＶＩＡ１７Ａに接続されるとともに、テラス９に延在する差動線路７Ａと、Ｂ面に設けられ、垂直給電ＶＩＡ１７Ｃに接続されるとともに、テラス９に延在する差動線路７Ｃとをキャリア１が備えるようにしたので、従来と比較して、モジュール化した際の高さを抑制できるという効果が得られる。また、伝播損失を抑制できるという効果が得られる。
【００３９】
さらに、この実施の形態１によれば、底面から受光素子２の光軸までの高さと、底面からＢ面までの高さとを略同一に形成するようにしたので、従来と比較して、モジュール化した際の高さを抑制できるという効果が得られる。また、伝播損失を抑制できるという効果が得られる。
【００４０】
さらに、この実施の形態１によれば、受光素子キャリアと、受光素子キャリアを内包するパッケージ１０と、パッケージ１０に設置され、受光素子キャリアの受光素子２へ光信号を入力する光ファイバ１２とを備えるようにしたので、高さを抑制した光受信装置を提供できるという効果が得られる。
【００４１】
実施の形態２．
実施の形態１における図２（ａ）の上面図を見ると、キャリア１から出力されている差動線路７の取り出し位置が光ファイバ１２に対してｘ軸方向へ偏っている。このため、光ファイバ１２の中心と高周波リード端子１３の中心とを揃えたい場合などでは、パッケージ１０内で差動線路を引き回す必要が出てくる。この場合、差動線路なので線路を２本引き回す必要があり、光受信装置の上面面積が増大してしまうことになる。この実施の形態２では、この問題を解決する手法について説明する。
【００４２】
図５，図６はこの発明の実施の形態２による受光素子キャリアの構成・特徴を説明するための図である。図５，図６の各図には、互いに直交するｘ軸、ｙ軸、ｚ軸を仮想的に図示している。
【００４３】
図５は受光素子キャリアの高周波線路の構成を示す透視斜視図、図６（ａ）〜図６（ｄ）は図５のＡ面上面図、Ｂ面上面図、Ｃ面上面図およびＡ，Ｂ，Ｃ面透視上面図をそれぞれ表している。
【００４４】
この実施の形態２の構成は、実施の形態１の構成と基本的にほとんど同一である。唯一異なっている点が２本の垂直差動線路（第１媒介線路、第２媒介線路）１８Ａ，１８Ｃである。この垂直差動線路１８Ａ，１８Ｃの一部は、図６（ａ）のＡ面上面図、図６（ｃ）のＣ面上面図に示す通り、高周波端子６Ａ，６Ｃの位置よりもキャリア１の中心へ向ってｘ軸方向に折り曲げられ、キャリア１の中心からはテラス９側の方向へ向ってｙ軸方向に再度折り曲げられている。このようにして、垂直差動線路１８Ａ，１８Ｃは、垂直給電ＶＩＡ１７Ａ，１７Ｃを介して高周波端子６Ａ，６Ｃを差動線路７Ａ，７Ｃまで接続している。
【００４５】
垂直差動線路１８Ａ，１８Ｃは上下方向（ｚ軸方向）に重なって配置されているため、キャリア１底面の法線方向に沿って垂直差動線路１８Ａ，１８Ｃを底面へ投影して見ると、ｘ−ｙ平面に対する垂直差動線路１８Ａ，１８Ｃの投影面積は線路１本分のみに重複している。キャリア１内部ではなくパッケージ１０内で差動線路を引き回すと線路２本分の投影面積が必要になることと比べると、図５，図６の構成にすることで、任意の位置（例えば上面から見たキャリア１の中央）へ差動線路７Ａ，７Ｃを移動しても、垂直作動線路１８Ａ，１８Ｃは線路１本分の面積でこの任意の位置まで引き回すことが可能であり、パッケージ１０内での差動線路の引き回しを少なくすることができる。
【００４６】
垂直差動線路１８Ａ，１８Ｃの配線材は高い電気抵抗のタングステンである場合が多く、実施の形態１で示した垂直差動線路１６Ａ，１６Ｃの線路長に比べて線路長の増加によって通過損失が増加する点はあるものの、図５，図６のように構成することで、光受信装置としてはパッケージ１０内での引き回しを不要とすることができ、光受信装置の上面面積をさらに抑制することが可能となる。
【００４７】
以上のように、この実施の形態２によれば、垂直差動線路１８Ａおよび垂直差動線路１８Ｃは、キャリア１の底面の法線方向からこの底面に対する各投影面積が重複するように配置したので、パッケージ１０内での差動線路の引き回しを少なくでき、光受信装置の上面面積を抑制できるという効果が得られる。
【００４８】
また、この実施の形態２によれば、垂直差動線路１８Ａおよび垂直差動線路１８Ｃは、チップ実装面１Ａと略平行な方向へ所定の位置まで折り曲げられるとともに、所定の位置からチップ実装面１Ａと略直交する方向へ折り曲げられるようにしたので、パッケージ１０内での差動線路の引き回しを不要とすることができ、光受信装置の上面面積をさらに抑制できるという効果が得られる。
【００４９】
実施の形態３．
図７はこの発明の実施の形態３による受光素子キャリアの構成・特徴を示す斜視図である。図７において、１９は熱伝導率の良い銅タングステンやコパールなどのプリアンプ３排熱用の金属プレート（排熱板）である。
【００５０】
この実施の形態３では、キャリア１に設けられたプリアンプ３の下面部分に金属プレート１９を設けるようにしている。つまり、キャリア１のチップ実装面１Ａとプリアンプ３との間に設けられた金属プレート１９によって、キャリア１のチップ実装面１Ａにプリアンプ３が設置されている。金属プレート１９を設けることにより、プリアンプ３で発生した熱は金属プレート１９を伝達してキャリア１が実装されたパッケージ１０へと排熱される。
【００５１】
このように、プリアンプ３の発熱が大きい場合でも金属プレート１９で排熱できるようになるため、キャリア１の材料として熱伝導率が良い反面、高価な窒化アルミ材よりも安価なアルミナ材を用いることが可能となり、受光素子キャリアのコストを軽減できる。なお、この実施の形態３は実施の形態１，実施の形態２に適用可能である。
【００５２】
以上のように、この実施の形態３によれば、キャリア１のチップ実装面１Ａとプリアンプ３との間に設けられ、プリアンプ３をキャリア１に設置するプリアンプ３排熱用の金属プレート１９を備えるようにしたので、キャリア１の材料として安価なアルミナ材を用いることが可能となり、受光素子キャリアのコストを軽減できるという効果が得られる。
【００５３】
実施の形態４．
図８はこの発明の実施の形態４による受光素子キャリアの構成・特徴を示す斜視図である。図８において、２０は切欠付キャリア、２１は切欠付キャリア２０のチップ実装面２０Ａに形成された切欠部である。
【００５４】
切欠付キャリア２０は、実施の形態１，２のキャリア１からチップ実装面２０Ａを凹形状にしたものであり、高周波端子６，垂直差動線路１６，垂直給電ＶＩＡ１７，差動線路７は実施の形態１，２と同様に配置されている。切欠付キャリア２０に設けられた切欠部２１は、ｙ−ｚ平面と平行な境界面によって、チップ実装面２０Ａの受光素子２，プリアンプ３，キャパシタ５側をＰ層からＳ層まで段差を生じさせるようにしたものであり、このときの段差の深さ（ｙ軸方向）は、受光素子２およびプリアンプ３を実装したときに各々のチップ実装面２０Ａの高さと高周波端子６の高さとが同一となるようにしている。
【００５５】
このようにすることで、受光素子２およびプリアンプ３の高さと、プリアンプ３および高周波端子６の高さとをそれぞれ略同一にできるため、これらを接続するワイア２２をほとんど最短の長さで配線することが可能となる。したがって、高周波特性を向上できるようになる。なお、この実施の形態４は実施の形態１〜実施の形態３に適用可能である。
【００５６】
以上のように、この実施の形態４によれば、チップ実装面２０Ａおよび底面と略直交する境界面によって、Ｐ層、Ｑ層、Ｒ層およびＳ層のチップ実装面２０Ａ側の一部に段差を与える切欠部２１が形成された切欠付キャリア２０を備えるようにしたので、受光素子２，プリアンプ３，高周波端子６を接続するワイア２２を短くして配線できるようになり、高周波特性を向上できるという効果が得られる。
【００５７】
また、この実施の形態４によれば、受光素子２およびプリアンプ３がキャリア２０の切欠部２１に実装されるとともに、チップ実装面２０Ａの法線方向における高周波端子６Ａおよび高周波端子６Ｃの高さと、チップ実装面２０Ａの法線方向における受光素子２の高さと、チップ実装面２０Ａの法線方向におけるプリアンプ３の高さとが略同一になるように、切欠付キャリア２０の切欠部２１を形成するようにしたので、受光素子２，プリアンプ３，高周波端子６を接続するワイア２２をほとんど最短の長さで配線できるようになり、高周波特性を一層向上できるという効果が得られる。
【００５８】
【発明の効果】
以上のように、この発明によれば、光ファイバの設置高さと高周波リード端子の設置高さとを略一致できるようになり、従来と比較してモジュール化した際の高さを抑制できるという効果が得られる。
【００５９】
この発明によれば、安価なアルミナ材をキャリアの材料として使用可能になり、従来と比較してコストを軽減できるという効果が得られる。
【００６０】
この発明によれば、受光素子の高さおよびプリアンプの高さと、プリアンプの高さおよび高周波端子の高さとをいずれも略同一にできるようになり、これらを接続するワイア長を短くすることができ、反射特性の劣化を改善できるという効果が得られる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による受光素子キャリア・光受信装置の構成・特徴を説明するための図である。
【図２】 この発明の実施の形態１による受光素子キャリア・光受信装置の構成・特徴を説明するための図である。
【図３】 この発明の実施の形態１による受光素子キャリア・光受信装置の構成・特徴を説明するための図である。
【図４】 この発明の実施の形態１による受光素子キャリア・光受信装置の構成・特徴を説明するための図である。
【図５】 この発明の実施の形態２による受光素子キャリアの構成・特徴を説明するための図である。
【図６】 この発明の実施の形態２による受光素子キャリアの構成・特徴を説明するための図である。
【図７】 この発明の実施の形態３による受光素子キャリアの構成・特徴を示す斜視図である。
【図８】 この発明の実施の形態４による受光素子キャリアの構成・特徴を示す斜視図である。
【図９】 従来の受光素子キャリアの構成を示す斜視図である。
【符号の説明】
１ キャリア、１Ａ チップ実装面、２ 受光素子、３ プリアンプ、４ 電源端子、５ キャパシタ、６，６Ａ，６Ｃ 高周波端子（第１入力端子、第２入力端子）、７，７Ａ，７Ｃ 差動線路（第１出力線路、第２出力線路）、８ 電源線路、９ テラス（テラス部）、１０ パッケージ、１１ カバー、１２ 光ファイバ、１３ 高周波リード端子、１４ 電源リード端子、１５ 金ワイア、１６，１６Ａ，１６Ｃ 垂直差動線路（第１媒介線路、第２媒介線路）、１７，１７Ａ，１７Ｃ 垂直給電ＶＩＡ（第１ＶＩＡ，第２ＶＩＡ），１８Ａ，１８Ｃ垂直差動線路（第１媒介線路、第２媒介線路）、１９ 金属プレート（排熱板）、２０ 切欠付キャリア、２１ 切欠部、２２ ワイア。
Claims (11)
- 底面と略直交するチップ実装面を有した四角柱部分と、上記底面と略直交する方向へ上記チップ実装面上に実装された２つの入力端子とを備え、上記四角柱部分は、上記２つの入力端子が実装された各々の位置と、上記２つの入力端子の間の位置とに上記底面と略平行な３つの境界面を介して積層された４つの層を有するとともに、上記境界面を延在する複数の線路と、上記層を貫通する複数のＶＩＡとを用いて、上記チップ実装面の裏面まで上記２つの入力端子をそれぞれ接続して、上記３つの境界面のうちの真中の上記境界面と上記裏面とが交わる位置に上記２つの入力端子を電気的に露出させることを特徴とする受光素子キャリア。
- チップ実装面を有した受光素子キャリアであって、
このチップ実装面に沿って積層された複数の層と、
少なくとも、第１の境界面と、第３の境界面と、この第１の境界面および第３の境界面の間に位置する第２の境界面とを含む上記複数の層における複数の境界面と、
上記第１の境界面と上記チップ実装面との交線上において、上記チップ実装面に設けられた第１の入力端子と、
上記第３の境界面と上記チップ実装面との交線上において、上記チップ実装面に設けられた第２の入力端子と、
上記第２の境界面に設けられた第１の出力線路および第２の出力線路と、
上記第１の境界面および上記第２の境界面の間に設けられた第１のＶＩＡと、
上記第２の境界面および上記第３の境界面の間に設けられた第２のＶＩＡとを有し、
上記第１の入力端子および上記第２の入力端子は、それぞれ上記第１のＶＩＡおよび上記第２のＶＩＡを介して、上記第１の出力線路および上記第２の出力線路に接続されたことを特徴とする受光素子キャリア。 - チップ実装面を有するキャリアと、
上記チップ実装面に実装された受光素子と、
上記受光素子に接続され、上記チップ実装面に実装されたプリアンプと、
上記プリアンプに接続され、上記チップ実装面に実装された第１入力端子と、
上記プリアンプに接続され、上記第１入力端子の下方において上記チップ実装面に実装された第２入力端子と、
上記第１入力端子にその一端が接続されるとともに、上記キャリア内部を水平方向へ延在する第１媒介線路と、
上記第２入力端子にその一端が接続されるとともに、上記キャリア内部を水平方向へ延在する第２媒介線路と、
上記第１媒介線路の他端にその一端が接続され、上記キャリア内部を下方へ延在するとともに、上記第１媒介線路と上記第２媒介線路との間に想定される中間平面へその他端が至る第１ＶＩＡと、
上記第２媒介線路の他端にその一端が接続され、上記キャリア内部を上方へ延在するとともに、上記中間平面へその他端が至る第２ＶＩＡと、
上記第１ＶＩＡの他端にその一端が接続され、上記中間平面を水平方向へ延在するとともに、上記チップ実装面の裏面にその他端が露出する第１出力線路と、
上記第２ＶＩＡの他端にその一端が接続され、上記中間平面を水平方向へ延在するとともに、上記チップ実装面の裏面にその他端が露出する第２出力線路とを備えることを特徴とする受光素子キャリア。 - 底面と略直交するチップ実装面を有した四角柱のキャリアと、光信号を電気信号に変換する受光素子と、上記電気信号を増幅するプリアンプと、上記プリアンプで増幅された上記電気信号が入力される第１入力端子および第２入力端子とを上記チップ実装面にそれぞれ実装した受光素子キャリアにおいて、
上記キャリアは、
上記底面と略平行な境界面を介して隣接する第４層、第３層、第２層および第１層が上記底面から順に積層されるとともに、
上記第３層が上記第２層より長く、上記第３層の表面が一部テラス状に露出するテラス部と、
上記第１層と上記第２層との間の第１境界面から上記第２層と上記第３層との間の第２境界面まで上記第２層を貫通する第１ＶＩＡと、
上記第３層と上記第４層との間の第３境界面から上記第２境界面まで上記第３層を貫通する第２ＶＩＡと、
上記第１境界面に設けられ、上記第１入力端子と上記第１ＶＩＡとを接続する第１媒介線路と、
上記第３境界面に設けられ、上記第２入力端子と上記第２ＶＩＡとを接続する第２媒介線路と、
上記第２境界面に設けられ、上記第１ＶＩＡに接続されるとともに、上記テラス部に延在する第１出力線路と、
上記第２境界面に設けられ、上記第２ＶＩＡに接続されるとともに、上記テラス部に延在する第２出力線路とを備えることを特徴とする受光素子キャリア。 - 底面から受光素子の光軸までの高さと、上記底面から第２境界面までの高さとを略同一に形成することを特徴とする請求項４記載の受光素子キャリア。
- 第１媒介線路および第２媒介線路は、
底面の法線方向から上記底面に対する各投影面積が重複するように配置されることを特徴とする請求項４記載の受光素子キャリア。 - 第１媒介線路および第２媒介線路は、
チップ実装面と略平行な方向へ所定の位置まで折り曲げられるとともに、上記所定の位置から上記チップ実装面と略直交する方向へ折り曲げられることを特徴とする請求項４記載の受光素子キャリア。 - キャリアは、
チップ実装面とプリアンプとの間に設けられ、上記プリアンプを上記キャリアに実装する排熱板を備えることを特徴とする請求項４記載の受光素子キャリア。 - キャリアは、
チップ実装面側の一部に段差を与える切欠部が形成されることを特徴とする請求項４記載の受光素子キャリア。 - キャリアは、
受光素子およびプリアンプが切欠部に実装されるとともに、チップ実装面の法線方向における第１入力端子および第２入力端子の高さと、上記チップ実装面の法線方向における上記受光素子の高さと、上記チップ実装面の法線方向における上記プリアンプの高さとを略同一になるように切欠部を形成することを特徴とする請求項９記載の受光素子キャリア。 - 請求項１から請求項１０のうちのいずれか１項記載の受光素子キャリアと、
上記受光素子キャリアを内包するパッケージと、
上記パッケージに設置され、上記受光素子キャリアの受光素子へ光信号を入力する光ファイバとを備えることを特徴とする光受信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001397895A JP4001744B2 (ja) | 2001-12-27 | 2001-12-27 | 受光素子キャリアおよび光受信装置 |
| US10/120,605 US7046936B2 (en) | 2001-12-27 | 2002-04-12 | Light receiving element carrier and optical receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001397895A JP4001744B2 (ja) | 2001-12-27 | 2001-12-27 | 受光素子キャリアおよび光受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197929A JP2003197929A (ja) | 2003-07-11 |
| JP4001744B2 true JP4001744B2 (ja) | 2007-10-31 |
Family
ID=27603532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001397895A Expired - Lifetime JP4001744B2 (ja) | 2001-12-27 | 2001-12-27 | 受光素子キャリアおよび光受信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7046936B2 (ja) |
| JP (1) | JP4001744B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3977315B2 (ja) * | 2003-10-31 | 2007-09-19 | ファイベスト株式会社 | 光通信器、光通信システムおよび光送受信器 |
| JP4804373B2 (ja) * | 2007-01-29 | 2011-11-02 | 京セラ株式会社 | 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置 |
| JP2012129351A (ja) * | 2010-12-15 | 2012-07-05 | Mitsubishi Electric Corp | 素子キャリアおよび受光モジュール |
| JP5971843B2 (ja) * | 2011-05-18 | 2016-08-17 | 日本オクラロ株式会社 | アレイ型受光装置、光受信モジュール、及び光トランシーバ |
| KR102091474B1 (ko) * | 2013-02-27 | 2020-03-23 | 한국전자통신연구원 | 초고속 광 수신 모듈 및 그것의 제작 방법 |
| KR101864460B1 (ko) * | 2013-11-19 | 2018-06-05 | 한국전자통신연구원 | 다파장 광 수신장치 및 그 방법 |
| JP5861724B2 (ja) * | 2014-01-31 | 2016-02-16 | 住友大阪セメント株式会社 | 光デバイス |
| JP2019015798A (ja) * | 2017-07-04 | 2019-01-31 | 住友電気工業株式会社 | 光通信モジュール |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198380A (ja) * | 1987-02-13 | 1988-08-17 | Mitsubishi Electric Corp | チツプキヤリア型光半導体装置 |
| JPH04141606A (ja) * | 1990-10-02 | 1992-05-15 | Hitachi Ltd | 光電子装置 |
| JP2737712B2 (ja) * | 1995-08-10 | 1998-04-08 | 日本電気株式会社 | チップキャリアとその製造方法および素子のマウント方法 |
| JP2000058881A (ja) * | 1998-08-04 | 2000-02-25 | Nec Corp | 受光回路 |
| JP3919367B2 (ja) * | 1998-12-08 | 2007-05-23 | ローム株式会社 | レーザユニットおよび絶縁ブロック |
| JP2001085706A (ja) * | 1999-09-10 | 2001-03-30 | Kyocera Corp | 光半導体素子モジュール |
| JP2001284606A (ja) * | 2000-03-28 | 2001-10-12 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2001345456A (ja) * | 2000-05-31 | 2001-12-14 | Matsushita Electric Ind Co Ltd | 広帯域光受信装置 |
| JP3487283B2 (ja) | 2000-10-31 | 2004-01-13 | 三菱電機株式会社 | 差動ストリップ線路垂直変換器および光モジュール |
| JP2002231974A (ja) * | 2001-01-30 | 2002-08-16 | Matsushita Electric Ind Co Ltd | 光受信装置及びその実装構造及びその製造方法 |
| JP2002299649A (ja) * | 2001-03-30 | 2002-10-11 | Kyocera Corp | 光半導体素子キャリア及びそれを用いた光デバイス |
-
2001
- 2001-12-27 JP JP2001397895A patent/JP4001744B2/ja not_active Expired - Lifetime
-
2002
- 2002-04-12 US US10/120,605 patent/US7046936B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040208653A1 (en) | 2004-10-21 |
| JP2003197929A (ja) | 2003-07-11 |
| US7046936B2 (en) | 2006-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3012555B2 (ja) | 多面体ｉｃパッケージ | |
| US5784258A (en) | Wiring board for supporting an array of imaging chips | |
| JP2006313798A (ja) | 半導体装置及びその製造方法 | |
| JP7350646B2 (ja) | 光モジュール | |
| JP4001744B2 (ja) | 受光素子キャリアおよび光受信装置 | |
| US20030026553A1 (en) | Optical chip packaging via through hole | |
| JP2022088061A (ja) | 光モジュール | |
| JP2012129351A (ja) | 素子キャリアおよび受光モジュール | |
| JP4038669B2 (ja) | 光受信器及びその製造方法 | |
| US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
| CN114488419A (zh) | 一种光模块封装结构 | |
| JP2001208939A (ja) | 光素子モジュール、モニタ付レーザチップの製造方法、積層チップの実装方法、光素子モジュールの製造方法 | |
| CN219670142U (zh) | 微机电系统器件 | |
| JP2004343146A (ja) | 熱電モジュール | |
| JP2002314149A (ja) | 半導体装置 | |
| JP2003008085A (ja) | 熱電モジュール | |
| JP2003163239A (ja) | 半導体装置、半導体チップの支持部材及び電気接続用部材 | |
| JPH09260429A (ja) | 半導体素子搭載用基板 | |
| WO2021029371A1 (ja) | 光素子搭載用パッケージ、電子装置及び電子モジュール | |
| JP2917903B2 (ja) | 光受信器 | |
| JP2001028407A (ja) | 光半導体素子収納用パッケージ | |
| JPH01289172A (ja) | 光半導体装置 | |
| JP7300625B2 (ja) | 半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法 | |
| JP3729167B2 (ja) | レーザモジュール | |
| JP2003318418A (ja) | 光受信モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070815 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4001744 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |