CN219670142U - 微机电系统器件 - Google Patents
微机电系统器件 Download PDFInfo
- Publication number
- CN219670142U CN219670142U CN202320651505.9U CN202320651505U CN219670142U CN 219670142 U CN219670142 U CN 219670142U CN 202320651505 U CN202320651505 U CN 202320651505U CN 219670142 U CN219670142 U CN 219670142U
- Authority
- CN
- China
- Prior art keywords
- contact
- contacts
- mems
- die
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 238000005476 soldering Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 20
- 238000000034 method Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Micromachines (AREA)
Abstract
本申请公开了一种微机电系统器件,其将MEMS裸片与CMOS裸片设于基底上,CMOS裸片上设有包含多个连接触点的第一触点组,MEMS裸片上设有与第一触点组中的连接触点对应连接的第二触点组,第一触点组中的连接触点包括第一接地触点、第一驱动触点以及若干个第一信号触点,第一触点组中的第一接地触点和/或第一驱动触点设置在邻近的第一信号触点之间,第二触点组中的连接触点包括第二接地触点、第二驱动触点以及若干个第二信号触点,第二触点组中的第二接地触点和/或第二驱动触点设置在邻近的第二信号触点之间。本申请通过将接地触点、驱动触点设置在若干个信号触点之间,能够有效降低信号触点之间的寄生电容。
Description
技术领域
本申请涉及半导体技术领域,具体涉及一种微机电系统器件。
背景技术
在半导体制造工艺中,微机电系统(Micro-Electro-Mechanical System,MEMS)器件通常与互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)结合使用,目前常见的此种结构是CMOS裸片形成在基底顶部,MEMS裸片形成在CMOS裸片顶部,且与CMOS裸片引线键合(Wire Bonding),然而在MEMS裸片的触点之间、CMOS裸片的触点之间以及引线键合用的导线之间往往会产生较大的寄生电容,从而导致MEMS裸片与CMOS裸片传输的信号产生较大损耗,影响其准确性,这种情况需要改变。
实用新型内容
鉴于此,本申请提供一种微机电系统器件,以提高MEMS裸片和CMOS裸片间的信号传输准确性。
为实现以上目的,采用的技术方案为:
一种微机电系统器件,其包括基底、MEMS裸片以及CMOS裸片,所述MEMS裸片与所述CMOS裸片设于所述基底上。所述CMOS裸片上设有包含多个连接触点的第一触点组,所述MEMS裸片上设有与所述第一触点组中的连接触点对应连接的第二触点组。所述第一触点组中的连接触点包括第一接地触点、第一驱动触点以及若干个第一信号触点,所述第一触点组中的第一接地触点和/或所述第一驱动触点设置在邻近的第一信号触点之间;所述第二触点组中的连接触点包括第二接地触点、第二驱动触点以及若干个第二信号触点,所述第二触点组中的第二接地触点和/或所述第二驱动触点设置在邻近的第二信号触点之间。
本申请进一步设置为:所述第一触点组或所述第二触点组中的连接触点以一方向线为基准排布。
本申请进一步设置为:所述第一触点组或所述第二触点组中的连接触点沿着所述方向线的延伸方向排列并布置在该方向线上,或者偏离所述方向线布置在所述方向线两侧。
本申请进一步设置为:所述第一触点组中连接触点的排布顺序和所述第二触点组中连接触点的排布顺序相同。
本申请进一步设置为:所述第一触点组中连接触点的排布方式和所述第二触点组中连接触点的排布方式相同。
本申请进一步设置为:所述第一触点组与所述第二触点组之间通过焊接或金属导线的方式连接。
本申请进一步设置为:所述第一触点组中的连接触点布置在所述CMOS裸片的外表面,所述第二触点组中的连接触点布置在所述MEMS裸片的外表面。
本申请进一步设置为:所述MEMS裸片与所述CMOS裸片堆叠设置,或者并列设置,又或者交错设置。
本申请进一步设置为:所述MEMS裸片与所述CMOS裸片连接,所述微机电系统器件还包括驱动触点对、接地触点对和若干个信号触点对,所述驱动触点对和/或所述接地触点对位于邻近的信号触点对之间。
本申请进一步设置为:所述第一触点组中的连接触点在所述CMOS裸片上间隔排布,所述第二触点组中的连接触点在所述MEMS裸片上间隔排布。
综上所述,与现有技术相比,本申请公开了一种微机电系统器件,包括基底以及设于基地上的MEMS裸片以及CMOS裸片,MEMS裸片与CMOS裸片之间电耦合,CMOS裸片具有第一触点组,MEMS裸片上具有第二触点组。本申请通过将接地触点、驱动触点设置在若干个信号触点之间,能够有效降低信号触点之间的寄生电容,由此,能够减少对MEMS裸片与CMOS裸片传输的信号的损耗,使其准确性提高,从而使MEMS器件输出期望的信号,提高MEMS器件的性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了本申请实施例所涉及的微机电系统器件的剖视图;
图2至图4分别示出了本申请不同实施例所涉及的微机电系统器件的结构示意图;
图5和图6分别示出了作为实验组的MEMS裸片与CMOS裸片的触点连接图;
图7A、图7B和图8分别示出了本申请不同实施例所涉及的MEMS裸片与CMOS裸片的触点连接图。
具体实施方式
这里将详细的对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性地包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素,此外,本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义,也可能具有不同含义,其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
在后续的描述中,使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明,其本身没有特定的意义。因此,“模块”、“部件”或者“单元”可以混合地使用。
在本申请的描述中,需要说明的是,术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是,以下实施例的描述顺序不作为对实施例优先顺序的限定。
如背景技术中所述,现有技术的微机电系统器件的MEMS裸片的触点之间、CMOS裸片的触点之间以及引线键合用的导线之间存在较大的寄生电容,从而导致MEMS裸片与CMOS裸片传输的信号产生较大损耗,影响了两裸片之间信号传输的准确性,基于此,本申请公开一种微机电系统器件。其中,MEMS器件可以包括MEMS传感器,例如但不限于谐振器、加速度计、陀螺仪、磁力计、麦克风和压力传感器等。本实施例以谐振器为例对MEMS裸片的结构进行说明,但并不限于本实施例的谐振器。
参见图1至图4,本实施例的微机电系统器件包括基底1、MEMS裸片2以及CMOS裸片3,MEMS裸片2与CMOS裸片3设于基底1上。在本实施例中,MEMS裸片2可以包括利用MESM工艺制成的MEMS部件(例如,谐振子)。
CMOS裸片3可以包括各种各样的基于晶体管的电路,例如可以包括用于维持MEMS裸片2上的部件工作的至少部分的维持电路、以及各种类型的数字电路、锁相环、时钟分频器等。其中,MEMS裸片2与CMOS裸片3之间电连接,以使MEMS裸片2上的部件连入CMOS裸片3上的电路,由此,能够使MEMS器件正常工作例如MEMS谐振器稳定输出具有期望频率的电信号。
具体的,CMOS裸片3上设有第一触点组D,MEMS裸片2上设有与第一触点组D相对应的第二触点组D’,第一触点组D与第二触点组D’之间可通过焊接或金属导线等方式键合。
在一些实施例中,MEMS裸片2可以与CMOS裸片3引线键合(Wire Bonding),该引线键合方式采用的导线可以是金线、铜线或其他可实现电连接的金属导线。
其中,MEMS裸片2与CMOS裸片3可以如图1堆叠设置,也可以如图3并列设置,还可以交错设置。具体地,参见图1至图3,MEMS裸片2与CMOS裸片3引线键合,CMOS裸片3上设有包含多个连接触点的第一触点组D,MEMS裸片2上设有包含多个连接触点的第一触点组D’,第一触点组D中的连接触点可以和第二触点组D’中的连接触点对应设置且经金属导线键合,以使MEMS裸片2上的部件(例如谐振子)与CMOS裸片3上的电路电连接,从而使MEMS器件正常工作例如MEMS谐振器稳定输出具有期望频率的电信号。
在另一些实施例中,若MEMS裸片2与CMOS裸片3堆叠设置,则MEMS裸片2与CMOS裸片3可以粘接或焊接的方式堆叠在一起。例如,参见图4,MEMS裸片2与CMOS裸片3堆叠设置,二者倒装焊接(flip chip),其中,倒装焊接可以通过对应的连接触点焊接来连通两个裸片,无需再设置引线;也可以MEMS裸片2与CMOS裸片3直接粘接,并通过引线键合(如图2所示)。
可选地,MEMS裸片2可以设置在CMOS裸片3的中心位置。
在本申请的实施例中,第一触点组D中的连接触点布置在CMOS裸片3的外表面,第二触点组D’中的连接触点布置在MEMS裸片2的外表面。在一些实施例中,第一触点组D位于CMOS裸片3一侧的表面上例如靠近MEMS裸片2的表面上。第一触点组D中的连接触点呈规则排列,从而有助于信号的传递。当然,第一触点组D中的连接触点也可以呈不规则排列,第一触点组D中的连接触点的具体排列方式由本申请实施例提供的MEMS器件的具体需求所确定。同样的,第二触点组D’设置在MEMS裸片2的表面例如远离CMOS裸片3的顶面或靠近CMOS裸片3的底面等。第二触点组D’中的连接触点可呈规则排列,也可呈不规则排列。
在本申请的实施例中,第二触点组D’中的连接触点可以与分别对应于第一触点组D中的连接触点。其中,第二触点组D’中的连接触点至少包括第二接地触点DG’、第二驱动触点DV’、若干个第二信号触点(例如第二信号触点D1’、D2’、···等),同样的,第一触点组D中的连接触点包括与第二触点组D’对应的连接触点,即第一接地触点DG、第一驱动触点DV、若干个第一信号触点(例如第一信号触点D1、D2、···等)。两驱动触点之间的连接,以便于CMOS裸片3上的电路为MEMS裸片2提供驱动信号,从而使MEMS裸片2上的部件正常工作;两接地触点之间的连接,以便于形成电路回路确保MEMS裸片2上的部件正常工作;对应的信号触点之间的连接,以便于MEMS裸片2与CMOS裸片3之间进行信号传输,从而使MEMS裸片2上的部件输出相应的信号例如振荡信号给CMOS裸片3上电路进行处理,进而使MEMS器件输出期望的信号。
在本申请的实施例中,对应连接的两连接触点视为一触点对,其中,相连接的两驱动触点(例如第一驱动触点DV和第二驱动触点DV’)为驱动触点对,相连接的两接地触点(例如第一接地触点DG和第二接地触点DG’)视为接地触点对,相连接的两信号触点(例如第一信号触点D1和第二驱动触点D1’)为信号触点对。
然而,相邻的两信号触点对之间往往会产生较大的寄生电容,在这种情况下,该寄生电容将会对MEMS裸片2与CMOS裸片3传输的信号产生较大损耗,从而导致其准确性降低,最终影响MEMS器件的性能。例如,参见图5,图5示出了第一触点组D中的第一信号触点D1、第一信号触点D2,第二触点组D’中的第二信号触点D1’、第二信号触点D2’,其中,第一信号触点D1与第二信号触点D1’经金属导线连接以构成信号触点对S1,第一信号触点D2与第二信号触点D2’经金属导线连接以构成信号触点对S2。信号触点对S1与信号触点对S2相邻布置即两者之间无其他触点,在这种情况下,当设定MEMS器件的输出频率为50MHz,同一裸片上的两相邻连接触点间距为0.4mm,且线径为25um时,信号触点对S1与信号触点对S2之间的寄生电容可达到约为22.8fF。并且即使两相邻连接触点之间的间距增加,相邻的两信号触点对之间也往往具有较大寄生电容,例如,参见图6,与图5的区别在于,两相邻连接触点之间的间距增加,此时信号触点对S1与信号触点对S2之间的寄生电容仍达到约为10.25fF。可以理解的是,若MEMS裸片2与CMOS裸片3引线键合,MEMS裸片2与CMOS裸片3连接时所用的导线之间同样可产生寄生电容。
本申请的实施例中,引线键合时所用的导线同样可视为相应信号触点对的一部分。同样地,参见图4,MEMS裸片2与CMOS裸片3焊接连通时,对应的连接触点间形成的焊点也可以产生寄生电容。本申请的实施例中,对应的连接触点间形成的焊点同样可视为相应信号触点对的一部分。
对此,本申请的实施例通过在信号触点之间设置接地触点和/或驱动触点,能够有效降低信号触点(及其引线或焊点)之间的寄生电容。
具体地,MEMS裸片2上的第二触点组D’中的第二信号触点之间(例如第二信号触点D1’和第二信号触点D2’之间)可以设置有第二接地触点DG’和/或第二驱动触点DV’,CMOS裸片2上的第一触点组D中的第一信号触点之间可以设置有第一接地触点DG和/或第一驱动触点DV。在这种情况下,当MEMS裸片2与CMOS裸片3电连接后,邻近的两信号触点对之间会存在驱动触点对和/或接地触点对,由此,能够有效减小该两信号触点对之间的寄生电容。
例如,参见图7A,与图5中的示例相比,图7A中的第二触点组D’额外设置了一第二驱动触点DV’,该第二驱动触点DV’布置在第二信号触点D1’和第二信号触点D2’之间,第一触点组D额外设置了一第一驱动触点DV,该第一驱动触点DV布置在第一信号触点D1和第一信号触点D2之间,其他布置与图5相同。图7A中的MEMS裸片2与CMOS裸片3引线键合,图7A中的驱动触点对位于两信号触点对之间,在这种情况下,信号触点对S1和信号触点对S2之间的寄生电容可降低至约为5.05fF。同样地,参见图7B,图7B中的第二触点组D’额外设置了一第二接地触点DG’,该第二接地触点DG’布置在第二信号触点D1’和第二信号触点D2’之间,第一触点组D额外设置了一第一接地触点DG,该第一接地触点DG布置在第一信号触点D1和第一信号触点D2之间,其他布置与图5相同。
图7A中的MEMS裸片2与CMOS裸片3引线键合,图7A中的接地触点对位于两信号触点对之间,在这种情况下,信号触点对S1和信号触点对S2之间的寄生电容可降低至约为5.04fF。由此,通过在信号触点之间设置接地触点或驱动触点,能够有效降低信号触点及其引线之间的寄生电容。
又或者,参见图8,与图5中的示例相比,图8中的第二触点组D’额外设置了一第二驱动触点DV’和一第二接地触点DG’,该第二驱动触点DV’和第二接地触点DG’布置在第二信号触点D1’和第二信号触点D2’之间,第一触点组D额外设置了一第一驱动触点DV和一第一接地触点DG,该第一驱动触点DV和第一接地触点DG布置在第一信号触点D1和第一信号触点D2之间,其他布置与图5相同。图8中的MEMS裸片2与CMOS裸片3引线键合,图8中的驱动触点对和接地触点对均位于两信号触点对之间,在这种情况下,信号触点对S1和信号触点对S2之间的寄生电容可进一步降低至约为2.37fF。由此,通过在信号触点之间设置接地触点和驱动触点,能够有效降低信号触点及其引线之间的寄生电容。
可以理解的是,本实施例对接地触点或驱动触点的具体位置无明显要求,确保接地触点或驱动触点在信号触点之间即可,可以是规则排列,也可以是不规则排列。在一些实施例中,第二触点组D’或第一触点组D中连接触点可以以一方向线为基准排布。具体地,第二触点组D’或第一触点组D中的连接触点沿着该方向线的延伸方向排列以使接地触点或驱动触点设置在信号触点之间。第二触点组D’或第一触点组D中的连接触点可以布置在该方向线上,也可以偏离该方向线布置在该方向线两侧。
例如,参见图3和图4,第二触点组D’或第一触点组D中的连接触点沿着一方向线L排列并布置在该方向线L上以呈“一”字型排布,其中,接地触点和驱动触点设置在信号触点之间。又或者,MEMS裸片2或CMOS裸片3上的连接触点也可以是不规则排列的,比如,第二触点组D’或第一触点组D中的连接触点在沿着一方向线布置时,其中,若干个连接触点偏离该方向线并随机地布置在该方向线两侧。在本申请的实施例中,方向线的选定可以由相关人员根据实际情况确定。
在本申请的实施例中,第二触点组D’中的连接触点可以MEMS裸片2上间隔排布,也即第二驱动触点DV’、第二接地触点DG’和若干个第二信号触点之间具有间隙。第一触点组D中的连接触点可以CMOS裸片3上间隔排布,也即第一驱动触点DV、第一接地触点DG和若干个第一信号触点之间具有间隙。由此,能够减少相邻两连接触点之间的相互干扰以便于CMOS裸片3与MEMS裸片2之间的连接。
在本申请的实施例中,MEMS裸片2上连接触点的排列顺序和CMOS裸片3上连接触点的排列顺序可相同,在这种情况下,当MEMS裸片2和CMOS裸片3电连接,在便于布线或焊接的同时,能够有效地保证驱动触点对和/或接地触点对可位于信号触点对之间,以有效降低信号触点对之间的寄生电容。可选地,MEMS裸片2上连接触点的排布方式和CMOS裸片3上连接触点的排列方式可相同。
本申请通过上述实施例将接地触点、驱动触点设置在若干个信号触点之间,能够有效降低信号触点及其连线或焊点之间的寄生电容,由此,能够减少对MEMS裸片2与CMOS裸片3传输的信号的损耗,使其准确性提高,从而使MEMS器件输出期望的信号,提高MEMS器件的性能。
以上对本申请进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种微机电系统器件,其特征在于,包括基底、MEMS裸片以及CMOS裸片,所述MEMS裸片与所述CMOS裸片设于所述基底上,所述CMOS裸片上设有包含多个连接触点的第一触点组,所述MEMS裸片上设有与所述第一触点组中的连接触点对应连接的第二触点组,所述第一触点组中的连接触点包括第一接地触点、第一驱动触点以及若干个第一信号触点,所述第一触点组中的第一接地触点和/或所述第一驱动触点设置在邻近的第一信号触点之间,所述第二触点组中的连接触点包括第二接地触点、第二驱动触点以及若干个第二信号触点,所述第二触点组中的第二接地触点和/或所述第二驱动触点设置在邻近的第二信号触点之间。
2.如权利要求1所述的微机电系统器件,其特征在于,所述第一触点组或所述第二触点组中的连接触点以一方向线为基准排布。
3.如权利要求2所述的微机电系统器件,其特征在于,所述第一触点组或所述第二触点组中的连接触点沿着所述方向线的延伸方向排列并布置在该方向线上,或者偏离所述方向线布置在所述方向线两侧。
4.如权利要求2所述的微机电系统器件,其特征在于,所述第一触点组中连接触点的排布顺序和所述第二触点组中连接触点的排布顺序相同。
5.如权利要求2所述的微机电系统器件,其特征在于,所述第一触点组中连接触点的排布方式和所述第二触点组中连接触点的排布方式相同。
6.如权利要求1所述的微机电系统器件,其特征在于,所述第一触点组与所述第二触点组之间通过焊接或金属导线的方式连接。
7.如权利要求1所述的微机电系统器件,其特征在于,所述第一触点组中的连接触点布置在所述CMOS裸片的外表面,所述第二触点组中的连接触点布置在所述MEMS裸片的外表面。
8.如权利要求1所述的微机电系统器件,其特征在于,所述MEMS裸片与所述CMOS裸片堆叠设置,或者并列设置,又或者交错设置。
9.如权利要求1所述的微机电系统器件,其特征在于,所述MEMS裸片与所述CMOS裸片连接,所述微机电系统器件还包括驱动触点对、接地触点对和若干个信号触点对,所述驱动触点对和/或所述接地触点对位于邻近的信号触点对之间。
10.如权利要求1所述的微机电系统器件,其特征在于,所述第一触点组中的连接触点在所述CMOS裸片上间隔排布,所述第二触点组中的连接触点在所述MEMS裸片上间隔排布。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320651505.9U CN219670142U (zh) | 2023-03-22 | 2023-03-22 | 微机电系统器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320651505.9U CN219670142U (zh) | 2023-03-22 | 2023-03-22 | 微机电系统器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219670142U true CN219670142U (zh) | 2023-09-12 |
Family
ID=87894841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320651505.9U Active CN219670142U (zh) | 2023-03-22 | 2023-03-22 | 微机电系统器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219670142U (zh) |
-
2023
- 2023-03-22 CN CN202320651505.9U patent/CN219670142U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100998499B1 (ko) | 전자 부품 밀봉용 기판, 복수개 분할 형태의 전자 부품밀봉용 기판, 전자 부품 밀봉용 기판을 사용한 전자 장치,및 전자 장치의 제조 방법 | |
KR101247389B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6995043B2 (en) | Methods for fabricating routing elements for multichip modules | |
JP2007019498A (ja) | 半導体マルチチップパッケージ | |
JP2002539612A (ja) | 高qリアクタンス性コンポーネントを有する集積回路のための装置および方法 | |
US8791544B2 (en) | Semiconductor device, mounted substrate to be used in semiconductor device, and manufacturing method of mounted substrate | |
JP5154262B2 (ja) | 電子部品 | |
KR20040036718A (ko) | 다이를 적층하기 위한 방법 및 장치 | |
US6528871B1 (en) | Structure and method for mounting semiconductor devices | |
US8072064B1 (en) | Semiconductor package and method for making the same | |
CN109155308A (zh) | 堆叠式传输线 | |
US9386687B2 (en) | Electronic component housing package and electronic apparatus | |
CN104112717A (zh) | 晶片封装体及其制造方法 | |
EP2790214B1 (en) | Device with a micro- or nanoscale structure | |
CN219670142U (zh) | 微机电系统器件 | |
JP4001744B2 (ja) | 受光素子キャリアおよび光受信装置 | |
EP4120339A2 (en) | Space efficient flip chip joint design using different pillar designs | |
JP4003335B2 (ja) | 半導体力学量センサ及びその製造方法 | |
US6794724B2 (en) | Module for optical communications for converting light and differential signals | |
US20110024171A1 (en) | Multilayer laminated circuit | |
US10332863B2 (en) | Method of miniaturized chip on chip interconnection of a 3D electronic module | |
US5554881A (en) | Constitution of an electrode arrangement in a semiconductor element | |
CN108341394B (zh) | 微机电系统装置 | |
CN104934397B (zh) | 晶片封装体及其制造方法 | |
CN219937034U (zh) | 半导体封装件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |