JP2001284606A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001284606A JP2001284606A JP2000089759A JP2000089759A JP2001284606A JP 2001284606 A JP2001284606 A JP 2001284606A JP 2000089759 A JP2000089759 A JP 2000089759A JP 2000089759 A JP2000089759 A JP 2000089759A JP 2001284606 A JP2001284606 A JP 2001284606A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- frame
- leads
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 簡単な構造で信頼性が高く、高集積化に適
し、製造が容易で、コストも安い、真空キャビティを有
する半導体装置を提供する。 【解決手段】 半導体装置は、下面に複数のリードが
植設され、このリードと表面間の配線を有する基板（５
１，６１）と、この基板上に固着されるとともに基板の
配線と接続された、上面に赤外光感知部を有する半導体
素子（５３，６４）と、基板の周囲部に形成された枠体
（５５，６６）と、この枠体の上面に固着された透光性
の蓋体（５６，６８）とを備え、基板、枠体、蓋体で形
成される空間内が真空にされており、基板と半導体素子
間に冷却素子を介装することが好ましい。このようなキ
ャビティの真空化は蓋体取付を真空雰囲気の中でレーザ
によるシールにより得る。
し、製造が容易で、コストも安い、真空キャビティを有
する半導体装置を提供する。 【解決手段】 半導体装置は、下面に複数のリードが
植設され、このリードと表面間の配線を有する基板（５
１，６１）と、この基板上に固着されるとともに基板の
配線と接続された、上面に赤外光感知部を有する半導体
素子（５３，６４）と、基板の周囲部に形成された枠体
（５５，６６）と、この枠体の上面に固着された透光性
の蓋体（５６，６８）とを備え、基板、枠体、蓋体で形
成される空間内が真空にされており、基板と半導体素子
間に冷却素子を介装することが好ましい。このようなキ
ャビティの真空化は蓋体取付を真空雰囲気の中でレーザ
によるシールにより得る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関する
もので、特にパッケージ内を真空にした半導体装置に関
する。
もので、特にパッケージ内を真空にした半導体装置に関
する。
【０００２】
【従来の技術】一つのパッケージに複数のチップを備
え、パッケージ内を真空にしたマルチチップモジュール
が知られており、特に雰囲気中の気体による熱伝導を避
ける必要のある用途等に用いられている。
え、パッケージ内を真空にしたマルチチップモジュール
が知られており、特に雰囲気中の気体による熱伝導を避
ける必要のある用途等に用いられている。
【０００３】図５および図６を参照してこのようなマル
チチップモジュールの構成を説明する。下面に複数のリ
ード２が植設された円盤状のアルミナ多層配線板１の上
に半導体チップＩＣ３が接着され、多層配線板２とワイ
ヤ４等により接続されている。多層配線板２の周辺部に
は上面には、予めキャップ６が上面にレーザーシールあ
るいは樹脂接着剤により固着されたウェルドリング５が
ろう付けあるいは樹脂接着剤等で固着されている。これ
らの多層配線板１、ウェルドリング５、キャップ６によ
って空間（キャビティ）７が形成されるが、この空間７
と連通するように排気管８が多層配線板１を貫通して設
けられている。そして、図５に示すように、この排気管
８を真空ポンプ（図示せず）に接続し、この排気管８を
通じてキャビティ７内を真空にし、図６示すように排気
管８の一部をピンチオフして潰した状態８ａとして塞
ぎ、キャビティ７内部の真空を維持する。
チチップモジュールの構成を説明する。下面に複数のリ
ード２が植設された円盤状のアルミナ多層配線板１の上
に半導体チップＩＣ３が接着され、多層配線板２とワイ
ヤ４等により接続されている。多層配線板２の周辺部に
は上面には、予めキャップ６が上面にレーザーシールあ
るいは樹脂接着剤により固着されたウェルドリング５が
ろう付けあるいは樹脂接着剤等で固着されている。これ
らの多層配線板１、ウェルドリング５、キャップ６によ
って空間（キャビティ）７が形成されるが、この空間７
と連通するように排気管８が多層配線板１を貫通して設
けられている。そして、図５に示すように、この排気管
８を真空ポンプ（図示せず）に接続し、この排気管８を
通じてキャビティ７内を真空にし、図６示すように排気
管８の一部をピンチオフして潰した状態８ａとして塞
ぎ、キャビティ７内部の真空を維持する。
【０００４】また、他の従来技術としては、放熱効果を
さらに向上させたものとして、図７および８に示す半導
体装置が提案されている。この半導体装置は、例えば入
射赤外光による温度変化に比例した出力を発生する赤外
線センサであり、放熱特性の良好な銅タングステン基板
１１を用い、この上に冷却作用のあるペルチェ素子１２
を熱伝導性の接着フィルムで接着し、その上にＩＣチッ
プ１３を熱伝導性の接着フィルムで取り付けてある。銅
タングステン基板１１の周辺部にはコバール製の環状枠
１４がろう付けにより固着され、その上にガラス製のキ
ャップ１５が樹脂による接着で取り付けられている。ま
た、ＩＣチップの側方の基板には開口部１１ａが設けら
れており、ここに入出力リードが千鳥状に２列に植設さ
れたセラミック部材１７が気密状にろう付けされてお
り、リードとＩＣチップとはワイヤ１８により接続され
ており、基板１１，セラミック部材１７，環状枠１４，
キャップ１５により形成されるキャビティ１９はこれに
連通するようにろう付けられた排気管２０により排気を
行った後にピンチオフされることで真空化される。
さらに向上させたものとして、図７および８に示す半導
体装置が提案されている。この半導体装置は、例えば入
射赤外光による温度変化に比例した出力を発生する赤外
線センサであり、放熱特性の良好な銅タングステン基板
１１を用い、この上に冷却作用のあるペルチェ素子１２
を熱伝導性の接着フィルムで接着し、その上にＩＣチッ
プ１３を熱伝導性の接着フィルムで取り付けてある。銅
タングステン基板１１の周辺部にはコバール製の環状枠
１４がろう付けにより固着され、その上にガラス製のキ
ャップ１５が樹脂による接着で取り付けられている。ま
た、ＩＣチップの側方の基板には開口部１１ａが設けら
れており、ここに入出力リードが千鳥状に２列に植設さ
れたセラミック部材１７が気密状にろう付けされてお
り、リードとＩＣチップとはワイヤ１８により接続され
ており、基板１１，セラミック部材１７，環状枠１４，
キャップ１５により形成されるキャビティ１９はこれに
連通するようにろう付けられた排気管２０により排気を
行った後にピンチオフされることで真空化される。
【０００５】このような構成の半導体装置では、ガラス
キャップ１５を介して入射した赤外光強度に応じてＩＣ
チップ１３で発生した熱はペルチェ素子１２を介して銅
タングステン基板１１から放熱される一方、キャビティ
内が真空にされているため、ＩＣチップの上面からは輻
射熱以外の熱は放散しない。
キャップ１５を介して入射した赤外光強度に応じてＩＣ
チップ１３で発生した熱はペルチェ素子１２を介して銅
タングステン基板１１から放熱される一方、キャビティ
内が真空にされているため、ＩＣチップの上面からは輻
射熱以外の熱は放散しない。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置では、キャビティの真空化を達成するための
排気管が必要で、真空化処理後に排気管の一部が残存し
て実装上の障害になる他、構造が複雑であるために製造
工程数が多く、特殊な設備が必要であるために、製品単
価が高く、製品の質量も多かった。また、リードとＩＣ
とを直接接続しているため、信頼性が必ずしも高くな
く、リードに多くの面積が必要であることから小型高集
積の半導体装置を得ることが困難であるという問題があ
る。
半導体装置では、キャビティの真空化を達成するための
排気管が必要で、真空化処理後に排気管の一部が残存し
て実装上の障害になる他、構造が複雑であるために製造
工程数が多く、特殊な設備が必要であるために、製品単
価が高く、製品の質量も多かった。また、リードとＩＣ
とを直接接続しているため、信頼性が必ずしも高くな
く、リードに多くの面積が必要であることから小型高集
積の半導体装置を得ることが困難であるという問題があ
る。
【０００７】さらに、入出力リードをセラミック部材に
植設した構造ではピンピッチを狭めることが困難であ
り、ワイヤも長くなって、小型化、高信頼性化の障害に
なっている。
植設した構造ではピンピッチを狭めることが困難であ
り、ワイヤも長くなって、小型化、高信頼性化の障害に
なっている。
【０００８】そこで、本発明は、簡単な構造で信頼性が
高く、高集積化に適し、製造が容易で、コストも安い、
真空キャビティを有する半導体装置を提供することを目
的とする。
高く、高集積化に適し、製造が容易で、コストも安い、
真空キャビティを有する半導体装置を提供することを目
的とする。
【０００９】
【課題を解決するための手段】本発明にかかる半導体装
置の第１の態様によれば、下面に複数のリードが植設さ
れ、このリードと表面間の配線を有する基板と、この基
板上に固着されるとともに前記基板の配線と接続され
た、上面に赤外光感知部を有する半導体素子と、前記基
板の周囲部に形成された枠体と、この枠体の上面に固着
された透光性の蓋体とを備え、前記基板、前記枠体、前
記蓋体で形成される空間内が真空にされたことを特徴と
する半導体装置が提供される。
置の第１の態様によれば、下面に複数のリードが植設さ
れ、このリードと表面間の配線を有する基板と、この基
板上に固着されるとともに前記基板の配線と接続され
た、上面に赤外光感知部を有する半導体素子と、前記基
板の周囲部に形成された枠体と、この枠体の上面に固着
された透光性の蓋体とを備え、前記基板、前記枠体、前
記蓋体で形成される空間内が真空にされたことを特徴と
する半導体装置が提供される。
【００１０】この半導体装置は排気管が不要となってい
るため、簡単な構造で信頼性が高く、高集積化に適し、
製造が容易で、コストも安い、真空キャビティを有する
半導体装置を得ることができる。
るため、簡単な構造で信頼性が高く、高集積化に適し、
製造が容易で、コストも安い、真空キャビティを有する
半導体装置を得ることができる。
【００１１】また、本発明にかかる半導体装置の第２の
態様によれば、下面に複数のリードが植設され、このリ
ードと表面間の配線を有する基板と、この基板上に固着
された冷却素子と、この冷却素子上に固着されるととも
に前記基板の配線と接続された、上面に赤外光感知部を
有する半導体素子と、前記基板の周囲部に形成された枠
体と、この枠体の上面に固着された透光性の蓋体とを備
え、前記基板、前記枠体、前記蓋体で形成される空間内
が真空にされたことを特徴とする半導体装置が提供され
る。
態様によれば、下面に複数のリードが植設され、このリ
ードと表面間の配線を有する基板と、この基板上に固着
された冷却素子と、この冷却素子上に固着されるととも
に前記基板の配線と接続された、上面に赤外光感知部を
有する半導体素子と、前記基板の周囲部に形成された枠
体と、この枠体の上面に固着された透光性の蓋体とを備
え、前記基板、前記枠体、前記蓋体で形成される空間内
が真空にされたことを特徴とする半導体装置が提供され
る。
【００１２】ここで使用する基板は好ましくは熱特性が
良好な、特に熱伝導率の高いものである。
良好な、特に熱伝導率の高いものである。
【００１３】この半導体装置は排気管が不要であるばか
りでなく、熱放熱特性も良好であり、放熱特性が厳しく
求められる用途に適している。
りでなく、熱放熱特性も良好であり、放熱特性が厳しく
求められる用途に適している。
【００１４】また、本発明にかかる半導体装置の製造方
法によれば、下面に複数のリードが植設され、このリー
ドと表面間の配線を有するとともに周囲部に枠体が形成
された基板上に冷却素子を固着する工程と、この冷却素
子上に上面に赤外光感知部を有する半導体素子を固着す
るとともに、この半導体素子を前記基板の配線と接続す
る工程と、透光窓を有するチャンバ中で前記枠体の上に
透明蓋体を載置し、このチャンバ中を真空にした後に前
記透明蓋体と前記枠体とを前記透明窓を介してレーザ溶
接する工程とを備えているので、簡略な設備で放熱特性
に優れた半導体装置を製造することができる。
法によれば、下面に複数のリードが植設され、このリー
ドと表面間の配線を有するとともに周囲部に枠体が形成
された基板上に冷却素子を固着する工程と、この冷却素
子上に上面に赤外光感知部を有する半導体素子を固着す
るとともに、この半導体素子を前記基板の配線と接続す
る工程と、透光窓を有するチャンバ中で前記枠体の上に
透明蓋体を載置し、このチャンバ中を真空にした後に前
記透明蓋体と前記枠体とを前記透明窓を介してレーザ溶
接する工程とを備えているので、簡略な設備で放熱特性
に優れた半導体装置を製造することができる。
【００１５】
【発明の実施の形態】本発明にかかる半導体装置の第１
の実施の形態の断面構造および真空化工程を図１および
図２を参照して説明する。
の実施の形態の断面構造および真空化工程を図１および
図２を参照して説明する。
【００１６】この実施の形態において、半導体装置は、
例えば直径２５〜３０mmのアルミナ多層配線板５１の下
面にはリード５２が植設され、上面には半導体チップＩ
Ｃ５３が接着剤により固着され、ワイヤ５４により多層
配線板上のパッド（図示せず）と接続されている。多層
配線板５１の周辺部上面にはウェルドリング５５が取り
付けられ、その上にメタルキャップ５６が取り付けられ
る。
例えば直径２５〜３０mmのアルミナ多層配線板５１の下
面にはリード５２が植設され、上面には半導体チップＩ
Ｃ５３が接着剤により固着され、ワイヤ５４により多層
配線板上のパッド（図示せず）と接続されている。多層
配線板５１の周辺部上面にはウェルドリング５５が取り
付けられ、その上にメタルキャップ５６が取り付けられ
る。
【００１７】このような半導体装置を製造するには図２
に示すような上部に透明なガラス窓１０１を有する排気
可能なチャンバ１０２中でウェルドリング５５とメタル
キャップ５６とを位置決めした状態でチャンバの排気を
行い、内気圧が８０Ｐａ程度になったところで、透明窓
１０１を介してレーザ光１０２をウェルドリング５５と
メタルキャップ５６との接続部に当ててレーザ溶接によ
るシールを行う。
に示すような上部に透明なガラス窓１０１を有する排気
可能なチャンバ１０２中でウェルドリング５５とメタル
キャップ５６とを位置決めした状態でチャンバの排気を
行い、内気圧が８０Ｐａ程度になったところで、透明窓
１０１を介してレーザ光１０２をウェルドリング５５と
メタルキャップ５６との接続部に当ててレーザ溶接によ
るシールを行う。
【００１８】なお、この真空化を行う装置としては、通
常の不活性ガスによる充填を行うレーザシーラを用い、
空気を不活性ガスに置換する際に空気を除去するために
行われる真空化処理の際にレーザによるシールを行えば
良い。
常の不活性ガスによる充填を行うレーザシーラを用い、
空気を不活性ガスに置換する際に空気を除去するために
行われる真空化処理の際にレーザによるシールを行えば
良い。
【００１９】この実施の形態ではパッケージ自体に排気
管を設けることなくキャビティ内の真空状態を達成する
ことができる。
管を設けることなくキャビティ内の真空状態を達成する
ことができる。
【００２０】図３は本発明にかかる半導体装置の第２の
実施の形態を説明する断面図、図４はその平面図であ
る。
実施の形態を説明する断面図、図４はその平面図であ
る。
【００２１】この実施の形態は半導体装置は図１の実施
の形態と比較して放熱効果を高めたものである。
の形態と比較して放熱効果を高めたものである。
【００２２】内層パターン６１ａや表裏接続用のビアホ
ール６１ｂ、配線用パッド６１ｃを有する多層配線板６
１の中央部に開口６１ｄが形成されており、この部分の
下側には放熱特性にすぐれた銅タングステン板６２がろ
う付けされている。銅タングステン板６２の上にはペル
チェ素子６３が熱伝導性接着フィルム（図示せず）によ
り接着され、このペルチェ素子６３の上にはＩＣチップ
６４が熱伝導性接着フィルム（図示せず）により接着さ
れている。なお、この実施の形態の場合、ペルチェ素子
６３の大きさと半導体チップ６４の大きさとはこの実施
の形態の場合、ほぼ等しくなっている。また、ペルチェ
素子の厚さは例えば４．７mm、半導体チップの厚さは例
えば０．７５mmである。多層配線板６１のパッドとＩＣ
チップ６４上のパッドとはワイヤ６５により接続されて
いる。
ール６１ｂ、配線用パッド６１ｃを有する多層配線板６
１の中央部に開口６１ｄが形成されており、この部分の
下側には放熱特性にすぐれた銅タングステン板６２がろ
う付けされている。銅タングステン板６２の上にはペル
チェ素子６３が熱伝導性接着フィルム（図示せず）によ
り接着され、このペルチェ素子６３の上にはＩＣチップ
６４が熱伝導性接着フィルム（図示せず）により接着さ
れている。なお、この実施の形態の場合、ペルチェ素子
６３の大きさと半導体チップ６４の大きさとはこの実施
の形態の場合、ほぼ等しくなっている。また、ペルチェ
素子の厚さは例えば４．７mm、半導体チップの厚さは例
えば０．７５mmである。多層配線板６１のパッドとＩＣ
チップ６４上のパッドとはワイヤ６５により接続されて
いる。
【００２３】多層配線板６１の周辺部には環状をなすウ
ェルドリング６６がろう付けされており、このウェルド
リング６６には、中央部に透明なガラス、例えばゲルマ
ニウムガラス板６８が樹脂で接着されたキャップ６７が
レーザーシールされている。
ェルドリング６６がろう付けされており、このウェルド
リング６６には、中央部に透明なガラス、例えばゲルマ
ニウムガラス板６８が樹脂で接着されたキャップ６７が
レーザーシールされている。
【００２４】このレーザシールは図２に示したのと全く
同じ方法で行われる。すなわち、キャップ６７以外の部
分の組み立てを完了した半導体装置を準備し、予めゲル
マニウムガラス板６８をキャップ６７の開口部に合わせ
て樹脂接着しておいたものをキャップの端面がウェルド
リング６６上に位置するようにチャンバ中で位置決め
し。チャンバの排気を行って真空状態にした後にキャッ
プ６７とウェルドリング６６の境界部にレーザ光１０２
を当ててシールを行う。なお、ペルチェ素子に対して電
源供給するための配線等については省略している。
同じ方法で行われる。すなわち、キャップ６７以外の部
分の組み立てを完了した半導体装置を準備し、予めゲル
マニウムガラス板６８をキャップ６７の開口部に合わせ
て樹脂接着しておいたものをキャップの端面がウェルド
リング６６上に位置するようにチャンバ中で位置決め
し。チャンバの排気を行って真空状態にした後にキャッ
プ６７とウェルドリング６６の境界部にレーザ光１０２
を当ててシールを行う。なお、ペルチェ素子に対して電
源供給するための配線等については省略している。
【００２５】このような半導体装置では、ＩＣチップに
対する配線はリードから直接は行われず、多層基板上の
パッドから行われるので、リードを密集配置しても信頼
性の高い接続を図ることができる。
対する配線はリードから直接は行われず、多層基板上の
パッドから行われるので、リードを密集配置しても信頼
性の高い接続を図ることができる。
【００２６】また、ヒートシンク作用を行う銅タングス
テン板６２の表面は多層基板の裏面と一致させているの
で、多層基板の表面とペルチェ素子を介したＩＣチップ
６４の表面の高さをほぼ一致させることは容易であり、
これによりワイヤボンディングの信頼性を向上させるこ
とができる。
テン板６２の表面は多層基板の裏面と一致させているの
で、多層基板の表面とペルチェ素子を介したＩＣチップ
６４の表面の高さをほぼ一致させることは容易であり、
これによりワイヤボンディングの信頼性を向上させるこ
とができる。
【００２７】以上の実施の形態において、冷却素子とし
てペルチェ素子を挙げたが、サーモモジュールとして使
用可能な他のいかなる冷却素子を用いることが可能であ
る。
てペルチェ素子を挙げたが、サーモモジュールとして使
用可能な他のいかなる冷却素子を用いることが可能であ
る。
【００２８】
【発明の効果】以上のように、本発明によれば、排気管
を備えることなくキャビティ内の真空を達成しているの
で、軽量化を図ることができ、排気管設置のためのスペ
ースを回路用に利用することができて部品実装密度が上
昇し、Ｉ／Ｏリード配置の自由度が向上し、さらに高さ
方向の寸法が小さくなって実装上の制約が減少する。ま
た、製造のための工数が減少して、コストが低下する。
を備えることなくキャビティ内の真空を達成しているの
で、軽量化を図ることができ、排気管設置のためのスペ
ースを回路用に利用することができて部品実装密度が上
昇し、Ｉ／Ｏリード配置の自由度が向上し、さらに高さ
方向の寸法が小さくなって実装上の制約が減少する。ま
た、製造のための工数が減少して、コストが低下する。
【００２９】特に、ペルチェ素子を用いてこれを基板と
同じ基準高さで実装することにより、ワイヤボンディン
グの信頼性を向上させることが可能となる。
同じ基準高さで実装することにより、ワイヤボンディン
グの信頼性を向上させることが可能となる。
【図１】本発明の第１の実施の形態にかかる半導体装置
の構造を示す断面図である。
の構造を示す断面図である。
【図２】図１に示した半導体装置におけるレーザシール
の様子を示す説明図である。
の様子を示す説明図である。
【図３】本発明の第２の実施の形態にかかる半導体装置
の構造を示す断面図である。
の構造を示す断面図である。
【図４】図３に示す半導体装置の平面図である。
【図５】従来の真空キャビティを有する半導体装置の構
成および排気の様子を示す断面図である。
成および排気の様子を示す断面図である。
【図６】図５の半導体装置の完成状態を示す断面図であ
る。
る。
【図７】ペルチェ素子を用いる従来の半導体装置の構成
を示す断面図である。
を示す断面図である。
【図８】図７に示す半導体装置の平面図である。
５１ 多層配線板 ５２ リード ５３ ＩＣチップ ５４ ワイヤ ５５ ウェルドリング ５６ キャップ ６１ 多層配線板 ６２ ＣｕＷ板 ６３ ペルチェ素子 ６４ ＩＣチップ ６５ ワイヤ ６６ ウェルドリング ６７ キャップ ６８ ガラス板 １０２ レーザ光
Claims (6)
- 【請求項１】下面に複数のリードが植設され、このリー
ドと表面間の配線を有する基板と、 この基板上に固着されるとともに前記基板の配線と接続
された、上面に赤外光感知部を有する半導体素子と、 前記基板の周囲部に形成された枠体と、 この枠体の上面に固着された透光性の蓋体とを備え、 前記基板、前記枠体、前記蓋体で形成される空間内が真
空にされたことを特徴とする半導体装置。 - 【請求項２】下面に複数のリードが植設され、このリー
ドと表面間の配線を有する基板と、 この基板上に固着された冷却素子と、 この冷却素子上に固着されるとともに前記基板の配線と
接続された、上面に赤外光感知部を有する半導体素子
と、 前記基板の周囲部に形成された枠体と、 この枠体の上面に固着された透光性の蓋体とを備え、 前記基板、前記枠体、前記蓋体で形成される空間内が真
空にされたことを特徴とする半導体装置。 - 【請求項３】前記冷却素子がペルチェ素子、前記半導体
素子が赤外線センサであることを特徴とする請求項２に
記載の半導体装置。 - 【請求項４】前記基板の一部が放熱板により置換されて
その上に前記半導体素子が固着されており、前記基板表
面と前記半導体素子の上面がほぽ同じ高さとなっている
ことを特徴とする請求項２または３に記載の半導体装
置。 - 【請求項５】前記放熱板は前記基板の開口部より大きく
形成され、前記開口部の下側に固着されていることを特
徴とする請求項４に記載の半導体装置。 - 【請求項６】下面に複数のリードが植設され、このリー
ドと表面間の配線を有するとともに周囲部に枠体が形成
された基板上に冷却素子を固着する工程と、 この冷却素子上に上面に赤外光感知部を有する半導体素
子を固着するとともに、この半導体素子を前記基板の配
線と接続する工程と、 透光窓を有するチャンバ中で前記枠体の上に透明蓋体を
載置し、このチャンバ中を真空にした後に前記透明蓋体
と前記枠体とを前記透明窓を介してレーザ溶接する工程
とを備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089759A JP2001284606A (ja) | 2000-03-28 | 2000-03-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089759A JP2001284606A (ja) | 2000-03-28 | 2000-03-28 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001284606A true JP2001284606A (ja) | 2001-10-12 |
Family
ID=18605465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000089759A Pending JP2001284606A (ja) | 2000-03-28 | 2000-03-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001284606A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003197929A (ja) * | 2001-12-27 | 2003-07-11 | Mitsubishi Electric Corp | 受光素子キャリアおよび光受信装置 |
| WO2005106964A1 (ja) * | 2004-04-27 | 2005-11-10 | Matsushita Electric Industrial Co., Ltd. | 受光素子、受光素子の製造方法、光ヘッド装置、及び光情報処理装置 |
| JP2014092448A (ja) * | 2012-11-02 | 2014-05-19 | Horiba Ltd | 放射線検出器、放射線検出装置、及びｘ線分析装置 |
-
2000
- 2000-03-28 JP JP2000089759A patent/JP2001284606A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003197929A (ja) * | 2001-12-27 | 2003-07-11 | Mitsubishi Electric Corp | 受光素子キャリアおよび光受信装置 |
| WO2005106964A1 (ja) * | 2004-04-27 | 2005-11-10 | Matsushita Electric Industrial Co., Ltd. | 受光素子、受光素子の製造方法、光ヘッド装置、及び光情報処理装置 |
| JP2014092448A (ja) * | 2012-11-02 | 2014-05-19 | Horiba Ltd | 放射線検出器、放射線検出装置、及びｘ線分析装置 |
| US8859985B2 (en) | 2012-11-02 | 2014-10-14 | Horiba, Ltd. | Radiation detector, radiation detection apparatus, and X-ray analyzer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107265392B (zh) | 光发射器装置、光声气体传感器和用于形成光发射器装置的方法 | |
| RU2386157C2 (ru) | Элемент для детектирования электромагнитного излучения, в частности инфракрасного излучения, модуль формирования оптического инфракрасного изображения, включающий такой элемент, и способ для его реализации | |
| JPS6373650A (ja) | 半導体装置 | |
| JP2012064962A (ja) | 高出力固体発光素子パッケージ | |
| JP2007506935A (ja) | 光学的なセンサ装置および相応する製造方法 | |
| JP2011077182A (ja) | 発光装置の製造方法 | |
| JPH0491458A (ja) | 半導体装置 | |
| JP2001284606A (ja) | 半導体装置およびその製造方法 | |
| JP7306831B2 (ja) | 半導体パッケージ用ステム、半導体パッケージ | |
| JPH10335577A (ja) | 半導体装置及びその製造方法 | |
| US5349234A (en) | Package and method for assembly of infra-red imaging devices | |
| JP2000188430A (ja) | 温度制御ユニット | |
| JP5314269B2 (ja) | 実装方法およびダイボンド装置 | |
| JP5536980B2 (ja) | 実装方法 | |
| JP5554900B2 (ja) | チップの実装方法 | |
| JP5102805B2 (ja) | 実装方法 | |
| JP2008211025A (ja) | 電子モジュール | |
| JP5285465B2 (ja) | 実装方法および吸着コレット | |
| JP2002124627A (ja) | 半導体装置及びその製造方法 | |
| JP2531125B2 (ja) | Ｉｃチップキャリアモジュ―ル | |
| JP3422193B2 (ja) | 赤外線検出器 | |
| JPH09126882A (ja) | 赤外線画像検出器およびその製造方法ならびにダイボンディング治具 | |
| JPH0574985A (ja) | 半導体素子の実装構造 | |
| JP2011176049A (ja) | 半導体素子の実装構造 | |
| JP6541629B2 (ja) | 発光半導体を相互接続するためのオーバーレイ回路構造 |