JP3990792B2 - 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用 - Google Patents

堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用 Download PDF

Info

Publication number
JP3990792B2
JP3990792B2 JP01266098A JP1266098A JP3990792B2 JP 3990792 B2 JP3990792 B2 JP 3990792B2 JP 01266098 A JP01266098 A JP 01266098A JP 1266098 A JP1266098 A JP 1266098A JP 3990792 B2 JP3990792 B2 JP 3990792B2
Authority
JP
Japan
Prior art keywords
chamber
sih
present
gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01266098A
Other languages
English (en)
Other versions
JPH10212583A (ja
Inventor
チュ ツェン メン
チャン メイ
エー． スリニバス ラマヌジャプラム
リネン クラウス−ディエター
アイゼンバーグ モシェ
テルフォード スーザン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH10212583A publication Critical patent/JPH10212583A/ja
Application granted granted Critical
Publication of JP3990792B2 publication Critical patent/JP3990792B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/905—Cleaning of reaction chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、６フッ化タングステン（WF6）およびジクロロシラン(DCS) からタングステンケイ素化物(WSix）の堆積プロセスのようなＣＶＤプロセスの改良されたプロセスに関するものである。さらには、本発明は、基板上のWSixの堆積に続く新規シラン(SiH4)パージステップを含むプロセスに関するものである。本発明は、さらには、基板上のWSixの堆積に先立って新規なSiH4のソーク(soak)ステップを含むプロセスに関するものである。
【０００２】
【従来の技術】
タングステンケイ素化物(Tungsten silicide)(WSix) は、いままでは低圧ＣＶＤ(LPCDV) によって、シラン(SiH4) と６フッ化タングステン(WF6) をプレカーサーガスとして用いて半導体基板上に堆積されてきた。典型的には、WSix薄膜は、ポリシリコン層の下の(beneath) 酸化ケイ素(silicon oxide) の層を有する半導体ウエハ上に堆積される。従来のプロセスは、しかしながら、完全に満足するものではなかった。
【０００３】
従来プロセスの１つの問題は、堆積されたコーティングが、望まれる程度段差形状へ追随してないことである。他の問題は、そのようにして堆積されたフィルム高残留フッ素を含有し、デバイス性能に不利な影響を与えるということである。例えば、ウエハを例えばアニーリング時のように８５０℃以上の高温度に晒した場合、下にあるポリシリコン層を通じて、下にある酸化ケイ素層へ過剰のフッ素イオンが移動する。酸化ケイ素層の効果的な厚みはそれゆえ増加するようにみえることとなる。この酸化ケイ素層の効果的な厚みの増加は結局、そのような層を含む半導体デバイスの電気的な性質において不利な変化をもたらす。
【０００４】
ここに参照として取り込まれているUS.PatentNo.4,951,601(Maydan等）に記述されているような、マルチチャンバ真空プロセスシステムを使用する場合、最初にタングステンケイ素化物によりコートされる基板は、フッ素プラズマスクラブを用いてもともとあった酸化物をポリシリコン層から除いて清浄化される。清浄化された基板はその後、基板運搬チャンバに移される。この運搬チャンバは、基板の再酸化を防ぐために窒素またはアルゴン雰囲気（大気圧以下）にされていて、そして基板を、プロセスチャンバ、例えばタングステン堆積チャンバに、Ｏリングシールを持つスリットバルブを通じて移動するためにロボットを含む。このＣＤＶプロセスチャンバはSiH4とWF6からタングステンケイ素化物を堆積するための標準となっている。しかしながら、基板がより大きくなり、デバイスに対する形状サイズがより小さくなるにつれ、この堆積プロセスを用いる場合の、ステップカバレージと、残留フッ素の問題は、将来の応用にたいして極めて重要な制限となる。SiH4のかわりに、ジクロロシラン(DCS)を用いてWSixフィルムを堆積する改良プロセスが提案されている。結果として得られるWSixフィルムは、フッ素含量を低減し、プリカーサーガスとしてSiH4wを用いて堆積させたものよりもずっと形状追随性がよく、それにより、SiH4-規準の堆積プロセスの限界に対する回答を与えるものである。良好な形状追随性を有し、低フッ素含量でありシリコンウエハ（その上に１またはそれ以上の層を有する）のような基板への良好な粘着性を有するWSixフィルムを堆積するためには、堆積プロセスの間、堆積チャンバから窒素を除くことが好ましいことが見出されている。そのような改良プロセスは、ここに参照として取り込まれているChang等による、１９９３年１０月１４日に出願された同時継続出願シリアルNo.08/136,529により与えられている。このプロセス( 「DSC プロセス」）において、タングステンケイ素化物薄膜フィルムは、WF6、DCSおよび希キャリアーガスを、窒素が除かれているタングステン堆積チャンバに通じることにより形成される。
【０００５】
堆積プロセスにおいては、それぞれの半導体ウエハをプロセスした後、チャンバおよび供給ラインから残留する反応性、およびキャリアガスを除くために、堆積チャンバとガス供給ラインをパージすることが普通となっている。上で述べたDSCプロセスは典型的には、DCSをパージガスとするパージステップを含む。
【０００６】
しかしながら、DSCプロセスに従う半導体ウエハ上の堆積したWSixは、そのようにプロセスされたウエハのシート抵抗において、短期的にも長期的にも顕著な下方向のドリフトを伴うことが見出されている。DCSプロセスを用いて、シート抵抗は、２５枚のウエハをプロセスする間に２Ω／スクエア減少することが観測されている。この短期的抵抗値のドリフトは５％またはそれ以上の減少となる。５００枚のウエハをプロセスする間の長期的抵抗値のドリフト、４−５Ω／スクエアになるが、も観測されている。
【０００７】
観測されるシート抵抗値においての短期的及び長期的な下方向のドリフトを減少する既知のDCS堆積プロセスにおける改良のための必要性がある。
【０００８】
【発明が解決しようとする課題】
上記の従来技術の問題点を解決するために、本発明の目的の１つは、半導体ウエハのような基板を、ガス混合物を用いて物質を基板の表面上に堆積し、そしてSiH4をチャンバ内に流すことにより堆積ステップから残留ガスをチャンバからパージすることによる、真空プロセス装置のチャンバ内でのプロセスの方法を提供することである。
【０００９】
さらに本発明の目的は、WF6とジクロロシランと希ガスとの混合物を用いて、WSixが半導体ウエハの表面上に堆積され、そして、チャンバはその後SiH4をチャンバ内に流すことにより残留するWF6とジクロロシランをパージするプロセス方法を提供することである。
【００１０】
さらに本発明における目的は、WSix堆積の後、そしてSiH4パージに先立って任意のDCSの部分的パージがなされるプロセスの方法を提供することである。
【００１１】
さらに、本発明の目的は、真空プロセスチャンバを調節する(condition)ために、堆積プロセスに先立ってSiH4が適用されるプロセスの方法を提供することである。SiH4調節ステップは、独立に適用されるし、または、真空堆積チャンバ内で基板をプロセスする方法の一部としての従来のSiH4パージステップとの組合せで適用されてもよい。
【００１２】
さらに本発明の目的は、従来のプロセスに従ってプロセスされる半導体ウエハが供給されるプロセスの方法を提供することである。そのように製造さえたウエハは減少したシート抵抗の変動で特徴ずけられる、そしてさらに堆積された再のフィルムストレス減少により特徴ずけられる。
【００１３】
さらに、本発明の他の目的は、チャンバと、WSixのような物質をチャンバ内に暴露された基板の表面上に堆積するための手段と、チャンバをSiH4でパージする手段からなる真空プロセス装置を提供することである。
【００１４】
基板表面上に物質を堆積するための好ましい手段は、少なくとも１つの反応性ガスのソースと、その反応性ガスをチャンバ内へ導入する手段とを含む。特に好ましくは、該装置はWF6 、DCSそして希キャリアガスを含み、そしてそれらのガスを反応性ガス混合物を製造するために混合する手段を有する。
【００１５】
SiH4によりチャンバをパージする手段は、好ましくは、SiH4のソースと、そのSiH4をチャンバ内へ導入する手段を有する。
【００１６】
本発明の他の目的、特徴、および有利性は、次の発明の詳細な説明に記載の事項から当業者にとっては明らかになるであろう。
【００１７】
【課題を解決するための手段】
従来技術の種々の問題点に鑑み、本発明者等は鋭意研究し、上記目的をみたすべきプロセス方法を開発することに成功し、本発明を完成するに至った。以下、本発明を詳しく説明する。すなわち、本発明により、真空プロセス装置のチャンバ内で基板をプロセスする方法であって、
(i) 前記基板の表面上に物質を堆積するステップと、
(ii)ＳｉＨ4 を前記チャンバに流すことにより、前記チャンバをパージして前記堆積ステップから残留する残留ガスを除くステップとを有する方法が提供される。
【００１８】
さらに、本発明により、前記基板が半導体ウエハであることを特徴とする方法が提供される。
【００１９】
さらに、本発明により、ステップ(i)において、ＷＳｉxが前記基板の前記表面上に堆積されることを特徴とする方法が提供される。
【００２０】
さらに、本発明により、ステップ(Ii)において、前記ＳｉＨ4が希ガスと組み合わされていることを特徴とする方法が提供される。
【００２１】
また、本発明により、真空プロセス装置のチャンバ内で基板をプロセスする方法であって、(i) ＷＦ6、ジクロロシランそして希ガスからなる混合物を用いて、前記基板の表面上にＷＳｉxを堆積するステップと、(ii)ＳｉＨ4を前記チャンバに流すことにより、前記チャンバをパージして前記堆積ステップから残留するＷＦ6とジクロロシランを除くステップとを有する方法が提供される。
【００２２】
さらに、本発明により、前記基板が半導体ウエハであることを特徴とする方法が提供される。
【００２３】
さらに、本発明により、ステップ(ii)が、約１０から３０秒間行われることを特徴とする方法が提供される。
【００２４】
さらに、本発明により、ステップ(ii)において、前記ＳｉＨ4の流量が約３００から５００ｓｃｃｍであることを特徴とする方法が提供される。
【００２５】
さらに、本発明により、ステップ(ii)の間の前記チャンバ内の圧力が、約０．５から１．０トールであることを特徴とする方法が提供される。
【００２６】
さらに、本発明により、ステップ(ii)において、前記ＳｉＨ4が希ガスと組み合わされていることを特徴とする方法が提供される。
【００２７】
さらに、本発明により、さらに
(iii) 前記ＳｉＨ4を前記チャンバから除くステップ、を有する方法が提供される。
【００２８】
さらに、本発明により、前記基板が前記チャンバから、ステップ(iii)の後に移動されることを特徴とする方法が提供される。
【００２９】
さらに、本発明により、ステップ(i)に先立って、前記基板が前記チャンバに導入され、そして前記チャンバがＳｉＨ4をそこへ導入することによりコンディション化されることを特徴とする方法が提供される。
【００３０】
さらに本発明により、前記コンディション化が約１５秒から１分間行われることを特徴とする方法が提供される。
【００３１】
さらに、本発明により、前記コンディション化ステップにおいて、前記ＳｉＨ4の流量が約１００から５００ｓｃｃｍであることを特徴とする方法が提供される。
【００３２】
さらに、本発明により、前記コンディション化ステップの間の前記チャンバ内の圧力が約１から１０トールであることを特徴とする方法が提供される。
【００３３】
また、本発明により、ステップ(ii)の直前に、ジクロロシランを、少なくとも部分的に前記装置をパージするために前記真空プロセス装置に流すことを特徴とする方法が提供される。
【００３４】
さらに、本発明により、前記部分的パージステップの間の前記ジクロロシランの流量が約１３０から３００ｓｃｃｍであることを特徴とする方法が提供される。
【００３５】
さらに、本発明により、前記部分的パージステップが約０から５秒間行われることを特徴とする方法が提供される。
【００３６】
また、本発明により、前記チャンバが底部を有し、そして前記底部が少なくともステップ(ii)の間アルゴンでパージされることを特徴とする方法が提供される。
【００３７】
また、本発明により、真空プロセス装置のチャンバ内で基板をプロセスする方法であって、
(i) 前記基板を前記チャンバに導入するステップと、
(ii)ＳｉＨ4を前記チャンバに約１５秒から１分間流すステップと、
(iii) 前記基板の表面上にＷＳｉxを堆積するステップと、
(iv)ジクロロシランを前記装置内い流すことにより、前記チャンバをパージして残留するＷＦ6とジクロロシランを除くステップと、
(v) ジクロロシランの前記装置への流れを止めた後に、ＳｉＨ4を前記チャンバに流すことにより、残留するＷＦ6 とジクロロシランを除くステップとを、
有する方法が提供される。
【００３８】
さらに、本発明により、前記基板が半導体ウエハであることを特徴とする方法が提供される。
【００３９】
さらに、本発明により、前記基板が、前記チャンバから、ステップ(v) の後に移動されることを特徴とする方法が提供される。
【００４０】
さらに、本発明により、前記チャンバが底部を有し、そして前記底部が少なくともステップ(ii)の間アルゴンでパージされることを特徴とする方法が提供される。
【００４１】
また、本発明により、真空プロセス装置のチャンバ内で基板をプロセスする方法であって、(i) ＷＦ6、ジクロロシランそして希ガスの混合物を用いて、半導体ウエハの表面上にＷＳｉxの膜を堆積するステップと、(ii)ＳｉＨ4を前記チャンバに流すことにより、前記チャンバをパージし、残留するＷＦ6 とジクロロシランを除くステップと、(iii)ステップ(i)-(ii)を繰返すステップとを、有し、それにより、ステップ(i)-(iii) を２５回連続した際、前記ＷＳｉx膜のシート抵抗が３％以上は減少しない方法が提供される。
【００４２】
また、本発明により、真空プロセス装置のチャンバ内で基板をプロセスする方法であって、(i) 半導体ウエハを前記チャンバに導入するステップと、(ii)ＳｉＨ4を前記チャンバに流すステップと、(iii) ＷＦ6、ジクロロシランそして希ガスの混合物を用いて、前記半導体ウエハの表面上にＷＳｉxの膜を堆積するステップと、(iv)少なくとも部分的に前記真空プロセス装置を、ジクロロシランを前記装置に流すことによりパージするステップと、(v) ジクロロシランの前記装置への流れを止めた後に、ＳｉＨ4を前記チャンバに流すことにより、残留するＷＦ6とジクロロシランを除くステップと、(vi)前記半導体ウエハを前記チャンバから移動するステップと、(vii) ステップ(i)-(vi)を繰返すステップとを有し、それにより、ステップ(i)-(vi)を２５回連続した際、前記ＷＳｉx膜のシート抵抗が３％以上は減少しない方法が提供される。
【００４３】
さらに、本発明により、真空プロセス装置のチャンバ内で基板をプロセスする方法であって、
(i) 前記基板を前記チャンバに導入するステップと、
(ii)前記チャンバを、ＳｉＨ4を前記チャンバ内に流すことによりコンディション化するステップと、
(iii) 前記基板の表面上に物質を堆積するステップとを
有する方法が提供される。
【００４４】
さらに、本発明により、前記基板が半導体ウエハであることを特徴とする方法が提供される。
【００４５】
さらに、本発明により、前記ＳｉＨ4が前記チャンバに約１５秒から１分間流されることを特徴とする方法が提供される。
【００４６】
さらに、本発明により、ステップ(iii) において、前記物質がＷＳｉxであることを特徴とする方法が提供される。
【００４７】
さらに、本発明により、前記ＷＳｉxが、ＷＦ6、ジクロロシランそして希ガスの混合物を用いて、前記基板の前記表面上に堆積することを特徴とする方法が提供される。
【００４８】
また、本発明は、本発明に記載の方法により製造される半導体ウエハに関するものである。
【００４９】
さらに、本発明は、ストレスが図３に従い温度により変動する、ＷＳｉx膜を有する半導体ウエハに関するものである。
【００５０】
さらに、本発明は、ＷＳｉx膜を有する半導体ウエハで、
前記膜のアニーリングの間のストレスが履歴を示し、
約０から６００℃の温度範囲で、加熱の間のストレスが、冷却の間のストレスよりも小さい半導体ウエハに関するものである。
【００５１】
さらに、本発明は、ＷＳｉx膜を有する半導体ウエハで、
アニーリングの間に決められた値として前記膜のアニーリングの間に測定されるストレスが約０から約４００℃の温度範囲で正の値を有し、４００から５００℃の温度範囲では負の値を有し、５００℃以上では正の値を有し、そして６００℃以上では局所的最大値を示す半導体ウエハに関するものである。
【００５２】
さらに、本発明は、本発明の方法による半導体ウエハであって、前記ストレスが、約５００から約６００℃の温度範囲で、０から約２×１０9ダイン／ｃｍ2変化するウエハに関するものである。
【００５３】
また本発明は、真空プロセス装置であって、
(i) チャンバと、
(ii)前記チャンバ内に暴露された基板の表面上に物質を堆積する手段と、
(iii) 前記チャンバをＳｉＨ4でパージする手段とを、
有する装置に係るものである。
【００５４】
さらに、本発明は、真空プロセス装置であって、
前記手段(ii)が少なくとも１つの反応性ガス源と、前記反応性ガスを前記チャンバに導入する手段を有することを特徴とする装置に係るものである。
【００５５】
さらに、本発明は、真空プロセス装置であって、前記手段(ii)が、ＷＦ6、ＤＣＳそして希ガスのガス源を有し、そして前記ガスを、該ガスを前記チャンバに導入する前に混合する手段を有することを特徴とする装置に係るものである。
【００５６】
さらに、本発明は、真空プロセス装置であって、
前記手段(iii) が、ＳｉＨ4のガス源を有し、そして前記ＳｉＨ4を、前記チャンバに導入する手段を有することを特徴とする装置に係るものである。
【００５７】
さらに、本発明は、真空プロセス装置であって、
(i) チャンバと、
(ii)少なくとも１つの反応性ガスと、
(iii) 前記反応性ガスを前記チャンバに導入する手段と、
(iv)ＳｉＨ4のガス源と、
(v) 前記チャンバを前記ＳｉＨ4でパージする手段とを、
有する装置に係るものである。
【００５８】
さらに、本発明は、真空プロセス装置であって、前記ガス源(ii)がＷＦ6、ＤＣＳそして希ガスのガス源からなることを特徴とする装置に係るものである。
【００５９】
さらに、本発明は、真空プロセス装置であって、前記手段(iii)が、前記ガスを、該ガスを前記チャンバ内に導入する前に混合する手段を有することを特徴とする装置に係るものである。
【００６０】
さらに、本発明は、真空プロセス装置であって、さらに、前記チャンバ内に基板を導入する手段を有する装置に係るものである。
【００６１】
以下に本発明の実施の形態を、実施例とともに詳しく説明する。
【００６２】
【発明の実施の形態】
我々は、WF6とDCSを用いて半導体ウエハ上にWSixを堆積した後、タングステン堆積チャンバのパージのためにシラン、より正確にはモノシラン(SiH4) を使用することにより、係る処理後の半導体ウエハのシート抵抗における短期的及び長期的な下降傾向ドリフトを減少させるということを発見した。本発明にかかる方法を用いることにより、既知のDCS堆積プロセスのすべての利点が維持され、さらにシート抵抗においての短期的及び長期的なドリフトが約５％から３％減少するという他の利点もある。従って、本発明に係る方法による半導体ウエハは、シート抵抗においてより少ない変動を示すものである。
【００６３】
我々はまた、本発明に係る方法の結果として、堆積したWSixフィルムにおいてストレス（応力）が有意に減少されることを予期せず発見した。
【００６４】
本発明に係る方法は、もし望まれるならば、真空堆積チャンバの改良をすることなく、既知のDCSプロセスを実施するために用いられる従来のＣＶＤ装置を適用して実施され得る。例えば、本発明に係る方法はApplied Materials,Inc により提供される装置（Chang 等による米国特許出願No08/136,529）を用いて可能である。
【００６５】
しかしながら、本発明に係る方法は、そのような装置の使用への応用のみに適用されると考える必要ない。特に、本発明はシングルチャンバプロセスシステムよりはむしろマルチチャンバプロセスシステムを用いて実施され得る。
【００６６】
ここで図１を参照する。ＣＶＤシステム１０は、堆積チャンバ１２、真空排気システム１４、一般的に１６で示されるガス混合アセンブリ１６、拡散器１８、ウエハリフト２０、バッフルプレート２２、リフトフィンガー２４およびサスセプターリフト２６からなる。ポリシリコンの層がその上にあるシリコンウエハのような基板２８は、支持器またはサスセプター３０の上に暴露されている。
【００６７】
加熱手段３２は、サスセプター３０とそのうえに保持される基板２８のプロセスの間均一温度を維持する。
【００６８】
図示された実施例では、加熱手段３２は、平行にされた光を石英窓３６を通じるように方向ずけられている、１０００ワットランプの外部アレイである。他の既知の加熱手段も使用可能である。特に有用な加熱手段３２は、ランプよりは抵抗加熱手段からなる。抵抗加熱手段を適用した場合、石英窓３６は省略可能である。従って、抵抗加熱手段の使用は、定期的な清掃及び／又は石英窓の交換、それに伴うメンテナンスとダウンタイム費用を不必要とする。
【００６９】
本発明の実施に使用可能な、抵抗加熱手段を有する、好ましい真空プロセス装置は、同時に係属する米国特許出願No08/200,074（Lei 等、１９９４年、２月２３日出願、ここで参照として取り込まれている）に説明されている。
【００７０】
ガス混合アセンブリ１６はガスボックスまたはガスプレナム、そして、パージガス、キャリアガス、WSixまたはそれ以外の堆積用反応性ガス、定期的チャンバ清浄プロセスのためのNF3のようなクリーニングガスのような種々のプロセスガスの流れを制御するための１つまたはそれ以上のバルブを含むことが可能である。
【００７１】
又は、ガス混合アセンブリ１６は省略してもよい、そしてすべてのプロセスガスは拡散器１８を経由して直接チャンバ１２へ供給されてもよい。この変法は、しかしながら、より大きな非形状追随性を結果として与え、それゆえある応用例についてはあまり好ましくない。
【００７２】
図２は例示的なガス混合アセンブリ１６を示している。フイードライン３８と４０はプロセスガスをプレナム４２に送り、その後拡散器１８を経由してチャンバ１２へ送る。フィードライン３８と４０は混合ライン４４と４６により結合されていて、それらは分流ライン４８により繋がれている。バルブ５０と５２は混合ライン４４と４６の間に、フィードライン３８と４０上にそれぞれ配置されている。インレット混合バルブ５４と５６は混合ライン４４上に配置されており、アウトレット混合バルブ５８と６０はこれに対応して、混合ライン４６上に配置されている。プロセスガス源はフィードライン３８と４０に連結されている。好ましくは、フッ素含有ガス源はフィードライン３８と４０の１つに連結され、一方、シリコン含有ガス源は残りのフィードラインに連結される。図１および２に示されるように、WF6源６４とNF3クリーニングガス源６６は同様にフィードライン３８に、それぞれ供給バルブ６８と７０を経由して連結されている。DSC源７２とSiH 4 源７４は同様にフィードライン４０にそれぞれ供給バルブ７６と７８を経由して連結されている。好ましくはアルゴンである希ガス源８０は供給バルブ８２を経由してフィードライン３８に連結されている。
【００７３】
プロセスガスがチャンバ１２に流れない場合においては、種々のバルブのデフォルト設定は次の様である：バルブ５０と５２は開；他のすべてのバルブは閉である。図１に戻って、堆積プロセスは、プロセスガス（即ち、反応ガスとキャリアガス）の、ガス混合アセンブリ１６および「シャワーヘッド」型の拡散器１８を経由して堆積チャンバ１２への流入で始まる。従来のプロセス混合はDCS、WF6そしてアルゴンである。ガス混合アセンブリ１６は、拡散器１８の上流でプロセスガスを混合し、拡散器１８へ供給される前にガス混合物は一様な成分からなることを確実にする。拡散器１８は、その下にある基板２８の面積に対応して面積上の数多くの開口部を有する。拡散器１８と基板２８との間にある空間は、反応ゾーンを定義するために、約２００−１０００ミル（５−２５ｍｍ）に調節可能である。拡散器１８は混合プロセスガスを反応ゾーン３４へフィードする。
【００７４】
サスセプタ３０の面の下のチャンバの面積は、ボトムパージライン８８を経由して、希ガス、好ましくはアルゴンで、反応ガスがサスセプタ３０の下のチャンバ１２の領域内に拡張していくことを防ぐためにパージされる。
【００７５】
チャンバ内の基本圧力は約１０ミリトールである。排気システム１４はチャンバ内の圧力を調節可能とするスロットルバルブ８６に適合されている。
【００７６】
本発明に係る方法の図示されている実施例においては、３つのガス、希キャリアガス（例えばアルゴンガス）、WF6、そしてDCSがガス混合アセンブリで混合される。WF6は、ガス源６４から、ガス混合アセンブリ１６へ、フィードライン３８を通じて、開いている供給バルブ６８により導入される。WF6は好ましくは、ガス源８０から開いてる供給バルブ８２により供給される希キャリアガスとともにガス混合アセンブリ１６へ導入される。ガス源７２からのジクロロシランは、フィードライン４０を通じて、開いている供給バルブ７６を経由してガス混合アセンブリ１６に導入される。
【００７７】
希キャリアガスはここでは経済的な理由で好ましくは、アルゴンであるが、しかし、他の希ガスでも使用可能である。上で述べたように、窒素は現在のプロセスに従っては使用すべきでなく、プロセスから除外するべきである。
【００７８】
プロセスガスの混合は、ガス混合アセンブリ１６中では、バルブ５０と５２、アウトレット混合バルブ５８と６０、そして開いてるインレットバルブ５４と５６と分流バルブ６２を閉じることで遂行される。ガスは部分的に混合ライン４４中で混合し、そして最初流れが安定するまで、分流ライン４８を通じて、排気システム１４へ流れる。安定になった後、分流バルブ６２は閉じられる、そしてアウトレット混合バルブ５８と６０が開かれる。部分的に混合ガスは混合ライン４４を通じてフィードライン３８と４０へ戻ってきて、それからプレナム４２へ入り、そこで混合が完全となる。
【００７９】
混合されたプロセスガスはその後拡散器１８を経てチャンバ１２へ入る。
【００８０】
タングステンケイ素化物堆積は、一般的には、５００−６００℃、好ましくは５５０℃で実施される。堆積時の圧力は約０．３−１０トールとすることができるが、好ましくは約０．７−１．５トールでの実施である。
【００８１】
典型的なプロセスにおいては、プロセスガスのチャンバ１２への流量は、チャンバの容量に依存する。例示的な装置として、直径８インチ（２００ｍｍ）の半導体ウエハをプロセスするために使用されるチャンバを有するものは、典型的な容量は約６Ｌである。直径６インチ（１５０ｍｍ）の半導体ウエハはまたこの容量のチャンバ内でプロセス可能である。そのような装置においては、適当なWF6 の流量は約１−６ｓｃｃｍであり、好ましくは約３．５ｓｃｃｍである。ジクロロシランはチャンバ１２へ、約１３０−３００ｓｃｃｍの流量、好ましくは約１７５ｓｃｃｍの流量で通される。アルゴンがキャリアガスとして用いられ、そして、チャンバ１２へライン３８を通じて約１００−１０００ｓｃｃｍ、好ましくは３００−５００ｓｃｃｍの流量でチャンバ内へ流される。このアルゴン流量は、約１００−５００ｓｃｃｍ、好ましくは約３００ｓｃｃｍのボトムパージラインからは除かれている。抵抗値が７００−１４００μΩ・ｃｍ、好ましくは約８００μΩ・ｃｍのWSix層を得るために、種々の流量が調節可能である。堆積は最も好ましくは５５０℃でさらに１トールで実施されることである。
【００８２】
堆積プロセスが完了した後、しかし、SiH4パージステップが始まる前に、DCSを用いた任意の部分パージステップを行うことが好ましい。任意のDCS部分パージステップは、簡単に供給バルブ６８を閉じて、すでに確立されたDCSとアルゴンのチャンバ１２への流れを維持しながら、WF6が堆積チャンバへ流れるのを止めることで実施される。任意のDCS パージは０から約５秒、好ましくは２−３秒行われる。この任意のパージステップの間のDCSの流量は約１３０から３００ｓｃｃｍであり、好ましくは約１７５ｓｃｃｍである。好ましい温度は堆積ステップで指示されたものと同様である。
【００８３】
任意のDCSパージは、いかなる残留WF6をガス混合アセンブリから取り除くのに役立つ。このことは、ガス混合アセンブリ内で、WF6が次のSiH4の流れと接触しないということを確かなものとする。堆積プロセスと任意のDCS部分パージプロセスの後に、SiH4パージ、または「キャップ」ステップが行われる。供給バルブ７６が閉じられる、ガス源７２からチャンバ１２へDCSの流れを止める。もし供給バルブ６８が予めWF6の流れを止めるために閉じられていない場合には、この時に閉じられる。すべての混合バルブ５４、５６、５８、６０が閉じられる、そしてバルブ５０と５２は開かれる。供給バルブ７８が開かれる、そしてSiH 4 がガス源７４から流れるようになる。供給バルブ８２は好ましくは開けたままにし、ガス源８０からアルゴンの流れを維持する。アルゴンはまた、好ましくは、チャンバ１２へボトムパージライン８８を通じて流れを継続する。
【００８４】
SiH4源７４からSiH4はフィードライン４０とバルブ５２を通じてプレナム４２へ、そしてチャンバ１２へ流れる。SiH4のバルブ５２を通じた直接の流れはふたたび、SiH4がいかなるWF6、ガス混合アセンブリ１６に残っているかもしれないWF6と接触し、そして反応しないことを確かなものとする。
【００８５】
ガス混合アセンブリ１６のプレナム４２は、SiH4が分解することを避けるために、その温度が約１０℃と１５℃の間に維持されることが好ましい。好ましい冷却手段は、水冷ジャケット（図示せず）である。他の冷却手段もまた使用可能である。
【００８６】
SiH4パージステップは好ましくは約１０から３０秒、さらに好ましくは約１５秒実施される。合計の堆積チャンバ内へのSiH4流量は好ましくは１００から５００ｓｃｃｍであり、より好ましくは約３００ｓｃｃｍである。SiH4パージの間に、合計の堆積チャンバ内のチャンバ圧力は好ましくは約０．５から１．０トール、より好ましくは約０．７トールに維持される。SiH4パージの間の温度は、好ましくは約５００−６００℃、より好ましくは約５５０℃である。好ましくは、温度は近似的に、堆積ステップが実施される温度と同じである。
【００８７】
好ましくは、アルゴンボトムパージの流量は約１００から５００ｓｃｃｍであり、より好ましくは約３００ｓｃｃｍであり、SiH4パージステップの間維持される。SiH4パージステップの完了の際に、SiH4は堆積チャンバ、ガス混合アセンブリ、そしてフィードライン３８と４０から除かれる。バルブ５２は閉じられ、混合バルブ５６と分流バルブ６２は開けられる。DCSは、好ましくはアルゴンと組合せられて、フィードライン４０と分流ライン４８を通じて排気システム１４へ約５から１０秒、好ましくは約５秒、残留するSiH4を除くために流される。このステップの間、DCSは堆積チャンバ１２へは入らない。
【００８８】
次に、アルゴン流は、このステップの間堆積チャンバ１２内へ、約５から１０秒、好ましくは約５秒、残留SiH4をチャンバから除くために維持される。
【００８９】
最後に、堆積チャンバ１２とすべての反応ガスフィードラインは使用ポンプの基本圧力（好ましくは５から１５ミリトール）まで脱気される。従来のSiH4除去プロセスは、その前のステップを参照して上で述べた温度の範囲内で好ましく実施可能である。
【００９０】
パージプロセスはこの点で完了し、基板２８は堆積チャンバ１２から取りだすことが可能となる。
【００９１】
規則的に、チャンバ１２は、NF3のようなガスを用いて、プラズマクリーニングプロセスによるような従来の手段により清浄化され得る。クリーニングガスはガス源６６から、供給バルブ７０を開いて、混合バルブ５４と５８を閉じて、そしてクリーニングガスをバルブ５０を通じて流すことによりチャンバ１２へ供給され得る。クリーニングガスは、もし望むなら、希キャリアガスと通常の方法で混合してもよい。本発明によれば、SiH4は、堆積の後と同様に、それに先立って真空プロセス装置のチャンバへ導入可能である。この、堆積に先立って、初期チャンバコンディション化(conditioning)ステップ、または「シランソーク(silane soak)」ステップは、好ましくはSiH4を堆積チャンバへライン４０を経て導入されることで実行される。バルブ５２は開かれている、そしてすべて他のバルブは閉じられたままである。
【００９２】
好ましくは、アルゴンボトムパージが同時にSiH4ステップとなされる。アルゴン流量は好ましくは約１００から５００ｓｃｃｍであり、より好ましくは約３００ｓｃｃｍである。
【００９３】
SiH4ソークステップは好ましくは、半導体基板２８が堆積チャンバ１２へ導入された後になされる。
【００９４】
SiH4は好ましくは堆積チャンバ１２へ、その後の堆積およびSiH4パージステップと同じ希キャリアガス、例えばアルゴンと組合せて導入する。SiH4ソークステップは好ましくは、約１５秒から１分、より好ましくは約３０秒実施される。堆積チャンバ１２へのSiH4の流量は、チャンバ容積が約６Ｌとして、約１００から５００ｓｃｃｍ、より好ましくは３００ｓｃｃｍである。コンディション化ステップの間のチャンバ圧力は、好ましくは約１から１０トールであり、より好ましくは約２トールである。
【００９５】
コンディション化の時間は、SiH4流量とチャンバ圧力に依存するであろう。それゆえ、１５秒は、SiH4流量５００ｓｃｃｍでチャンバ圧力１０トールでの好ましい最小の時間である。約３０秒は、流量３００ｓｃｃｍ圧力２トールでの充分な時間である。
【００９６】
コンディション化ステップでの温度は、典型的には、堆積ステップで使用されるものと同じであり、約５００−６００℃であり、より好ましくは約５５０℃である。しかしながら、コンディション化ステップにおいては最小温度が要求されることはない、SiH 4 はたとえ室温（２５℃）でも分解するからである。
【００９７】
コンディション化ステップはSiH4パージステップと組合せても、または独立しても実施可能である。
【００９８】
DCS堆積ステップに先立ち上で述べたように堆積チャンバ１２をコンディション化することにより、より均一なWSix堆積が実現される。SiH4は堆積を開始させる触媒であると考えられているし、そしてまた、DCS堆積プロセスに先立ち、薄いポリシリコン層を半導体ウエハ表面に加えると考えられている。それゆえ、SiH4ソークステップを実施することは極めて好ましい。しかしながら、DCS堆積プロセスが、高い温度、例えば約６５０℃以上で実施される場合は、SiH4ソークステップは省略してもよい。
【００９９】
SiH4コンディション化ステップ、DCS堆積ステップ、そしてSiH4パージステップを含む例示的プロセスは図５に示されている。本発明はさらに次の非限定的な例により示される。
【０１００】
【実施例】
以下実施例に基づき本発明を具体的に説明するが、本発明はその要旨を超えない限り以下の実施例に限定されるものではない。
【０１０１】
例１
例においては、２つの８インチ半導体ウエハは、WSixの層が堆積された。最初のウエハは、シランキャップすることなく通常のシラン法に従ってプロセスされた。２つ目のウエハは、以下に示すように本発明に従い、DCS法の前にするSiH4ソークステップと、DCS法の後にするSiH4キャッピングステップを伴うDCS法に従いプロセスされた。
【０１０２】
最初、ウエハは６Ｌの真空堆積チャンバへ導入された、そしてSiH4（３００ｓｃｃｍ）がチャンバ内へ、キャリアガスとしてアルゴン（３００ｓｃｃｍ）とともに導入された。チャンバの底が同時にアルゴン（３００ｓｃｃｍ）によりパージされる。SiH4ソークステップが２トールの圧力で３０秒実施された。
【０１０３】
その後、ウエハは５６５℃にチャンバ内で加熱された。WF6（３．５ｓｃｃｍ）、DCS（１７５ｓｃｃｍ）そしてアルゴン（６００ｓｃｃｍ）が拡散器を経て導入された。チャンバの底はアルゴン（３００ｓｃｃｍ）でパージされた。チャンバ圧力は０．８トールであった。WSix堆積は１１０秒実施された。
【０１０４】
堆積が完了した後、シランキャップステップが１５秒実施された。合計プロセス時間は３分間であった。
【０１０５】
それぞれのウエハのWSi x 膜におけるストレスは、Tencor FLX-2908薄膜ストレス測定装置（Tencor Instrumentsから入手可能）を用いて測定する。それぞれのウエハは窒素雰囲気下で、６時間の測定中は９００℃まで加熱される。ウエハは９００℃で３０分維持され、それからゆっくりと室温に冷却される（２５℃）。それぞれの薄膜のストレスは加熱および冷却の間に測定された。結果は図３および４にそれぞれ与えられている。
【０１０６】
図３および４の比較から、本発明により得られる薄膜ストレスの予期せぬ改善が見られる。本発明による例示的な製造された薄膜は、堆積プロセスが典型的に実施される温度範囲（約５００−６００℃）を含む温度範囲内で、従来既知のDCSにより形成される比較用薄膜よりも有意な低いストレスを示す。
【０１０７】
より詳しくは、既知方法及び本発明の方法による両方の方法で形成されるWSix膜はともに、アニーリングおよび冷却の間測定されるストレスにおいて履歴をしめす。本発明により形成する例示的膜（図４）においては、約室温から約６００℃の温度範囲で、加熱時に測定されるストレスは、冷却時のストレスよりも低い。約４００℃と６００℃の間でストレスは少し変動した。図３に示される比較用膜においては、加熱時に測定されるストレスは、約２００℃で冷却する際に測定されるものよりより高い、そして約６７５℃まで、より高いく維持される。図４の例示的膜は、また、膜ストレスは、約４００℃から約５００℃の温度で負の値を示すという点で図３の比較用膜とは異なる。すなわち、例示的膜は上記の温度範囲ではテンション(tension)ではなくむしろコンプレッション(compression)であることが示され、一方比較用膜はいつもテンションであることを示す。
【０１０８】
例示的膜は、比較用膜と同様に約６００℃において局所的ストレスの最大値を示す。しかしながら、例示的膜においては、このおんどでの測定されたストレスは比較用膜のそれよりずっと低い。さらに、約６００℃以上の温度範囲において加熱時における比較用膜により示されるストレスの変化の速度および、ストレスにおける合計の減少は、例示的膜でしめされるものよりもずっと大きい。すなわち、例示的膜は、この温度範囲においてずっと滑らかなストレスの遷移を示す。
【０１０９】
いかなる特別な理論にしばられることは望まないが、本発明により形成される膜のふるまいは以下のように説明され得る。WSix膜は、ヘキサゴナル(hexagonal) とテトラゴナル(tetragonal)の２つの相の混合である。アニーリング時において、温度が約４００℃から７００℃の範囲で上昇するにつれて、ヘキサゴナル相がテトラゴナル相へ変移(transform) する。約９００℃までに、膜は実質的に完全にテトラゴナル相となる。この点から、従来法により形成され、または本発明による方法により形成されても、WSix膜は冷却に際しては同様にふるまう。
【０１１０】
膜のストレスは、加熱に従い、遷移温度範囲が達成されるまで減少することが観測され、この点でストレスは、相転移が始まるにつれて増加する。本発明による方法で形成される膜においては、アニーリングプロセスの開始時でのストレスは、先行技術により形成された膜においてのストレスよりもずっと低い。前−遷移加熱(pre-transition heating)の間は、示されているように、ストレスは先行技術によるストレスより有意により低く維持され、そして、この領域ではゼロ、もしくは負とさえ（コンプレッシブ(compressive)）考えることが可能である。もっとも、負の値は本発明において形成されるすべての膜において必ずしも実現される必要はない。
本発明の方法に従い形成される膜により示されるストレスの減少は次のように達成可能である。プロセスされる半導体ウエハは、SiH4がチャンバをパージする間チャンバ内に残される。SiH4は、ウエハ上表面に存在する残留タングステン原子、および残留WF6と反応し、そして、DCS堆積プロセス（それゆえ「キャップ」ステップとしてSiH4パージに対する代わりの参照(reference)である）の間に形成される層の最上部に、約１−２オングストロームの厚さを持つシリコンの多いWSix層を形成する。該反応は、膜粒子(grain)の境界でシリコンを膜に追加し、膜の穴(pore)を埋め、従って膜のストレスを解消する。さらにSiH4パージは実際シート抵抗のわずかな増加をもたらし得るとも考えられている。
【０１１１】
例２
シート抵抗は、従来法および例１に示した本発明による方法による半導体ウエハにおいて測定された。シート抵抗値は、ウエハの表面の４９の異なる場所で測定され、測定値の平均値および標準偏差を計算した。標準偏差はここでは、シート抵抗の「均一性(uniformity)」として記載される。高い「均一性」値は従って、シート抵抗の大きな変動を示す、ウエハの表面の場所から場所へのシート抵抗の大きな変動を示すものである。
【０１１２】
図６と図７は、従来法と、本発明に係る方法によるそれぞれ２５枚のウエハのΩ／スクエアで測定したシート抵抗の短期的ドリフトを示すものであり（◇）、％で表した均一性（□）を示す。従来法による測定されたシート抵抗は３１から２９Ω／スクエアへばらつき、約２Ω／スクエア（約６．５％）の減少である。本発明に係る方法においては、シート抵抗は４４．４から４４．６Ω／スクエアのばらつきであり、これは実験誤差の範囲である。従来法の均一性が約１．７％から２．４％へばらつき；本発明に係る方法においては約１．８３％から１．７５％へばらつく。明らかに、本発明に係る方法は、シート抵抗の短期的下方向へのドリフトを有意に減少させる。
【０１１３】
図８と９は５００枚ウエハの長期的シート抵抗におけるドリフトと、均一性について、従来法と本発明に係る方法についてそれぞれ示されている。１バッチ２５枚のウエハの最初のウエハについてシート抵抗が測定された。２５枚のウエハがプロセスされた後、真空堆積チャンバは清浄化された。そしてそのプロセスが次の２５枚のウエハについて繰返される。
【０１１４】
従来法プロセスにおいては、シート抵抗は３１から２７Ω／スクエアへと変動し、約４Ω／スクエア（約１３％）の減少であった。本発明に係るプロセスにおいては、シート抵抗は４４．５から４３Ω／スクエアへと変動し、約１．５Ω／スクエア（約３％）の減少であった。従来法の均一性は約２％から３．５％へ増加することが観測され、本発明に係る方法では変動は約１％から１．８％であり、上方向とか下方向とかの傾向はなかった。それゆえ本発明に係るプロセスは、従来法のプロセスと比較して、均一性の改善同様、シート抵抗の長期的な下方向のドリフトを、有意に減少させる。
【０１１５】
さらに、５００枚のウエハプロセス後は、許容されるシート抵抗を有する堆積膜を製造するために、従来法プロセスでは堆積中に圧力を約１．２トール上昇させる調節が必要であった。本発明に係るプロセスでは、そのような上昇方向の調節は必要無かった。本発明は、主に、DCS堆積プロセスを参照として説明されているが、本発明はDCS堆積プロセス、または基板上にWSixを堆積するプロセスに限定されない。SiH4コンディション化とパージステップは、他の堆積プロセス、特に基板上に結晶性物質を堆積するプロセスにおいても使用可能である。そのような物質としては、例えば、TiSix、CoSix、TiCoSix等である。
【０１１６】
本発明に従い半導体ウエハをプロセスすることにより、シート抵抗の短期的、及び長期的下方向ドリフトを有意に減少させ、より均一なウエハを製造することを可能とする。さらに本発明は、有意に減少した膜ストレスを有するようにプロセスウエハを提供する。
【図面の簡単な説明】
【図１】図１は、本発明の方法を実現するために有用であり、例示的な真空プロセス装置、より詳しくはタングステン堆積チャンバの模式断面図を示すものである。
【図２】図２は、一般的に図１で示される、好ましいガス混合アセンブリの構成ダイアグラムを示すものである。
【図３】図３は、従来のDSC プロセスにより半導体ウエハ上に堆積されたWSi x フィルムの、温度の関数としてアニーリング時に測定した、フィルムストレスのグラフを示すものであり、四角で示されるのはフィルムの加熱時に測定された値であり、三角で示されるのは冷却時に測定された値である。
【図４】図４は、図３に対応する、本発明に係る方法に従い堆積された半導体ウエハ上への例示的なWSixフィルムのストレスの温度の関数としてグラフを示すものである。
【図５】図５は、本発明による半導体ウエハのプロセスの例示的方法を示したフローチャートである。
【図６】図３と４で説明される方法に従い、従来のプロセスで製造された２５の半導体ウエハのシート抵抗（菱形）と均一性（四角）の変動を示すグラフである。
【図７】図３と４で説明される方法に従い、本発明のプロセスで製造された２５の半導体ウエハのシート抵抗（菱形）と均一性（四角）の変動を示すグラフである。
【図８】図３と４で説明される方法に従い、従来のプロセスで製造された５００の半導体ウエハのシート抵抗（菱形）と均一性（四角）の変動を示すグラフである。
【図９】図３と４で説明される方法に従い、本発明のプロセスで製造された５００の半導体ウエハのシート抵抗（菱形）と均一性（四角）の変動を示すグラフである。
【符号の説明】
１０…ＣＶＤシステム、１２…堆積チャンバ、１４…真空排気システム、１６…ガス混合アセンブリ、１８…拡散器、２０…ウエハリフト、２２…バッフルプレート、２４…リフトフィンガー、２６…サスセプターリフト、２８…基板、３０…サスセプター、３２…加熱手段、３４…反応ゾーン、３６…石英窓、３８…フイードライン、４０…フイードライン、４２…プレナム、４４…混合ライン、４６…混合ライン、４８…分流ライン、５０…バルブ、５２…バルブ、５４…インレット混合バルブ、５６…インレット混合バルブ、５８…アウトレット混合バルブ、６０…アウトレット混合バルブ、６２…分流バルブ、６４…WF6 源、６６…NF3クリーニングガス源、６８…供給バルブ、７０…供給バルブ、７２…DSC源、７４…SiH4源、７６…供給バルブ、７８…供給バルブ、８０…貴ガス源、８２…供給バルブ、８６…スロットルバルブ、８８…ボトムパージライン

Claims (6)

  1. 真空処理装置のチャンバ内で基板を処理する方法であって、
    (i) ＷＦ６と、ジクロロシランと、希ガスとを備える混合ガスを用いて、前記基板の表面上にＷＳｉXを堆積する堆積のステップと、
    (ii)前記チャンバにジクロロシラン（ＤＣＳ）を流入させることにより、ＷＦ６を前記チャンバからパージするＤＣＳパージのステップと、
    (iii)前記チャンバにＳｉＨ4を流入させることにより、残留のＷＦ6及びＤＣＳを前記チャンバからパージするＳｉＨ4パージのステップであって、前記ＳｉＨ４パージが１０〜３０秒間行われる、前記ステップと、
    を有する、前記方法。
  2. 真空処理装置のチャンバ内で基板を処理する方法であって、
    (i) ＷＦ６と、ジクロロシランと、希ガスとを備える混合ガスを用いて、前記基板の表面上にＷＳｉXを堆積する堆積のステップと、
    (ii)前記チャンバにジクロロシラン（ＤＣＳ）を流入させることにより、ＷＦ６を前記チャンバからパージするＤＣＳパージのステップであって、ＤＣＳの流量が１３０〜３００ｓｃｃｍである、前記ＤＣＳパージのステップと、
    (iii)前記チャンバにＳｉＨ4を流入させることにより、残留のＷＦ6及びＤＣＳを前記チャンバからパージするＳｉＨ4パージのステップと、
    を有する、前記方法。
  3. 真空プロセス装置のチャンバ内で基板を処理する方法であって、
    (i) 前記基板を前記チャンバに導入するステップと、
    (ii)ＳｉＨ4を前記チャンバに１５秒間〜１分間流すステップと、
    (iii) 前記基板の表面上にＷＳｉxを堆積するステップと、
    (iv)ジクロロシランを前記装置内に流すことにより、前記チャンバから、残留するＷＦ6及びジクロロシランをパージするステップと、
    (v) ジクロロシランの前記装置への流れを止めた後に、ＳｉＨ4を前記チャンバに流すことにより、残留するＷＦ6を及びジクロロシランを除くステップと、
    を有する方法。
  4. 前記基板が半導体ウエハである、請求項３に記載の方法。
  5. 前記ステップ(v) の後に、前記基板が前記チャンバから取り出される、請求項３に記載の方法。
  6. 前記チャンバが底部を有し、少なくとも前記ステップ(ii)の間、前記底部がアルゴンでパージされる、請求項３に記載の方法。
JP01266098A 1994-09-27 1998-01-26 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用 Expired - Fee Related JP3990792B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US31416194A 1994-09-27 1994-09-27
US08/314161 1994-09-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP24979695A Division JP3167100B2 (ja) 1994-09-27 1995-09-27 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用

Publications (2)

Publication Number Publication Date
JPH10212583A JPH10212583A (ja) 1998-08-11
JP3990792B2 true JP3990792B2 (ja) 2007-10-17

Family

ID=23218827

Family Applications (2)

Application Number Title Priority Date Filing Date
JP24979695A Expired - Fee Related JP3167100B2 (ja) 1994-09-27 1995-09-27 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用
JP01266098A Expired - Fee Related JP3990792B2 (ja) 1994-09-27 1998-01-26 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP24979695A Expired - Fee Related JP3167100B2 (ja) 1994-09-27 1995-09-27 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用

Country Status (6)

Country Link
US (3) US5780360A (ja)
EP (1) EP0704551B1 (ja)
JP (2) JP3167100B2 (ja)
KR (1) KR100214910B1 (ja)
DE (1) DE69518710T2 (ja)
SG (1) SG42803A1 (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090706A (en) * 1993-06-28 2000-07-18 Applied Materials, Inc. Preconditioning process for treating deposition chamber prior to deposition of tungsten silicide coating on active substrates therein
EP0704551B1 (en) * 1994-09-27 2000-09-06 Applied Materials, Inc. Method of processing a substrate in a vacuum processing chamber
ES2183091T3 (es) * 1996-08-27 2003-03-16 Boc Group Inc Recuperacion de gases nobles.
US6127269A (en) * 1996-11-12 2000-10-03 Taiwan Semiconductor Manufacturing Company Method for enhancing sheet resistance uniformity of chemical vapor deposited (CVD) tungsten silicide layers
US5963836A (en) * 1996-12-03 1999-10-05 Genus, Inc. Methods for minimizing as-deposited stress in tungsten silicide films
DE19704533C2 (de) * 1997-02-06 2000-10-26 Siemens Ag Verfahren zur Schichterzeugung auf einer Oberfläche
US6068703A (en) * 1997-07-11 2000-05-30 Applied Materials, Inc. Gas mixing apparatus and method
JPH11200050A (ja) 1998-01-14 1999-07-27 Mitsubishi Electric Corp タングステンシリサイド膜の形成方法、半導体装置の製造方法、及び半導体ウェーハ処理装置
TW589398B (en) * 1998-05-20 2004-06-01 Samsung Electronics Co Ltd Filtering technique for CVD chamber process gases and the same apparatus
US6190732B1 (en) 1998-09-03 2001-02-20 Cvc Products, Inc. Method and system for dispensing process gas for fabricating a device on a substrate
US6300255B1 (en) * 1999-02-24 2001-10-09 Applied Materials, Inc. Method and apparatus for processing semiconductive wafers
JP2000294775A (ja) * 1999-04-07 2000-10-20 Sony Corp 半導体装置の製造方法
JP2002544394A (ja) * 1999-05-19 2002-12-24 アプライド マテリアルズ インコーポレイテッド 堆積プロセスにおけるＳｉＨ４ソークとパージの利用
JP2001110750A (ja) * 1999-09-30 2001-04-20 Applied Materials Inc タングステンシリサイド膜を形成する方法、および金属−絶縁膜−半導体型トランジスタを製造する方法
KR100364656B1 (ko) * 2000-06-22 2002-12-16 삼성전자 주식회사 실리사이드 증착을 위한 화학 기상 증착 방법 및 이를수행하기 위한 장치
WO2002010472A1 (fr) 2000-07-28 2002-02-07 Tokyo Electron Limited Procede de formage de film
DE10115228B4 (de) * 2001-03-28 2006-07-27 Samsung Electronics Co., Ltd., Suwon Steuerung des anormalen Wachstums bei auf Dichlorsilan (DCS) basierenden CVD-Polycid WSix-Filmen
US7589017B2 (en) * 2001-05-22 2009-09-15 Novellus Systems, Inc. Methods for growing low-resistivity tungsten film
US6635965B1 (en) * 2001-05-22 2003-10-21 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7141494B2 (en) * 2001-05-22 2006-11-28 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
US7262125B2 (en) * 2001-05-22 2007-08-28 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
US7955972B2 (en) 2001-05-22 2011-06-07 Novellus Systems, Inc. Methods for growing low-resistivity tungsten for high aspect ratio and small features
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US6517235B2 (en) * 2001-05-31 2003-02-11 Chartered Semiconductor Manufacturing Ltd. Using refractory metal silicidation phase transition temperature points to control and/or calibrate RTP low temperature operation
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US6730367B2 (en) * 2002-03-05 2004-05-04 Micron Technology, Inc. Atomic layer deposition method with point of use generated reactive gas species
US20050229947A1 (en) * 2002-06-14 2005-10-20 Mykrolis Corporation Methods of inserting or removing a species from a substrate
US6844258B1 (en) 2003-05-09 2005-01-18 Novellus Systems, Inc. Selective refractory metal and nitride capping
US7754604B2 (en) * 2003-08-26 2010-07-13 Novellus Systems, Inc. Reducing silicon attack and improving resistivity of tungsten nitride film
US7323411B1 (en) * 2003-09-26 2008-01-29 Cypress Semiconductor Corporation Method of selective tungsten deposition on a silicon surface
US7408225B2 (en) * 2003-10-09 2008-08-05 Asm Japan K.K. Apparatus and method for forming thin film using upstream and downstream exhaust mechanisms
KR100695484B1 (ko) * 2004-01-13 2007-03-15 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법
US20050186339A1 (en) * 2004-02-20 2005-08-25 Applied Materials, Inc., A Delaware Corporation Methods and apparatuses promoting adhesion of dielectric barrier film to copper
WO2006019603A2 (en) * 2004-07-30 2006-02-23 Applied Materials, Inc. Thin tungsten silicide layer deposition and gate metal integration
JP4798688B2 (ja) * 2004-08-26 2011-10-19 エルピーダメモリ株式会社 半導体装置の製造方法
KR100671627B1 (ko) * 2004-10-25 2007-01-19 주식회사 하이닉스반도체 플래쉬 메모리소자의 소스 콘택 형성방법
US7743731B2 (en) * 2006-03-30 2010-06-29 Tokyo Electron Limited Reduced contaminant gas injection system and method of using
US7655567B1 (en) 2007-07-24 2010-02-02 Novellus Systems, Inc. Methods for improving uniformity and resistivity of thin tungsten films
US8049178B2 (en) * 2007-08-30 2011-11-01 Washington State University Research Foundation Semiconductive materials and associated uses thereof
US7772114B2 (en) * 2007-12-05 2010-08-10 Novellus Systems, Inc. Method for improving uniformity and adhesion of low resistivity tungsten film
US8053365B2 (en) 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US8062977B1 (en) 2008-01-31 2011-11-22 Novellus Systems, Inc. Ternary tungsten-containing resistive thin films
US8058170B2 (en) 2008-06-12 2011-11-15 Novellus Systems, Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US8551885B2 (en) * 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US8623733B2 (en) 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8207062B2 (en) * 2009-09-09 2012-06-26 Novellus Systems, Inc. Method for improving adhesion of low resistivity tungsten/tungsten nitride layers
US8709948B2 (en) 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
CN103650169A (zh) * 2011-07-27 2014-03-19 夏普株式会社 含硅薄膜的制造方法
JP2013143429A (ja) * 2012-01-10 2013-07-22 Sharp Corp シリコン含有膜の製造方法および光電変換装置の製造方法
CN113862634A (zh) 2012-03-27 2021-12-31 诺发系统公司 钨特征填充
US9034760B2 (en) 2012-06-29 2015-05-19 Novellus Systems, Inc. Methods of forming tensile tungsten films and compressive tungsten films
US8975184B2 (en) 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US10385448B2 (en) * 2012-09-26 2019-08-20 Applied Materials, Inc. Apparatus and method for purging gaseous compounds
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US10378107B2 (en) * 2015-05-22 2019-08-13 Lam Research Corporation Low volume showerhead with faceplate holes for improved flow uniformity
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
JP2020530881A (ja) 2017-08-14 2020-10-29 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ ３次元垂直ｎａｎｄワード線用の金属充填プロセス
KR20200140391A (ko) 2018-05-03 2020-12-15 램 리써치 코포레이션 3d nand 구조체들에 텅스텐 및 다른 금속들을 증착하는 방법
CN113424300A (zh) 2018-12-14 2021-09-21 朗姆研究公司 在3d nand结构上的原子层沉积
KR20210141762A (ko) 2019-04-11 2021-11-23 램 리써치 코포레이션 고 단차 커버리지 (step coverage) 텅스텐 증착

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842893A (en) 1983-12-19 1989-06-27 Spectrum Control, Inc. High speed process for coating substrates
JPS63120419A (ja) * 1986-11-10 1988-05-24 Matsushita Electronics Corp 半導体装置の製造方法
US4737474A (en) * 1986-11-17 1988-04-12 Spectrum Cvd, Inc. Silicide to silicon bonding process
US4951601A (en) 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
EP0305143B1 (en) * 1987-08-24 1993-12-08 Fujitsu Limited Method of selectively forming a conductor layer
US4842892A (en) * 1987-09-29 1989-06-27 Xerox Corporation Method for depositing an n+ amorphous silicon layer onto contaminated substrate
JPS6457034U (ja) 1987-10-07 1989-04-10
JPH02172155A (ja) 1988-12-26 1990-07-03 Haibetsuku:Kk チップ型ランプ
JPH02237025A (ja) * 1989-03-09 1990-09-19 Matsushita Electron Corp 半導体装置の製造方法
JPH0383389A (ja) 1989-08-28 1991-04-09 Murata Mfg Co Ltd 回路基板
EP0437110B1 (en) * 1990-01-08 2001-07-11 Lsi Logic Corporation Structure for filtering process gases for use with a chemical vapour deposition chamber
US4966869A (en) * 1990-05-04 1990-10-30 Spectrum Cvd, Inc. Tungsten disilicide CVD
JPH0461324A (ja) * 1990-06-29 1992-02-27 Nec Corp 選択気相成長法
JPH04294532A (ja) * 1991-03-22 1992-10-19 Sony Corp タングステンシリサイド膜の形成方法
JPH05182925A (ja) * 1991-12-30 1993-07-23 Sony Corp 半導体装置の製造方法及び半導体装置の製造装置
US5231056A (en) * 1992-01-15 1993-07-27 Micron Technology, Inc. Tungsten silicide (WSix) deposition process for semiconductor manufacture
US5326723A (en) * 1992-09-09 1994-07-05 Intel Corporation Method for improving stability of tungsten chemical vapor deposition
US5272112A (en) * 1992-11-09 1993-12-21 Genus, Inc. Low-temperature low-stress blanket tungsten film
US5500249A (en) * 1992-12-22 1996-03-19 Applied Materials, Inc. Uniform tungsten silicide films produced by chemical vapor deposition
JP3294413B2 (ja) * 1993-12-28 2002-06-24 富士通株式会社 半導体装置の製造方法及び製造装置
US5447887A (en) * 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
EP0704551B1 (en) * 1994-09-27 2000-09-06 Applied Materials, Inc. Method of processing a substrate in a vacuum processing chamber
EP0802564A3 (en) * 1996-04-19 1999-02-24 Nec Corporation Semiconductor device having high resistive element including high melting point metal

Also Published As

Publication number Publication date
JP3167100B2 (ja) 2001-05-14
US5817576A (en) 1998-10-06
US6193813B1 (en) 2001-02-27
JPH08236464A (ja) 1996-09-13
US5780360A (en) 1998-07-14
JPH10212583A (ja) 1998-08-11
SG42803A1 (en) 1997-10-17
KR960012331A (ko) 1996-04-20
DE69518710D1 (de) 2000-10-12
EP0704551A1 (en) 1996-04-03
EP0704551B1 (en) 2000-09-06
KR100214910B1 (ko) 1999-08-02
DE69518710T2 (de) 2001-05-23

Similar Documents

Publication Publication Date Title
JP3990792B2 (ja) 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用
US9978685B2 (en) Conformal amorphous silicon as nucleation layer for W ALD process
KR102430053B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
US11594415B2 (en) PECVD tungsten containing hardmask films and methods of making
US7211144B2 (en) Pulsed nucleation deposition of tungsten layers
US6049131A (en) Device formed by selective deposition of refractory metal of less than 300 Angstroms of thickness
US5129958A (en) Cleaning method for semiconductor wafer processing apparatus
KR102345313B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JPWO2002048427A1 (ja) 薄膜の形成方法及び薄膜の形成装置
JP6913752B2 (ja) 核形成のない間隙充填ａｌｄプロセス
KR20200112686A (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR20210119890A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20210109465A (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JPH07176484A (ja) 窒化アルミニューム面を有するサセプタをサセプタの浄化後珪化タングステンで処理することによって半導体ウエハ上に珪化タングステンを一様に堆積する方法
US6573180B2 (en) PECVD method of forming a tungsten silicide layer on a polysilicon layer
JPH06283453A (ja) 半導体装置製造方法
KR20230079221A (ko) 기판 처리 방법 및 기판 처리 장치
EP0648859B1 (en) Processes for the deposition of adherent tungsten silicide films
JP2001326192A (ja) 成膜方法及び装置
JP2002343792A (ja) 膜形成方法及び装置
JP2002544394A (ja) 堆積プロセスにおけるＳｉＨ４ソークとパージの利用
JP2677230B2 (ja) ＴｉＮ膜の形成方法
JP2005068456A (ja) 成膜方法
JPH08306676A (ja) 化学気相成長装置及び半導体装置の製造方法
JP2003142481A (ja) 窒化膜形成方法及び装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20060425

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060725

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20070116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees