JP3167100B2 - 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用 - Google Patents

堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用

Info

Publication number
JP3167100B2
JP3167100B2 JP24979695A JP24979695A JP3167100B2 JP 3167100 B2 JP3167100 B2 JP 3167100B2 JP 24979695 A JP24979695 A JP 24979695A JP 24979695 A JP24979695 A JP 24979695A JP 3167100 B2 JP3167100 B2 JP 3167100B2
Authority
JP
Japan
Prior art keywords
chamber
substrate
sih
dichlorosilane
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24979695A
Other languages
English (en)
Other versions
JPH08236464A (ja
Inventor
チュ ツェン メン
チャン メイ
エー． スリニバス ラマヌジャプラム
リネン クラウス−ディエター
アイゼンバーグ モシェ
テルフォード スーザン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH08236464A publication Critical patent/JPH08236464A/ja
Application granted granted Critical
Publication of JP3167100B2 publication Critical patent/JP3167100B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/905—Cleaning of reaction chamber

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、６フッ化タングス
テン（WF6）およびジクロロシラン(DCS) からタングス
テンケイ素化物(WSix）の堆積プロセスのようなＣＶＤ
プロセスの改良されたプロセスに関するものである。さ
らには、本発明は、基板上のWSixの堆積に続く新規シラ
ン(SiH4)パージステップを含むプロセスに関するもので
ある。本発明は、さらには、基板上のWSixの堆積に先立
って新規なSiH4のソーク(soak)ステップを含むプロセス
に関するものである。
【０００２】
【従来の技術】タングステンケイ素化物(Tungsten sili
cide)(WSix) は、いままでは低圧ＣＶＤ(LPCDV) によっ
て、シラン(SiH4) と６フッ化タングステン(WF6) をプ
レカーサーガスとして用いて半導体基板上に堆積されて
きた。典型的には、WSix薄膜は、ポリシリコン層の下の
(beneath) 酸化ケイ素(silicon oxide) の層を有する半
導体ウエハ上に堆積される。従来のプロセスは、しかし
ながら、完全に満足するものではなかった。
【０００３】従来プロセスの１つの問題は、堆積された
コーティングが、望まれる程度段差形状へ追随してない
ことである。他の問題は、そのようにして堆積されたフ
ィルム高残留フッ素を含有し、デバイス性能に不利な影
響を与えるということである。例えば、ウエハを例えば
アニーリング時のように８５０℃以上の高温度に晒した
場合、下にあるポリシリコン層を通じて、下にある酸化
ケイ素層へ過剰のフッ素イオンが移動する。酸化ケイ素
層の効果的な厚みはそれゆえ増加するようにみえること
となる。この酸化ケイ素層の効果的な厚みの増加は結
局、そのような層を含む半導体デバイスの電気的な性質
において不利な変化をもたらす。
【０００４】ここに参照として取り込まれているUS.Pat
ent No.4,951,601(Maydan等）に記述されているよう
な、マルチチャンバ真空プロセスシステムを使用する場
合、最初にタングステンケイ素化物によりコートされる
基板は、フッ素プラズマスクラブを用いてもともとあっ
た酸化物をポリシリコン層から除いて清浄化される。清
浄化された基板はその後、基板運搬チャンバに移され
る。この運搬チャンバは、基板の再酸化を防ぐために窒
素またはアルゴン雰囲気（大気圧以下）にされていて、
そして基板を、プロセスチャンバ、例えばタングステン
堆積チャンバに、Ｏリングシールを持つスリットバルブ
を通じて移動するためにロボットを含む。このＣＤＶプ
ロセスチャンバはSiH4とWF6からタングステンケイ素化
物を堆積するための標準となっている。しかしながら、
基板がより大きくなり、デバイスに対する形状サイズが
より小さくなるにつれ、この堆積プロセスを用いる場合
の、ステップカバレージと、残留フッ素の問題は、将来
の応用にたいして極めて重要な制限となる。SiH4のかわ
りに、ジクロロシラン(DCS)を用いてWSixフィルムを堆
積する改良プロセスが提案されている。結果として得ら
れるWSixフィルムは、フッ素含量を低減し、プリカーサ
ーガスとしてSiH4wを用いて堆積させたものよりもずっ
と形状追随性がよく、それにより、SiH4-規準の堆積プ
ロセスの限界に対する回答を与えるものである。良好な
形状追随性を有し、低フッ素含量でありシリコンウエハ
（その上に１またはそれ以上の層を有する）のような基
板への良好な粘着性を有するWSixフィルムを堆積するた
めには、堆積プロセスの間、堆積チャンバから窒素を除
くことが好ましいことが見出されている。そのような改
良プロセスは、ここに参照として取り込まれているChan
g等による、１９９３年１０月１４日に出願された同時
継続出願シリアルNo.08/136,529により与えられてい
る。このプロセス( 「DSC プロセス」）において、タン
グステンケイ素化物薄膜フィルムは、WF6、DCSおよび貴
キャリアーガスを、窒素が除かれているタングステン堆
積チャンバに通じることにより形成される。
【０００５】堆積プロセスにおいては、それぞれの半導
体ウエハをプロセスした後、チャンバおよび供給ライン
から残留する反応性、およびキャリアガスを除くため
に、堆積チャンバとガス供給ラインをパージすることが
普通となっている。上で述べたDSCプロセスは典型的に
は、DCSをパージガスとするパージステップを含む。
【０００６】しかしながら、DSCプロセスに従う半導体
ウエハ上の堆積したWSixは、そのようにプロセスされた
ウエハのシート抵抗において、短期的にも長期的にも顕
著な下方向のドリフトを伴うことが見出されている。DC
Sプロセスを用いて、シート抵抗は、２５枚のウエハを
プロセスする間に２Ω／スクエア減少することが観測さ
れている。この短期的抵抗値のドリフトは５％またはそ
れ以上の減少となる。５００枚のウエハをプロセスする
間の長期的抵抗値のドリフト、４−５Ω／スクエアにな
るが、も観測されている。
【０００７】観測されるシート抵抗値においての短期的
及び長期的な下方向のドリフトを減少する既知のDCS堆
積プロセスにおける改良のための必要性がある。
【０００８】
【発明が解決しようとする課題】上記の従来技術の問題
点を解決するために、本発明の目的の１つは、半導体ウ
エハのような基板を、ガス混合物を用いて物質を基板の
表面上に堆積し、そしてSiH4をチャンバ内に流すことに
より堆積ステップから残留ガスをチャンバからパージす
ることによる、真空プロセス装置のチャンバ内でのプロ
セスの方法を提供することである。
【０００９】さらに本発明の目的は、WF6とジクロロシ
ランと貴ガスとの混合物を用いて、WSixが半導体ウエハ
の表面上に堆積され、そして、チャンバはその後SiH4を
チャンバ内に流すことにより残留するWF6とジクロロシ
ランをパージするプロセス方法を提供することである。
【００１０】さらに本発明における目的は、WSix堆積の
後、そしてSiH4パージに先立って任意のDCSの部分的パ
ージがなされるプロセスの方法を提供することである。
【００１１】さらに、本発明の目的は、真空プロセスチ
ャンバを調節する(condition)ために、堆積プロセスに
先立ってSiH4が適用されるプロセスの方法を提供するこ
とである。SiH4調節ステップは、独立に適用されるし、
または、真空堆積チャンバ内で基板をプロセスする方法
の一部としての従来のSiH4パージステップとの組合せで
適用されてもよい。
【００１２】さらに本発明の目的は、従来のプロセスに
従ってプロセスされる半導体ウエハが供給されるプロセ
スの方法を提供することである。そのように製造さえた
ウエハは減少したシート抵抗の変動で特徴ずけられる、
そしてさらに堆積された再のフィルムストレス減少によ
り特徴ずけられる。
【００１３】さらに、本発明の他の目的は、チャンバ
と、WSixのような物質をチャンバ内に暴露された基板の
表面上に堆積するための手段と、チャンバをSiH4でパー
ジする手段からなる真空プロセス装置を提供することで
ある。
【００１４】基板表面上に物質を堆積するための好まし
い手段は、少なくとも１つの反応性ガスのソースと、そ
の反応性ガスをチャンバ内へ導入する手段とを含む。特
に好ましくは、該装置はWF6 、DCSそして貴キャリアガ
スを含み、そしてそれらのガスを反応性ガス混合物を製
造するために混合する手段を有する。
【００１５】SiH4によりチャンバをパージする手段は、
好ましくは、SiH4のソースと、そのSiH4をチャンバ内へ
導入する手段を有する。
【００１６】本発明の他の目的、特徴、および有利性
は、次の発明の詳細な説明に記載の事項から当業者にと
っては明らかになるであろう。
【００１７】
【課題を解決するための手段】従来技術の種々の問題点
に鑑み、本発明者等は鋭意研究し、上記目的をみたすべ
きプロセス方法を開発することに成功し、本発明を完成
するに至った。以下、本発明を詳しく説明する。すなわ
ち、本発明により、真空プロセス装置のチャンバ内で基
板をプロセスする方法であって、(i) 前記基板の表面上
に物質を堆積するステップと、(ii)ＳｉＨ4 を前記チャ
ンバに流すことにより、前記チャンバをパージして前記
堆積ステップから残留する残留ガスを除くステップとを
有する方法が提供される。
【００１８】さらに、本発明により、前記基板が半導体
ウエハであることを特徴とする方法が提供される。
【００１９】さらに、本発明により、ステップ(i)にお
いて、ＷＳｉxが前記基板の前記表面上に堆積されるこ
とを特徴とする方法が提供される。
【００２０】さらに、本発明により、ステップ(Ii)にお
いて、前記ＳｉＨ4が貴ガスと組み合わされていること
を特徴とする方法が提供される。
【００２１】また、本発明により、真空プロセス装置の
チャンバ内で基板をプロセスする方法であって、(i) Ｗ
Ｆ6、ジクロロシランそして貴ガスからなる混合物を用
いて、前記基板の表面上にＷＳｉxを堆積するステップ
と、(ii)ＳｉＨ4を前記チャンバに流すことにより、前
記チャンバをパージして前記堆積ステップから残留する
ＷＦ6とジクロロシランを除くステップとを有する方法
が提供される。
【００２２】さらに、本発明により、前記基板が半導体
ウエハであることを特徴とする方法が提供される。
【００２３】さらに、本発明により、ステップ(ii)が、
約１０から３０秒間行われることを特徴とする方法が提
供される。
【００２４】さらに、本発明により、ステップ(ii)にお
いて、前記ＳｉＨ4の流量が約３００から５００ｓｃｃ
ｍであることを特徴とする方法が提供される。
【００２５】さらに、本発明により、ステップ(ii)の間
の前記チャンバ内の圧力が、約０．５から１．０トール
であることを特徴とする方法が提供される。
【００２６】さらに、本発明により、ステップ(ii)にお
いて、前記ＳｉＨ4が貴ガスと組み合わされていること
を特徴とする方法が提供される。
【００２７】さらに、本発明により、さらに(iii) 前記
ＳｉＨ4を前記チャンバから除くステップ、を有する方
法が提供される。
【００２８】さらに、本発明により、前記基板が前記チ
ャンバから、ステップ(iii)の後に移動されることを特
徴とする方法が提供される。
【００２９】さらに、本発明により、ステップ(i)に先
立って、前記基板が前記チャンバに導入され、そして前
記チャンバがＳｉＨ4をそこへ導入することによりコン
ディション化されることを特徴とする方法が提供され
る。
【００３０】さらに本発明により、前記コンディション
化が約１５秒から１分間行われることを特徴とする方法
が提供される。
【００３１】さらに、本発明により、前記コンディショ
ン化ステップにおいて、前記ＳｉＨ4の流量が約１００
から５００ｓｃｃｍであることを特徴とする方法が提供
される。
【００３２】さらに、本発明により、前記コンディショ
ン化ステップの間の前記チャンバ内の圧力が約１から１
０トールであることを特徴とする方法が提供される。
【００３３】また、本発明により、ステップ(ii)の直前
に、ジクロロシランを、少なくとも部分的に前記装置を
パージするために前記真空プロセス装置に流すことを特
徴とする方法が提供される。
【００３４】さらに、本発明により、前記部分的パージ
ステップの間の前記ジクロロシランの流量が約１３０か
ら３００ｓｃｃｍであることを特徴とする方法が提供さ
れる。
【００３５】さらに、本発明により、前記部分的パージ
ステップが約０から５秒間行われることを特徴とする方
法が提供される。
【００３６】また、本発明により、前記チャンバが底部
を有し、そして前記低部が少なくともステップ(ii)の間
アルゴンでパージされることを特徴とする方法が提供さ
れる。
【００３７】また、本発明により、真空プロセス装置の
チャンバ内で基板をプロセスする方法であって、(i) 前
記基板を前記チャンバに導入するステップと、(ii)Ｓｉ
Ｈ4を前記チャンバに約１５秒から１分間流すステップ
と、(iii) 前記基板の表面上にＷＳｉxを堆積するステ
ップと、(iv)ジクロロシランを前記装置内い流すことに
より、前記チャンバをパージして残留するＷＦ6とジク
ロロシランを除くステップと、(v) ジクロロシランの前
記装置への流れを止めた後に、ＳｉＨ4を前記チャンバ
に流すことにより、残留するＷＦ6 とジクロロシランを
除くステップとを、有する方法が提供される。
【００３８】さらに、本発明により、前記基板が半導体
ウエハであることを特徴とする方法が提供される。
【００３９】さらに、本発明により、前記基板が、前記
チャンバから、ステップ(v) の後に移動されることを特
徴とする方法が提供される。
【００４０】さらに、本発明により、前記チャンバが底
部を有し、そして前記低部が少なくともステップ(ii)の
間アルゴンでパージされることを特徴とする方法が提供
される。
【００４１】また、本発明により、真空プロセス装置の
チャンバ内で基板をプロセスする方法であって、(i) Ｗ
Ｆ6、ジクロロシランそして貴ガスの混合物を用いて、
半導体ウエハの表面上にＷＳｉxの膜を堆積するステッ
プと、(ii)ＳｉＨ4を前記チャンバに流すことにより、
前記チャンバをパージし、残留するＷＦ6 とジクロロシ
ランを除くステップと、(iii)ステップ(i)-(ii)を繰返
すステップとを、有し、それにより、ステップ(i)-(ii
i) を２５回連続した際、前記ＷＳｉx膜のシート抵抗が
３％以上は減少しない方法が提供される。
【００４２】また、本発明により、真空プロセス装置の
チャンバ内で基板をプロセスする方法であって、(i) 半
導体ウエハを前記チャンバに導入するステップと、(ii)
ＳｉＨ4を前記チャンバに流すステップと、(iii) Ｗ
Ｆ6、ジクロロシランそして貴ガスの混合物を用いて、
前記半導体ウエハの表面上にＷＳｉxの膜を堆積するス
テップと、(iv)少なくとも部分的に前記真空プロセス装
置を、ジクロロシランを前記装置に流すことによりパー
ジするステップと、(v) ジクロロシランの前記装置への
流れを止めた後に、ＳｉＨ4を前記チャンバに流すこと
により、残留するＷＦ6とジクロロシランを除くステッ
プと、(vi)前記半導体ウエハを前記チャンバから移動す
るステップと、(vii) ステップ(i)-(vi)を繰返すステッ
プとを有し、それにより、ステップ(i)-(vi)を２５回連
続した際、前記ＷＳｉx膜のシート抵抗が３％以上は減
少しない方法が提供される。
【００４３】さらに、本発明により、真空プロセス装置
のチャンバ内で基板をプロセスする方法であって、(i)
前記基板を前記チャンバに導入するステップと、(ii)前
記チャンバを、ＳｉＨ4を前記チャンバ内に流すことに
よりコンディション化するステップと、(iii) 前記基板
の表面上に物質を堆積するステップとを有する方法が提
供される。
【００４４】さらに、本発明により、前記基板が半導体
ウエハであることを特徴とする方法が提供される。
【００４５】さらに、本発明により、前記ＳｉＨ4が前
記チャンバに約１５秒から１分間流されることを特徴と
する方法が提供される。
【００４６】さらに、本発明により、ステップ(iii) に
おいて、前記物質がＷＳｉxであることを特徴とする方
法が提供される。
【００４７】さらに、本発明により、前記ＷＳｉxが、
ＷＦ6、ジクロロシランそして貴ガスの混合物を用い
て、前記基板の前記表面上に堆積することを特徴とする
方法が提供される。
【００４８】また、本発明は、本発明に記載の方法によ
り製造される半導体ウエハに関するものである。
【００４９】さらに、本発明は、ストレスが図３に従い
温度により変動する、ＷＳｉx膜を有する半導体ウエハ
に関するものである。
【００５０】さらに、本発明は、ＷＳｉx膜を有する半
導体ウエハで、前記膜のアニーリングの間のストレスが
履歴を示し、約０から６００℃の温度範囲で、加熱の間
のストレスが、冷却の間のストレスよりも小さい半導体
ウエハに関するものである。
【００５１】さらに、本発明は、ＷＳｉx膜を有する半
導体ウエハで、アニーリングの間に決められた値として
前記膜のアニーリングの間に測定されるストレスが約０
から約４００℃の温度範囲で正の値を有し、４００から
５００℃の温度範囲では負の値を有し、５００℃以上で
は正の値を有し、そして６００℃以上では局所的最大値
を示す半導体ウエハに関するものである。
【００５２】さらに、本発明は、本発明の方法による半
導体ウエハであって、前記ストレスが、約５００から約
６００℃の温度範囲で、０から約２×１０9ダイン／ｃ
ｍ2変化するウエハに関するものである。
【００５３】また本発明は、真空プロセス装置であっ
て、(i) チャンバと、(ii)前記チャンバ内に暴露された
基板の表面上に物質を堆積する手段と、(iii) 前記チャ
ンバをＳｉＨ4でパージする手段とを、有する装置に係
るものである。
【００５４】さらに、本発明は、真空プロセス装置であ
って、前記手段(ii)が少なくとも１つの反応性ガス源
と、前記反応性ガスを前記チャンバに導入する手段を有
することを特徴とする装置に係るものである。
【００５５】さらに、本発明は、真空プロセス装置であ
って、前記手段(ii)が、ＷＦ6、ＤＣＳそして貴ガスの
ガス源を有し、そして前記ガスを、該ガスを前記チャン
バに導入する前に混合する手段を有することを特徴とす
る装置に係るものである。
【００５６】さらに、本発明は、真空プロセス装置であ
って、前記手段(iii) が、ＳｉＨ4のガス源を有し、そ
して前記ＳｉＨ4を、前記チャンバに導入する手段を有
することを特徴とする装置に係るものである。
【００５７】さらに、本発明は、真空プロセス装置であ
って、(i) チャンバと、(ii)少なくとも１つの反応性ガ
スと、(iii) 前記反応性ガスを前記チャンバに導入する
手段と、(iv)ＳｉＨ4のガス源と、(v) 前記チャンバを
前記ＳｉＨ4でパージする手段とを、有する装置に係る
ものである。
【００５８】さらに、本発明は、真空プロセス装置であ
って、前記ガス源(ii)がＷＦ6、ＤＣＳそして貴ガスの
ガス源からなることを特徴とする装置に係るものであ
る。
【００５９】さらに、本発明は、真空プロセス装置であ
って、前記手段(iii)が、前記ガスを、該ガスを前記チ
ャンバ内に導入する前に混合する手段を有することを特
徴とする装置に係るものである。
【００６０】さらに、本発明は、真空プロセス装置であ
って、さらに、前記チャンバ内に基板を導入する手段を
有する装置に係るものである。
【００６１】以下に本発明の実施の形態を、実施例とと
もに詳しく説明する。
【００６２】
【発明の実施の形態】我々は、シラン、より正確にはモ
ノシラン(SiH4) を、タングステン堆積チャンバを、WF6
とDCSを用いて半導体ウエハ上にWSixを堆積した後、パ
ージするために使用することが、そのようにプロセスさ
れた半導体ウエハのシート抵抗における短期的な、およ
び長期的な下方向のドリフトを減少させるということを
発見した。本発明にかかる方法をもちいると、既知のDC
S堆積プロセスのすべての利点が維持され、さらにシー
ト抵抗においての短期的および長期的ドリフトが約５％
から３％減少するという他の利点もある。従って、本発
明に係る方法による半導体ウエハはシート抵抗において
より少ない変動を示すものである。
【００６３】我々はまた、本発明に係る方法の結果とし
て、堆積したWSixフィルムにおいてストレスが有意に減
少されることを予期せず発見した。
【００６４】本発明に係る方法は、もし望まれるなら
ば、真空堆積チャンバの改良をすることなく、既知のDC
Sプロセスを実施するために用いられる従来のＣＶＤ装
置を適用して実施され得る。例えば、本発明に係る方法
はApplied Materials,Inc により提供される装置（Chan
g 等により合衆国出願をシリアルNo08/136,529）を用い
て可能である。
【００６５】しかしながら、本発明に係る方法は、その
ような装置の使用への応用のみに適用されると考える必
要ない。特に、本発明はシングルチャンバプロセスシス
テムよりはむしろマルチチャンバプロセスシステムを用
いて実施され得る。
【００６６】ここで図１を参照する。ＣＶＤシステム１
０は、堆積チャンバ１２、真空排気システム１４、一般
的に１６で示されるガス混合アセンブリ１６、拡散器１
８、ウエハリフト２０、バッフルプレート２２、リフト
フィンガー２４およびサスセプターリフト２６からな
る。ポリシリコンの層がその上にあるシリコンウエハの
ような基板２８は、支持器またはサスセプター３０の上
に暴露されている。
【００６７】加熱手段３２は、サスセプター３０とその
うえに保持される基板２８のプロセスの間均一温度を維
持する。
【００６８】図示された実施例では、加熱手段３２は、
平行にされた光を石英窓３６を通じるように方向ずけら
れている、１０００ワットランプの外部アレイである。
他の既知の加熱手段も使用可能である。特に有用な加熱
手段３２は、ランプよりは抵抗加熱手段からなる。抵抗
加熱手段を適用した場合、石英窓３６は省略可能であ
る。従って、抵抗加熱手段の使用は、定期的な清掃及び
／又は石英窓の交換、それに伴うメンテナンスとダウン
タイム費用を不必要とする。
【００６９】本発明の実施に使用可能な、抵抗加熱手段
を有する、好ましい真空プロセス装置は、同時継続合衆
国特許出願シリアルNo08/200,074（Lei 等、１９９４
年、２月２３日出願、ここで参照として取り込まれてい
る）に説明されている。
【００７０】ガス混合アセンブリ１６はガスボックスま
たはガスプレナム、そして、パージガス、キャリアガ
ス、WSixまたはそれ以外の堆積用反応性ガス、定期的チ
ャンバ清浄プロセスのためのNF3のようなクリーニング
ガスのような種々のプロセスガスの流れを制御するため
の１つまたはそれ以上のバルブを含むことが可能であ
る。
【００７１】又は、ガス混合アセンブリ１６は省略して
もよい、そしてすべてのプロセスガスは拡散器１８を経
由して直接チャンバ１２へ供給されてもよい。この変法
は、しかしながら、より大きな非形状追随性を結果とし
て与え、それゆえある応用例についてはあまり好ましく
ない。
【００７２】図２は例示的なガス混合アセンブリ１６を
示している。フイードライン３８と４０はプロセスガス
をプレナム４２に送り、その後拡散器１８を経由してチ
ャンバ１２へ送る。フィードライン３８と４０は混合ラ
イン４４と４６により結合されていて、それらは分流ラ
イン４８により繋がれている。バルブ５０と５２は混合
ライン４４と４６の間に、フィードライン３８と４０上
にそれぞれ配置されている。インレット混合バルブ５４
と５６は混合ライン４４上に配置されており、アウトレ
ット混合バルブ５８と６０はこれに対応して、混合ライ
ン４６上に配置されている。プロセスガス源はフィード
ライン３８と４０に連結されている。好ましくは、フッ
素含有ガス源はフィードライン３８と４０の１つに連結
され、一方、シリコン含有ガス源は残りのフィードライ
ンに連結される。図１および２に示されるように、WF6
源６４とNF3クリーニングガス源６６は同様にフィード
ライン３８に、それぞれ供給バルブ６８と７０を経由し
て連結されている。DSC源７２とSiH 4 源７４は同様に
フィードライン４０にそれぞれ供給バルブ７６と７８を
経由して連結されている。好ましくはアルゴンである貴
ガス源８０は供給バルブ８２を経由してフィードライン
３８に連結されている。
【００７３】プロセスガスがチャンバ１２に流れない場
合においては、種々のバルブのデフォルト設定は次の様
である：バルブ５０と５２は開；他のすべてのバルブは
閉である。図１に戻って、堆積プロセスは、プロセスガ
ス（即ち、反応ガスとキャリアガス）の、ガス混合アセ
ンブリ１６および「シャワーヘッド」型の拡散器１８を
経由して堆積チャンバ１２への流入で始まる。従来のプ
ロセス混合はDCS、WF6そしてアルゴンである。ガス混合
アセンブリ１６は、拡散器１８の上流でプロセスガスを
混合し、拡散器１８へ供給される前にガス混合物は一様
な成分からなることを確実にする。拡散器１８は、その
下にある基板２８の面積に対応して面積上の数多くの開
口部を有する。拡散器１８と基板２８との間にある空間
は、反応ゾーンを定義するために、約２００−１０００
ミル（５−２５ｍｍ）に調節可能である。拡散器１８は
混合プロセスガスを反応ゾーン３４へフィードする。
【００７４】サスセプタ３０の面の下のチャンバの面積
は、ボトムパージライン８８を経由して、貴ガス、好ま
しくはアルゴンで、反応ガスがサスセプタ３０の下のチ
ャンバ１２の領域内に拡張していくことを防ぐためにパ
ージされる。
【００７５】チャンバ内の基本圧力は約１０ミリトール
である。排気システム１４はチャンバ内の圧力を調節可
能とするスロットルバルブ８６に適合されている。
【００７６】本発明に係る方法の図示されている実施例
においては、３つのガス、貴キャリアガス（例えばアル
ゴンガス）、WF6、そしてDCSがガス混合アセンブリで混
合される。WF6は、ガス源６４から、ガス混合アセンブ
リ１６へ、フィードライン３８を通じて、開いている供
給バルブ６８により導入される。WF6は好ましくは、ガ
ス源８０から開いてる供給バルブ８２により供給される
貴キャリアガスとともにガス混合アセンブリ１６へ導入
される。ガス源７２からのジクロロシランは、フィード
ライン４０を通じて、開いている供給バルブ７６を経由
してガス混合アセンブリ１６に導入される。
【００７７】貴キャリアガスはここでは経済的な理由で
好ましくは、アルゴンであるが、しかし、他の貴ガスで
も使用可能である。上で述べたように、窒素は現在のプ
ロセスに従っては使用すべきでなく、プロセスから除外
するべきである。
【００７８】プロセスガスの混合は、ガス混合アセンブ
リ１６中では、バルブ５０と５２、アウトレット混合バ
ルブ５８と６０、そして開いてるインレットバルブ５４
と５６と分流バルブ６２を閉じることで遂行される。ガ
スは部分的に混合ライン４４中で混合し、そして最初流
れが安定するまで、分流ライン４８を通じて、排気シス
テム１４へ流れる。安定になった後、分流バルブ６２は
閉じられる、そしてアウトレット混合バルブ５８と６０
が開かれる。部分的に混合ガスは混合ライン４４を通じ
てフィードライン３８と４０へ戻ってきて、それからプ
レナム４２へ入り、そこで混合が完全となる。
【００７９】混合されたプロセスガスはその後拡散器１
８を経てチャンバ１２へ入る。
【００８０】タングステンケイ素化物堆積は、一般的に
は、５００−６００℃、好ましくは５５０℃で実施され
る。堆積時の圧力は約０．３−１０トールとすることが
できるが、好ましくは約０．７−１．５トールでの実施
である。
【００８１】典型的なプロセスにおいては、プロセスガ
スのチャンバ１２への流量は、チャンバの容量に依存す
る。例示的な装置として、直径８インチ（２００ｍｍ）
の半導体ウエハをプロセスするために使用されるチャン
バを有するものは、典型的な容量は約６Ｌである。直径
６インチ（１５０ｍｍ）の半導体ウエハはまたこの容量
のチャンバ内でプロセス可能である。そのような装置に
おいては、適当なWF6の流量は約１−６ｓｃｃｍであ
り、好ましくは約３．５ｓｃｃｍである。ジクロロシラ
ンはチャンバ１２へ、約１３０−３００ｓｃｃｍの流
量、好ましくは約１７５ｓｃｃｍの流量で通される。ア
ルゴンがキャリアガスとして用いられ、そして、チャン
バ１２へライン３８を通じて約１００−１０００ｓｃｃ
ｍ、好ましくは３００−５００ｓｃｃｍの流量でチャン
バ内へ流される。このアルゴン流量は、約１００−５０
０ｓｃｃｍ、好ましくは約３００ｓｃｃｍのボトムパー
ジラインからは除かれている。抵抗値が７００−１４０
０μΩ・ｃｍ、好ましくは約８００μΩ・ｃｍのWSix層
を得るために、種々の流量が調節可能である。堆積は最
も好ましくは５５０℃でさらに１トールで実施されるこ
とである。
【００８２】堆積プロセスが完了した後、しかし、SiH4
パージステップが始まる前に、DCSを用いた任意の部分
パージステップを行うことが好ましい。任意のDCS部分
パージステップは、簡単に供給バルブ６８を閉じて、す
でに確立されたDCSとアルゴンのチャンバ１２への流れ
を維持しながら、WF6が堆積チャンバへ流れるのを止め
ることで実施される。任意のDCS パージは０から約５
秒、好ましくは２−３秒行われる。この任意のパージス
テップの間のDCSの流量は約１３０から３００ｓｃｃｍ
であり、好ましくは約１７５ｓｃｃｍである。好ましい
温度は堆積ステップで指示されたものと同様である。
【００８３】任意のDCSパージは、いかなる残留WF6をガ
ス混合アセンブリから取り除くのに役立つ。このこと
は、ガス混合アセンブリ内で、WF6が次のSiH4の流れと
接触しないということを確かなものとする。堆積プロセ
スと任意のDCS部分パージプロセスの後に、SiH4パー
ジ、または「キャップ」ステップが行われる。供給バル
ブ７６が閉じられる、ガス源７２からチャンバ１２へDC
Sの流れを止める。もし供給バルブ６８が予めWF6の流れ
を止めるために閉じられていない場合には、この時に閉
じられる。すべての混合バルブ５４、５６、５８、６０
が閉じられる、そしてバルブ５０と５２は開かれる。供
給バルブ７８が開かれる、そしてSiH 4 がガス源７４か
ら流れるようになる。供給バルブ８２は好ましくは開け
たままにし、ガス源８０からアルゴンの流れを維持す
る。アルゴンはＭた、好ましくは、チャンバ１２へボト
ムパージライン８８を通じて流れを継続する。
【００８４】SiH4源７４からSiH4はフィードライン４０
とバルブ５２を通じてプレナム４２へ、そしてチャンバ
１２へ流れる。SiH4のバルブ５２を通じた直接の流れは
ふたたび、SiH4がいかなるWF6、ガス混合アセンブリ１
６に残っているかもしれないWF6と接触し、そして反応
しないことを確かなものとする。
【００８５】ガス混合アセンブリ１６のプレナム４２
は、SiH4が分解することを避けるために、その温度が約
１０℃と１５℃の間に維持されることが好ましい。好ま
しい冷却手段は、水冷ジャケット（図示せず）である。
他の冷却手段もまた使用可能である。
【００８６】SiH4パージステップは好ましくは約１０か
ら３０秒、さらに好ましくは約１５秒実施される。合計
の堆積チャンバ内へのSiH4流量は好ましくは１００から
５００ｓｃｃｍであり、より好ましくは約３００ｓｃｃ
ｍである。SiH4パージの間に、合計の堆積チャンバ内の
チャンバ圧力は好ましくは約０．５から１．０トール、
より好ましくは約０．７トールに維持される。SiH4パー
ジの間の温度は、好ましくは約５００−６００℃、より
好ましくは約５５０℃である。好ましくは、温度は近似
的に、堆積ステップが実施される温度と同じである。
【００８７】好ましくは、アルゴンボトムパージの流量
は約１００から５００ｓｃｃｍであり、より好ましくは
約３００ｓｃｃｍであり、SiH4パージステップの間維持
される。SiH4パージステップの完了の際に、SiH4は堆積
チャンバ、ガス混合アセンブリ、そしてフィードライン
３８と４０から除かれる。バルブ５２は閉じられ、混合
バルブ５６と分流バルブ６２は開けられる。DCSは、好
ましくはアルゴンと組合せられて、フィードライン４０
と分流ライン４８を通じて排気システム１４へ約５から
１０秒、好ましくは約５秒、残留するSiH4を除くために
流される。このステップの間、DCSは堆積チャンバ１２
へは入らない。
【００８８】次に、アルゴン流は、このステップの間堆
積チャンバ１２内へ、約５から１０秒、好ましくは約５
秒、残留SiH4をチャンバから除くために維持される。
【００８９】最後に、堆積チャンバ１２とすべての反応
ガスフィードラインは使用ポンプの基本圧力（好ましく
は５から１５ミリトール）まで脱気される。従来のSiH4
除去プロセスは、その前のステップを参照して上で述べ
た温度の範囲内で好ましく実施可能である。
【００９０】パージプロセスはこの点で完了し、基板２
８は堆積チャンバ１２から取りだすことが可能となる。
【００９１】規則的に、チャンバ１２は、NF3のような
ガスを用いて、プラズマクリーニングプロセスによるよ
うな従来の手段により清浄化され得る。クリーニングガ
スはガス源６６から、供給バルブ７０を開いて、混合バ
ルブ５４と５８を閉じて、そしてクリーニングガスをバ
ルブ５０を通じて流すことによりチャンバ１２へ供給さ
れ得る。クリーニングガスは、もし望むなら、貴キャリ
アガスと通常の方法で混合してもよい。本発明によれ
ば、SiH4は、堆積の後と同様に、それに先立って真空プ
ロセス装置のチャンバへ導入可能である。この、堆積に
先立って、初期チャンバコンディション化(conditionin
g)ステップ、または「シランソーク(silane soak)」ス
テップは、好ましくはSiH4を堆積チャンバへライン４０
を経て導入されることで実行される。バルブ５２は開か
れている、そしてすべて他のバルブは閉じられたままで
ある。
【００９２】好ましくは、アルゴンボトムパージが同時
にSiH4ステップとなされる。アルゴン流量は好ましくは
約１００から５００ｓｃｃｍであり、より好ましくは約
３００ｓｃｃｍである。
【００９３】SiH4ソークステップは好ましくは、半導体
基板２８が堆積チャンバ１２へ導入された後になされ
る。
【００９４】SiH4は好ましくは堆積チャンバ１２へ、そ
の後の堆積およびSiH4パージステップと同じ貴キャリア
ガス、例えばアルゴンと組合せて導入する。SiH4ソーク
ステップは好ましくは、約１５秒から１分、より好まし
くは約３０秒実施される。堆積チャンバ１２へのSiH4の
流量は、チャンバ容積が約６Ｌとして、約１００から５
００ｓｃｃｍ、より好ましくは３００ｓｃｃｍである。
コンディション化ステップの間のチャンバ圧力は、好ま
しくは約１から１０トールであり、より好ましくは約２
トールである。
【００９５】コンディション化の時間は、SiH4流量とチ
ャンバ圧力に依存するであろう。それゆえ、１５秒は、
SiH4流量５００ｓｃｃｍでチャンバ圧力１０トールでの
好ましい最小の時間である。約３０秒は、流量３００ｓ
ｃｃｍ圧力２トールでの充分な時間である。
【００９６】コンディション化ステップでの温度は、典
型的には、堆積ステップで使用されるものと同じであ
り、約５００−６００℃であり、より好ましくは約５５
０℃である。しかしながら、コンディション化ステップ
においては最小温度が要求されることはない、SiH 4 は
たとえ室温（２５℃）でも分解するからである。
【００９７】コンディション化ステップはSiH4パージス
テップと組合せても、または独立しても実施可能であ
る。
【００９８】DCS堆積ステップに先立ち上で述べたよう
に堆積チャンバ１２をコンディション化することによ
り、より均一なWSix堆積が実現される。SiH4は堆積を開
始させる触媒であると考えられているし、そしてまた、
DCS堆積プロセスに先立ち、薄いポリシリコン層を半導
体ウエハ表面に加えると考えられている。それゆえ、Si
H4ソークステップを実施することは極めて好ましい。し
かしながら、DCS堆積プロセスが、高い温度、例えば約
６５０℃以上で実施される場合は、SiH4ソークステップ
は省略してもよい。
【００９９】SiH4コンディション化ステップ、DCS堆積
ステップ、そしてSiH4パージステップを含む例示的プロ
セスは図５に示されている。本発明はさらに次の非限定
的な例により示される。
【０１００】
【実施例】以下実施例に基づき本発明を具体的に説明す
るが、本発明はその要旨を超えない限り以下の実施例に
限定されるものではない。
【０１０１】例１ 例においては、２つの８インチ半導体ウエハは、WSixの
層が堆積された。最初のウエハは、シランキャップする
ことなく通常のシラン法に従ってプロセスされた。２つ
目のウエハは、以下に示すように本発明に従い、DCS法
の前にするSiH4ソークステップと、DCS法の後にするSiH
4キャッピングステップを伴うDCS法に従いプロセスされ
た。
【０１０２】最初、ウエハは６Ｌの真空堆積チャンバへ
導入された、そしてSiH4（３００ｓｃｃｍ）がチャンバ
内へ、キャリアガスとしてアルゴン（３００ｓｃｃｍ）
とともに導入された。チャンバの底が同時にアルゴン
（３００ｓｃｃｍ）によりパージされる。SiH4ソークス
テップが２トールの圧力で３０秒実施された。
【０１０３】その後、ウエハは５６５℃にチャンバ内で
加熱された。WF6（３．５ｓｃｃｍ）、DCS（１７５ｓｃ
ｃｍ）そしてアルゴン（６００ｓｃｃｍ）が拡散器を経
て導入された。チャンバの底はアルゴン（３００ｓｃｃ
ｍ）でパージされた。チャンバ圧力は０．８トールであ
った。WSix堆積は１１０秒実施された。
【０１０４】堆積が完了した後、シランキャップステッ
プが１５秒実施された。合計プロセス時間は３分間であ
った。
【０１０５】それぞれのウエハのWSi x 膜におけるスト
レスは、Tencor FLX-2908薄膜ストレス測定装置（Tenco
r Instrumentsから入手可能）を用いて測定する。それ
ぞれのウエハは窒素雰囲気下で、６時間の測定中は９０
０℃まで加熱される。ウエハは９００℃で３０分維持さ
れ、それからゆっくりと室温に冷却される（２５℃）。
それぞれの薄膜のストレスは加熱および冷却の間に測定
された。結果は図３および４にそれぞれ与えられてい
る。
【０１０６】図３および４の比較から、本発明により得
られる薄膜ストレスの予期せぬ改善が見られる。本発明
による例示的な製造された薄膜は、堆積プロセスが典型
的に実施される温度範囲（約５００−６００℃）を含む
温度範囲内で、従来既知のDCSにより形成される比較用
薄膜よりも有意な低いストレスを示す。
【０１０７】より詳しくは、既知方法及び本発明の方法
による両方の方法で形成されるWSix膜はともに、アニー
リングおよび冷却の間測定されるストレスにおいて履歴
をしめす。本発明により形成する例示的膜（図４）にお
いては、約室温から約６００℃の温度範囲で、加熱時に
測定されるストレスは、冷却時のストレスよりも低い。
約４００℃と６００℃の間でストレスは少し変動した。
図３に示される比較用膜においては、加熱時に測定され
るストレスは、約２００℃で冷却する際に測定されるも
のよりより高い、そして約６７５℃まで、より高いく維
持される。図４の例示的膜は、また、膜ストレスは、約
４００℃から約５００℃の温度で負の値を示すという点
で図３の比較用膜とは異なる。すなわち、例示的膜は上
記の温度範囲ではテンション(tension)ではなくむしろ
コンプレッション(compression)であることが示され、
一方比較用膜はいつもテンションであることを示す。
【０１０８】例示的膜は、比較用膜と同様に約６００℃
において局所的ストレスの最大値を示す。しかしなが
ら、例示的膜においては、このおんどでの測定されたス
トレスは比較用膜のそれよりずっと低い。さらに、約６
００℃以上の温度範囲において加熱時における比較用膜
により示されるストレスの変化の速度および、ストレス
における合計の減少は、例示的膜でしめされるものより
もずっと大きい。すなわち、例示的膜は、この温度範囲
においてずっと滑らかなストレスの遷移を示す。
【０１０９】いかなる特別な理論にしばられることは望
まないが、本発明により形成される膜のふるまいは以下
のように説明され得る。WSix膜は、ヘキサゴナル(hexag
onal) とテトラゴナル(tetragonal)の２つの相の混合で
ある。アニーリング時において、温度が約４００℃から
７００℃の範囲で上昇するにつれて、ヘキサゴナル相が
テトラゴナル相へ変移(transform) する。約９００℃ま
でに、膜は実質的に完全にテトラゴナル相となる。この
点から、従来法により形成され、または本発明による方
法により形成されても、WSix膜は冷却に際しては同様に
ふるまう。
【０１１０】膜のストレスは、加熱に従い、遷移温度範
囲が達成されるまで減少することが観測され、この点で
ストレスは、相転移が始まるにつれて増加する。本発明
による方法で形成される膜においては、アニーリングプ
ロセスの開始時でのストレスは、先行技術により形成さ
れた膜においてのストレスよりもずっと低い。前−遷移
加熱(pre-transition heating)の間は、示されているよ
うに、ストレスは先行技術によるストレスより有意によ
り低く維持され、そして、この領域ではゼロ、もしくは
負とさえ（コンプレッシブ(compressive)）考えること
が可能である。もっとも、負の値は本発明において形成
されるすべての膜において必ずしも実現される必要はな
い。本発明の方法に従い形成される膜により示されるス
トレスの減少は次のように達成可能である。プロセスさ
れる半導体ウエハは、SiH4がチャンバをパージする間チ
ャンバ内に残される。SiH4は、ウエハ上表面に存在する
残留タングステン原子、および残留WF6と反応し、そし
て、DCS堆積プロセス（それゆえ「キャップ」ステップ
としてSiH4パージに対する代わりの参照(reference)で
ある）の間に形成される層の最上部に、約１−２オング
ストロームの厚さを持つシリコンの多いWSix層を形成す
る。該反応は、膜粒子(grain)の境界でシリコンを膜に
追加し、膜の穴(pore)を埋め、従って膜のストレスを解
消する。さらにSiH4パージは実際シート抵抗のわずかな
増加をもたらし得るとも考えられている。
【０１１１】例２ シート抵抗は、従来法および例１に示した本発明による
方法による半導体ウエハにおいて測定された。シート抵
抗値は、ウエハの表面の４９の異なる場所で測定され、
測定値の平均値および標準偏差を計算した。標準偏差は
ここでは、シート抵抗の「均一性(uniformity)」として
記載される。高い「均一性」値は従って、シート抵抗の
大きな変動を示す、ウエハの表面の場所から場所へのシ
ート抵抗の大きな変動を示すものである。
【０１１２】図６と図７は、従来法と、本発明に係る方
法によるそれぞれ２５枚のウエハのΩ／スクエアで測定
したシート抵抗の短期的ドリフトを示すものであり
（◇）、％で表した均一性（□）を示す。従来法による
測定されたシート抵抗は３１から２９Ω／スクエアへば
らつき、約２Ω／スクエア（約６．５％）の減少であ
る。本発明に係る方法においては、シート抵抗は４４．
４から４４．６Ω／スクエアのばらつきであり、これは
実験誤差の範囲である。従来法の均一性が約１．７％か
ら２．４％へばらつき；本発明に係る方法においては約
１．８３％から１．７５％へばらつく。明らかに、本発
明に係る方法は、シート抵抗の短期的下方向へのドリフ
トを有意に減少させる。
【０１１３】図８と９は５００枚ウエハの長期的シート
抵抗におけるドリフトと、均一性について、従来法と本
発明に係る方法についてそれぞれ示されている。１バッ
チ２５枚のウエハの最初のウエハについてシート抵抗が
測定された。２５枚のウエハがプロセスされた後、真空
堆積チャンバは清浄化された。そしてそのプロセスが次
の２５枚のウエハについて繰返される。
【０１１４】従来法プロセスにおいては、シート抵抗は
３１から２７Ω／スクエアへと変動し、約４Ω／スクエ
ア（約１３％）の減少であった。本発明に係るプロセス
においては、シート抵抗は４４．５から４３Ω／スクエ
アへと変動し、約１．５Ω／スクエア（約３％）の減少
であった。従来法の均一性は約２％から３．５％へ増加
することが観測され、本発明に係る方法では変動は約１
％から１．８％であり、上方向とか下方向とかの傾向は
なかった。それゆえ本発明に係るプロセスは、従来法の
プロセスと比較して、均一性の改善同様、シート抵抗の
長期的な下方向のドリフトを、有意に減少させる。
【０１１５】さらに、５００枚のウエハプロセス後は、
許容されるシート抵抗を有する堆積膜を製造するため
に、従来法プロセスでは堆積中に圧力を約１．２トール
上昇させる調節が必要であった。本発明に係るプロセス
では、そのような上昇方向の調節は必要無かった。本発
明は、主に、DCS堆積プロセスを参照として説明されて
いるが、本発明はDCS堆積プロセス、または基板上にWSi
xを堆積するプロセスに限定されない。SiH4コンディシ
ョン化とパージステップは、他の堆積プロセス、特に基
板上に結晶性物質を堆積するプロセスにおいても使用可
能である。そのような物質としては、例えば、TiSix、C
oSix、TiCoSix等である。
【０１１６】本発明に従い半導体ウエハをプロセスする
ことにより、シート抵抗の短期的、及び長期的下方向ド
リフトを有意に減少させ、より均一なウエハを製造する
ことを可能とする。さらに本発明は、有意に減少した膜
ストレスを有するようにプロセスウエハを提供する。
【図面の簡単な説明】
【図１】図１は、本発明の方法を実現するために有用で
あり、例示的な真空プロセス装置、より詳しくはタング
ステン堆積チャンバの模式断面図を示すものである。
【図２】図２は、一般的に図１で示される、好ましいガ
ス混合アセンブリの構成ダイアグラムを示すものであ
る。
【図３】図３は、従来のDSC プロセスにより半導体ウエ
ハ上に堆積されたWSi x フィルムの、温度の関数として
アニーリング時に測定した、フィルムストレスのグラフ
を示すものであり、四角で示されるのはフィルムの加熱
時に測定された値であり、三角で示されるのは冷却時に
測定された値である。
【図４】図４は、図３に対応する、本発明に係る方法に
従い堆積された半導体ウエハ上への例示的なWSixフィル
ムのストレスの温度の関数としてグラフを示すものであ
る。
【図５】図５は、本発明による半導体ウエハのプロセス
の例示的方法を示したフローチャートである。
【図６】図３と４で説明される方法に従い、従来のプロ
セスで製造された２５の半導体ウエハのシート抵抗（菱
形）と均一性（四角）の変動を示すグラフである。
【図７】図３と４で説明される方法に従い、本発明のプ
ロセスで製造された２５の半導体ウエハのシート抵抗
（菱形）と均一性（四角）の変動を示すグラフである。
【図８】図３と４で説明される方法に従い、従来のプロ
セスで製造された５００の半導体ウエハのシート抵抗
（菱形）と均一性（四角）の変動を示すグラフである。
【図９】図３と４で説明される方法に従い、本発明のプ
ロセスで製造された５００の半導体ウエハのシート抵抗
（菱形）と均一性（四角）の変動を示すグラフである。
【符号の説明】
１０…ＣＶＤシステム、１２…堆積チャンバ、１４…真
空排気システム、１６…ガス混合アセンブリ、１８…拡
散器、２０…ウエハリフト、２２…バッフルプレート、
２４…リフトフィンガー、２６…サスセプターリフト、
２８…基板、３０…サスセプター、３２…加熱手段、３
４…反応ゾーン、３６…石英窓、３８…フイードライ
ン、４０…フイードライン、４２…プレナム、４４…混
合ライン、４６…混合ライン、４８…分流ライン、５０
…バルブ、５２…バルブ、５４…インレット混合バル
ブ、５６…インレット混合バルブ、５８…アウトレット
混合バルブ、６０…アウトレット混合バルブ、６２…分
流バルブ、６４…WF6 源、６６…NF3クリーニングガス
源、６８…供給バルブ、７０…供給バルブ、７２…DSC
源、７４…SiH4源、７６…供給バルブ、７８…供給バル
ブ、８０…貴ガス源、８２…供給バルブ、８６…スロッ
トルバルブ、８８…ボトムパージライン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 メン チュ ツェン アメリカ合衆国， カリフォルニア州 95070， サラトガ， デサンカ アヴ ェニュー 12471 (72)発明者 メイ チャン アメリカ合衆国， カリフォルニア州 95050， サラトガ， コート デ ア ルグエロ 12881 (72)発明者 ラマヌジャプラム エー． スリニバス アメリカ合衆国， カリフォルニア州 95120， サン ノゼ， ローン ホー リー ドライヴ 6609 (72)発明者 クラウス−ディエター リネン アメリカ合衆国， カリフォルニア州 904303， パロ アルト， マーク ト ウェイン ストリート 1806 (72)発明者 モシェ アイゼンバーグ イスラエル， ハイファ 34759， ソ ロカ ストリート 32 (72)発明者 スーザン テルフォード ドイツ， アンテグルッテンバッヒ 74199 ブルーメン シュトラーセ ナ ンバー24 (56)参考文献 特開 平４−61324（ＪＰ，Ａ) 特開 平５−182925（ＪＰ，Ａ) 特開 平４−294532（ＪＰ，Ａ) 米国特許5326723（ＵＳ，Ａ)

Claims (19)

    (57)【特許請求の範囲】
  1. 【請求項１】 真空プロセス装置のチャンバ内で基板を
    処理する方法であって、 (i)ＷＦ６とジクロロシランを用いて前記基板の表面上
    にタングステンシリサイドを堆積するステップと、 (ii)ＳｉＨ４を単独で又は希ガスと共に前記チャンバに
    流入させて、前記チャンバをパージし、前記ステップ
    (i)で残留した残留ガスを除くステップとを有する方
    法。
  2. 【請求項２】 前記ステップ(ii)で基板がチャンバ内に
    配置されている請求項１に記載の方法。
  3. 【請求項３】 真空プロセス装置のチャンバ内で基板を
    処理する方法であって、 (i)前記基板を前記チャンバ内に導入するステップと、 (ii)ＳｉＨ４を単独で又は希ガスと共に有するガスを、
    前記チャンバに流入させるステップと、 (iii)ＷＦ６とジクロロシランを用いて、６５０℃より
    低い温度で、前記基板の表面上にタングステンシリサイ
    ドを堆積するステップと、 (iv)タングステンシリサイドの堆積の終了後前記基板の
    取り出しの前に、ＳｉＨ４を単独で又は希ガスと共に前
    記チャンバに流入させて、前記チャンバをパージし、前
    記ステップ(iii)で残留した残留ガスを除くステップと
    を有する方法。
  4. 【請求項４】 ステップ(ii)で、ＳｉＨ４の前記チャン
    バへの流入が、１５秒間〜１分間行われる請求項３に記
    載の方法。
  5. 【請求項５】 真空プロセス装置のチャンバ内で基板を
    処理する方法であって、 (i)ＷＦ６と、ジクロロシランと、希ガスとを有する混
    合物を用いて、前記基板の表面上にＷＳｉＸを堆積する
    ステップと、 (ii)ＳｉＨ４を単独で又は希ガスと共に前記チャンバに
    流入させて、前記チャンバをパージし、前記ステップ
    (i)で残留したＷＦ６及びジクロロシランを除くステッ
    プとを有する方法。
  6. 【請求項６】 前記ステップ(ii)について、 （ａ）前記ステップ(ii)が１０秒間〜３０秒間行われる
    条件と、 （ｂ）前記ステップ(ii)における前記ＳｉＨ４の流量が
    ３００ｓｃｃｍ〜５００ｓｃｃｍである条件と、 （ｃ）前記ステップ(ii)における前記チャンバ内の圧力
    が０．５トール〜１．０トールである条件とから成る群
    より１つ以上選択される条件の下で、前記ステップ(ii)
    が行われる請求項５に記載の方法。
  7. 【請求項７】 (iii)前記ＳｉＨ４を前記チャンバから
    除くステップを更に有する請求項５に記載の方法。
  8. 【請求項８】 真空プロセス装置のチャンバ内で基板を
    処理する方法であって、 (i)前記基板を前記チャンバ内に導入するステップと、 (ii)ＳｉＨ４を単独で又は希ガスと共に前記チャンバに
    流入させるステップと、 (iii)ＷＦ６と、ジクロロシランと、希ガスとを有する
    混合物を用いて、前記基板の表面上にＷＳｉＸを堆積す
    るステップと、 (iv)ＳｉＨ４を単独で又は希ガスと共に前記チャンバに
    流入させて、前記チャンバをパージして堆積ステップ(i
    ii)で残留したＷＦ６及びジクロロシランを除くステッ
    プとを有する方法。
  9. 【請求項９】 前記ステップ(ii)について、 （ａ）前記ステップ(ii)が１５秒間〜１分間行われる条
    件と、 （ｂ）前記ステップ(ii)における前記ＳｉＨ４の流量が
    １００ｓｃｃｍ〜５００ｓｃｃｍである条件と、 （ｃ）前記ステップ(ii)における前記チャンバ内の圧力
    が１トール〜１０トールである条件とから成る群より１
    つ以上選択される条件の下で、前記ステップ(ii)が行わ
    れる請求項８に記載の方法。
  10. 【請求項１０】 前記チャンバが底部を有し、そして、
    少なくともステップ(iv)の最中に、前記底部がアルゴン
    でパージされる請求項８に記載の方法。
  11. 【請求項１１】 真空プロセス装置のチャンバ内で基板
    を処理する方法であって、 (i)前記基板を前記チャンバ内に導入するステップと、 (ii)ＳｉＨ４を単独で又は希ガスと共に前記チャンバに
    流入させるステップと、 (iii)ＷＦ６と、ジクロロシランと、希ガスとを有する
    混合物を用いて、６５０℃より低い温度で、前記基板の
    表面上にＷＳｉＸを堆積するステップと、 (iv)ＷＳｉＸの堆積の終了後前記基板の取り出しの前
    に、ＳｉＨ４を単独で又は希ガスと共に前記チャンバに
    流入させて、前記チャンバをパージし、前記ステップ(i
    ii)で残留したＷＦ６及びジクロロシランを除くステッ
    プとを有する方法。
  12. 【請求項１２】 真空プロセス装置のチャンバ内で基板
    を処理する方法であって、 (i)ＷＦ６と、ジクロロシランと、希ガスとを有する混
    合物を用いて、前記基板の表面上にＷＳｉＸを堆積する
    ステップと、 (ii)ＳｉＨ４を単独で又は希ガスと共に前記チャンバに
    流入させて、前記チャンバをパージし、残留するＷＦ６
    及びジクロロシランを除くステップと (iii)前記ＳｉＨ４を前記チャンバから除くステップ
    と、 (iv)前記ステップ(iii)の後、前記基板を前記チャンバ
    から取り出すステップとを有する方法。
  13. 【請求項１３】 真空プロセス装置のチャンバ内で基板
    を処理する方法であって、 (i)ＷＦ６と、ジクロロシランと、希ガスとを有する混
    合物を用いて、前記基板の表面上にＷＳｉＸを堆積する
    ステップと、 (ii)ジクロロシランを前記チャンバに流入させるステッ
    プと、 (iii)ＳｉＨ４を単独で又は希ガスと共に前記チャンバ
    に流入させて、前記チャンバをパージし、残留するＷＦ
    ６及びジクロロシランを除くステップと を有する方法。
  14. 【請求項１４】 前記ステップ(ii)での前記ジクロロシ
    ランの流量が、１３０ｓｃｃｍ〜３００ｓｃｃｍである
    請求項１３に記載の方法。
  15. 【請求項１５】 前記ジクロロシランの流入が５秒以下
    の間行われる請求項１３に記載の方法。
  16. 【請求項１６】 真空プロセス装置のチャンバ内で基板
    を処理する方法であって、 (i)前記基板を前記チャンバ内に導入するステップと、 (ii)ＳｉＨ４を単独で又は希ガスと共に前記チャンバに
    流入させるステップと、 (iii)ＷＦ６とジクロロシランを用いて、前記基板の表
    面上にタングステンシリサイドを堆積するステップと、 (iv)前記基板を取り出す前に、ＳｉＨ４を単独で又は希
    ガスと共に前記チャンバに流入させて、前記チャンバを
    パージし、前記ステップ(iii)で残留した残留ガスを除
    くステップとを有する方法。
  17. 【請求項１７】 前記基板が半導体ウエハである請求項
    １、３又は５のいずれかに記載の方法。
  18. 【請求項１８】 真空プロセス装置のチャンバ内で半導
    体ウエハを処理する方法であって、 (i)ＷＦ６と、ジクロロシランと、希ガスとを有する混
    合物を用いて、前記半導体ウエハの表面上にＷＳｉＸの
    膜を堆積するステップと、 (ii)ＳｉＨ４を前記チャンバに流入させて、前記チャン
    バをパージし、残留するＷＦ６とジクロロシランを除く
    ステップと、 (iii)ステップ(i)-(ii)を繰返すステップとを有し、ス
    テップ(i)-(ii)のサイクルを２５回連続して実施した後
    の前記ＷＳｉＸ膜のシート抵抗の低下ないし劣化が実施
    の前に較べて３％以下である方法。
  19. 【請求項１９】 真空プロセス装置のチャンバ内で半導
    体ウエハを処理する方法であって、 (i)半導体ウエハを前記チャンバ内に導入するステップ
    と、 (ii)ＳｉＨ４を前記チャンバに流入させるステップと、 (iii)ＷＦ６と、ジクロロシランと、希ガスとを有する
    混合物を用いて、前記半導体ウエハの表面上にＷＳｉＸ
    の膜を堆積するステップと、 (iv)ジクロロシランを前記装置に流入させて、前記真空
    プロセス装置をパージするステップと、 (v)ジクロロシランの前記装置への流入を止めた後に、
    ＳｉＨ４を前記チャンバに流入させて、前記チャンバを
    パージし、残留するＷＦ６及びジクロロシランを除くス
    テップと、 (vi)前記半導体ウエハを前記チャンバから取り出すステ
    ップと、 (vii)ステップ(i)-(vi)を繰返すステップとを有し、ス
    テップ(i)-(vi)のサイクルを２５回連続して実施した後
    の前記ＷＳｉＸ膜のシート抵抗の低下ないし劣化が実施
    の前に較べて３％以下である方法。
JP24979695A 1994-09-27 1995-09-27 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用 Expired - Fee Related JP3167100B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US314161 1989-02-23
US31416194A 1994-09-27 1994-09-27
US08/314161 1994-09-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP01266098A Division JP3990792B2 (ja) 1994-09-27 1998-01-26 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用

Publications (2)

Publication Number Publication Date
JPH08236464A JPH08236464A (ja) 1996-09-13
JP3167100B2 true JP3167100B2 (ja) 2001-05-14

Family

ID=23218827

Family Applications (2)

Application Number Title Priority Date Filing Date
JP24979695A Expired - Fee Related JP3167100B2 (ja) 1994-09-27 1995-09-27 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用
JP01266098A Expired - Fee Related JP3990792B2 (ja) 1994-09-27 1998-01-26 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP01266098A Expired - Fee Related JP3990792B2 (ja) 1994-09-27 1998-01-26 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用

Country Status (6)

Country Link
US (3) US5780360A (ja)
EP (1) EP0704551B1 (ja)
JP (2) JP3167100B2 (ja)
KR (1) KR100214910B1 (ja)
DE (1) DE69518710T2 (ja)
SG (1) SG42803A1 (ja)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090706A (en) * 1993-06-28 2000-07-18 Applied Materials, Inc. Preconditioning process for treating deposition chamber prior to deposition of tungsten silicide coating on active substrates therein
EP0704551B1 (en) * 1994-09-27 2000-09-06 Applied Materials, Inc. Method of processing a substrate in a vacuum processing chamber
ES2183091T3 (es) * 1996-08-27 2003-03-16 Boc Group Inc Recuperacion de gases nobles.
US6127269A (en) * 1996-11-12 2000-10-03 Taiwan Semiconductor Manufacturing Company Method for enhancing sheet resistance uniformity of chemical vapor deposited (CVD) tungsten silicide layers
US5963836A (en) * 1996-12-03 1999-10-05 Genus, Inc. Methods for minimizing as-deposited stress in tungsten silicide films
DE19704533C2 (de) * 1997-02-06 2000-10-26 Siemens Ag Verfahren zur Schichterzeugung auf einer Oberfläche
US6068703A (en) * 1997-07-11 2000-05-30 Applied Materials, Inc. Gas mixing apparatus and method
JPH11200050A (ja) 1998-01-14 1999-07-27 Mitsubishi Electric Corp タングステンシリサイド膜の形成方法、半導体装置の製造方法、及び半導体ウェーハ処理装置
TW589398B (en) * 1998-05-20 2004-06-01 Samsung Electronics Co Ltd Filtering technique for CVD chamber process gases and the same apparatus
US6190732B1 (en) 1998-09-03 2001-02-20 Cvc Products, Inc. Method and system for dispensing process gas for fabricating a device on a substrate
US6300255B1 (en) * 1999-02-24 2001-10-09 Applied Materials, Inc. Method and apparatus for processing semiconductive wafers
JP2000294775A (ja) * 1999-04-07 2000-10-20 Sony Corp 半導体装置の製造方法
WO2000070121A1 (en) * 1999-05-19 2000-11-23 Applied Materials, Inc. UTILIZATION OF SiH4, SOAK AND PURGE IN DEPOSITION PROCESSES
JP2001110750A (ja) * 1999-09-30 2001-04-20 Applied Materials Inc タングステンシリサイド膜を形成する方法、および金属−絶縁膜−半導体型トランジスタを製造する方法
KR100364656B1 (ko) * 2000-06-22 2002-12-16 삼성전자 주식회사 실리사이드 증착을 위한 화학 기상 증착 방법 및 이를수행하기 위한 장치
US7060614B2 (en) 2000-07-28 2006-06-13 Tokyo Electron Limited Method for forming film
DE10115228B4 (de) * 2001-03-28 2006-07-27 Samsung Electronics Co., Ltd., Suwon Steuerung des anormalen Wachstums bei auf Dichlorsilan (DCS) basierenden CVD-Polycid WSix-Filmen
US6635965B1 (en) * 2001-05-22 2003-10-21 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7141494B2 (en) * 2001-05-22 2006-11-28 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
US7589017B2 (en) * 2001-05-22 2009-09-15 Novellus Systems, Inc. Methods for growing low-resistivity tungsten film
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US7262125B2 (en) * 2001-05-22 2007-08-28 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
US7955972B2 (en) 2001-05-22 2011-06-07 Novellus Systems, Inc. Methods for growing low-resistivity tungsten for high aspect ratio and small features
US6517235B2 (en) * 2001-05-31 2003-02-11 Chartered Semiconductor Manufacturing Ltd. Using refractory metal silicidation phase transition temperature points to control and/or calibrate RTP low temperature operation
US7211144B2 (en) * 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US6730367B2 (en) * 2002-03-05 2004-05-04 Micron Technology, Inc. Atomic layer deposition method with point of use generated reactive gas species
US20050229947A1 (en) * 2002-06-14 2005-10-20 Mykrolis Corporation Methods of inserting or removing a species from a substrate
US6844258B1 (en) 2003-05-09 2005-01-18 Novellus Systems, Inc. Selective refractory metal and nitride capping
US7754604B2 (en) * 2003-08-26 2010-07-13 Novellus Systems, Inc. Reducing silicon attack and improving resistivity of tungsten nitride film
US7323411B1 (en) * 2003-09-26 2008-01-29 Cypress Semiconductor Corporation Method of selective tungsten deposition on a silicon surface
US7408225B2 (en) * 2003-10-09 2008-08-05 Asm Japan K.K. Apparatus and method for forming thin film using upstream and downstream exhaust mechanisms
KR100695484B1 (ko) * 2004-01-13 2007-03-15 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법
US20050186339A1 (en) * 2004-02-20 2005-08-25 Applied Materials, Inc., A Delaware Corporation Methods and apparatuses promoting adhesion of dielectric barrier film to copper
CN1989597A (zh) * 2004-07-30 2007-06-27 应用材料股份有限公司 薄硅化钨层沉积和栅金属集成
JP4798688B2 (ja) * 2004-08-26 2011-10-19 エルピーダメモリ株式会社 半導体装置の製造方法
KR100671627B1 (ko) * 2004-10-25 2007-01-19 주식회사 하이닉스반도체 플래쉬 메모리소자의 소스 콘택 형성방법
US7743731B2 (en) * 2006-03-30 2010-06-29 Tokyo Electron Limited Reduced contaminant gas injection system and method of using
US7655567B1 (en) 2007-07-24 2010-02-02 Novellus Systems, Inc. Methods for improving uniformity and resistivity of thin tungsten films
WO2009064530A2 (en) * 2007-08-30 2009-05-22 Washington State University Research Foundation Semiconductive materials and associated uses thereof
US7772114B2 (en) * 2007-12-05 2010-08-10 Novellus Systems, Inc. Method for improving uniformity and adhesion of low resistivity tungsten film
US8053365B2 (en) 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US8062977B1 (en) 2008-01-31 2011-11-22 Novellus Systems, Inc. Ternary tungsten-containing resistive thin films
US8058170B2 (en) * 2008-06-12 2011-11-15 Novellus Systems, Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US8551885B2 (en) * 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
US8623733B2 (en) 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8207062B2 (en) * 2009-09-09 2012-06-26 Novellus Systems, Inc. Method for improving adhesion of low resistivity tungsten/tungsten nitride layers
US8709948B2 (en) 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
CN103650169A (zh) * 2011-07-27 2014-03-19 夏普株式会社 含硅薄膜的制造方法
JP2013143429A (ja) * 2012-01-10 2013-07-22 Sharp Corp シリコン含有膜の製造方法および光電変換装置の製造方法
TWI602283B (zh) 2012-03-27 2017-10-11 諾發系統有限公司 鎢特徵部塡充
US9034760B2 (en) 2012-06-29 2015-05-19 Novellus Systems, Inc. Methods of forming tensile tungsten films and compressive tungsten films
US8975184B2 (en) 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
KR102217790B1 (ko) * 2012-09-26 2021-02-18 어플라이드 머티어리얼스, 인코포레이티드 기체 화합물들을 퍼징하기 위한 장치 및 방법
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US10378107B2 (en) * 2015-05-22 2019-08-13 Lam Research Corporation Low volume showerhead with faceplate holes for improved flow uniformity
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
WO2019036292A1 (en) 2017-08-14 2019-02-21 Lam Research Corporation METHOD FOR METAL CASTING FOR THREE-DIMENSIONAL NAND AND VERTICAL WORDS LINE
CN112262457A (zh) 2018-05-03 2021-01-22 朗姆研究公司 在3d nand结构中沉积钨和其他金属的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326723A (en) 1992-09-09 1994-07-05 Intel Corporation Method for improving stability of tungsten chemical vapor deposition

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842893A (en) 1983-12-19 1989-06-27 Spectrum Control, Inc. High speed process for coating substrates
JPS63120419A (ja) * 1986-11-10 1988-05-24 Matsushita Electronics Corp 半導体装置の製造方法
US4737474A (en) * 1986-11-17 1988-04-12 Spectrum Cvd, Inc. Silicide to silicon bonding process
US4951601A (en) 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
US4902645A (en) * 1987-08-24 1990-02-20 Fujitsu Limited Method of selectively forming a silicon-containing metal layer
US4842892A (en) * 1987-09-29 1989-06-27 Xerox Corporation Method for depositing an n+ amorphous silicon layer onto contaminated substrate
JPS6457034U (ja) 1987-10-07 1989-04-10
JPH02172155A (ja) 1988-12-26 1990-07-03 Haibetsuku:Kk チップ型ランプ
JPH02237025A (ja) * 1989-03-09 1990-09-19 Matsushita Electron Corp 半導体装置の製造方法
JPH0383389A (ja) 1989-08-28 1991-04-09 Murata Mfg Co Ltd 回路基板
EP1069610A2 (en) * 1990-01-08 2001-01-17 Lsi Logic Corporation Refractory metal deposition process for low contact resistivity to silicon and corresponding apparatus
US4966869A (en) * 1990-05-04 1990-10-30 Spectrum Cvd, Inc. Tungsten disilicide CVD
JPH0461324A (ja) * 1990-06-29 1992-02-27 Nec Corp 選択気相成長法
JPH04294532A (ja) * 1991-03-22 1992-10-19 Sony Corp タングステンシリサイド膜の形成方法
JPH05182925A (ja) * 1991-12-30 1993-07-23 Sony Corp 半導体装置の製造方法及び半導体装置の製造装置
US5231056A (en) * 1992-01-15 1993-07-27 Micron Technology, Inc. Tungsten silicide (WSix) deposition process for semiconductor manufacture
US5272112A (en) * 1992-11-09 1993-12-21 Genus, Inc. Low-temperature low-stress blanket tungsten film
US5500249A (en) * 1992-12-22 1996-03-19 Applied Materials, Inc. Uniform tungsten silicide films produced by chemical vapor deposition
JP3294413B2 (ja) * 1993-12-28 2002-06-24 富士通株式会社 半導体装置の製造方法及び製造装置
US5447887A (en) * 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
EP0704551B1 (en) * 1994-09-27 2000-09-06 Applied Materials, Inc. Method of processing a substrate in a vacuum processing chamber
EP0802564A3 (en) * 1996-04-19 1999-02-24 Nec Corporation Semiconductor device having high resistive element including high melting point metal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326723A (en) 1992-09-09 1994-07-05 Intel Corporation Method for improving stability of tungsten chemical vapor deposition

Also Published As

Publication number Publication date
JPH08236464A (ja) 1996-09-13
EP0704551A1 (en) 1996-04-03
JP3990792B2 (ja) 2007-10-17
KR100214910B1 (ko) 1999-08-02
US6193813B1 (en) 2001-02-27
DE69518710D1 (de) 2000-10-12
SG42803A1 (en) 1997-10-17
JPH10212583A (ja) 1998-08-11
EP0704551B1 (en) 2000-09-06
KR960012331A (ko) 1996-04-20
US5780360A (en) 1998-07-14
US5817576A (en) 1998-10-06
DE69518710T2 (de) 2001-05-23

Similar Documents

Publication Publication Date Title
JP3167100B2 (ja) 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用
US11837466B2 (en) Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium
JP6992089B2 (ja) 誘電体膜の選択的堆積のための方法及び装置
US7651953B2 (en) Method to form ultra high quality silicon-containing compound layers
US20170179036A1 (en) Conformal Amorphous Silicon As Nucleation Layer For W ALD Process
JP6913752B2 (ja) 核形成のない間隙充填ａｌｄプロセス
JP7072012B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム
JPH07176484A (ja) 窒化アルミニューム面を有するサセプタをサセプタの浄化後珪化タングステンで処理することによって半導体ウエハ上に珪化タングステンを一様に堆積する方法
US20020137336A1 (en) Method for forming a tungsten silicide layer
WO2020188801A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
WO2022080153A1 (ja) 基板処理方法および基板処理装置
EP0648859B1 (en) Processes for the deposition of adherent tungsten silicide films
JP2002544394A (ja) 堆積プロセスにおけるＳｉＨ４ソークとパージの利用
KR102320775B1 (ko) 증착-처리-에칭 프로세스를 사용한 실리콘의 선택적 증착
JPH06140343A (ja) Ｃｖｄ装置及びその装置を使用する成膜方法
JP2000340561A (ja) 成膜方法
JP2022087143A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JPH09330887A (ja) 金属材料膜の形成及び加工方法並びに装置
KR100313186B1 (ko) 얇은 내화성 금속 필름의 전도성을 증가시키는 방법
JPH08306676A (ja) 化学気相成長装置及び半導体装置の製造方法
JPH02185973A (ja) 金属シリサイド膜の形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981124

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees