JP3978382B2 - データ復元回路及びデータ復元方法 - Google Patents

データ復元回路及びデータ復元方法 Download PDF

Info

Publication number
JP3978382B2
JP3978382B2 JP2002244251A JP2002244251A JP3978382B2 JP 3978382 B2 JP3978382 B2 JP 3978382B2 JP 2002244251 A JP2002244251 A JP 2002244251A JP 2002244251 A JP2002244251 A JP 2002244251A JP 3978382 B2 JP3978382 B2 JP 3978382B2
Authority
JP
Japan
Prior art keywords
signal
data
state
bit
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002244251A
Other languages
English (en)
Other versions
JP2003134097A (ja
Inventor
珍 國 李
容 ▲サブ▼ 金
健 相 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003134097A publication Critical patent/JP2003134097A/ja
Application granted granted Critical
Publication of JP3978382B2 publication Critical patent/JP3978382B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Control Or Security For Electrophotography (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はデータ伝送回路に係り、特に非整数倍サンプリングを行って省エネルギ性でかつクロックスキューによるエラーを最小化するデータ復元回路及びデータ復元方法に関する。
【0002】
【従来の技術】
最近大部分の映像処理システムはデジタル領域でデータを処理し、各システム間のインタフェースは具現が簡単なアナログ信号を利用する。しかし、アナログ信号を利用したインタフェースは信号間の雑音によって信号伝達において正確度に限界がある。このような問題を解決するためにはデジタル信号を直接伝達する方式がより効率的である。
【0003】
一般に、所定のデータを伝送するためのデータ伝送システムでは、各システム間のデジタルインタフェースを遂行する方法として並列データチャンネルを使用する方法が広く利用される。しかし、並列データチャンネルを利用する方法はデータ伝送チャンネルの増加につれて問題点がある。それで、近来は並列伝送を利用する方法から直列伝送を利用する方法に代替されている。
【0004】
直列伝送チャンネルを利用してデータを伝送する方法は並列データチャンネルを利用する方法よりチャンネル数が減るという長所がある。しかし、大部分の場合、直列伝送チャンネルを利用してデータを伝送すれば、受信端で高速の直列信号を並列データフォーマットに復元せねばならない。この時、直列データを並列データフォーマットに復元する時、受信端でのクロックスキューによってデータ復元が難しくなる場合が発生する。
【0005】
【発明が解決しようとする課題】
このような問題点を解決するために受信された信号の一つのビット区間で2倍または3倍のオーバサンプリングを行い、サンプリングされた結果から発生頻度が多いデータを実際データとして決定する方式が採用された。しかし、2倍のオーバサンプリングをする場合にはその正確度が落ち、3倍のオーバサンプリングをする場合には高速クロックを発生させる回路を具現し難い問題を有している。
【0006】
本発明は上記の点に鑑みなされたもので、その目的は、非整数倍のオーバサンプリングを行って電力消耗を低減できるデータ復元回路を提供することにある。さらに、本発明は、非整数倍のオーバサンプリングを行って電力消耗を低減できるデータ復元方法を提供することを他の目的とする。
【0007】
【課題を解決するための手段】
本発明のデータ復元回路は、位相同期ループ、オーバサンプリング部、パターン検出部、状態累積部、状態選択部及びデータ選択部を具備することを特徴とする。
位相同期ループは入力クロック信号に同期して相異なる遅延時間を有する多数のクロック信号を発生させる。オーバサンプリング部は外部から入力される直列データを前記多数のクロック信号に応答して非整数倍でオーバサンプリングし、オーバサンプリングされた結果を多数ビットのサンプルデータとして発生させる。
パターン検出部は前記多数ビットのサンプルデータを受信して前記サンプルデータのビット間のレベル変化を検出して多数ビットのパターン信号を発生させる。状態累積部は前記多数ビットのパターン信号を受信してその発生頻度を累積して発生頻度が高い信号を多数ビットの状態信号として発生させる。状態選択部は前記多数ビットの状態信号を受信して前記サンプルデータのうち所定位置のビットを選択するための多数ビットの状態選択信号を発生させる。データ選択部は前記サンプルデータを受信して前記状態選択信号に応答して前記サンプルデータのうち前記状態選択信号に対応するビットのデータを選択して多数ビットの復元データとして出力する。
【0008】
望ましくは、前記オーバサンプリング部は、前記直列データを受信し、前記多数のクロック信号に各々応答して前記直列データをサンプリングした後、一ビットの前記サンプルデータを出力するサンプリング手段を複数具備する。また、前記オーバサンプリング部は、入力される前記直列データの一つのビット区間を2.7倍のオーバサンプリングをすることを特徴とする。
【0009】
本発明のデータ復元方法は、(a)入力クロック信号に同期して相異なる遅延時間を有する多数のクロック信号を発生させる段階と、(b)外部から入力される直列データを前記多数のクロック信号に応答して非整数倍でオーバサンプリングし、オーバーサンプリングされた結果を多数ビットのサンプルデータとして発生させる段階と、(c)前記多数ビットのサンプルデータを受信して前記サンプルデータのビット間のレベル変化を検出して多数ビットのパターン信号を発生させる段階と、(d)前記多数ビットのパターン信号を受信してその発生頻度を累積して発生頻度が高い信号を多数ビットの状態信号として発生させる段階と、(e)前記多数ビットの状態信号を受信して前記サンプルデータのうち所定位置のビットを選択するための多数ビットの状態選択信号を発生させる段階と、(f)前記サンプルデータを受信して前記状態選択信号に応答して前記サンプルデータのうち前記状態選択信号に対応するビットのデータを選択して多数ビットの復元データとして出力する段階とを具備することを特徴とする。
【0010】
望ましくは、前記(b)段階は、入力される前記直列データの一つのビットの区間を2.7倍のオーバーサンプリングをすることを特徴とする。
【0011】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施形態を説明する。ただし、以下の最適実施形態で特定の用語が使われるが、これは単に本発明を説明するための目的で使われるものであって、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われるものではない。したがって、本技術分野の当業者であればこれより多様な変形及び均等な他の実施形態が可能であるという点を理解できる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決まらねばならない。また、各図面に示された同じ参照符号は同じ部分を示す。
【0012】
図1を参照して本発明の実施形態によるデータ復元回路及びデータ復元方法を詳細に説明する。
図1を参照すれば、本発明の実施形態によるデータ復元回路100は位相同期ループ110、オーバサンプリング部120、パターン検出部130、状態累積部140、状態選択部150及びデータ選択部160を具備する。
【0013】
位相同期ループ110は入力クロック信号CKに同期して相異なる遅延時間を有する多数のクロック信号CKPを発生させる。図1の実施形態でクロック信号CKPは8つの相異なる遅延時間を有する。このようなクロック信号CKPはオーバサンプリング部120に並列に印加されてサンプリングクロック信号として利用される。
【0014】
オーバサンプリング部120は外部から入力される直列データSDINを多数のクロック信号CKPに応答して非整数倍でオーバサンプリングし、オーバサンプリングされた結果を多数ビットのサンプルデータSAMDとして発生させる。ここで直列データSDINは外部から入力される3ビット単位の信号である。すなわち、オーバサンプリング部120は3ビットの直列データSDINを8回サンプリングし、サンプリングされた結果を8ビットのサンプルデータSAMDとして出力する。したがってオーバサンプリング部120は1ビット区間を2.7回サンプリングするようになって非整数倍でサンプリングすることを特徴とする。8ビットのサンプルデータSAMDは入力される直列データSDINが8個のクロック信号CKPに応答してサンプリングされるとき、クロック信号のスキューの程度によって複数の類型に分類されるサンプリング類型のうち一つを示す。本発明の望ましい実施形態では、複数のサンプリング類型は5つに分類される。以下、5つのサンプリング類型を例として説明する。オーバサンプリング部120の構成は後述する図2で詳細に説明する。
【0015】
パターン検出部130はオーバサンプリング部120から出力される8ビットのサンプルデータSAMDを受信してサンプルデータSAMDのビット間のレベル変化を検出して5ビットのパターン信号PATSを発生させる。5ビットのパターン信号PATSはサンプルデータSAMDが直列データSDINを2.7倍にオーバサンプリングした結果である場合、クロック信号CKPのスキューにより現れる5つのサンプリング類型のうちいずれの類型に該当するかを検出する。
【0016】
状態累積部140はパターン検出部130から出力される5ビットのパターン信号PATSを受信して5ビットの状態信号STASを発生させる。5ビットの状態信号STASはパターン信号PATSのうちその発生頻度が最も高い信号を累積して出力した信号である。
【0017】
状態選択部150は5ビットの状態信号STASを受信してサンプルデータSAMDのうち所定位置のビットを選択するための多数ビットの状態選択信号SELSを発生させる。状態選択信号SELSは3ビットの組合わせで示される。
【0018】
データ選択部160はサンプルデータSAMDを受信し、状態選択信号SELSに応答してサンプルデータSAMDのうち状態選択信号SELSに対応するビットのデータを選択して3ビットの復元データRECDとして出力する。
【0019】
このような構成を有する本発明のデータ復元回路100は、入力された直列データSDINの1ビット区間を2.7倍のオーバサンプリングをし、オーバサンプリングされたサンプルデータSAMDのレベル変換時点によって、サンプリングされた8ビットのうち3ビットを選択して復元する。したがって、入力クロック信号CKにスキューが発生しても安定したデータ復元が可能になり、かつ非整数倍でサンプリングすることによって同じ周波数のデータを復元するための位相同期ループ110のクロック信号CKPの周波数を低められ、かつ電力消耗も低減できる。
【0020】
図2を参照すれば図1に示されたオーバサンプリング部120は複数のサンプリング手段(サンプラ)201〜215を具備する。各々のサンプリング手段201〜215は直列データSDINを受信し、多数のクロック信号CKP0〜CKP7のうち一つに各々応答して直列データSDINをサンプリングした後、各々一つのビットのサンプルデータSAMDを出力する。図1に示されたオーバサンプリング部120は(図2に示すように8つ)サンプリング手段201〜215を具備する。各々のサンプリング手段201〜215は直列データSDIN及び直列データの反転データ/SDINをクロック信号CKPに応答してサンプリングしてサンプルデータSAMDを出力するのでサンプルデータSAMDは8ビットとなる。
【0021】
図3に示すように、3ビットの直列データSDINが位相同期ループ110で発生する8つのクロック信号CKPに応答してサンプリングされる場合、サンプリング類型はクロック信号CKPのスキューによって5つに分類されうる。
第1類型CASE1は直列データSDINがクロック信号CKPの位相より先立つ場合を示し、第5類型CASE5は直列データSDINがクロック信号CKPの位相より遅れる場合を示し、第3類型CASE3は直列データSDINがクロック信号CKPの位相と同じ場合を示す。
【0022】
図3でサンプリングを行うクロック信号CKPは矢印で表示され、これらのうち円で表示された矢印は実際に有効な直列データSDINをサンプリングした場合であり、その他の矢印はレベル変換時点に近い直列データSDINをサンプリングした場合であってエラー率が高い部分である。データ復元時、スキューによるエラーを除去するためにはオーバサンプリング部120でサンプリングされて出力されたサンプルデータSAMDが図3に示された5つのサンプリング類型のうちどの場合に該当するかを判断した後、各類型のうち有効なサンプルデータ(円で表示された矢印に該当するデータ)を出力せねばならない。
【0023】
第1類型CASE1に該当する場合、8つのクロック信号CKPのうち1、4、7番目クロック信号CKPによってサンプリングされたデータが出力され、第2類型CASE2に該当する場合、8つのクロック信号CKPのうち2、4、7番目クロック信号CKPによってサンプリングされたデータが出力され、第3類型CASE3に該当する場合、8つのクロック信号CKPのうち2、5、8番目クロック信号CKPによってサンプリングされたデータが出力され、第4類型CASE4に該当する場合、8つのクロック信号CKPのうち3、5、8番目クロック信号CKPによってサンプリングされたデータが出力され、第5類型CASE5に該当する場合、8つのクロック信号CKPのうち1、3、6番目クロック信号CKPによってサンプリングされたデータが出力される。
【0024】
図4を参照すれば、パターン検出部130は排他的論理和手段411〜417及び論理積手段431〜435を具備する。
排他的論理和手段411〜417はオーバサンプリング部120から出力されるサンプルデータSAMDを受信して隣接したビット間のレベル変化を感知する。このために、排他的論理和手段411〜417は8ビットのサンプルデータSAMDのうち隣接した二つのビットを各々排他的に論理和して多数ビットのパターン検出信号XORS1〜XORS7を出力する。ここで8ビットのサンプルデータSAMDのそれぞれのビットをD0〜D7と表示している。
論理積手段431〜435は多数ビットのサンプルデータSAMDのうち互いにずれて発生したサンプルデータSAMDにより発生したパターン検出信号XORS1〜XORS7を各々論理積して第1ないし第5パターン信号PATS1〜PATS5を出力する。
【0025】
以下、図4を参照してパターン検出部130の動作が詳細に説明される。
排他的な論理和手段411はサンプルデータSAMDの最初のビットD0と二番目のビットD1とを排他的論理和して第1パターン検出信号XORS1を生成する。すなわち、第1パターン検出信号XORS1はサンプルデータSAMDの最初のビットD0と2番目のビットD1との間のレベル変化を感知した結果であって排他的論理和手段411の出力がハイレベルになる時、レベルの変化が存在することと判断される。また、排他的論理和手段412はサンプルデータSAMDの二番目のビットD1と三番目のビットD2とを排他的論理和して第2パターン検出信号XORS2を生成する。すなわち、第2パターン検出信号XORS2はサンプルデータSAMDの二番目のビットD1と三番目のビットD2のレベル変化を感知した結果である。また、排他的論理和手段413はサンプルデータSAMDの3番目のビットD2と4番目のビットD3とを排他的論理和して第3パターン検出信号XORS3を生成する。すなわち、第3パターン検出信号XORS3はサンプルデータSAMDの3番目のビットD2と4番目のビットD3のレベル変化を感知した結果である。
このような方式で排他的論理和手段411〜417はサンプルデータSAMDの隣接した二つのビットを各々排他的に論理和して第1ないし第7パターン検出信号XORS1〜XORS7を発生させる。
【0026】
図4を参照すれば、論理積手段431〜435は第1ないし第7パターン検出信号XORS1〜XORS7のうち互いにずれて発生したサンプルデータSAMDにより発生したパターン検出信号XORSを各々論理積して第1ないし第5パターン信号PATS1〜PATS5を発生させる。
具体的に、論理積手段431は第2パターン検出信号XORS2と第5パターン検出信号XORS5とを論理積し、論理積した結果を第1パターン信号PATS1として発生させる。
論理積手段432は第3パターン検出信号XORS3と第5パターン検出信号XORS5とを論理積し、論理積した結果を第2パターン信号PATS2として発生させる。
論理積手段433は第3パターン検出信号XORS3と第6パターン検出信号XORS6とを論理積し、論理積した結果を第3パターン信号XORS3として発生させる。
論理積手段434は第1パターン検出信号XORS1と第4パターン検出信号XORS4及び第6パターン検出信号XORS6とを論理積し、論理積した結果を第4パターン信号PATS4として発生させる。
論理積手段435は第4パターン検出信号XORS4と第7パターン検出信号XORS7とを論理積し、論理積した結果を第5パターン信号PATS5として発生させる。
【0027】
ここで第1ないし第5パターン信号PATS1〜PATS5はサンプルデータSAMDが5つのサンプリング類型CASE1〜CASE5のうちいずれの類型に該当するかを検出する信号である。第1ないし第5パターン信号PATS1〜PATS5のうち一つがハイレベルで発生すれば、対応するサンプリング類型が検出されたことと認識される。また回路を構成するにおいて、第1ないし第5パターン信号PATS1〜PATS5のうち一つがローレベルで発生すれば、対応するサンプリング類型が検出されたことと認識されることもある。
【0028】
以下、図3、図4及び図5を参照してパターン検出部130の動作を詳細に説明する。
3番目サンプリング類型CASE3を例として説明する。サンプルデータSAMDのうち最初のビットD0は直列データSDINが遷移される時点でサンプリングされるのでデータ値をローレベルと認識するか、ハイレベルと認識するかわからない。2番目のビットD1のデータ値と3番目のビットD2のデータ値は同じなので、排他的論理和手段412の出力である第2パターン検出信号XORS2はローレベルを有する。同じく、3番目のビットD2と4番目のビットD3は相異なる論理レベルを有するので排他的論理和手段413の出力である第3パターン検出信号XORS3はハイレベルとなる。
このような方式で、第4パターン検出信号XORS4及び第5パターン検出信号XORS5はローレベルとなり、第6パターン検出信号XORS6はハイレベルとなり、第7パターン検出信号XORS7はローレベルとなる。
【0029】
論理積手段431は第2パターン検出信号XORS2と第5パターン検出信号XORS5とを論理積するので第1パターン信号PATS1をローレベルで出力する。論理積手段432は第3パターン検出信号XORS3と第5パターン検出信号XORS5とを論理積するので第2パターン信号PATS2をローレベルで出力する。論理積手段433は第3パターン検出信号XORS3と第6パターン検出信号XORS6とを論理積するので第3パターン信号PARS3をハイレベルで出力する。論理積手段434は第1パターン検出信号XORS1と第4パターン検出信号XORS4及び第6パターン検出信号XORS6とを論理積するので第4パターン信号XORS4をローレベルで出力する。論理積手段435は第4パターン検出信号XORS4と第7パターン検出信号XORS7とを論理積するので第5パターン信号PATS5をローレベルで出力する。
【0030】
したがって、第1ないし第5パターン信号PATS1〜PATS5のうち第3パターン信号PATS3だけハイレベルであり、これは5つのサンプリング類型CASE1〜CASE5のうち第3類型CASE3に対応する。このような方式で、論理ハイレベルを有するパターン信号PATSを検出することによってサンプルデータSAMDがいかなるサンプリング類型に該当するかを検出できる。
【0031】
図5にはパターン信号PATSとこれに対応するサンプリング類型CASE1〜CASE5が示されており、さらに各サンプリング類型CASE1〜CASE5に対応するサンプルデータSAMDの特性が示されている。また検出ポイントは各サンプリング類型CASE1〜CASE5においてサンプルデータSAMDのデータ値が変換されるビットを表示し、パターン検出部130はデータ値が変換されるビットを検出する。
【0032】
図6を参照すれば、状態累積部140は第1ないし第5累積部610〜690及びこれら第1ないし第5累積部610〜690をリセットさせるリセット信号RESETを発生させる論理積手段605を具備する。
【0033】
第1累積部610は入力クロック信号CKに応答して第1パターン信号PATS1を受信して累積し、第1パターン信号PATS1が所定数だけ累積されれば第1状態信号STAS1を第1論理レベルで出力する。ここで第1論理レベルは第1累積部610の回路構成によって論理ハイレベルまたは論理ローレベルでありうる。このような動作を行うために、第1累積部610はフリップフロップ611〜613、排他的論理和手段614,616、排他的反転論理和手段615、NANDゲート617,619及びノアゲート618を具備する。第1累積部610のフリップフロップ611〜613は論理積手段605で発生するリセット信号RESETに応答してリセットされる。
【0034】
以下、第1累積部610の構成が説明される。排他的論理和手段614は第1パターン信号PATS1とフリップフロップ611の出力信号Q1とを排他的に論理和する。フリップフロップ611は排他的論理和手段614の出力信号を受信し、入力クロック信号CKに応答して出力信号Q1を発生させる。NANDゲート617は第1パターン信号PATS1とフリップフロップ611の出力信号Q1とを論理積して反転してその結果を出力する。
排他的反転論理和手段615はNANDゲート617の出力とフリップフロップ612の出力信号Q2とを排他的に反転論理和する。フリップフロップ612は排他的反転論理和手段615の出力信号を受信し、入力クロック信号CKに応答して反転出力信号QB2を発生させる。ノアゲート618はNANDゲート617の出力とフリップフロップ612の反転出力信号QB2とを論理和して反転してその結果を出力する。
排他的論理和手段616はノアゲート618の出力とフリップフロップ613の出力信号Q3とを排他的に論理和する。フリップフロップ613は排他的論理和手段616の出力信号を受信し、入力クロック信号CKに応答して出力信号Q3を発生させる。NANDゲート619はノアゲート618の出力とフリップフロップ613の出力信号Q3とを論理積して反転してその結果を第1状態信号STAS1として出力する。
【0035】
すなわち、第1累積部610は3つのフリップフロップ611〜613を利用して第1パターン信号PATS1が7回累積されれば累積された信号を第1状態信号STAS1として出力する。ここで第1パターン信号PATS1が累積される回数は多いほど望ましいが、任意に7回に定めた。したがって、第1状態信号STAS1を発生させるために第1パターン信号PATS1が累積される回数は7回に限定されることはなく、第1累積部610の回路を構成する方法によって変わりうることは当然である。
【0036】
第2累積部630、第3累積部650、第4累積部670及び第5累積部690の構成も第1累積部610の構成と似ている。すなわち、第2累積部630はフリップフロップ631〜633、排他的論理和手段634,636、排他的反転論理和手段635、NANDゲート637,639及びノアゲート638を具備する。第3累積部650はフリップフロップ651〜653、排他的論理和手段654,656、排他的反転論理和手段655、NANDゲート657,659及びノアゲート658を具備する。第4累積部670はフリップフロップ671〜673、排他的論理和手段674,676、排他的反転論理和手段675、NANDゲート677,679及びノアゲート678を具備する。第5累積部690はフリップフロップ691〜693、排他的論理和手段694,696、排他的反転論理和手段695、NANDゲート697,699及びノアゲート698を具備する。
【0037】
第2ないし第5累積部630〜690は入力信号が各々第2ないし第5パターン信号PATS2〜PATS5であり、累積された出力信号が各々第2ないし第5状態信号STAS2〜STAS5という点以外には差がない。したがって、具体的な構成及び作用に関する説明は省略される。
【0038】
論理積手段605は第1ないし第5状態信号STAS1〜STAS5を論理積してリセット信号RESETを出力する。すなわち、リセット信号RESETは第1ないし第5状態信号STAS1〜STAS5のうちいずれか一つの信号が第1論理レベルで発生すれば出力される。言い換えれば、第1ないし第5パターン信号PATS1〜PATS5のうち一つが7回累積されて第1ないし第5状態信号STAS1〜STAS5のうち一つが発生すれば第1ないし第5累積部610〜690は全部リセットされる。
【0039】
図7を参照すれば、状態累積部140の動作は第1状態信号STAS1を発生するための過程711〜717、第2状態信号STAS2を発生させるための過程721〜727、第3状態信号STAS3を発生させるための過程731〜737、第4状態信号STAS4を発生させるための過程741〜747、第5状態信号STAS5を発生させるための過程751〜757を具備する。
【0040】
以下、図6及び図7を参照して状態累積部140の動作を詳細に説明する。
まず、第1状態信号STAS1を生成する過程を説明する。
第1累積部610のフリップフロップ611〜613はローレベルで初期化されていると仮定する。第1累積部610は入力クロック信号CKに応答して入力される第1パターン信号PATS1を累積する(711)。図6に示された第1累積部610はハイレベルを有する第1パターン信号PATS1が印加されれば、排他的論理和手段614によってフリップフロップ611にハイレベルが入力される。この時、入力クロック信号CKに応答してフリップフロップ611はハイレベルの出力信号Q1を生成する。また、NANDゲート617は第1パターン信号PATS1とフリップフロップ611の出力信号Q1とを論理積して反転してローレベルの出力信号を生成する。排他的反転論理和手段615の出力によってフリップフロップ612の入力はハイレベルとなる。したがって、フリップフロップ612は入力クロック信号CKに応答してハイレベルの出力信号Q2を生成する。ノアゲート618はNANDゲート617の出力信号とフリップフロップ612の反転出力信号QB2とを論理和して反転してハイレベルの出力信号を発生させる。排他的論理和手段616の出力によってフリップフロップ613の入力はハイレベルとなる。したがって、フリップフロップ613は入力クロック信号CKに応答してハイレベルの出力信号Q3を生成する。NANDゲート619はノアゲート618とフリップフロップ613の出力信号Q3とを論理積して反転してローレベルの出力信号を第1状態信号STAS1として出力する。もし、第1パターン信号PATS1がローレベルで入力されれば第1状態信号STAS1はハイレベルで出力される。
【0041】
図7を参照すれば、第1パターン信号PATS1の発生回数が7回になったかを判断する(713)。ここで、第1パターン信号PATS1の発生回数が7回になったかどうかは、第1状態信号STAS1が発生したかどうかを判断することによって決定される。また、判断される発生回数は第1累積部610の回路構成によって任意に決定されうる。図7に示すように、第1パターン信号PATS1がハイレベルで7回発生すれば、第1状態信号STAS1がローレベルで出力され(715)、リセット信号RESETは第1ないし第5累積部610〜690をリセットさせる(717)。
【0042】
第2状態信号STAS2が発生する場合の動作も第1状態信号STAS1の発生過程と似ている。すなわち、第2パターン信号PATS2が発生する回数を判断して7回になれば(723)、第2状態信号STAS2を生成して(725)、第1ないし第5累積部610〜690をリセットさせる(727)。第3ないし第5状態信号STAS3〜STAS5が生成される場合も同じ過程を経るので詳細な説明は省略される。
【0043】
このように、第1ないし第5累積部610〜690に入力される第1ないし第5パターン信号PATS1〜PATS5のうちいずれか一つの入力がハイレベルで先に7回の累積状態になれば、先に累積された信号をローレベルの状態信号STASとして生成する。また、状態信号STASが生成されれば、リセット信号RESETがローレベルになるので各々の累積部610〜690はリセットされて新しい信号を受け入れる状態となる。
【0044】
ハイレベルで発生する第1ないし第5パターン信号PATS1〜PATS5のうち一つが5つのサンプリング類型CASE1〜CASE5のうち一つに対応するので、ハイレベルのパターン信号PATSが7回累積されてローレベルの状態信号STASとして発生することは、状態累積部140が5つのサンプリング類型CASE1〜CASE5のうち最も発生頻度が高いサンプリング類型を判断して出力することを意味する。
【0045】
図9を参照すれば、状態選択部150は第1ないし第5状態信号STAS1〜STAS5を受信してサンプルデータSAMDのうち所定位置のビットを選択するための多数ビットの状態選択信号SELSを発生させる。このとき、状態選択部150は状態累積部140で発生する状態信号STASが以前の状態信号STASと異なる状態信号STASとして発生する場合、その連続性を判断して状態選択信号SELSを発生させる。
【0046】
このために、状態選択部150は、第1ないし第5状態信号STAS1〜STAS5のうち一つだけが第1論理レベルで発生すれば、相異なる組合わせを有する3ビットのデータとして状態選択信号SELSを設定する。また、状態選択部150は以前の状態信号STASと異なる状態信号STASが第1論理レベルで一回発生した場合、その状態を示す所定の中間状態HOLDを設定する。したがって、状態選択部150は6つの状態を設定する。すなわち、6つの状態のうち5つは各々の状態信号STASに対応する3ビットのデータより構成され、残りの一つの状態は状態選択部150に入力される状態信号STASが変換される過程を示す中間状態HOLDである。
【0047】
状態信号STASが中間状態HOLDに対応すれば状態選択信号SELSとしては以前の状態信号STASに対応する3ビットのデータが設定され、次に状態選択部150に入力される状態信号STASによって以前の3ビットのデータを有する状態や他の3ビットのデータを有する状態に変換される。すなわち、中間状態HOLDは3ビットのデータを有する残りの5つの状態間のチャンネルとしての役割をし、同時にフィルタリングの機能もする。
【0048】
以前の状態信号STASと異なる状態信号STASが第1論理レベルで一回発生すれば、以前の状態信号STASに対応する3ビットデータが状態選択信号SELSとして出力され、以前の状態信号STASと異なる状態信号STASが第1論理レベルでもう一回発生すれば、新しい状態信号STASに対応する3ビットデータが状態選択信号SELSとして出力される。ここで第1論理レベルは状態選択部150の構成によってハイレベルまたはローレベルでありうる。
【0049】
図8及び図9を参照して具体的に説明すれば、第1状態信号STAS1が第1論理レベルで発生すれば状態選択信号SELSが“000”に設定され、第2状態信号STAS2が第1論理レベルで発生すれば状態選択信号SELSが“001”に設定され、第3状態信号STAS3が第1論理レベルで発生すれば状態選択信号SELSが“010”に設定され、第4状態信号STAS4が第1論理レベルで発生すれば状態選択信号SELSが“011”に設定され、第5状態信号STAS5が第1論理レベルで発生すれば状態選択信号SELSが“100”に設定される。ここで第1論理レベルはローレベルである。
【0050】
図8でA〜E及びa〜eは各状態間の移動経路を示す。すなわち、Aは第1状態信号STAS1がローレベルで、残りの第2ないし第5状態信号STAS2〜STAS5がハイレベルである場合の移動経路を示す。同じく、Bは第2状態信号STAS2がローレベルで、残りの第1及び第3ないし第5状態信号STAS1,STAS3〜STAS5がハイレベルである場合の移動経路を示す。Cは第3状態信号STAS3がローレベルで、残りの第1、第2、第4及び第5状態信号STAS1,STAS2,STAS4,STAS5がハイレベルである場合の移動経路を示す。Dは第4状態信号STAS4がローレベルで、残りの第1ないし第3及び第5状態信号STAS1〜STAS3,STAS5がハイレベルである場合の移動経路を示す。Eは第5状態信号STAS5がローレベルで、残りの第1ないし第4状態信号STAS1〜STAS4がハイレベルである場合の移動経路を示す。
【0051】
aは第1状態信号STAS1だけローレベルである場合、すなわち、状態選択信号SELSが“000”に設定された後、以前と異なる状態信号STASが一回発生する場合の移動経路である。bは第2状態信号STAS2だけローレベルである場合、すなわち、状態選択信号SELSが“001”に設定された後、以前と異なる状態信号STASが一回発生する場合の移動経路である。cは第3状態信号STAS3だけローレベルである場合、すなわち、状態選択信号SELSが“010”に設定された後、以前と異なる状態信号STASが一回発生する場合の移動経路である。dは第4状態信号STAS4だけローレベルである場合、すなわち、状態選択信号SELSが“011”に設定された後、以前と異なる状態信号STASが一回発生する場合の移動経路である。eは第5状態信号STAS5だけローレベルである場合、すなわち、状態選択信号SELSが“100”に設定された後、以前と異なる状態信号STASが一回発生する場合の移動経路である。Hは、第1ないし第5状態信号STAS1〜STAS5が全部ハイレベルである場合の移動経路である。
【0052】
図8を参照して、はじめに状態選択部150の入力状態として第1状態信号STAS1だけがローレベルで、残りの状態信号STAS2〜STAS5がハイレベルである場合、すなわち、状態選択信号SELSが“000”に設定されているとして、この状態から、状態選択部150に、第2状態信号STAS2だけがローレベルで、残りの状態信号STAS1,STAS3〜STAS5はハイレベルで状態信号STASが入力されれば、状態選択部150の状態はa経路を通じて中間状態HOLDに設定される。しかし、この時にも状態選択信号SELSは以前の状態に対応する“000”に設定されて出力される。
【0053】
再び、状態選択部150に、第2状態信号STAS2だけがローレベルで、残りの状態信号STAS1,STAS3〜STAS5はハイレベルで状態信号STASが入力されれば、状態選択部150の状態はB経路を通じて状態選択信号SELSが“001”に設定される状態に移動する。その結果、状態選択信号SELSとして“001”が出力されることは当然である。
【0054】
図9を参照すれば、状態選択部150はデータ貯蔵部910、状態位置貯蔵部920、エンコーディング手段930、比較手段940、制御部950、選択手段960を具備する。
データ貯蔵部910は現在の状態信号STASに対応する3ビットのデータを受信して貯蔵して状態選択信号SELSとして出力する。状態位置貯蔵部920は所定の中間状態HOLDを示す状態位置信号SPSを発生させる。ここで、データ貯蔵部910及び状態位置貯蔵部920はフリップフロップでありうる。また、状態位置信号SPSは状態選択部150を構成する方法によってハイレベルを有する時に中間状態HOLDを示すか、またはローレベルを有する時に中間状態HOLDを示す。
エンコーディング手段930は新しい状態信号STASを受信して3ビットのデータを発生させる。比較手段940はエンコーディング手段930から発生する3ビットデータ及びデータ貯蔵部910から出力される3ビットデータが同一であるか否かを比較して比較信号COMSを発生させる。
制御部950は状態位置信号SPS及び比較信号COMSに応答して状態位置貯蔵部920を制御する状態位置制御信号SPCSを発生させる。選択手段960は状態位置信号SPSに応答してエンコーディング手段930で発生する3ビットデータ及びデータ貯蔵部910から出力される3ビットデータのうち一つを選択してデータ貯蔵部910に印加する。
望ましくは、制御部950は比較信号COMSに応答して状態位置信号SPS及び状態位置信号SPSの反転信号のうち一つを選択して出力する第1選択手段951、状態位置信号SPSに応答して第1選択手段951の出力信号及び状態位置信号SPSの反転信号のうち一つを選択して状態位置制御信号SPCSとして出力する第2選択手段953を具備する。ここで、選択手段960、第1及び第2選択手段951,953はマルチプレクサでありうる。
【0055】
図9を参照して状態選択部150の動作を説明する。
状態位置貯蔵部920で発生する状態位置信号SPSは、論理値によって状態選択部150の状態が6つの状態のうち中間状態HOLDにある時はローレベルを有し、残りの5つの状態にある時はハイレベルを有する。ただし、状態選択部150の回路を構成する方法によって状態位置信号SPSの論理レベルが反対になりうることは当然である。
【0056】
データ貯蔵部910に現在の状態信号STASに対応する3ビットデータとして“000”が貯蔵されていると仮定する。状態位置信号SPSはハイレベルで、状態選択信号SELSは“000”として出力される。この時、新しい状態信号STASとして第2状態信号STAS2だけがローレベルで、残りの状態信号STAS1,STAS3〜STAS5はハイレベルである状態信号STASがエンコーディング手段930に入力されれば、エンコーディング手段930は“001”を3ビットデータとして出力する。比較手段940はエンコーディング手段930の出力である3ビットデータとデータ貯蔵部910の3ビットデータを受信して比較し、同一の場合にハイレベルで比較信号COMSを出力し、相異なる場合にローレベルで比較信号COMSを出力する。本動作例では比較信号COMSはローレベルで発生する。ここで、比較信号COMSの論理値を反対に指定できることは当然である。
【0057】
制御部950は状態位置信号SPS及び比較信号COMSに応答して状態位置貯蔵部920を制御する状態位置制御信号SPCSを発生させる。具体的に説明すれば、制御部950の第1選択手段951は比較信号COMSに応答して状態位置信号SPS及び状態位置信号SPSの反転信号のうち一つを選択して出力する。比較信号COMSがローレベルであるために第1選択手段951は状態位置信号SPSの反転信号を出力し、その論理値はローレベルとなる。第2選択手段953は状態位置信号SPSに応答して第1選択手段951の出力信号及び状態位置信号SPSの反転信号のうち一つを選択して状態位置制御信号SPCSとして出力する。状態位置信号SPSがハイレベルであるため、第2選択手段953は第1選択手段951の出力信号を状態位置制御信号SPCSとして出力する。状態位置制御信号SPCSはローレベルを有する。したがって、状態位置貯蔵部920にローレベルが入力され、状態位置信号SPSはローレベルに変化する。これは状態選択部150の状態が中間状態HOLDにあることを意味する。
【0058】
選択手段960は状態位置信号SPSに応答してエンコーディング手段930で発生する3ビットデータ及びデータ貯蔵部910から出力される3ビットデータのうち一つを選択してデータ貯蔵部910に印加する。変化する前の状態位置信号SPSがハイレベルであるため、選択手段960はデータ貯蔵部910から出力される3ビットデータをデータ貯蔵部910に印加する。したがって、データ貯蔵部910の3ビットデータは以前のデータ値である“000”をそのまま有し、“000”が状態選択信号SELSとして出力される。
【0059】
言い換えれば、以前の状態信号STASと異なる状態信号STASが一回入力されたので状態選択部150から出力される状態選択信号SELSは変化しないが、状態選択部150の状態は中間状態HOLDに変換される。
【0060】
新しい状態信号STASとして第2状態信号STAS2だけがローレベルで、残りの状態信号STAS1,STAS3〜STAS5はハイレベルである状態信号STASがエンコーディング手段930に再び入力されれば、エンコーディング手段930は“001”を3ビットデータとして再び出力する。エンコーディング手段930の出力である3ビットデータとデータ貯蔵部910の3ビットデータが同一でないため、比較手段940はローレベルで比較信号COMSを出力する。
【0061】
制御部950の第1選択手段951は比較信号COMSに応答して状態位置信号SPS及び状態位置信号SPSの反転信号のうち一つを選択して出力する。比較信号COMSがローレベルであるために第1選択手段951は状態位置信号SPSの反転信号を出力し、その論理値はハイレベルになる。第2選択手段953は状態位置信号SPSに応答し、第1選択手段951の出力信号及び状態位置信号SPSの反転信号のうち一つを選択して状態位置制御信号SPCSとして出力する。状態位置信号SPSがローレベルであるために第2選択手段953は状態位置信号SPSの反転信号を状態位置制御信号SPCSとして出力する。状態位置制御信号SPCSはハイレベルを有する。したがって、状態位置貯蔵部920にハイレベルが入力され、状態位置信号SPSは再びハイレベルに変化する。これは状態選択部150の状態が中間状態HOLDから3ビットのデータを有する5つの残りの状態のうち一つに変換されたことを意味する。
【0062】
選択手段960は状態位置信号SPSに応答してエンコーディング手段930で発生する3ビットデータ及びデータ貯蔵部910から出力される3ビットデータのうち一つを選択してデータ貯蔵部910に印加する。変化する前の状態位置信号SPSがローレベルであるために、選択手段960はエンコーディング手段930から出力される3ビットデータをデータ貯蔵部910に印加する。したがって、データ貯蔵部910の3ビットデータは新しいデータ値である“001”を有し、“001”が状態選択信号SELSとして出力される。
【0063】
言い換えれば、以前の状態信号STASと異なる状態信号STASが2回入力されたので、状態選択部150から出力される状態選択信号SELSは新しい3ビットデータを有し、状態選択部150の状態も3ビットデータを有する状態のうち一つとなる。
【0064】
前記の方式で、新しい状態信号STASが以前の状態信号STASと同じ信号として入力されれば状態位置信号SPSや状態選択信号SELSの値が変化しないということが分かる。
【0065】
図10を参照すれば、データ選択部160は多数の選択手段1010〜1030を具備する。選択手段1010〜1030の各々は多数ビットのサンプルデータSAMDのうち各々m(零でない自然数)ビットずつを受信し、状態選択信号SELSに応答して受信されたmビットのサンプルデータSAMDのうち一つのビットを選択して復元データRECD0〜RECD2として出力する。本発明の実施形態で、データ選択部160の選択手段1010〜1030は3つのマルチプレクサである。また、選択手段1010〜1030に入力されるmビットサンプルデータSAMDは3ビットで構成される。
【0066】
マルチプレクサ1010はオーバサンプリング部120から出力される8ビットサンプルデータSAMDのうち連続的な3ビットD0,D1,D2を入力とし、状態選択信号SELSに応答して一つのビットを選択して復元データのうち一つのビットRECD0として出力する。マルチプレクサ1020は3ビットD2,D3,D4を入力し、状態選択信号SELSに応答して一つのビットを選択して復元データのうち一つのビットRECD1として出力する。マルチプレクサ1030は3ビットD5,D6,D7を入力し、状態選択信号SELSに応答して一つのビットを選択して復元データのうち一つのビットRECD2として出力する。
【0067】
図11は、図10のデータ選択部160の動作を説明する図面である。
すなわち、図11は状態選択信号SELSに対応するマルチプレクサの出力データを分類して示したものである。
【0068】
以下、図10と図11を参照してデータ選択部160の動作を詳細に説明する。
マルチプレクサ1010〜1030は状態選択信号SELSの3ビット値が“000”であれば、サンプルデータSAMDのうち最初のビットデータD0と4番目のビットデータD3及び7番目のビットデータD6を選択して出力する。状態選択信号SELSの3ビット値が“000”である場合には第1状態信号STAS1だけがローレベルで残りの状態信号STAS2〜STAS5はハイレベルである場合に対応する。これはまた、第1パターン信号PATS1がハイレベルで発生することに対応し、5つのサンプリング類型CASE1〜CASE5のうち第1類型CASE1に対応する。図11を参照すれば、第1類型CASE1で有効なサンプリングデータは最初と4番目及び7番目のビットであり、図11にも説明されている。
【0069】
同じく、状態選択信号SELSの3ビット値が“001”であれば、サンプルデータSAMDのうち2番目のビットデータD1と4番目のビットデータD3及び7番目のビットデータD6を選択して出力する。これはサンプリング類型CASE1〜CASE5のうち第2類型CASE2に対応する。
【0070】
このような方式で、状態選択部160は状態選択信号SELSに応答してサンプルデータSAMDのうち有効なデータを復元データRECD0〜RECD2として発生させる。
【0071】
【発明の効果】
以上詳述したように本発明によるデータ復元回路及びデータ復元方法は、非整数倍のオーバサンプリングを行うことによって同じ周波数のデータを復元するための位相同期ループのクロック周波数を低く設定でき、よって電力消耗を低減できる長所がある。
【図面の簡単な説明】
【図1】本発明の実施形態によるデータ復元回路のブロック図である。
【図2】図1に示されたオーバサンプリング部を説明するためのブロック図である。
【図3】クロック信号のスキューの程度によって複数の類型に分類されるサンプリング類型を示した図である。
【図4】図1に示されたパターン検出部を説明するための回路図である。
【図5】図4のパターン検出部の検出特性を示す図である。
【図6】図1に示された状態累積部を示す回路図である。
【図7】図6に示された状態累積部の動作を説明するためのフローチャートである。
【図8】図1に示された状態選択部の動作を説明する図である。
【図9】図1に示された状態選択部を示すブロック図である。
【図10】図1に示されたデータ選択部を示す図である。
【図11】図10のデータ選択部の動作を説明する図である。
【符号の説明】
100 データ復元回路
110 位相同期ループ
120 オーバサンプリング部
130 パターン検出部
140 状態累積部
150 状態選択部
160 データ選択部

Claims (31)

  1. 入力クロック信号に同期して相異なる遅延時間を有する多数のクロック信号を発生させる位相同期ループと、
    外部から入力される直列データを前記多数のクロック信号に応答して非整数倍でオーバサンプリングし、オーバサンプリングされた結果を多数ビットのサンプルデータとして発生させるオーバサンプリング部と、
    前記多数ビットのサンプルデータを受信して前記サンプルデータのビット間のレベル変化を検出して多数ビットのパターン信号を発生させるパターン検出部と、
    前記多数ビットのパターン信号を受信してその発生頻度を累積して発生頻度が高い信号を多数ビットの状態信号として発生させる状態累積部と、
    前記多数ビットの状態信号を受信して前記サンプルデータのうち所定位置のビットを選択するための多数ビットの状態選択信号を発生させる状態選択部と、
    前記サンプルデータを受信して前記状態選択信号に応答して前記サンプルデータのうち前記状態選択信号に対応するビットのデータを選択して多数ビットの復元データとして出力するデータ選択部とを具備することを特徴とするデータ復元回路。
  2. 前記オーバサンプリング部は、
    前記直列データを受信し、前記多数のクロック信号に各々応答して前記直列データをサンプリングした後、一ビットの前記サンプルデータを出力するサンプリング手段を複数具備することを特徴とする請求項1に記載のデータ復元回路。
  3. 前記オーバサンプリング部は、
    入力される前記直列データの一つのビット区間を2.7倍のオーバサンプリングすることを特徴とする請求項1に記載のデータ復元回路。
  4. 前記オーバサンプリング部は、
    前記サンプリング手段を8つ具備することを特徴とする請求項2に記載のデータ復元回路。
  5. 前記サンプリング手段は、
    前記直列データ及び前記直列データの反転データを前記クロック信号に応答してサンプリングすることを特徴とする請求項2に記載のデータ復元回路。
  6. 前記多数ビットのサンプルデータは、
    入力される前記直列データが前記多数のクロック信号に応答してサンプリングされる時、クロック信号のスキューの程度によって複数の類型に分類されるサンプリング類型のうち一つを示すことを特徴とする請求項1に記載のデータ復元回路。
  7. 前記パターン検出部は、
    前記多数ビットのサンプルデータのうち隣接した二つのビットを各々排他的に論理和して多数ビットのパターン検出信号として出力する排他的論理和手段と、
    多数ビットのサンプルデータのうち互いにずれて発生するサンプルデータにより発生した前記多数ビットのパターン検出信号を各々論理積して第1ないし第5パターン信号として出力する論理積手段とを具備することを特徴とする請求項1に記載のデータ復元回路。
  8. 前記第1ないし第5パターン信号は、
    入力される前記直列データが前記多数のクロック信号に応答してサンプリングされる時、クロック信号のスキューの程度によって複数の類型に分類されるサンプリング類型のうち一つを示す前記サンプルデータが前記複数のサンプリング類型のうちいずれのサンプリング類型に該当するかを検出することを特徴とする請求項7に記載のデータ復元回路。
  9. 前記状態累積部は、
    前記入力クロック信号に応答して前記多数のパターン信号を受信して累積し、前記各パターン信号が所定数だけ累積されれば前記各状態信号を第1論理レベルで出力する多数の累積部と、
    前記各状態信号を論理積して前記多数の累積部をリセットさせるリセット信号を発生させる論理積手段とを具備することを特徴とする請求項1に記載のデータ復元回路。
  10. 前記状態累積部は、
    前記入力クロック信号に応答して前記第1パターン信号を受信して累積し、前記第1パターン信号が所定数だけ累積されれば第1状態信号を第1論理レベルで出力する第1累積部と、
    前記入力クロック信号に応答して前記第2パターン信号を受信して累積し、前記第2パターン信号が所定数だけ累積されれば第2状態信号を第1論理レベルで出力する第2累積部と、
    前記入力クロック信号に応答して前記第3パターン信号を受信して累積し、前記第3パターン信号が所定数だけ累積されれば第3状態信号を第1論理レベルで出力する第3累積部と、
    前記入力クロック信号に応答して前記第4パターン信号を受信して累積し、前記第4パターン信号が所定数だけ累積されれば第4状態信号を第1論理レベルで出力する第4累積部と、
    前記入力クロック信号に応答して前記第5パターン信号を受信して累積し、前記第5パターン信号が所定数だけ累積されれば第5状態信号を第1論理レベルで出力する第5累積部と、
    前記第1ないし第5状態信号を論理積して前記第1ないし第5累積部をリセットさせるリセット信号を発生させる論理積手段とを具備することを特徴とする請求項9に記載のデータ復元回路。
  11. 前記状態選択部は、
    前記第1ないし第5状態信号のうち一つだけが前記第1論理レベルで発生すれば、相異なる組合わせを有する3ビットのデータとして前記状態選択信号を設定し、
    以前の状態信号と異なる状態信号が前記第1論理レベルで一度発生すれば、以前の状態信号に対応する3ビットデータが状態選択信号として出力され、以前の状態信号と異なる状態信号が前記第1論理レベルでもう一度発生すれば、新しい状態信号に対応する3ビットデータが状態選択信号として出力され、
    以前の状態信号と異なる状態信号が前記第1論理レベルで一度発生した場合、その状態を示す所定の中間状態を設定することを特徴とする請求項1に記載のデータ復元回路。
  12. 前記状態選択部は、
    前記第1状態信号だけ前記第1論理レベルで発生すれば前記状態選択信号が“000”に設定され、前記第2状態信号だけ前記第1論理レベルで発生すれば前記状態選択信号が“001”に設定され、前記第3状態信号だけ前記第1論理レベルで発生すれば前記状態選択信号が“010”に設定され、前記第4状態信号だけ前記第1論理レベルで発生すれば前記状態選択信号が“011”に設定され、前記第5状態信号だけ前記第1論理レベルで発生すれば前記状態選択信号が“100”に設定されることを特徴とする請求項11に記載のデータ復元回路。
  13. 前記状態選択部は、
    現在の状態信号に対応する3ビットのデータを受信して貯蔵して前記状態選択信号として出力するデータ貯蔵部と、
    前記所定の中間状態を示す状態位置信号を発生させる状態位置貯蔵部と、
    新しい状態信号を受信して3ビットのデータを発生させるエンコーディング手段と、
    このエンコーディング手段から発生する3ビットデータ及び前記データ貯蔵部から出力される3ビットデータが同一であるか否かを比較して比較信号を発生させる比較手段と、
    前記状態位置信号及び前記比較信号に応答して前記状態位置貯蔵部を制御する状態位置制御信号を発生させる制御部と、
    前記状態位置信号に応答して前記エンコーディング手段により発生する3ビットデータ及び前記データ貯蔵部から出力される3ビットデータのうち一つを選択して前記データ貯蔵部に印加する選択手段とを具備することを特徴とする請求項12に記載のデータ復元回路。
  14. 前記制御部は、
    前記比較信号に応答して前記状態位置信号及び前記状態位置信号の反転信号のうち一つを選択して出力する第1選択手段と、
    前記状態位置信号に応答して前記第1選択手段の出力信号及び前記状態位置信号の反転信号のうち一つを選択して前記状態位置制御信号として出力する第2選択手段とを具備することを特徴とする請求項13に記載のデータ復元回路。
  15. 前記データ選択部は、
    前記多数ビットのサンプルデータのうち各々m(零でない自然数)ビットずつを受信し、前記状態選択信号に応答して前記受信されたmビットのサンプルデータのうち一つのビットを選択して前記復元データとして出力する多数の選択手段を具備することを特徴とする請求項1に記載のデータ復元回路。
  16. 前記選択手段は、
    マルチプレクサであることを特徴とする請求項15に記載のデータ復元回路。
  17. 前記選択手段に入力されるmビットサンプルデータは、
    3ビットのサンプルデータであることを特徴とする請求項15に記載のデータ復元回路。
  18. 前記データ選択部は、
    3つのマルチプレクサを具備することを特徴とする請求項15に記載のデータ復元回路。
  19. (a)入力クロック信号に同期して相異なる遅延時間を有する多数のクロック信号を発生させる段階と、
    (b)外部から入力される直列データを前記多数のクロック信号に応答して非整数倍でオーバサンプリングし、オーバサンプリングされた結果を多数ビットのサンプルデータとして発生させる段階と、
    (c)前記多数ビットのサンプルデータを受信して前記サンプルデータのビット間のレベル変化を検出して多数ビットのパターン信号を発生させる段階と、
    (d)前記多数ビットのパターン信号を受信してその発生頻度を累積して発生頻度が高い信号を多数ビットの状態信号として発生させる段階と、
    (e)前記多数ビットの状態信号を受信して前記サンプルデータのうち所定位置のビットを選択するための多数ビットの状態選択信号を発生させる段階と、
    (f)前記サンプルデータを受信して前記状態選択信号に応答して前記サンプルデータのうち前記状態選択信号に対応するビットのデータを選択して多数ビットの復元データとして出力する段階とを具備することを特徴とするデータ復元方法。
  20. 前記(b)段階は、
    入力される前記直列データの一つのビットの区間を2.7倍のオーバサンプリングすることを特徴とする請求項19に記載のデータ復元方法。
  21. 前記多数ビットのサンプルデータは、
    入力される前記直列データが前記多数のクロック信号に応答してサンプリングされる時、クロック信号のスキューの程度によって複数の類型に分類されるサンプリング類型のうち一つを示すことを特徴とする請求項19に記載のデータ復元方法。
  22. 前記(c)段階は、
    (c1)前記多数ビットのサンプルデータのうち隣接した二つのビットを各々排他的に論理和して多数ビットのサンプル出力信号として出力する段階と、
    (c2)前記多数ビットのサンプルデータのうち互いにずれて発生するサンプルデータにより発生した前記サンプル出力信号を各々論理積して第1ないし第5パターン信号として出力する段階とを具備することを特徴とする請求項19に記載のデータ復元方法。
  23. 前記第1ないし第5パターン信号は、
    入力される前記直列データが前記多数のクロック信号に応答してサンプリングされる時、クロック信号のスキューの程度によって複数の類型に分類されるサンプリング類型のうち一つを示す前記サンプルデータが前記複数のサンプリング類型のうちいずれのサンプリング類型に該当するかを検出することを特徴とする請求項22に記載のデータ復元方法。
  24. 前記(d)段階は、
    (d1)前記入力クロック信号に応答して前記第1ないし第5パターン信号を受信して累積する段階と、
    (d2)前記第1ないし第5パターン信号のうちいずれが所定数だけ累積されるかを判断して発生頻度が高いパターン信号を検出する段階と、
    (d3)前記第1ないし第5パターン信号のうち発生頻度が高い信号が検出されれば対応する第1ないし第5状態信号を第1論理レベルで出力する段階と、
    (d4)新しい第1ないし第5パターン信号を受信するための初期化動作が行われる段階とを具備することを特徴とする請求項19に記載のデータ復元方法。
  25. 前記(e)段階は、
    前記第1ないし第5状態信号のうち一つだけが前記第1論理レベルで発生すれば、相異なる組合わせを有する3ビットのデータとして前記状態選択信号を設定し、
    以前の状態信号と異なる状態信号が前記第1論理レベルで一度発生すれば以前の状態信号に対応する3ビットデータが状態選択信号として出力され、以前の状態信号と異なる状態信号が前記第1論理レベルでもう一度発生すれば新しい状態信号に対応する3ビットデータが状態選択信号として出力され、
    以前の状態信号と異なる状態信号が前記第1論理レベルで一度発生した場合、その状態を示す所定の中間状態を設定することを特徴とする請求項19に記載のデータ復元方法。
  26. 前記(e)段階は、
    前記第1状態信号だけ前記第1論理レベルで発生すれば前記状態選択信号が“000”に設定され、前記第2状態信号だけ前記第1論理レベルで発生すれば前記状態選択信号が“001”に設定され、前記第3状態信号だけが前記第1論理レベルで発生すれば前記状態選択信号が“010”に設定され、前記第4状態信号だけが前記第1論理レベルで発生すれば前記状態選択信号が“011”に設定され、前記第5状態信号だけ前記第1論理レベルで発生すれば前記状態選択信号が“100”に設定されることを特徴とする請求項25に記載のデータ復元方法。
  27. 前記(e)段階は、
    (e1)現在の状態信号に対応する3ビットのデータを受信して貯蔵して前記状態選択信号として出力する段階と、
    (e2)前記所定の中間状態を示す状態位置信号を発生させる段階と、
    (e3)新しい状態信号を受信して対応する3ビットのデータを発生させる段階と、
    (e4)前記新しい3ビットのデータ及び前記現在の3ビットのデータが同一であるか否かを比較して比較信号を発生させる段階と、
    (e5)前記状態位置信号及び前記比較信号に応答して前記状態位置貯蔵部を制御する状態位置制御信号を発生させる段階と、
    (e6)前記状態位置信号に応答して前記新しい3ビットのデータ及び前記現在の3ビットのデータのうち一つを選択して前記状態選択信号として出力する段階とを具備することを特徴とする請求項19に記載のデータ復元方法。
  28. 前記(e5)段階は、
    (e51)前記比較信号に応答して前記状態位置信号及び前記状態位置信号の反転信号のうち一つを選択して出力する段階と、
    (e52)前記状態位置信号に応答して前記(e51)段階の出力信号及び前記状態位置信号の反転信号のうち一つを選択して前記状態位置制御信号として出力する段階とを具備することを特徴とする請求項27に記載のデータ復元方法。
  29. 前記(f)段階は、
    前記多数ビットのサンプルデータのうち各々m(零でない自然数)ビットずつを受信し、前記状態選択信号に応答して前記受信されたmビットのサンプルデータのうち一つのビットを選択して前記復元データとして出力する多数の選択手段を具備することを特徴とする請求項19に記載のデータ復元方法。
  30. 前記選択手段に入力されるmビットサンプルデータは、
    3ビットのサンプルデータであることを特徴とする請求項29に記載のデータ復元方法。
  31. 前記(f)段階は、
    3つの選択手段を具備することを特徴とする請求項29に記載のデータ復元方法。
JP2002244251A 2001-08-27 2002-08-23 データ復元回路及びデータ復元方法 Expired - Lifetime JP3978382B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0051772A KR100413765B1 (ko) 2001-08-27 2001-08-27 비 정수배 오버 샘플링에 의해 전력 소모를 낮추는 데이터복원 회로
KR2001-051772 2001-08-27

Publications (2)

Publication Number Publication Date
JP2003134097A JP2003134097A (ja) 2003-05-09
JP3978382B2 true JP3978382B2 (ja) 2007-09-19

Family

ID=36675062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002244251A Expired - Lifetime JP3978382B2 (ja) 2001-08-27 2002-08-23 データ復元回路及びデータ復元方法

Country Status (5)

Country Link
US (1) US7069481B2 (ja)
JP (1) JP3978382B2 (ja)
KR (1) KR100413765B1 (ja)
NL (1) NL1021115C2 (ja)
TW (1) TWI236810B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003304225A (ja) * 2002-04-09 2003-10-24 Mitsubishi Electric Corp データリカバリ回路
EP1578076A4 (en) * 2002-12-27 2006-06-21 Matsushita Electric Ind Co Ltd DEVICE AND METHOD FOR SYMBOL POSITIONING
DE102004014695B4 (de) * 2003-03-26 2007-08-16 Infineon Technologies Ag Takt- und Datenwiedergewinnungseinheit
FR2854293B1 (fr) * 2003-04-25 2005-07-22 St Microelectronics Sa Dispositif de reception de donnees serie
US7415089B2 (en) * 2004-03-16 2008-08-19 Industrial Technology Research Institute High-speed serial link clock and data recovery
US7489739B2 (en) * 2004-09-17 2009-02-10 Rambus, Inc. Method and apparatus for data recovery
DE102004063105A1 (de) * 2004-12-22 2006-07-13 Robert Bosch Gmbh Verfahren und Vorrichtung zur Übertragung von Informationen in einem Netzwerk
US7623608B2 (en) * 2005-05-19 2009-11-24 Microsemi Corp. - Analog Mixed Signal Group Ltd. Asynchronous data reception without precision timing reference
KR100894123B1 (ko) * 2005-09-16 2009-04-20 후지쯔 가부시끼가이샤 데이터 재생 회로
JP4964006B2 (ja) * 2006-04-19 2012-06-27 パナソニック株式会社 パルス信号受信装置、パルス化qpsk信号受信装置、及びパルス信号受信方法
KR100819097B1 (ko) * 2006-12-05 2008-04-02 삼성전자주식회사 랜덤 에지 샘플링을 이용한 클럭 및 데이터 복원회로 및그 복원방법
US7929654B2 (en) * 2007-08-30 2011-04-19 Zenko Technologies, Inc. Data sampling circuit and method for clock and data recovery
US7991097B2 (en) * 2007-10-04 2011-08-02 Himax Technologies Limited Method and apparatus for adjusting serial data signal
JP5463976B2 (ja) * 2010-03-11 2014-04-09 富士通株式会社 受信回路及びサンプリングクロック制御方法
TWI423588B (zh) 2010-12-23 2014-01-11 Ind Tech Res Inst 位準變遷判斷電路及其方法
KR101338542B1 (ko) * 2012-06-26 2014-01-03 세종대학교산학협력단 비동기 데이터 독출 장치 및 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3946379A (en) * 1974-05-31 1976-03-23 Rca Corporation Serial to parallel converter for data transmission
US4109236A (en) * 1977-06-17 1978-08-22 Honeywell Information Systems Inc. Apparatus for digital data recovery from mass storage devices
US4802009A (en) * 1987-07-13 1989-01-31 Rca Licensing Corporation Digitally controlled phase locked loop system
US5313496A (en) * 1990-12-26 1994-05-17 Trw Inc. Digital demodulator circuit
US5197086A (en) * 1990-12-28 1993-03-23 International Business Machines Corporation High speed digital clock synchronizer
EP0502260B1 (en) * 1991-03-05 1996-06-12 ALCATEL BELL Naamloze Vennootschap Synchronizing circuit
EP0562183A1 (en) * 1992-03-27 1993-09-29 ALCATEL BELL Naamloze Vennootschap Synchronization method and device realizing said method
EP0738057A3 (de) * 1995-04-12 1998-05-20 Siemens Aktiengesellschaft Verfahren und Anordnung zur Bitsynchronisation
JP3355261B2 (ja) * 1995-07-20 2002-12-09 株式会社日立製作所 ビット同期回路及びビット同期方法
US5850422A (en) * 1995-07-21 1998-12-15 Symbios, Inc. Apparatus and method for recovering a clock signal which is embedded in an incoming data stream
US5905769A (en) * 1996-05-07 1999-05-18 Silicon Image, Inc. System and method for high-speed skew-insensitive multi-channel data transmission
JP3109588B2 (ja) * 1998-03-12 2000-11-20 日本電気株式会社 オーバーサンプリング型クロックリカバリ回路
JP2000174736A (ja) * 1998-12-08 2000-06-23 Sharp Corp ビット同期回路
KR100371300B1 (ko) * 1999-06-21 2003-02-06 샤프 가부시키가이샤 비트동기회로
JP4618960B2 (ja) * 1999-09-21 2011-01-26 エヌエックスピー ビー ヴィ クロック回復
US6272193B1 (en) * 1999-09-27 2001-08-07 Genesis Microchip Corp. Receiver to recover data encoded in a serial communication channel
US6847789B2 (en) * 2000-02-17 2005-01-25 Broadcom Corporation Linear half-rate phase detector and clock and data recovery circuit

Also Published As

Publication number Publication date
NL1021115C2 (nl) 2005-02-07
JP2003134097A (ja) 2003-05-09
US20030041292A1 (en) 2003-02-27
KR20030018189A (ko) 2003-03-06
KR100413765B1 (ko) 2003-12-31
TWI236810B (en) 2005-07-21
US7069481B2 (en) 2006-06-27
NL1021115A1 (nl) 2003-03-03

Similar Documents

Publication Publication Date Title
JP3978382B2 (ja) データ復元回路及びデータ復元方法
JP4317336B2 (ja) データ復元装置及び復元回路、並びにデータ復元方法及びその方法を実現するプログラム貯蔵装置
EP1313257A1 (en) Skew adjustment circuit, skew adjustment method, data synchronisation circuit, and data synchronization method
JP2002281007A (ja) 信号発生回路、クロック復元回路、検証回路、データ同期回路およびデータ復元回路
JP2008066879A (ja) オーバーサンプリング回路及びオーバーサンプリング方法
JPH088732A (ja) エッジ・デテクタ
JP3433426B2 (ja) マンチェスタ符号化データをデコーディングするための方法および装置
CN113078899B (zh) 时钟和数据恢复电路
KR100985874B1 (ko) 싱글 비트 블라인드 오버샘플링 데이터 복원회로 및복원방법
JP5061498B2 (ja) ジッタ補正方法及び回路
JP5369524B2 (ja) クロック・データ・リカバリ回路
CN115472204A (zh) 移位寄存器电路和用于控制移位寄存器电路的方法
US20070069927A1 (en) Method of transmitting a serial bit-stream and electronic transmitter for transmitting a serial bit-stream
JP3257065B2 (ja) ディジタルpll装置
KR101096634B1 (ko) 적응적 슬라이서 임계값 생성 방법 및 시스템
US8009783B2 (en) Synchronous digital data transmission interface
CN114461473B (zh) 检测串化器的时序的方法、检测电路及电子装置
US6907095B1 (en) Clock ride-over method and circuit
WO2016046883A1 (ja) 受信回路、集積回路及び受信方法
KR20050011760A (ko) 지터 성분에 둔감한 고속 직렬 링크용 데이터 복원장치 및그 복원방법
KR100333335B1 (ko) 피알엠엘 검출방식을 채용한 광디스크 장치에서의위상동기루프 장치ㅠ
KR0172459B1 (ko) 클럭재생방법 및 장치
JP5659921B2 (ja) データ復元回路及びデータ復元方法
CN113300702A (zh) 一种信号抖动分离电路及方法
TW202110096A (zh) 時脈資料回復裝置及方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150