JP3978382B2 - データ復元回路及びデータ復元方法 - Google Patents
データ復元回路及びデータ復元方法 Download PDFInfo
- Publication number
- JP3978382B2 JP3978382B2 JP2002244251A JP2002244251A JP3978382B2 JP 3978382 B2 JP3978382 B2 JP 3978382B2 JP 2002244251 A JP2002244251 A JP 2002244251A JP 2002244251 A JP2002244251 A JP 2002244251A JP 3978382 B2 JP3978382 B2 JP 3978382B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- state
- bit
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Control Or Security For Electrophotography (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はデータ伝送回路に係り、特に非整数倍サンプリングを行って省エネルギ性でかつクロックスキューによるエラーを最小化するデータ復元回路及びデータ復元方法に関する。
【０００２】
【従来の技術】
最近大部分の映像処理システムはデジタル領域でデータを処理し、各システム間のインタフェースは具現が簡単なアナログ信号を利用する。しかし、アナログ信号を利用したインタフェースは信号間の雑音によって信号伝達において正確度に限界がある。このような問題を解決するためにはデジタル信号を直接伝達する方式がより効率的である。
【０００３】
一般に、所定のデータを伝送するためのデータ伝送システムでは、各システム間のデジタルインタフェースを遂行する方法として並列データチャンネルを使用する方法が広く利用される。しかし、並列データチャンネルを利用する方法はデータ伝送チャンネルの増加につれて問題点がある。それで、近来は並列伝送を利用する方法から直列伝送を利用する方法に代替されている。
【０００４】
直列伝送チャンネルを利用してデータを伝送する方法は並列データチャンネルを利用する方法よりチャンネル数が減るという長所がある。しかし、大部分の場合、直列伝送チャンネルを利用してデータを伝送すれば、受信端で高速の直列信号を並列データフォーマットに復元せねばならない。この時、直列データを並列データフォーマットに復元する時、受信端でのクロックスキューによってデータ復元が難しくなる場合が発生する。
【０００５】
【発明が解決しようとする課題】
このような問題点を解決するために受信された信号の一つのビット区間で２倍または３倍のオーバサンプリングを行い、サンプリングされた結果から発生頻度が多いデータを実際データとして決定する方式が採用された。しかし、２倍のオーバサンプリングをする場合にはその正確度が落ち、３倍のオーバサンプリングをする場合には高速クロックを発生させる回路を具現し難い問題を有している。
【０００６】
本発明は上記の点に鑑みなされたもので、その目的は、非整数倍のオーバサンプリングを行って電力消耗を低減できるデータ復元回路を提供することにある。さらに、本発明は、非整数倍のオーバサンプリングを行って電力消耗を低減できるデータ復元方法を提供することを他の目的とする。
【０００７】
【課題を解決するための手段】
本発明のデータ復元回路は、位相同期ループ、オーバサンプリング部、パターン検出部、状態累積部、状態選択部及びデータ選択部を具備することを特徴とする。
位相同期ループは入力クロック信号に同期して相異なる遅延時間を有する多数のクロック信号を発生させる。オーバサンプリング部は外部から入力される直列データを前記多数のクロック信号に応答して非整数倍でオーバサンプリングし、オーバサンプリングされた結果を多数ビットのサンプルデータとして発生させる。
パターン検出部は前記多数ビットのサンプルデータを受信して前記サンプルデータのビット間のレベル変化を検出して多数ビットのパターン信号を発生させる。状態累積部は前記多数ビットのパターン信号を受信してその発生頻度を累積して発生頻度が高い信号を多数ビットの状態信号として発生させる。状態選択部は前記多数ビットの状態信号を受信して前記サンプルデータのうち所定位置のビットを選択するための多数ビットの状態選択信号を発生させる。データ選択部は前記サンプルデータを受信して前記状態選択信号に応答して前記サンプルデータのうち前記状態選択信号に対応するビットのデータを選択して多数ビットの復元データとして出力する。
【０００８】
望ましくは、前記オーバサンプリング部は、前記直列データを受信し、前記多数のクロック信号に各々応答して前記直列データをサンプリングした後、一ビットの前記サンプルデータを出力するサンプリング手段を複数具備する。また、前記オーバサンプリング部は、入力される前記直列データの一つのビット区間を２.７倍のオーバサンプリングをすることを特徴とする。
【０００９】
本発明のデータ復元方法は、（ａ）入力クロック信号に同期して相異なる遅延時間を有する多数のクロック信号を発生させる段階と、（ｂ）外部から入力される直列データを前記多数のクロック信号に応答して非整数倍でオーバサンプリングし、オーバーサンプリングされた結果を多数ビットのサンプルデータとして発生させる段階と、（ｃ）前記多数ビットのサンプルデータを受信して前記サンプルデータのビット間のレベル変化を検出して多数ビットのパターン信号を発生させる段階と、（ｄ）前記多数ビットのパターン信号を受信してその発生頻度を累積して発生頻度が高い信号を多数ビットの状態信号として発生させる段階と、（ｅ）前記多数ビットの状態信号を受信して前記サンプルデータのうち所定位置のビットを選択するための多数ビットの状態選択信号を発生させる段階と、（ｆ）前記サンプルデータを受信して前記状態選択信号に応答して前記サンプルデータのうち前記状態選択信号に対応するビットのデータを選択して多数ビットの復元データとして出力する段階とを具備することを特徴とする。
【００１０】
望ましくは、前記（ｂ）段階は、入力される前記直列データの一つのビットの区間を２.７倍のオーバーサンプリングをすることを特徴とする。
【００１１】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施形態を説明する。ただし、以下の最適実施形態で特定の用語が使われるが、これは単に本発明を説明するための目的で使われるものであって、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われるものではない。したがって、本技術分野の当業者であればこれより多様な変形及び均等な他の実施形態が可能であるという点を理解できる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決まらねばならない。また、各図面に示された同じ参照符号は同じ部分を示す。
【００１２】
図１を参照して本発明の実施形態によるデータ復元回路及びデータ復元方法を詳細に説明する。
図１を参照すれば、本発明の実施形態によるデータ復元回路１００は位相同期ループ１１０、オーバサンプリング部１２０、パターン検出部１３０、状態累積部１４０、状態選択部１５０及びデータ選択部１６０を具備する。
【００１３】
位相同期ループ１１０は入力クロック信号ＣＫに同期して相異なる遅延時間を有する多数のクロック信号ＣＫＰを発生させる。図１の実施形態でクロック信号ＣＫＰは８つの相異なる遅延時間を有する。このようなクロック信号ＣＫＰはオーバサンプリング部１２０に並列に印加されてサンプリングクロック信号として利用される。
【００１４】
オーバサンプリング部１２０は外部から入力される直列データＳＤＩＮを多数のクロック信号ＣＫＰに応答して非整数倍でオーバサンプリングし、オーバサンプリングされた結果を多数ビットのサンプルデータＳＡＭＤとして発生させる。ここで直列データＳＤＩＮは外部から入力される３ビット単位の信号である。すなわち、オーバサンプリング部１２０は３ビットの直列データＳＤＩＮを８回サンプリングし、サンプリングされた結果を８ビットのサンプルデータＳＡＭＤとして出力する。したがってオーバサンプリング部１２０は１ビット区間を２.７回サンプリングするようになって非整数倍でサンプリングすることを特徴とする。８ビットのサンプルデータＳＡＭＤは入力される直列データＳＤＩＮが８個のクロック信号ＣＫＰに応答してサンプリングされるとき、クロック信号のスキューの程度によって複数の類型に分類されるサンプリング類型のうち一つを示す。本発明の望ましい実施形態では、複数のサンプリング類型は５つに分類される。以下、５つのサンプリング類型を例として説明する。オーバサンプリング部１２０の構成は後述する図２で詳細に説明する。
【００１５】
パターン検出部１３０はオーバサンプリング部１２０から出力される８ビットのサンプルデータＳＡＭＤを受信してサンプルデータＳＡＭＤのビット間のレベル変化を検出して５ビットのパターン信号ＰＡＴＳを発生させる。５ビットのパターン信号ＰＡＴＳはサンプルデータＳＡＭＤが直列データＳＤＩＮを２.７倍にオーバサンプリングした結果である場合、クロック信号ＣＫＰのスキューにより現れる５つのサンプリング類型のうちいずれの類型に該当するかを検出する。
【００１６】
状態累積部１４０はパターン検出部１３０から出力される５ビットのパターン信号ＰＡＴＳを受信して５ビットの状態信号ＳＴＡＳを発生させる。５ビットの状態信号ＳＴＡＳはパターン信号ＰＡＴＳのうちその発生頻度が最も高い信号を累積して出力した信号である。
【００１７】
状態選択部１５０は５ビットの状態信号ＳＴＡＳを受信してサンプルデータＳＡＭＤのうち所定位置のビットを選択するための多数ビットの状態選択信号ＳＥＬＳを発生させる。状態選択信号ＳＥＬＳは３ビットの組合わせで示される。
【００１８】
データ選択部１６０はサンプルデータＳＡＭＤを受信し、状態選択信号ＳＥＬＳに応答してサンプルデータＳＡＭＤのうち状態選択信号ＳＥＬＳに対応するビットのデータを選択して３ビットの復元データＲＥＣＤとして出力する。
【００１９】
このような構成を有する本発明のデータ復元回路１００は、入力された直列データＳＤＩＮの１ビット区間を２.７倍のオーバサンプリングをし、オーバサンプリングされたサンプルデータＳＡＭＤのレベル変換時点によって、サンプリングされた８ビットのうち３ビットを選択して復元する。したがって、入力クロック信号ＣＫにスキューが発生しても安定したデータ復元が可能になり、かつ非整数倍でサンプリングすることによって同じ周波数のデータを復元するための位相同期ループ１１０のクロック信号ＣＫＰの周波数を低められ、かつ電力消耗も低減できる。
【００２０】
図２を参照すれば図１に示されたオーバサンプリング部１２０は複数のサンプリング手段（サンプラ）２０１〜２１５を具備する。各々のサンプリング手段２０１〜２１５は直列データＳＤＩＮを受信し、多数のクロック信号ＣＫＰ０〜ＣＫＰ７のうち一つに各々応答して直列データＳＤＩＮをサンプリングした後、各々一つのビットのサンプルデータＳＡＭＤを出力する。図１に示されたオーバサンプリング部１２０は（図２に示すように８つ）サンプリング手段２０１〜２１５を具備する。各々のサンプリング手段２０１〜２１５は直列データＳＤＩＮ及び直列データの反転データ／ＳＤＩＮをクロック信号ＣＫＰに応答してサンプリングしてサンプルデータＳＡＭＤを出力するのでサンプルデータＳＡＭＤは８ビットとなる。
【００２１】
図３に示すように、３ビットの直列データＳＤＩＮが位相同期ループ１１０で発生する８つのクロック信号ＣＫＰに応答してサンプリングされる場合、サンプリング類型はクロック信号ＣＫＰのスキューによって５つに分類されうる。
第１類型ＣＡＳＥ１は直列データＳＤＩＮがクロック信号ＣＫＰの位相より先立つ場合を示し、第５類型ＣＡＳＥ５は直列データＳＤＩＮがクロック信号ＣＫＰの位相より遅れる場合を示し、第３類型ＣＡＳＥ３は直列データＳＤＩＮがクロック信号ＣＫＰの位相と同じ場合を示す。
【００２２】
図３でサンプリングを行うクロック信号ＣＫＰは矢印で表示され、これらのうち円で表示された矢印は実際に有効な直列データＳＤＩＮをサンプリングした場合であり、その他の矢印はレベル変換時点に近い直列データＳＤＩＮをサンプリングした場合であってエラー率が高い部分である。データ復元時、スキューによるエラーを除去するためにはオーバサンプリング部１２０でサンプリングされて出力されたサンプルデータＳＡＭＤが図３に示された５つのサンプリング類型のうちどの場合に該当するかを判断した後、各類型のうち有効なサンプルデータ（円で表示された矢印に該当するデータ）を出力せねばならない。
【００２３】
第１類型ＣＡＳＥ１に該当する場合、８つのクロック信号ＣＫＰのうち１、４、７番目クロック信号ＣＫＰによってサンプリングされたデータが出力され、第２類型ＣＡＳＥ２に該当する場合、８つのクロック信号ＣＫＰのうち２、４、７番目クロック信号ＣＫＰによってサンプリングされたデータが出力され、第３類型ＣＡＳＥ３に該当する場合、８つのクロック信号ＣＫＰのうち２、５、８番目クロック信号ＣＫＰによってサンプリングされたデータが出力され、第４類型ＣＡＳＥ４に該当する場合、８つのクロック信号ＣＫＰのうち３、５、８番目クロック信号ＣＫＰによってサンプリングされたデータが出力され、第５類型ＣＡＳＥ５に該当する場合、８つのクロック信号ＣＫＰのうち１、３、６番目クロック信号ＣＫＰによってサンプリングされたデータが出力される。
【００２４】
図４を参照すれば、パターン検出部１３０は排他的論理和手段４１１〜４１７及び論理積手段４３１〜４３５を具備する。
排他的論理和手段４１１〜４１７はオーバサンプリング部１２０から出力されるサンプルデータＳＡＭＤを受信して隣接したビット間のレベル変化を感知する。このために、排他的論理和手段４１１〜４１７は８ビットのサンプルデータＳＡＭＤのうち隣接した二つのビットを各々排他的に論理和して多数ビットのパターン検出信号ＸＯＲＳ１〜ＸＯＲＳ７を出力する。ここで８ビットのサンプルデータＳＡＭＤのそれぞれのビットをＤ０〜Ｄ７と表示している。
論理積手段４３１〜４３５は多数ビットのサンプルデータＳＡＭＤのうち互いにずれて発生したサンプルデータＳＡＭＤにより発生したパターン検出信号ＸＯＲＳ１〜ＸＯＲＳ７を各々論理積して第１ないし第５パターン信号ＰＡＴＳ１〜ＰＡＴＳ５を出力する。
【００２５】
以下、図４を参照してパターン検出部１３０の動作が詳細に説明される。
排他的な論理和手段４１１はサンプルデータＳＡＭＤの最初のビットＤ０と二番目のビットＤ１とを排他的論理和して第１パターン検出信号ＸＯＲＳ１を生成する。すなわち、第１パターン検出信号ＸＯＲＳ１はサンプルデータＳＡＭＤの最初のビットＤ０と２番目のビットＤ１との間のレベル変化を感知した結果であって排他的論理和手段４１１の出力がハイレベルになる時、レベルの変化が存在することと判断される。また、排他的論理和手段４１２はサンプルデータＳＡＭＤの二番目のビットＤ１と三番目のビットＤ２とを排他的論理和して第２パターン検出信号ＸＯＲＳ２を生成する。すなわち、第２パターン検出信号ＸＯＲＳ２はサンプルデータＳＡＭＤの二番目のビットＤ１と三番目のビットＤ２のレベル変化を感知した結果である。また、排他的論理和手段４１３はサンプルデータＳＡＭＤの３番目のビットＤ２と４番目のビットＤ３とを排他的論理和して第３パターン検出信号ＸＯＲＳ３を生成する。すなわち、第３パターン検出信号ＸＯＲＳ３はサンプルデータＳＡＭＤの３番目のビットＤ２と４番目のビットＤ３のレベル変化を感知した結果である。
このような方式で排他的論理和手段４１１〜４１７はサンプルデータＳＡＭＤの隣接した二つのビットを各々排他的に論理和して第１ないし第７パターン検出信号ＸＯＲＳ１〜ＸＯＲＳ７を発生させる。
【００２６】
図４を参照すれば、論理積手段４３１〜４３５は第１ないし第７パターン検出信号ＸＯＲＳ１〜ＸＯＲＳ７のうち互いにずれて発生したサンプルデータＳＡＭＤにより発生したパターン検出信号ＸＯＲＳを各々論理積して第１ないし第５パターン信号ＰＡＴＳ１〜ＰＡＴＳ５を発生させる。
具体的に、論理積手段４３１は第２パターン検出信号ＸＯＲＳ２と第５パターン検出信号ＸＯＲＳ５とを論理積し、論理積した結果を第１パターン信号ＰＡＴＳ１として発生させる。
論理積手段４３２は第３パターン検出信号ＸＯＲＳ３と第５パターン検出信号ＸＯＲＳ５とを論理積し、論理積した結果を第２パターン信号ＰＡＴＳ２として発生させる。
論理積手段４３３は第３パターン検出信号ＸＯＲＳ３と第６パターン検出信号ＸＯＲＳ６とを論理積し、論理積した結果を第３パターン信号ＸＯＲＳ３として発生させる。
論理積手段４３４は第１パターン検出信号ＸＯＲＳ１と第４パターン検出信号ＸＯＲＳ４及び第６パターン検出信号ＸＯＲＳ６とを論理積し、論理積した結果を第４パターン信号ＰＡＴＳ４として発生させる。
論理積手段４３５は第４パターン検出信号ＸＯＲＳ４と第７パターン検出信号ＸＯＲＳ７とを論理積し、論理積した結果を第５パターン信号ＰＡＴＳ５として発生させる。
【００２７】
ここで第１ないし第５パターン信号ＰＡＴＳ１〜ＰＡＴＳ５はサンプルデータＳＡＭＤが５つのサンプリング類型ＣＡＳＥ１〜ＣＡＳＥ５のうちいずれの類型に該当するかを検出する信号である。第１ないし第５パターン信号ＰＡＴＳ１〜ＰＡＴＳ５のうち一つがハイレベルで発生すれば、対応するサンプリング類型が検出されたことと認識される。また回路を構成するにおいて、第１ないし第５パターン信号ＰＡＴＳ１〜ＰＡＴＳ５のうち一つがローレベルで発生すれば、対応するサンプリング類型が検出されたことと認識されることもある。
【００２８】
以下、図３、図４及び図５を参照してパターン検出部１３０の動作を詳細に説明する。
３番目サンプリング類型ＣＡＳＥ３を例として説明する。サンプルデータＳＡＭＤのうち最初のビットＤ０は直列データＳＤＩＮが遷移される時点でサンプリングされるのでデータ値をローレベルと認識するか、ハイレベルと認識するかわからない。２番目のビットＤ１のデータ値と３番目のビットＤ２のデータ値は同じなので、排他的論理和手段４１２の出力である第２パターン検出信号ＸＯＲＳ２はローレベルを有する。同じく、３番目のビットＤ２と４番目のビットＤ３は相異なる論理レベルを有するので排他的論理和手段４１３の出力である第３パターン検出信号ＸＯＲＳ３はハイレベルとなる。
このような方式で、第４パターン検出信号ＸＯＲＳ４及び第５パターン検出信号ＸＯＲＳ５はローレベルとなり、第６パターン検出信号ＸＯＲＳ６はハイレベルとなり、第７パターン検出信号ＸＯＲＳ７はローレベルとなる。
【００２９】
論理積手段４３１は第２パターン検出信号ＸＯＲＳ２と第５パターン検出信号ＸＯＲＳ５とを論理積するので第１パターン信号ＰＡＴＳ１をローレベルで出力する。論理積手段４３２は第３パターン検出信号ＸＯＲＳ３と第５パターン検出信号ＸＯＲＳ５とを論理積するので第２パターン信号ＰＡＴＳ２をローレベルで出力する。論理積手段４３３は第３パターン検出信号ＸＯＲＳ３と第６パターン検出信号ＸＯＲＳ６とを論理積するので第３パターン信号ＰＡＲＳ３をハイレベルで出力する。論理積手段４３４は第１パターン検出信号ＸＯＲＳ１と第４パターン検出信号ＸＯＲＳ４及び第６パターン検出信号ＸＯＲＳ６とを論理積するので第４パターン信号ＸＯＲＳ４をローレベルで出力する。論理積手段４３５は第４パターン検出信号ＸＯＲＳ４と第７パターン検出信号ＸＯＲＳ７とを論理積するので第５パターン信号ＰＡＴＳ５をローレベルで出力する。
【００３０】
したがって、第１ないし第５パターン信号ＰＡＴＳ１〜ＰＡＴＳ５のうち第３パターン信号ＰＡＴＳ３だけハイレベルであり、これは５つのサンプリング類型ＣＡＳＥ１〜ＣＡＳＥ５のうち第３類型ＣＡＳＥ３に対応する。このような方式で、論理ハイレベルを有するパターン信号ＰＡＴＳを検出することによってサンプルデータＳＡＭＤがいかなるサンプリング類型に該当するかを検出できる。
【００３１】
図５にはパターン信号ＰＡＴＳとこれに対応するサンプリング類型ＣＡＳＥ１〜ＣＡＳＥ５が示されており、さらに各サンプリング類型ＣＡＳＥ１〜ＣＡＳＥ５に対応するサンプルデータＳＡＭＤの特性が示されている。また検出ポイントは各サンプリング類型ＣＡＳＥ１〜ＣＡＳＥ５においてサンプルデータＳＡＭＤのデータ値が変換されるビットを表示し、パターン検出部１３０はデータ値が変換されるビットを検出する。
【００３２】
図６を参照すれば、状態累積部１４０は第１ないし第５累積部６１０〜６９０及びこれら第１ないし第５累積部６１０〜６９０をリセットさせるリセット信号ＲＥＳＥＴを発生させる論理積手段６０５を具備する。
【００３３】
第１累積部６１０は入力クロック信号ＣＫに応答して第１パターン信号ＰＡＴＳ１を受信して累積し、第１パターン信号ＰＡＴＳ１が所定数だけ累積されれば第１状態信号ＳＴＡＳ１を第１論理レベルで出力する。ここで第１論理レベルは第１累積部６１０の回路構成によって論理ハイレベルまたは論理ローレベルでありうる。このような動作を行うために、第１累積部６１０はフリップフロップ６１１〜６１３、排他的論理和手段６１４，６１６、排他的反転論理和手段６１５、ＮＡＮＤゲート６１７，６１９及びノアゲート６１８を具備する。第１累積部６１０のフリップフロップ６１１〜６１３は論理積手段６０５で発生するリセット信号ＲＥＳＥＴに応答してリセットされる。
【００３４】
以下、第１累積部６１０の構成が説明される。排他的論理和手段６１４は第１パターン信号ＰＡＴＳ１とフリップフロップ６１１の出力信号Ｑ１とを排他的に論理和する。フリップフロップ６１１は排他的論理和手段６１４の出力信号を受信し、入力クロック信号ＣＫに応答して出力信号Ｑ１を発生させる。ＮＡＮＤゲート６１７は第１パターン信号ＰＡＴＳ１とフリップフロップ６１１の出力信号Ｑ１とを論理積して反転してその結果を出力する。
排他的反転論理和手段６１５はＮＡＮＤゲート６１７の出力とフリップフロップ６１２の出力信号Ｑ２とを排他的に反転論理和する。フリップフロップ６１２は排他的反転論理和手段６１５の出力信号を受信し、入力クロック信号ＣＫに応答して反転出力信号ＱＢ２を発生させる。ノアゲート６１８はＮＡＮＤゲート６１７の出力とフリップフロップ６１２の反転出力信号ＱＢ２とを論理和して反転してその結果を出力する。
排他的論理和手段６１６はノアゲート６１８の出力とフリップフロップ６１３の出力信号Ｑ３とを排他的に論理和する。フリップフロップ６１３は排他的論理和手段６１６の出力信号を受信し、入力クロック信号ＣＫに応答して出力信号Ｑ３を発生させる。ＮＡＮＤゲート６１９はノアゲート６１８の出力とフリップフロップ６１３の出力信号Ｑ３とを論理積して反転してその結果を第１状態信号ＳＴＡＳ１として出力する。
【００３５】
すなわち、第１累積部６１０は３つのフリップフロップ６１１〜６１３を利用して第１パターン信号ＰＡＴＳ１が７回累積されれば累積された信号を第１状態信号ＳＴＡＳ１として出力する。ここで第１パターン信号ＰＡＴＳ１が累積される回数は多いほど望ましいが、任意に７回に定めた。したがって、第１状態信号ＳＴＡＳ１を発生させるために第１パターン信号ＰＡＴＳ１が累積される回数は７回に限定されることはなく、第１累積部６１０の回路を構成する方法によって変わりうることは当然である。
【００３６】
第２累積部６３０、第３累積部６５０、第４累積部６７０及び第５累積部６９０の構成も第１累積部６１０の構成と似ている。すなわち、第２累積部６３０はフリップフロップ６３１〜６３３、排他的論理和手段６３４，６３６、排他的反転論理和手段６３５、ＮＡＮＤゲート６３７，６３９及びノアゲート６３８を具備する。第３累積部６５０はフリップフロップ６５１〜６５３、排他的論理和手段６５４，６５６、排他的反転論理和手段６５５、ＮＡＮＤゲート６５７，６５９及びノアゲート６５８を具備する。第４累積部６７０はフリップフロップ６７１〜６７３、排他的論理和手段６７４，６７６、排他的反転論理和手段６７５、ＮＡＮＤゲート６７７，６７９及びノアゲート６７８を具備する。第５累積部６９０はフリップフロップ６９１〜６９３、排他的論理和手段６９４，６９６、排他的反転論理和手段６９５、ＮＡＮＤゲート６９７，６９９及びノアゲート６９８を具備する。
【００３７】
第２ないし第５累積部６３０〜６９０は入力信号が各々第２ないし第５パターン信号ＰＡＴＳ２〜ＰＡＴＳ５であり、累積された出力信号が各々第２ないし第５状態信号ＳＴＡＳ２〜ＳＴＡＳ５という点以外には差がない。したがって、具体的な構成及び作用に関する説明は省略される。
【００３８】
論理積手段６０５は第１ないし第５状態信号ＳＴＡＳ１〜ＳＴＡＳ５を論理積してリセット信号ＲＥＳＥＴを出力する。すなわち、リセット信号ＲＥＳＥＴは第１ないし第５状態信号ＳＴＡＳ１〜ＳＴＡＳ５のうちいずれか一つの信号が第１論理レベルで発生すれば出力される。言い換えれば、第１ないし第５パターン信号ＰＡＴＳ１〜ＰＡＴＳ５のうち一つが７回累積されて第１ないし第５状態信号ＳＴＡＳ１〜ＳＴＡＳ５のうち一つが発生すれば第１ないし第５累積部６１０〜６９０は全部リセットされる。
【００３９】
図７を参照すれば、状態累積部１４０の動作は第１状態信号ＳＴＡＳ１を発生するための過程７１１〜７１７、第２状態信号ＳＴＡＳ２を発生させるための過程７２１〜７２７、第３状態信号ＳＴＡＳ３を発生させるための過程７３１〜７３７、第４状態信号ＳＴＡＳ４を発生させるための過程７４１〜７４７、第５状態信号ＳＴＡＳ５を発生させるための過程７５１〜７５７を具備する。
【００４０】
以下、図６及び図７を参照して状態累積部１４０の動作を詳細に説明する。
まず、第１状態信号ＳＴＡＳ１を生成する過程を説明する。
第１累積部６１０のフリップフロップ６１１〜６１３はローレベルで初期化されていると仮定する。第１累積部６１０は入力クロック信号ＣＫに応答して入力される第１パターン信号ＰＡＴＳ１を累積する（７１１）。図６に示された第１累積部６１０はハイレベルを有する第１パターン信号ＰＡＴＳ１が印加されれば、排他的論理和手段６１４によってフリップフロップ６１１にハイレベルが入力される。この時、入力クロック信号ＣＫに応答してフリップフロップ６１１はハイレベルの出力信号Ｑ１を生成する。また、ＮＡＮＤゲート６１７は第１パターン信号ＰＡＴＳ１とフリップフロップ６１１の出力信号Ｑ１とを論理積して反転してローレベルの出力信号を生成する。排他的反転論理和手段６１５の出力によってフリップフロップ６１２の入力はハイレベルとなる。したがって、フリップフロップ６１２は入力クロック信号ＣＫに応答してハイレベルの出力信号Ｑ２を生成する。ノアゲート６１８はＮＡＮＤゲート６１７の出力信号とフリップフロップ６１２の反転出力信号ＱＢ２とを論理和して反転してハイレベルの出力信号を発生させる。排他的論理和手段６１６の出力によってフリップフロップ６１３の入力はハイレベルとなる。したがって、フリップフロップ６１３は入力クロック信号ＣＫに応答してハイレベルの出力信号Ｑ３を生成する。ＮＡＮＤゲート６１９はノアゲート６１８とフリップフロップ６１３の出力信号Ｑ３とを論理積して反転してローレベルの出力信号を第１状態信号ＳＴＡＳ１として出力する。もし、第１パターン信号ＰＡＴＳ１がローレベルで入力されれば第１状態信号ＳＴＡＳ１はハイレベルで出力される。
【００４１】
図７を参照すれば、第１パターン信号ＰＡＴＳ１の発生回数が７回になったかを判断する（７１３）。ここで、第１パターン信号ＰＡＴＳ１の発生回数が７回になったかどうかは、第１状態信号ＳＴＡＳ１が発生したかどうかを判断することによって決定される。また、判断される発生回数は第１累積部６１０の回路構成によって任意に決定されうる。図７に示すように、第１パターン信号ＰＡＴＳ１がハイレベルで７回発生すれば、第１状態信号ＳＴＡＳ１がローレベルで出力され（７１５）、リセット信号ＲＥＳＥＴは第１ないし第５累積部６１０〜６９０をリセットさせる（７１７）。
【００４２】
第２状態信号ＳＴＡＳ２が発生する場合の動作も第１状態信号ＳＴＡＳ１の発生過程と似ている。すなわち、第２パターン信号ＰＡＴＳ２が発生する回数を判断して７回になれば（７２３）、第２状態信号ＳＴＡＳ２を生成して（７２５）、第１ないし第５累積部６１０〜６９０をリセットさせる（７２７）。第３ないし第５状態信号ＳＴＡＳ３〜ＳＴＡＳ５が生成される場合も同じ過程を経るので詳細な説明は省略される。
【００４３】
このように、第１ないし第５累積部６１０〜６９０に入力される第１ないし第５パターン信号ＰＡＴＳ１〜ＰＡＴＳ５のうちいずれか一つの入力がハイレベルで先に７回の累積状態になれば、先に累積された信号をローレベルの状態信号ＳＴＡＳとして生成する。また、状態信号ＳＴＡＳが生成されれば、リセット信号ＲＥＳＥＴがローレベルになるので各々の累積部６１０〜６９０はリセットされて新しい信号を受け入れる状態となる。
【００４４】
ハイレベルで発生する第１ないし第５パターン信号ＰＡＴＳ１〜ＰＡＴＳ５のうち一つが５つのサンプリング類型ＣＡＳＥ１〜ＣＡＳＥ５のうち一つに対応するので、ハイレベルのパターン信号ＰＡＴＳが７回累積されてローレベルの状態信号ＳＴＡＳとして発生することは、状態累積部１４０が５つのサンプリング類型ＣＡＳＥ１〜ＣＡＳＥ５のうち最も発生頻度が高いサンプリング類型を判断して出力することを意味する。
【００４５】
図９を参照すれば、状態選択部１５０は第１ないし第５状態信号ＳＴＡＳ１〜ＳＴＡＳ５を受信してサンプルデータＳＡＭＤのうち所定位置のビットを選択するための多数ビットの状態選択信号ＳＥＬＳを発生させる。このとき、状態選択部１５０は状態累積部１４０で発生する状態信号ＳＴＡＳが以前の状態信号ＳＴＡＳと異なる状態信号ＳＴＡＳとして発生する場合、その連続性を判断して状態選択信号ＳＥＬＳを発生させる。
【００４６】
このために、状態選択部１５０は、第１ないし第５状態信号ＳＴＡＳ１〜ＳＴＡＳ５のうち一つだけが第１論理レベルで発生すれば、相異なる組合わせを有する３ビットのデータとして状態選択信号ＳＥＬＳを設定する。また、状態選択部１５０は以前の状態信号ＳＴＡＳと異なる状態信号ＳＴＡＳが第１論理レベルで一回発生した場合、その状態を示す所定の中間状態ＨＯＬＤを設定する。したがって、状態選択部１５０は６つの状態を設定する。すなわち、６つの状態のうち５つは各々の状態信号ＳＴＡＳに対応する３ビットのデータより構成され、残りの一つの状態は状態選択部１５０に入力される状態信号ＳＴＡＳが変換される過程を示す中間状態ＨＯＬＤである。
【００４７】
状態信号ＳＴＡＳが中間状態ＨＯＬＤに対応すれば状態選択信号ＳＥＬＳとしては以前の状態信号ＳＴＡＳに対応する３ビットのデータが設定され、次に状態選択部１５０に入力される状態信号ＳＴＡＳによって以前の３ビットのデータを有する状態や他の３ビットのデータを有する状態に変換される。すなわち、中間状態ＨＯＬＤは３ビットのデータを有する残りの５つの状態間のチャンネルとしての役割をし、同時にフィルタリングの機能もする。
【００４８】
以前の状態信号ＳＴＡＳと異なる状態信号ＳＴＡＳが第１論理レベルで一回発生すれば、以前の状態信号ＳＴＡＳに対応する３ビットデータが状態選択信号ＳＥＬＳとして出力され、以前の状態信号ＳＴＡＳと異なる状態信号ＳＴＡＳが第１論理レベルでもう一回発生すれば、新しい状態信号ＳＴＡＳに対応する３ビットデータが状態選択信号ＳＥＬＳとして出力される。ここで第１論理レベルは状態選択部１５０の構成によってハイレベルまたはローレベルでありうる。
【００４９】
図８及び図９を参照して具体的に説明すれば、第１状態信号ＳＴＡＳ１が第１論理レベルで発生すれば状態選択信号ＳＥＬＳが“０００”に設定され、第２状態信号ＳＴＡＳ２が第１論理レベルで発生すれば状態選択信号ＳＥＬＳが“００１”に設定され、第３状態信号ＳＴＡＳ３が第１論理レベルで発生すれば状態選択信号ＳＥＬＳが“０１０”に設定され、第４状態信号ＳＴＡＳ４が第１論理レベルで発生すれば状態選択信号ＳＥＬＳが“０１１”に設定され、第５状態信号ＳＴＡＳ５が第１論理レベルで発生すれば状態選択信号ＳＥＬＳが“１００”に設定される。ここで第１論理レベルはローレベルである。
【００５０】
図８でＡ〜Ｅ及びａ〜ｅは各状態間の移動経路を示す。すなわち、Ａは第１状態信号ＳＴＡＳ１がローレベルで、残りの第２ないし第５状態信号ＳＴＡＳ２〜ＳＴＡＳ５がハイレベルである場合の移動経路を示す。同じく、Ｂは第２状態信号ＳＴＡＳ２がローレベルで、残りの第１及び第３ないし第５状態信号ＳＴＡＳ１，ＳＴＡＳ３〜ＳＴＡＳ５がハイレベルである場合の移動経路を示す。Ｃは第３状態信号ＳＴＡＳ３がローレベルで、残りの第１、第２、第４及び第５状態信号ＳＴＡＳ１，ＳＴＡＳ２，ＳＴＡＳ４，ＳＴＡＳ５がハイレベルである場合の移動経路を示す。Ｄは第４状態信号ＳＴＡＳ４がローレベルで、残りの第１ないし第３及び第５状態信号ＳＴＡＳ１〜ＳＴＡＳ３，ＳＴＡＳ５がハイレベルである場合の移動経路を示す。Ｅは第５状態信号ＳＴＡＳ５がローレベルで、残りの第１ないし第４状態信号ＳＴＡＳ１〜ＳＴＡＳ４がハイレベルである場合の移動経路を示す。
【００５１】
ａは第１状態信号ＳＴＡＳ１だけローレベルである場合、すなわち、状態選択信号ＳＥＬＳが“０００”に設定された後、以前と異なる状態信号ＳＴＡＳが一回発生する場合の移動経路である。ｂは第２状態信号ＳＴＡＳ２だけローレベルである場合、すなわち、状態選択信号ＳＥＬＳが“００１”に設定された後、以前と異なる状態信号ＳＴＡＳが一回発生する場合の移動経路である。ｃは第３状態信号ＳＴＡＳ３だけローレベルである場合、すなわち、状態選択信号ＳＥＬＳが“０１０”に設定された後、以前と異なる状態信号ＳＴＡＳが一回発生する場合の移動経路である。ｄは第４状態信号ＳＴＡＳ４だけローレベルである場合、すなわち、状態選択信号ＳＥＬＳが“０１１”に設定された後、以前と異なる状態信号ＳＴＡＳが一回発生する場合の移動経路である。ｅは第５状態信号ＳＴＡＳ５だけローレベルである場合、すなわち、状態選択信号ＳＥＬＳが“１００”に設定された後、以前と異なる状態信号ＳＴＡＳが一回発生する場合の移動経路である。Ｈは、第１ないし第５状態信号ＳＴＡＳ１〜ＳＴＡＳ５が全部ハイレベルである場合の移動経路である。
【００５２】
図８を参照して、はじめに状態選択部１５０の入力状態として第１状態信号ＳＴＡＳ１だけがローレベルで、残りの状態信号ＳＴＡＳ２〜ＳＴＡＳ５がハイレベルである場合、すなわち、状態選択信号ＳＥＬＳが“０００”に設定されているとして、この状態から、状態選択部１５０に、第２状態信号ＳＴＡＳ２だけがローレベルで、残りの状態信号ＳＴＡＳ１，ＳＴＡＳ３〜ＳＴＡＳ５はハイレベルで状態信号ＳＴＡＳが入力されれば、状態選択部１５０の状態はａ経路を通じて中間状態ＨＯＬＤに設定される。しかし、この時にも状態選択信号ＳＥＬＳは以前の状態に対応する“０００”に設定されて出力される。
【００５３】
再び、状態選択部１５０に、第２状態信号ＳＴＡＳ２だけがローレベルで、残りの状態信号ＳＴＡＳ１，ＳＴＡＳ３〜ＳＴＡＳ５はハイレベルで状態信号ＳＴＡＳが入力されれば、状態選択部１５０の状態はＢ経路を通じて状態選択信号ＳＥＬＳが“００１”に設定される状態に移動する。その結果、状態選択信号ＳＥＬＳとして“００１”が出力されることは当然である。
【００５４】
図９を参照すれば、状態選択部１５０はデータ貯蔵部９１０、状態位置貯蔵部９２０、エンコーディング手段９３０、比較手段９４０、制御部９５０、選択手段９６０を具備する。
データ貯蔵部９１０は現在の状態信号ＳＴＡＳに対応する３ビットのデータを受信して貯蔵して状態選択信号ＳＥＬＳとして出力する。状態位置貯蔵部９２０は所定の中間状態ＨＯＬＤを示す状態位置信号ＳＰＳを発生させる。ここで、データ貯蔵部９１０及び状態位置貯蔵部９２０はフリップフロップでありうる。また、状態位置信号ＳＰＳは状態選択部１５０を構成する方法によってハイレベルを有する時に中間状態ＨＯＬＤを示すか、またはローレベルを有する時に中間状態ＨＯＬＤを示す。
エンコーディング手段９３０は新しい状態信号ＳＴＡＳを受信して３ビットのデータを発生させる。比較手段９４０はエンコーディング手段９３０から発生する３ビットデータ及びデータ貯蔵部９１０から出力される３ビットデータが同一であるか否かを比較して比較信号ＣＯＭＳを発生させる。
制御部９５０は状態位置信号ＳＰＳ及び比較信号ＣＯＭＳに応答して状態位置貯蔵部９２０を制御する状態位置制御信号ＳＰＣＳを発生させる。選択手段９６０は状態位置信号ＳＰＳに応答してエンコーディング手段９３０で発生する３ビットデータ及びデータ貯蔵部９１０から出力される３ビットデータのうち一つを選択してデータ貯蔵部９１０に印加する。
望ましくは、制御部９５０は比較信号ＣＯＭＳに応答して状態位置信号ＳＰＳ及び状態位置信号ＳＰＳの反転信号のうち一つを選択して出力する第１選択手段９５１、状態位置信号ＳＰＳに応答して第１選択手段９５１の出力信号及び状態位置信号ＳＰＳの反転信号のうち一つを選択して状態位置制御信号ＳＰＣＳとして出力する第２選択手段９５３を具備する。ここで、選択手段９６０、第１及び第２選択手段９５１，９５３はマルチプレクサでありうる。
【００５５】
図９を参照して状態選択部１５０の動作を説明する。
状態位置貯蔵部９２０で発生する状態位置信号ＳＰＳは、論理値によって状態選択部１５０の状態が６つの状態のうち中間状態ＨＯＬＤにある時はローレベルを有し、残りの５つの状態にある時はハイレベルを有する。ただし、状態選択部１５０の回路を構成する方法によって状態位置信号ＳＰＳの論理レベルが反対になりうることは当然である。
【００５６】
データ貯蔵部９１０に現在の状態信号ＳＴＡＳに対応する３ビットデータとして“０００”が貯蔵されていると仮定する。状態位置信号ＳＰＳはハイレベルで、状態選択信号ＳＥＬＳは“０００”として出力される。この時、新しい状態信号ＳＴＡＳとして第２状態信号ＳＴＡＳ２だけがローレベルで、残りの状態信号ＳＴＡＳ１，ＳＴＡＳ３〜ＳＴＡＳ５はハイレベルである状態信号ＳＴＡＳがエンコーディング手段９３０に入力されれば、エンコーディング手段９３０は“００１”を３ビットデータとして出力する。比較手段９４０はエンコーディング手段９３０の出力である３ビットデータとデータ貯蔵部９１０の３ビットデータを受信して比較し、同一の場合にハイレベルで比較信号ＣＯＭＳを出力し、相異なる場合にローレベルで比較信号ＣＯＭＳを出力する。本動作例では比較信号ＣＯＭＳはローレベルで発生する。ここで、比較信号ＣＯＭＳの論理値を反対に指定できることは当然である。
【００５７】
制御部９５０は状態位置信号ＳＰＳ及び比較信号ＣＯＭＳに応答して状態位置貯蔵部９２０を制御する状態位置制御信号ＳＰＣＳを発生させる。具体的に説明すれば、制御部９５０の第１選択手段９５１は比較信号ＣＯＭＳに応答して状態位置信号ＳＰＳ及び状態位置信号ＳＰＳの反転信号のうち一つを選択して出力する。比較信号ＣＯＭＳがローレベルであるために第１選択手段９５１は状態位置信号ＳＰＳの反転信号を出力し、その論理値はローレベルとなる。第２選択手段９５３は状態位置信号ＳＰＳに応答して第１選択手段９５１の出力信号及び状態位置信号ＳＰＳの反転信号のうち一つを選択して状態位置制御信号ＳＰＣＳとして出力する。状態位置信号ＳＰＳがハイレベルであるため、第２選択手段９５３は第１選択手段９５１の出力信号を状態位置制御信号ＳＰＣＳとして出力する。状態位置制御信号ＳＰＣＳはローレベルを有する。したがって、状態位置貯蔵部９２０にローレベルが入力され、状態位置信号ＳＰＳはローレベルに変化する。これは状態選択部１５０の状態が中間状態ＨＯＬＤにあることを意味する。
【００５８】
選択手段９６０は状態位置信号ＳＰＳに応答してエンコーディング手段９３０で発生する３ビットデータ及びデータ貯蔵部９１０から出力される３ビットデータのうち一つを選択してデータ貯蔵部９１０に印加する。変化する前の状態位置信号ＳＰＳがハイレベルであるため、選択手段９６０はデータ貯蔵部９１０から出力される３ビットデータをデータ貯蔵部９１０に印加する。したがって、データ貯蔵部９１０の３ビットデータは以前のデータ値である“０００”をそのまま有し、“０００”が状態選択信号ＳＥＬＳとして出力される。
【００５９】
言い換えれば、以前の状態信号ＳＴＡＳと異なる状態信号ＳＴＡＳが一回入力されたので状態選択部１５０から出力される状態選択信号ＳＥＬＳは変化しないが、状態選択部１５０の状態は中間状態ＨＯＬＤに変換される。
【００６０】
新しい状態信号ＳＴＡＳとして第２状態信号ＳＴＡＳ２だけがローレベルで、残りの状態信号ＳＴＡＳ１，ＳＴＡＳ３〜ＳＴＡＳ５はハイレベルである状態信号ＳＴＡＳがエンコーディング手段９３０に再び入力されれば、エンコーディング手段９３０は“００１”を３ビットデータとして再び出力する。エンコーディング手段９３０の出力である３ビットデータとデータ貯蔵部９１０の３ビットデータが同一でないため、比較手段９４０はローレベルで比較信号ＣＯＭＳを出力する。
【００６１】
制御部９５０の第１選択手段９５１は比較信号ＣＯＭＳに応答して状態位置信号ＳＰＳ及び状態位置信号ＳＰＳの反転信号のうち一つを選択して出力する。比較信号ＣＯＭＳがローレベルであるために第１選択手段９５１は状態位置信号ＳＰＳの反転信号を出力し、その論理値はハイレベルになる。第２選択手段９５３は状態位置信号ＳＰＳに応答し、第１選択手段９５１の出力信号及び状態位置信号ＳＰＳの反転信号のうち一つを選択して状態位置制御信号ＳＰＣＳとして出力する。状態位置信号ＳＰＳがローレベルであるために第２選択手段９５３は状態位置信号ＳＰＳの反転信号を状態位置制御信号ＳＰＣＳとして出力する。状態位置制御信号ＳＰＣＳはハイレベルを有する。したがって、状態位置貯蔵部９２０にハイレベルが入力され、状態位置信号ＳＰＳは再びハイレベルに変化する。これは状態選択部１５０の状態が中間状態ＨＯＬＤから３ビットのデータを有する５つの残りの状態のうち一つに変換されたことを意味する。
【００６２】
選択手段９６０は状態位置信号ＳＰＳに応答してエンコーディング手段９３０で発生する３ビットデータ及びデータ貯蔵部９１０から出力される３ビットデータのうち一つを選択してデータ貯蔵部９１０に印加する。変化する前の状態位置信号ＳＰＳがローレベルであるために、選択手段９６０はエンコーディング手段９３０から出力される３ビットデータをデータ貯蔵部９１０に印加する。したがって、データ貯蔵部９１０の３ビットデータは新しいデータ値である“００１”を有し、“００１”が状態選択信号ＳＥＬＳとして出力される。
【００６３】
言い換えれば、以前の状態信号ＳＴＡＳと異なる状態信号ＳＴＡＳが２回入力されたので、状態選択部１５０から出力される状態選択信号ＳＥＬＳは新しい３ビットデータを有し、状態選択部１５０の状態も３ビットデータを有する状態のうち一つとなる。
【００６４】
前記の方式で、新しい状態信号ＳＴＡＳが以前の状態信号ＳＴＡＳと同じ信号として入力されれば状態位置信号ＳＰＳや状態選択信号ＳＥＬＳの値が変化しないということが分かる。
【００６５】
図１０を参照すれば、データ選択部１６０は多数の選択手段１０１０〜１０３０を具備する。選択手段１０１０〜１０３０の各々は多数ビットのサンプルデータＳＡＭＤのうち各々ｍ（零でない自然数）ビットずつを受信し、状態選択信号ＳＥＬＳに応答して受信されたｍビットのサンプルデータＳＡＭＤのうち一つのビットを選択して復元データＲＥＣＤ０〜ＲＥＣＤ２として出力する。本発明の実施形態で、データ選択部１６０の選択手段１０１０〜１０３０は３つのマルチプレクサである。また、選択手段１０１０〜１０３０に入力されるｍビットサンプルデータＳＡＭＤは３ビットで構成される。
【００６６】
マルチプレクサ１０１０はオーバサンプリング部１２０から出力される８ビットサンプルデータＳＡＭＤのうち連続的な３ビットＤ０，Ｄ１，Ｄ２を入力とし、状態選択信号ＳＥＬＳに応答して一つのビットを選択して復元データのうち一つのビットＲＥＣＤ０として出力する。マルチプレクサ１０２０は３ビットＤ２，Ｄ３，Ｄ４を入力し、状態選択信号ＳＥＬＳに応答して一つのビットを選択して復元データのうち一つのビットＲＥＣＤ１として出力する。マルチプレクサ１０３０は３ビットＤ５，Ｄ６，Ｄ７を入力し、状態選択信号ＳＥＬＳに応答して一つのビットを選択して復元データのうち一つのビットＲＥＣＤ２として出力する。
【００６７】
図１１は、図１０のデータ選択部１６０の動作を説明する図面である。
すなわち、図１１は状態選択信号ＳＥＬＳに対応するマルチプレクサの出力データを分類して示したものである。
【００６８】
以下、図１０と図１１を参照してデータ選択部１６０の動作を詳細に説明する。
マルチプレクサ１０１０〜１０３０は状態選択信号ＳＥＬＳの３ビット値が“０００”であれば、サンプルデータＳＡＭＤのうち最初のビットデータＤ０と４番目のビットデータＤ３及び７番目のビットデータＤ６を選択して出力する。状態選択信号ＳＥＬＳの３ビット値が“０００”である場合には第１状態信号ＳＴＡＳ１だけがローレベルで残りの状態信号ＳＴＡＳ２〜ＳＴＡＳ５はハイレベルである場合に対応する。これはまた、第１パターン信号ＰＡＴＳ１がハイレベルで発生することに対応し、５つのサンプリング類型ＣＡＳＥ１〜ＣＡＳＥ５のうち第１類型ＣＡＳＥ１に対応する。図１１を参照すれば、第１類型ＣＡＳＥ１で有効なサンプリングデータは最初と４番目及び７番目のビットであり、図１１にも説明されている。
【００６９】
同じく、状態選択信号ＳＥＬＳの３ビット値が“００１”であれば、サンプルデータＳＡＭＤのうち２番目のビットデータＤ１と４番目のビットデータＤ３及び７番目のビットデータＤ６を選択して出力する。これはサンプリング類型ＣＡＳＥ１〜ＣＡＳＥ５のうち第２類型ＣＡＳＥ２に対応する。
【００７０】
このような方式で、状態選択部１６０は状態選択信号ＳＥＬＳに応答してサンプルデータＳＡＭＤのうち有効なデータを復元データＲＥＣＤ０〜ＲＥＣＤ２として発生させる。
【００７１】
【発明の効果】
以上詳述したように本発明によるデータ復元回路及びデータ復元方法は、非整数倍のオーバサンプリングを行うことによって同じ周波数のデータを復元するための位相同期ループのクロック周波数を低く設定でき、よって電力消耗を低減できる長所がある。
【図面の簡単な説明】
【図１】本発明の実施形態によるデータ復元回路のブロック図である。
【図２】図１に示されたオーバサンプリング部を説明するためのブロック図である。
【図３】クロック信号のスキューの程度によって複数の類型に分類されるサンプリング類型を示した図である。
【図４】図１に示されたパターン検出部を説明するための回路図である。
【図５】図４のパターン検出部の検出特性を示す図である。
【図６】図１に示された状態累積部を示す回路図である。
【図７】図６に示された状態累積部の動作を説明するためのフローチャートである。
【図８】図１に示された状態選択部の動作を説明する図である。
【図９】図１に示された状態選択部を示すブロック図である。
【図１０】図１に示されたデータ選択部を示す図である。
【図１１】図１０のデータ選択部の動作を説明する図である。
【符号の説明】
１００ データ復元回路
１１０ 位相同期ループ
１２０ オーバサンプリング部
１３０ パターン検出部
１４０ 状態累積部
１５０ 状態選択部
１６０ データ選択部
【発明の属する技術分野】
本発明はデータ伝送回路に係り、特に非整数倍サンプリングを行って省エネルギ性でかつクロックスキューによるエラーを最小化するデータ復元回路及びデータ復元方法に関する。
【０００２】
【従来の技術】
最近大部分の映像処理システムはデジタル領域でデータを処理し、各システム間のインタフェースは具現が簡単なアナログ信号を利用する。しかし、アナログ信号を利用したインタフェースは信号間の雑音によって信号伝達において正確度に限界がある。このような問題を解決するためにはデジタル信号を直接伝達する方式がより効率的である。
【０００３】
一般に、所定のデータを伝送するためのデータ伝送システムでは、各システム間のデジタルインタフェースを遂行する方法として並列データチャンネルを使用する方法が広く利用される。しかし、並列データチャンネルを利用する方法はデータ伝送チャンネルの増加につれて問題点がある。それで、近来は並列伝送を利用する方法から直列伝送を利用する方法に代替されている。
【０００４】
直列伝送チャンネルを利用してデータを伝送する方法は並列データチャンネルを利用する方法よりチャンネル数が減るという長所がある。しかし、大部分の場合、直列伝送チャンネルを利用してデータを伝送すれば、受信端で高速の直列信号を並列データフォーマットに復元せねばならない。この時、直列データを並列データフォーマットに復元する時、受信端でのクロックスキューによってデータ復元が難しくなる場合が発生する。
【０００５】
【発明が解決しようとする課題】
このような問題点を解決するために受信された信号の一つのビット区間で２倍または３倍のオーバサンプリングを行い、サンプリングされた結果から発生頻度が多いデータを実際データとして決定する方式が採用された。しかし、２倍のオーバサンプリングをする場合にはその正確度が落ち、３倍のオーバサンプリングをする場合には高速クロックを発生させる回路を具現し難い問題を有している。
【０００６】
本発明は上記の点に鑑みなされたもので、その目的は、非整数倍のオーバサンプリングを行って電力消耗を低減できるデータ復元回路を提供することにある。さらに、本発明は、非整数倍のオーバサンプリングを行って電力消耗を低減できるデータ復元方法を提供することを他の目的とする。
【０００７】
【課題を解決するための手段】
本発明のデータ復元回路は、位相同期ループ、オーバサンプリング部、パターン検出部、状態累積部、状態選択部及びデータ選択部を具備することを特徴とする。
位相同期ループは入力クロック信号に同期して相異なる遅延時間を有する多数のクロック信号を発生させる。オーバサンプリング部は外部から入力される直列データを前記多数のクロック信号に応答して非整数倍でオーバサンプリングし、オーバサンプリングされた結果を多数ビットのサンプルデータとして発生させる。
パターン検出部は前記多数ビットのサンプルデータを受信して前記サンプルデータのビット間のレベル変化を検出して多数ビットのパターン信号を発生させる。状態累積部は前記多数ビットのパターン信号を受信してその発生頻度を累積して発生頻度が高い信号を多数ビットの状態信号として発生させる。状態選択部は前記多数ビットの状態信号を受信して前記サンプルデータのうち所定位置のビットを選択するための多数ビットの状態選択信号を発生させる。データ選択部は前記サンプルデータを受信して前記状態選択信号に応答して前記サンプルデータのうち前記状態選択信号に対応するビットのデータを選択して多数ビットの復元データとして出力する。
【０００８】
望ましくは、前記オーバサンプリング部は、前記直列データを受信し、前記多数のクロック信号に各々応答して前記直列データをサンプリングした後、一ビットの前記サンプルデータを出力するサンプリング手段を複数具備する。また、前記オーバサンプリング部は、入力される前記直列データの一つのビット区間を２.７倍のオーバサンプリングをすることを特徴とする。
【０００９】
本発明のデータ復元方法は、（ａ）入力クロック信号に同期して相異なる遅延時間を有する多数のクロック信号を発生させる段階と、（ｂ）外部から入力される直列データを前記多数のクロック信号に応答して非整数倍でオーバサンプリングし、オーバーサンプリングされた結果を多数ビットのサンプルデータとして発生させる段階と、（ｃ）前記多数ビットのサンプルデータを受信して前記サンプルデータのビット間のレベル変化を検出して多数ビットのパターン信号を発生させる段階と、（ｄ）前記多数ビットのパターン信号を受信してその発生頻度を累積して発生頻度が高い信号を多数ビットの状態信号として発生させる段階と、（ｅ）前記多数ビットの状態信号を受信して前記サンプルデータのうち所定位置のビットを選択するための多数ビットの状態選択信号を発生させる段階と、（ｆ）前記サンプルデータを受信して前記状態選択信号に応答して前記サンプルデータのうち前記状態選択信号に対応するビットのデータを選択して多数ビットの復元データとして出力する段階とを具備することを特徴とする。
【００１０】
望ましくは、前記（ｂ）段階は、入力される前記直列データの一つのビットの区間を２.７倍のオーバーサンプリングをすることを特徴とする。
【００１１】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施形態を説明する。ただし、以下の最適実施形態で特定の用語が使われるが、これは単に本発明を説明するための目的で使われるものであって、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われるものではない。したがって、本技術分野の当業者であればこれより多様な変形及び均等な他の実施形態が可能であるという点を理解できる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決まらねばならない。また、各図面に示された同じ参照符号は同じ部分を示す。
【００１２】
図１を参照して本発明の実施形態によるデータ復元回路及びデータ復元方法を詳細に説明する。
図１を参照すれば、本発明の実施形態によるデータ復元回路１００は位相同期ループ１１０、オーバサンプリング部１２０、パターン検出部１３０、状態累積部１４０、状態選択部１５０及びデータ選択部１６０を具備する。
【００１３】
位相同期ループ１１０は入力クロック信号ＣＫに同期して相異なる遅延時間を有する多数のクロック信号ＣＫＰを発生させる。図１の実施形態でクロック信号ＣＫＰは８つの相異なる遅延時間を有する。このようなクロック信号ＣＫＰはオーバサンプリング部１２０に並列に印加されてサンプリングクロック信号として利用される。
【００１４】
オーバサンプリング部１２０は外部から入力される直列データＳＤＩＮを多数のクロック信号ＣＫＰに応答して非整数倍でオーバサンプリングし、オーバサンプリングされた結果を多数ビットのサンプルデータＳＡＭＤとして発生させる。ここで直列データＳＤＩＮは外部から入力される３ビット単位の信号である。すなわち、オーバサンプリング部１２０は３ビットの直列データＳＤＩＮを８回サンプリングし、サンプリングされた結果を８ビットのサンプルデータＳＡＭＤとして出力する。したがってオーバサンプリング部１２０は１ビット区間を２.７回サンプリングするようになって非整数倍でサンプリングすることを特徴とする。８ビットのサンプルデータＳＡＭＤは入力される直列データＳＤＩＮが８個のクロック信号ＣＫＰに応答してサンプリングされるとき、クロック信号のスキューの程度によって複数の類型に分類されるサンプリング類型のうち一つを示す。本発明の望ましい実施形態では、複数のサンプリング類型は５つに分類される。以下、５つのサンプリング類型を例として説明する。オーバサンプリング部１２０の構成は後述する図２で詳細に説明する。
【００１５】
パターン検出部１３０はオーバサンプリング部１２０から出力される８ビットのサンプルデータＳＡＭＤを受信してサンプルデータＳＡＭＤのビット間のレベル変化を検出して５ビットのパターン信号ＰＡＴＳを発生させる。５ビットのパターン信号ＰＡＴＳはサンプルデータＳＡＭＤが直列データＳＤＩＮを２.７倍にオーバサンプリングした結果である場合、クロック信号ＣＫＰのスキューにより現れる５つのサンプリング類型のうちいずれの類型に該当するかを検出する。
【００１６】
状態累積部１４０はパターン検出部１３０から出力される５ビットのパターン信号ＰＡＴＳを受信して５ビットの状態信号ＳＴＡＳを発生させる。５ビットの状態信号ＳＴＡＳはパターン信号ＰＡＴＳのうちその発生頻度が最も高い信号を累積して出力した信号である。
【００１７】
状態選択部１５０は５ビットの状態信号ＳＴＡＳを受信してサンプルデータＳＡＭＤのうち所定位置のビットを選択するための多数ビットの状態選択信号ＳＥＬＳを発生させる。状態選択信号ＳＥＬＳは３ビットの組合わせで示される。
【００１８】
データ選択部１６０はサンプルデータＳＡＭＤを受信し、状態選択信号ＳＥＬＳに応答してサンプルデータＳＡＭＤのうち状態選択信号ＳＥＬＳに対応するビットのデータを選択して３ビットの復元データＲＥＣＤとして出力する。
【００１９】
このような構成を有する本発明のデータ復元回路１００は、入力された直列データＳＤＩＮの１ビット区間を２.７倍のオーバサンプリングをし、オーバサンプリングされたサンプルデータＳＡＭＤのレベル変換時点によって、サンプリングされた８ビットのうち３ビットを選択して復元する。したがって、入力クロック信号ＣＫにスキューが発生しても安定したデータ復元が可能になり、かつ非整数倍でサンプリングすることによって同じ周波数のデータを復元するための位相同期ループ１１０のクロック信号ＣＫＰの周波数を低められ、かつ電力消耗も低減できる。
【００２０】
図２を参照すれば図１に示されたオーバサンプリング部１２０は複数のサンプリング手段（サンプラ）２０１〜２１５を具備する。各々のサンプリング手段２０１〜２１５は直列データＳＤＩＮを受信し、多数のクロック信号ＣＫＰ０〜ＣＫＰ７のうち一つに各々応答して直列データＳＤＩＮをサンプリングした後、各々一つのビットのサンプルデータＳＡＭＤを出力する。図１に示されたオーバサンプリング部１２０は（図２に示すように８つ）サンプリング手段２０１〜２１５を具備する。各々のサンプリング手段２０１〜２１５は直列データＳＤＩＮ及び直列データの反転データ／ＳＤＩＮをクロック信号ＣＫＰに応答してサンプリングしてサンプルデータＳＡＭＤを出力するのでサンプルデータＳＡＭＤは８ビットとなる。
【００２１】
図３に示すように、３ビットの直列データＳＤＩＮが位相同期ループ１１０で発生する８つのクロック信号ＣＫＰに応答してサンプリングされる場合、サンプリング類型はクロック信号ＣＫＰのスキューによって５つに分類されうる。
第１類型ＣＡＳＥ１は直列データＳＤＩＮがクロック信号ＣＫＰの位相より先立つ場合を示し、第５類型ＣＡＳＥ５は直列データＳＤＩＮがクロック信号ＣＫＰの位相より遅れる場合を示し、第３類型ＣＡＳＥ３は直列データＳＤＩＮがクロック信号ＣＫＰの位相と同じ場合を示す。
【００２２】
図３でサンプリングを行うクロック信号ＣＫＰは矢印で表示され、これらのうち円で表示された矢印は実際に有効な直列データＳＤＩＮをサンプリングした場合であり、その他の矢印はレベル変換時点に近い直列データＳＤＩＮをサンプリングした場合であってエラー率が高い部分である。データ復元時、スキューによるエラーを除去するためにはオーバサンプリング部１２０でサンプリングされて出力されたサンプルデータＳＡＭＤが図３に示された５つのサンプリング類型のうちどの場合に該当するかを判断した後、各類型のうち有効なサンプルデータ（円で表示された矢印に該当するデータ）を出力せねばならない。
【００２３】
第１類型ＣＡＳＥ１に該当する場合、８つのクロック信号ＣＫＰのうち１、４、７番目クロック信号ＣＫＰによってサンプリングされたデータが出力され、第２類型ＣＡＳＥ２に該当する場合、８つのクロック信号ＣＫＰのうち２、４、７番目クロック信号ＣＫＰによってサンプリングされたデータが出力され、第３類型ＣＡＳＥ３に該当する場合、８つのクロック信号ＣＫＰのうち２、５、８番目クロック信号ＣＫＰによってサンプリングされたデータが出力され、第４類型ＣＡＳＥ４に該当する場合、８つのクロック信号ＣＫＰのうち３、５、８番目クロック信号ＣＫＰによってサンプリングされたデータが出力され、第５類型ＣＡＳＥ５に該当する場合、８つのクロック信号ＣＫＰのうち１、３、６番目クロック信号ＣＫＰによってサンプリングされたデータが出力される。
【００２４】
図４を参照すれば、パターン検出部１３０は排他的論理和手段４１１〜４１７及び論理積手段４３１〜４３５を具備する。
排他的論理和手段４１１〜４１７はオーバサンプリング部１２０から出力されるサンプルデータＳＡＭＤを受信して隣接したビット間のレベル変化を感知する。このために、排他的論理和手段４１１〜４１７は８ビットのサンプルデータＳＡＭＤのうち隣接した二つのビットを各々排他的に論理和して多数ビットのパターン検出信号ＸＯＲＳ１〜ＸＯＲＳ７を出力する。ここで８ビットのサンプルデータＳＡＭＤのそれぞれのビットをＤ０〜Ｄ７と表示している。
論理積手段４３１〜４３５は多数ビットのサンプルデータＳＡＭＤのうち互いにずれて発生したサンプルデータＳＡＭＤにより発生したパターン検出信号ＸＯＲＳ１〜ＸＯＲＳ７を各々論理積して第１ないし第５パターン信号ＰＡＴＳ１〜ＰＡＴＳ５を出力する。
【００２５】
以下、図４を参照してパターン検出部１３０の動作が詳細に説明される。
排他的な論理和手段４１１はサンプルデータＳＡＭＤの最初のビットＤ０と二番目のビットＤ１とを排他的論理和して第１パターン検出信号ＸＯＲＳ１を生成する。すなわち、第１パターン検出信号ＸＯＲＳ１はサンプルデータＳＡＭＤの最初のビットＤ０と２番目のビットＤ１との間のレベル変化を感知した結果であって排他的論理和手段４１１の出力がハイレベルになる時、レベルの変化が存在することと判断される。また、排他的論理和手段４１２はサンプルデータＳＡＭＤの二番目のビットＤ１と三番目のビットＤ２とを排他的論理和して第２パターン検出信号ＸＯＲＳ２を生成する。すなわち、第２パターン検出信号ＸＯＲＳ２はサンプルデータＳＡＭＤの二番目のビットＤ１と三番目のビットＤ２のレベル変化を感知した結果である。また、排他的論理和手段４１３はサンプルデータＳＡＭＤの３番目のビットＤ２と４番目のビットＤ３とを排他的論理和して第３パターン検出信号ＸＯＲＳ３を生成する。すなわち、第３パターン検出信号ＸＯＲＳ３はサンプルデータＳＡＭＤの３番目のビットＤ２と４番目のビットＤ３のレベル変化を感知した結果である。
このような方式で排他的論理和手段４１１〜４１７はサンプルデータＳＡＭＤの隣接した二つのビットを各々排他的に論理和して第１ないし第７パターン検出信号ＸＯＲＳ１〜ＸＯＲＳ７を発生させる。
【００２６】
図４を参照すれば、論理積手段４３１〜４３５は第１ないし第７パターン検出信号ＸＯＲＳ１〜ＸＯＲＳ７のうち互いにずれて発生したサンプルデータＳＡＭＤにより発生したパターン検出信号ＸＯＲＳを各々論理積して第１ないし第５パターン信号ＰＡＴＳ１〜ＰＡＴＳ５を発生させる。
具体的に、論理積手段４３１は第２パターン検出信号ＸＯＲＳ２と第５パターン検出信号ＸＯＲＳ５とを論理積し、論理積した結果を第１パターン信号ＰＡＴＳ１として発生させる。
論理積手段４３２は第３パターン検出信号ＸＯＲＳ３と第５パターン検出信号ＸＯＲＳ５とを論理積し、論理積した結果を第２パターン信号ＰＡＴＳ２として発生させる。
論理積手段４３３は第３パターン検出信号ＸＯＲＳ３と第６パターン検出信号ＸＯＲＳ６とを論理積し、論理積した結果を第３パターン信号ＸＯＲＳ３として発生させる。
論理積手段４３４は第１パターン検出信号ＸＯＲＳ１と第４パターン検出信号ＸＯＲＳ４及び第６パターン検出信号ＸＯＲＳ６とを論理積し、論理積した結果を第４パターン信号ＰＡＴＳ４として発生させる。
論理積手段４３５は第４パターン検出信号ＸＯＲＳ４と第７パターン検出信号ＸＯＲＳ７とを論理積し、論理積した結果を第５パターン信号ＰＡＴＳ５として発生させる。
【００２７】
ここで第１ないし第５パターン信号ＰＡＴＳ１〜ＰＡＴＳ５はサンプルデータＳＡＭＤが５つのサンプリング類型ＣＡＳＥ１〜ＣＡＳＥ５のうちいずれの類型に該当するかを検出する信号である。第１ないし第５パターン信号ＰＡＴＳ１〜ＰＡＴＳ５のうち一つがハイレベルで発生すれば、対応するサンプリング類型が検出されたことと認識される。また回路を構成するにおいて、第１ないし第５パターン信号ＰＡＴＳ１〜ＰＡＴＳ５のうち一つがローレベルで発生すれば、対応するサンプリング類型が検出されたことと認識されることもある。
【００２８】
以下、図３、図４及び図５を参照してパターン検出部１３０の動作を詳細に説明する。
３番目サンプリング類型ＣＡＳＥ３を例として説明する。サンプルデータＳＡＭＤのうち最初のビットＤ０は直列データＳＤＩＮが遷移される時点でサンプリングされるのでデータ値をローレベルと認識するか、ハイレベルと認識するかわからない。２番目のビットＤ１のデータ値と３番目のビットＤ２のデータ値は同じなので、排他的論理和手段４１２の出力である第２パターン検出信号ＸＯＲＳ２はローレベルを有する。同じく、３番目のビットＤ２と４番目のビットＤ３は相異なる論理レベルを有するので排他的論理和手段４１３の出力である第３パターン検出信号ＸＯＲＳ３はハイレベルとなる。
このような方式で、第４パターン検出信号ＸＯＲＳ４及び第５パターン検出信号ＸＯＲＳ５はローレベルとなり、第６パターン検出信号ＸＯＲＳ６はハイレベルとなり、第７パターン検出信号ＸＯＲＳ７はローレベルとなる。
【００２９】
論理積手段４３１は第２パターン検出信号ＸＯＲＳ２と第５パターン検出信号ＸＯＲＳ５とを論理積するので第１パターン信号ＰＡＴＳ１をローレベルで出力する。論理積手段４３２は第３パターン検出信号ＸＯＲＳ３と第５パターン検出信号ＸＯＲＳ５とを論理積するので第２パターン信号ＰＡＴＳ２をローレベルで出力する。論理積手段４３３は第３パターン検出信号ＸＯＲＳ３と第６パターン検出信号ＸＯＲＳ６とを論理積するので第３パターン信号ＰＡＲＳ３をハイレベルで出力する。論理積手段４３４は第１パターン検出信号ＸＯＲＳ１と第４パターン検出信号ＸＯＲＳ４及び第６パターン検出信号ＸＯＲＳ６とを論理積するので第４パターン信号ＸＯＲＳ４をローレベルで出力する。論理積手段４３５は第４パターン検出信号ＸＯＲＳ４と第７パターン検出信号ＸＯＲＳ７とを論理積するので第５パターン信号ＰＡＴＳ５をローレベルで出力する。
【００３０】
したがって、第１ないし第５パターン信号ＰＡＴＳ１〜ＰＡＴＳ５のうち第３パターン信号ＰＡＴＳ３だけハイレベルであり、これは５つのサンプリング類型ＣＡＳＥ１〜ＣＡＳＥ５のうち第３類型ＣＡＳＥ３に対応する。このような方式で、論理ハイレベルを有するパターン信号ＰＡＴＳを検出することによってサンプルデータＳＡＭＤがいかなるサンプリング類型に該当するかを検出できる。
【００３１】
図５にはパターン信号ＰＡＴＳとこれに対応するサンプリング類型ＣＡＳＥ１〜ＣＡＳＥ５が示されており、さらに各サンプリング類型ＣＡＳＥ１〜ＣＡＳＥ５に対応するサンプルデータＳＡＭＤの特性が示されている。また検出ポイントは各サンプリング類型ＣＡＳＥ１〜ＣＡＳＥ５においてサンプルデータＳＡＭＤのデータ値が変換されるビットを表示し、パターン検出部１３０はデータ値が変換されるビットを検出する。
【００３２】
図６を参照すれば、状態累積部１４０は第１ないし第５累積部６１０〜６９０及びこれら第１ないし第５累積部６１０〜６９０をリセットさせるリセット信号ＲＥＳＥＴを発生させる論理積手段６０５を具備する。
【００３３】
第１累積部６１０は入力クロック信号ＣＫに応答して第１パターン信号ＰＡＴＳ１を受信して累積し、第１パターン信号ＰＡＴＳ１が所定数だけ累積されれば第１状態信号ＳＴＡＳ１を第１論理レベルで出力する。ここで第１論理レベルは第１累積部６１０の回路構成によって論理ハイレベルまたは論理ローレベルでありうる。このような動作を行うために、第１累積部６１０はフリップフロップ６１１〜６１３、排他的論理和手段６１４，６１６、排他的反転論理和手段６１５、ＮＡＮＤゲート６１７，６１９及びノアゲート６１８を具備する。第１累積部６１０のフリップフロップ６１１〜６１３は論理積手段６０５で発生するリセット信号ＲＥＳＥＴに応答してリセットされる。
【００３４】
以下、第１累積部６１０の構成が説明される。排他的論理和手段６１４は第１パターン信号ＰＡＴＳ１とフリップフロップ６１１の出力信号Ｑ１とを排他的に論理和する。フリップフロップ６１１は排他的論理和手段６１４の出力信号を受信し、入力クロック信号ＣＫに応答して出力信号Ｑ１を発生させる。ＮＡＮＤゲート６１７は第１パターン信号ＰＡＴＳ１とフリップフロップ６１１の出力信号Ｑ１とを論理積して反転してその結果を出力する。
排他的反転論理和手段６１５はＮＡＮＤゲート６１７の出力とフリップフロップ６１２の出力信号Ｑ２とを排他的に反転論理和する。フリップフロップ６１２は排他的反転論理和手段６１５の出力信号を受信し、入力クロック信号ＣＫに応答して反転出力信号ＱＢ２を発生させる。ノアゲート６１８はＮＡＮＤゲート６１７の出力とフリップフロップ６１２の反転出力信号ＱＢ２とを論理和して反転してその結果を出力する。
排他的論理和手段６１６はノアゲート６１８の出力とフリップフロップ６１３の出力信号Ｑ３とを排他的に論理和する。フリップフロップ６１３は排他的論理和手段６１６の出力信号を受信し、入力クロック信号ＣＫに応答して出力信号Ｑ３を発生させる。ＮＡＮＤゲート６１９はノアゲート６１８の出力とフリップフロップ６１３の出力信号Ｑ３とを論理積して反転してその結果を第１状態信号ＳＴＡＳ１として出力する。
【００３５】
すなわち、第１累積部６１０は３つのフリップフロップ６１１〜６１３を利用して第１パターン信号ＰＡＴＳ１が７回累積されれば累積された信号を第１状態信号ＳＴＡＳ１として出力する。ここで第１パターン信号ＰＡＴＳ１が累積される回数は多いほど望ましいが、任意に７回に定めた。したがって、第１状態信号ＳＴＡＳ１を発生させるために第１パターン信号ＰＡＴＳ１が累積される回数は７回に限定されることはなく、第１累積部６１０の回路を構成する方法によって変わりうることは当然である。
【００３６】
第２累積部６３０、第３累積部６５０、第４累積部６７０及び第５累積部６９０の構成も第１累積部６１０の構成と似ている。すなわち、第２累積部６３０はフリップフロップ６３１〜６３３、排他的論理和手段６３４，６３６、排他的反転論理和手段６３５、ＮＡＮＤゲート６３７，６３９及びノアゲート６３８を具備する。第３累積部６５０はフリップフロップ６５１〜６５３、排他的論理和手段６５４，６５６、排他的反転論理和手段６５５、ＮＡＮＤゲート６５７，６５９及びノアゲート６５８を具備する。第４累積部６７０はフリップフロップ６７１〜６７３、排他的論理和手段６７４，６７６、排他的反転論理和手段６７５、ＮＡＮＤゲート６７７，６７９及びノアゲート６７８を具備する。第５累積部６９０はフリップフロップ６９１〜６９３、排他的論理和手段６９４，６９６、排他的反転論理和手段６９５、ＮＡＮＤゲート６９７，６９９及びノアゲート６９８を具備する。
【００３７】
第２ないし第５累積部６３０〜６９０は入力信号が各々第２ないし第５パターン信号ＰＡＴＳ２〜ＰＡＴＳ５であり、累積された出力信号が各々第２ないし第５状態信号ＳＴＡＳ２〜ＳＴＡＳ５という点以外には差がない。したがって、具体的な構成及び作用に関する説明は省略される。
【００３８】
論理積手段６０５は第１ないし第５状態信号ＳＴＡＳ１〜ＳＴＡＳ５を論理積してリセット信号ＲＥＳＥＴを出力する。すなわち、リセット信号ＲＥＳＥＴは第１ないし第５状態信号ＳＴＡＳ１〜ＳＴＡＳ５のうちいずれか一つの信号が第１論理レベルで発生すれば出力される。言い換えれば、第１ないし第５パターン信号ＰＡＴＳ１〜ＰＡＴＳ５のうち一つが７回累積されて第１ないし第５状態信号ＳＴＡＳ１〜ＳＴＡＳ５のうち一つが発生すれば第１ないし第５累積部６１０〜６９０は全部リセットされる。
【００３９】
図７を参照すれば、状態累積部１４０の動作は第１状態信号ＳＴＡＳ１を発生するための過程７１１〜７１７、第２状態信号ＳＴＡＳ２を発生させるための過程７２１〜７２７、第３状態信号ＳＴＡＳ３を発生させるための過程７３１〜７３７、第４状態信号ＳＴＡＳ４を発生させるための過程７４１〜７４７、第５状態信号ＳＴＡＳ５を発生させるための過程７５１〜７５７を具備する。
【００４０】
以下、図６及び図７を参照して状態累積部１４０の動作を詳細に説明する。
まず、第１状態信号ＳＴＡＳ１を生成する過程を説明する。
第１累積部６１０のフリップフロップ６１１〜６１３はローレベルで初期化されていると仮定する。第１累積部６１０は入力クロック信号ＣＫに応答して入力される第１パターン信号ＰＡＴＳ１を累積する（７１１）。図６に示された第１累積部６１０はハイレベルを有する第１パターン信号ＰＡＴＳ１が印加されれば、排他的論理和手段６１４によってフリップフロップ６１１にハイレベルが入力される。この時、入力クロック信号ＣＫに応答してフリップフロップ６１１はハイレベルの出力信号Ｑ１を生成する。また、ＮＡＮＤゲート６１７は第１パターン信号ＰＡＴＳ１とフリップフロップ６１１の出力信号Ｑ１とを論理積して反転してローレベルの出力信号を生成する。排他的反転論理和手段６１５の出力によってフリップフロップ６１２の入力はハイレベルとなる。したがって、フリップフロップ６１２は入力クロック信号ＣＫに応答してハイレベルの出力信号Ｑ２を生成する。ノアゲート６１８はＮＡＮＤゲート６１７の出力信号とフリップフロップ６１２の反転出力信号ＱＢ２とを論理和して反転してハイレベルの出力信号を発生させる。排他的論理和手段６１６の出力によってフリップフロップ６１３の入力はハイレベルとなる。したがって、フリップフロップ６１３は入力クロック信号ＣＫに応答してハイレベルの出力信号Ｑ３を生成する。ＮＡＮＤゲート６１９はノアゲート６１８とフリップフロップ６１３の出力信号Ｑ３とを論理積して反転してローレベルの出力信号を第１状態信号ＳＴＡＳ１として出力する。もし、第１パターン信号ＰＡＴＳ１がローレベルで入力されれば第１状態信号ＳＴＡＳ１はハイレベルで出力される。
【００４１】
図７を参照すれば、第１パターン信号ＰＡＴＳ１の発生回数が７回になったかを判断する（７１３）。ここで、第１パターン信号ＰＡＴＳ１の発生回数が７回になったかどうかは、第１状態信号ＳＴＡＳ１が発生したかどうかを判断することによって決定される。また、判断される発生回数は第１累積部６１０の回路構成によって任意に決定されうる。図７に示すように、第１パターン信号ＰＡＴＳ１がハイレベルで７回発生すれば、第１状態信号ＳＴＡＳ１がローレベルで出力され（７１５）、リセット信号ＲＥＳＥＴは第１ないし第５累積部６１０〜６９０をリセットさせる（７１７）。
【００４２】
第２状態信号ＳＴＡＳ２が発生する場合の動作も第１状態信号ＳＴＡＳ１の発生過程と似ている。すなわち、第２パターン信号ＰＡＴＳ２が発生する回数を判断して７回になれば（７２３）、第２状態信号ＳＴＡＳ２を生成して（７２５）、第１ないし第５累積部６１０〜６９０をリセットさせる（７２７）。第３ないし第５状態信号ＳＴＡＳ３〜ＳＴＡＳ５が生成される場合も同じ過程を経るので詳細な説明は省略される。
【００４３】
このように、第１ないし第５累積部６１０〜６９０に入力される第１ないし第５パターン信号ＰＡＴＳ１〜ＰＡＴＳ５のうちいずれか一つの入力がハイレベルで先に７回の累積状態になれば、先に累積された信号をローレベルの状態信号ＳＴＡＳとして生成する。また、状態信号ＳＴＡＳが生成されれば、リセット信号ＲＥＳＥＴがローレベルになるので各々の累積部６１０〜６９０はリセットされて新しい信号を受け入れる状態となる。
【００４４】
ハイレベルで発生する第１ないし第５パターン信号ＰＡＴＳ１〜ＰＡＴＳ５のうち一つが５つのサンプリング類型ＣＡＳＥ１〜ＣＡＳＥ５のうち一つに対応するので、ハイレベルのパターン信号ＰＡＴＳが７回累積されてローレベルの状態信号ＳＴＡＳとして発生することは、状態累積部１４０が５つのサンプリング類型ＣＡＳＥ１〜ＣＡＳＥ５のうち最も発生頻度が高いサンプリング類型を判断して出力することを意味する。
【００４５】
図９を参照すれば、状態選択部１５０は第１ないし第５状態信号ＳＴＡＳ１〜ＳＴＡＳ５を受信してサンプルデータＳＡＭＤのうち所定位置のビットを選択するための多数ビットの状態選択信号ＳＥＬＳを発生させる。このとき、状態選択部１５０は状態累積部１４０で発生する状態信号ＳＴＡＳが以前の状態信号ＳＴＡＳと異なる状態信号ＳＴＡＳとして発生する場合、その連続性を判断して状態選択信号ＳＥＬＳを発生させる。
【００４６】
このために、状態選択部１５０は、第１ないし第５状態信号ＳＴＡＳ１〜ＳＴＡＳ５のうち一つだけが第１論理レベルで発生すれば、相異なる組合わせを有する３ビットのデータとして状態選択信号ＳＥＬＳを設定する。また、状態選択部１５０は以前の状態信号ＳＴＡＳと異なる状態信号ＳＴＡＳが第１論理レベルで一回発生した場合、その状態を示す所定の中間状態ＨＯＬＤを設定する。したがって、状態選択部１５０は６つの状態を設定する。すなわち、６つの状態のうち５つは各々の状態信号ＳＴＡＳに対応する３ビットのデータより構成され、残りの一つの状態は状態選択部１５０に入力される状態信号ＳＴＡＳが変換される過程を示す中間状態ＨＯＬＤである。
【００４７】
状態信号ＳＴＡＳが中間状態ＨＯＬＤに対応すれば状態選択信号ＳＥＬＳとしては以前の状態信号ＳＴＡＳに対応する３ビットのデータが設定され、次に状態選択部１５０に入力される状態信号ＳＴＡＳによって以前の３ビットのデータを有する状態や他の３ビットのデータを有する状態に変換される。すなわち、中間状態ＨＯＬＤは３ビットのデータを有する残りの５つの状態間のチャンネルとしての役割をし、同時にフィルタリングの機能もする。
【００４８】
以前の状態信号ＳＴＡＳと異なる状態信号ＳＴＡＳが第１論理レベルで一回発生すれば、以前の状態信号ＳＴＡＳに対応する３ビットデータが状態選択信号ＳＥＬＳとして出力され、以前の状態信号ＳＴＡＳと異なる状態信号ＳＴＡＳが第１論理レベルでもう一回発生すれば、新しい状態信号ＳＴＡＳに対応する３ビットデータが状態選択信号ＳＥＬＳとして出力される。ここで第１論理レベルは状態選択部１５０の構成によってハイレベルまたはローレベルでありうる。
【００４９】
図８及び図９を参照して具体的に説明すれば、第１状態信号ＳＴＡＳ１が第１論理レベルで発生すれば状態選択信号ＳＥＬＳが“０００”に設定され、第２状態信号ＳＴＡＳ２が第１論理レベルで発生すれば状態選択信号ＳＥＬＳが“００１”に設定され、第３状態信号ＳＴＡＳ３が第１論理レベルで発生すれば状態選択信号ＳＥＬＳが“０１０”に設定され、第４状態信号ＳＴＡＳ４が第１論理レベルで発生すれば状態選択信号ＳＥＬＳが“０１１”に設定され、第５状態信号ＳＴＡＳ５が第１論理レベルで発生すれば状態選択信号ＳＥＬＳが“１００”に設定される。ここで第１論理レベルはローレベルである。
【００５０】
図８でＡ〜Ｅ及びａ〜ｅは各状態間の移動経路を示す。すなわち、Ａは第１状態信号ＳＴＡＳ１がローレベルで、残りの第２ないし第５状態信号ＳＴＡＳ２〜ＳＴＡＳ５がハイレベルである場合の移動経路を示す。同じく、Ｂは第２状態信号ＳＴＡＳ２がローレベルで、残りの第１及び第３ないし第５状態信号ＳＴＡＳ１，ＳＴＡＳ３〜ＳＴＡＳ５がハイレベルである場合の移動経路を示す。Ｃは第３状態信号ＳＴＡＳ３がローレベルで、残りの第１、第２、第４及び第５状態信号ＳＴＡＳ１，ＳＴＡＳ２，ＳＴＡＳ４，ＳＴＡＳ５がハイレベルである場合の移動経路を示す。Ｄは第４状態信号ＳＴＡＳ４がローレベルで、残りの第１ないし第３及び第５状態信号ＳＴＡＳ１〜ＳＴＡＳ３，ＳＴＡＳ５がハイレベルである場合の移動経路を示す。Ｅは第５状態信号ＳＴＡＳ５がローレベルで、残りの第１ないし第４状態信号ＳＴＡＳ１〜ＳＴＡＳ４がハイレベルである場合の移動経路を示す。
【００５１】
ａは第１状態信号ＳＴＡＳ１だけローレベルである場合、すなわち、状態選択信号ＳＥＬＳが“０００”に設定された後、以前と異なる状態信号ＳＴＡＳが一回発生する場合の移動経路である。ｂは第２状態信号ＳＴＡＳ２だけローレベルである場合、すなわち、状態選択信号ＳＥＬＳが“００１”に設定された後、以前と異なる状態信号ＳＴＡＳが一回発生する場合の移動経路である。ｃは第３状態信号ＳＴＡＳ３だけローレベルである場合、すなわち、状態選択信号ＳＥＬＳが“０１０”に設定された後、以前と異なる状態信号ＳＴＡＳが一回発生する場合の移動経路である。ｄは第４状態信号ＳＴＡＳ４だけローレベルである場合、すなわち、状態選択信号ＳＥＬＳが“０１１”に設定された後、以前と異なる状態信号ＳＴＡＳが一回発生する場合の移動経路である。ｅは第５状態信号ＳＴＡＳ５だけローレベルである場合、すなわち、状態選択信号ＳＥＬＳが“１００”に設定された後、以前と異なる状態信号ＳＴＡＳが一回発生する場合の移動経路である。Ｈは、第１ないし第５状態信号ＳＴＡＳ１〜ＳＴＡＳ５が全部ハイレベルである場合の移動経路である。
【００５２】
図８を参照して、はじめに状態選択部１５０の入力状態として第１状態信号ＳＴＡＳ１だけがローレベルで、残りの状態信号ＳＴＡＳ２〜ＳＴＡＳ５がハイレベルである場合、すなわち、状態選択信号ＳＥＬＳが“０００”に設定されているとして、この状態から、状態選択部１５０に、第２状態信号ＳＴＡＳ２だけがローレベルで、残りの状態信号ＳＴＡＳ１，ＳＴＡＳ３〜ＳＴＡＳ５はハイレベルで状態信号ＳＴＡＳが入力されれば、状態選択部１５０の状態はａ経路を通じて中間状態ＨＯＬＤに設定される。しかし、この時にも状態選択信号ＳＥＬＳは以前の状態に対応する“０００”に設定されて出力される。
【００５３】
再び、状態選択部１５０に、第２状態信号ＳＴＡＳ２だけがローレベルで、残りの状態信号ＳＴＡＳ１，ＳＴＡＳ３〜ＳＴＡＳ５はハイレベルで状態信号ＳＴＡＳが入力されれば、状態選択部１５０の状態はＢ経路を通じて状態選択信号ＳＥＬＳが“００１”に設定される状態に移動する。その結果、状態選択信号ＳＥＬＳとして“００１”が出力されることは当然である。
【００５４】
図９を参照すれば、状態選択部１５０はデータ貯蔵部９１０、状態位置貯蔵部９２０、エンコーディング手段９３０、比較手段９４０、制御部９５０、選択手段９６０を具備する。
データ貯蔵部９１０は現在の状態信号ＳＴＡＳに対応する３ビットのデータを受信して貯蔵して状態選択信号ＳＥＬＳとして出力する。状態位置貯蔵部９２０は所定の中間状態ＨＯＬＤを示す状態位置信号ＳＰＳを発生させる。ここで、データ貯蔵部９１０及び状態位置貯蔵部９２０はフリップフロップでありうる。また、状態位置信号ＳＰＳは状態選択部１５０を構成する方法によってハイレベルを有する時に中間状態ＨＯＬＤを示すか、またはローレベルを有する時に中間状態ＨＯＬＤを示す。
エンコーディング手段９３０は新しい状態信号ＳＴＡＳを受信して３ビットのデータを発生させる。比較手段９４０はエンコーディング手段９３０から発生する３ビットデータ及びデータ貯蔵部９１０から出力される３ビットデータが同一であるか否かを比較して比較信号ＣＯＭＳを発生させる。
制御部９５０は状態位置信号ＳＰＳ及び比較信号ＣＯＭＳに応答して状態位置貯蔵部９２０を制御する状態位置制御信号ＳＰＣＳを発生させる。選択手段９６０は状態位置信号ＳＰＳに応答してエンコーディング手段９３０で発生する３ビットデータ及びデータ貯蔵部９１０から出力される３ビットデータのうち一つを選択してデータ貯蔵部９１０に印加する。
望ましくは、制御部９５０は比較信号ＣＯＭＳに応答して状態位置信号ＳＰＳ及び状態位置信号ＳＰＳの反転信号のうち一つを選択して出力する第１選択手段９５１、状態位置信号ＳＰＳに応答して第１選択手段９５１の出力信号及び状態位置信号ＳＰＳの反転信号のうち一つを選択して状態位置制御信号ＳＰＣＳとして出力する第２選択手段９５３を具備する。ここで、選択手段９６０、第１及び第２選択手段９５１，９５３はマルチプレクサでありうる。
【００５５】
図９を参照して状態選択部１５０の動作を説明する。
状態位置貯蔵部９２０で発生する状態位置信号ＳＰＳは、論理値によって状態選択部１５０の状態が６つの状態のうち中間状態ＨＯＬＤにある時はローレベルを有し、残りの５つの状態にある時はハイレベルを有する。ただし、状態選択部１５０の回路を構成する方法によって状態位置信号ＳＰＳの論理レベルが反対になりうることは当然である。
【００５６】
データ貯蔵部９１０に現在の状態信号ＳＴＡＳに対応する３ビットデータとして“０００”が貯蔵されていると仮定する。状態位置信号ＳＰＳはハイレベルで、状態選択信号ＳＥＬＳは“０００”として出力される。この時、新しい状態信号ＳＴＡＳとして第２状態信号ＳＴＡＳ２だけがローレベルで、残りの状態信号ＳＴＡＳ１，ＳＴＡＳ３〜ＳＴＡＳ５はハイレベルである状態信号ＳＴＡＳがエンコーディング手段９３０に入力されれば、エンコーディング手段９３０は“００１”を３ビットデータとして出力する。比較手段９４０はエンコーディング手段９３０の出力である３ビットデータとデータ貯蔵部９１０の３ビットデータを受信して比較し、同一の場合にハイレベルで比較信号ＣＯＭＳを出力し、相異なる場合にローレベルで比較信号ＣＯＭＳを出力する。本動作例では比較信号ＣＯＭＳはローレベルで発生する。ここで、比較信号ＣＯＭＳの論理値を反対に指定できることは当然である。
【００５７】
制御部９５０は状態位置信号ＳＰＳ及び比較信号ＣＯＭＳに応答して状態位置貯蔵部９２０を制御する状態位置制御信号ＳＰＣＳを発生させる。具体的に説明すれば、制御部９５０の第１選択手段９５１は比較信号ＣＯＭＳに応答して状態位置信号ＳＰＳ及び状態位置信号ＳＰＳの反転信号のうち一つを選択して出力する。比較信号ＣＯＭＳがローレベルであるために第１選択手段９５１は状態位置信号ＳＰＳの反転信号を出力し、その論理値はローレベルとなる。第２選択手段９５３は状態位置信号ＳＰＳに応答して第１選択手段９５１の出力信号及び状態位置信号ＳＰＳの反転信号のうち一つを選択して状態位置制御信号ＳＰＣＳとして出力する。状態位置信号ＳＰＳがハイレベルであるため、第２選択手段９５３は第１選択手段９５１の出力信号を状態位置制御信号ＳＰＣＳとして出力する。状態位置制御信号ＳＰＣＳはローレベルを有する。したがって、状態位置貯蔵部９２０にローレベルが入力され、状態位置信号ＳＰＳはローレベルに変化する。これは状態選択部１５０の状態が中間状態ＨＯＬＤにあることを意味する。
【００５８】
選択手段９６０は状態位置信号ＳＰＳに応答してエンコーディング手段９３０で発生する３ビットデータ及びデータ貯蔵部９１０から出力される３ビットデータのうち一つを選択してデータ貯蔵部９１０に印加する。変化する前の状態位置信号ＳＰＳがハイレベルであるため、選択手段９６０はデータ貯蔵部９１０から出力される３ビットデータをデータ貯蔵部９１０に印加する。したがって、データ貯蔵部９１０の３ビットデータは以前のデータ値である“０００”をそのまま有し、“０００”が状態選択信号ＳＥＬＳとして出力される。
【００５９】
言い換えれば、以前の状態信号ＳＴＡＳと異なる状態信号ＳＴＡＳが一回入力されたので状態選択部１５０から出力される状態選択信号ＳＥＬＳは変化しないが、状態選択部１５０の状態は中間状態ＨＯＬＤに変換される。
【００６０】
新しい状態信号ＳＴＡＳとして第２状態信号ＳＴＡＳ２だけがローレベルで、残りの状態信号ＳＴＡＳ１，ＳＴＡＳ３〜ＳＴＡＳ５はハイレベルである状態信号ＳＴＡＳがエンコーディング手段９３０に再び入力されれば、エンコーディング手段９３０は“００１”を３ビットデータとして再び出力する。エンコーディング手段９３０の出力である３ビットデータとデータ貯蔵部９１０の３ビットデータが同一でないため、比較手段９４０はローレベルで比較信号ＣＯＭＳを出力する。
【００６１】
制御部９５０の第１選択手段９５１は比較信号ＣＯＭＳに応答して状態位置信号ＳＰＳ及び状態位置信号ＳＰＳの反転信号のうち一つを選択して出力する。比較信号ＣＯＭＳがローレベルであるために第１選択手段９５１は状態位置信号ＳＰＳの反転信号を出力し、その論理値はハイレベルになる。第２選択手段９５３は状態位置信号ＳＰＳに応答し、第１選択手段９５１の出力信号及び状態位置信号ＳＰＳの反転信号のうち一つを選択して状態位置制御信号ＳＰＣＳとして出力する。状態位置信号ＳＰＳがローレベルであるために第２選択手段９５３は状態位置信号ＳＰＳの反転信号を状態位置制御信号ＳＰＣＳとして出力する。状態位置制御信号ＳＰＣＳはハイレベルを有する。したがって、状態位置貯蔵部９２０にハイレベルが入力され、状態位置信号ＳＰＳは再びハイレベルに変化する。これは状態選択部１５０の状態が中間状態ＨＯＬＤから３ビットのデータを有する５つの残りの状態のうち一つに変換されたことを意味する。
【００６２】
選択手段９６０は状態位置信号ＳＰＳに応答してエンコーディング手段９３０で発生する３ビットデータ及びデータ貯蔵部９１０から出力される３ビットデータのうち一つを選択してデータ貯蔵部９１０に印加する。変化する前の状態位置信号ＳＰＳがローレベルであるために、選択手段９６０はエンコーディング手段９３０から出力される３ビットデータをデータ貯蔵部９１０に印加する。したがって、データ貯蔵部９１０の３ビットデータは新しいデータ値である“００１”を有し、“００１”が状態選択信号ＳＥＬＳとして出力される。
【００６３】
言い換えれば、以前の状態信号ＳＴＡＳと異なる状態信号ＳＴＡＳが２回入力されたので、状態選択部１５０から出力される状態選択信号ＳＥＬＳは新しい３ビットデータを有し、状態選択部１５０の状態も３ビットデータを有する状態のうち一つとなる。
【００６４】
前記の方式で、新しい状態信号ＳＴＡＳが以前の状態信号ＳＴＡＳと同じ信号として入力されれば状態位置信号ＳＰＳや状態選択信号ＳＥＬＳの値が変化しないということが分かる。
【００６５】
図１０を参照すれば、データ選択部１６０は多数の選択手段１０１０〜１０３０を具備する。選択手段１０１０〜１０３０の各々は多数ビットのサンプルデータＳＡＭＤのうち各々ｍ（零でない自然数）ビットずつを受信し、状態選択信号ＳＥＬＳに応答して受信されたｍビットのサンプルデータＳＡＭＤのうち一つのビットを選択して復元データＲＥＣＤ０〜ＲＥＣＤ２として出力する。本発明の実施形態で、データ選択部１６０の選択手段１０１０〜１０３０は３つのマルチプレクサである。また、選択手段１０１０〜１０３０に入力されるｍビットサンプルデータＳＡＭＤは３ビットで構成される。
【００６６】
マルチプレクサ１０１０はオーバサンプリング部１２０から出力される８ビットサンプルデータＳＡＭＤのうち連続的な３ビットＤ０，Ｄ１，Ｄ２を入力とし、状態選択信号ＳＥＬＳに応答して一つのビットを選択して復元データのうち一つのビットＲＥＣＤ０として出力する。マルチプレクサ１０２０は３ビットＤ２，Ｄ３，Ｄ４を入力し、状態選択信号ＳＥＬＳに応答して一つのビットを選択して復元データのうち一つのビットＲＥＣＤ１として出力する。マルチプレクサ１０３０は３ビットＤ５，Ｄ６，Ｄ７を入力し、状態選択信号ＳＥＬＳに応答して一つのビットを選択して復元データのうち一つのビットＲＥＣＤ２として出力する。
【００６７】
図１１は、図１０のデータ選択部１６０の動作を説明する図面である。
すなわち、図１１は状態選択信号ＳＥＬＳに対応するマルチプレクサの出力データを分類して示したものである。
【００６８】
以下、図１０と図１１を参照してデータ選択部１６０の動作を詳細に説明する。
マルチプレクサ１０１０〜１０３０は状態選択信号ＳＥＬＳの３ビット値が“０００”であれば、サンプルデータＳＡＭＤのうち最初のビットデータＤ０と４番目のビットデータＤ３及び７番目のビットデータＤ６を選択して出力する。状態選択信号ＳＥＬＳの３ビット値が“０００”である場合には第１状態信号ＳＴＡＳ１だけがローレベルで残りの状態信号ＳＴＡＳ２〜ＳＴＡＳ５はハイレベルである場合に対応する。これはまた、第１パターン信号ＰＡＴＳ１がハイレベルで発生することに対応し、５つのサンプリング類型ＣＡＳＥ１〜ＣＡＳＥ５のうち第１類型ＣＡＳＥ１に対応する。図１１を参照すれば、第１類型ＣＡＳＥ１で有効なサンプリングデータは最初と４番目及び７番目のビットであり、図１１にも説明されている。
【００６９】
同じく、状態選択信号ＳＥＬＳの３ビット値が“００１”であれば、サンプルデータＳＡＭＤのうち２番目のビットデータＤ１と４番目のビットデータＤ３及び７番目のビットデータＤ６を選択して出力する。これはサンプリング類型ＣＡＳＥ１〜ＣＡＳＥ５のうち第２類型ＣＡＳＥ２に対応する。
【００７０】
このような方式で、状態選択部１６０は状態選択信号ＳＥＬＳに応答してサンプルデータＳＡＭＤのうち有効なデータを復元データＲＥＣＤ０〜ＲＥＣＤ２として発生させる。
【００７１】
【発明の効果】
以上詳述したように本発明によるデータ復元回路及びデータ復元方法は、非整数倍のオーバサンプリングを行うことによって同じ周波数のデータを復元するための位相同期ループのクロック周波数を低く設定でき、よって電力消耗を低減できる長所がある。
【図面の簡単な説明】
【図１】本発明の実施形態によるデータ復元回路のブロック図である。
【図２】図１に示されたオーバサンプリング部を説明するためのブロック図である。
【図３】クロック信号のスキューの程度によって複数の類型に分類されるサンプリング類型を示した図である。
【図４】図１に示されたパターン検出部を説明するための回路図である。
【図５】図４のパターン検出部の検出特性を示す図である。
【図６】図１に示された状態累積部を示す回路図である。
【図７】図６に示された状態累積部の動作を説明するためのフローチャートである。
【図８】図１に示された状態選択部の動作を説明する図である。
【図９】図１に示された状態選択部を示すブロック図である。
【図１０】図１に示されたデータ選択部を示す図である。
【図１１】図１０のデータ選択部の動作を説明する図である。
【符号の説明】
１００ データ復元回路
１１０ 位相同期ループ
１２０ オーバサンプリング部
１３０ パターン検出部
１４０ 状態累積部
１５０ 状態選択部
１６０ データ選択部
Claims (31)
- 入力クロック信号に同期して相異なる遅延時間を有する多数のクロック信号を発生させる位相同期ループと、
外部から入力される直列データを前記多数のクロック信号に応答して非整数倍でオーバサンプリングし、オーバサンプリングされた結果を多数ビットのサンプルデータとして発生させるオーバサンプリング部と、
前記多数ビットのサンプルデータを受信して前記サンプルデータのビット間のレベル変化を検出して多数ビットのパターン信号を発生させるパターン検出部と、
前記多数ビットのパターン信号を受信してその発生頻度を累積して発生頻度が高い信号を多数ビットの状態信号として発生させる状態累積部と、
前記多数ビットの状態信号を受信して前記サンプルデータのうち所定位置のビットを選択するための多数ビットの状態選択信号を発生させる状態選択部と、
前記サンプルデータを受信して前記状態選択信号に応答して前記サンプルデータのうち前記状態選択信号に対応するビットのデータを選択して多数ビットの復元データとして出力するデータ選択部とを具備することを特徴とするデータ復元回路。 - 前記オーバサンプリング部は、
前記直列データを受信し、前記多数のクロック信号に各々応答して前記直列データをサンプリングした後、一ビットの前記サンプルデータを出力するサンプリング手段を複数具備することを特徴とする請求項１に記載のデータ復元回路。 - 前記オーバサンプリング部は、
入力される前記直列データの一つのビット区間を２.７倍のオーバサンプリングすることを特徴とする請求項１に記載のデータ復元回路。 - 前記オーバサンプリング部は、
前記サンプリング手段を８つ具備することを特徴とする請求項２に記載のデータ復元回路。 - 前記サンプリング手段は、
前記直列データ及び前記直列データの反転データを前記クロック信号に応答してサンプリングすることを特徴とする請求項２に記載のデータ復元回路。 - 前記多数ビットのサンプルデータは、
入力される前記直列データが前記多数のクロック信号に応答してサンプリングされる時、クロック信号のスキューの程度によって複数の類型に分類されるサンプリング類型のうち一つを示すことを特徴とする請求項１に記載のデータ復元回路。 - 前記パターン検出部は、
前記多数ビットのサンプルデータのうち隣接した二つのビットを各々排他的に論理和して多数ビットのパターン検出信号として出力する排他的論理和手段と、
多数ビットのサンプルデータのうち互いにずれて発生するサンプルデータにより発生した前記多数ビットのパターン検出信号を各々論理積して第１ないし第５パターン信号として出力する論理積手段とを具備することを特徴とする請求項１に記載のデータ復元回路。 - 前記第１ないし第５パターン信号は、
入力される前記直列データが前記多数のクロック信号に応答してサンプリングされる時、クロック信号のスキューの程度によって複数の類型に分類されるサンプリング類型のうち一つを示す前記サンプルデータが前記複数のサンプリング類型のうちいずれのサンプリング類型に該当するかを検出することを特徴とする請求項７に記載のデータ復元回路。 - 前記状態累積部は、
前記入力クロック信号に応答して前記多数のパターン信号を受信して累積し、前記各パターン信号が所定数だけ累積されれば前記各状態信号を第１論理レベルで出力する多数の累積部と、
前記各状態信号を論理積して前記多数の累積部をリセットさせるリセット信号を発生させる論理積手段とを具備することを特徴とする請求項１に記載のデータ復元回路。 - 前記状態累積部は、
前記入力クロック信号に応答して前記第１パターン信号を受信して累積し、前記第１パターン信号が所定数だけ累積されれば第１状態信号を第１論理レベルで出力する第１累積部と、
前記入力クロック信号に応答して前記第２パターン信号を受信して累積し、前記第２パターン信号が所定数だけ累積されれば第２状態信号を第１論理レベルで出力する第２累積部と、
前記入力クロック信号に応答して前記第３パターン信号を受信して累積し、前記第３パターン信号が所定数だけ累積されれば第３状態信号を第１論理レベルで出力する第３累積部と、
前記入力クロック信号に応答して前記第４パターン信号を受信して累積し、前記第４パターン信号が所定数だけ累積されれば第４状態信号を第１論理レベルで出力する第４累積部と、
前記入力クロック信号に応答して前記第５パターン信号を受信して累積し、前記第５パターン信号が所定数だけ累積されれば第５状態信号を第１論理レベルで出力する第５累積部と、
前記第１ないし第５状態信号を論理積して前記第１ないし第５累積部をリセットさせるリセット信号を発生させる論理積手段とを具備することを特徴とする請求項９に記載のデータ復元回路。 - 前記状態選択部は、
前記第１ないし第５状態信号のうち一つだけが前記第１論理レベルで発生すれば、相異なる組合わせを有する３ビットのデータとして前記状態選択信号を設定し、
以前の状態信号と異なる状態信号が前記第１論理レベルで一度発生すれば、以前の状態信号に対応する３ビットデータが状態選択信号として出力され、以前の状態信号と異なる状態信号が前記第１論理レベルでもう一度発生すれば、新しい状態信号に対応する３ビットデータが状態選択信号として出力され、
以前の状態信号と異なる状態信号が前記第１論理レベルで一度発生した場合、その状態を示す所定の中間状態を設定することを特徴とする請求項１に記載のデータ復元回路。 - 前記状態選択部は、
前記第１状態信号だけ前記第１論理レベルで発生すれば前記状態選択信号が“０００”に設定され、前記第２状態信号だけ前記第１論理レベルで発生すれば前記状態選択信号が“００１”に設定され、前記第３状態信号だけ前記第１論理レベルで発生すれば前記状態選択信号が“０１０”に設定され、前記第４状態信号だけ前記第１論理レベルで発生すれば前記状態選択信号が“０１１”に設定され、前記第５状態信号だけ前記第１論理レベルで発生すれば前記状態選択信号が“１００”に設定されることを特徴とする請求項１１に記載のデータ復元回路。 - 前記状態選択部は、
現在の状態信号に対応する３ビットのデータを受信して貯蔵して前記状態選択信号として出力するデータ貯蔵部と、
前記所定の中間状態を示す状態位置信号を発生させる状態位置貯蔵部と、
新しい状態信号を受信して３ビットのデータを発生させるエンコーディング手段と、
このエンコーディング手段から発生する３ビットデータ及び前記データ貯蔵部から出力される３ビットデータが同一であるか否かを比較して比較信号を発生させる比較手段と、
前記状態位置信号及び前記比較信号に応答して前記状態位置貯蔵部を制御する状態位置制御信号を発生させる制御部と、
前記状態位置信号に応答して前記エンコーディング手段により発生する３ビットデータ及び前記データ貯蔵部から出力される３ビットデータのうち一つを選択して前記データ貯蔵部に印加する選択手段とを具備することを特徴とする請求項１２に記載のデータ復元回路。 - 前記制御部は、
前記比較信号に応答して前記状態位置信号及び前記状態位置信号の反転信号のうち一つを選択して出力する第１選択手段と、
前記状態位置信号に応答して前記第１選択手段の出力信号及び前記状態位置信号の反転信号のうち一つを選択して前記状態位置制御信号として出力する第２選択手段とを具備することを特徴とする請求項１３に記載のデータ復元回路。 - 前記データ選択部は、
前記多数ビットのサンプルデータのうち各々ｍ（零でない自然数）ビットずつを受信し、前記状態選択信号に応答して前記受信されたｍビットのサンプルデータのうち一つのビットを選択して前記復元データとして出力する多数の選択手段を具備することを特徴とする請求項１に記載のデータ復元回路。 - 前記選択手段は、
マルチプレクサであることを特徴とする請求項１５に記載のデータ復元回路。 - 前記選択手段に入力されるｍビットサンプルデータは、
３ビットのサンプルデータであることを特徴とする請求項１５に記載のデータ復元回路。 - 前記データ選択部は、
３つのマルチプレクサを具備することを特徴とする請求項１５に記載のデータ復元回路。 - （ａ）入力クロック信号に同期して相異なる遅延時間を有する多数のクロック信号を発生させる段階と、
（ｂ）外部から入力される直列データを前記多数のクロック信号に応答して非整数倍でオーバサンプリングし、オーバサンプリングされた結果を多数ビットのサンプルデータとして発生させる段階と、
（ｃ）前記多数ビットのサンプルデータを受信して前記サンプルデータのビット間のレベル変化を検出して多数ビットのパターン信号を発生させる段階と、
（ｄ）前記多数ビットのパターン信号を受信してその発生頻度を累積して発生頻度が高い信号を多数ビットの状態信号として発生させる段階と、
（ｅ）前記多数ビットの状態信号を受信して前記サンプルデータのうち所定位置のビットを選択するための多数ビットの状態選択信号を発生させる段階と、
（ｆ）前記サンプルデータを受信して前記状態選択信号に応答して前記サンプルデータのうち前記状態選択信号に対応するビットのデータを選択して多数ビットの復元データとして出力する段階とを具備することを特徴とするデータ復元方法。 - 前記（ｂ）段階は、
入力される前記直列データの一つのビットの区間を２.７倍のオーバサンプリングすることを特徴とする請求項１９に記載のデータ復元方法。 - 前記多数ビットのサンプルデータは、
入力される前記直列データが前記多数のクロック信号に応答してサンプリングされる時、クロック信号のスキューの程度によって複数の類型に分類されるサンプリング類型のうち一つを示すことを特徴とする請求項１９に記載のデータ復元方法。 - 前記（ｃ）段階は、
（ｃ１）前記多数ビットのサンプルデータのうち隣接した二つのビットを各々排他的に論理和して多数ビットのサンプル出力信号として出力する段階と、
（ｃ２）前記多数ビットのサンプルデータのうち互いにずれて発生するサンプルデータにより発生した前記サンプル出力信号を各々論理積して第１ないし第５パターン信号として出力する段階とを具備することを特徴とする請求項１９に記載のデータ復元方法。 - 前記第１ないし第５パターン信号は、
入力される前記直列データが前記多数のクロック信号に応答してサンプリングされる時、クロック信号のスキューの程度によって複数の類型に分類されるサンプリング類型のうち一つを示す前記サンプルデータが前記複数のサンプリング類型のうちいずれのサンプリング類型に該当するかを検出することを特徴とする請求項２２に記載のデータ復元方法。 - 前記（ｄ）段階は、
（ｄ１）前記入力クロック信号に応答して前記第１ないし第５パターン信号を受信して累積する段階と、
（ｄ２）前記第１ないし第５パターン信号のうちいずれが所定数だけ累積されるかを判断して発生頻度が高いパターン信号を検出する段階と、
（ｄ３）前記第１ないし第５パターン信号のうち発生頻度が高い信号が検出されれば対応する第１ないし第５状態信号を第１論理レベルで出力する段階と、
（ｄ４）新しい第１ないし第５パターン信号を受信するための初期化動作が行われる段階とを具備することを特徴とする請求項１９に記載のデータ復元方法。 - 前記（ｅ）段階は、
前記第１ないし第５状態信号のうち一つだけが前記第１論理レベルで発生すれば、相異なる組合わせを有する３ビットのデータとして前記状態選択信号を設定し、
以前の状態信号と異なる状態信号が前記第１論理レベルで一度発生すれば以前の状態信号に対応する３ビットデータが状態選択信号として出力され、以前の状態信号と異なる状態信号が前記第１論理レベルでもう一度発生すれば新しい状態信号に対応する３ビットデータが状態選択信号として出力され、
以前の状態信号と異なる状態信号が前記第１論理レベルで一度発生した場合、その状態を示す所定の中間状態を設定することを特徴とする請求項１９に記載のデータ復元方法。 - 前記（ｅ）段階は、
前記第１状態信号だけ前記第１論理レベルで発生すれば前記状態選択信号が“０００”に設定され、前記第２状態信号だけ前記第１論理レベルで発生すれば前記状態選択信号が“００１”に設定され、前記第３状態信号だけが前記第１論理レベルで発生すれば前記状態選択信号が“０１０”に設定され、前記第４状態信号だけが前記第１論理レベルで発生すれば前記状態選択信号が“０１１”に設定され、前記第５状態信号だけ前記第１論理レベルで発生すれば前記状態選択信号が“１００”に設定されることを特徴とする請求項２５に記載のデータ復元方法。 - 前記（ｅ）段階は、
（ｅ１）現在の状態信号に対応する３ビットのデータを受信して貯蔵して前記状態選択信号として出力する段階と、
（ｅ２）前記所定の中間状態を示す状態位置信号を発生させる段階と、
（ｅ３）新しい状態信号を受信して対応する３ビットのデータを発生させる段階と、
（ｅ４）前記新しい３ビットのデータ及び前記現在の３ビットのデータが同一であるか否かを比較して比較信号を発生させる段階と、
（ｅ５）前記状態位置信号及び前記比較信号に応答して前記状態位置貯蔵部を制御する状態位置制御信号を発生させる段階と、
（ｅ６）前記状態位置信号に応答して前記新しい３ビットのデータ及び前記現在の３ビットのデータのうち一つを選択して前記状態選択信号として出力する段階とを具備することを特徴とする請求項１９に記載のデータ復元方法。 - 前記（ｅ５）段階は、
（ｅ５１）前記比較信号に応答して前記状態位置信号及び前記状態位置信号の反転信号のうち一つを選択して出力する段階と、
（ｅ５２）前記状態位置信号に応答して前記（ｅ５１）段階の出力信号及び前記状態位置信号の反転信号のうち一つを選択して前記状態位置制御信号として出力する段階とを具備することを特徴とする請求項２７に記載のデータ復元方法。 - 前記（ｆ）段階は、
前記多数ビットのサンプルデータのうち各々ｍ（零でない自然数）ビットずつを受信し、前記状態選択信号に応答して前記受信されたｍビットのサンプルデータのうち一つのビットを選択して前記復元データとして出力する多数の選択手段を具備することを特徴とする請求項１９に記載のデータ復元方法。 - 前記選択手段に入力されるｍビットサンプルデータは、
３ビットのサンプルデータであることを特徴とする請求項２９に記載のデータ復元方法。 - 前記（ｆ）段階は、
３つの選択手段を具備することを特徴とする請求項２９に記載のデータ復元方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0051772A KR100413765B1 (ko) | 2001-08-27 | 2001-08-27 | 비 정수배 오버 샘플링에 의해 전력 소모를 낮추는 데이터복원 회로 |
| KR2001-051772 | 2001-08-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003134097A JP2003134097A (ja) | 2003-05-09 |
| JP3978382B2 true JP3978382B2 (ja) | 2007-09-19 |
Family
ID=36675062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002244251A Expired - Lifetime JP3978382B2 (ja) | 2001-08-27 | 2002-08-23 | データ復元回路及びデータ復元方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7069481B2 (ja) |
| JP (1) | JP3978382B2 (ja) |
| KR (1) | KR100413765B1 (ja) |
| NL (1) | NL1021115C2 (ja) |
| TW (1) | TWI236810B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003304225A (ja) * | 2002-04-09 | 2003-10-24 | Mitsubishi Electric Corp | データリカバリ回路 |
| EP1578076A4 (en) * | 2002-12-27 | 2006-06-21 | Matsushita Electric Ind Co Ltd | DEVICE AND METHOD FOR SYMBOL POSITIONING |
| DE102004014695B4 (de) * | 2003-03-26 | 2007-08-16 | Infineon Technologies Ag | Takt- und Datenwiedergewinnungseinheit |
| FR2854293B1 (fr) * | 2003-04-25 | 2005-07-22 | St Microelectronics Sa | Dispositif de reception de donnees serie |
| US7415089B2 (en) * | 2004-03-16 | 2008-08-19 | Industrial Technology Research Institute | High-speed serial link clock and data recovery |
| US7489739B2 (en) * | 2004-09-17 | 2009-02-10 | Rambus, Inc. | Method and apparatus for data recovery |
| DE102004063105A1 (de) * | 2004-12-22 | 2006-07-13 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Übertragung von Informationen in einem Netzwerk |
| US7623608B2 (en) * | 2005-05-19 | 2009-11-24 | Microsemi Corp. - Analog Mixed Signal Group Ltd. | Asynchronous data reception without precision timing reference |
| KR100894123B1 (ko) * | 2005-09-16 | 2009-04-20 | 후지쯔 가부시끼가이샤 | 데이터 재생 회로 |
| JP4964006B2 (ja) * | 2006-04-19 | 2012-06-27 | パナソニック株式会社 | パルス信号受信装置、パルス化ｑｐｓｋ信号受信装置、及びパルス信号受信方法 |
| KR100819097B1 (ko) * | 2006-12-05 | 2008-04-02 | 삼성전자주식회사 | 랜덤 에지 샘플링을 이용한 클럭 및 데이터 복원회로 및그 복원방법 |
| US7929654B2 (en) * | 2007-08-30 | 2011-04-19 | Zenko Technologies, Inc. | Data sampling circuit and method for clock and data recovery |
| US7991097B2 (en) * | 2007-10-04 | 2011-08-02 | Himax Technologies Limited | Method and apparatus for adjusting serial data signal |
| JP5463976B2 (ja) * | 2010-03-11 | 2014-04-09 | 富士通株式会社 | 受信回路及びサンプリングクロック制御方法 |
| TWI423588B (zh) | 2010-12-23 | 2014-01-11 | Ind Tech Res Inst | 位準變遷判斷電路及其方法 |
| KR101338542B1 (ko) * | 2012-06-26 | 2014-01-03 | 세종대학교산학협력단 | 비동기 데이터 독출 장치 및 방법 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3946379A (en) * | 1974-05-31 | 1976-03-23 | Rca Corporation | Serial to parallel converter for data transmission |
| US4109236A (en) * | 1977-06-17 | 1978-08-22 | Honeywell Information Systems Inc. | Apparatus for digital data recovery from mass storage devices |
| US4802009A (en) * | 1987-07-13 | 1989-01-31 | Rca Licensing Corporation | Digitally controlled phase locked loop system |
| US5313496A (en) * | 1990-12-26 | 1994-05-17 | Trw Inc. | Digital demodulator circuit |
| US5197086A (en) * | 1990-12-28 | 1993-03-23 | International Business Machines Corporation | High speed digital clock synchronizer |
| EP0502260B1 (en) * | 1991-03-05 | 1996-06-12 | ALCATEL BELL Naamloze Vennootschap | Synchronizing circuit |
| EP0562183A1 (en) * | 1992-03-27 | 1993-09-29 | ALCATEL BELL Naamloze Vennootschap | Synchronization method and device realizing said method |
| EP0738057A3 (de) * | 1995-04-12 | 1998-05-20 | Siemens Aktiengesellschaft | Verfahren und Anordnung zur Bitsynchronisation |
| JP3355261B2 (ja) * | 1995-07-20 | 2002-12-09 | 株式会社日立製作所 | ビット同期回路及びビット同期方法 |
| US5850422A (en) * | 1995-07-21 | 1998-12-15 | Symbios, Inc. | Apparatus and method for recovering a clock signal which is embedded in an incoming data stream |
| US5905769A (en) * | 1996-05-07 | 1999-05-18 | Silicon Image, Inc. | System and method for high-speed skew-insensitive multi-channel data transmission |
| JP3109588B2 (ja) * | 1998-03-12 | 2000-11-20 | 日本電気株式会社 | オーバーサンプリング型クロックリカバリ回路 |
| JP2000174736A (ja) * | 1998-12-08 | 2000-06-23 | Sharp Corp | ビット同期回路 |
| KR100371300B1 (ko) * | 1999-06-21 | 2003-02-06 | 샤프 가부시키가이샤 | 비트동기회로 |
| JP4618960B2 (ja) * | 1999-09-21 | 2011-01-26 | エヌエックスピー ビー ヴィ | クロック回復 |
| US6272193B1 (en) * | 1999-09-27 | 2001-08-07 | Genesis Microchip Corp. | Receiver to recover data encoded in a serial communication channel |
| US6847789B2 (en) * | 2000-02-17 | 2005-01-25 | Broadcom Corporation | Linear half-rate phase detector and clock and data recovery circuit |
-
2001
- 2001-08-27 KR KR10-2001-0051772A patent/KR100413765B1/ko not_active IP Right Cessation
-
2002
- 2002-07-11 US US10/193,051 patent/US7069481B2/en not_active Expired - Fee Related
- 2002-07-15 TW TW091115659A patent/TWI236810B/zh not_active IP Right Cessation
- 2002-07-19 NL NL1021115A patent/NL1021115C2/nl not_active IP Right Cessation
- 2002-08-23 JP JP2002244251A patent/JP3978382B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| NL1021115C2 (nl) | 2005-02-07 |
| JP2003134097A (ja) | 2003-05-09 |
| US20030041292A1 (en) | 2003-02-27 |
| KR20030018189A (ko) | 2003-03-06 |
| KR100413765B1 (ko) | 2003-12-31 |
| TWI236810B (en) | 2005-07-21 |
| US7069481B2 (en) | 2006-06-27 |
| NL1021115A1 (nl) | 2003-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3978382B2 (ja) | データ復元回路及びデータ復元方法 | |
| JP4317336B2 (ja) | データ復元装置及び復元回路、並びにデータ復元方法及びその方法を実現するプログラム貯蔵装置 | |
| EP1313257A1 (en) | Skew adjustment circuit, skew adjustment method, data synchronisation circuit, and data synchronization method | |
| JP2002281007A (ja) | 信号発生回路、クロック復元回路、検証回路、データ同期回路およびデータ復元回路 | |
| JP2008066879A (ja) | オーバーサンプリング回路及びオーバーサンプリング方法 | |
| JPH088732A (ja) | エッジ・デテクタ | |
| JP3433426B2 (ja) | マンチェスタ符号化データをデコーディングするための方法および装置 | |
| CN113078899B (zh) | 时钟和数据恢复电路 | |
| KR100985874B1 (ko) | 싱글 비트 블라인드 오버샘플링 데이터 복원회로 및복원방법 | |
| JP5061498B2 (ja) | ジッタ補正方法及び回路 | |
| JP5369524B2 (ja) | クロック・データ・リカバリ回路 | |
| CN115472204A (zh) | 移位寄存器电路和用于控制移位寄存器电路的方法 | |
| US20070069927A1 (en) | Method of transmitting a serial bit-stream and electronic transmitter for transmitting a serial bit-stream | |
| JP3257065B2 (ja) | ディジタルｐｌｌ装置 | |
| KR101096634B1 (ko) | 적응적 슬라이서 임계값 생성 방법 및 시스템 | |
| US8009783B2 (en) | Synchronous digital data transmission interface | |
| CN114461473B (zh) | 检测串化器的时序的方法、检测电路及电子装置 | |
| US6907095B1 (en) | Clock ride-over method and circuit | |
| WO2016046883A1 (ja) | 受信回路、集積回路及び受信方法 | |
| KR20050011760A (ko) | 지터 성분에 둔감한 고속 직렬 링크용 데이터 복원장치 및그 복원방법 | |
| KR100333335B1 (ko) | 피알엠엘 검출방식을 채용한 광디스크 장치에서의위상동기루프 장치ㅠ | |
| KR0172459B1 (ko) | 클럭재생방법 및 장치 | |
| JP5659921B2 (ja) | データ復元回路及びデータ復元方法 | |
| CN113300702A (zh) | 一种信号抖动分离电路及方法 | |
| TW202110096A (zh) | 時脈資料回復裝置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070625 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |