JP3940492B2 - ディジタル形保護継電器 - Google Patents
ディジタル形保護継電器 Download PDFInfo
- Publication number
- JP3940492B2 JP3940492B2 JP06769998A JP6769998A JP3940492B2 JP 3940492 B2 JP3940492 B2 JP 3940492B2 JP 06769998 A JP06769998 A JP 06769998A JP 6769998 A JP6769998 A JP 6769998A JP 3940492 B2 JP3940492 B2 JP 3940492B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- differential
- current
- determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Protection Of Transformers (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電力系統の保護に用いられるディジタル形保護継電器の内、特に励磁突入電流対策を施した変圧器の保護に好適なディジタル形保護継電器に関する。
【０００２】
【従来の技術】
図１３は従来のディジタル形保護継電器を電力用変圧器に適用した例である。
【０００３】
図１３において、電力系統電源１００に接続する電力系統ライン１０１には、電力用変圧器１０２が遮断器１０３を介して設置されており、電力用変圧器１０２の一次側１０２ａに変流器（ＣＴ）１０４が設けられ、二次側１０２ｂに変流器（ＣＴ）１０５が設けられている。さらに、電力系統ライン１０１には、電圧変成器１０６が設けられ、変流器（ＣＴ）１０４と変流器（ＣＴ）１０５と電圧変成器１０６がディジタル形保護継電器１へ接続されている。
【０００４】
図１４は、従来のディジタル形保護継電器（差動リレー）１の構成図であり、ディジタル形保護継電器１の中央演算処理部（ＣＰＵ）において実行される演算処理を説明する機能ブロック図を示している。
【０００５】
図１４において、変成器２を介してディジタル形保護継電器（差動リレー）１に導入された交流入力電流Ｉ1，Ｉ2または交流入力電圧Ｖを一定時間間隔でサンプリングし、ディジタル量に変換する。
【０００６】
中央処理装置（ＣＰＵ）４では、ディジタル量に変換された交流入力電流Ｉ1，Ｉ2，交流入力電圧Ｖを用いて、ディジタル演算処理を行う。中央処理装置（ＣＰＵ）４は、差動要素部５と励磁突入電流対策要素部６とからなっている。
【０００７】
差動要素部５の振幅値演算部１１，１２は交流入力電流Ｉ1，Ｉ2各々から基本波１ｆを抽出して振幅値｜Ｉ1｜，｜Ｉ2｜を求める演算処理を行う。また、抑制電流演算部１３は、振幅値｜Ｉ1｜，｜Ｉ2｜のスカラー和（抑制電流＝抑制量）Σ｜Ｉ｜を求める演算処理を行う。
【０００８】
また、差動要素部５の差動電流演算部１４は交流入力電流Ｉ1，Ｉ2のベクトル和（差動電流＝動作量）である差動電流Ｉdを求める演算処理を行う。基本波（１ｆ）振幅値演算部１５は、差動電流Ｉdから基本波１ｆを抽出して振幅値｜Ｉd1f｜を求める演算処理を行う。差動判定演算部１６は抑制電流Σ｜Ｉ｜と１ｆの振幅値｜Ｉd1f｜の関係が所定値以上になった時に内部事故と判断して出力する差動判定処理を行う。
【０００９】
また、励磁突入電流対策要素部６の第２調波（２ｆ）振幅値演算部１７は、差動電流Ｉdから第２調波２ｆを抽出して２ｆの振幅値｜Ｉd1f｜を求める演算処理を行う。第２調波（２ｆ）判定演算部１８は、差動電流Ｉdに含有される基本波１ｆと第２調波２ｆの関係が所定値以上になった時に励磁突人電流と判断して出力する第２調波判定（２ｆ判定）処理を行う。電圧振幅値演算部１９は、端子電圧の振幅値｜Ｖ｜を求める演算処理を行う。過電圧（ＯＶ）判定演算部２０は、電圧振幅値｜Ｖ｜が所定値以上となった時に出力する過電圧判定（ＯＶ判定）処理を行う。
【００１０】
さらに、ＡＮＤ演算部２１は、第２調波（２ｆ）判定演算部１８の出力信号と過電圧（ＯＶ）判定演算部２０の出力信号との論理積をとるＡＮＤ演算処理を行う。ＮＯＴ演算部２２は、ＡＮＤ演算２１の出力信号を反転させる処理を行う。ＡＮＤ演算部２３は差動判定演算部１６の出力信号とＮＯＴ演算部２２の出力信号との論理積をとる処理を行う。
【００１１】
以上の構成で、交流入力電流Ｉ1，Ｉ2が変成器２を通してＡ／Ｄ変換器３にてディジタル量へ変換された後、差動要素部５に導入される。差動要素部５に導入された交流入力電流Ｉ1，Ｉ2が振幅値演算部１１，１２を通して抑制電流演算部１３にて抑制電流Σ｜Ｉ｜＝｜Ｉ1｜＋｜Ｉ2｜算出する。また、差動電流演算部１４において差動電流Ｉd＝Ｉ1＋Ｉ2を算出する。
【００１２】
次に、差動電流Ｉdが基本波（１ｆ）振幅値演算部１５及び励磁突入電流対策要素部６に各々導入される。この時、負過電流及び外部事故時の通過電流による差動電流Ｉdは零となり、内部事故時は事故電流に応じた差動電流Ｉdが発生する。
【００１３】
基本波（１ｆ）振幅値演算部１５では、差動電流Ｉdから基本波１ｆを抽出して基本波１ｆの振幅値｜Ｉd1f｜を出力する。振幅値｜Ｉd1f｜と抑制電流Σ｜Ｉ｜は差動判定演算部１６に導入される。
【００１４】
差動判定演算部１６は、次の式（１）による条件が成立するか否かを判定する。
【００１５】
｜Ｉd1f｜−ＡΣ｜Ｉ｜≧Ｂ …（１）
ここで、｜Ｉd1f｜：基本波１ｆ振幅値
Σ｜Ｉ｜：抑制電流
Ａ：定数
Ｂ：定数
【００１６】
上記式（１）の条件が成立するとき、差動判定演算部１６が変圧器の内部事故と判定して差動要素信号をＡＮＤ演算部２３へ出力する。
【００１７】
一方、励磁突入電流対策要素部６へ導入された差動電流Ｉdが第２調波（２ｆ）振幅値演算部１７に導入される。第２調波（２ｆ）振幅値演算部１７では、差動電流Ｉdから第２調波２ｆを抽出して第２調波（２ｆ）振幅値｜Ｉd2f｜を出力し、第２調波（２ｆ）判定演算部１８に導入される。第２調波（２ｆ）判定演算部１８へは差動要素部５にて演算された差動電流Ｉdの第１調波（２ｆ）振幅値｜Ｉd1f｜も導入される。
【００１８】
第２調波（２ｆ）判定演算部１８では、次の式（２）の条件が成立するか否か判定する。
【００１９】
｜Ｉd2f｜／｜Ｉd1f｜≧Ｃ …（２）
ここで、｜Ｉd2f｜：差動電流に含まれる第２調波振幅値
｜Ｉd1f｜：差動電流に含まれる第１調波振幅値
Ｃ：定数
【００２０】
上記式（２）が成立するとき、励磁突入電流と判断し、励磁突入電流判定信号をＡＮＤ演算部２１へ出力する。
【００２１】
一方、交流入力電圧Ｖが変成器２を通してＡ／Ｄ変換器３にてディジタル量に変換された後、励磁突入電流対策要素部６に導入される。励磁突入電流対策要素部６に導入された交流入力電圧Ｖは、電圧振幅値演算部１９によって電圧振幅値｜Ｖ｜を算出する。電圧振幅値｜Ｖ｜は過電圧（ＯＶ）判定演算部２０に導入され電圧振幅値｜Ｖ｜が所定値以上になったときに過電圧（ＯＶ）判定演算部２０がＯＶ判定信号をＡＮＤ演算部２１へ出力する。
【００２２】
第２調波（２ｆ）判定演算部１８および過電圧（ＯＶ）判定演算部２０が共に出力すると、ＡＮＤ演算部２１により、励磁突入電流対策要素信号が出力される。励磁突入電流対策要素信号が出力されると、その出力がＮＯＴ演算部２２を通して差動要素信号の出力をロックしディジタル形保護継電器（差動リレー）１としての動作を防止できる。
【００２３】
ここで、変圧器励磁突入電流対策の必要性を述べる。
【００２４】
図１３の遮断器１０３を閉路することにより、電力用変圧器１０２に電圧が印加され、変圧器鉄心の磁化特性に基づく励磁突入電流が流れる。この励磁突入電流は見かけ上電力用変圧器１０２の内部事故の如く、電源１００側より流入し、ディジタル形保護継電器（差動リレー）１の動作量（差動電流Ｉd）となるため、ディジタル形保護継電器（差動リレー）１の誤動作（事故でないのに動作する）の原因となる。
【００２５】
従って、励磁突入電流と実際の事故による電流とを区別する必要があり、その手段として、励磁突入電流には第２調波２ｆが多く含まれる特徴に着目して、差動電流Ｉdに含まれる基本波１ｆに対する第２調波２ｆの割合が所定値（一般には１５％程度がよく用いられる）以上の時には励磁突入電流と判断して出力する第２調波検出要素（以下、２ｆ要素と称す）を励磁突入電流対策要素としている。
【００２６】
さらに、２ｆ要素に加え、被保護対象の端子電圧が所定他以上であれば出力する過電圧検出要素（以下、ＯＶ要素と称す）を併用し、励磁突入電流対策要素としている。
【００２７】
これにより、励磁突入電流の時には２ｆ要素およびＯＶ要素が共に動作し、差動要素部５の出力をロックし、ディジタル形保護継電器（差動リレー）１の誤動作を防止している。
【００２８】
一方、変圧器内部事故時において、系統現象による低次高調波電流が発生し、２ｆ要素が動作した場合でも、内部事故時には系統電圧が低下するため、ＯＶ要素は不動作となり、差動要素をロックしないため、ディジタル形保護継電器（差動リレー）１が誤不動作となることは無い。
【００２９】
このように、従来の変圧器保護においては差動電流により変圧器の事故を検出する差動リレーが用いられており、変圧器励磁突入電流によって差動リレーが動作しないように、励磁突入電流に含まれる第２調波電流を検出し、その含有率が所定値以上になった時に出力する２ｆ要素およびＯＶ要素とによりリレー動作を防止する励磁突入電流対策要素を備えたものである。
【００３０】
【発明が解決しようとする課題】
しかしながら、同じ差動電流で判定を行う差動要素と２ｆ要素の復帰側の時間協調を行ったとしても、図１５に示すように、ＯＶ要素は系統電圧の変化に対して即応動する必要があるため、変圧器励磁突入電流による差動要素動作中に、外部事故により電流，電圧が遮断された時に、ＯＶ要素の方が、差動要素よりも先に復帰する場合があり、この時、差動リレーが不要動作となる可能性があった。
【００３１】
図１５に示す例では、時刻ｔ１以前には、励磁突入電流に起因して差動判定演算部１６と２ｆ判定信号１８とがＯＮ状態となっている。そして、ＯＶ判定信号２０がＯＮ状態であって、これによってＡＮＤ演算部２１からＯＮ信号が出力されＮＯＴ演算部２２からＯＦＦ信号が出力されてＡＮＤ演算部２３からの差動要素信号の出力による保護指令を阻止している。ところが、時刻ｔ１に外部事故が発生し、電流、電圧が遮断され、まず、即応動するＯＶ判定信号２０が時刻ｔ２にＯＦＦ信号となると、ＡＮＤ演算部２１からのＯＦＦ信号がＮＯＴ演算部２２でＯＮ信号となって、ＡＮＤ演算部２３からＯＮ信号が出力される。このため保護指令４１が誤出力される。その後遅れて差動判定信号１６のＯＦＦで保護信号４１が不出力となる。
【００３２】
そこで、本発明は、上記課題を解決するためになされたものであり、変圧器励磁突入電流および外部事故では確実に不動作となり、変圧器内部事故に対しては確実に動作するディジタル形保護継電器を提供することを目的としている。
【００３３】
【課題を解決するための手段】
請求項１の発明は、被保護対象の交流電流を導入して、差動電流と抑制電流を演算し、差動電流と抑制電流とによる合成電気量が所定値以上であるときに電圧判定信号を出力する差動要素手段と、前記差動電流に含有される第１調波電流に対する第２調波電流の割合が所定値以上になったとき第２調波判定信号を出力する第２調波判定演算部と、前記被保護対象の端子電圧の電圧振幅値が所定値以上であるときに電圧判定信号を出力する過電圧判定演算部とを備え、前記差動要素出力信号と前記第２調波判定信号と前記電圧判定信号との状態に基づき前記差動要素出力信号に時間協調させて出力阻止信号を出力する励磁突入電流対策要素手段と、を具備し、前記差動要素信号が出力されかつ前記出力阻止信号が出力されないときに保護指令出力することを特徴とするディジタル形保護継電器である。
【００３４】
請求項２の発明は、請求項１記載のディジタル形保護継電器において、前記励磁突入電流対策要素手段は、前記差動要素信号を入力とするオンディレータイマと、前記オンディレータイマの出力信号に応動し、かつ前記電圧判定信号を入力とするオフディレータイマと、前記オフディレータイマの出力信号と前記電圧判定信号との論理和を演算する論理和演算部とを具備し、前記論理和演算部の出力信号と前記第２調波判定信号との論理積を演算し出力阻止信号として出力することを特徴とする。
【００３５】
請求項３の発明は、請求項１記載のディジタル形保護継電器において、前記励磁突入電流対策要素手段は、前記第２調波判定信号と前記電圧判定信号との論理積を演算する論理積演算部と、前記差動要素信号を入力とするオンディレータイマと、前記オンティレータイマの出力信号に応動し、かつ前記論理積演算部の出力信号を入力とするオフディレータイマとを具備し、前記オフディレータイマの出力信号と前記論理積演算部の出力信号との論理和を演算し出力阻止信号として出力することを特徴とする。
【００３６】
請求項４の発明は、被保護対象の交流電流を導入して、差動電流と抑制電流を演算し、差動電流と抑制電流による合成電気量が所定値以上であるときに差動要素信号を出力する差動要素手段と、前記差動電流に含有される第１調波電流に対する第２調波電流の割合が所定値以上になったとき第２調波判定信号を出力する第２調波判定演算部と、前記被保護対象の端子電圧の電圧振幅値が所定値以上であるときに電圧判定信号を出力する過電圧判定演算部と、前記差動電流の振幅値が過去の振幅値より所定値以下となったとき変化幅過電流判定信号を出力する変化幅過電流判定演算部と、を備え、前記変化幅過電流判定信号と前記第２調波判定信号と前記電圧判定信号との状態に基づき前記差動要素出力信号に協調させて出力阻止信号を出力する励磁突入電流対策要素手段と、を具備し、前記差動要素信号が出力されかつ前記出力阻止信号が出力されないときに保護指令出力することを特徴とするディジタル形保護継電器である。
【００３７】
請求項５の発明は、請求項４記載のディジタル形保護継電器において、前記励磁突入電流対策要素手段は、前記変化幅過電流判定信号の出力信号に応動し、かつ前記電圧判定信号を入力とするオフディレータイマと、前記オフディレータイマの出力信号と前記電圧判定信号との論理和を演算する論理和演算部とを具備し、前記論理和演算部の出力信号と前記第２調波判定信号との論理積を演算し出力阻止信号として出力することを特徴とする。
【００３８】
請求項６の発明は、請求項４記載のディジタル形保護継電器において、前記励磁突入電流対策要素手段は、前記第２調波判定信号と前記電圧判定信号との論理積を演算する論理積演算部と、前記変化幅過電流判定信号の出力信号に応動し、かつ、前記論理積演算部の出力信号を入力とするオフディレータイマとを具備し、前記オフディレータイマの出力信号と前記論理積演算部の出力信号との論理和を演算し出力阻止信号として出力することを特徴とする。
【００３９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００４０】
図１は本発明の第１実施の形態を示す構成図である。
【００４１】
図１において、複数端子を有する変圧器をはさんで各相毎の入力電流を導入し、導入され交流入力電流Ｉ1，Ｉ2は、変成器２を通してＡ／Ｄ変換器３にて一定時間間隔でサンプリングしたディジタル量に変換される。
【００４２】
一方、被保護対象の変圧器の端子電圧を導入し、導入された入力電圧Ｖは、変成器２を通してＡ／Ｄ変換器３にて一定時間間隔でサンプリングしたディジタル量に変換される。
【００４３】
ディジタル量に変換された交流入力電流は、差動要素部５に導入され、振幅値演算部１１，１２において交流入力電流Ｉ1，Ｉ2の各々の基本波１ｆの振幅値｜Ｉ1｜，｜Ｉ2｜を算出し、抑制電流演算部１３にてΣ｜Ｉ｜＝｜Ｉ1｜＋｜Ｉ2｜を算出する。また、ディジタル量に変換された入力電流は、差動電流演算部１４においてＩd＝Ｉ1＋Ｉ2を算出し、基本波（１ｆ）振幅値演算部１５において差動電流Ｉdの基本波１ｆの振幅値｜Ｉd1f｜算出する。差動判定演算部１６では、抑制電流Σ｜Ｉ｜と差動電流Ｉdの１ｆの振幅値｜Ｉd1f｜は抑制電流Σ｜Ｉ｜と１ｆの振幅値｜Ｉd1f｜の関係が所定値以上である時に出力する差動判定信号をＡＮＤ演算部２３へ出力する。
【００４４】
差動要素部５において算出された差動電流Ｉdと振幅値｜Ｉd1f｜が、励磁突入電流対策要素部６Ａにも導入される。差動電流Ｉdは第２調波（２ｆ）振幅値演算部１７に導入される。第２調波（２ｆ）振幅値演算部１７は差動電流Ｉdの第２調波（２ｆ）の振幅値｜Ｉd2f｜を算出する。
【００４５】
第２調波（２ｆ）判定演算部１８は差動電流Ｉdに含まれる第１調波振幅値｜Ｉd1f｜と差動電流に含まれる第２調波振幅値｜Ｉd2f｜は第１調波１ｆに対する第２調波２ｆの割合が所定値以上である時に出力する。
【００４６】
一方、ディジタル量に変換された端子電圧Ｖは、励磁突入電流対策要素部６Ａに導入され、電圧振幅値演算部１９は、振幅値を検出するための演算を行って電圧振幅値｜Ｖ｜を出力する。この場合、電圧振幅値｜Ｖ｜は所定値以上である時に出力して過電圧（ＯＶ）判定演算部２０に導入される。過電圧（ＯＶ）判定演算部２０の出力は、復帰遅延タイマ２４とＯＲ演算部２５に導入される。復帰遅延タイマ２４は、差動要素部５の出力により、その信号の入力から一定時間後に所定のタイマ時間をセットするとともに、過電圧（ＯＶ）判定演算部２０の出力が有ることを条件に出力し、差動要素部５の出力がない時にはタイマ時間及び出力をリセットする。
【００４７】
ＯＲ演算部２５は、復帰遅延タイマ２４の出力と過電圧（ＯＶ）判定演算部２０の出力との論理和をとり、この結果を出力する。ＡＮＤ演算部２１は、ＯＲ演算部２５の出力と第２調波（２ｆ）判定演算部１８の出力との論理積をとり、この結果を出力する。ＡＮＤ演算部２１の出力をＮＯＴ演算部２２にて反転させ、差動要素部５の出力とのＡＮＤ演算部２３を行う。
【００４８】
ここで、復帰遅延タイマ２４について具体的に説明する。
【００４９】
復帰遅延タイマ２４は、図２に示すように差動要素信号がＯＮ信号となったときタイマスタートして第１所定時間（ｔ１）後にタイマをセットしてタイマをＯＮとしてＯＮ状態維持し、差動要素信号がＯＦＦとなるとタイマをＯＦＦ状態とするオンディレータイマ２４Ａと、このオンディレータイマ２４ＡのＯＮ信号を応動し、かつ、過電圧判定信号がＯＮ信号のとき、タイマをＯＮ信号とし、過電圧判定信号がＯＦＦとなると、第２所定時間（ｔ２）後にタイマをＯＦＦ信号とするオフディレータイマ２４Ｂとから構成される。
【００５０】
この構成で、図３に示すように時刻ｔ１に差動判定信号１６がＯＮ信号となると、オンディレータイマ２４ＡがスタートしてＴ１時間後にＯＮとなる。これによってオフディレータイマ２４ＢがＯＮとなる。
【００５１】
これにより、ＯＶ判定信号２０がＯＮ信号なのでオフディレータイマ２４ＢがＯＮ信号を保つ、外部事故で無電圧となると、時刻ｔ３にＯＶ判定信号がＯＦＦ信号となって、オフディレータイマ２４ＢがＴ２時間遅れ時刻ｔ５がＯＦＦ信号となる。この間の時刻ｔ４には、既に差動判定信号１６も復帰してＯＦＦ信号となっている。
【００５２】
図４は励磁突入電流及び励磁突入電流が流れている状態での外部事故発生時の各判定部の応動を示している。
【００５３】
まず、変圧器を無励磁状態から電圧を印加すると、励磁突入電流が流れる。この励磁突入電流に含まれる基本波電流が大きいと、差動要素部５が動作し、時刻ｔ１に差動判定演算部１６から出力する。同時に、励磁突入電流に含まれる第２調波（２ｆ）電流の含有率が一定値以上あると、第２調波（２ｆ）判定演算部１８も出力するとともに、端子電圧が零から定格電圧まで上昇することにより過電圧（ＯＶ）判定演算部２０も出力する。
【００５４】
過電圧（ＯＶ）判定演算部２０の出力は、ＯＲ演算部２５を通して、第２調波（２ｆ）判定演算部１８とのＡＮＤ演算部２１を行い、ＮＯＴ演算２２を通して、差動要素部５の出力とのＡＮＤ演算部２３により差動判定演算部１６の出力を阻止し、ディジタル形保護継電器（差動リレー）１としての不要動作を防止する。
【００５５】
一方、差動判定演算部１６の出力は、過電圧（ＯＶ）判定演算部２０の復帰遅延タイマ２４に信号を与え、復帰遅延タイマ２４は、図２及び図３で説明したように一定時間Ｔ１（Ｔ１＝ＯＶ判定要素の復帰時間以上）後に所定のタイマ時間をセットすると同時に、出力する。これにより、励磁突入電流対策要素の応動には影響を与えない。
【００５６】
その後に、励磁突入電流が流れている状態で、系統電源端で時刻ｔ２に外部故障発生すると、電流、電圧が遮断されるため、差動要素部５は復帰し、差動判定演算部１６の出力はなくなるとともに、第２調波（２ｆ）判定演算部１８の出力もなくなる。
【００５７】
一方、過電圧（ＯＶ）判定演算部２０は、系統電圧の変化に対して即応動する必要があり、差動要素よりも即応動作し、速く復帰する。このため、従来技術では先に述べた如く、差動要素部５との復帰協調が取れず、ディジタル形保護継電器（差動リレー）１の不要動作が生じる。ところが、第１実施の形態では、時刻ｔ３に過電圧（ＯＶ）判定演算部２０の出力がＯＦＦとなって差動判定演算部１６の出力により制御される復帰遅延タイマ２４の出力がＴ２時間後の時刻ｔ４にＯＦＦとなる。これによって、ＯＲ演算部２５の出力は、差動判定演算部１６の出力によりセットされたタイマ時間（Ｔ２）だけ復帰遅延される。この復帰遅延により、差動判定演算部１６が復帰するまでの間、第２調波（２ｆ）判定演算部１８とのＡＮＤ演算部２１は復帰しない。そして、差動判定演算部１６が復帰するとともに、復帰遅延タイマ２４がリセット（復帰）されるが、差動要素との復帰協調は確実に取れ、外部事故時に於いても、差動リレーの不要動作を防止することができる。
【００５８】
次に、図５により変圧器内部事故時の応動について説明する。
【００５９】
ここでは、変圧器の内部事故が、系統電圧（端子電圧）が有る状態で、かつ、差動電流Ｉdが無い状態から発生するとする。この場合、ディジタル形保護継電器（差動リレー）１の各判定部の応動は、内部事故と同時に差動電流が流れることにより差動判定演算部１６が時刻ｔ１を出力するとともに、端子電圧が低下する。これにより過電圧（ＯＶ）判定演算部２０が復帰し差動リレー１が正動作する。
【００６０】
ここで、過電圧（ＯＶ）判定演算部２０の出力に単純に復帰タイマを入れると、事故時の系統現象により低次高調波電流が含有され、２ｆ要素も同時に動作し第２調波（２ｆ）判定演算部１８が出力した場合、そのタイマ時間だけＯＶ判定出力の復帰が遅れることとなり、結果として差動リレーの出力も遅れることになる。
【００６１】
しかし、本発明の第１実施の形態では復帰遅延タイマ２４は、差動判定演算部１６の出力が復帰遅延タイマ２４に信号を与え、一定時間Ｔ１（Ｔ１＝過電圧（ＯＶ）判定要素の復帰時間以上）後に所定のタイマ時間をセットするように構成している。このために確実に過電圧（ＯＶ）判定演算部２０が復帰した後では、復帰遅延タイマ２４は出力しない。従って、ＯＲ演算部２５及びＡＮＤ演算部２１及びＮＯＴ演算部２２も出力せず、内部事故時の差動要素の応動には影響を与えない。
【００６２】
これにより、変圧器励磁突入電流による差動要素動作中に、外部事故により差動リレーが不要動作となることを防ぐことができる。また、内部事故時には従来通りの差動りレーの動作時間を確保することができる。
【００６３】
ここでは、図１３の二次側の端子電圧Ｖを導入した例で説明したが、本発明は二次端子電圧に限定したものではなく、図１３の一次側の端子電圧Ｖ１（または３巻線変圧器の場合の三次端子電圧Ｖ３）を導入して電圧振幅値｜Ｖ１｜（または｜Ｖ３｜）を用いてＯＶ判定演算を行っても、先に説明した本発明と同等の作用，効果を持つことができる。また、本説明は２巻線変圧器を例に説明したが、３巻線以上の複数端子を有する変圧器保護用差動リレーについても同様である。
【００６４】
図６は、本発明の第２実施の形態を示すディジタル形保護継電器の構成図である。
【００６５】
図６において、図１と同じ符号は同じ構成，作用を付している。第２実施の形態は、先に説明した図１に示す励磁突入電流対策要素部６Ａに代えて、新たに励磁突入電流対策要素部６Ｂを備え、その他の構成は図１に示すと同じである。
【００６６】
図中、ＡＮＤ演算部２１は、第２調波（２ｆ）判定演算部１８の出力と過電圧（ＯＶ）判定演算部２０の出力との論理積をとり、その結果を出力する。ＡＮＤ演算部２１の出力は復帰遅延タイマ２６とＯＲ演算部２７とに導入される。復帰遅延タイマ２６は、図２及び図３と同様のオンディレータイマとオフディレータイマからなっており、差動要素部５の出力により、その信号から一定時間後に所定のタイマ時間をセットするとともに、ＡＮＤ演算部２１の出力が有ることを条件に出力し、差動要素部５の出力がない時にはタイマ時間及び出力をリセットするものである。
【００６７】
ＯＲ演算部２７は、復帰遅延タイマ２６の出力とＡＮＤ演算部２１の出力との論理和をとり、その結果を出力する。ＯＲ演算部２７の出力をＮＯＴ演算部２２にて反転させ、差動要素部５の出力とのＡＮＤ演算部２３を行う構成である。
【００６８】
まず、図７により、励磁突入電流が流れた時の各判定部の応動を説明すると、変圧器を無励磁状態から電圧を印加すると励磁突入電流が流れる。この励磁突入電流に含まれる基本波電流が大きいと、差動要素部５が動作し、差動判定演算部１６は時刻ｔ１に出力する。同時に、励磁突入電流に含まれる２ｆの含有率が一定値以上あると、第２調波（２ｆ）判定演算部１８も出力する。そして、端子電圧が零から定格電圧まで上昇することにより過電圧（ＯＶ）判定演算部２０も出力する。過電圧（ＯＶ）判定演算部２０の出力は、第２調波（２ｆ）判定演算部１８とのＡＮＤ演算部２１を行い、ＯＲ演算部２７及びＮＯＴ演算部２２を通して、差動要素部５の出力とのＡＮＤ演算部２３により差動判定演算部１６の出力を阻止し、ディジタル形保護継電器（差動リレー）１として不要動作を防止する。
【００６９】
一方、差動判定演算部１６の出力は、復帰遅延タイマ２６に信号を与え、復帰遅延タイマ２６は、一定時間Ｔ１（Ｔ１＝ＯＶ判定要素の復帰時間以上）後に所定のタイマ時刻ｔ２にセットすると同時に、出力するため、特に励磁突入電流対策要素の応動には影響を与えない。
【００７０】
次に、励磁突入電流が流れている状態で、系統電源端で外部事故が時刻ｔ３に発生すると、電流、電圧が遮断されるため、差動要素部５は復帰し、差動判定演算部１６の出力はなくなるとともに、第２調波（２ｆ）判定演算部１８の出力もなくなる。
【００７１】
一方、過電圧（ＯＶ）判定演算部２０は、系統電圧の変化に対して即応動する必要があり、差動要素部５よりも速く動作し、速く時刻ｔ４に復帰する。このため、従来技術では先に述べた如く、差動要素部５との復帰協調が取れずディジタル形保護継電器（差動リレー）１の不要動作が生じる。ところが、本発明の第２実施の形態では、ＡＮＤ演算部２１の出力と差動判定演算部１６の出力により制御される復帰遅延タイマ２６の処理により、ＯＲ演算部２７の出力は、差動判定演算部１６の出力によりセットされたタイマ時間（Ｔ２）だけ復帰遅延される。この復帰遅延により、差動判定演算部１６が復帰するまでの間、ＯＲ演算部２７は復帰しない。そして、差動判定演算部１６が復帰するとともに、復帰遅延タイマ２６がリセット（復帰）されるが、差動要素との復帰協調は確実に取れ、外部事故時に於いても、差動リレーの不要動作を防止することが出来る。
【００７２】
次に、図８により変圧器内部事故時の応動について説明する。
【００７３】
まず、変圧器の内部事故が、系統電圧（端子電圧）が有る状態で、かつ、差動電流が無い状態から発生すると、内部事故と同時に差動電流が流れることにより差動判定演算部１６が出力するとともに、端子電圧が低下することにより過電圧（ＯＶ）判定演算部２０が復帰する。これによって、時刻ｔ１には、差動リレー１が正動作する。
【００７４】
ここで、過電圧（ＯＶ）判定演算部２０の出力に単純に復帰タイマを入れると、事故時の系統現象により低次高調波電流が含有され、２ｆ要素も同時に動作し第２調波（２ｆ）判定演算部１８が出力した場合、そのタイマ時間だけＯＶ判定出力の復帰が遅れることとなり、結果として差動リレーの出力も遅れることになる。
【００７５】
しかし、本発明の第２実施の形態では復帰遅延タイマ２６は、差動判定演算部１６の出力から復帰遅延タイマ２６に信号を与えられ、一定時間Ｔ１（Ｔ１＝ＯＶ判定要素の復帰時間以上）後に所定のタイマ時間をセットする様に構成している。このため、確実に過電圧（ＯＶ）判定演算部２０が復帰し、ＡＮＤ演算部２１の出力が無い状態では、復帰遅延タイマ２６は出力しない。従って、ＯＲ演算部２７及びＮＯＴ演算部２２も出力せず、内部事故時の差動要素部５の応動には影響を与えない。
【００７６】
これにより、変圧器励磁突入電流による差動要素動作中に、外部故障により差動リレーが不要動作となることを防ぐことができる。また、内部事故時には従来通りの差動リレーの動作時間を確保することができる。
【００７７】
図９は、本発明の第３実施の形態を示すディジタル形保護継電器の構成図である。
【００７８】
図９において、図１と同一符号は同じ構成，作用を有している。
【００７９】
第３実施の形態は、先に説明した図１の励磁突入電流対策要素部６Ａに代えて、新たに励磁突入電流対策要素部６Ｃを備え、その他の構成は図１に同じである。
【００８０】
変化幅過電流判定（−ΔＩ）演算部２８は、差動要素部５により算出された差動電流Ｉdの１ｆ振幅値｜Ｉd1f｜を導入し、ｎサンプリング前の振幅値｜Ｉd1f｜m-n対する現在の振幅値｜Ｉd1f｜mとの差（｜Ｉd1f｜m-n−｜Ｉd1f｜m）が所定値以上、つまり、差動電流が前値より所定値以下となった時に出力する。
【００８１】
過電圧（ＯＶ）判定演算部２０の出力は、復帰遅延タイマ２９とＯＲ演算部２５に導入される。復帰遅延タイマ２９は、変化幅過電流判定（−ΔＩ）演算部２８の出力により、所定のタイマ時間をセットするとともに、過電圧（ＯＶ）判定演算部２０の出力が有ることを条件に出力し、変化幅過電流判定（−ΔＩ）演算部２８の出力がなくなった後は、過電圧（ＯＶ）判定演算部２０の出力がなくなるまで条件を保持し、かつ、過電圧（ＯＶ）判定演算部２０の復帰後の所定のタイマ時間後に復帰する。
【００８２】
ＯＲ演算部２５は、復帰遅延タイマ２９の出力と過電圧（ＯＶ）判定演算部２０の出力との論理和をとり、この結果を出力する。ＡＮＤ演算部２１は、ＯＲ演算部２５の出力と第２調波（２ｆ）判定演算部１８の出力との論理積をとり、この結果を出力する。ＡＮＤ演算部２１の出力は、ＮＯＴ演算部２２にて反転され、差動要素部５の出力とのＡＮＤ演算部２３を行う。
【００８３】
まず、図１０により、励磁突入電流が流れた時の各判定部の応動を説明すると、変圧器を無励磁状態から電圧を印加すると励磁突入電流が流れる。この励磁突入電流に含まれる基本波電流が大きいと、差動判定演算部１６は出力する。
【００８４】
同時に、励磁突入電流に含まれる２ｆの含有率が一定値以上あると、第２調波（２ｆ）判定演算部１８も出力するとともに、端子電圧が零から定格電圧まで上昇することにより過電圧（ＯＶ）判定演算部２０も出力する。過電圧（ＯＶ）判定演算部２０出力は、ＯＲ演算部２５を通して、第２調波（２ｆ）判定演算部１８とのＡＮＤ演算部２１を行い、ＮＯＴ演算部２２を通して、差動要素部５の出力とのＡＮＤ演算部２３により差動判定演算部１６の出力を阻止し、ディジタル形保護継電器（差動リレー）１としての不要動作を防止する。
【００８５】
一方、変化幅過電流判定（−ΔＩ）演算部２８は、差動電流Ｉd零から大きく変化するため出力が無く、過電圧（ＯＶ）判定演算部２０の出力後の復帰遅延タイマ２９に信号を与えないため、時刻ｔ１から時刻ｔ２以前には、特に励磁突入電流対策要素部６Ｃの応動には影響を与えない。
【００８６】
次に、励磁突入電流が流れている状態で、系統電源端で外部事故が時刻ｔ２に発生すると、電流、電圧が遮断されるため、差動要素は復帰し、差動判定演算部１６の出力はなくなる。さらに、第２調波（２ｆ）判定演算部１８の出力もなくなる。この場合、変化幅過電流判定（−ΔＩ）演算部２８は時刻ｔ２に差動電流が小さくなるため過渡的に短時間の出力を行う。
【００８７】
一方、ＯＶ要素は、系統電圧の変化に対して即応動する必要があり、差動要素よりも速く動作し、速く時刻ｔ３に復帰する。このため、従来技術では先に述べた如く、差動要素との復帰協調が取れず差動リレーの不要動作が生じる。ところが、本発明の第３実施の形態では、過電圧（ＯＶ）判定演算部２０の出力と変化幅過電流判定（−ΔＩ）演算部２８により制御される復帰遅延タイマ２９の出力をＯＲ演算部２５を行う。そして、過電圧（ＯＶ）判定演算部２０の出力が復帰する前に、変化幅過電流判定（−ΔＩ）演算部２８の出力により時刻ｔ２に復帰遅延タイマ２９をセットする。これにより、ＯＲ演算部２５の出力は、変化幅過電流判定（−ΔＩ）演算部２８の出力によりセットされたタイマ時間（Ｔ１）だけ復帰遅延される。
【００８８】
そして、復帰遅延タイマ２９は、変化幅過電流判定（−ΔＩ）演算部２８の出力により、所定のタイマ時間をセットするとともに、過電圧（ＯＶ）判定演算部２０の出力が有ることを条件に出力する。さらに、変化幅過電流判定（−ΔＩ）演算部２８の出力がなくなった後は、過電圧（ＯＶ）判定演算部２０の出力がなくなるまで条件を保持し、かつ、過電圧（ＯＶ）判定演算部２０の復帰後所定のタイマ時間後の時刻ｔ４に復帰する。この復帰遅延により、差動判定演算部１６が復帰するまでの間、ＡＮＤ演算部２１は復帰しない。これにより、差動要素との復帰協調は確実に取れ、外部事故時に於いても、差動リレーの不要動作を防止することができる。
【００８９】
次に、図１１により変圧器内部事故時の応動について説明する。
【００９０】
まず、変圧器の内部事故が、系統電圧（端子電圧）が有る状態で、かつ、差動電流Ｉdが無い状態から発生すると、ディジタル形保護継電器（差動リレー）１の各判定部の応動は、内部事故と同時に差動電流Ｉdが流れることにより差動判定演算部１６が出力するとともに、端子電圧が低下することにより過電圧（ＯＶ）判定演算部２０が復帰する。これにより、時刻ｔ１に差動リレー１が正動作する。この場合、変化幅過電流判定（−ΔＩ）演算部２８は差動電流が大きく変化するため出力しない。このため、第２調波（２ｆ）判定演算部１８の応動に関係なく、ＡＮＤ演算部２１は出力せず、内部事故時の差動要素の応動には影響を与えない。これにより、変圧器励磁突入電流による差動要素動作中に、外部事故により差動リレーが不要動作となることを防ぐことができる。また、内部事故時には従来通りの差動リレーの動作時間を確保することができる。
【００９１】
図１２は、本発明の第４実施の形態に示すディジタル形保護継電器の構成図である。
【００９２】
図１２において、図１と同一符号は同じ構成、作用を有している。
【００９３】
第４実施の形態は先に説明した図１の励磁突入電流対策要素部６Ａに代えて、新たに励磁突入電流対策要素部６Ｄを備え、その他の構成は図１に同じである。
【００９４】
変化幅過電流判定（−ΔＩ）演算部２８は、差動要素部５により算出された差動電流Ｉdの１ｆ振幅値｜Ｉd1f｜を導入し、ｎサンプリング前の振幅値｜Ｉd1f｜m-n対する現在の振幅値｜Ｉd1f｜mとの差（｜Ｉd1f｜m-n−｜Ｉd1f｜m）が所定値以上、つまり、差動電流が前値より所定値以下となった時に出力する。
【００９５】
ＡＮＤ演算部２１の出力は、復帰遅延タイマ３０とＯＲ演算部２７に導入される。復帰遅延タイマ３０は、変化幅過電流判定（−ΔＩ）演算部２８の出力により、所定のタイマ時間をセットするとともに、ＡＮＤ演算部２１の出力が有ることを条件に出力し、変化幅過電流判定（−ΔＩ）演算部２８の出力がなくなった後は、ＡＮＤ演算部２１の出力がなくなるまで条件を保持し、かつ、ＡＮＤ演算部２１の復帰後の所定のタイマ時間後に復帰するものである。
【００９６】
ＯＲ演算部２７は、復帰遅延タイマ３０の出力とＡＮＤ演算部２１の出力との論理和をとり、この結果を出力する。ＡＮＤ演算部２１は、過電圧（ＯＶ）判定演算部２０の出力と第２調波（２ｆ）判定演算部１８の出力との論理積をとり、この結果を出力する。ＡＮＤ演算部２３は、ＯＲ演算部２７の出力をＮＯＴ演算部２２にて反転させた信号と差動要素部５の出力との論理積をとるものである。
【００９７】
次に、図１２の作用について説明する。
【００９８】
まず、励磁突入電流が流れた時の各判定部の応動を説明すると、変圧器を無励磁状態から電圧を印加すると励磁突入電流が流れる。このとき、変化幅過電流判定（−ΔＩ）演算部２８は、差動電流が零から大きく変化するため出力は無い。従って、ＡＮＤ演算部２１の出力は、復帰遅延タイマ３０に信号を与えないため、特に励磁突入電流対策要素６Ｄの応動には影響を与えない。他の差動判定演算部１６、第２調波（２ｆ）判定演算部１８、過電圧（ＯＶ）判定演算部２０の応動は、図１０に示すと同じである。この結果、差動要素部５の出力は、ＯＲ演算部２７とのＡＮＤ演算部２３により差動判定演算部１６の出力を阻止し、ディジタル形保護継電器（差動リレー）１としての不要動作を防止する。
【００９９】
一方、励磁突入電流が流れている状態で、系統電源端で外部事故が発生すると、電流、電圧が遮断されるため、差動要素は復帰し、差動判定演算部１６の出力はなくなるとともに、第２調波（２ｆ）判定演算部１８の出力もなくなる。この場合、変化幅過電流判定（−ΔＩ）演算部２８は差動電流が小さくなるため過渡的に短時間の出力を行う。これにより、図１１で説明した内容と同様に、ＯＲ演算部２７の出力は、変化幅過電流判定（−ΔＩ）演算部２８の出力によりセットされたタイマ時間だけ復帰遅延される。
【０１００】
すなわち、復帰遅延タイマ３０は、変化幅過電流判定（−ΔＩ）演算部２８の出力により、所定のタイマ時間をセットするとともに、ＡＮＤ演算部２１の出力の有ることを条件に出力し、変化幅過電流判定（−ΔＩ）演算部２８の出力がなくなった後は、ＡＮＤ演算部２１の出力がなくなるまで条件を保持し、かつ、過電圧（ＯＶ）判定演算部２０の復帰後の所定のタイマ時間後に復帰する。
【０１０１】
この復帰遅延により、差動判定演算部１６が復帰するまでの間、ＡＮＤ演算部２１は復帰しない。これにより、差動要素との復帰協調は確実に取れ、外部事故時に於いても、差動リレーの不要動作を防止することができる。
【０１０２】
次に、変圧器の内部事故時の応動について説明する。
【０１０３】
変圧器の内部事故時が、系統電圧（端子電圧）が有る状態で、かつ、差動電流Ｉdが無い状態から発生すると、ディジタル形保護継電器（差動リレー）１の各判定部の応動は、内部事故と同時に差動電流Ｉdが流れることにより差動判定演算部１６が出力するとともに、端子電圧が低下することにより過電圧（ＯＶ）判定演算部２０が後帰する。この場合、変化幅過電流判定（−ΔＩ）演算部２８は差動電流が大きく変化するため出力しない。このため、第２調波（２ｆ）判定演算部１８の応動に関係なく、ＡＮＤ演算部２１は出力せず、内部事故時の差動要素の応動には影響を与えない。
【０１０４】
これにより、変圧器励磁突入電流による差動要素動作中に、外部事故により差動リレーが不要動作となることを防ぐことができる。また、内部事故時には従来通りの差動リレーの動作時間を確保することができる。
【０１０５】
以上説明したように本実施の形態によれば、変圧器励磁突入電流のある場合、および変圧器励磁突入電流による差動要素動作中に、外部事故により電流、電圧が遮断された時でも確実に不動作となり、また内部事故発生時には従来通りの動作時間で確実に動作するディジタル形保護継電器を提供することができる。
【０１０６】
【発明の効果】
以上説明したように本願発明によれば、励磁突入電流に起因する差動要素信号が出力されているとき、外部事故に起因する被保護対象の電圧、電流の遮断があっても、差動要素信号が復帰して不出力となった後に出力阻止信号を不出力とするので、不要な保護指令が被保護対象へ出力される事態を確実に回避でき、継電器の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態を示すディジタル形保護継電器の構成図である。
【図２】図１の復帰遅延タイマの具体的構成図である。
【図３】図２の復帰遅延タイマの作用図である。
【図４】図１において、励磁突入電流時で、かつ、外部事故が発生したときの作用図である。
【図５】図１において、内部事故時の作用図である。
【図６】本発明の第２実施の形態を示すディジタル形保護継電器の構成図である。
【図７】図６において、励磁突入電流時で、かつ、外部事故が発生したときの作用図である。
【図８】図６において、内部事故時の作用図である。
【図９】本発明の第３実施の形態を示すディジタル形保護継電器の構成図である。
【図１０】図９において、励磁突入電流時で、かつ、外部事故が発生したときの作用図である。
【図１１】図９において、内部事故時の作用図である。
【図１２】本発明の第４実施の形態を示すディジタル形保護継電器の構成図である。
【図１３】変圧器を保護するディジタル形保護継電器の配置図である。
【図１４】従来のディジタル形保護継電器を示す構成図である。
【図１５】図１４において、励磁突入電流時で、かつ、外部事故が発生したときの作用図である。
【符号の説明】
１ ディジタル形保護継電器（差動リレー）
２ 変成器
３ Ａ／Ｄ変換器
４ 中央処理装置（ＣＰＵ）
５ 差動要素部
６，６Ａ，６Ｂ，６Ｃ，６Ｄ 励磁突入電流対策要素部
１１，１２ 振幅値演算部
１３ 抑制電流演算部
１４ 差動電流演算部
１５ 基本波（１ｆ）振幅値演算部
１６ 差動判定演算部
１７ 第２調波（２ｆ）振幅値演算部
１８ 第２調波（２ｆ）判定演算部
１９ 電圧振幅値演算部
２０ 過電圧（ＯＶ）判定演算部
２１，２３ ＡＮＤ演算部
２２ ＮＯＴ演算部
２４，２６，２９，３０ 復帰遅延タイマ
２５，２７ ＯＲ演算部
２８ 変化幅過電流判定（−ΔＩ）演算部
【発明の属する技術分野】
本発明は、電力系統の保護に用いられるディジタル形保護継電器の内、特に励磁突入電流対策を施した変圧器の保護に好適なディジタル形保護継電器に関する。
【０００２】
【従来の技術】
図１３は従来のディジタル形保護継電器を電力用変圧器に適用した例である。
【０００３】
図１３において、電力系統電源１００に接続する電力系統ライン１０１には、電力用変圧器１０２が遮断器１０３を介して設置されており、電力用変圧器１０２の一次側１０２ａに変流器（ＣＴ）１０４が設けられ、二次側１０２ｂに変流器（ＣＴ）１０５が設けられている。さらに、電力系統ライン１０１には、電圧変成器１０６が設けられ、変流器（ＣＴ）１０４と変流器（ＣＴ）１０５と電圧変成器１０６がディジタル形保護継電器１へ接続されている。
【０００４】
図１４は、従来のディジタル形保護継電器（差動リレー）１の構成図であり、ディジタル形保護継電器１の中央演算処理部（ＣＰＵ）において実行される演算処理を説明する機能ブロック図を示している。
【０００５】
図１４において、変成器２を介してディジタル形保護継電器（差動リレー）１に導入された交流入力電流Ｉ1，Ｉ2または交流入力電圧Ｖを一定時間間隔でサンプリングし、ディジタル量に変換する。
【０００６】
中央処理装置（ＣＰＵ）４では、ディジタル量に変換された交流入力電流Ｉ1，Ｉ2，交流入力電圧Ｖを用いて、ディジタル演算処理を行う。中央処理装置（ＣＰＵ）４は、差動要素部５と励磁突入電流対策要素部６とからなっている。
【０００７】
差動要素部５の振幅値演算部１１，１２は交流入力電流Ｉ1，Ｉ2各々から基本波１ｆを抽出して振幅値｜Ｉ1｜，｜Ｉ2｜を求める演算処理を行う。また、抑制電流演算部１３は、振幅値｜Ｉ1｜，｜Ｉ2｜のスカラー和（抑制電流＝抑制量）Σ｜Ｉ｜を求める演算処理を行う。
【０００８】
また、差動要素部５の差動電流演算部１４は交流入力電流Ｉ1，Ｉ2のベクトル和（差動電流＝動作量）である差動電流Ｉdを求める演算処理を行う。基本波（１ｆ）振幅値演算部１５は、差動電流Ｉdから基本波１ｆを抽出して振幅値｜Ｉd1f｜を求める演算処理を行う。差動判定演算部１６は抑制電流Σ｜Ｉ｜と１ｆの振幅値｜Ｉd1f｜の関係が所定値以上になった時に内部事故と判断して出力する差動判定処理を行う。
【０００９】
また、励磁突入電流対策要素部６の第２調波（２ｆ）振幅値演算部１７は、差動電流Ｉdから第２調波２ｆを抽出して２ｆの振幅値｜Ｉd1f｜を求める演算処理を行う。第２調波（２ｆ）判定演算部１８は、差動電流Ｉdに含有される基本波１ｆと第２調波２ｆの関係が所定値以上になった時に励磁突人電流と判断して出力する第２調波判定（２ｆ判定）処理を行う。電圧振幅値演算部１９は、端子電圧の振幅値｜Ｖ｜を求める演算処理を行う。過電圧（ＯＶ）判定演算部２０は、電圧振幅値｜Ｖ｜が所定値以上となった時に出力する過電圧判定（ＯＶ判定）処理を行う。
【００１０】
さらに、ＡＮＤ演算部２１は、第２調波（２ｆ）判定演算部１８の出力信号と過電圧（ＯＶ）判定演算部２０の出力信号との論理積をとるＡＮＤ演算処理を行う。ＮＯＴ演算部２２は、ＡＮＤ演算２１の出力信号を反転させる処理を行う。ＡＮＤ演算部２３は差動判定演算部１６の出力信号とＮＯＴ演算部２２の出力信号との論理積をとる処理を行う。
【００１１】
以上の構成で、交流入力電流Ｉ1，Ｉ2が変成器２を通してＡ／Ｄ変換器３にてディジタル量へ変換された後、差動要素部５に導入される。差動要素部５に導入された交流入力電流Ｉ1，Ｉ2が振幅値演算部１１，１２を通して抑制電流演算部１３にて抑制電流Σ｜Ｉ｜＝｜Ｉ1｜＋｜Ｉ2｜算出する。また、差動電流演算部１４において差動電流Ｉd＝Ｉ1＋Ｉ2を算出する。
【００１２】
次に、差動電流Ｉdが基本波（１ｆ）振幅値演算部１５及び励磁突入電流対策要素部６に各々導入される。この時、負過電流及び外部事故時の通過電流による差動電流Ｉdは零となり、内部事故時は事故電流に応じた差動電流Ｉdが発生する。
【００１３】
基本波（１ｆ）振幅値演算部１５では、差動電流Ｉdから基本波１ｆを抽出して基本波１ｆの振幅値｜Ｉd1f｜を出力する。振幅値｜Ｉd1f｜と抑制電流Σ｜Ｉ｜は差動判定演算部１６に導入される。
【００１４】
差動判定演算部１６は、次の式（１）による条件が成立するか否かを判定する。
【００１５】
｜Ｉd1f｜−ＡΣ｜Ｉ｜≧Ｂ …（１）
ここで、｜Ｉd1f｜：基本波１ｆ振幅値
Σ｜Ｉ｜：抑制電流
Ａ：定数
Ｂ：定数
【００１６】
上記式（１）の条件が成立するとき、差動判定演算部１６が変圧器の内部事故と判定して差動要素信号をＡＮＤ演算部２３へ出力する。
【００１７】
一方、励磁突入電流対策要素部６へ導入された差動電流Ｉdが第２調波（２ｆ）振幅値演算部１７に導入される。第２調波（２ｆ）振幅値演算部１７では、差動電流Ｉdから第２調波２ｆを抽出して第２調波（２ｆ）振幅値｜Ｉd2f｜を出力し、第２調波（２ｆ）判定演算部１８に導入される。第２調波（２ｆ）判定演算部１８へは差動要素部５にて演算された差動電流Ｉdの第１調波（２ｆ）振幅値｜Ｉd1f｜も導入される。
【００１８】
第２調波（２ｆ）判定演算部１８では、次の式（２）の条件が成立するか否か判定する。
【００１９】
｜Ｉd2f｜／｜Ｉd1f｜≧Ｃ …（２）
ここで、｜Ｉd2f｜：差動電流に含まれる第２調波振幅値
｜Ｉd1f｜：差動電流に含まれる第１調波振幅値
Ｃ：定数
【００２０】
上記式（２）が成立するとき、励磁突入電流と判断し、励磁突入電流判定信号をＡＮＤ演算部２１へ出力する。
【００２１】
一方、交流入力電圧Ｖが変成器２を通してＡ／Ｄ変換器３にてディジタル量に変換された後、励磁突入電流対策要素部６に導入される。励磁突入電流対策要素部６に導入された交流入力電圧Ｖは、電圧振幅値演算部１９によって電圧振幅値｜Ｖ｜を算出する。電圧振幅値｜Ｖ｜は過電圧（ＯＶ）判定演算部２０に導入され電圧振幅値｜Ｖ｜が所定値以上になったときに過電圧（ＯＶ）判定演算部２０がＯＶ判定信号をＡＮＤ演算部２１へ出力する。
【００２２】
第２調波（２ｆ）判定演算部１８および過電圧（ＯＶ）判定演算部２０が共に出力すると、ＡＮＤ演算部２１により、励磁突入電流対策要素信号が出力される。励磁突入電流対策要素信号が出力されると、その出力がＮＯＴ演算部２２を通して差動要素信号の出力をロックしディジタル形保護継電器（差動リレー）１としての動作を防止できる。
【００２３】
ここで、変圧器励磁突入電流対策の必要性を述べる。
【００２４】
図１３の遮断器１０３を閉路することにより、電力用変圧器１０２に電圧が印加され、変圧器鉄心の磁化特性に基づく励磁突入電流が流れる。この励磁突入電流は見かけ上電力用変圧器１０２の内部事故の如く、電源１００側より流入し、ディジタル形保護継電器（差動リレー）１の動作量（差動電流Ｉd）となるため、ディジタル形保護継電器（差動リレー）１の誤動作（事故でないのに動作する）の原因となる。
【００２５】
従って、励磁突入電流と実際の事故による電流とを区別する必要があり、その手段として、励磁突入電流には第２調波２ｆが多く含まれる特徴に着目して、差動電流Ｉdに含まれる基本波１ｆに対する第２調波２ｆの割合が所定値（一般には１５％程度がよく用いられる）以上の時には励磁突入電流と判断して出力する第２調波検出要素（以下、２ｆ要素と称す）を励磁突入電流対策要素としている。
【００２６】
さらに、２ｆ要素に加え、被保護対象の端子電圧が所定他以上であれば出力する過電圧検出要素（以下、ＯＶ要素と称す）を併用し、励磁突入電流対策要素としている。
【００２７】
これにより、励磁突入電流の時には２ｆ要素およびＯＶ要素が共に動作し、差動要素部５の出力をロックし、ディジタル形保護継電器（差動リレー）１の誤動作を防止している。
【００２８】
一方、変圧器内部事故時において、系統現象による低次高調波電流が発生し、２ｆ要素が動作した場合でも、内部事故時には系統電圧が低下するため、ＯＶ要素は不動作となり、差動要素をロックしないため、ディジタル形保護継電器（差動リレー）１が誤不動作となることは無い。
【００２９】
このように、従来の変圧器保護においては差動電流により変圧器の事故を検出する差動リレーが用いられており、変圧器励磁突入電流によって差動リレーが動作しないように、励磁突入電流に含まれる第２調波電流を検出し、その含有率が所定値以上になった時に出力する２ｆ要素およびＯＶ要素とによりリレー動作を防止する励磁突入電流対策要素を備えたものである。
【００３０】
【発明が解決しようとする課題】
しかしながら、同じ差動電流で判定を行う差動要素と２ｆ要素の復帰側の時間協調を行ったとしても、図１５に示すように、ＯＶ要素は系統電圧の変化に対して即応動する必要があるため、変圧器励磁突入電流による差動要素動作中に、外部事故により電流，電圧が遮断された時に、ＯＶ要素の方が、差動要素よりも先に復帰する場合があり、この時、差動リレーが不要動作となる可能性があった。
【００３１】
図１５に示す例では、時刻ｔ１以前には、励磁突入電流に起因して差動判定演算部１６と２ｆ判定信号１８とがＯＮ状態となっている。そして、ＯＶ判定信号２０がＯＮ状態であって、これによってＡＮＤ演算部２１からＯＮ信号が出力されＮＯＴ演算部２２からＯＦＦ信号が出力されてＡＮＤ演算部２３からの差動要素信号の出力による保護指令を阻止している。ところが、時刻ｔ１に外部事故が発生し、電流、電圧が遮断され、まず、即応動するＯＶ判定信号２０が時刻ｔ２にＯＦＦ信号となると、ＡＮＤ演算部２１からのＯＦＦ信号がＮＯＴ演算部２２でＯＮ信号となって、ＡＮＤ演算部２３からＯＮ信号が出力される。このため保護指令４１が誤出力される。その後遅れて差動判定信号１６のＯＦＦで保護信号４１が不出力となる。
【００３２】
そこで、本発明は、上記課題を解決するためになされたものであり、変圧器励磁突入電流および外部事故では確実に不動作となり、変圧器内部事故に対しては確実に動作するディジタル形保護継電器を提供することを目的としている。
【００３３】
【課題を解決するための手段】
請求項１の発明は、被保護対象の交流電流を導入して、差動電流と抑制電流を演算し、差動電流と抑制電流とによる合成電気量が所定値以上であるときに電圧判定信号を出力する差動要素手段と、前記差動電流に含有される第１調波電流に対する第２調波電流の割合が所定値以上になったとき第２調波判定信号を出力する第２調波判定演算部と、前記被保護対象の端子電圧の電圧振幅値が所定値以上であるときに電圧判定信号を出力する過電圧判定演算部とを備え、前記差動要素出力信号と前記第２調波判定信号と前記電圧判定信号との状態に基づき前記差動要素出力信号に時間協調させて出力阻止信号を出力する励磁突入電流対策要素手段と、を具備し、前記差動要素信号が出力されかつ前記出力阻止信号が出力されないときに保護指令出力することを特徴とするディジタル形保護継電器である。
【００３４】
請求項２の発明は、請求項１記載のディジタル形保護継電器において、前記励磁突入電流対策要素手段は、前記差動要素信号を入力とするオンディレータイマと、前記オンディレータイマの出力信号に応動し、かつ前記電圧判定信号を入力とするオフディレータイマと、前記オフディレータイマの出力信号と前記電圧判定信号との論理和を演算する論理和演算部とを具備し、前記論理和演算部の出力信号と前記第２調波判定信号との論理積を演算し出力阻止信号として出力することを特徴とする。
【００３５】
請求項３の発明は、請求項１記載のディジタル形保護継電器において、前記励磁突入電流対策要素手段は、前記第２調波判定信号と前記電圧判定信号との論理積を演算する論理積演算部と、前記差動要素信号を入力とするオンディレータイマと、前記オンティレータイマの出力信号に応動し、かつ前記論理積演算部の出力信号を入力とするオフディレータイマとを具備し、前記オフディレータイマの出力信号と前記論理積演算部の出力信号との論理和を演算し出力阻止信号として出力することを特徴とする。
【００３６】
請求項４の発明は、被保護対象の交流電流を導入して、差動電流と抑制電流を演算し、差動電流と抑制電流による合成電気量が所定値以上であるときに差動要素信号を出力する差動要素手段と、前記差動電流に含有される第１調波電流に対する第２調波電流の割合が所定値以上になったとき第２調波判定信号を出力する第２調波判定演算部と、前記被保護対象の端子電圧の電圧振幅値が所定値以上であるときに電圧判定信号を出力する過電圧判定演算部と、前記差動電流の振幅値が過去の振幅値より所定値以下となったとき変化幅過電流判定信号を出力する変化幅過電流判定演算部と、を備え、前記変化幅過電流判定信号と前記第２調波判定信号と前記電圧判定信号との状態に基づき前記差動要素出力信号に協調させて出力阻止信号を出力する励磁突入電流対策要素手段と、を具備し、前記差動要素信号が出力されかつ前記出力阻止信号が出力されないときに保護指令出力することを特徴とするディジタル形保護継電器である。
【００３７】
請求項５の発明は、請求項４記載のディジタル形保護継電器において、前記励磁突入電流対策要素手段は、前記変化幅過電流判定信号の出力信号に応動し、かつ前記電圧判定信号を入力とするオフディレータイマと、前記オフディレータイマの出力信号と前記電圧判定信号との論理和を演算する論理和演算部とを具備し、前記論理和演算部の出力信号と前記第２調波判定信号との論理積を演算し出力阻止信号として出力することを特徴とする。
【００３８】
請求項６の発明は、請求項４記載のディジタル形保護継電器において、前記励磁突入電流対策要素手段は、前記第２調波判定信号と前記電圧判定信号との論理積を演算する論理積演算部と、前記変化幅過電流判定信号の出力信号に応動し、かつ、前記論理積演算部の出力信号を入力とするオフディレータイマとを具備し、前記オフディレータイマの出力信号と前記論理積演算部の出力信号との論理和を演算し出力阻止信号として出力することを特徴とする。
【００３９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００４０】
図１は本発明の第１実施の形態を示す構成図である。
【００４１】
図１において、複数端子を有する変圧器をはさんで各相毎の入力電流を導入し、導入され交流入力電流Ｉ1，Ｉ2は、変成器２を通してＡ／Ｄ変換器３にて一定時間間隔でサンプリングしたディジタル量に変換される。
【００４２】
一方、被保護対象の変圧器の端子電圧を導入し、導入された入力電圧Ｖは、変成器２を通してＡ／Ｄ変換器３にて一定時間間隔でサンプリングしたディジタル量に変換される。
【００４３】
ディジタル量に変換された交流入力電流は、差動要素部５に導入され、振幅値演算部１１，１２において交流入力電流Ｉ1，Ｉ2の各々の基本波１ｆの振幅値｜Ｉ1｜，｜Ｉ2｜を算出し、抑制電流演算部１３にてΣ｜Ｉ｜＝｜Ｉ1｜＋｜Ｉ2｜を算出する。また、ディジタル量に変換された入力電流は、差動電流演算部１４においてＩd＝Ｉ1＋Ｉ2を算出し、基本波（１ｆ）振幅値演算部１５において差動電流Ｉdの基本波１ｆの振幅値｜Ｉd1f｜算出する。差動判定演算部１６では、抑制電流Σ｜Ｉ｜と差動電流Ｉdの１ｆの振幅値｜Ｉd1f｜は抑制電流Σ｜Ｉ｜と１ｆの振幅値｜Ｉd1f｜の関係が所定値以上である時に出力する差動判定信号をＡＮＤ演算部２３へ出力する。
【００４４】
差動要素部５において算出された差動電流Ｉdと振幅値｜Ｉd1f｜が、励磁突入電流対策要素部６Ａにも導入される。差動電流Ｉdは第２調波（２ｆ）振幅値演算部１７に導入される。第２調波（２ｆ）振幅値演算部１７は差動電流Ｉdの第２調波（２ｆ）の振幅値｜Ｉd2f｜を算出する。
【００４５】
第２調波（２ｆ）判定演算部１８は差動電流Ｉdに含まれる第１調波振幅値｜Ｉd1f｜と差動電流に含まれる第２調波振幅値｜Ｉd2f｜は第１調波１ｆに対する第２調波２ｆの割合が所定値以上である時に出力する。
【００４６】
一方、ディジタル量に変換された端子電圧Ｖは、励磁突入電流対策要素部６Ａに導入され、電圧振幅値演算部１９は、振幅値を検出するための演算を行って電圧振幅値｜Ｖ｜を出力する。この場合、電圧振幅値｜Ｖ｜は所定値以上である時に出力して過電圧（ＯＶ）判定演算部２０に導入される。過電圧（ＯＶ）判定演算部２０の出力は、復帰遅延タイマ２４とＯＲ演算部２５に導入される。復帰遅延タイマ２４は、差動要素部５の出力により、その信号の入力から一定時間後に所定のタイマ時間をセットするとともに、過電圧（ＯＶ）判定演算部２０の出力が有ることを条件に出力し、差動要素部５の出力がない時にはタイマ時間及び出力をリセットする。
【００４７】
ＯＲ演算部２５は、復帰遅延タイマ２４の出力と過電圧（ＯＶ）判定演算部２０の出力との論理和をとり、この結果を出力する。ＡＮＤ演算部２１は、ＯＲ演算部２５の出力と第２調波（２ｆ）判定演算部１８の出力との論理積をとり、この結果を出力する。ＡＮＤ演算部２１の出力をＮＯＴ演算部２２にて反転させ、差動要素部５の出力とのＡＮＤ演算部２３を行う。
【００４８】
ここで、復帰遅延タイマ２４について具体的に説明する。
【００４９】
復帰遅延タイマ２４は、図２に示すように差動要素信号がＯＮ信号となったときタイマスタートして第１所定時間（ｔ１）後にタイマをセットしてタイマをＯＮとしてＯＮ状態維持し、差動要素信号がＯＦＦとなるとタイマをＯＦＦ状態とするオンディレータイマ２４Ａと、このオンディレータイマ２４ＡのＯＮ信号を応動し、かつ、過電圧判定信号がＯＮ信号のとき、タイマをＯＮ信号とし、過電圧判定信号がＯＦＦとなると、第２所定時間（ｔ２）後にタイマをＯＦＦ信号とするオフディレータイマ２４Ｂとから構成される。
【００５０】
この構成で、図３に示すように時刻ｔ１に差動判定信号１６がＯＮ信号となると、オンディレータイマ２４ＡがスタートしてＴ１時間後にＯＮとなる。これによってオフディレータイマ２４ＢがＯＮとなる。
【００５１】
これにより、ＯＶ判定信号２０がＯＮ信号なのでオフディレータイマ２４ＢがＯＮ信号を保つ、外部事故で無電圧となると、時刻ｔ３にＯＶ判定信号がＯＦＦ信号となって、オフディレータイマ２４ＢがＴ２時間遅れ時刻ｔ５がＯＦＦ信号となる。この間の時刻ｔ４には、既に差動判定信号１６も復帰してＯＦＦ信号となっている。
【００５２】
図４は励磁突入電流及び励磁突入電流が流れている状態での外部事故発生時の各判定部の応動を示している。
【００５３】
まず、変圧器を無励磁状態から電圧を印加すると、励磁突入電流が流れる。この励磁突入電流に含まれる基本波電流が大きいと、差動要素部５が動作し、時刻ｔ１に差動判定演算部１６から出力する。同時に、励磁突入電流に含まれる第２調波（２ｆ）電流の含有率が一定値以上あると、第２調波（２ｆ）判定演算部１８も出力するとともに、端子電圧が零から定格電圧まで上昇することにより過電圧（ＯＶ）判定演算部２０も出力する。
【００５４】
過電圧（ＯＶ）判定演算部２０の出力は、ＯＲ演算部２５を通して、第２調波（２ｆ）判定演算部１８とのＡＮＤ演算部２１を行い、ＮＯＴ演算２２を通して、差動要素部５の出力とのＡＮＤ演算部２３により差動判定演算部１６の出力を阻止し、ディジタル形保護継電器（差動リレー）１としての不要動作を防止する。
【００５５】
一方、差動判定演算部１６の出力は、過電圧（ＯＶ）判定演算部２０の復帰遅延タイマ２４に信号を与え、復帰遅延タイマ２４は、図２及び図３で説明したように一定時間Ｔ１（Ｔ１＝ＯＶ判定要素の復帰時間以上）後に所定のタイマ時間をセットすると同時に、出力する。これにより、励磁突入電流対策要素の応動には影響を与えない。
【００５６】
その後に、励磁突入電流が流れている状態で、系統電源端で時刻ｔ２に外部故障発生すると、電流、電圧が遮断されるため、差動要素部５は復帰し、差動判定演算部１６の出力はなくなるとともに、第２調波（２ｆ）判定演算部１８の出力もなくなる。
【００５７】
一方、過電圧（ＯＶ）判定演算部２０は、系統電圧の変化に対して即応動する必要があり、差動要素よりも即応動作し、速く復帰する。このため、従来技術では先に述べた如く、差動要素部５との復帰協調が取れず、ディジタル形保護継電器（差動リレー）１の不要動作が生じる。ところが、第１実施の形態では、時刻ｔ３に過電圧（ＯＶ）判定演算部２０の出力がＯＦＦとなって差動判定演算部１６の出力により制御される復帰遅延タイマ２４の出力がＴ２時間後の時刻ｔ４にＯＦＦとなる。これによって、ＯＲ演算部２５の出力は、差動判定演算部１６の出力によりセットされたタイマ時間（Ｔ２）だけ復帰遅延される。この復帰遅延により、差動判定演算部１６が復帰するまでの間、第２調波（２ｆ）判定演算部１８とのＡＮＤ演算部２１は復帰しない。そして、差動判定演算部１６が復帰するとともに、復帰遅延タイマ２４がリセット（復帰）されるが、差動要素との復帰協調は確実に取れ、外部事故時に於いても、差動リレーの不要動作を防止することができる。
【００５８】
次に、図５により変圧器内部事故時の応動について説明する。
【００５９】
ここでは、変圧器の内部事故が、系統電圧（端子電圧）が有る状態で、かつ、差動電流Ｉdが無い状態から発生するとする。この場合、ディジタル形保護継電器（差動リレー）１の各判定部の応動は、内部事故と同時に差動電流が流れることにより差動判定演算部１６が時刻ｔ１を出力するとともに、端子電圧が低下する。これにより過電圧（ＯＶ）判定演算部２０が復帰し差動リレー１が正動作する。
【００６０】
ここで、過電圧（ＯＶ）判定演算部２０の出力に単純に復帰タイマを入れると、事故時の系統現象により低次高調波電流が含有され、２ｆ要素も同時に動作し第２調波（２ｆ）判定演算部１８が出力した場合、そのタイマ時間だけＯＶ判定出力の復帰が遅れることとなり、結果として差動リレーの出力も遅れることになる。
【００６１】
しかし、本発明の第１実施の形態では復帰遅延タイマ２４は、差動判定演算部１６の出力が復帰遅延タイマ２４に信号を与え、一定時間Ｔ１（Ｔ１＝過電圧（ＯＶ）判定要素の復帰時間以上）後に所定のタイマ時間をセットするように構成している。このために確実に過電圧（ＯＶ）判定演算部２０が復帰した後では、復帰遅延タイマ２４は出力しない。従って、ＯＲ演算部２５及びＡＮＤ演算部２１及びＮＯＴ演算部２２も出力せず、内部事故時の差動要素の応動には影響を与えない。
【００６２】
これにより、変圧器励磁突入電流による差動要素動作中に、外部事故により差動リレーが不要動作となることを防ぐことができる。また、内部事故時には従来通りの差動りレーの動作時間を確保することができる。
【００６３】
ここでは、図１３の二次側の端子電圧Ｖを導入した例で説明したが、本発明は二次端子電圧に限定したものではなく、図１３の一次側の端子電圧Ｖ１（または３巻線変圧器の場合の三次端子電圧Ｖ３）を導入して電圧振幅値｜Ｖ１｜（または｜Ｖ３｜）を用いてＯＶ判定演算を行っても、先に説明した本発明と同等の作用，効果を持つことができる。また、本説明は２巻線変圧器を例に説明したが、３巻線以上の複数端子を有する変圧器保護用差動リレーについても同様である。
【００６４】
図６は、本発明の第２実施の形態を示すディジタル形保護継電器の構成図である。
【００６５】
図６において、図１と同じ符号は同じ構成，作用を付している。第２実施の形態は、先に説明した図１に示す励磁突入電流対策要素部６Ａに代えて、新たに励磁突入電流対策要素部６Ｂを備え、その他の構成は図１に示すと同じである。
【００６６】
図中、ＡＮＤ演算部２１は、第２調波（２ｆ）判定演算部１８の出力と過電圧（ＯＶ）判定演算部２０の出力との論理積をとり、その結果を出力する。ＡＮＤ演算部２１の出力は復帰遅延タイマ２６とＯＲ演算部２７とに導入される。復帰遅延タイマ２６は、図２及び図３と同様のオンディレータイマとオフディレータイマからなっており、差動要素部５の出力により、その信号から一定時間後に所定のタイマ時間をセットするとともに、ＡＮＤ演算部２１の出力が有ることを条件に出力し、差動要素部５の出力がない時にはタイマ時間及び出力をリセットするものである。
【００６７】
ＯＲ演算部２７は、復帰遅延タイマ２６の出力とＡＮＤ演算部２１の出力との論理和をとり、その結果を出力する。ＯＲ演算部２７の出力をＮＯＴ演算部２２にて反転させ、差動要素部５の出力とのＡＮＤ演算部２３を行う構成である。
【００６８】
まず、図７により、励磁突入電流が流れた時の各判定部の応動を説明すると、変圧器を無励磁状態から電圧を印加すると励磁突入電流が流れる。この励磁突入電流に含まれる基本波電流が大きいと、差動要素部５が動作し、差動判定演算部１６は時刻ｔ１に出力する。同時に、励磁突入電流に含まれる２ｆの含有率が一定値以上あると、第２調波（２ｆ）判定演算部１８も出力する。そして、端子電圧が零から定格電圧まで上昇することにより過電圧（ＯＶ）判定演算部２０も出力する。過電圧（ＯＶ）判定演算部２０の出力は、第２調波（２ｆ）判定演算部１８とのＡＮＤ演算部２１を行い、ＯＲ演算部２７及びＮＯＴ演算部２２を通して、差動要素部５の出力とのＡＮＤ演算部２３により差動判定演算部１６の出力を阻止し、ディジタル形保護継電器（差動リレー）１として不要動作を防止する。
【００６９】
一方、差動判定演算部１６の出力は、復帰遅延タイマ２６に信号を与え、復帰遅延タイマ２６は、一定時間Ｔ１（Ｔ１＝ＯＶ判定要素の復帰時間以上）後に所定のタイマ時刻ｔ２にセットすると同時に、出力するため、特に励磁突入電流対策要素の応動には影響を与えない。
【００７０】
次に、励磁突入電流が流れている状態で、系統電源端で外部事故が時刻ｔ３に発生すると、電流、電圧が遮断されるため、差動要素部５は復帰し、差動判定演算部１６の出力はなくなるとともに、第２調波（２ｆ）判定演算部１８の出力もなくなる。
【００７１】
一方、過電圧（ＯＶ）判定演算部２０は、系統電圧の変化に対して即応動する必要があり、差動要素部５よりも速く動作し、速く時刻ｔ４に復帰する。このため、従来技術では先に述べた如く、差動要素部５との復帰協調が取れずディジタル形保護継電器（差動リレー）１の不要動作が生じる。ところが、本発明の第２実施の形態では、ＡＮＤ演算部２１の出力と差動判定演算部１６の出力により制御される復帰遅延タイマ２６の処理により、ＯＲ演算部２７の出力は、差動判定演算部１６の出力によりセットされたタイマ時間（Ｔ２）だけ復帰遅延される。この復帰遅延により、差動判定演算部１６が復帰するまでの間、ＯＲ演算部２７は復帰しない。そして、差動判定演算部１６が復帰するとともに、復帰遅延タイマ２６がリセット（復帰）されるが、差動要素との復帰協調は確実に取れ、外部事故時に於いても、差動リレーの不要動作を防止することが出来る。
【００７２】
次に、図８により変圧器内部事故時の応動について説明する。
【００７３】
まず、変圧器の内部事故が、系統電圧（端子電圧）が有る状態で、かつ、差動電流が無い状態から発生すると、内部事故と同時に差動電流が流れることにより差動判定演算部１６が出力するとともに、端子電圧が低下することにより過電圧（ＯＶ）判定演算部２０が復帰する。これによって、時刻ｔ１には、差動リレー１が正動作する。
【００７４】
ここで、過電圧（ＯＶ）判定演算部２０の出力に単純に復帰タイマを入れると、事故時の系統現象により低次高調波電流が含有され、２ｆ要素も同時に動作し第２調波（２ｆ）判定演算部１８が出力した場合、そのタイマ時間だけＯＶ判定出力の復帰が遅れることとなり、結果として差動リレーの出力も遅れることになる。
【００７５】
しかし、本発明の第２実施の形態では復帰遅延タイマ２６は、差動判定演算部１６の出力から復帰遅延タイマ２６に信号を与えられ、一定時間Ｔ１（Ｔ１＝ＯＶ判定要素の復帰時間以上）後に所定のタイマ時間をセットする様に構成している。このため、確実に過電圧（ＯＶ）判定演算部２０が復帰し、ＡＮＤ演算部２１の出力が無い状態では、復帰遅延タイマ２６は出力しない。従って、ＯＲ演算部２７及びＮＯＴ演算部２２も出力せず、内部事故時の差動要素部５の応動には影響を与えない。
【００７６】
これにより、変圧器励磁突入電流による差動要素動作中に、外部故障により差動リレーが不要動作となることを防ぐことができる。また、内部事故時には従来通りの差動リレーの動作時間を確保することができる。
【００７７】
図９は、本発明の第３実施の形態を示すディジタル形保護継電器の構成図である。
【００７８】
図９において、図１と同一符号は同じ構成，作用を有している。
【００７９】
第３実施の形態は、先に説明した図１の励磁突入電流対策要素部６Ａに代えて、新たに励磁突入電流対策要素部６Ｃを備え、その他の構成は図１に同じである。
【００８０】
変化幅過電流判定（−ΔＩ）演算部２８は、差動要素部５により算出された差動電流Ｉdの１ｆ振幅値｜Ｉd1f｜を導入し、ｎサンプリング前の振幅値｜Ｉd1f｜m-n対する現在の振幅値｜Ｉd1f｜mとの差（｜Ｉd1f｜m-n−｜Ｉd1f｜m）が所定値以上、つまり、差動電流が前値より所定値以下となった時に出力する。
【００８１】
過電圧（ＯＶ）判定演算部２０の出力は、復帰遅延タイマ２９とＯＲ演算部２５に導入される。復帰遅延タイマ２９は、変化幅過電流判定（−ΔＩ）演算部２８の出力により、所定のタイマ時間をセットするとともに、過電圧（ＯＶ）判定演算部２０の出力が有ることを条件に出力し、変化幅過電流判定（−ΔＩ）演算部２８の出力がなくなった後は、過電圧（ＯＶ）判定演算部２０の出力がなくなるまで条件を保持し、かつ、過電圧（ＯＶ）判定演算部２０の復帰後の所定のタイマ時間後に復帰する。
【００８２】
ＯＲ演算部２５は、復帰遅延タイマ２９の出力と過電圧（ＯＶ）判定演算部２０の出力との論理和をとり、この結果を出力する。ＡＮＤ演算部２１は、ＯＲ演算部２５の出力と第２調波（２ｆ）判定演算部１８の出力との論理積をとり、この結果を出力する。ＡＮＤ演算部２１の出力は、ＮＯＴ演算部２２にて反転され、差動要素部５の出力とのＡＮＤ演算部２３を行う。
【００８３】
まず、図１０により、励磁突入電流が流れた時の各判定部の応動を説明すると、変圧器を無励磁状態から電圧を印加すると励磁突入電流が流れる。この励磁突入電流に含まれる基本波電流が大きいと、差動判定演算部１６は出力する。
【００８４】
同時に、励磁突入電流に含まれる２ｆの含有率が一定値以上あると、第２調波（２ｆ）判定演算部１８も出力するとともに、端子電圧が零から定格電圧まで上昇することにより過電圧（ＯＶ）判定演算部２０も出力する。過電圧（ＯＶ）判定演算部２０出力は、ＯＲ演算部２５を通して、第２調波（２ｆ）判定演算部１８とのＡＮＤ演算部２１を行い、ＮＯＴ演算部２２を通して、差動要素部５の出力とのＡＮＤ演算部２３により差動判定演算部１６の出力を阻止し、ディジタル形保護継電器（差動リレー）１としての不要動作を防止する。
【００８５】
一方、変化幅過電流判定（−ΔＩ）演算部２８は、差動電流Ｉd零から大きく変化するため出力が無く、過電圧（ＯＶ）判定演算部２０の出力後の復帰遅延タイマ２９に信号を与えないため、時刻ｔ１から時刻ｔ２以前には、特に励磁突入電流対策要素部６Ｃの応動には影響を与えない。
【００８６】
次に、励磁突入電流が流れている状態で、系統電源端で外部事故が時刻ｔ２に発生すると、電流、電圧が遮断されるため、差動要素は復帰し、差動判定演算部１６の出力はなくなる。さらに、第２調波（２ｆ）判定演算部１８の出力もなくなる。この場合、変化幅過電流判定（−ΔＩ）演算部２８は時刻ｔ２に差動電流が小さくなるため過渡的に短時間の出力を行う。
【００８７】
一方、ＯＶ要素は、系統電圧の変化に対して即応動する必要があり、差動要素よりも速く動作し、速く時刻ｔ３に復帰する。このため、従来技術では先に述べた如く、差動要素との復帰協調が取れず差動リレーの不要動作が生じる。ところが、本発明の第３実施の形態では、過電圧（ＯＶ）判定演算部２０の出力と変化幅過電流判定（−ΔＩ）演算部２８により制御される復帰遅延タイマ２９の出力をＯＲ演算部２５を行う。そして、過電圧（ＯＶ）判定演算部２０の出力が復帰する前に、変化幅過電流判定（−ΔＩ）演算部２８の出力により時刻ｔ２に復帰遅延タイマ２９をセットする。これにより、ＯＲ演算部２５の出力は、変化幅過電流判定（−ΔＩ）演算部２８の出力によりセットされたタイマ時間（Ｔ１）だけ復帰遅延される。
【００８８】
そして、復帰遅延タイマ２９は、変化幅過電流判定（−ΔＩ）演算部２８の出力により、所定のタイマ時間をセットするとともに、過電圧（ＯＶ）判定演算部２０の出力が有ることを条件に出力する。さらに、変化幅過電流判定（−ΔＩ）演算部２８の出力がなくなった後は、過電圧（ＯＶ）判定演算部２０の出力がなくなるまで条件を保持し、かつ、過電圧（ＯＶ）判定演算部２０の復帰後所定のタイマ時間後の時刻ｔ４に復帰する。この復帰遅延により、差動判定演算部１６が復帰するまでの間、ＡＮＤ演算部２１は復帰しない。これにより、差動要素との復帰協調は確実に取れ、外部事故時に於いても、差動リレーの不要動作を防止することができる。
【００８９】
次に、図１１により変圧器内部事故時の応動について説明する。
【００９０】
まず、変圧器の内部事故が、系統電圧（端子電圧）が有る状態で、かつ、差動電流Ｉdが無い状態から発生すると、ディジタル形保護継電器（差動リレー）１の各判定部の応動は、内部事故と同時に差動電流Ｉdが流れることにより差動判定演算部１６が出力するとともに、端子電圧が低下することにより過電圧（ＯＶ）判定演算部２０が復帰する。これにより、時刻ｔ１に差動リレー１が正動作する。この場合、変化幅過電流判定（−ΔＩ）演算部２８は差動電流が大きく変化するため出力しない。このため、第２調波（２ｆ）判定演算部１８の応動に関係なく、ＡＮＤ演算部２１は出力せず、内部事故時の差動要素の応動には影響を与えない。これにより、変圧器励磁突入電流による差動要素動作中に、外部事故により差動リレーが不要動作となることを防ぐことができる。また、内部事故時には従来通りの差動リレーの動作時間を確保することができる。
【００９１】
図１２は、本発明の第４実施の形態に示すディジタル形保護継電器の構成図である。
【００９２】
図１２において、図１と同一符号は同じ構成、作用を有している。
【００９３】
第４実施の形態は先に説明した図１の励磁突入電流対策要素部６Ａに代えて、新たに励磁突入電流対策要素部６Ｄを備え、その他の構成は図１に同じである。
【００９４】
変化幅過電流判定（−ΔＩ）演算部２８は、差動要素部５により算出された差動電流Ｉdの１ｆ振幅値｜Ｉd1f｜を導入し、ｎサンプリング前の振幅値｜Ｉd1f｜m-n対する現在の振幅値｜Ｉd1f｜mとの差（｜Ｉd1f｜m-n−｜Ｉd1f｜m）が所定値以上、つまり、差動電流が前値より所定値以下となった時に出力する。
【００９５】
ＡＮＤ演算部２１の出力は、復帰遅延タイマ３０とＯＲ演算部２７に導入される。復帰遅延タイマ３０は、変化幅過電流判定（−ΔＩ）演算部２８の出力により、所定のタイマ時間をセットするとともに、ＡＮＤ演算部２１の出力が有ることを条件に出力し、変化幅過電流判定（−ΔＩ）演算部２８の出力がなくなった後は、ＡＮＤ演算部２１の出力がなくなるまで条件を保持し、かつ、ＡＮＤ演算部２１の復帰後の所定のタイマ時間後に復帰するものである。
【００９６】
ＯＲ演算部２７は、復帰遅延タイマ３０の出力とＡＮＤ演算部２１の出力との論理和をとり、この結果を出力する。ＡＮＤ演算部２１は、過電圧（ＯＶ）判定演算部２０の出力と第２調波（２ｆ）判定演算部１８の出力との論理積をとり、この結果を出力する。ＡＮＤ演算部２３は、ＯＲ演算部２７の出力をＮＯＴ演算部２２にて反転させた信号と差動要素部５の出力との論理積をとるものである。
【００９７】
次に、図１２の作用について説明する。
【００９８】
まず、励磁突入電流が流れた時の各判定部の応動を説明すると、変圧器を無励磁状態から電圧を印加すると励磁突入電流が流れる。このとき、変化幅過電流判定（−ΔＩ）演算部２８は、差動電流が零から大きく変化するため出力は無い。従って、ＡＮＤ演算部２１の出力は、復帰遅延タイマ３０に信号を与えないため、特に励磁突入電流対策要素６Ｄの応動には影響を与えない。他の差動判定演算部１６、第２調波（２ｆ）判定演算部１８、過電圧（ＯＶ）判定演算部２０の応動は、図１０に示すと同じである。この結果、差動要素部５の出力は、ＯＲ演算部２７とのＡＮＤ演算部２３により差動判定演算部１６の出力を阻止し、ディジタル形保護継電器（差動リレー）１としての不要動作を防止する。
【００９９】
一方、励磁突入電流が流れている状態で、系統電源端で外部事故が発生すると、電流、電圧が遮断されるため、差動要素は復帰し、差動判定演算部１６の出力はなくなるとともに、第２調波（２ｆ）判定演算部１８の出力もなくなる。この場合、変化幅過電流判定（−ΔＩ）演算部２８は差動電流が小さくなるため過渡的に短時間の出力を行う。これにより、図１１で説明した内容と同様に、ＯＲ演算部２７の出力は、変化幅過電流判定（−ΔＩ）演算部２８の出力によりセットされたタイマ時間だけ復帰遅延される。
【０１００】
すなわち、復帰遅延タイマ３０は、変化幅過電流判定（−ΔＩ）演算部２８の出力により、所定のタイマ時間をセットするとともに、ＡＮＤ演算部２１の出力の有ることを条件に出力し、変化幅過電流判定（−ΔＩ）演算部２８の出力がなくなった後は、ＡＮＤ演算部２１の出力がなくなるまで条件を保持し、かつ、過電圧（ＯＶ）判定演算部２０の復帰後の所定のタイマ時間後に復帰する。
【０１０１】
この復帰遅延により、差動判定演算部１６が復帰するまでの間、ＡＮＤ演算部２１は復帰しない。これにより、差動要素との復帰協調は確実に取れ、外部事故時に於いても、差動リレーの不要動作を防止することができる。
【０１０２】
次に、変圧器の内部事故時の応動について説明する。
【０１０３】
変圧器の内部事故時が、系統電圧（端子電圧）が有る状態で、かつ、差動電流Ｉdが無い状態から発生すると、ディジタル形保護継電器（差動リレー）１の各判定部の応動は、内部事故と同時に差動電流Ｉdが流れることにより差動判定演算部１６が出力するとともに、端子電圧が低下することにより過電圧（ＯＶ）判定演算部２０が後帰する。この場合、変化幅過電流判定（−ΔＩ）演算部２８は差動電流が大きく変化するため出力しない。このため、第２調波（２ｆ）判定演算部１８の応動に関係なく、ＡＮＤ演算部２１は出力せず、内部事故時の差動要素の応動には影響を与えない。
【０１０４】
これにより、変圧器励磁突入電流による差動要素動作中に、外部事故により差動リレーが不要動作となることを防ぐことができる。また、内部事故時には従来通りの差動リレーの動作時間を確保することができる。
【０１０５】
以上説明したように本実施の形態によれば、変圧器励磁突入電流のある場合、および変圧器励磁突入電流による差動要素動作中に、外部事故により電流、電圧が遮断された時でも確実に不動作となり、また内部事故発生時には従来通りの動作時間で確実に動作するディジタル形保護継電器を提供することができる。
【０１０６】
【発明の効果】
以上説明したように本願発明によれば、励磁突入電流に起因する差動要素信号が出力されているとき、外部事故に起因する被保護対象の電圧、電流の遮断があっても、差動要素信号が復帰して不出力となった後に出力阻止信号を不出力とするので、不要な保護指令が被保護対象へ出力される事態を確実に回避でき、継電器の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態を示すディジタル形保護継電器の構成図である。
【図２】図１の復帰遅延タイマの具体的構成図である。
【図３】図２の復帰遅延タイマの作用図である。
【図４】図１において、励磁突入電流時で、かつ、外部事故が発生したときの作用図である。
【図５】図１において、内部事故時の作用図である。
【図６】本発明の第２実施の形態を示すディジタル形保護継電器の構成図である。
【図７】図６において、励磁突入電流時で、かつ、外部事故が発生したときの作用図である。
【図８】図６において、内部事故時の作用図である。
【図９】本発明の第３実施の形態を示すディジタル形保護継電器の構成図である。
【図１０】図９において、励磁突入電流時で、かつ、外部事故が発生したときの作用図である。
【図１１】図９において、内部事故時の作用図である。
【図１２】本発明の第４実施の形態を示すディジタル形保護継電器の構成図である。
【図１３】変圧器を保護するディジタル形保護継電器の配置図である。
【図１４】従来のディジタル形保護継電器を示す構成図である。
【図１５】図１４において、励磁突入電流時で、かつ、外部事故が発生したときの作用図である。
【符号の説明】
１ ディジタル形保護継電器（差動リレー）
２ 変成器
３ Ａ／Ｄ変換器
４ 中央処理装置（ＣＰＵ）
５ 差動要素部
６，６Ａ，６Ｂ，６Ｃ，６Ｄ 励磁突入電流対策要素部
１１，１２ 振幅値演算部
１３ 抑制電流演算部
１４ 差動電流演算部
１５ 基本波（１ｆ）振幅値演算部
１６ 差動判定演算部
１７ 第２調波（２ｆ）振幅値演算部
１８ 第２調波（２ｆ）判定演算部
１９ 電圧振幅値演算部
２０ 過電圧（ＯＶ）判定演算部
２１，２３ ＡＮＤ演算部
２２ ＮＯＴ演算部
２４，２６，２９，３０ 復帰遅延タイマ
２５，２７ ＯＲ演算部
２８ 変化幅過電流判定（−ΔＩ）演算部
Claims (6)
- 被保護対象の交流電流を導入して、差動電流と抑制電流を演算し、差動電流と抑制電流とによる合成電気量が所定値以上であるときに電圧判定信号を出力する差動要素手段と、
前記差動電流に含有される第１調波電流に対する第２調波電流の割合が所定値以上になったとき第２調波判定信号を出力する第２調波判定演算部と、前記被保護対象の端子電圧の電圧振幅値が所定値以上であるときに電圧判定信号を出力する過電圧判定演算部とを備え、前記差動要素出力信号と前記第２調波判定信号と前記電圧判定信号との状態に基づき前記差動要素出力信号に時間協調させて出力阻止信号を出力する励磁突入電流対策要素手段と、を具備し、
前記差動要素信号が出力されかつ前記出力阻止信号が出力されないときに保護指令出力することを特徴とするディジタル形保護継電器。 - 前記励磁突入電流対策要素手段は、
前記差動要素信号を入力とするオンディレータイマと、
前記オンディレータイマの出力信号に応動し、かつ前記電圧判定信号を入力とするオフディレータイマと、
前記オフディレータイマの出力信号と前記電圧判定信号との論理和を演算する論理和演算部とを具備し、
前記論理和演算部の出力信号と前記第２調波判定信号との論理積を演算し出力阻止信号として出力することを特徴とする請求項１記載のディジタル形保護継電器。 - 前記励磁突入電流対策要素手段は、
前記第２調波判定信号と前記電圧判定信号との論理積を演算する論理積演算部と、
前記差動要素信号を入力とするオンディレータイマと、
前記オンティレータイマの出力信号に応動し、かつ前記論理積演算部の出力信号を入力とするオフディレータイマとを具備し、
前記オフディレータイマの出力信号と前記論理積演算部の出力信号との論理和を演算し出力阻止信号として出力することを特徴とする請求項１記載のディジタル形保護継電器。 - 被保護対象の交流電流を導入して、差動電流と抑制電流を演算し、差動電流と抑制電流による合成電気量が所定値以上であるときに差動要素信号を出力する差動要素手段と、
前記差動電流に含有される第１調波電流に対する第２調波電流の割合が所定値以上になったとき第２調波判定信号を出力する第２調波判定演算部と、前記被保護対象の端子電圧の電圧振幅値が所定値以上であるときに電圧判定信号を出力する過電圧判定演算部と、前記差動電流の振幅値が過去の振幅値より所定値以下となったとき変化幅過電流判定信号を出力する変化幅過電流判定演算部と、を備え、前記変化幅過電流判定信号と前記第２調波判定信号と前記電圧判定信号との状態に基づき前記差動要素出力信号に協調させて出力阻止信号を出力する励磁突入電流対策要素手段と、を具備し、
前記差動要素信号が出力されかつ前記出力阻止信号が出力されないときに保護指令出力することを特徴とするディジタル形保護継電器。 - 前記励磁突入電流対策要素手段は、
前記変化幅過電流判定信号の出力信号に応動し、かつ前記電圧判定信号を入力とするオフディレータイマと、
前記オフディレータイマの出力信号と前記電圧判定信号との論理和を演算する論理和演算部とを具備し、
前記論理和演算部の出力信号と前記第２調波判定信号との論理積を演算し出力阻止信号として出力することを特徴とする請求項４記載のディジタル形保護継電器。 - 前記励磁突入電流対策要素手段は、
前記第２調波判定信号と前記電圧判定信号との論理積を演算する論理積演算部と、
前記変化幅過電流判定信号の出力信号に応動し、かつ、前記論理積演算部の出力信号を入力とするオフディレータイマとを具備し、
前記オフディレータイマの出力信号と前記論理積演算部の出力信号との論理和を演算し出力阻止信号として出力することを特徴とする請求項４記載のディジタル形保護継電器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06769998A JP3940492B2 (ja) | 1998-03-04 | 1998-03-04 | ディジタル形保護継電器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06769998A JP3940492B2 (ja) | 1998-03-04 | 1998-03-04 | ディジタル形保護継電器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11252781A JPH11252781A (ja) | 1999-09-17 |
| JP3940492B2 true JP3940492B2 (ja) | 2007-07-04 |
Family
ID=13352474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06769998A Expired - Fee Related JP3940492B2 (ja) | 1998-03-04 | 1998-03-04 | ディジタル形保護継電器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3940492B2 (ja) |
-
1998
- 1998-03-04 JP JP06769998A patent/JP3940492B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11252781A (ja) | 1999-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2018064416A (ja) | 並行２回線送電線保護システム | |
| US4433353A (en) | Positive sequence undervoltage distance relay | |
| JP3940492B2 (ja) | ディジタル形保護継電器 | |
| JP5208684B2 (ja) | 地絡保護継電システム | |
| JP2008160910A (ja) | 保護継電装置 | |
| JP3875575B2 (ja) | ディジタル形保護継電器 | |
| JP3421244B2 (ja) | 比率差動継電装置 | |
| JPH08168165A (ja) | 変圧器保護継電装置 | |
| JPH01259720A (ja) | 変圧器保護リレー | |
| JP2799065B2 (ja) | 電流差動保護継電装置の再閉路方式 | |
| JP3665402B2 (ja) | デジタル形保護継電器 | |
| JP2675694B2 (ja) | 比率差動継電装置 | |
| JP2005051860A (ja) | 保護継電装置 | |
| JPH0112510Y2 (ja) | ||
| JPH0662742U (ja) | 需要家母線保護装置 | |
| JP2011015528A (ja) | 送電線保護用電流差動継電装置 | |
| JP5574666B2 (ja) | 保護継電装置 | |
| JP2001177977A (ja) | ディジタル形保護継電装置 | |
| JPH03245724A (ja) | 保護継電器 | |
| JPH023373B2 (ja) | ||
| JPH0518237U (ja) | ２回線併用送電線の保護継電器 | |
| JPH023374B2 (ja) | ||
| JP2002044861A (ja) | 分路リアクトル系統の保護装置 | |
| JPS6346651B2 (ja) | ||
| JPH11252779A (ja) | 過電流継電装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041124 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041227 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050125 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070402 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |