JP3902665B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP3902665B2
JP3902665B2 JP50371798A JP50371798A JP3902665B2 JP 3902665 B2 JP3902665 B2 JP 3902665B2 JP 50371798 A JP50371798 A JP 50371798A JP 50371798 A JP50371798 A JP 50371798A JP 3902665 B2 JP3902665 B2 JP 3902665B2
Authority
JP
Japan
Prior art keywords
image
signal
system clock
image signal
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP50371798A
Other languages
English (en)
Other versions
JP2000500885A (ja
Inventor
フェルスター ローベルト
キルヒナー ライナー
ミヒェル マーティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2000500885A publication Critical patent/JP2000500885A/ja
Application granted granted Critical
Publication of JP3902665B2 publication Critical patent/JP3902665B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/12Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Synchronizing For Television (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【0001】
本発明は、表示器と表示制御部と画像コントローラと画像信号源とを有する表示装置に関する。
【0002】
このような表示装置は、ビデオ信号またはテレビジョン信号を使用して、例えばNTSCまたはPAL規格の画像を表示するのに使用され、ここでは液晶(LCD)が使用される。
【0003】
EP0489757B1から、集積回路として構成された、クロック制御される表示装置のクロック制御ユニットが公知である。ここでは同じように構成された複数の集積回路が表示のそれぞれの部分に対して設けられており、符号発生器が配置されていて、この符号発生器はコードの入力後にメモリユニットから出力信号をリストアップし、これを表示する。
【0004】
テレビジョン規格(NTSC、PAL)による画像の表示の際には、表示すべき画像の表示の際に各画像走査線後に表示装置と画像源との間で同期がとられる。これにより画像走査線内で表示装置のクロック周波数と供給される画像信号の周波数との間に位相ずれが発生する。このことにより画像鮮鋭度が低下し、垂直エッジにシャドー効果が発生する。
【0005】
本発明の課題は、画像品質を改善し、とりわけシャドー効果と画像鮮鋭度の低下を低減することである。
【0006】
本発明の課題は
第1の画像信号源及び第2の画像信号源は画像コントローラと接続されており、
計算ユニットが設けられており、
計算ユニットにはシステムクロックが供給され、
計算ユニットは第1の画像信号源と接続されており、
第1の画像信号源は、第1の画像信号を画像コントローラに、システムクロックを基準にして所定の位相ずれで供給し、
また、第2の画像信号源は画像コントローラに、第2の画像信号をシステムクロックを基準にして所定の位相ずれで供給し、
画像コントローラは、システムクロックに従って動作し、かつ第1の画像信号又は第2の画像信号をシステムクロックを基準にしてサンプリングし、
画像コントローラはサンプリングされた第1の画像信号又は第2の画像信号を表示制御部を介してシステムクロックを基準にして表示器に表示し、
計算ユニットは画像コントローラに切替信号を供給し、
切替信号はシステムクロックに対して、前記の位相ずれとは異なる所定の位相ずれを有しており、
かつ切替信号により、画像コントローラがどちらの画像信号を表示器に表示するかを決定することにより解決される。特に良好な画像品質は、供給される画像信号が表示装置のシステム周波数に依存して同期されるときに達成される。
【0007】
本発明の別の有利な実施例は従属請求項に記載されている。
【0008】
本発明を以下、図面に基づき詳細に説明する。
【0009】
図1は、表示装置の概略図である。
【0010】
図2は、信号経過線図である。
【0011】
図1は、表示装置をブロックの形態で示す。この表示装置は個別構成素子からなるか、または集積回路としておよび/またはソフトウェアの形態で実現することができる。
【0012】
図1は表示器1を示し、この表示器は例えば液晶表示器として、または真空蛍光ディスプレイ(VFD)として、または多数の発光ダイオード(LED)からなるマトリクスとして構成されている。表示器1には表示制御部2が設けられており、この制御部により表示器1の個々の画素が制御される。ここで表示器1は行および列にテレビジョン画像に相応して分割されている。このために液晶表示器の場合、例えばマトリクスの形態に多数の薄膜トランジスタが配置されている。これら薄膜トランジスタは非結晶シリコンから成り、行および列制御線路を介して個別に制御することができる。カラー画像は、薄膜トランジスタを用いて赤、青、緑の画素を相応の強度で制御することにより形成され、このとき赤、青、緑の画素の色は共に1つのピクセルの色となる。
【0013】
表示制御部2は制御線路23を介して画像コントローラ3と接続されている。画像コントローラ3からクロック線路10が計算ユニット4に導かれている。さらに画像コントローラ3と計算ユニット4との間に、第1および第2の同期線路11,12が配置されており、計算ユニット4から選択線路13が画像コントローラ3に導かれている。
【0014】
画像コントローラ3はさらに第3および第4の同期線路14,15を介してビデオ信号源7と接続されている。ビデオ信号源7からは第2の画像線路17が画像コントローラ3に導かれている。
【0015】
画像コントローラ3は第1の画像線路16を介して画像発生器5に接続されている。この画像発生器には計算ユニット4から第1の制御線路18が導かれている。さらに画像発生器5は画像メモリ8と第1のデータ線路6を介して接続されている。
【0016】
計算ユニット4は調整装置9と接続されており、調整装置は例えばコントローラレジスタを有する。画像コントローラ3は第2の制御線路32を介して表示制御部2と接続されている。
【0017】
画像コントローラ3はタイマ26を有し、タイマはサンプルホールド素子27に対するクロック周波数を設定する。このクロック周波数により、第1および第2の画像線路16,17の画像信号がサンプリングされる。第1の画像線路16のRGB1信号はサンプルホールド素子27から選択回路28に供給される。第2の画像線路17のRGB2信号も第2の画像信号線路30を介して同じように選択回路28に供給される。計算ユニット4の選択線路13は選択回路28と接続されている。選択回路28の出力側は制御線路23に接続されている。
【0018】
計算ユニット4はさらに制御ユニット29と接続されており、この制御ユニットはデータ線路を介して画像メモリ8およびデータメモリ40と接続されている。
【0019】
以下、図1の動作を詳細に説明する。画像コントローラ3は、テレビジョン規格(PAL、NTSC)の赤信号、青信号および緑信号として供給される画像信号を処理する。供給された画像信号は画像コントローラ3を基準にして同期される。このために第1の同期線路11を介して第1の同期信号VSY1が計算ユニット4と画像コントローラ3との間で交換される。これにより、画像コントローラ3と計算ユニット4が同時に新たな画像ページを表示ないし準備することが保証される。さらに第2の同期線路12を介して第2の同期信号HSY1が計算ユニット4と画像コントローラ3との間で交換される。この第2の同期信号は画像内の走査線切替の同期に用いる。このようにして、画像コントローラ3と計算ユニット4が同期して、1つの画像走査線から次の画像走査線に移行することが保証される。
【0020】
同じ同期が画像コントローラ3とビデオ信号源7との間で実行される。この同期は、第3の同期線路14を介して第3の同期信号VSY2を、第4の同期線路15を介して第4の同期信号HSY2と交換することにより行われる。第3の同期信号VSY2により、画像コントローラ3とビデオ信号源7とが同期して画像ページ切替するようになる。また第4の同期信号HSY2により、画像コントローラ3とビデオ信号源7とが同期して画像内の走査線切替を実行するようになる。
【0021】
このようにして計算ユニット4も、ビデオ信号源7も、画像コントローラ3によりテレビジョン規格、例えばPALまたはNTSCに相応して同期される。このとき、画像コントローラ3または計算ユニット4またはビデオ信号源7のいずれかが同期クロック、すなわち第1,第2,第3および第4の同期信号VSY1,HSY1,VSY2,HSY2を設定する。有利には第1と第3の同期信号、第2と第4の同期信号は等しい。すなち、VSYl=VSY2;HSY1=HSY2である。
【0022】
計算ユニット4は制御線路18を介して画像発生器5を次のように制御する。すなわち、この画像発生器5が第1の同期信号VSY1,第2の同期信号HSYl,および画像コントローラ3のシステムクロックに依存して画像信号を、第1の画像線路16を介して画像コントローラ3のサンプルホールド素子27に供給するように制御する。第1の画像線路16は、第1の画像信号RGB1に対して、色赤に対する線路、色青に対する線路、および色緑に対する線路を有する。一方、カラー信号赤、青、緑は画像コントローラ3と表示制御部2を介して、表示器1の相応の画像ピクセル相応の色に変換る。
【0023】
カラー信号、赤、青、緑の設定強度に相応して、任意の色を表示器1に表示することができる。画像発生器5は、計算ユニット4により設定されたタイムクロックに相応して、カラー信号、赤、青、緑に対する情報を画像メモリ8から読み出し、カラー信号を計算ユニット4により設定されたタイムクロックに相応してサンプルホールド素子27にさらに供給する。
【0024】
計算ユニット4は制御ユニット29を制御し、この制御ユニットは計算ユニット4により設定されたタイムクロックに相応して画像データをデータメモリ40から画像メモリ8に伝送する。
【0025】
ビデオ信号源7は、第3および第4の同期信号VSY2,HSY2による同期に相応してサンプルホールド素子27に第2の画像信号RGB2を供給する。この第2の画像信号はカラー信号、赤、青、緑を含んでいる。第2の画像線路17は第1の画像線路16に相応して、赤、青、緑に対する3つの線路を有している。
【0026】
第1の画像信号RGB1と第2の画像信号RGB2はサンプルホールド素子27によりサンプリングされ、第1の画像信号線路31および第2の画像信号線路30を介して選択回路28に供給される。選択回路は、選択線路13を介して供給された選択信号Aに依存して第1の画像信号RGB1または第2の画像信号RGB2を表示制御部2にさらに送出する。
【0027】
画像コントローラ3は第2の制御線路32を介して表示制御部2に、1つの画像ピクセルから次の画像ピクセルヘの切替、1つの画像走査線から次の画像走査線への切替、および1つの画像ページから次の画像ページヘの切替を設定する。表示制御部2は、画像コントローラ3による制御に相応して相応する画像ピクセルを、画像コントローラ3から供給された画像信号(RGB1またはRGB)によりアドレス制御する。
【0028】
以下図2に基づいて、本発明の装置を説明する。ここでは、第1の同期信号VSY1と第3の同期信号VSY2とは同じであり、垂直同期信号VSTと称され、第2の同期信号HSY1と第4の同期信号HSY2とは同じであり、水平同期信号HSYと称されることを前提とする。垂直および水平同期信号はこの実施例では画像発生器3により設定される。
【0029】
図2のaは垂直同期信号VSYを示し、この信号はハイ状態からロー状態へ変化するときに画像ページ切替を設定する。図2bは水平同期信号HSYを示し、この信号はハイ状態からロー状態へ変化するときに走査線切替を設定する。
【0030】
水平および垂直同期信号には画像コントローラ3,画像発生器5およびビデオ信号源7が同期する。これにより時点T1で表示制御部2は新たな画像を表示器1に表示開始し、画像発生器は新たな画像の第1の画像信号RGB1を、ビデオ信号源7は新たな画像の第2の画像信号RGB2を画像コントローラ3に供給する。
【0031】
同じように時点T1で、水平同期信号HSYはハイ状態からロー状態への変化によって新たな走査線の開始を設定する。従って画像発生器5とビデオ信号源7は時点T1で、新たな画像走査線の第1のピクセルの画像信号RGB1,RGB2を画像コントローラ3に供給する。
【0032】
これは図2cに、走査線カウンタZZにより象徴的に示されている。走査線カウンタZZは、新たな画像が開始される時点T1で、最後の画像の走査線数を表す計数状態xから値1に変化し、これにより新たな画像の第1の走査線を指示する。時点T4では水平同期信号HSY(図2b)により走査線切替が設定される。この時点T4で走査線カウンタZZは値2に変化する。
【0033】
図2dは、時間軸に依存してピクセルカウンタPZを示す。ピクセルカウンタPZは、どのピクセルを時間に依存して表示器1に表示するかを表す。ピクセルカウンタPZは時点T1で、最後の走査線のピクセル数に相応する値yから値0に変化する。なぜなら、時点T1で新たな走査線および新たなピクセルが制御されるからである。走査線カウンタZZとピクセルカウンタPZは計算ユニット4に集積されている。
【0034】
ピクセルカウンタPZに時間的に同期し、図2eに制御信号RGBAが示されている。この信号により、相応する画像ピクセルが画像コントローラ3により制御される。画像ピクセルの持続時間の間、制御信号RGBAは一定であり、従って制御信号RGBAに対して階段関数が生じる。
【0035】
図2fには、画像コントローラ3のシステムクロックCLが示されている。システムクロックCLは一定の周波数を有し、矩形信号を表す。システムクロックCLの上昇エッジと下降エッジとの間の持続時間は有利には画像ピクセルの持続時間を設定し、この時間はピクセルカウンタPZにより表される。システムクロックCLの上昇エッジまたは下降エッジは新たなピクセルの開始を表す。このピクセルは矢印により象徴的に表されており、矢印はシステムクロックCLのエッジからピクセルカウンタPZに導かれている。時点T2で、システムクロックCLから矢印がピクセルカウンタPZに導かれ、ピクセルカウンタは画像ピクセル0から画像ピクセル1への変化を設定する。
【0036】
同じように、システムクロックCLの次の上昇エッジから時点T3で矢印がピクセルカウンタPZに導かれており、ピクセルカウンタは画像ピクセル1から画像ピクセル2への変化を設定する。システムクロックCLは画像コントローラ3の中のタイマ26により設定される。これによりシステムクロックCLは、画像走査線内で画像ピクセルの時間特性を表示制御部2により設定する。
【0037】
システムクロックCLは同じようにサンプリングクロックを設定する。このサンプリングクロックにより、第1および第2の画像信号RGB1,RGB2がサンプルホールド素子27によりサンプリングされる。この実施例では、サンプリングはそれぞれシステムクロックCLの上昇エッジまたは下降エッジのときに行われる。このことは図2fとgに矢印で示されており、これら矢印は第1の画像信号RGB1に向けられている。
【0038】
計算ユニット4はシステムクロックCLに依存して画像発生器5の出力を次のように制御する。すなわち、新たな第1の画像信号RGB1が、システムクロックCLに対して所定の第1の位相関係δφ1(時間ずれ)でサンプルホールド素子27に送出されるように制御する。
【0039】
図2g、hおよびiは、第1の画像信号RGB1に対する例を示し、ここで図2gにはカラー信号、赤R、図2hにはカラー信号、青B、図2iにはカラー信号、緑Gが示されている。カラー信号R、G、Bは相互に同期してそれぞれ所定の持続時間TFの間、一定保持され、続いて画像発生器5により新たな色値に適合される。この新たな色値は画像メモリ8から相応する画像ピクセルに対して読み出され、同じように再び所定の持続時間TFの間、一定保持される。このようにしてカラー信号R、G、Bに対してそれぞれの階段特性が得られる。
【0040】
この実施例では、カラー信号が有利には相互に同期されている。しかし個々のカラー信号、赤、青、緑の変化を相互に時間的にずらすことも可能である。しかしこの場合はサンプリングを相応にカラー信号に対して適合し行わなければならない。
【0041】
第1の画像信号RGB1のカラー信号、赤、青、緑がサンプリングされる時点は、この実施例ではシステムクロックCLの上昇エッジまたは下降エッジにより定められる。これは矢印により示されており、矢印は図2gの第1の画像信号のカラー信号、赤に導かれている。
【0042】
この実施例で選択された、システムクロックCLと第1の画像信号RGB1との間の位相関係(時間ずれ)は、所定の第1の位相ずれδφ1であり、これはシステムクロックCLのエッジ変化と、画像発生器5から出力される第1の画像信号RGBlの変化との間の位相ずれである。ここで画像発生器5は、画像ピクセルに対する第1の画像信号を後続の画像ピクセルに対する第1の画像信号に変化させる。この変化は、システムクロックのエッジに対する所定の位相ずれ(時間ずれ)を以て、有利には、サンプルホールド素子27のサンプリング時点に対する所定の第1の位相ずれδφ1(時間ずれ)を以て実行する。
【0043】
第1の画像信号RGBlのカラー信号、赤Rについて、システムクロックCLに対する位相ずれ(時間ずれ)を見ると、図2g、fから明らかなように、カラー信号、赤Rは開始時点T1で、次の画像ピクセルに対する新しい値に画像発生器5により調整され、この値が終了時点TEまで維持される。これは続いて、画像発生器5により再び新たな値に調整するためであり、この新たな値もまた同じ時間だけ一定に保持される。
【0044】
第1の画像信号RGB1が変化される開始時点TAは、システムクロックCLに対して第1の所定の位相ずれδφ1(時間ずれ)だけずらされている。このことはシステムクロックCLの上昇エッジと下降エッジに対して当てはまる。この実施例ではシステムクロックがサンプリングクロックを設定するから、この位相ずれ(時間ずれ)は、サンプルホールド素子27が第1の画像信号をサンプリングするサンプリングクロックに対しても当てはまる。
【0045】
次にサンプルホールド素子27のサンプリング過程を見てみると、サンプリングはそれぞれシステムクロックCLの上昇エッジまたは下降エッジで行われる。これは図2f、gに矢印で示されているのと同じであり、この矢印はシステムクロックCLから第1の画像信号RGB1に導かれている。サンプリング時点TABでサンプルホールド素子27は、第1の画像信号RGB1のカラー信号値、赤、青、緑をサンプリングする。サンプリングされた値は、時点T1から時点T2までの持続時間の間、画像コントローラ3および表示制御部2により表示器1に表示される。表示器1に表示された画像値は、図2eに画像ピクセルに分割して示されている。
【0046】
図2k、l、mは、第2の画像信号のカラー信号、赤R、青B、緑Gを示す。第2の画像信号のカラー信号R、G、Bは第1の画像信号のカラー信号に相応して時間的に相互に同期しており、所定の持続時間の間、一定の値に保持される。これにより、カラー信号に対してそれぞれ階段関数が得られる。サンプルホールド素子27が第2の画像信号をサンプリングするサンプリング時点は、図2kのカラー信号、赤Rの上に同じように矢印で示されている。
【0047】
選択信号Aが図2jに示されている。この信号は切換時点TUまで値1を有し、切換時点TUの後に値0を有する。これにより切換時点TUの前では第1の画像信号RGB1が表示器1に表示され、切換時点TUの後では第2の画像信号RGB2が表示される。切換時点TUは計算ユニット4により次のように選択される。すなわち、切換時点TUがシステムクロックCLの上昇エッジまたは下降エッジに対して、すなわちサンプリングクロックに対して所定の第2の位相ずれδφ2(第2の時間ずれ)だけずらされるように選択される。
【0048】
図2eには制御信号RGBAが示されている。この制御信号により、表示制御部2は表示器1を制御する。数字1または2により、どちらの画像信号を切換ユニット28がさらに表示制御部2に導通するのかが示されている。切換時点TUまでは第1の画像信号RGB1が、切換時点TUの後では第2の画像信号RGB2が表示制御部2から表示器1にさらに導通される。これにより、ピクセルカウンタPZの数字1から7がつけられた画像ピクセルには第1の画像信号RGB1が、ピクセルカウンタPZの数字8および9により示された画像ピクセルには第2の画像信号RGB2が表示される。
【0049】
垂直同期信号VSYは50から60Hzの周波数を有し、水平同期信号HSYは14から18kHzの周波数領域を有する。計算ユニット4が画像コントローラ3のシステムクロックCLをサンプリングするサンプリング周波数は、4から40MHzの領域にある。計算ユニット4は、システムクロックCLを周波数fでサンプリングする。この周波数fはシステムクロックCLの周波数よりも高く、有利にはシステムクロックCLの周波数の倍数に等しくない。この実施例では、システムクロックCLの周波数は3.2MHzであり、サンプリング周波数fは40MHzである。したがって、図2dにピクセルカウンタPZにより示されたピクセルの持続時間は(1/CL)/2=156μsであり、計算ユニット4により設定された、システムクロックCLと第1の画像信号RGB1の切換時点との間の第1の位相ずれδφ1はサンプリング周波数fの逆数の倍数に設定することができる:n・(1/f)=n・25μs。ここで計算ユニット4のサンプリング周波数fは有利にはシステムクロックCLの周波数の倍数に等しくない。サンプリング周波数fがシステムクロックCLの周波数の倍数に等しくなければ、サンプリング周波数をほぼ等しい値に、しかしシステムクロックCLの周波数よりも高く選択することができる。これは、第1の位相ずれδφ1(時間ずれ)の良好な調整を計算ユニット4を介して得る場合も同様である。
【0050】
第1の位相ずれδφ1は有利には画像走査線内では計算ユニット4により一定に保持される。第1の位相ずれδφ1(第1の時間ずれ)が画像内で一定に保持されれば非常に良好な画像品質が達成される。有利な改善実施例は、第1の画像信号のサンプリング時に、相応する画像ピクセルに対して画像メモリ8から供給された第1の画像信号を常に適時にサンプリングすることである。これにより常に正しい画像ピクセルが正しい画像信号により制御される。このようにしてエッジシフトとシャドー効果が回避される。
【0051】
計算ユニット4は調整装置9と接続されている。調整装置は例えばコントロールレジスタを有し、これにより選択的に、第1または第2の位相ずれδφ1、δφ2(第1または第2の時間ずれ)をユーザーにより画像品質を考慮して調整することができる。第1および/または第2の位相ずれの調整により、最適の同期を表示器1での画像鮮鋭度に依存して調整することができる。
【図面の簡単な説明】
【図1】表示装置の概略図である。
【図2】信号経過線図である。

Claims (3)

  1. 表示器(1)と、表示制御部(2)と、画像コントローラ(3)と、第1の画像信号源(5)及び第2の画像信号源(7)とを有する表示装置において、
    第1の画像信号源(5)及び第2の画像信号源(7)は画像コントローラ(3)と接続されており、
    計算ユニット(4)が設けられており、
    該計算ユニットにはシステムクロック(CL)が供給され、
    該計算ユニットは第1の画像信号源(5)と接続されており、
    前記第1の画像信号源()は、第1の画像信号(RGB1)を前記画像コントローラ(3)に、システムクロック(CL)を基準にして所定の位相ずれ(δφ1)供給し、
    また、前記第2の画像信号源(7)は画像コントローラ(3)に、第2の画像信号(RGB2)をシステムクロック(CL)を基準にして所定の位相ずれ(δφ1)で供給し、
    前記画像コントローラ(3)は、システムクロック(CL)に従って動作し、かつ第1の画像信号(RGB1)又は第2の画像信号(RGB2)を前記システムクロックを基準にしてサンプリングし、
    前記画像コントローラ(3)はサンプリングされた第1の画像信号(RGB1)又は第2の画像信号(RGB2)を表示制御部(2)を介してシステムクロック(CL)を基準にして表示器(1)に表示し、
    前記計算ユニット(4)は画像コントローラ(3)に切替信号(A)を供給し、
    該切替信号はシステムクロック(CL)に対して、前記の位相ずれ(δφ1)とは異なる所定の位相ずれ(δφ2)を有しており、
    かつ該切替信号により、画像コントローラ(3)がどちらの画像信号(RGB1,RGB2)を表示器(1)に表示するかを決定する、
    ことを特徴とする表示装置。
  2. 前記位相ずれ(δφ1)は、表示器(1)の少なくとも1つの画像走査線に対して一定である、請求項1記載の表示装置。
  3. 計算ユニット(4)はシステクロックをサンプリング周波数でサンプリングし、
    該サンプリング周波数の逆数は、システムクロックの持続時間の倍数に等しくなく、
    計算ユニット(4)は位相ずれ(δφ1)をサンプリング周波数の逆数の倍数として設定する、請求項1または記載の表示装置。
JP50371798A 1996-06-27 1997-06-09 表示装置 Expired - Fee Related JP3902665B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19625898.7 1996-06-27
DE19625898A DE19625898A1 (de) 1996-06-27 1996-06-27 Anzeigesystem und Verfahren zur Versorgung eines Anzeigesystems mit einem Bildsignal
PCT/DE1997/001163 WO1998000830A1 (de) 1996-06-27 1997-06-09 Anzeigesystem und verfahren zur versorgung eines anzeigesystems mit einem bildsignal

Publications (2)

Publication Number Publication Date
JP2000500885A JP2000500885A (ja) 2000-01-25
JP3902665B2 true JP3902665B2 (ja) 2007-04-11

Family

ID=7798263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50371798A Expired - Fee Related JP3902665B2 (ja) 1996-06-27 1997-06-09 表示装置

Country Status (5)

Country Link
US (1) US6380989B1 (ja)
EP (1) EP0907946B1 (ja)
JP (1) JP3902665B2 (ja)
DE (2) DE19625898A1 (ja)
WO (1) WO1998000830A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19807257C2 (de) * 1998-02-20 2000-05-11 Siemens Ag Anzeigevorrichtung und Verfahren zur Darstellung von analogen Bildsignalen
TWI292893B (en) * 2005-10-05 2008-01-21 Myson Century Inc Method for prevention of distorted sub-picture display on flat panel display

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59007523D1 (de) * 1989-08-31 1994-11-24 Siemens Ag Als IC ausgeführte taktsteuerbare Ansteuereinheit einer Anzeigematrix.
JP3218567B2 (ja) * 1990-09-28 2001-10-15 クロームアロイ・ガス・タービン・コーポレイション 高強力ニッケル基超合金類の溶接
JP2673386B2 (ja) * 1990-09-29 1997-11-05 シャープ株式会社 映像表示装置
US5309168A (en) * 1990-10-31 1994-05-03 Yamaha Corporation Panel display control device
US5635984A (en) * 1991-12-11 1997-06-03 Samsung Electronics Co., Ltd. Multi-picture control circuit and method for electronic still camera
US5473382A (en) * 1992-11-04 1995-12-05 Hitachi, Ltd. Video signal converting apparatus for converting an interlace video signal into a non-interlace video signal for reduction
GB2282307A (en) * 1993-09-24 1995-03-29 Ibm Disabling display unit when image is unchanged
JPH07107408A (ja) * 1993-10-05 1995-04-21 Mitsubishi Electric Corp 画面表示装置内蔵のシングルチップマイクロコンピュータ
EP0669761A3 (en) * 1994-02-23 1999-03-03 Hitachi, Ltd. Television signal receiving apparatus incorporating an information retrieving and reproducing apparatus
US5978041A (en) * 1994-10-24 1999-11-02 Hitachi, Ltd. Image display system
JPH08214223A (ja) * 1995-02-03 1996-08-20 Sony Corp テレビジョン装置
JPH08256297A (ja) * 1995-03-17 1996-10-01 Toshiba Corp 2画面テレビ受像機
US5969767A (en) * 1995-09-08 1999-10-19 Matsushita Electric Industrial Co., Ltd. Multipicture video signal display apparatus with modified picture indication
JPH09116821A (ja) * 1995-10-18 1997-05-02 Toshiba Corp テレビジョン受像機
US5990975A (en) * 1996-11-22 1999-11-23 Acer Peripherals, Inc. Dual screen displaying device
US5946051A (en) * 1997-06-02 1999-08-31 Telecruz Technology, Inc. Method and apparatus for enabling a user to access data network applications from a television system
US6052119A (en) * 1997-10-16 2000-04-18 Acer Peripherals. Inc. Image displaying device with time control function

Also Published As

Publication number Publication date
US6380989B1 (en) 2002-04-30
DE19625898A1 (de) 1998-01-08
WO1998000830A1 (de) 1998-01-08
DE59703359D1 (de) 2001-05-17
JP2000500885A (ja) 2000-01-25
EP0907946B1 (de) 2001-04-11
EP0907946A1 (de) 1999-04-14

Similar Documents

Publication Publication Date Title
US5973661A (en) Image display device which staggers the serial input data onto multiple drive lines and extends the time per data point
TW201947573A (zh) 具多區背光的影像與背光同步的顯示裝置
EP1168850A2 (en) Projector image display apparatus
JPH11355695A (ja) 映像信号処理装置
KR19980081010A (ko) 평면표시장치 및 표시방법
JP2004186927A (ja) 画像信号処理装置
JP3309738B2 (ja) 画像表示装置
JP3902665B2 (ja) 表示装置
JPH06149181A (ja) 映像表示装置
JP2003330423A (ja) 液晶表示装置及びその駆動制御方法
JP3608278B2 (ja) 画像表示装置
KR100490933B1 (ko) 디스플레이시스템및영상신호를디스플레이시스템에공급하는방법
JP3451583B2 (ja) 液晶表示装置のクランプ回路
JP2002258814A (ja) 液晶駆動装置
JP2000298466A (ja) 画像調整回路
JPH11327499A (ja) 画像表示装置およびその駆動方法
JPH08294077A (ja) 映像信号処理装置および合成画面投影装置
JPH03285479A (ja) ドットマトリクス表示素子を用いた画像表示装置
JPH01286588A (ja) 液昌テレビジョン受像機
WO2010109633A1 (ja) 色むら補正装置及び色むら補正方法
KR100206322B1 (ko) 액정프로젝션 텔레비젼 수상기의 밝기 조정방법 및 회로
JPH05284444A (ja) 液晶プロジェクタ
JPS62215929A (ja) 大型液晶デイスプレイ装置
JP3043232B2 (ja) ディスプレイ装置
KR100299502B1 (ko) 액정표시기의콘트라스트보상방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees