EP0907946A1 - Anzeigesystem und verfahren zur versorgung eines anzeigesystems mit einem bildsignal - Google Patents

Anzeigesystem und verfahren zur versorgung eines anzeigesystems mit einem bildsignal

Info

Publication number
EP0907946A1
EP0907946A1 EP97926993A EP97926993A EP0907946A1 EP 0907946 A1 EP0907946 A1 EP 0907946A1 EP 97926993 A EP97926993 A EP 97926993A EP 97926993 A EP97926993 A EP 97926993A EP 0907946 A1 EP0907946 A1 EP 0907946A1
Authority
EP
European Patent Office
Prior art keywords
image
image signal
display
signal
system clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP97926993A
Other languages
English (en)
French (fr)
Other versions
EP0907946B1 (de
Inventor
Robert FÖRSTER
Reiner Kirchner
Martin Michel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP0907946A1 publication Critical patent/EP0907946A1/de
Application granted granted Critical
Publication of EP0907946B1 publication Critical patent/EP0907946B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels

Definitions

  • the invention relates to a display system according to the preamble of claim 1 and a method according to the preamble of claim 6.
  • Display systems are used to display using a video signal or a television signal such as e.g. Display NTSC or PAL-Nor images, for example using liquid crystal displays (LCD).
  • a video signal or a television signal such as e.g. Display NTSC or PAL-Nor images, for example using liquid crystal displays (LCD).
  • LCD liquid crystal displays
  • a clock-controllable control unit of a display system which is designed as an integrated circuit, is already known, in which several, identically constructed, integrated circuits are provided for each part of the display, a character generator being arranged which, after entering a code from a Storage unit reads out output signals that are shown on the display.
  • the object of the invention is to improve the image quality and in particular to reduce shadow effects and image blur.
  • the object of the invention is achieved by the features of claim 1 and by the features of claim 6.
  • a particularly good image quality is achieved if the supplied image signal is synchronized depending on the system frequency of the display system.
  • Figure 1 shows schematically the structure of a display system and Figure 2 is a diagram with signal sequences.
  • FIG. 1 shows a display system in the form of logical blocks, which can be implemented either from individual components or as an integrated circuit and / or in the form of software.
  • FIG. 1 shows a display 1 which is designed, for example, as a liquid crystal display, as a vacuum fluorescence display (VFD) or as a matrix composed of a multiplicity of light-emitting diodes (LEDs).
  • the display 1 is provided with a display control 2 with which the individual picture elements of the display 1 can be controlled, the display 1 being divided into rows and columns in accordance with a television picture.
  • a display control 2 with which the individual picture elements of the display 1 can be controlled, the display 1 being divided into rows and columns in accordance with a television picture.
  • a liquid crystal display for example, a plurality of thin film transistors are arranged in the form of a matrix, which are made of amorphous silicon and can be individually controlled via a column and row drive line.
  • a color image is produced by driving a red, a blue and a green pixel with the appropriate intensity with the aid of the thin film transistors, so that the colors of the red, blue and green pixels together result in the color of an image pixel.
  • the display controller 2 is connected to an image controller 3 via a control line 23.
  • a clock line 10 is led to a computing unit 4.
  • a first and a second synchronous line 11, 12 are arranged between the image controller 3 and the computing unit 4, and a selection line 13 is also led from the computing unit 4 to the image controller 3.
  • the image controller 3 is also connected via a third and a fourth synchronous line 14, 15 to a video signal source 7, from which a second image line 17 is led to the image controller 3.
  • the image controller 3 is connected via a first image line 16 to an image generator 5, to which a first control line 18 is led from the computing unit 4.
  • the image generator 5 is connected to an image memory 8 via a first data line 6.
  • the computing unit 4 is connected to a setting device 9, which has control registers, for example.
  • the image controller 3 is connected to the display control 2 via a second control line 32.
  • the image controller 3 has a timer 26 which specifies a clock frequency for a sample / hold element 27 with which the image signals of the first and the second image lines 16, 17 are sampled.
  • the RGBI signal of the first image line 16 is fed from the sampling / holding element 27 to a selection circuit 28.
  • the RGB2 signal of the second image line 17 is also fed to the selection circuit 28 via a second scanning line 30.
  • the selection line 13 of the computing unit 4 is connected to the selection circuit 28.
  • the output of the selection circuit 28 is led to the control line 23.
  • the control unit 4 is also connected to a second control unit 29 which is connected to the image memory 8 and to a data memory 28 via data lines.
  • the image controller 3 processes image signals which are supplied, for example, as red, blue and green signals to a television standard (PAL, NTSC).
  • the supplied image signals are synchronized with respect to the image controller 3.
  • a first synchronization signal VSY1 is exchanged between the arithmetic unit 4 and the image controller 3 via the first synchronizing line 11 and carries out a synchronization of the image page change. This ensures that the image controller 3 and the computing unit 4 simultaneously represent or provide a new image page.
  • a second synchronization signal HSY1 is exchanged between the arithmetic unit 4 and the image controller 3 via the second synchronization line 12 and is used to synchronize the line change within an image. In this way it is ensured that the image controller 3 and the computing unit 4 jump synchronously from one image line to the next image line.
  • the same synchronization is carried out between the image controller 3 and the video signal source 7 by exchanging a third synchronization signal VSY2 via the third synchronization line 14 and a fourth synchronization signal HSY2 via the fourth synchronization line 15.
  • the third synchronization signal VSY2 ensures that the image controller 3 and the video signal source 7 synchronously carry out an image page change.
  • the fourth synchronization signal HSY2 ensures that the image controller 3 and the video signal source 7 synchronously perform a line change within an image.
  • both the first arithmetic unit 4 and the video signal source 7 are synchronized with the image controller 3 in accordance with a television standard, such as PAL or NTSC, with either the image controller 3 or the arithmetic unit 4 or the video source 7 being the synchronization clock, that is to say that Specify first, second, third and fourth synchronization signals VSY1, HSY1, VSY2, HSY2.
  • the control unit 4 controls the image generator 5 via the control line 18 such that the image generator 5, depending on the first synchronization signal VSY1, the second synchronization signal HSY1 and depending on the system clock of the image controller 3, sends an image signal via the first image line 16 to the sample / hold element 27 of the image controller 3 supplies.
  • the first image line 16 has a line for the color red, a line for the color blue and a line for the color green for the first image signal RGB1, the color signals red, blue and green via the image controller 3 and the control unit 2 into one corresponding color of a corresponding image pixel of the display 1 are implemented.
  • the image generator 5 reads information for the color signals red, blue, green from the image memory 8 in accordance with the timing specified by the control unit 4 and forwards the color signals to the sample / hold element 27 in accordance with the timing specified by the control unit 4.
  • the control unit 4 controls the second control unit 29, which according to the time specified by the control unit 4 clock image data from the data memory 28 in the image memory 8 transfers.
  • the video signal source 7 supplies the sample / hold element 27 with a second image signal RGB2, which comprises a color signal red, a color signal blue and a color signal green.
  • the second image line 17 has three lines for the color red, blue and green.
  • the first image signal RGB1 and the second image signal RGB2 * are sampled by the sample / hold element 27 and passed via a first image signal line 31 and a second image signal line 30 to a selection circuit 28 which, depending on the selection signal A supplied via the selection line 13, either forwards the first image signal RGB1 or the second image signal RGB2 to the display controller 2.
  • the image controller 3 specifies the change from one image pixel to the next image pixel, the change from one image line to the next image line and the change from one image page to the next image page via the second control line 32 to the display controller 2.
  • the display control 2 addresses the corresponding image pixel with the image signal (RGB1 or RGB2) supplied by the image controller 3.
  • the first synchronization signal VSY1 and the third synchronization signal VSY2 are the same and are designated as vertical synchronization signal VSY and that the second synchronization signal HSY1 and the fourth synchronization signal HSY2 are the same and as horizontal synchronization onssignal HSY are designated.
  • the vertical and the horizontal synchronization signal are specified by the image generator 3.
  • FIG. 2a shows the vertical synchronization signal VSY, which specifies a change of image page when changing from a high state to a low state.
  • FIG. 2b shows a horizontal synchronization signal HSY, which specifies a line change when changing from a high state to a low state.
  • the image controller 3, the image generator 5 and the video signal source 7 are synchronized with the horizontal and vertical synchronization signal, so that at the time T1 the display control 2 begins with the display of a new image on the display 1, the image generator 5 the first image signal RGB1 new image and the video signal source 7 supplies the second image signal RGB2 of a new image to the image controller 3.
  • the horizontal synchronization signal HSY indicates the start of a new line by changing from a high state to a low state.
  • the image generator 5 and the video signal source 7 therefore supply the image signal RGB1, RGB2 of the first pixel of a new image line to the image controller 3 at the time T1.
  • the line counter ZZ changes at the point in time T1 at which a new image is started from the count x which is the
  • FIG. 2d shows, depending on the time axis, a pixel counter PZ, which indicates which pixel is shown on the display 1 depending on the time.
  • the pixel counter PZ jumps from a value y, which corresponds to the number of pixels of the last line, to a value 0 at the time T1, since a new line and thus a new pixel are driven at the time T1.
  • the line counter ZZ and the pixel counter PZ are integrated in the control unit 4.
  • the control signal RGBA with which the corresponding image pixel is controlled by the image controller 3, is shown in FIG. 2e in synchronism with the pixel counter PZ.
  • the control signal RGBA is constant, so that a step function results for the control signal RGBA.
  • FIG. 2f shows the system clock CL of the image controller 3, which has a constant frequency and represents a square-wave signal.
  • the time period between a rising and a falling edge of the system clock CL preferably specifies the time period of an image pixel, which is represented by the pixel counter PZ.
  • a rising or a falling edge of the system clock CL specifies the start of a new pixel, which is symbolically represented by arrows which are led from the edges of the system clock CL to the pixel counter PZ.
  • an arrow is led from the system clock CL to the pixel counter PZ, which specifies the change from image pixel 0 to image pixel 1.
  • system clock CL is specified by the timer 26 in the image controller 3.
  • the system clock CL thus defines the time behavior of the image pixels within an image line by the display controller 2.
  • the system clock CL also specifies the sampling clock with which the first and the second image signals RGB1, RGB2 are sampled by the sample / hold element 27. In this exemplary embodiment, the sampling takes place in each case on a rising or a falling edge of the system clock CL. This is shown in FIGS. 2f and 2g in the form of arrows which are aligned with the first image signal RGB1.
  • the control unit 4 controls the output of the image generator 5 as a function of the system clock CL in such a way that a new, first image signal RGB1 with a predeterminable first phase relationship ⁇ l (time shift) with respect to the system clock CL is given to the sample / hold element 27.
  • FIGS. 2g, 2h and 2i show an example of a first image signal RGBl, the color signal red R being shown in FIG. 2g, the color signal blue B in FIG. 2h and the color signal green G in FIG. 2i.
  • the color signals R, G, B are kept in sync with each other for a predetermined period of time TF and then adapted by the image generator 5 to a new color value which is read out from the image memory 8 for the corresponding image pixel and which is also again for a predetermined one Time TF is kept constant. This results in a step characteristic for the color signals R, B, G.
  • the color signals are preferably synchronized with one another, although a temporal shift of the change in the individual color signals red, blue, green to one another is also possible, although the scanning must then also be adapted accordingly for the color signals.
  • the times at which the color signals red, blue and green of the first image signal RGB1 are sampled are in these Sem exemplary embodiment determined by rising or falling edges of the system clock CL and represented in the form of arrows that lead to the color signal red of the first image signal of Figure 2g.
  • the phase relationship (time shift) selected in this exemplary embodiment between the system clock CL and the first image signal RGBl consists in a predeterminable first phase shift ⁇ l between the edge change of the system clock and the change of the first image signal RGBl output by the image generator 5, the image generator 5 changing the carries out the first image signal for one image pixel to the first image signal for the following image pixel with a predeterminable phase shift (time shift) to the edges of the system clock, preferably with a predeterminable first phase shift ⁇ l (time shift) at the sampling times of the sampling / holding element 27.
  • the initial point in time TA, at which the first image signal RGBl is changed, is a first predeterminable phase shift ⁇ l (time period) shifted with respect to the edge change of the system clock CL. This applies to both the rising and the falling edge of the system clock CL. Since the system clock specifies the sampling clock in this exemplary embodiment, this phase shift (time shift) also applies to one another the sampling clock with which the sample and hold 27 samples the first image signal.
  • the sampling takes place in each case on a rising or a falling edge of the system clock CL, as shown by the arrows in FIGS. 2f, 2g, which are led from the system clock CL to the first image signal RGB1 .
  • the sample / hold element 27 samples the color signal values red, blue and green of the first image signal RGB1.
  • the scanned value is shown on the display 1 for the period from the time T1 to the time T2 by the image controller 3 and the display controller 2.
  • the displayed image value of the display 1 is shown in FIG. 2e divided into image pixels.
  • FIGS. 2k, 21 and 2m show the color signal red R, the color signal blue B, and the color signal green G of the second image signal.
  • the color signals R, G, B of the second image signal are synchronized with one another in time in accordance with the color signals of the first image signal and are held at a constant value for a predetermined period of time, so that a step function results for the color signals.
  • the sampling times at which the sample / hold element 27 samples the second image signal are also shown in the form of arrows above the color signal red R, FIG. 2k.
  • the selection signal A is shown in FIG. 2j and has the value 1 up to the changeover time TU and the value 0 after the changeover time TU, so that the first image signal RGB1 on the display 1 before the changeover time TU and the second image signal after the changeover time TU RGB2 is shown on display 1.
  • the switching time TU is selected by the control unit 4 such that the switching time TU is a predeterminable second phase shift ⁇ 2 (second time period) compared to an ascending or a descending Edge of the system clock CL, in particular is shifted with respect to the sampling clock.
  • FIG. 2e shows the control signal RGBA with which the control unit 2 controls the display 1.
  • the numbers 1 or 2 symbolically represent the first or the second image signal RGB1, RGB2 in FIG. 2e.
  • the numbers 1 or 2 indicate which image signal the switching unit 28 forwards to the control unit 2.
  • the first image signal RGB1 and after the changeover time TU the second image signal RGB2 is reproduced by the control unit 2 on the display 1.
  • the first image signal RGB1 is thus represented in the image pixels of the pixel counter PZ, which are provided with the numbers 1 to 7, and the second image signal RGB2 is shown in the image pixels, which are identified with the numbers 8 and 9 of the pixel counter PZ.
  • the vertical synchronization signal VSY has a frequency of 50 to 60 Hz
  • the horizontal synchronization signal HSY has a frequency range of 14 to 18 kHz
  • the sampling frequency f of the control unit 4 with which the control unit 4 samples the system clock CL of the image controller 3, lies in a range between 4 and 40 MHz.
  • the control unit 4 samples the clock cycle CL at a frequency f which is greater than the frequency of the clock cycle CL and preferably not equal to a multiple of the frequency of the clock cycle CL.
  • the frequency of the clock cycle CL is 3.2 MHz
  • the sampling frequency f is 40 MHz.
  • predeterminable first phase shift ⁇ l between the time clock CL and the switching times of the first image signal RGBl can thus be a multiple of the reciprocal value of the
  • Sampling frequency f can be set: where the Sampling frequency f of the control unit 4 is preferably not the same is a multiple of the frequency of the clock CL. If the sampling frequency f is not equal to a multiple of the frequency of the clock CL, the sampling frequency can be selected to be almost the same, but greater than the frequency of the clock CL, and nevertheless the first phase shift ⁇ l (time shift) is well coordinated via the control unit 4.
  • the first phase shift ⁇ l is preferably kept constant by the control unit 4 within one image line. A very good picture quality is achieved when the first
  • Phase shift ⁇ l (first time shift) is kept constant within an image. It is an advantageous further development if, when sampling a first image signal, the first image signal provided for the corresponding image pixel by the image memory 8 is always sampled in good time so that the correct image pixel is always controlled with the correct image signal. In this way, edge shifts and shadow effects are avoided.
  • the control unit 4 is connected to the setting device 9, which has, for example, control registers, with which the first or the second phase shift ⁇ l, ⁇ 2 (first or second time shift) can be set by a user, taking into account the image quality.
  • the setting device 9 has, for example, control registers, with which the first or the second phase shift ⁇ l, ⁇ 2 (first or second time shift) can be set by a user, taking into account the image quality.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Synchronizing For Television (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

Es wird ein Anzeigesystem und ein Verfahren zur Versorgung eines Anzeigesystems mit einem Bildsignal beschrieben, bei dem das Bildsignal in Abhängigkeit vom Systemtakt des Anzeigesystems zugeführt wird, wodurch eine Verbesserung der Bildqualität erreicht wird. Eine besonders gute Bildqualität wird erreicht, wenn der Wechsel des Bildsignals für ein Bildpixel auf das Bildsignal für das folgende Bildpixel zeitlich verschoben zu dem Abtastzeitpunkt gewählt wird, zu dem das Anzeigesystem das Bildsignal abtastet.

Description

Beschreibung
Anzeigesystem und Verfahren zur Versorgung eines Anzeigesy- stems mit einem Bildsignal
Die Erfindung betrifft ein Anzeigesystem gemäß dem Oberbegriff des Anspruchs 1 und Verfahren gemäß dem Oberbegriff des Anspruchs 6.
AnzeigeSysteme werden dazu verwendet, um unter Verwendung eines Videosignals oder eines Fernsehsignals wie z.B. NTSC- oder PAL-Nor Bilder darzustellen, wobei beispielsweise Flüssigkristallanzeigen (LCD) verwendet werden.
Aus EP 0 489 757 Bl ist bereits eine als integrierte Schaltung ausgeführte taktsteuerbare AnSteuereinheit eines Anzeigesystems bekannt, bei dem mehrere, identisch aufgebaute, integrierte Schaltungen für jeweils einen Teil der Anzeige vorgesehen sind, wobei ein Zeichengenerator angeordnet ist, der nach Eingabe eines Codes aus einer Speichereinheit Ausgangs- signale ausliest, die auf der Anzeige dargestellt werden.
Bei der Darstellung von Bildern nach einer Fernsehnorm (NTSC, PAL) , wird bei der Darstellung eines auf der Anzeige darzu- stellenden Bildes nach jeder Bildzeile eine Synchronisation zwischen dem Anzeigesystem und der Bildquelle vorgenommen, so daß innerhalb einer Bildzeile eine Phasenverschiebung zwischen der Taktfrequenz des Anzeigesystems und der Frequenz des zugeführten Bildsignales auftritt. Dies führt zu Bildun- schärfe und zu Schatteneffekten an vertikalen Kanten.
Die Aufgabe der Erfindung beruht darin, die Bildqualität zu verbessern und dabei insbesondere Schatteneffekte und Bildun- schärfe zu verringern. Die Aufgabe der Erfindung wird durch die Merkmale des Anspruchs 1 und durch die Merkmale des Anspruchs 6 gelöst . Eine besonders gute Bildqualität wird erreicht, wenn das zugeführte Bildsignal in Abhängigkeit von der Systemfrequenz des An- zeigesystems synchronisiert ist.
Weitere vorteilhafte Ausbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Die Erfindung wird anhand der Figuren näher erläutert; es zeigen:
Figur 1 schematisch den Aufbau eins Anzeigesystems und Figur 2 ein Diagramm mit Signalabläufen.
Figur 1 zeigt ein Anzeigesystem in Form von logischen Blökken, das entweder aus Einzelbausteinen oder als eine integrierte Schaltung und/oder in Form von Software realisiert sein kann.
Figur 1 zeigt eine Anzeige 1, die beispielsweise als Flüssigkristallanzeige, als Vacuu -Fluorescence-Display (VFD) oder als Matrix aus einer Vielzahl von lichtemittierenden Dioden (LED) ausgebildet ist. Die Anzeige 1 ist mit einer Anzeigesteuerung 2 versehen, mit der die einzelnen Bildelemente der Anzeige 1 ansteuerbar sind, wobei die Anzeige 1 in Zeilen und Spalten entsprechend einem Fernsehbild eingeteilt ist. Bei einer Flüssigkristallanzeige sind dazu beispielsweise in Form einer Matrix eine Vielzahl von Dünnfilmtransistoren angeordnet, die aus amorphem Silicium bestehen und über eine Spal- ten- und Zeilenansteuerleitung einzeln ansteuerbar sind. Ein Farbbild wird dadurch erzeugt, daß mit Hilfe der Dünnfilmtransistoren ein roter, ein blauer und ein grüner Bildpunkt in der entsprechenden Intensität angesteuert wird, so daß die Farben des roten, des blauen und des grünen Bildpunktes zu- sammen die Farbe eines Bildpixels ergeben. Die Anzeigesteuerung 2 ist über eine Ansteuerleitung 23 mit einem Bildcontroller 3 verbunden. Vom Bildcontroller 3 ausgehend ist eine Taktleitung 10 zu einer Recheneinheit 4 geführt. Weiterhin sind zwischen dem Bildcontroller 3 und der Recheneinheit, 4 eine erste und eine zweite Synchronleitung 11, 12 angeordnet und zudem ist von der Recheneinheit 4 eine Auswahlleitung 13 zum Bildcontroller 3 geführt.
Der Bildcontroller 3 ist weiterhin über eine dritte und eine vierte Synchronleitung 14, 15 mit einer Videosignalquelle 7 verbunden, von der eine zweite Bildleitung 17 zum Bildcontroller 3 geführt ist.
Der Bildcontroller 3 ist über eine erste Bildleitung 16 an einen Bildgenerator 5 angeschlossen, zu dem von der Recheneinheit 4 eine erste Ansteuerleitung 18 geführt ist. Zudem steht der Bildgenerator 5 mit einem Bildspeicher 8 über eine erste Datenleitung 6 in Verbindung.
Die Recheneinheit 4 ist mit einer Einsteilvorrichtung 9 verbunden, die beispielsweise Kontrollregister aufweist. Der Bildcontroller 3 ist über eine zweite Ansteuerleitung 32 mit der Anzeigesteuerung 2 verbunden.
Der Bildcontroller 3 verfügt über einen Timer 26, der eine Taktfrequenz für ein Abtast-/Halteglied 27 vorgibt, mit der die Bildsignale der ersten und der zweiten Bildleitung 16, 17 abgetastet werden. Das RGBl-Signal der ersten Bildleitung 16 wird von dem Abtas -/Halteglied 27 an eine Auswahlschaltung 28 geführt. Das RGB2-Signal der zweiten Bildleitung 17 wird über eine zweite Abtastleitung 30 ebenfalls an die Auswahl- Schaltung 28 geführt. Die Auswahlleitung 13 der Recheneinheit 4 ist mit der AuswahlSchaltung 28 verbunden. Der Ausgang der AuswahlSchaltung 28 ist an die Ansteuerleitung 23 geführt. Die Steuereinheit 4 steht weiterhin mit einer zweiten Steuereinheit 29 in Verbindung, die über Datenleitungen mit dem Bildspeicher 8 und mit einem Datenspeicher 28 verbunden ist.
Im folgenden wird die Funktionsweise der Figur 1 näher erläutert. Der Bildcontroller 3 verarbeitet Bildsignale, die beispielsweise als Rot-, Blau- und Grün-Signale einer Fernsehnorm (PAL, NTSC) zugeführt werden. Die zugeführten Bildsignale sind dabei in bezug auf den Bildcontroller 3 synchroni- siert . Dazu wird über die erste Synchronleitung 11 ein erstes Synchronisationssignal VSY1 zwischen der Recheneinheit 4 und dem Bildcontroller 3 ausgetauscht, das eine Synchronisierung des Bildseitenwechsels durchführt. Dadurch wird gewährleistet, daß der Bildcontroller 3 und die Recheneinheit 4 gleichzeitig eine neue Bildseite darstellen, bzw. bereitstellen. Weiterhin wird über die zweite Synchronisationsleitung 12 ein zweites Synchronisationssignal HSY1 zwischen der Recheneinheit 4 und dem Bildcontroller 3 ausgetauscht, das zur Synchronisierung des Zeilenwechsels innerhalb eines Bildes dient. Auf diese Weise wird gewährleistet, daß der Bildcontroller 3 und die Recheneinheit 4 synchron von einer Bildzeile zur nächsten Bildzeile springen.
Die gleiche Synchronisation wird zwischen dem Bildcontroller 3 und der Videosignalquelle 7 durchgeführt, indem über die dritte Synchronleitung 14 ein drittes Synchronisationssignal VSY2 und über die vierte Synchronisationsleitung 15 ein viertes Synchronsignal HSY2 ausgetauscht wird. Das dritte Synchronisationssignal VSY2 sorgt dafür, daß der Bildcontroller 3 und die Videosignalquelle 7 synchron einen Bildseitenwechsel durchführen. Das vierte Synchronisationssignal HSY2 sorgt dafür, daß der Bildcontroller 3 und die Videosignalquelle 7 synchron einen Zeilenwechsel innerhalb eines Bildes durchführen. Auf diese Weise sind sowohl die erste Recheneinheit 4 als auch die Videosignalquelle 7 mit dem Bildcontroller 3 entsprechend einer Fernsehnorm, wie zum Beispiel PAL oder NTSC, synchronisiert, wobei entweder der Bildcontroller 3 oder die Recheneinheit 4 oder die Videoquelle 7 den Synchronisationstakt, das heißt das erste, das zweite, das dritte und das vierte Synchronisationssignal VSY1, HSY1, VSY2, HSY2 vorgeben. Vorzugsweise sind das erste und das zweite, beziehungsweise das dritte und das vierte Synchronisationssignal gleich: VSY1 = VSY2 ; HSY1 = HSY2.
Die Steuereinheit 4 steuert über die Steuerleitung 18 den Bildgenerator 5 derart, daß der Bildgenerator 5 in Abhängigkeit von dem ersten Synchronisationssignal VSY1, dem zweiten Synchronisationssignal HSY1 und in Abhängigkeit von dem Systemtakt des Bildcontrollers 3 ein Bildsignal über die erste Bildleitung 16 dem Abtast-/Halteglied 27 des Bildcontrollers 3 zuführt. Die erste Bildleitung 16 weist für das erste Bildsignal RGB1 eine Leitung für die Farbe Rot, eine Leitung für die Farbe Blau und eine Leitung für die Farbe Grün auf, wobei die Farbsignale Rot, Blau und Grün über den Bildcontroller 3 und die Ansteuereinheit 2 in eine entsprechende Farbe eines entsprechenden Bildpixels der Anzeige 1 umgesetzt werden.
Entsprechend der vorgegebenen Intensitäten der Farbsignale
Rot, Blau und Grün können beliebige Farben auf der Anzeige 1 dargestellt werden. Der Bildgenerator 5 liest entsprechend dem von der Steuereinheit 4 vorgegebenen Zeittakt Information für die Farbsignale Rot, Blau, Grün aus dem Bildspeicher 8 aus und gibt die Farbsignale entsprechend dem von der Steuereinheit 4 vorgegebenen Zeittakt an das Abtast-/Halteglied 27 weiter.
Die Steuereinheit 4 steuert die zweite Steuereinheit 29, die entsprechend dem von der Steuereinheit 4 vorgegebenen Zeit- takt Bilddaten vom Datenspeicher 28 in den Bildspeicher 8 überträgt .
Die Videosignalquelle 7 führt entsprechend der Synchronisati- on durch das dritte und das vierte Synchronisationssignal VSY2, HSY2 dem Abtast-/Halteglied 27 ein zweites Bildsignal RGB2 zu, das ein Farbsignal Rot, ein Farbsignal Blau und ein Farbsignal Grün umfaßt. Die zweite Bildleitung 17 weist entsprechend der ersten Bildleitung 16 drei Leitungen für die Farbe Rot, Blau und Grün auf.
Das erste Bildsignal RGB1 und das zweite Bildsignal RGB2 werden* von dem Abtast-/Halteglied 27 abgetastet und über eine erste Bildsignalleitung 31 und eine zweite Bildsignalleitung 30 an eine Auswahlschaltung 28 geführt, die in Abhängigkeit von dem über die Auswahlleitung 13 zugeführten Auswahlsignal A entweder das erste Bildsignal RGB1 oder das zweite Bildsignal RGB2 an die Anzeigesteuerung 2 weitergibt.
Der Bildcontroller 3 gibt über die zweite Ansteuerleitung 32 an die Anzeigesteuerung 2 den Wechsel von einem Bildpixel zum nächsten Bildpixel, den Wechsel von einer Bildzeile zur nächsten Bildzeile und den Wechsel von einer Bildseite zur nächsten Bildseite vor. Die Anzeigesteuerung 2 adressiert ent- sprechend der Steuerung durch den Bildcontroller 3 das entsprechende Bildpixel mit dem vom Bildcontroller 3 zugeführten Bildsignal (RGB1 oder RGB2) .
Im folgenden wird anhand der Figur 2 die Funktionsweise der erfindungsgemäßen Vorrichtung und des erfindungsgemäßen Verfahrens näher erläutert, wobei davon ausgegangen wird, daß das erste Synchronisationssignal VSY1 und das dritte Synchronisationssignal VSY2 gleich sind und als vertikales Synchronisationssignal VSY bezeichnet sind und daß das zweite Syn- chronisationssignal HSY1 und das vierte Synchronisationssignal HSY2 gleich sind und als horizontales Synchronisati- onssignal HSY bezeichnet sind. Das vertikale und das horizontale Synchronisationssignal werden in diesem Ausführungsbei- spiel vom Bildgenerator 3 vorgegeben.
Figur 2a zeigt das vertikale Synchronisationssignal VSY, das bei einem Wechsel von einem High-Zustand auf eine Low-Zustand einen Bildseitenwechsel vorgibt. Figur 2b zeigt ein horizontales Synchronisationssignal HSY, das bei einem Wechsel von einem High-Zustand auf einen Low-Zustand einen Zeilenwechsel vorgibt.
Auf das horizontale und vertikale Synchronisationssignal sind der Bildcontroller 3, der Bildgenerator 5 und die Videosignalquelle 7 synchronisiert, so daß zum Zeitpunkt Tl die An- zeigesteuerung 2 mit der Darstellung eines neuen Bildes auf der Anzeige 1 beginnt, der Bildgenerator 5 das erste Bildsignal RGBl eines neuen Bildes und die Videosignalquelle 7 das zweite Bildsignal RGB2 eines neuen Bildes dem Bildcontroller 3 zuführt .
Ebenfalls zum Zeitpunkt Tl gibt das horizontale Synchronisationssignal HSY durch einen Wechsel von einem High-Zustand zu einem Low-Zustand den Beginn einer neuen Zeile vor. Der Bildgenerator 5 und die Videosignalquelle 7 führen deshalb zum Zeitpunkt Tl das Bildsignal RGBl, RGB2 des ersten Pixels einer neuen Bildzeile dem Bildcontroller 3 zu.
Dies ist in Figur 2c mit dem Zeilenzähler ZZ symbolisch dargestellt. Der Zeilenzähler ZZ wechselt beim Zeitpunkt Tl, bei dem ein neues Bild begonnen wird, vom Zählstand x, der die
Zeilenanzahl des letzten Bildes darstellt, auf den Wert 1 und gibt damit die erste Zeile des neuen Bildes an. Beim Zeitpunkt T4, bei dem durch das horizontale Synchronisations- signal HSY (Figur 2b) ein Zeilenwechsel vorgegeben wird, springt der Zeilenzähler ZZ auf den Wert 2. Figur 2d zeigt in Abhängigkeit von der Zeitachse einen Pixelzähler PZ, der angibt, welcher Pixel in Abhängigkeit von der Zeit auf der Anzeige 1 dargestellt wird. Der Pixelzähler PZ springt beim Zeitpunkt Tl von einem Wert y, der der Anzahl der Pixel der letzten Zeile entspricht, auf einen Wert 0, da beim Zeitpunkt Tl eine neue Zeile und damit ein neuer Pixel angesteuert wird. Der Zeilenzähler ZZ und der Pixelzähler PZ sind in der Steuereinheit 4 integriert .
Zeitlich synchron zum Pixelzähler PZ ist in Figur 2e das An- steuersignal RGBA dargestellt, mit dem der entsprechende Bildpixel vom Bildcontroller 3 angesteuert wird. Während der Zeitdauer eines Bildpixels ist das Ansteuersignal RGBA konstant, so daß sich für das Ansteuersignal RGBA eine Stufen- funktion ergibt.
In Figur 2f ist der Systemtakt CL des Bildcontrollers 3 dargestellt, der eine konstante Frequenz aufweist und ein Recht - ecksignal darstellt. Die Zeitdauer zwischen einer steigenden und einer fallenden Flanke des Systemtaktes CL gibt vorzugsweise die Zeitdauer eines Bildpixels vor, die durch den Pixelzähler PZ dargestellt ist. Eine steigende oder eine fallende Flanke des Systemtaktes CL gibt den Anfang eines neuen Pixels vor, der durch Pfeile symbolisch dargestellt ist, die von den Flanken des Systemtaktes CL zum Pixelzähler PZ geführt sind. Zum Zeitpunkt T2 ist vom Systemtakt CL ein Pfeil zum Pixelzähler PZ geführt, der den Wechsel von Bildpixel 0 zum Bildpixel 1 vorgibt .
Ebenso ist von der nächsten steigenden Flanke zum Zeitpunkt T3 ein Pfeil vom Systemtakt CL zum Pixelzähler PZ geführt, der den Wechsel vom Bildpixel 1 zum Bildpixel 2 festlegt. Der Systemtakt CL wird vom Timer 26 im Bildcontroller 3 vorgegeben. Der Systemtakt CL legt damit das Zeitverhalten der Bild- pixel innerhalb einer Bildzeile durch die Anzeigesteuerung 2 fest . Der Systemtakt CL gibt ebenfalls den Abtasttakt vor, mit dem das erste und das zweite Bildsignal RGBl, RGB2 vom Abtast- /Halteglied 27 abgetastet werden. In diesem Ausführungsbei- spiel erfolgt, die Abtastung jeweils bei einer steigenden oder einer fallenden Flanke des Systemtaktes CL. Dies ist in den Figuren 2f und 2g in Form von Pfeilen dargestellt, die auf das erste Bildsignal RGBl ausgerichtet sind.
Die Steuereinheit 4 steuert in Abhängigkeit vom Systemtakt CL die Ausgabe des Bildgenerators 5 derart, daß ein neues, erstes Bildsignal RGBl mit einer vorgebbaren ersten Phasenbeziehung δφl (Zeitverschiebung) gegenüber dem Systemtakt CL an das Abtast-/Halteglied 27 gegeben wird.
Die Figuren 2g, 2h und 2i zeigen ein Beispiel für ein erstes Bildsignal RGBl, wobei in Figur 2g das Farbsignal Rot R, in Figur 2h das Farbsignal Blau B und in Figur 2i das Farbsignal Grün G dargestellt ist. Die Farbsignale R, G, B werden syn- chron zueinander für jeweils eine vorgegebene Zeitdauer TF konstant gehalten und anschließend vom Bildgenerator 5 an einen neuen Farbwert angepaßt, der aus dem Bildspeicher 8 für das entsprechende Bildpixel ausgelesen wird, und der ebenfalls wieder für eine vorgegebene Zeitdauer TF konstant ge- halten wird. Auf diese Weise ergibt sich für die Farbsignale R,B,G jeweils eine Stufenkennlinie.
In diesem Ausführungsbeispiel sind die Farbsignale vorzugsweise zueinander synchronisiert, wobei jedoch auch eine zeit- liehe Verschiebung der Änderung der einzelnen Farbsignale Rot, Blau, Grün zueinander möglich ist, wobei jedoch dann auch die Abtastung entsprechend für die Farbsignale angepaßt sein muß.
Die Zeitpunkte, zu denen die Farbsignale Rot, Blau und Grün des ersten Bildsignales RGBl abgetastet werden, sind in die- sem Ausführungsbeispiel durch steigende oder fallende Flanken des Systemtaktes CL bestimmt und in Form von Pfeilen, die zu dem Farbsignal Rot des ersten Bildsignales der Figur 2g geführt sind, dargestellt.
Die in diesem Ausführungsbeispiel gewählte Phasenbeziehung (Zeitverschiebung) zwischen dem Systemtakt CL und dem ersten Bildsignal RGBl besteht in einer vorgebbaren ersten Phasenverschiebung δφl zwischen dem Flankenwechsel des Systemtaktes und dem Wechsel des von dem Bildgenerator 5 ausgegebenen ersten Bildsignals RGBl, wobei der Bildgenerator 5 einen Wechsel des ersten Bildsignals für ein Bildpixel zum ersten Bildsignal für das folgende Bildpixel mit einer vorgebbaren Phasenverschiebung (Zeitverschiebung) zu den Flanken des Syste - taktes, vorzugsweise mit einer vorgebbaren ersten Phasenverschiebung δφl (Zeitverschiebung) zu den Abtastzeitpunkten des Abtast -/Haltegliedes 27 durchführt.
Betrachtet man für das Farbsignal Rot R des ersten Bildsigna- les RGBl die Phasenbeziehung (Zeitverschiebung) gegenüber dem
Systemtakt CL, so wird aus Figur 2g und 2f deutlich, daß das Farbsignal Rot R zum Anfangszeitpunkt Tl auf einen neuen Wert für das nächste Bildpixel vom Bildgenerator 5 eingestellt wird und dieser Wert bis zum Endzeitpunkt TE beibehalten wird, um anschließend vom Bildgenerator 5 wieder auf einen neuen Wert eingestellt zu werden, der dann wieder für den gleichen Zeitraum konstant gehalten wird.
Der Anfangszeitpunkt TA, bei dem das erste Bildsignal RGBl geändert wird, ist eine erste vorgebbare Phasenverschiebung δφl (Zeitdauer) gegenüber dem Flankenwechsel des Systemtaktes CL verschoben. Dies trifft sowohl für die steigende als auch die fallende Flanke des Systemtaktes CL zu. Da in diesem Ausführungsbeispiel der Systemtakt den Abtasttakt vorgibt, gilt diese Phasenverschiebung (Zeitverschiebung) auch gegenüber dem Abtasttakt, mit dem das Abtast-Halteglied 27 das erste Bildsignal abtastet.
Betrachtet man nun den Abtastvorgang des Abtast-/Haltegliedes 27, so erfolgt die Abtastung jeweils bei einer steigenden oder einer fallenden Flanke des Systemtaktes CL, wie durch die Pfeile in Figur 2f,2g dargestellt ist, die vom Systemtakt CL zum ersten Bildsignal RGBl geführt sind. Zum AbtastZeitpunkt TAB tastet das Abtast-/Halteglied 27 die Farbsignalwer- te Rot, Blau und Grün des ersten Bildsignales RGBl ab. Der abgetastete Wert wird für die Zeitdauer vom Zeitpunkt Tl bis zum Zeitpunkt T2 vom Bildcontroller 3 und der Anzeigesteuerung 2 auf der Anzeige 1 dargestellt . Der dargestellte Bildwert der Anzeige 1 ist in Figur 2e eingeteilt in Bildpixel dargestellt.
Die Figuren 2k, 21 und 2m zeigen das Farbsignal Rot R, das Farbsignal Blau B, und das Farbsignal Grün G des zweiten Bildsignales. Die Farbsignale R, G, B des zweiten Bildsigna- les sind entsprechend den Farbsignalen des ersten Bildsignales zeitlich zueinander synchronisiert und werden für eine vorgegebene Zeitdauer auf einem konstanten Wert festgehalten, so daß sich für die Farbsignale jeweils eine Stufenfunktion ergibt. Die Abtastzeitpunkte, zu denen das Abtast-/Halteglied 27 das zweite Bildsignal abtastet, sind über dem Farbsignal Rot R, Figur 2k, ebenfalls in Form von Pfeilen dargestellt.
Das Auswahlsignal A ist in Figur 2j dargestellt und hat bis zum UmschaltZeitpunkt TU den Wert 1 und nach dem Umschalt- Zeitpunkt TU den Wert 0, so daß vor dem Umschaltzeitpunkt TU das erste Bildsignal RGBl auf der Anzeige 1 und nach dem Umschaltzeitpunkt TU das zweite Bildsignal RGB2 auf der Anzeige 1 dargestellt wird. Der Umschal Zeitpunkt TU wird von der Steuereinheit 4 derart gewählt, daß der Umschaltzeitpunkt TU eine vorgebbare zweite Phasenverschiebung δφ2 (zweite Zeitdauer) gegenüber einer aufsteigenden oder einer absteigenden Flanke des Systemtaktes CL, insbesondere gegenüber dem Abtasttakt verschoben ist .
In Figur 2e ist das Ansteuersignal RGBA dargestellt, mit dem die Ansteuereinheit 2 die Anzeige l ansteuert . Mit den Zahlen 1 oder 2 ist in der Figur 2e symbolisch das erste oder das zweite Bildsignal RGB1,RGB2 dargestellt. Die Zahlen 1 oder 2 geben an, welches Bildsignal die Umschalteeinheit 28 an die Ansteuereinheit 2 weitergibt. Bis zu dem Umschaltzeitpunkt TU wird das erste Bildsignal RGBl und nach dem UmschaltZeitpunkt TU das zweite Bildsignal RGB2 von der Ansteuereinheit 2 auf der Anzeige 1 wiedergegeben. Damit wird in den Bildpixeln des Pixelzählers PZ, die mit den Zahlen 1 bis 7 versehen sind, das erste Bildsignal RGBl und in den Bildpixeln, die mit den Zahlen 8 und 9 des Pixelzählers PZ gekennzeichnet sind, das zweite Bildsignal RGB2 dargestellt.
Das vertikale Synchronisationssignal VSY weist eine Frequenz von 50 bis 60 Hz, das horizontale Synchronsignal HSY weist einen Frequenzbereich von 14 bis 18 kHz auf, die Abtastfre- quenz f der Steuereinheit 4, mit dem die Steuereinheit 4 den Systemtakt CL des Bildcontrollers 3 abtastet, liegt in einem Bereich zwischen 4 und 40 MHz. Die Steuereinheit 4 tastet den Zeittakt CL mit einer Frequenz f ab, die größer als die Fre- quenz des Zeittaktes CL ist und vorzugsweise ungleich einem Vielfachen der Frequenz des Zeittaktes CL. Im dem vorgegebenen Beispiel ist die Frequenz des Zeittaktes CL 3 , 2 MHz und die Abtastfrequenz f beträgt 40 MHz. Die Zeitdauer eines Pixels, die durch den Pixelzähler PZ in Figur 2d dargestellt ist, beträgt somit: — = 156μ_s und die durch die Steuereinheit
4 vorgebbare erste Phasenverschiebung δφl zwischen dem Zeit- takt CL und den Umschaltzeitpunkten des ersten Bildsignales RGBl kann somit auf ein Vielfaches des reziproken Wertes der
Abtastfrequenz f festgelegt werden: wobei die Abtastfrequenz f der Steuereinheit 4 vorzugsweise ungleich einem Vielfachen der Frequenz des Zeittaktes CL ist. Ist die Abtastfrequenz f ungleich einem Vielfachen der Frequenz des Zeittaktes CL, so kann die Abtastfrequenz nahezu gleich, aber größer als die Frequenz des Zeittaktes CL gewählt werden und trotzdem ist eine gute Abstimmung der ersten Phasenverschiebung δφl (Zeitverschiebung) über die Steuereinheit 4 gegeben.
Die erste Phasenverschiebung δφl wird vorzugsweise innerhalb einer Bildzeile von der Steuereinheit 4 konstant gehalten. Eine sehr gute Bildqualität wird erreicht, wenn die erste
Phasenverschiebung δφl (erste Zeitverschiebung) innerhalb eines Bildes konstant gehalten wird. Es ist eine vorteilhafte Weiterbildung, wenn beim Abtasten eines ersten Bildsignales immer das für das entsprechende Bildpixel vom Bildspeicher 8 vorgesehene erste Bildsignal rechtzeitig abgetastet wird, so daß immer das richtige Bildpixel mit dem richtigen Bildsignal angesteuert wird. Auf diese Weise werden Kantenverschiebungen und Schatteneffekte vermieden.
Die Steuereinheit 4 ist mit der EinStellvorrichtung 9 verbunden, die beispielsweise Kontrollregister aufweist, mit denen wahlweise die erste oder die zweite Phasenverschiebung δφl, δφ2 (erste oder zweite Zeitverschiebung) von einem Benutzer unter Berücksichtigung der Bildqualität einstellbar ist. Durch die Einstellung der ersten und/oder der zweiten Phasenverschiebung ist es möglich, eine optimale Synchronisation abhängig von der Bildschärfe der Anzeige 1 einzustellen.

Claims

Patentansprüche
1. Anzeigesystem mit einer Anzeige (1), mit einer Anzeigesteuerung (2) mit einem Bildcontroller (3) , der nach einem Systemtakt des Anzeigesystems arbeitet, und der mit einer
Bildsignalquelle (4, 5) verbunden ist, die dem Bildcontroller (3) ein Bildsignal zuführt, das der Bildcontroller über die Anzeigesteuerung (3) in Abhängigkeit vom Systemtakt auf der Anzeige darstellt, dadurch gekennzeichnet, daß
- der Systemtakt des Anzeigesystems an die Bildsignalquelle (4, 5) geführt ist, und
- die Bildsignalquelle (4, 5) das Bildsignal (RGBl) dem Bildcontroller (3) in Abhängigkeit vom Systemtakt des Anzeige- Systems zuführt .
2. Anzeigesystem nach Anspruch 1, dadurch gekennzeichnet, daß der Bildcontroller (3) das zugeführte Bildsignal (RGBl) mit einem Abtasttakt (27) abtastet, der vom Systemtakt abhängt, daß der Bildcontroller (3) entsprechend dem abgetasteten Bildsignal (RGBl) einen entsprechenden Bildpunkt auf der Anzeige (1) darstellt, und daß die Bildsignalquelle (4, 5) das Bildsignal (RGBl) dem Bildcontroller (3) in bezug auf den Abtasttakt (27) mit ei- ner vorgebbaren Phasenverschiebung (δφl) zuführt.
3. Anzeigesystem nach Anspruch 2, dadurch gekennzeichnet, daß die Phasenverschiebung (δφl) für mindestens eine Bildzeile der Anzeige (1) konstant ist.
4. Anzeigesystem nach Anspruch 1, dadurch gekennzeichnet, daß der Bildcontroller (3) mit einer zweiten Bildsignalquelle
(7) verbunden ist, die dem Bildcontroller (3) ein zweites Bildsignal (RGB2) zuführt, daß eine Steuereinheit (4) vor- gesehen ist, an die der Systemtakt geführt ist, daß die
Steuereinheit (4) dem Bildcontroller (3) ein Umschaltsignal (A) zuführt, das eine vorgebbare Phasenverschiebung (δφ2) gegenüber dem Systemtakt aufweist, und das festlegt, welches Bildsignal (RGB1,RGB2) der Bildcontroller (3) auf der Anzeige (1) darstellt.
5. Anzeigesystem nach Anspruch 2 und 4 , dadurch gekennzeichnet, daß die Recheneinheit (4) den Systemtakt mit einer Abtastfrequenz abtastet, deren reziproker Wert ungleich einem Vielfachen der Zeitperiode des Systemtaktes ist, und daß die Recheneinheit (4) die Phasenverschiebung (δφl) als Vielfache des reziproken Wertes der Abtastfrequenz vorgibt.
6. Verfahren zur Versorgung eines Anzeigesystem (1) mit einem Bildsignal, das vom Anzeigesystem in Abhängigkeit von einem Systemtakt auf einer Anzeige dargestellt wird, dadurch gekennzeichnet, daß das Bildsignal (RGBl) dem Anzeigesystem von der Bildsignalquelle (4, 5) in Abhängigkeit vom Systemtakt zugeführt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Bildsignal (RGBl) für mindestens ein Bildpixel vorgegeben wird, daß anschließend das Bildsignal (RGBl) für mindestens ein zweites Bildpixel vorgegeben wird, und daß der Wechsel des Bildsignals von einem Bildpixel zum nächsten Bildpixel in einer vorgebbaren Phasenbeziehung (δφl) zum Systemtakt vorgegeben wird.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß dem Anzeigesystem ein zweites Bildsignal (RGB2) und ein Aus- wahlsignal (A) zugeführt werden, daß in Abhängigkeit von dem Auswahlsignal (A) das erste oder das zweite Bildsignal (RGB1,RGB2) vom Anzeigesystem auf der Anzeige dargestellt wird, daß das Auswahlsignal (A) in einer vorgebbaren zweiten Phasenbeziehung (δφ2) gegenüber dem Systemtakt geändert wird.
9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Bildsignal (RGBl) abgetastet wird, daß anschließend der abgetastete Wert dargestellt wird, und daß der Zeitpunkt der Abtastung (27) in Abhängigkeit vom Systemtakt vorgegeben wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Bildsignal (RGBl) für mindestens ein erstes Bildpixel als ein Wert vorgegeben wird, daß das Bildsignal (RGBl) an- schließend für mindestens ein zweites Bildpixel als ein
Wert vorgegeben wird, und daß das Bildsignal (RGBl) von dem Wert für das erste Bildpixel zu dem Wert für das zweite Bildpixel in einer vorgebbaren Phasenbeziehung (δφl) zum Zeitpunkt der Abtastung (27) geändert wird.
EP97926993A 1996-06-27 1997-06-09 Anzeigesystem und verfahren zur versorgung eines anzeigesystems mit einem bildsignal Expired - Lifetime EP0907946B1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19625898 1996-06-27
DE19625898A DE19625898A1 (de) 1996-06-27 1996-06-27 Anzeigesystem und Verfahren zur Versorgung eines Anzeigesystems mit einem Bildsignal
PCT/DE1997/001163 WO1998000830A1 (de) 1996-06-27 1997-06-09 Anzeigesystem und verfahren zur versorgung eines anzeigesystems mit einem bildsignal

Publications (2)

Publication Number Publication Date
EP0907946A1 true EP0907946A1 (de) 1999-04-14
EP0907946B1 EP0907946B1 (de) 2001-04-11

Family

ID=7798263

Family Applications (1)

Application Number Title Priority Date Filing Date
EP97926993A Expired - Lifetime EP0907946B1 (de) 1996-06-27 1997-06-09 Anzeigesystem und verfahren zur versorgung eines anzeigesystems mit einem bildsignal

Country Status (5)

Country Link
US (1) US6380989B1 (de)
EP (1) EP0907946B1 (de)
JP (1) JP3902665B2 (de)
DE (2) DE19625898A1 (de)
WO (1) WO1998000830A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19807257C2 (de) * 1998-02-20 2000-05-11 Siemens Ag Anzeigevorrichtung und Verfahren zur Darstellung von analogen Bildsignalen
TWI292893B (en) * 2005-10-05 2008-01-21 Myson Century Inc Method for prevention of distorted sub-picture display on flat panel display

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0489757B1 (de) * 1989-08-31 1994-10-19 Siemens Aktiengesellschaft Als IC ausgeführte taktsteuerbare Ansteuereinheit einer Anzeigematrix
JP3218567B2 (ja) * 1990-09-28 2001-10-15 クロームアロイ・ガス・タービン・コーポレイション 高強力ニッケル基超合金類の溶接
JP2673386B2 (ja) * 1990-09-29 1997-11-05 シャープ株式会社 映像表示装置
US5309168A (en) * 1990-10-31 1994-05-03 Yamaha Corporation Panel display control device
US5635984A (en) * 1991-12-11 1997-06-03 Samsung Electronics Co., Ltd. Multi-picture control circuit and method for electronic still camera
US5473382A (en) * 1992-11-04 1995-12-05 Hitachi, Ltd. Video signal converting apparatus for converting an interlace video signal into a non-interlace video signal for reduction
GB2282307A (en) * 1993-09-24 1995-03-29 Ibm Disabling display unit when image is unchanged
JPH07107408A (ja) * 1993-10-05 1995-04-21 Mitsubishi Electric Corp 画面表示装置内蔵のシングルチップマイクロコンピュータ
EP0669761A3 (de) * 1994-02-23 1999-03-03 Hitachi, Ltd. Empfangseinrichtung für ein Fernsehsignal, welche eine Einrichtung zum Auffinden und zur Wiedergabe von Informationen enthält
US5978041A (en) * 1994-10-24 1999-11-02 Hitachi, Ltd. Image display system
JPH08214223A (ja) * 1995-02-03 1996-08-20 Sony Corp テレビジョン装置
JPH08256297A (ja) * 1995-03-17 1996-10-01 Toshiba Corp ２画面テレビ受像機
US5969767A (en) * 1995-09-08 1999-10-19 Matsushita Electric Industrial Co., Ltd. Multipicture video signal display apparatus with modified picture indication
JPH09116821A (ja) * 1995-10-18 1997-05-02 Toshiba Corp テレビジョン受像機
US5990975A (en) * 1996-11-22 1999-11-23 Acer Peripherals, Inc. Dual screen displaying device
US5946051A (en) * 1997-06-02 1999-08-31 Telecruz Technology, Inc. Method and apparatus for enabling a user to access data network applications from a television system
US6052119A (en) * 1997-10-16 2000-04-18 Acer Peripherals. Inc. Image displaying device with time control function

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9800830A1 *

Also Published As

Publication number Publication date
EP0907946B1 (de) 2001-04-11
DE19625898A1 (de) 1998-01-08
WO1998000830A1 (de) 1998-01-08
JP3902665B2 (ja) 2007-04-11
JP2000500885A (ja) 2000-01-25
US6380989B1 (en) 2002-04-30
DE59703359D1 (de) 2001-05-17

Similar Documents

Publication Publication Date Title
DE3788401T2 (de) Anzeigegerät.
DE69510474T2 (de) Verfahren und Vorrichtung zur sequentiellen Farbbildformung
DE69110229T2 (de) Anzeigeeinrichtung.
DE69531441T2 (de) Bildanzeigegerät
DE69614210T2 (de) Flüssigkristallanzeigevorrichtung
DE10212911B4 (de) Elektroendoskopsystem mit Elektroendoskopen mit verschiedenen Pixelanzahlen
DE69730584T2 (de) Bildanzeigevorrichtung
DE4231158C5 (de) Verfahren und Einrichtung für die Zusammensetzung und Anzeige von Bildern
DE69521359T2 (de) Mehrnormen-Anzeigevorrichtung mit aktiver Matrix und Zeitgeber
DE2735213B2 (de) Gerät zum Steuern der Bilddarstellung bei einem Farbfernsehgerät
DE3804460A1 (de) Anzeigesteuerung fuer ein datensichtgeraet
DE3022118A1 (de) Treiber fuer zeichen/graphik-anzeigegeraet
DE4023981C2 (de)
DE69412887T2 (de) Verfahren zur Synchronisierung von Videomodulation mit konstanter Zeitbasis
DE2741161C3 (de) Schaltungsanordnung für ein Anzeige-System zur Anzeige eines Musters
EP0468973B1 (de) Monitorsteuerschaltung
EP0907946B1 (de) Anzeigesystem und verfahren zur versorgung eines anzeigesystems mit einem bildsignal
DE69115366T2 (de) Fernsehbildverarbeitungsvorrichtung
DE3623089A1 (de) Vorrichtung zur ansteuerung eines elektrolumineszierenden anzeigefeldes
EP0357813A1 (de) Verfahren zur Bild-In-Bild-Einblendung bei Bildschirmgeräten und Vorrichtung zur Durchführung des Verfahrens
DE69214019T2 (de) Bildanzeigevorrichtung
DE29623694U1 (de) Anzeigesystem
DE69526001T2 (de) Anzeigevorrichtung zur Anzeige von Videosignalen aus verschiedenen Videonormen
DE3619799C2 (de)
DE3808668C1 (de)

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19981217

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT NL

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

17Q First examination report despatched

Effective date: 20000911

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT NL

REF Corresponds to:

Ref document number: 59703359

Country of ref document: DE

Date of ref document: 20010517

ET Fr: translation filed
ITF It: translation for a ep patent filed
GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 20010615

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20080625

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 20080618

Year of fee payment: 12

Ref country code: DE

Payment date: 20080620

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20080613

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20080620

Year of fee payment: 12

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20090609

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee

Effective date: 20100101

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20100226

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20090630

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20090609

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100101

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100101

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20090609