JP3899059B2 - 低抵抗高密度信号線をする電子パッケージおよびその製造方法 - Google Patents
低抵抗高密度信号線をする電子パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP3899059B2 JP3899059B2 JP2003319044A JP2003319044A JP3899059B2 JP 3899059 B2 JP3899059 B2 JP 3899059B2 JP 2003319044 A JP2003319044 A JP 2003319044A JP 2003319044 A JP2003319044 A JP 2003319044A JP 3899059 B2 JP3899059 B2 JP 3899059B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- signal line
- horizontal signal
- substrate
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H10W70/635—
-
- H10W70/685—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H10W70/655—
-
- H10W72/00—
-
- H10W72/07251—
-
- H10W72/20—
-
- H10W90/724—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
12 基板
14、301、401 集積回路(ダイ)
15 半田ボール
16 電気部品接続
50 基板の上面
20、22、24 垂直信号線(ビア)
52、54、56、58、60、62、64、66、68 水平な層
200、202、204、206、208、210、101 基準面
112、116、118 高密度高抵抗水平信号線(薄い信号線)
114、105、102 低密度低抵抗水平信号線(厚い信号線)
120、122、124、130、148、150 垂直信号線
126、128、140 接続セグメント
211、212、214 基準面
151、160 信号線
154 ダイ・シャドウ領域(高密度高抵抗信号配線)
156 低密度低抵抗配線領域
168 信号線接続
164 基板材料
162 基板領域
Claims (9)
- 電子パッケージ・デバイスであって、
複数の接続要素を表面に含む電気部品と、
前記電気部品の下に位置する上面および底面を有し、かつ前記電気部品の前記接続要素を前記上面で受けるように構成され、複数の水平層を含む基板と、
前記複数の水平層に含まれる複数の導電性水平信号線であって、第1の水平信号線及び第2の水平信号線を含み、前記第1の水平信号線が第1の水平層に含まれ、第1の垂直方向厚さと第1の抵抗値を有し、前記第2の水平信号線が第2の水平層に含まれ、前記第1の水平信号線の前記第1の垂直方向厚さよりも大きな第2の垂直方向厚さおよび前記第1の水平信号線の前記第1の抵抗値よりも小さな第2の抵抗値を有し、前記第2の水平層は前記第1の水平層の下に位置する、複数の導電性水平信号線と、
前記基板内の前記複数の水平層に沿って形成される複数の基準面であって、垂直方向厚さを有し、少なくとも1つの前記基準面の導電性金属に電源が接続される、複数の基準面と、
特定の直径を有する複数の垂直な導電性ビアであって、前記第1の水平層及び前記第2の水平層を貫通して前記接続要素に接続しかつ前記導電性水平信号線の少なくとも1つに接続する第1の垂直ビアを含む、複数の垂直な導電性ビアと、
前記基板の下に位置し、接続部材を有する絶縁基板であって、前記垂直な導電性ビアが前記絶縁基板の前記接続部材に接続されて終わる、絶縁基板と、
を備え
前記第1の水平信号線は前記第2の水平層に含まれる基準面の上方に配置され、前記第2の水平信号線は前記第1の水平層に含まれる基準面の下方に配置され、前記基板内の前記複数の基準面は前記導電性水平信号線が占めない領域で分割され、前記分割により前記基板が前記第1の水平信号線からなる第1の基板領域と前記第2の水平信号線からなる第2の基板領域に分けられる、
電子パッケージ・デバイス。 - 前記複数の基準面が互いに異なる電圧を有する前記基準面を含む、請求項1に記載のデバイス。
- 前記複数の基準面がそれぞれ電圧値を有し、実質的に同様な電圧値を有する前記基準面が接続されている、請求項1に記載のデバイス。
- 前記水平信号線において、前記第1の水平信号線が前記複数の水平層のうち異なる水平層に含まれる第1の基準面と第2の基準面の間に位置するように、前記複数の基準面の少なくとも2つの間に位置し、前記第1の基準面が前記第1の水平層に沿って位置しかつ第1の垂直方向厚さを含み、前記第2の基準面が前記第2の水平層に沿って位置しかつ第2の垂直方向厚さを含む、請求項1に記載のデバイス。
- 前記基板は、前記基準面が前記基板の前記底面に近くなるほど前記基準面の前記垂直方向厚さが増すような複数の基準面を含む、請求項1に記載のデバイス。
- 前記第1の水平信号線が前記第1の垂直方向厚さを含み、前記第2の水平信号線が前記第2の垂直方向厚さを含み、前記基板中で前記第2の水平層の下に位置する第3の水平層に沿って走る第3の水平信号線が前記第1の垂直方向厚さに実質的に等しい第3の垂直方向厚さを含み、そして、第4の水平信号線が前記基板中で前記第3の水平層の下に位置する第4の水平層に沿って走りかつ前記第2の垂直方向厚さに実質的に等しい第4の垂直方向厚さを含むように、前記複数の前記導電性水平信号線が厚さを交互にする、請求項1に記載のデバイス。
- 前記複数の垂直な導電性ビアは、前記第1の水平信号線と前記第2の水平信号線を接続する第2の垂直ビアをさらに含む、請求項1に記載のデバイス。
- 電子パッケージ・デバイスであって、
複数の接続要素を表面に含む集積回路と、
前記集積回路の下に位置する上面および底面を有し、かつ前記集積回路の前記接続要素を前記上面で受けるように構成され、 複数の水平層を含む基板と、、
前記複数の水平層に含まれる複数の導電性水平信号線であって、第1の水平信号線及び第2の水平信号線を含み、前記第1の水平信号線が第1の水平層に含まれ、第1の垂直方向厚さを有し、前記第2の水平信号線が第2の水平層に含まれ、前記第1の水平信号線の前記第1の垂直方向厚さよりも大きな第2の垂直方向厚さを有し、前記第2の水平層は前記第1の水平層の下に位置し、前記第1の水平信号線は前記第2の水平信号に比べて高密度高抵抗である、複数の導電性水平信号線と、
前記基板内の前記複数の水平層に沿って形成される複数の基準面であって、垂直方向厚さを有し、少なくとも1つの前記基準面の導電性金属に電源が接続され、前記第1の水平信号線が前記複数の水平層のうち異なる水平層に含まれる第1の基準面と第2の基準面の間に位置するように、前記複数の基準面の少なくとも2つの間に位置し、前記第1の基準面が前記第1の水平層に沿って位置しかつ第1の垂直方向厚さを含み、前記第2の基準面が前記第2の水平層に沿って位置しかつ第2の垂直方向厚さを含む、複数の基準面と、
特定の直径を有する複数の垂直な導電性ビアであって、前記集積回路の前記接続要素に接続しかつ前記導電性水平信号線の少なくとも1つに接続する複数の第1の垂直ビアと、前記第1の水平信号線と前記第2の水平信号線を接続する複数の第2の垂直ビアとを含む、複数の垂直な導電性ビアと、
前記基板の下に位置し、接続部材を有する回路基板であって、前記垂直な導電性ビアが前記回路基板の前記接続部材に接続されて終わる、回路基板と、
を備え
前記第1の水平信号線は前記第2の水平層に含まれる基準面の上方に配置され、前記第2の水平信号線は前記第1の水平層に含まれる基準面の下方に配置され、前記基板内の前記複数の基準面は前記導電性水平信号線が占めない領域で分割され、前記分割により前記基板が前記第1の水平信号線からなる第1の基板領域と前記第2の水平信号線からなる第2の基板領域に分けられる、
電子パッケージ・デバイス。 - 電子パッケージングの方法であって、
複数の接続要素を表面に設けた集積回路の下に位置し、かつ前記集積回路の前記接続要素に結合される基板において、複数の水平層を形成するステップであって、前記水平層は第1の水平層と第2の水平層を含む、ステップと、
前記基板内の前記水平層に複数の導電性水平信号線を形成するステップであって、前記水平信号線は前記第1の水平層に形成される第1の水平信号線及び前記第2の水平層に形成される第2の水平信号線を有し、前記第1の水平信号線が垂直方向厚さを有しかつ前記第2の水平信号線が前記第1の水平信号線の前記垂直方向厚さよりも大きな垂直方向厚さを有する、ステップと、
前記複数の水平層に沿って垂直方向厚さを有する複数の基準面を前記基板内に形成するステップと、
前記複数の基準面のうちの少なくとも1つに電源を接続するために導電性金属を形成するステップと、
特定の直径を有する複数の垂直な導電性ビアを形成するステップであって、前記複数の垂直な導電性ビアは、第1の導電性ビア及び第2の導電性ビアを含み、前記第1の導電性ビアは前記集積回路の前記接続要素に接続しかつ前記第1の水平層と前記第2の水平層を貫通して前記水平信号線の少なくとも1つと接続し、前記第2の導電性ビアは前記第1の水平信号線と前記第2の水平信号線とに接続する、ステップと、
前記基板の下に位置する回路基板の接続部材と前記第2の水平信号線とを前記垂直な導電性ビアで接続するステップと、を含み、
前記第1の水平信号線は前記第2の水平層に含まれる基準面の上方に配置され、前記第2の水平信号線は前記第1の水平層に含まれる基準面の下方に配置され、前記第1の水平信号線が第1の基準面と第2の基準面の間に位置するように、前記複数の基準面の少なくとも2つの間に位置し、前記第1の基準面が前記第1の水平層に沿って位置しかつ第1の垂直方向厚さを含み、前記第2の基準面が前記第2の水平層に沿って位置しかつ第2の垂直方向厚さを含み、前記基板内の前記複数の基準面は前記導電性水平信号線が占めない領域で分割され、前記分割により前記第1の水平信号線からなる第1の基板領域と前記第2の水平信号線からなる第2の基板領域に分けられる、方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/246,147 US6762367B2 (en) | 2002-09-17 | 2002-09-17 | Electronic package having high density signal wires with low resistance |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004111967A JP2004111967A (ja) | 2004-04-08 |
| JP3899059B2 true JP3899059B2 (ja) | 2007-03-28 |
Family
ID=31992266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003319044A Expired - Fee Related JP3899059B2 (ja) | 2002-09-17 | 2003-09-10 | 低抵抗高密度信号線をする電子パッケージおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6762367B2 (ja) |
| JP (1) | JP3899059B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7223924B2 (en) * | 2003-09-23 | 2007-05-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Via placement for layer transitions in flexible circuits with high density ball grid arrays |
| JP2005123591A (ja) * | 2003-09-25 | 2005-05-12 | Rohm Co Ltd | 半導体装置及びこれを実装した電子機器 |
| US20060244124A1 (en) * | 2005-04-27 | 2006-11-02 | Teradyne, Inc. | Reduced cost printed circuit board |
| US20080093726A1 (en) * | 2006-10-23 | 2008-04-24 | Francesco Preda | Continuously Referencing Signals over Multiple Layers in Laminate Packages |
| JP4978269B2 (ja) * | 2007-03-27 | 2012-07-18 | 日本電気株式会社 | 多層配線基板 |
| JP2009135147A (ja) * | 2007-11-28 | 2009-06-18 | Shinko Electric Ind Co Ltd | 配線基板及び電子素子の接続構造及び電子装置 |
| JP2013093345A (ja) * | 2011-10-24 | 2013-05-16 | Hitachi Ltd | 光モジュールおよび多層基板 |
| DE102012214982B4 (de) * | 2012-08-23 | 2021-06-02 | Vitesco Technologies GmbH | Leiterplatine |
| KR20140121181A (ko) * | 2013-04-05 | 2014-10-15 | 삼성전자주식회사 | 인쇄회로기판 및 이를 포함하는 메모리 모듈 |
| JPWO2015076121A1 (ja) * | 2013-11-20 | 2017-03-16 | 株式会社村田製作所 | 多層配線基板およびこれを備えるプローブカード |
| US9832863B2 (en) * | 2015-09-25 | 2017-11-28 | Intel Corporation | Method of fabricating a stretchable computing device |
| DE102015224073A1 (de) * | 2015-12-02 | 2017-06-08 | Zf Friedrichshafen Ag | Mehrfunktionale Hochstromleiterplatte |
| KR102542594B1 (ko) * | 2016-12-16 | 2023-06-14 | 삼성전자 주식회사 | 다층 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
| JP6981022B2 (ja) * | 2017-03-17 | 2021-12-15 | セイコーエプソン株式会社 | プリント回路板および電子機器 |
| CN108282953B (zh) * | 2017-12-27 | 2020-04-28 | 中科曙光信息产业成都有限公司 | 一种全浸没条件下服务器主板及其信号设计方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4847732A (en) * | 1983-09-15 | 1989-07-11 | Mosaic Systems, Inc. | Wafer and method of making same |
| JPS61266350A (ja) * | 1985-05-21 | 1986-11-26 | 株式会社日立製作所 | 配線回路用セラミック基板 |
| US5119048A (en) | 1990-11-05 | 1992-06-02 | Grunwell Randall L | Pseudo tapered lines using modified ground planes |
| JP2996510B2 (ja) * | 1990-11-30 | 2000-01-11 | 株式会社日立製作所 | 電子回路基板 |
| JPH0918156A (ja) | 1995-06-27 | 1997-01-17 | Mitsubishi Electric Corp | 多層プリント配線板 |
| JP3112059B2 (ja) * | 1995-07-05 | 2000-11-27 | 株式会社日立製作所 | 薄膜多層配線基板及びその製法 |
| JPH09214076A (ja) | 1996-02-05 | 1997-08-15 | Fujitsu Ltd | プリント配線基板 |
| US5764489A (en) | 1996-07-18 | 1998-06-09 | Compaq Computer Corporation | Apparatus for controlling the impedance of high speed signals on a printed circuit board |
| JP3961092B2 (ja) * | 1997-06-03 | 2007-08-15 | 株式会社東芝 | 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法 |
| JP3732927B2 (ja) | 1997-07-31 | 2006-01-11 | 京セラ株式会社 | 多層配線基板 |
| US6118666A (en) | 1998-01-12 | 2000-09-12 | Asahi Kogaku Kogyo Kabushiki Kaisha | Flexible printed wiring board and connecting structure thereof |
| US6150895A (en) | 1999-01-25 | 2000-11-21 | Dell Usa, L.P. | Circuit board voltage plane impedance matching |
| US6198635B1 (en) * | 1999-05-18 | 2001-03-06 | Vsli Technology, Inc. | Interconnect layout pattern for integrated circuit packages and the like |
| TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
| US6535398B1 (en) * | 2000-03-07 | 2003-03-18 | Fujitsu Limited | Multichip module substrates with buried discrete capacitors and components and methods for making |
| US6528735B1 (en) * | 2001-09-07 | 2003-03-04 | International Business Machines Corporation | Substrate design of a chip using a generic substrate design |
-
2002
- 2002-09-17 US US10/246,147 patent/US6762367B2/en not_active Expired - Lifetime
-
2003
- 2003-09-10 JP JP2003319044A patent/JP3899059B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004111967A (ja) | 2004-04-08 |
| US6762367B2 (en) | 2004-07-13 |
| US20040050585A1 (en) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563645B2 (en) | Electronic package having a folded package substrate | |
| US5530288A (en) | Passive interposer including at least one passive electronic component | |
| US7924131B2 (en) | Electrical component having an inductor and a method of formation | |
| US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
| EP1052696A2 (en) | Electrical interconnection medium | |
| JP3899059B2 (ja) | 低抵抗高密度信号線をする電子パッケージおよびその製造方法 | |
| JP5135493B2 (ja) | 集積回路パッケージ | |
| JPH0697225A (ja) | 半導体装置 | |
| US20090085192A1 (en) | Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof | |
| US9839132B2 (en) | Component-embedded substrate | |
| JP2003188508A (ja) | プリント配線板、面実装形回路部品および回路モジュール | |
| CN1203546C (zh) | 有机芯片载体的高密度设计 | |
| US7180182B2 (en) | Semiconductor component | |
| US5016082A (en) | Integrated circuit interconnect design | |
| JPS6352432A (ja) | 半導体装置 | |
| KR100550298B1 (ko) | 병렬 평면 기판 | |
| JP2002043458A (ja) | 集積回路パッケージの製造方法 | |
| US6896173B2 (en) | Method of fabricating circuit substrate | |
| US8324727B2 (en) | Low profile discrete electronic components and applications of same | |
| US8106308B2 (en) | Printed circuit board for package and manufacturing method thereof | |
| JP2010519769A (ja) | 高速メモリパッケージ | |
| KR100498470B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| JP2007520888A (ja) | 回路基板のための経路指定密度を増大する方法及びそのような回路基板 | |
| EP3745456A1 (en) | Decoupling capacitor layers perpendicularly mounted between semiconductor chip and substrate | |
| KR100226782B1 (ko) | 반도체 패키지의 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051222 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061222 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |