JP3886803B2 - 少なくとも一つのコンデンサーを有する集積回路構造の製造方法 - Google Patents

Description

本発明は、集積回路構造、すなわち基板に配置されている回路構造で、少なくとも一つのコンデンサーを有する集積回路構造に関するものである。
【０００１】
このような集積回路構造に関しては、例えばEP 0 415 530 B1 に記述されている。この集積回路構造は、メモリーセルにトランジスタとコンデンサーとを含むメモリーセル構造をなしている。このコンデンサーは、堆積コンデンサーであり、主として平行に重なりあって配置された、複数のポリシリコン膜を有する、ポリシリコン構造を含んでいる。このポリシリコン膜は、少なくとも一つの側面の支柱によって、互いに結合している。このポリシリコン構造は、ポリシリコン膜と、それに対して選択的なエッチングが可能なＳｉＯ_２ 膜とを、基板上で繰り返し析出させ、ポリシリコン膜とＳｉＯ_２ 膜とを形成し、膜構造の少なくとも一つの側面に位置する側面膜（Spacer）を、ポリシリコンから生成し、ＳｉＯ_２ 膜を選択的にエッチングすることによって、形成される。このポリシリコン構造は、コンデンサーの第一コンデンサー電極として用いられる。このポリシリコン構造の表面には、コンデンサー誘電体が取り付けられる。続いて、コンデンサーの第二コンデンサー電極が、コンデンサー誘電体と境を接して生成される。コンデンサーの所要面積、すなわち基板面上のコンデンサーの投影面が小さいにもかかわらず、コンデンサーの容量は大きい。それは、重なりあって配置された膜によって構成されるポリシリコン構造面が、非常に大きいからである。
【０００２】
本発明の目的は、少なくとも一つのコンデンサーを有する集積回路構造に関するものである。このコンデンサーは、従来の技術と比べて、所要面積が小さく、同時に高い容量を有しうるものである。さらに、このような集積回路構造の製造方法について述べる。
【０００３】
本目的は、少なくとも一つのコンデンサーを有する集積回路構造によって解決される。この回路構造の場合、コンデンサーは基板上に配置されている。ｙ軸が基板面に対して垂直に延びている。コンデンサーの第一コンデンサー電極には中間部分があり、この中間部分は、第一レベルからそれより上に位置する第二レベルへと、ｙ軸方向に延びている。この中間部分は、その下に配置された集積回路構造の構成素子と結合している。第一コンデンサー電極には、少なくとも一つの側部がある。その側部は中間部分の横に、中間部分とは離れて配置されている。この側部は、第三レベルから第二レベルまで延びていて、第三レベルは、第一レベルと第二レベルとの間に位置している。この第一コンデンサー電極には上部部分があり、側部および中間部分上に配置されている。この上部部分が、側部と中間部分とをお互いに結合している。この第一コンデンサー電極には、コンデンサー誘電体が取り付けられる。第二コンデンサー電極は、コンデンサー誘電体と境を接している。
【０００４】
さらに、本目的は、少なくとも一つのコンデンサーを有する集積回路構造の製造方法によって、解決される。この方法によって、コンデンサーは基板面上に生成される。ｙ軸は基板面に対して垂直に延びている。コンデンサーの第一コンデンサー電極の中間部分を、第一レベルから、その上に位置する第二レベルまで、ｙ軸方向に延びるように生成する。集積回路構造の構成素子が生成され、この構成素子は、その上に生成された中間部分と結合される。第一コンデンサー電極の少なくとも一つの側部が上記のように生成された結果、側部は中間部分の横に配置され、中間部分と離れている。この側部を、第三レベルから第二レベルまで延びるように生成する。第三レベルは第一レベルと第二レベルとの間に位置している。この第一コンデンサー電極の上部部分は、側部および中間部分上に配置され、これらを互いに結合するよう生成される。この第一コンデンサー電極には、コンデンサー誘電体が取り付けられる。第二コンデンサー電極が、コンデンサー誘電体と境を接するように生成される。
【０００５】
このコンデンサー誘電体が、少なくとも第三レベルから、第一コンデンサー電極の全面を覆い、第二コンデンサー電極がコンデンサー誘電体を覆うので、側部と中間部分との間にも、第二コンデンサー電極の一部が配置される。
【０００６】
第一コンデンサー電極面は、コンデンサーの容量に強い影響を与えるものである。この電極面は、中間部分と側部との間にある第一コンデンサー電極の空隙によって、とりわけ、側部と中間部分との側面によって、空隙のないコンデンサー電極と比べた場合、拡大される。その際に、コンデンサーの所要面積は拡大しない。第三レベルと第一レベルとの間の距離が開くほど、コンデンサーの容量は大きくなる。
【０００７】
第三レベルを、第二レベルに対してよりも、第一レベルに対して接近させて配置した時に、コンデンサーの容量は、非常に大きくなる。
【０００８】
第一コンデンサー電極を、例えば、間隔保持膜を用いて生成できる。それに加えて、基板上には補助膜が生成される。中間部分は、補助膜内に窪みを生成し、この窪みに導電物質を充填することによって生成される。この間隔保持膜は、中間部分の側面と境を接し、第三レベルの下で中間部分から横に突き出て生成されている。上部部分と側部とが、間隔保持膜と境を接して生成されている。この上部部分は、上から間隔保持膜と境を接している。その一方で、側部は、側面で間隔保持膜に、また上からも、間隔保持膜の一部分と境を接している。従って、中間部分の側面と境を接している間隔保持膜の一部分は、中間部分と側部との間に配置されている。一方、第三レベルの下で、中間部分から横方向に突き出ている間隔保持膜の一部分は、側部の下に配置されており、側部の下で、横方向へ突き出ることができる。この間隔保持膜の一部分は、少なくとも横から、および場合によっては部分的に上から、側部によっては覆われていないので、この間隔保持膜は、第一コンデンサー電極に対する選択的な等方性エッチングによって、除去されることが可能である。続いて、コンデンサー誘電体および第二コンデンサー電極が、生成される。
【０００９】
コンデンサーの所要面積を小さくするために、中間部分の側面と境を接する間隔保持膜の一部分を、水平の厚さをできるだけ薄く生成することが、有効である。間隔保持膜のこの一部分は、水平の厚さが均一、すなわち、どこでも同じ厚さであるのが好ましい。
【００１０】
コンデンサーの所要面積を小さくするために、中間部分と側部との側面が、ｙ軸に対して主に平行であるように、中間部分と側部とを生成することが好ましい。
【００１１】
中間部分の側面と境を接している間隔保持膜の一部分が均一な水平の厚さであると、中間部分に面した側部の側面は、中間部分の側面に対して、ほぼ一定の距離、すなわち、間隔保持膜の水平の厚さと同じ距離を保ちながら、中間部分の側面が延びる方向に続く。
【００１２】
側部が中間部分を側面から取り囲むと、特に大きな容量が達成される。
【００１３】
しかし、例えば、互いに境を接していない二つの側部も考えられる。
【００１４】
中間部分との距離がさまざまな側部が、複数存在する可能性もある。個々の側部が、中間部分を側面から取り囲むことができる。第一側部は、第二側部以上に中間部分から離れて配置されており、その第一側部は、第二側部をも側面から取り囲んでいる。これら側部は、互いに組み込まれている。
【００１５】
次に、間隔保持膜を用いた第一方法について記述する。この間隔保持膜は、中間部分の側面と境を接する間隔保持膜の一部分であり、均一な水平厚である。
【００１６】
中間部分を生成した後、補助膜を、第三レベルの深さに達しないところまでエッチングする。物質を析出させ、エッチバックすることによって、露出している中間部分の側面と境を接して、スペーサー（Spacer）を、間隔保持膜の一部分として生成する。このスペーサーは、最大で第二レベルまで達する。その結果、中間部分の少なくとも一つの上部水平面が露出する。従って、スペーサーとして生成された間隔保持膜の一部分は、中間部分の側面と境を接しており、ほぼ均一な水平厚である。間隔保持膜の他の部分として、第三レベルの下の物質が用いられる。続いて、導電物質を、選択度の高いエピタキシー成長により、間隔保持膜上ではなく、中間部分上で成長させる。他の導電物質を析出させ、続いてエッチバックする。その結果、エピタキシーさせた導電物質から上部部分を、および析出された導電物質から側部を生成し、側部の下から横に突き出た間隔保持膜の一部分が、露出する。この導電物質は、中間部分の上面にあり、選択度の高いエピタキシーのために特に厚いので、間隔保持膜が露出するまでエッチバックしたときに、導電物質は中間部分上に残る。この物質で、主として上部部分を形成することができる。
【００１７】
この物質は、物質を析出する際の厚さよりも、さらにエッチバックされることが可能である。スペーサーとして生成される間隔保持膜の一部分は、この物質からできている。この場合、中間部分の側面の上部領域も露出され、この中間部分上において、導電物質は成長することができる。
【００１８】
この物質をエッチバックする際、第三レベルの下、すなわち取り除かれた補助膜の部分の下に配置されている物質も、腐食される。とりわけその際、同じ物質に関しては、同様のことがおこる。側部が間隔保持膜上に配置されていることになっており、側部が第三レベルから上部へと延びているので、どれだけ深く補助膜をエッチングするか、およびどれだけ広くスペーサーの物質をエッチバックするかということが、第三レベルを決定する。
【００１９】
導電物質として、例えばタングステンまたはタングステンシリコンが適しているのは、中間部分が、同様にタングステンまたはタングステンシリコンでできている場合においてである。しかしながらこのことは、間隔保持膜上ではなく、中間部分上で成長する各導電物質にも適合する。
【００２０】
この間隔保持膜は、例えば窒化シリコンまたはＳｉＯ_２でできている。
【００２１】
コンデンサーの所要面積が特に小さくなるのは、マスクによって窪みが生成される場合である。このマスクの開口部の寸法は、従来の技術において製造可能な極小の構造寸法Ｆに相当する。さらに、窪みを充填することによって生じる中間部分も、構造寸法Ｆに相当する幅および／または長さである。
【００２２】
所要面積がさらに小さくなるのは、補助膜がエッチングされた後で、中間部分が等方性のエッチングによって縮小される場合である。さらにこの中間部分の幅および／または長さは、この場合、構造寸法Ｆよりも小さくすることができる。
【００２３】
別の方法として、窪みに用いられるマスクを、スペーサーが拡大する。その結果、マスクの開口部は、構造寸法Ｆより小さな寸法になっている。この場合、中間部分の幅は、等方性エッチングがされていないにも関わらず、特に小さな水平寸法である。
【００２４】
中間部分の水平断面積は、Ｆ²よりも小さいので、コンデンサー全体の所要面積はＦ² 程度である。
【００２５】
このような拡大されたマスクを生成するために、マスクが生成された後、フォトリソグラフィー処理工程を用いて物質を析出させ、およびエッチバックする。その結果、マスクの開口部において、スペーサーが生成され、スペーサーはマスクを拡大、すなわち開口部を縮小する。別の方法で、Ｆ² よりも小さな断面を有する開口部を、ＣＡＲＬ（chemical amplification of resist lines：レジスト線の化学増幅）技術によって、生成することができる。この時、このマスクは、シリコン化(Sililierung）することによって、拡大される。
【００２６】
複数の側部を生成すると、その側部が生成された後、前記間隔保持膜と類似した他の間隔保持膜を生成することができる。この他の間隔保持膜は、側部の側面と境を接している。つづいて、選択度の高いエピタキシー成長によって、導電物質が再度成長し、その結果、上部部分は拡大する。前記側部が生成する際と同様に、また別の導電物質を析出、およびエッチバックする。その結果、他の側部を生成する。この連続的な処理工程を繰り返すことが可能であるので、その結果、さらなる側部が生成される。
【００２７】
次に、少なくとも一つのコンデンサーを有する集積回路構造を生成するための第二の可能性について、記述する。その際、間隔保持膜が用いられる。中間部分の側面と境を接しているこの間隔保持膜の一部分は、均一な水平厚である。
【００２８】
補助膜の上に、他の補助膜を生成する。窪みは、この他の補助膜を分断する。窪みを生成した後、他の補助膜を等方性エッチングし、その結果、他の補助膜の領域において、窪みが拡大する。導電物質で窪みを充填することによって、中間部分を補助膜領域に、また上部部分の一部を他の補助膜領域に生成する。この上部部分は、中間部分上にも配置されており、中間部分の横から全方向に突き出ている。他の補助膜と、補助膜とを、上部部分の一部に対して選択的に、第三レベルまで異方性エッチングを行う。その結果、上部部分の一部の下で、間隔保持膜の少なくとも一部分が補助膜から形成される。従って、間隔保持膜のこの一部分は、中間部分の側面と境を接しており、等方性エッチングによって上部部分の一部が生成されるので、ほぼ均一な水平厚である。続いて、側部と上部部分の残り部分とは、物質を析出し、およびエッチバックすることによって、スペーサーの形状に生成される。上部部分の一部と横に境を接していてその一部と同じレベルにあるスペーサーの部分は、上部部分の残りを形成する。
【００２９】
この間隔保持膜を、自己整合的に、すなわち、調節マスクなしに、上部部分の下と、中間部分とに境を接した形で生成する。もう拡張しない窪みの端と、拡張する窪みの端との間の距離が、中間部分の側面と境を接している間隔保持膜の部分の厚さを確定する。他の補助膜を等方性エッチングを行うことによって、初期の窪みから、物質を均等に取り除くので、間隔保持膜の厚さは均一である。
【００３０】
窪みを埋めるために導電物質を析出し、続いて、中間部分を取り囲む補助膜の上に、導電物質を残し、同様に、上部部分の一部を形成するよう、マスクを用いて導電物質を形成した場合に、他の補助膜は必要なくなる。このような場合、マスクの調整精度に基づいて、間隔保持膜の一部分が均一な水平厚であることを、保証することはできない。ほぼ垂直の角を有する上部部分の一部を生成できるよう、窪みによって分断されたマスク膜を他の補助膜上に生成することが、有利である。このマスク膜は、他の補助膜を等方性エッチングした後にようやく、すなわち窪みを充填する前に、取り除かれる。上部部分の厚さが、他の補助膜の厚さによって決まるということも、利点である。マスク膜が必要なくなると、上部部分を均一な厚さにするために、より厚い他の補助膜を析出しなければならない。というのも、この補助膜は、等方性エッチングの際に、上からも取り除かれるからである。
【００３１】
とりわけ、複数の側部を生成するためには、次の方法が適している。；
窪みを、まず第一に、第三レベルまで達するように、補助膜に生成する。この補助膜の上面は、第一レベルよりも高い位置にある。次に、導電物質と、絶縁物質とからなる膜を、窪みを埋めることなく、またエッチバックすることなく、交互に析出する。導電物質をエッチバックすることによって側部を、また絶縁物質をエッチバックすることによって間隔保持膜の一部分を、生成する。導電物質からなる膜の数は、生成された側部の数と同じである。続いて、絶縁物質からなる最後の膜をエッチバックした後に、窪みの底の部分が露出する。その部分を、少なくとも第一レベルの深さまでエッチングする。導電物質を析出し、第一レベルの上部までエッチバックすることによって、窪みのまだ埋められていない部分を、導電物質で充填する。一番内部の間隔保持膜に取り囲まれている導電物質は、中間部分を形成する。側部、間隔保持膜、および中間部分の上に配置されている導電物質は、上部部分を形成する。特に、後に析出される膜を、以前に析出された膜よりもさらにエッチバックする。それによって、上部部分と側部との間の接触は、より良くなる。
【００３２】
中間部分から横に突き出た間隔保持膜の一部分には、例えば、補助膜の一部が適応する。
【００３３】
補助膜をエッチングする際に、エッチングの深さを正確に調整するために、基板上に阻止膜を、またこの阻止膜上に、補助膜を生成することが好ましい。この阻止膜の上面は、第三レベル領域にある。阻止膜を、窪みによって分断する。従って、中間部分から横に突き出た間隔保持膜の一部分は、阻止膜である。阻止膜は、補助膜をエッチングする際に、エッチストップとして作用する。阻止膜は、側部の物質をエッチバックする際のエッチストップとしても作用する。この場合、阻止膜の上面は、第三レベルにある。
【００３４】
阻止膜、中間部分の側面と境を接している間隔保持膜の一部分、および補助膜は、例えば窒化シリコンまたはＳｉＯ_２ からできている。選択的なエッチングを可能にするためには、阻止膜が補助膜とは別の物質で構成されているのが好ましい。
【００３５】
この集積回路構造は、ＤＲＡＭセル構造である場合がある。例えば、その構成素子は、コンデンサーと共にメモリーセルを形成するトランジスタである。
【００３６】
メモリーセルのコンデンサーが、列や行に配置されていると、ＤＲＡＭセル構造は高い集積密度を獲得できる。垂直断面で見て各中間部分の間に配置されている側部が、場所をとっている。そのために、列の方向に対して平行な中間部分の幅が、列に沿って相互に隣り合っているコンデンサーの、それぞれ隣り合っている中間部分の間の距離よりも小さくなるように、中間部分を生成することが好ましい。同様に、行方向に平行な中間部分の長さは、行に沿って隣り合っているコンデンサーの、中間部分の距離よりも小さいのが好ましい。
【００３７】
中間部分の水平断面は、例えば長方形、特に正方形、または円形である。
【００３８】
中間部分の長さと幅とは、構造寸法Ｆよりも小さい数値になりうる。円形断面の場合には、中間部分の長さと幅とは、断面の直径に等しい。一つのメモリーセルの所要面積は４Ｆ² ほどである。
【００３９】
次に、本発明の実施例を図に基づいて詳述する。
【００４０】
図は、縮尺どおりではない。
【００４１】
第一実施例では、第一基板１の原料として、シリコンが用いられている。第一基板１の表面部分において、トランジスタＴが、従来技術によって、生成される。このトランジスタＴを、図１に示す。
【００４２】
続いて、第一基板１上に、ＳｉＯ_２ からできた厚さ約２００ｎｍの中間酸化膜Ｚが、生成される（図１参照）。厚さ約３０ｎｍの窒化シリコンを析出させることにより、中間酸化膜の上に、阻止膜Ｓを生成する（図１参照）。ＢＰＳＧ（Bor-Phosphor-Silikat-Glas:硼素・リンけい酸ガラス）が、厚さ約８００ｎｍに析出されることによって、阻止膜の上に、補助膜Ｈが生成される（図１参照）。
【００４３】
フォトリソグラフィー法によって、窪みＶが生成され、この窪みＶは、補助膜Ｈ、阻止膜Ｓ、および中間酸化膜Ｚを分断し、トランジスタＴまで達する（図１参照）。エッチング剤としては、例えばＣＦ_４ ＋ＣＨＦ_３ が適している。窪みＶの水平断面は正方形で、その断面の側長は、約１００ｎｍである。窪みＶは、列と行とに配置されている。行に沿って相互に隣り合っている窪みＶは、約１００ｎｍの距離を互いに保っている。列に沿って相互に隣り合っている窪みＶは、約１００ｎｍの距離を互いに保っている。
【００４４】
続いて、タングステンを厚さ約１００ｎｍで析出し、補助膜Ｈが露出するまで、化学的機械研磨によって平坦化する。（図１参照）。
【００４５】
補助膜Ｈは、例えば、Ｈ_２ＳＯ_４＋ ＨＦを用いて取り除かれる。続いて、タングステンを、約２５ｎｍ幅で、例えば、高温のＨ_２Ｏ_２ を用いて、窒化シリコンに対して選択的に等方性エッチングする。タングステンから、コンデンサーの第一コンデンサー電極における中間部分Ｍと、接触部Ｋとが、上記の工程によって生成される。この中間部分は、基板１の表面に対して垂直に延びるｙ軸に沿って、第一レベルＨ１から第二レベルＨ２まで、ｙ軸方向に延びている。第一レベルＨ１は、阻止膜Ｓの上面の下約２５ｎｍに位置する。第二レベルＨ２は、阻止膜Ｓの上面の上約７７５ｎｍに位置する。中間部分Ｍは、接触部Ｋの上に配置されており、接触部Ｋは、中間部分ＭとトランジスタＴのソース／ドレイン領域とを結合している。接触部Ｋは、トランジスタＴから第一レベルＨ１へと延びており、中間部分Ｍ以上に大きな水平断面を有する（図２参照）。
【００４６】
続いて、窒化シリコンが厚さ約４０ｎｍに析出され、幅約６０ｎｍで異方的にエッチバックされる。その結果、中間部分Ｍが部分的に露出する（図２参照）。それによって、スペーサーが、窒化シリコンから発生する。そのスペーサーは、中間部分Ｍの側面を覆い、間隔保持膜Ａの第一部分を形成している。間隔保持膜Ａの第二部分を、阻止膜Ｓの残り部分が形成する（図２参照）。間隔保持膜Ａの第二部分の上面は、阻止膜Ｓの上面の下約２０ｎｍに位置している。
【００４７】
タングステンから選択度の高いエピタキシーによって、厚さ約４０ｎｍの第一コンデンサー電極の上部部分Ｏが生成される。この上部部分Ｏは、中間部分Ｍの上に配置されており、その下に配置された中間部分Ｍの横に４０ｎｍほど突き出ている（図３参照）。
【００４８】
続いて、タングステンが厚さ約１５ｎｍに析出される（図３参照）。
【００４９】
第一コンデンサー電極の側部ＳＴを生成するために、タングステンを、間隔保持膜Ａの第二部分が露出するまで、深さ１５ｎｍで異方性エッチバックする（図４参照）。側部ＳＴは、間隔保持膜Ａの第一部分と境を接しており、間隔保持膜Ａの第二部分の上に配置されている。この間隔保持膜Ａは、上部部分Ｏの下に配置されている。間隔保持膜Ａの第一部分は、中間部分Ｍと側部ＳＴとの間に配置されている。側部ＳＴは、第三レベルＨ３から第二レベルＨ２まで延びている。この第三レベルＨ３に、間隔保持膜Ａの第二部分の上面がある。この側部ＳＴは、関連する中間部分Ｍを側面からそれぞれ取り囲んでいる。
【００５０】
続いて、ＳｉＯ_２とタングステンに対して選択的に、窒化シリコンを、例えば高温のリン酸を用いて、等方性エッチングを行うことによって、間隔保持膜Ａを取り除く。
【００５１】
コンデンサー誘電体ＫＤを生成するために、Ｔａ_２Ｏ_５またはＡｌ_２Ｏ_３を、厚さ約１０ｎｍで析出する（図５参照）。
【００５２】
共通の第二コンデンサー電極Ｐを生成するために、チタンまたは窒化チタンを厚さ約１００ｎｍで析出する（図５参照）。中間部分Ｍと側部Ｓとの間には、空洞Ｌが発生する（図５参照）。
【００５３】
上述の方法で、ＤＲＡＭセル構造を生成し、その構造では、メモリーセルがトランジスタＴの一つと、それと結合したコンデンサーとを。このコンデンサーは、第一コンデンサー電極と、コンデンサー誘電体ＫＤ、および第二コンデンサー電極Ｐから成り立っている。コンデンサーは、列と行とに配置されている。列方向に対して平行な中間部分Ｍの幅は、５０ｎｍである。列に沿って相互に隣り合っているコンデンサーの各中間部分Ｍ間の距離は、１５０ｎｍである。同じ数値が、行方向に対して平行な中間部分Ｍの長さと、行に沿って相互に隣り合っているコンデンサーの各中間部分Ｍ間の距離とについても言える。この方法では、従来の技術で製造可能な極小の構造寸法Ｆは１００ｎｍである。従って、一つのメモリーセルの所要面積は４Ｆ^２である。
【００５４】
第二実施例では、第二基板２の原料としてシリコンを用いている。この第二基板２の表面部分において、従来技術によって、トランジスタＴ’が生成される。その上に、ＳｉＯ_２ からできた、厚さ約２００ｎｍの中間酸化膜Ｚ’を生成する（図６参照）。その上には、窒化シリコンからできた、厚さ約３０ｎｍの阻止膜Ｓ’を生成する。その上に、ポリシリコンでできた、厚さ約８００ｎｍの補助膜Ｈ’を生成する。その上に、窒化シリコンでできた、厚さ約５０ｎｍの他の補助膜ＨＷを生成する。その上に、ＳｉＯ_２ からできた、厚さ約１００ｎｍのマスク膜ＭＡを生成する（図６参照）。
【００５５】
第一フォトレジストマスク（図解されていない）を生成し、フォトリソグラフィー法を用いて、フォトレジストマスクを、列と行とに配置された直径約１００ｎｍの円形の開口部を有するように形成する。マスク膜ＭＡが露出するまで、厚さ約２５ｎｍのフォトレジストを析出し、エッチバックすることによって、フォトレジストマスクの開口部を縮小する。つまり、フォトレジストマスクを拡大する。この拡大されたフォトレジストマスクを用いて、窪みＶ’が生成される。この窪みＶ’は、マスク膜ＭＡと他の補助膜ＨＷとを分断し、補助膜Ｈ’にまで達する。
【００５６】
窒化シリコンをＳｉＯ_２に対して選択的に、等方性エッチングすることによって、窪みＶ’を他の補助膜ＨＷの領域にまで拡張する。その結果、そこでは窪みＶ’の直径は、約１００ｎｍに達する。
【００５７】
続いて、ポリシリコンを例えばＳＦ_６ によって、また、窒化シリコンとＳｉＯ_２とを例えば ＣＦ_４＋ＣＨＦ_３ によって、異方性エッチングした結果、窪みＶ’はさらに深くなり、トランジスタＴ’まで達する（図６参照）。この第一フォトレジストマスクを除去する。
【００５８】
フォトレジストの析出とエッチバックとによって、窪みＶ’は、少なくとも中間酸化膜Ｚ’が露出しないところまで充填される。続いて、ＳｉＯ_２を窒化シリコンとポリシリコンとに対して選択的に等方性エッチングを行うことで、マスク膜ＭＡを、除去する。続いてこのフォトレジストを、再び除去する。
【００５９】
厚さ約１００ｎｍのタングステンを析出させ、他の補助膜ＨＷが露出するまで、化学的機械研磨することによって、補助膜Ｈ’と阻止膜Ｓ’との領域内の窪みＶ’において、コンデンサーの第一コンデンサー電極の中間部分Ｍ’を生成する。また、その下に中間部分Ｍ’とトランジスタＴ’とを結合する接触部Ｋ’を、他の補助膜ＨＷ領域において、第一コンデンサー電極の上部部分Ｏ’の第一部分を生成する（図７参照）。
【００６０】
続いて、窒化シリコンを、例えば高温のリン酸で、ウェットエッチングすることによって、他の補助膜ＨＷを取り除く。ポリシリコンを異方性エッチングする際に、上部部分Ｏ’の第一部分は、マスクとして作用する。この時、阻止膜Ｓ’が露出する（図７参照）。
【００６１】
上部部分Ｏ’の第一部分の下には、補助膜Ｈ’の一部分を配置しており、この部分は間隔保持膜Ａ’の第一部分を形成する。この間隔保持膜Ａ’の第一部分は、中間部分Ｍ’の側面と境を接している。間隔保持膜Ａ’の第二部分を、中間部分Ｍ’から横に突き出ている阻止膜Ｓ’の残り部分によって形成する。
【００６２】
上部部分Ｏ’の第二部分と、第一コンデンサー電極の側部ＳＴ’とを生成するために、厚さ約１５ｎｍのタングステンを析出させ、間隔保持膜Ａ’の第二部分、すなわち阻止膜Ｓ’が露出するまで、エッチバックする（図７参照）。
【００６３】
窒化シリコンとポリシリコンとを、タングステンとＳｉＯ_２ とに対して選択的にウェットエッチングすることにより、間隔保持膜Ａ’を取り除く。
【００６４】
コンデンサー誘電体ＫＤ’を生成するために、Ｔａ_２Ｏ_５を、厚さ約１０ｎｍに析出する。コンデンサーの共通第二コンデンサー電極Ｐ’を生成するために、チタンを厚さ約１００ｎｍに析出する（図８参照）。
【００６５】
上述の方法によって、ＤＲＡＭセル構造を生成する。その中に、メモリーセルは、トランジスタＴ’の一つと、それと結合した一つのコンデンサーとを含んでいる。中間部分Ｍ’は、阻止膜Ｓ’の下面がある第一レベルＨ１’から、その上約８３０ｎｍにある第二レベルＨ２’まで広がっている。側部ＳＴ’は、阻止膜Ｓ’の上面がある第三レベルＨ３’から第二レベルＨ２’まで広がっている。上部部分Ｏ’は、側部ＳＴ’と中間部分Ｍ’との上に配置されている。
【００６６】
第三実施例において、第三基板３の原料としてシリコンを用いている。
【００６７】
第一実施例にみられるように、トランジスタＴ”、中間酸化膜Ｚ”、阻止膜Ｓ”、補助膜Ｈ”、および窪みＶ”が生成される（図９参照）。第一実施例とは異なり、窪みＶ”は、阻止膜Ｓ”までしか達せず、側長が約３００ｎｍの正方形の水平断面である。補助膜Ｈ”は、第一実施例とは異なり、厚さ約８５０ｎｍである。中間酸化膜Ｚ”の上面は、第一レベルＨ１”にある。
【００６８】
タングステンでできた厚さ約３０ｎｍの第一膜を析出し、幅約８０ｎｍにエッチバックした結果、窪みＶ”において、コンデンサーの第一コンデンサー電極の各第一側部ＳＴ”を生成する。
【００６９】
窒化シリコンでできた厚さ約３０ｎｍの第一膜を析出し、幅約１１０ｎｍにエッチバックした結果、窪みＶ”において、間隔保持膜Ａ”の各第一部分を生成する。
【００７０】
タングステンでできた厚さ約３０ｎｍの第二膜を析出し、幅約１１０ｎｍにエッチバックした結果、窪みＶ”において、第一コンデンサー電極の各第二側部ＳＴ”を生成する。
【００７１】
窒化シリコンでできた厚さ約３０ｎｍの第二膜を析出し、幅約１４０ｎｍにエッチバックした結果、窪みＶ”において、間隔保持膜Ａ”の各第二部分を生成する。
【００７２】
第一側部ＳＴ”は、第三レベルＨ３”から第二レベルＨ２”まで広がっている。第三レベルＨ３”は、阻止膜Ｓ”の上面に位置しており、第二レベルＨ２”は、第三レベルの上約８００ｎｍと、補助膜Ｈ”の上面から下約５０ｎｍとに位置している（図９参照）。
【００７３】
窪みＶ”の底の露出部分を、エッチングする。その際、阻止膜Ｓ”と中間酸化膜Ｚ”とを分断し、その結果トランジスタＴ”が露出する。阻止膜Ｓ”の残り部分は、間隔保持膜Ａ”の第二部分を形成する。
【００７４】
続いて、タングステンを厚さ約１４０ｎｍに析出し、窪みＶ”の外側に配置されたタングステンの一部分を取り除くまで、化学的機械研磨を行う。中間酸化膜の上部にある窪みＶ”において、第一コンデンサー電極の中間部分Ｍ”と、第一コンデンサー電極の上部部分Ｏ”とが、タングステンから生成される。この中間部分Ｍ”を、間隔保持膜Ａ”の最も内側にある第一部分が取り囲んでいる。また上部部分Ｏ”は、側部ＳＴ”、間隔保持膜Ａ”の第一部分、および中間部分Ｍ”の上に配置されている。中間酸化膜Ｚ”の領域において、窪みＶ”の中に、タングステンから接触部Ｋ”が生成される。この接触部Ｋ”は、トランジスタＴ”と第一コンデンサー電極とを結合している（図１０参照）。
【００７５】
補助膜Ｈ”を取り除く。
【００７６】
第一実施例にみられるように、間隔保持膜Ａ”をウェットエッチングすることによって取り除き、コンデンサーの、コンデンサー誘電体ＫＤ”と共通第二コンデンサー電極Ｐ”とを生成する（図１０参照）。
【００７７】
上記の方法によって、ＤＲＡＭセル構造を生成する。その際に、メモリーセルは、トランジスタＴ”の一つと、それと結合しているコンデンサーの一つとを含んでいる。
【００７８】
同様に、本発明の範囲内における実施例の多くの変形が考えられる。例えば、上記の膜、間隔保持膜、および各部分の寸法は、その時々の必要条件に合わせることができる。同様のことが、原料の選択についても言える。
【図面の簡単な説明】
【図１】 トランジスタ、中間酸化膜、阻止膜、補助膜、窪みを生成した後の、基板の断面を示す図である。
【図２】 図１から、中間部分が、コンデンサーの第一コンデンサー電極、接触部、および間隔保持膜から生成された後の断面を示す図である。
【図３】 図２から、第一コンデンサー電極の上部部分を生成し、タングステンが析出された後の断面を示す図である。
【図４】 図３から、第一コンデンサー電極の側部を生成した後の断面を示す図である。
【図５】 図３から、間隔保持膜を取り除き、コンデンサーのコンデンサー誘電体と、共通第ニコンデンサー電極とを生成した後の断面を示す図である。
【図６】 トランジスタ、中間酸化膜、阻止膜、補助膜、他の補助膜、マスク膜、および窪みが生成された後の、第二基板の断面を示す図である。
【図７】 図６から、中間部分、コンデンサーの第一コンデンサー電極の側部と上部部分、接触部、および間隔保持膜を生成し、マスク膜、他の補助膜、および補助膜を取り除いた後の断面示す図である。
【図８】 図７から、間隔保持膜を取り除き、コンデンサーのコンデンサー誘電体と、共通第二コンデンサー電極とを生成した後の断面を示す図である。
【図９】 トランジスタ、中間酸化膜、阻止膜、補助膜、窪み、コンデンサーの第一コンデンサー電極の側部、および間隔保持膜の第一部分を生成した後の、第三基板の断面を示す図である。
【図１０】 図９から、補助膜と間隔保持膜とを取り除き、第一コンデンサー電極の中間部分と上部部分、接触部、コンデンサー誘電体、およびコンデンサーの共通第二コンデンサー電極を生成した後の断面を示す図である。

Claims (11)

1. 少なくとも一つのコンデンサーを有する集積回路構造の製造方法であって、
   上記コンデンサーが、基板（１；２；３）の上面に生成され、
   ｙ軸が、基板（１；２；３）の上面に対して垂直に延びており、
   上記コンデンサーの第一コンデンサー電極の中間部分（Ｍ；Ｍ’；Ｍ”）が、第一レベル（Ｈ１；Ｈ１’；Ｈ１”）から、その上に位置する第二レベル（Ｈ２；Ｈ２’；Ｈ２”）まで、ｙ軸方向に延びるように生成され、
   集積回路構造の構成素子が生成され、構成素子は、第一コンデンサー電極の接触部（Ｋ；Ｋ’；Ｋ”）を介して、構成素子の上に生成された中間部分（Ｍ；Ｍ’；Ｍ”）と結合され、
   第一コンデンサー電極の少なくとも一つの側部（ＳＴ；ＳＴ’；ＳＴ”）が、中間部分（Ｍ；Ｍ’；Ｍ”）の横に配置され、上記中間部分（Ｍ；Ｍ’；Ｍ”）と上記少なくとも１つの側部（ＳＴ；ＳＴ’；ＳＴ”）との間に間隔があり、上記間隔は、スペーサーによって生成されており、
   上記の側部（ＳＴ；ＳＴ’；ＳＴ”）が、第三レベル（Ｈ３；Ｈ３’；Ｈ３”）から第二レベル（Ｈ２；Ｈ２’；Ｈ２”）まで延びるように生成され、上記の第三レベル（Ｈ３；Ｈ３’；Ｈ３”）は、第一レベル（Ｈ１；Ｈ１’；Ｈ１”）と第二レベル（Ｈ２；Ｈ２’；Ｈ２”）との間に位置しており、
   第一コンデンサー電極の上部部分（Ｏ；Ｏ’；Ｏ”）が、側部（ＳＴ；ＳＴ’；ＳＴ”）と中間部分（Ｍ；Ｍ’；Ｍ”）との上に配置されていて、上記の上部部分（Ｏ；Ｏ’；Ｏ”）は側部（ＳＴ；ＳＴ’；ＳＴ”）と中間部分（Ｍ；Ｍ’；Ｍ”）とを結合しているように生成され、
   上記第一コンデンサー電極上に、コンデンサー誘電体（ＫＤ）が析出され、
   第二コンデンサー電極（Ｐ）が、コンデンサー誘電体（ＫＤ）上に析出されることにより生成される方法において、
   上記基板（１；２；３）上に塗布された補助膜（Ｈ；Ｈ’；Ｈ”）に、窪み（Ｖ；Ｖ’；Ｖ”）が形成され、その窪み（Ｖ；Ｖ’；Ｖ”）が導電物質で少なくとも部分的に充填され、
   上記導電物質による上記窪み（Ｖ；Ｖ’；Ｖ”）の充填後に、補助膜（Ｈ；Ｈ’；Ｈ”）が取り除かれ、上記補助膜の取り除き後に上記導電物質を選択的にエッチングするか、あるいは上記補助膜の取り除き前に上記導電物質を化学的機械研磨することによって、上記導電物質から中間部分（Ｍ；Ｍ’；Ｍ”）が生成され、
   中間部分（Ｍ；Ｍ’；Ｍ”）の側面に窒化シリコン、ＳｉＯ _２ またはポリシリコンを析出およびエッチバックすることによって、スペーサーが、間隔保持膜（Ａ；Ａ’；Ａ”）の一部分として、中間部分（Ｍ；Ｍ’；Ｍ”）の側面の露出部分に沿って、最大で第二レベル（Ｈ２；Ｈ２’；Ｈ２”）にまで達するように生成され、
   中間部分（Ｍ；Ｍ’；Ｍ”）から横に突き出た間隔保持膜（Ａ；Ａ’；Ａ”）の他の部分が生成され、
   選択度の高いエピタキシー成長により導電物質が成長され、これによってこの導電物質は、間隔保持膜（Ａ；Ａ’；Ａ”）上ではなく、中間部分（Ｍ；Ｍ’；Ｍ”）上で成長して上部部分（Ｏ；Ｏ’；Ｏ”）を生成し、
   他の導電物質が、上記間隔保持膜（Ａ；Ａ’；Ａ”）上と上記上部部分（Ｏ；Ｏ’；Ｏ”）上とに析出され、
   上記他の導電物質がエッチバックされ、これによって、この他の導電物質から側部（ＳＴ；ＳＴ’；ＳＴ”）が生成され、中間部分（Ｍ；Ｍ’；Ｍ”）から横に突き出た間隔保持膜（Ａ；Ａ’；Ａ”）の他の部分が、部分的に露出する、
   ことを特徴とする方法。
2. 上記の第三レベル（Ｈ３；Ｈ３’；Ｈ３”）が、第二レベル（Ｈ２；Ｈ２’；Ｈ２”）よりも、第一レベル（Ｈ１；Ｈ１’；Ｈ１”）の方に近く位置することを特徴とする請求項１に記載の方法。
3. 請求項１または２に記載の方法において、
   上記の間隔保持膜（Ａ；Ａ’；Ａ”）の一部分が、中間部分（Ｍ；Ｍ’；Ｍ”）の側面と境を接しており、上記間隔保持膜（Ａ；Ａ’；Ａ”）の他の部分が、第三レベル（Ｈ３；Ｈ３’；Ｈ３”）領域において中間部分（Ｍ；Ｍ’；Ｍ”）の横に突き出すように形成され、
   上記上部部分（Ｏ；Ｏ’；Ｏ”）が、上から間隔保持膜（Ａ；Ａ’；Ａ”）の一部分と境を接するように生成され、
   上記の側部（ＳＴ；ＳＴ’；ＳＴ”）が、間隔保持膜（Ａ；Ａ’；Ａ”）の一部分に側面から境を接し、第三レベル（Ｈ３；Ｈ３’；Ｈ３”）領域において中間部分（Ｍ；Ｍ’；Ｍ”）の横から突き出ている間隔保持膜（Ａ；Ａ’；Ａ”）の他の部分上に配置されるように生成され、
   上記の間隔保持膜（Ａ；Ａ’；Ａ”）の一部分および他の部分が、等方性エッチングによって取り除かれ、
   上記コンデンサー誘電体（ＫＤ）および第二コンデンサー電極（Ｐ）が、続いて生成される、
   ことを特徴とする方法。
4. 上記の第一コンデンサー電極が、タングステンまたはタングステンシリコンから生成されることを特徴とする、請求項１ないし３のいずれかに記載の方法。
5. 上記補助膜（Ｈ；Ｈ’；Ｈ”）が取り除かれた後、上記窪み（Ｖ；Ｖ’；Ｖ”）に充填された導電物質におけるｙ軸に垂直な方向の寸法が、上記第一レベル（Ｈ１；Ｈ１’；Ｈ１”）と第二レベル（Ｈ２；Ｈ２’；Ｈ２”）との間にわたって選択的な等方性エッチングによって縮小され、それによって中間部分（Ｍ；Ｍ’；Ｍ”）が生成されることを特徴とする、請求項１ないし４のいずれかに記載の方法。
6. 請求項１ないし５のいずれかに記載の方法において、
   上記の補助膜（Ｈ’）上に、他の補助膜（ＨＷ）が生成され、
   上記窪み（Ｖ’）が、他の補助膜（ＨＷ）を分断し、
   上記窪み（Ｖ’）の生成後、他の補助膜（ＨＷ）が等方性エッチングされ、これにより、窪み（Ｖ’）が、他の補助膜（ＨＷ）の領域において拡大され、
   上記窪み（Ｖ’）を導電物質で充填することによって、上記接触部（Ｋ’）上の補助膜（Ｈ’）の領域に中間部分（Ｍ’）が、および他の補助膜（ＨＷ）の領域に上部部分（Ｏ’）の第一部分が、生成され、
   上記他の補助膜（ＨＷ）および補助膜（Ｈ’）が、上部部分（Ｏ’）の第一部分に対して選択的に、第三レベル（Ｈ３’）まで異方性エッチングされ、これにより、上部部分（Ｏ’）の第一部分の下に、少なくとも間隔保持膜（Ａ’）の一部分が補助膜（Ｈ’）から形成され、
   上記の側部（ＳＴ’）および上部部分（Ｏ’）の第二部分が、物質の析出およびエッチバックによって、スペーサーの形状に生成され、そのときに、上部部分（Ｏ’）の第一部分に側面から境を接しているスペーサーの部分が、上部部分（Ｏ’）の第二部分を形成する、
   ことを特徴とする方法。
7. 請求項６に記載の方法において、
   上記の他の補助膜（ＨＷ）上に、窪み（Ｖ’）によって分断されるマスク膜（ＭＡ）が生成され、
   上記マスク膜（ＭＡ）が、他の補助膜（ＨＷ）の等方性エッチング後、および窪み（Ｖ’）の充填前に、取り除かれる、
   ことを特徴とする方法。
8. 請求項１ないし５のいずれかに記載の方法において、
   上記補助膜（Ｈ”）が、その上面が第二レベル（Ｈ２”）よりも高い位置にあるような厚さに生成され、
   上記窪み（Ｖ”）の生成後、少なくとも一つの導電膜が析出され、窪み（Ｖ”）において、導電膜から側部（ＳＴ”）が生成されるように、導電膜がエッチバックされ、
   上記の側部（ＳＴ”）の生成後、少なくとも一つの絶縁膜が析出され、窪み（Ｖ”）において、側面から側部（ＳＴ”）と境を接している間隔保持膜（Ａ”）の一部分が絶縁膜から生成されるようエッチバックされ、
   上記窪み（Ｖ”）の底の露出部分が、少なくとも第一レベル（Ｈ１”）まで、より深くエッチングされ、
   まだ充填されていない上記窪み（Ｖ”）の部分が、導電物質で充填され、これにより、間隔保持膜（Ａ”）に囲まれた導電物質の一部から、中間部分（Ｍ”）が上記接触部（Ｋ”）上に形成され、側部（ＳＴ”）、間隔保持膜（Ａ”）、および中間部分（Ｍ”）上に配置された導電物質の一部から、上部部分（Ｏ”）が形成される、
   ことを特徴とする方法。
9. 請求項１ないし８のいずれかに記載の方法であって、
   上記の基板（１）上に、上面が第三レベル（Ｈ３）に位置する阻止膜（Ｓ）が生成され、
   上記補助膜（Ｈ）が、阻止膜（Ｓ）上に生成され、
   上記窪み（Ｖ）が、補助膜（Ｈ）を分断し、
   上記阻止膜（Ｓ）が、間隔保持膜（Ａ）の一部分であり、
   上記補助膜（Ｈ）と、側部（ＳＴ）の導電物質とを第三レベル（Ｈ３）までエッチングするときに、阻止膜（Ｓ）がエッチストップに用いられる、
   ことを特徴とする方法。
10. 請求項１ないし９のいずれかに記載の方法であって、
    構成素子として、コンデンサーと共にＤＲＡＭセル構造のメモリーセルを形成するトランジスタ（Ｔ；Ｔ’；Ｔ”）が生成され、
    ＤＲＡＭセル構造のメモリーセルのコンデンサーが、列と行とに配置されるように生成される、
    ことを特徴とする方法。
11. 中間部分（Ｍ”）までの距離が側部（ＳＴ”）とは異なる値を示す、少なくとも一つの他の側部（ＳＴ”）が生成される、
    ことを特徴とする請求項１ないし１０のいずれかに記載の方法。

Images