JP3866216B2 - 半導体集積回路およびその検査方法 - Google Patents
半導体集積回路およびその検査方法 Download PDFInfo
- Publication number
- JP3866216B2 JP3866216B2 JP2003105990A JP2003105990A JP3866216B2 JP 3866216 B2 JP3866216 B2 JP 3866216B2 JP 2003105990 A JP2003105990 A JP 2003105990A JP 2003105990 A JP2003105990 A JP 2003105990A JP 3866216 B2 JP3866216 B2 JP 3866216B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- storage unit
- data storage
- signal
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
- G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0405—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals comprising complete test loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1208—Error catch memory
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、組込み自己テスト（ＢＩＳＴ）によるメモリのテスト、特に冗長セルを持つメモリのテストおよびメモリ周辺論理のテストが可能な半導体集積回路およびその検査方法に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路(ＬＳＩ)に搭載されるメモリの数や規模（ビット幅・ワード数）は増大を続けている。これに応じて、外部よりテスタを用いてＬＳＩに搭載されたメモリを検査するために必要となる外部ピンの数やテスト時間が増加する。
【０００３】
これに対して、ＬＳＩ内部でメモリの検査を実行するＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）技術の重要性が高まっている。ＢＩＳＴ技術を用いることにより、少ない外部ピンを用いてメモリの検査を実施できるとともに、使用するピンの数が少ないためＬＳＩ内部の複数のメモリを同時に検査することが可能となる。
【０００４】
また、予め冗長回路（救済用セルを含んだ救済用ワード線、救済用ビット線）を設けておき、欠陥によって不良になったメモリセルが存在しているビット線またはワード線を、救済用ワード線、救済用ビット線で置き換えて不良セルを救済する冗長救済方式が用いられる場合がある。これによりメモリの歩留りを向上することができる。
【０００５】
図１２に、従来のBISTを用いたメモリの救済およびメモリ周辺論理のテスト回路の一例を示す。
【０００６】
テストパターン発生部１２０１は、メモリ１２０４に対してテストパターンを生成し、メモリ１２０４の出力データが、比較部１２０２で期待値と一致するかどうかを比較し、出力データが期待値と一致したかどうかを判定し、FAIL端子にその結果を出力する。
【０００７】
比較部１２０２で検出された不良セルのアドレス、ビット位置の情報は、救済処理部１２０３に保持される。格納された不良セルの情報は、救済を行うべき救済ワード線、ビット線を特定するために用いられる。
【０００８】
また、メモリ１２０４への入力を分岐した信号を観測用FF１２０５で取り込み、
制御用FF１２０６を用いて、セレクタ１２０７を介してメモリ１２０４の出力を制御することで、BIST回路自身およびメモリ１２０４周辺の論理のスキャンテストを実施している。
【０００９】
このように、従来のBISTを用いてメモリの救済処理を行う回路では、救済を行うべきアドレスを算出するために、BISTでテストを実施している時にFailを検出した不良アドレス、不良ビットの情報を格納する記憶素子を救済処理部に持ち、BIST回路自身およびメモリ周辺のスキャンテストを行うためには、メモリへの入力信号を観測するためのフリップフロップを備えている。
【００１０】
【発明が解決しようとする課題】
上記のように、メモリの救済処理をBISTで実現するためには、メモリの不良アドレス情報を格納するための記憶素子が必要であり、また、BIST回路自身およびメモリ周辺論理をスキャンテストするためには、メモリへの入力信号を観測するために観測用のFFおよびメモリの出力を制御するための制御用のFFが必要となる。
【００１１】
そのため、BISTでのメモリの救済処理とスキャンテストを実現するためには、救済処理用の記憶素子とスキャンテスト用のFFが必要となり、回路面積が増大するという問題があった。
【００１２】
本発明は以上の問題点を解決するためになされたものであり、その目的は、冗長救済回路面積およびスキャンテスト用回路の面積の増加を抑えることができる半導体集積回路およびその検査方法を提供することである。
【００１３】
【課題を解決するための手段】
請求項１記載の半導体集積回路は、カラム方向に一組の救済用の冗長ラインを持つメモリと、
メモリに対して特定のテストパターンを発生するテストパターン発生部と、
メモリからの出力を読み出してメモリに不良セルが存在するか否かを判定する比較部と、
メモリの検査時には、テストパターン発生部からメモリへ入力されるカラムアドレス信号の全て或いは一部を分岐した信号、および比較部から生成されるビット毎の良否判定信号を不良アドレスデータとして取り込み、メモリ周辺の論理の検査時には、スキャンチェーンの一部を形成し、メモリへの入力信号を観測するために用いられる第１のデータ記憶部と、
比較部の出力信号を入力して故障の有無の状態を示す第２のデータ記憶部と、
第１のデータ記憶部への入力と第１のデータ記憶部からの出力とを入力とし、メモリが救済可能かどうかを判定する救済可否判定部とを備え、
第２のデータ記憶部の値に応じて、第１のデータ記憶部に保持されたデータをホールドすることを特徴とするものである。
【００１４】
請求項１記載の半導体集積回路によれば、BISTを用いたメモリの冗長救済回路において、BISTからメモリへ入力される信号を分岐させた信号を取り込むデータ記憶部を準備して、メモリの検査時には、データ記憶部を不良アドレスを格納するための記憶素子（フリップフロップ）として用い、BIST回路自身およびメモリ周辺部論理の検査時にはデータ記憶部のフリップフロップをスキャンチェーンの一部として使用することで、論理部のスキャンテストおよびメモリの検査に必要となる回路面積の増加を抑えることが可能となる。
【００１５】
請求項２記載の半導体集積回路は、カラム方向に一組の救済用の冗長ラインを持つメモリと、
メモリに対して特定のテストパターンを発生するテストパターン発生部と、
メモリからの出力を読み出してメモリに不良セルが存在するか否かを判定する比較部と、
メモリの検査時には、テストパターン発生部からメモリへ入力されるカラムアドレス信号の全て或いは一部を分岐した信号、および比較部から生成されるビット毎の良否判定信号を不良アドレスデータとして取り込み、メモリ周辺の論理の検査時には、スキャンチェーンの一部を形成し、メモリへの入力信号を観測するために用いられる第１のデータ記憶部と、
第１のデータ記憶部への入力と第１のデータ記憶部からの出力とを入力とし、メモリが救済可能かどうかを判定する救済可否判定部とを備え、
比較部から出力される信号であって、メモリに不良セルが存在した場合にアクティブになりテスト終了までアクティブの状態を保つフェイル信号の値に応じて、第１のデータ記憶部に保持されたデータをホールドすることを特徴とするものである。
【００１６】
請求項２記載の半導体集積回路によれば、請求項１と同様な効果がある。
【００１７】
請求項３記載の半導体集積回路は、請求項１または請求項２において、第１のデータ記憶部が、テストパターン発生部からメモリへ入力されるデータ入力信号とビット毎の良否判定信号とを選択的に取り込むことができるセレクタを有するものである。
【００１８】
請求項３記載の半導体集積回路によれば、請求項１または請求項２と同様な効果がある。
【００１９】
請求項４記載の半導体集積回路は、請求項１または請求項２において、救済可否判定部が、比較部から生成されるビット毎の良否判定信号として、複数ビットの不良の判定を受け取ったときに、メモリを救済不能と判定するものである。
【００２０】
請求項４記載の半導体集積回路によれば、請求項１または請求項２と同様な効果がある。
【００２１】
請求項５記載の半導体集積回路は、ロウ方向に一組の救済用の冗長ラインを持つメモリと、
メモリに対して特定のテストパターンを発生するテストパターン発生部と、
メモリからの出力を読み出してメモリに不良セルが存在するか否かを
判定する比較部と、
メモリの検査時には、テストパターン発生部からメモリへ入力されるロウアドレス信号の全て或いは一部のビットを分岐した信号を不良アドレスデータとして取り込み、メモリ周辺の論理の検査時には、スキャンチェーンの一部として、メモリへの入力信号を観測するために用いられる第１のデータ記憶部と、
比較部の出力信号を入力して故障の有無の状態を示す第２のデータ記憶部と、
第１のデータ記憶部への入力と第１のデータ記憶部からの出力とを入力とし、メモリが救済可能かどうかを判定する救済可否判定部とを備え、
第２のデータ記憶部の値に応じて、第１のデータ記憶部に保持されたデータをホールドすることを特徴とするものである。
【００２２】
請求項５記載の半導体集積回路によれば、請求項１と同様な効果がある。
【００２３】
請求項６記載の半導体集積回路は、ロウ方向に一組の救済用の冗長ラインを持つメモリと、
メモリに対して特定のテストパターンを発生するテストパターン発生部と、
メモリからの出力を読み出してメモリに不良セルが存在するか否かを
判定する比較部と、
メモリの検査時には、テストパターン発生部からメモリへ入力されるロウアドレス信号の全て或いは一部のビットを分岐した信号を不良アドレスデータとして取り込み、メモリ周辺の論理の検査時には、スキャンチェーンの一部として、メモリへの入力信号を観測するために用いられる第１のデータ記憶部と、
第１のデータ記憶部への入力と第１のデータ記憶部からの出力とを入力とし、メモリが救済可能かどうかを判定する救済可否判定部とを備え、
比較部から出力される信号であって、メモリに不良セルが存在した場合にアクティブになりテスト終了までアクティブの状態を保つフェイル信号の値に応じて、第１のデータ記憶部に保持されたデータをホールドすることを特徴とするものである。
【００２４】
請求項６記載の半導体集積回路によれば、請求項１と同様な効果がある。
【００２５】
請求項７記載の半導体集積回路は、カラム方向およびロウ方向の救済を行う冗長ラインを持つメモリと、
メモリに対して特定のテストパターンを発生するテストパターン発生部と、
メモリからの出力を読み出してメモリに不良セルが存在するか否かを判定する比較部と、
メモリの検査時には、テストパターン発生部からメモリへ入力されるアドレス信号を分岐した信号および比較部からの出力信号を不良アドレスデータとして取り込み、メモリ周辺の論理の検査時には、スキャンチェーンの一部として、メモリへの入力信号を観測するために用いられる第１のデータ記憶部と、
比較部の出力信号を入力して故障の有無の状態を示す第２のデータ記憶部と、
第１のデータ記憶部への入力と第１のデータ記憶部からの出力とを入力としてメモリが救済可能かどうかを判定する救済可否判定部とを備え、
第２のデータ記憶部の値に応じて、第１のデータ記憶部に保持されたデータをホールドすることを特徴とするものである。
【００２６】
請求項７記載の半導体集積回路によれば、請求項１と同様な効果がある。
【００２７】
請求項８記載の半導体集積回路は、請求項１、請求項２、請求項３、請求項４、請求項５、請求項６または請求項７において、比較部から出力される信号であって、メモリに不良セルが存在した場合にのみアクティブになるモニタ信号およびフェイル信号がアクティブな場合に、救済可否判定部で、第１のデータ記憶部の入力と第１のデータ記憶部の出力とを比較してメモリが救済可能かどうかを判定するものである。
【００２８】
請求項８記載の半導体集積回路によれば、請求項１、請求項２、請求項３、請求項４、請求項５、請求項６または請求項７と同様な効果がある。
【００２９】
請求項９記載の半導体集積回路の検査方法は、請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７または請求項８記載の半導体集積回路の検査方法であって、第１のデータ記憶部は、メモリを検査する時には、メモリの不良情報を保持するために使用し、メモリ周辺部のロジックを検査する時には、メモリへの入力信号を観測するために使用することを特徴とするものである。
【００３０】
請求項９記載の半導体集積回路の検査方法によれば、請求項１と同様な効果がある。
【００３１】
【発明の実施の形態】
（第１の実施形態）
図１は本発明の第１の実施形態による半導体集積回路を説明するためのブロック図である。
【００３２】
メモリ１０４はテスト対象のメモリであり、Column（カラム）方向に一組の救済用の冗長ラインを持ち、実施の形態ではその内部に救済処理によって置換される単一の救済用Columnラインを含む。
【００３３】
１０１はテストパターン発生部であり、ロウアドレス信号ROW-ADD、カラムアドレス信号COL-ADD、コントロール信号CTRL、データ入力信号DINを発生し、メモリ１０４に入力する。
【００３４】
１０２は比較部であり、メモリ１０４に入力されたテストパターンに対するメモリ１０４の出力応答DOUTと正常時に期待される値（期待値）とを比較し、信号を正常に記憶していない不良セルを検出する。比較部１０２からは、一度不良セルを検出するとアクティブになり、テストが終了するまでアクティブの状態を維持するFAIL（フェイル）信号と、故障を検出した時だけアクティブになり故障を検出していない時にはアクティブにならないMONITOR(モニタ)信号と、メモリ１０４の出力データDOUTの各ビット毎に期待値と比較を行い、故障が存在したビットだけがアクティブになるFailPerBit(ビットフェイル)信号が生成される。
【００３５】
１０６は第２のデータ記憶部であり、比較部１０２のＦＡＩＬ信号を入力してテストを実施している間のメモリ１０４内の故障の有無の状態値(テスト開始から最初の故障を検出するまでの状態を示す値と、最初の故障を検出した後の状態を示す値)を保持する。
【００３６】
メモリ１０４はカラム方向で救済を実施するため、不良があったカラムラインを特定するために、不良があったセルのカラムアドレスおよびそのビット位置の情報が必要となる。１０５は第１のデータ記憶部であり、メモリ１０４の検査時には、テストパターン発生部１０１からメモリ１０４へ入力されるカラムアドレス信号の全てあるいは一部を分岐した信号、および比較部１０２から生成されるビット毎の良否判定信号を不良アドレスデータとして取込む。すなわち、メモリ１０４の救済処理を行う場合には、不良のあったセルのカラムアドレスおよびそのビット位置情報を記憶し、最初に故障を検出した不良セルのセルのカラムアドレスおよびそのビット位置情報を記憶し、その後は第１のデータ記憶部１０５内でその値を保持する。データを保持するために、第２のデータ記憶部１０６に保持された値を用いる。第２のデータ記憶部１０６で最初の故障を検出した後の状態を示す値の場合には、第１のデータ記憶部１０５に記憶された値を保持し続ける。
【００３７】
また、第１のデータ記憶部１０５は、メモリ１０４の周辺論理のスキャンテストを行う場合には、スキャンチェーンの一部を構成し、メモリ１０４まで伝播されてくる故障を観測するために用いることで、メモリ１０４周辺論理の故障検出を向上することができる。
【００３８】
１０３は、テストパターン発生部１０１で生成されるデータ入力信号DINと比較部１０２で生成されるFailPerBit信号を選択するセレクタであり、メモリ１０４の救済処理時にはFailPerBit信号を選択することで、第１のデータ記憶部１０５に不良のあったセルのビット位置情報入力し、メモリ周辺論理のスキャンテスト時には、メモリ１０４へのデータ入力信号DINあるいはFailPerBit信号のいずれかを選択し、メモリ１０４まで伝播される故障を第１のデータ記憶部１０５で観測する。
【００３９】
１０７は救済可否判定部であり、FAIL信号とMONITOR信号がともにアクティブな場合に、第１のデータ記憶部１０５に入力される信号と、第１のデータ記憶部１０５で保持している値とを比較し、それらが同一の場合にはメモリ１０４は救済用Columnラインによって救済可能と判断し、異なる場合には救済不能と判断する。また、救済可否判定部１０７に入力されるFailPerBitのうちの複数ビットがアクティブな場合にも救済不能と判断する。
【００４０】
図２は、図１に示された半導体集積回路におけるメモリ救済処理動作を示すフローチャートである。
【００４１】
以下、メモリ救済処理の実現について図１、図２および図３を参照しつつ説明る。
【００４２】
図３において、R1,R0は、メモリ１０４の2ビットのロウアドレスであり、(R1,R0)でロウアドレスを示す。R1がmsbであり、R0がlsbである。C1,C0は、メモリ１０４の2ビットのカラムアドレスであり、(C1,C0)でカラムアドレスを示す。C1がmsbであり、C0がlsbである。
W0はロウアドレス(R1,R0)=(0,0)に対するワードラインであり、
W1はロウアドレス(R1,R0)=(0,1)に対するワードラインであり、
W2はロウアドレス(R1,R0)=(1,0)に対するワードラインであり、
W3はロウアドレス(R1,R0)=(1,1)に対するワードラインであり、
B00はカラムアドレス(C1,C0)=(0,0)の0ビット目に対するビットラインであり、
B01はカラムアドレス(C1,C0)=(0,1)の0ビット目に対するビットラインであり、
B02はカラムアドレス(C1,C0)=(1,0)の0ビット目に対するビットラインであり、
B03はカラムアドレス(C1,C0)=(1,1)の0ビット目に対するビットラインであり、
B10はカラムアドレス(C1,C0)=(0,0)の1ビット目に対するビットラインであり、
B11はカラムアドレス(C1,C0)=(0,1)の1ビット目に対するビットラインであり、
B12はカラムアドレス(C1,C0)=(1,0)の1ビット目に対するビットラインであり、
B13はカラムアドレス(C1,C0)=(1,1)の1ビット目に対するビットラインであり、
ビットラインとワードラインの交点にメモリセルが配置されている。
【００４３】
同図中の"×"は、不良のあったメモリセルを表し、
ロウアドレス(R1,R0)=00, カラムアドレス(C1、C0)=00 で示されるアドレスの0ビット目、
ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=00 で示されるアドレスの0ビット目、
ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=01 で示されるアドレスの1ビット目、
の3個の不良セルが存在し、W1上の2個のメモリが不良であり、B00上の2個のメモリが不良であることを示している。
【００４４】
ステップST201でテストを開始する。テスト時のアドレスのカウント方向は、カラムアドレスから先にカウントする場合について説明する。
【００４５】
最初に検出される故障は、ロウアドレス(R1,R0)=00, カラムアドレス(C1,C0)=00 で示されるアドレスの0ビット目であり、
2回目に検出される故障は、ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=00 で示されるアドレスの0ビット目であり、
3回目(最後)に検出される故障は、ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=01 で示されるアドレスの1ビット目である。
【００４６】
ステップST202でテストパターン発生部１０１からメモリ１０４へテストパターンを入力し、メモリ１０４からの出力を比較部１０２で期待値と比較する。
【００４７】
ステップST203で、ロウアドレス(R1,R0)=00、カラムアドレス(C1,C0)=00で故障を検出する。故障を検出したのでステップST204に移る。ステップST204では複数ビットの故障があるかどうかを判断する。該当アドレスでは0ビット目だけに故障が存在するため、ステップST205に移る。該当故障は最初の故障であるため、ステップST206に移る。
【００４８】
ここで初めて第２のデータ記憶部１０６に故障があったということを示す値が保持されるとともに、第１のデータ記憶部１０５には、カラムアドレスとして、(C1,C0)=00の値と、FailPerBitとして0ビット目だけが故障が存在したことを表す値が不良アドレスとして保持される。次にステップST207に移るがまだ検査が終了していないので、ステップST202に戻る。
【００４９】
次にステップST203で検出される故障のアドレスは、ロウアドレス(R1,R0)=01,カラムアドレス(C1,C0)=00 であるが、このアドレスに対する故障もまた、0ビット目のみであり複数ビットの故障ではないために、ステップST205に移る。もし、複数ビットの不良が検出された場合には、複数個の不良ビットは必ず異なるビットライン上に存在するため、単一のカラムラインによる救済の場合には救済不能になるため、ステップST209に移り不良品と決定して処理が終了する。
【００５０】
この2回目に検出される故障は、最初の故障ではないのでステップST208に移る。第２のデータ記憶部１０６で保持されている値は、最初の故障を検出した後の状態を示す値になっているため、第１のデータ記憶部１０５には、2回目に検出される故障のカラムアドレスおよびFailPerBitの値は取り込まれずに、最初に検出された故障のカラムアドレスおよびFailPerBitの値が保持されたままである。
【００５１】
ステップST208では、2回目に故障が検出された時刻において、MONITOR信号がアクティブになり、かつFAIL信号は最初に故障が検出された時からにアクティブになった状態であるので、救済可否判定部１０７において、第１のデータ記憶部１０５に保持された最初の故障の不良アドレスと、2回目に検出された故障の不良アドレスが一致しているかどうかを判断する。この場合最初に検出された故障と2回目に検出された故障は、両方とも同一アドレス(両方ともB00ライン上)であるため、不良アドレスが一致されたと判断され、ステップST207に移る。
【００５２】
ステップST207では、まだ検査が終了していないので、ステップST202に移る。
【００５３】
次(3回目)に検出される故障のアドレスは、ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=01 であるが、このアドレスに対する故障もまた、1ビット目のみであり複数ビットの故障ではないために、ステップST205に移る。
【００５４】
この3回目に検出される故障も、最初の故障ではないのでステップST208に移る。第２のデータ記憶部１０６で保持されている値は、最初の故障を検出した後の状態を示す値になっているため、第１のデータ記憶部１０５には、３回目に検出される故障のカラムアドレスおよびFailPerBitの値は取り込まれずに、最初に検出された故障のカラムアドレスおよびFailPerBitの値が保持されたままである。
【００５５】
ステップST208では、3回目に故障が検出された時刻において、MONITOR信号がアクティブになり、かつFAIL信号は最初に故障が検出された時からにアクティブになった状態であるので、救済可否判定部１０７において、第１のデータ記憶部１０５に保持された最初の故障の不良アドレスと、3回目に検出された故障の不良アドレスが一致しているかどうかを判断する。この場合最初に検出された故障はB00ライン上であり、3回目に検出された故障はB11ライン上にあるので、最初に検出された故障と3回目に検出された故障は、同一アドレスではなく、救済可否判定部１０７で救済不能と判定され、ステップST209に移り救済不能なために不良品と決定して処理が終了する。
【００５６】
以上のように第１の実施形態によれば、BISTを用いたメモリ１０４の冗長救済回路において、BISTからメモリ１０４へ入力される信号を分岐させた信号を取り込むデータ記憶部を準備して、メモリ１０４の検査時には、データ記憶部を不良アドレスを格納するために用いられている記憶素子（フリップフロップ）として用い、BIST回路自身およびメモリ周辺部論理の検査時にはデータ記憶部のフリップフロップをスキャンチェーンの一部として使用することで、論理部のスキャンテストおよびメモリの検査に必要となる回路面積の増加を抑えることが可能となる。
【００５７】
なお、本実施の形態では、第１のデータ記憶部１０５をメモリ１０４への入力信号を観測するために用いた例を説明したが、更に図５のように第１のデータ記憶部１０５の出力とメモリ１０４の出力信号DOUTとをセレクタ５０１によって選択的に取り込み、スキャンテスト時にメモリ１０４の出力信号DOUTの値を第１のデータ記憶部１０５の出力を用いて制御するためにも用いることでも、メモリの出力を制御できるため、更にメモリ周辺の故障検出を向上させることが可能となり、本実施の形態と同様の効果を得ることができる。
【００５８】
また、メモリの救済用のラインがカラム方向に1本の場合には、最初に検出した不良セルの不良アドレスであるカラムアドレスと各ビット毎の良/不良判定信号を第１のデータ記憶部１０５に取り込み、メモリ１０４に不良があったかどうかのデータを保持する第２のデータ記憶部１０６に保持された値によって、第１のデータ記憶部１０５に取り込まれた最初に検出した不良セルの不良アドレスの値をホールドさせ、２回目以降に検出された不良セルの不良アドレスと第１のデータ記憶部１０５に取り込まれた不良アドレスをと比較することで、メモリの救済可否判定を行うことができる。
【００５９】
なお、本実施の形態では第１のデータ記憶部１０５の値をホールドさせるために第２のデータ記憶部１０６の値を用いたが、図４に示すように第２のデータ記憶部１０６の代わりにFAIL信号の値を用いた場合でも、本実施の形態と同様の効果が得られる。
【００６０】
また、本実施の形態ではカラム方向の救済を行う最小単位を１本のビットラインとして説明したが、カラム方向の救済を行う最小単位が複数本のビットラインの場合でも、救済を行う最小単位である複数本のビットラインをまとめて不良アドレスとして扱うことで本実施の形態と同様の効果が得られる。
（第２の実施形態）
図６は本発明の第２の実施形態による半導体集積回路を説明するためのブロック図である。
【００６１】
メモリ６０４はテスト対象のメモリであり、Row（ロウ）方向に一組の救済用の冗長ラインを持ち、実施の形態ではその内部に救済処理によって置換される単一の救済用Rowラインを含む。
【００６２】
６０１はテストパターン発生部であり、ロウアドレス信号ROW-ADD、カラムアドレス信号COL-ADD、コントロール信号CTRL、データ入力信号DINを発生し、メモリ６０４に入力する。
【００６３】
６０２は比較部であり、メモリ６０４に入力されたテストパターンに対するメモリ６０４の出力応答DOUTと正常時に期待される値（期待値）とを比較し、信号を正常に記憶していない不良セルを検出する。比較部６０２からは、一度不良セルを検出するとアクティブになり、テストが終了するまでアクティブの状態を維持するFAIL信号と、故障を検出した時だけアクティブになる故障を検出していない時にはアクティブにならないMONITOR信号と、メモリ６０４の出力データDOUTの各ビット毎に期待値と比較を行い、故障が存在したビットだけがアクティブになるFailPerBit信号が生成される。
【００６４】
６０６は第２のデータ記憶部であり、比較部６０２のFAIL信号を入力してテストを実施している間のメモリ６０４内の故障の有無の状態値(テスト開始から最初の故障を検出するまでの状態を示す値と、最初の故障を検出した後の状態を示す値)を保持する。
【００６５】
メモリ６０４はロウ方向で救済を実施するため、不良があったロウラインを特定するために、不良があったセルのロウアドレスの情報が必要となる。６０５は第１のデータ記憶部であり、メモリ６０４の検査時には、テストパターン発生部６０１からメモリ６０４へ入力されるロウアドレス信号の全て或いは一部のビットを分岐した信号を不良アドレスデータとして取り込む。すなわち、メモリ６０４の救済処理を行う場合には、不良のあったセルのロウアドレスを記憶し、最初に故障を検出した不良セルのセルのロウアドレスを記憶しその後は第１のデータ記憶部６０５内でその値を保持する。第１のデータ記憶部６０５に格納されたデータをホールドさせるために、第２のデータ記憶部６０６に保持された値を用いる。第２のデータ記憶部６０６で最初の故障を検出した後の状態を示す値の場合には、第１のデータ記憶部６０５に記憶された値を保持し続ける。また、第１のデータ記憶部６０５は、メモリ６０４の周辺論理のスキャンテストを行う場合には、スキャンチェーンの一部を構成し、メモリ６０４まで伝播されてくる故障を観測するために用いることで、メモリ６０４周辺論理の故障検出を向上することができる。
【００６６】
６０７は救済可否判定部であり、FAIL信号とMONITOR信号がともにアクティブな場合に、第１のデータ記憶部６０５に入力される信号と、第１のデータ記憶部６０５で保持している値とを比較し、それらが同一の場合にはメモリ６０４は救済用Rowラインによって救済可能と判断し、異なる場合には救済不能と判断する。
【００６７】
図７は、図６に示された半導体集積回路におけるメモリ救済処理動作を示すフローチャートである。
【００６８】
以下、メモリ救済処理の実現について図６、図７および図８を参照しつつ説明する。
【００６９】
図８において、R1,R0は、メモリ６０４の2ビットのロウアドレスであり、
(R1,R0)でロウアドレスを示す。R1がmsbであり、R0がlsbである。
C1,C0は、メモリ６０４の2ビットのカラムアドレスであり、
(C1,C0)でカラムアドレスを示す。C1がmsbであり、C0がlsbである。
【００７０】
W0はロウアドレス(R1,R0)=(0,0)に対するワードラインであり、
W1はロウアドレス(R1,R0)=(0,1)に対するワードラインであり、
W2はロウアドレス(R1,R0)=(1,0)に対するワードラインであり、
W3はロウアドレス(R1,R0)=(1,1)に対するワードラインであり、
B00はカラムアドレス(C1,C0)=(0,0)の0ビット目に対するビットラインであり、
B01はカラムアドレス(C1,C0)=(0,1)の0ビット目に対するビットラインであり、
B02はカラムアドレス(C1,C0)=(1,0)の0ビット目に対するビットラインであり、
B03はカラムアドレス(C1,C0)=(1,1)の0ビット目に対するビットラインであり、
B10はカラムアドレス(C1,C0)=(0,0)の1ビット目に対するビットラインであり、
B11はカラムアドレス(C1,C0)=(0,1)の1ビット目に対するビットラインであり、
B12はカラムアドレス(C1,C0)=(1,0)の1ビット目に対するビットラインであり、
B13はカラムアドレス(C1,C0)=(1,1)の1ビット目に対するビットラインであり、
ビットラインとワードラインの交点にメモリセルが配置されている。
【００７１】
同図中の"×"は、不良のあったメモリセルを表し、
ロウアドレス(R1,R0)=00, カラムアドレス(C1、C0)=00 で示されるアドレスの0ビット目、
ロウアドレス(R1,R0)=00, カラムアドレス(C1,C0)=10 で示されるアドレスの1ビット目、ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=00 で示されるアドレスの0
ビット目、
の3個の不良セルが存在し、W0上の2個のメモリが不良であり、B00上の2個のメモリが不良であることを示している。
【００７２】
ステップST701でテストを開始する。テスト時のアドレスのカウント方向は、カラムアドレスから先にカウントする場合について説明する。
【００７３】
最初に検出される故障は、ロウアドレス(R1,R0)=00, カラムアドレス(C1,C0)=00 で示されるアドレスの0ビット目であり、
2回目に検出される故障は、ロウアドレス(R1,R0)=00, カラムアドレス(C1,C0)=10 で示されるアドレスの1ビット目であり、
3回目(最後)に検出される故障は、ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=00 で示されるアドレスの0ビット目である。
【００７４】
ステップST702でテストパターン発生部６０１からメモリ６０４へテストパターンを入力し、メモリ６０４からの出力を比較部６０２で期待値と比較する。
【００７５】
ステップST703で、ロウアドレス(R1,R0)=00、カラムアドレス(C1,C0)=00で故障を検出する。故障を検出したのでステップST705に移る。該当故障は最初の故障であるため、ステップST706に移る。
【００７６】
ここで初めて第２のデータ記憶部６０６に故障があったということを示す値が保持されるとともに、第１のデータ記憶部６０５には、ロウアドレスとして、(R1,R0)=00の値が不良アドレスとして保持される。次にステップST707に移るがまだ検査が終了していないので、ステップST702に戻る。
【００７７】
次にステップST703で検出される故障のアドレスは、ロウアドレス(R1,R0)=00,カラムアドレス(C1,C0)=10 であり、ステップST705に移る。この2回目に検出される故障は、最初の故障ではないのでステップST708に移る。第２のデータ記憶部６０６で保持されている値は、最初の故障を検出した後の状態を示す値になっているため、第１のデータ記憶部６０５には、2回目に検出される故障のロウアドレス値が取り込まれずに、最初に検出された故障のロウアドレスの値が保持されたままである。
【００７８】
ステップST708では、2回目に故障が検出された時刻において、MONITOR信号がアクティブになり、かつFAIL信号は最初に故障が検出された時からアクティブになった状態であるので、救済可否判定部６０７において、第１のデータ記憶部７０５で保持されている最初の故障の不良アドレスと、２回目に検出された故障の不良アドレスが一致しているかどうかを判断する。この場合最初に検出された故障と2回目に検出された故障は、両方とも同一ロウアドレス(両方ともW0ライン上)であるため、不良アドレスが一致されたと判断され、ステップST707に移る。
ステップST707では、まだ検査が終了していないので、ステップST702に移る。
【００７９】
次(3回目)に検出される故障のアドレスは、ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=00 であり、ステップST705に移る。この3回目に検出される故障も、最初の故障ではないのでステップST708に移る。第２のデータ記憶部６０６で保持されている値は、最初の故障を検出した後の状態を示す値になっているため、第１のデータ記憶部６０５には、３回目に検出される故障のロウアドレスの値は取り込まれずに、最初に検出された故障のロウアドレスの値が保持されたままである。
【００８０】
ステップST708では、3回目に故障が検出された時刻において、MONITOR信号がアクティブになり、かつFAIL信号は最初に故障が検出された時からアクティブになった状態であるので、救済可否判定部６０７において、第１のデータ記憶部６０５に保持された最初の故障の不良アドレスと、3回目に検出された故障の不良アドレスが一致しているかどうかを判断する。この場合最初に検出された故障はW0ライン上であり、3回目に検出された故障はW1ライン上にあるので、最初に検出された故障と3回目に検出された故障は、同一アドレスではなく、救済可否判定部１０７で救済不能と判定され、ST709に移り救済不能なために不良品と決定して処理が終了する。
【００８１】
以上のように第2の実施形態によれば、BISTを用いたメモリ６０４の冗長救済回路において、BISTからメモリ６０４へ入力される信号を分岐させた信号を取り込むデータ記憶部を準備して、メモリ６０４の検査時には、データ記憶部を不良アドレスを格納するために用いられている記憶素子（フリップフロップ）として用い、BIST回路自身およびメモリ周辺部論理の検査時にはデータ記憶部のフリップフロップをスキャンチェーンの一部として使用することで、論理部のスキャンテストおよびメモリ６０４の検査に必要となる回路面積の増加を抑えることが可能となる。
【００８２】
また、メモリ６０４の救済用のラインがロウ方向に1本の場合には、最初に検出した不良セルの不良アドレスであるロウアドレスのみを第１のデータ記憶部６０５に取り込み、メモリ６０４に不良があったかどうかのデータを保持する第２のデータ記憶部６０６に保持された値によって、第１のデータ記憶部６０５に取り込まれた最初に検出した不良セルの不良アドレスの値をホールドさせ、２回目以降に検出された不良セルの不良アドレスと第１のデータ記憶部６０５に取り込まれた不良アドレスをと比較することで、メモリ６０４の救済可否判定を行うことができる。
【００８３】
なお、本実施の形態では第１のデータ記憶部６０５の値をホールドさせるために第２のデータ記憶部６０６の値を用いたが、図９に示すように第２のデータ記憶部の代わりにFAIL信号の値を用いた場合でも、本実施の形態と同様の効果が得られる。
【００８４】
また、本実施の形態ではロウ方向の救済を行う最小単位を１本のワードラインとして説明したが、ロウ方向の救済を行う最小単位が複数本のワードラインの場合でも、救済を行う最小単位である複数本のワードラインをまとめて不良アドレスとして扱うことで本実施の形態と同様の効果が得られる。
（第３の実施形態）
図１０は本発明の第３の実施形態による半導体集積回路を説明するためのブロック図である。
【００８５】
メモリ１００４はテスト対象のメモリであり、Column方向およびRow方向で救済を行う冗長ラインを持ち、実施の形態ではその内部に救済処理によって置換される救済用Columnライン1本及び救済用Rowライン1本を含む。
【００８６】
１００１はテストパターン発生部であり、ロウアドレス信号ROW-ADD、カラムアドレス信号COL-ADD、コントロール信号CTRL、データ入力信号DINを発生し、
メモリ１００４に入力する。
【００８７】
１００２は比較部であり、メモリ１００４に入力されたテストパターンに対するメモリ１００４の出力応答DOUTと正常時に期待される値（期待値）とを比較し、信号を正常に記憶していない不良セルを検出する。比較部１００２からは、一度不良セルを検出するとアクティブになり、テストが終了するまでアクティブの状態を維持するFAIL信号と、故障を検出した時だけアクティブになる故障を検出していない時にはアクティブにならないMONITOR信号と、メモリ１００４の出力データDOUTの各ビット毎に期待値と比較を行い、故障が存在したビットだけがアクティブになるFailPerBit信号が生成される。
【００８８】
メモリ１００４はカラム方向およびロウ方向で救済を実施するため、不良があったカラムラインおよびロウラインを特定するために、不良があったセルのカラムアドレスおよびそのビット位置、そしてロウアドレスの情報が必要となる。１００５は第１のデータ記憶部であり、メモリ１００４の検査時には、テストパターン発生部１００１からメモリ１００４へ入力されるアドレス信号を分岐した信号および比較部１００２からの出力信号を不良アドレスデータとして取り込む。すなわち、メモリ１００４の救済処理を行う場合には、不良のあったセルのカラムアドレスおよびそのビット位置情報、そしてロウアドレスを記憶する。
【００８９】
１００６は第２のデータ記憶部であり、第１のデータ記憶部１００５で記憶された値が、メモリ１００４の不良セルのアドレスであるかどうかを示す値を保持する。第２のデータ記憶部１００６に保持された値によって、第１のデータ記憶部１００５内の値が保持される。
【００９０】
また、第１のデータ記憶部１００５は、メモリ１００４の周辺論理のスキャンテストを行う場合には、スキャンチェーンの一部を構成し、メモリ１００４まで伝播されてくる故障を観測するために用いることで、メモリ１００４の周辺論理の故障検出を向上することができる。
【００９１】
１００３は、テストパターン発生部１００１で生成されるデータ入力信号DINと比較部１００２で生成されるFailPerBit信号を選択するセレクタであり、メモリ１００４の救済処理時にはFailPerBit信号を選択することで、第１のデータ記憶部１００５に不良のあったセルのビット位置情報を入力し、 メモリ周辺論理のスキャンテスト時には、メモリ１００４へのデータ入力信号DINあるいはFailPerBit信号のいずれかを選択し、メモリ１００４まで伝播される故障を第１のデータ記憶部１００５で観測する。
【００９２】
１００７は救済可否判定部であり、FAIL信号とMONITOR信号がともにアクティブな場合に、第１のデータ記憶部１００５に入力される信号と、第１のデータ記憶部１００５で保持している値とを比較し、メモリ１００４の保持する救済用ラインで救済可能かどうかを判断する。
【００９３】
図１１は、図１０に示された半導体集積回路におけるメモリ救済処理動作を示すフローチャートである。
【００９４】
以下、メモリ１００４の不良セルの分布の例として図３を用いて、メモリ救済処理の実現について図１０、図１１および図３を参照しつつ説明する。図３についての説明は繰り返さない。
【００９５】
ステップST1101でテストを開始する。テスト時のアドレスのカウント方向は、カラムアドレスから先にカウントする場合、また、RowラインとColumnラインでの救済判定としては、Columnラインの救済を優先して行うものとして説明する。
【００９６】
最初に検出される故障は、ロウアドレス(R1,R0)=00, カラムアドレス(C1,C0)=00 で示されるアドレスの0ビット目であり、
2回目に検出される故障は、ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=00 で示されるアドレスの0ビット目であり、
3回目(最後)に検出される故障は、ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=01 で示されるアドレスの1ビット目である。
【００９７】
ステップST1102でテストパターン発生部１００１からメモリ１００４へテストパターンを入力し、メモリ１００４からの出力を比較部１００２で期待値と比較する。
【００９８】
ステップST1103で、ロウアドレス(R1,R0)=00、カラムアドレス(C1,C0)=00の0ビット目で故障を検出する。故障を検出したのでステップST1105に移る。ステップST1105では、検出された故障のアドレスがこれまでに第１のデータ記憶部１００５で保持された値であるかどうかを判断する。該当故障は最初の故障であるため、ステップST1108に移る。
【００９９】
Columnラインの救済を優先するため、第１のデータ記憶部１００５には、カラムアドレスとして、(C1,C0)=00の値と、FailPerBitとして0ビット目だけが故障が存在したことを表す値が不良アドレスとして保持され、第２のデータ記憶部１００６には、第１のデータ記憶部１００５に保持された値が、メモリ１００４の故障であるということを示す値が保持される。次にステップST1107に移るがまだ検査が終了していないので、ステップST1102に戻る。
【０１００】
次にステップST1103で2回目の故障としてロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=00 の0ビット目での故障が検出されステップST1105に移る。Columnラインの救済を優先するため、2回目の故障は1回目の故障と同一のカラムアドレスおよび同一のビットであるかどうかを判断する。この場合、1回目の故障と2回目の故障は同一のカラムアドレス(C1,C0)=00であり、かつ同一のビット0ビット目であるため、第１のデータ記憶部１００５には、2回目に検出される故障のカラムアドレスおよびFailPerBitの値は取り込まれずに、最初に検出された不良アドレスのままである。
【０１０１】
次にステップST1107に移る。まだ検査終了していないので、ステップST1102に戻る。
【０１０２】
次(3回目)に検出される故障のアドレスは、ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=01の1ビット目である。カラムアドレスおよびビット位置が、第１のデータ記憶部１００５に保持されている値と異なるため、新しい故障と判断される。Column方向の救済ラインは既に使われているために、Row方向の救済ラインを用い、第１のデータ記憶部１００５には、ロウアドレスとして、(R1,R0)=01の値が不良アドレスとして保持され、第２のデータ記憶部１００６には、第１のデータ記憶部１００５に保持された値が、メモリ１００４の故障であるということを示す値が保持される。
【０１０３】
Row方向の救済ラインを1本と、Column方向の救済ラインを1本で救済できている状態であるため、ステップST1108では、救済可能と判断してステップST1107に移るがまだ検査が終了していないので、ステップST1102に戻る。
【０１０４】
その後には、故障が存在しないため、全てのアドレスをテストしたところでステップST1107で検査終了と判断される。この場合には、Row方向の救済ライン1本と、Column方向の救済ライン1本でメモリの救済が可能なため、救済可能としてステップST1110で処理が終了する。
【０１０５】
以上のように第３の実施形態によれば、BISTを用いたメモリの冗長救済回路において、BISTからメモリへ入力される信号を分岐させた信号を取り込むデータ記憶部を準備して、メモリの検査時には、データ記憶部を不良アドレスを格納するために用いられている記憶素子（フリップフロップ）として用い、BIST回路自身およびメモリ周辺部論理の検査時にはデータ記憶部のフリップフロップをスキャンチェーンの一部として使用することで、論理部のスキャンテストおよびメモリの検査に必要となる回路面積の増加を抑えることが可能となる。
【０１０６】
また、本実施の形態ではRow方向の救済ライン1本とColumn方向の救済ラインが1本について説明したが、救済ラインが複数本あった場合であっても、第１のデータ記憶部に格納された値と、その値が不良セルであるかどうかを判断するための値を第２のデータ記憶部で保持することで、 第１のデータ記憶部に格納された値が不良セルのアドレスであるかどうかを判断でき、本実施の形態と同様の効果が得られる。
【０１０７】
【発明の効果】
請求項１記載の半導体集積回路によれば、BISTを用いたメモリの冗長救済回路において、BISTからメモリへ入力される信号を分岐させた信号を取り込むデータ記憶部を準備して、メモリの検査時には、データ記憶部を不良アドレスを格納するための記憶素子（フリップフロップ）として用い、BIST回路自身およびメモリ周辺部論理の検査時にはデータ記憶部のフリップフロップをスキャンチェーンの一部として使用することで、論理部のスキャンテストおよびメモリの検査に必要となる回路面積の増加を抑えることが可能となる。
【０１０８】
請求項２、請求項５、請求項６または請求項７記載の半導体集積回路によれば、請求項１と同様な効果がある。
【０１０９】
請求項３または請求項４記載の半導体集積回路によれば、請求項１または請求項２と同様な効果がある。
【０１１０】
請求項８記載の半導体集積回路によれば、請求項１、請求項２、請求項３、請求項４、請求項５、請求項６または請求項７と同様な効果がある。
【０１１１】
請求項９記載の半導体集積回路の検査方法によれば、請求項１と同様な効果がある。
【図面の簡単な説明】
【図１】この発明の第１の実施形態による半導体集積回路を説明するためのブロック図である。
【図２】第１の実施形態を説明するためのフローチャートである。
【図３】第１の実施形態に係わるメモリ中の不良の分布を表す説明図である。
【図４】第１の実施形態の変形形態による半導体集積回路を説明するためのブロック図である。
【図５】第１の実施形態の変形形態による半導体集積回路を説明するためのブロック図である。
【図６】第２の実施形態による半導体集積回路を説明するためのブロック図である。
【図７】第２の実施形態を説明するためのフローチャートである。
【図８】第２の実施形態に係わるメモリ中の不良の分布を表す説明図である。
【図９】第２の実施形態の変形形態による半導体集積回路を説明するためのブロック図である。
【図１０】第３の実施の形態による半導体集積回路のブロックである。
【図１１】第３の実施形態を説明するためのフローチャートである。
【図１２】従来のＢＩＳＴによる救済回路例である。
【符号の説明】
１０１ テストパターン発生部
１０２ 比較部
１０３ セレクタ
１０４ メモリ
１０５ 第１のデータ記憶部
１０６ 第２のデータ記憶部
１０７ 救済可否判定部
６０１ テストパターン発生部
６０２ 比較部
６０４ メモリ
６０５ 第１のデータ記憶部
６０６ 第２のデータ記憶部
６０７ 救済可否判定部
１００１ テストパターン発生部
１００２ 比較部
１００３ セレクタ
１００４ メモリ
１００５ 第１のデータ記憶部
１００６ 第２のデータ記憶部
１００７ 救済可否判定部
【発明の属する技術分野】
本発明は、組込み自己テスト（ＢＩＳＴ）によるメモリのテスト、特に冗長セルを持つメモリのテストおよびメモリ周辺論理のテストが可能な半導体集積回路およびその検査方法に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路(ＬＳＩ)に搭載されるメモリの数や規模（ビット幅・ワード数）は増大を続けている。これに応じて、外部よりテスタを用いてＬＳＩに搭載されたメモリを検査するために必要となる外部ピンの数やテスト時間が増加する。
【０００３】
これに対して、ＬＳＩ内部でメモリの検査を実行するＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）技術の重要性が高まっている。ＢＩＳＴ技術を用いることにより、少ない外部ピンを用いてメモリの検査を実施できるとともに、使用するピンの数が少ないためＬＳＩ内部の複数のメモリを同時に検査することが可能となる。
【０００４】
また、予め冗長回路（救済用セルを含んだ救済用ワード線、救済用ビット線）を設けておき、欠陥によって不良になったメモリセルが存在しているビット線またはワード線を、救済用ワード線、救済用ビット線で置き換えて不良セルを救済する冗長救済方式が用いられる場合がある。これによりメモリの歩留りを向上することができる。
【０００５】
図１２に、従来のBISTを用いたメモリの救済およびメモリ周辺論理のテスト回路の一例を示す。
【０００６】
テストパターン発生部１２０１は、メモリ１２０４に対してテストパターンを生成し、メモリ１２０４の出力データが、比較部１２０２で期待値と一致するかどうかを比較し、出力データが期待値と一致したかどうかを判定し、FAIL端子にその結果を出力する。
【０００７】
比較部１２０２で検出された不良セルのアドレス、ビット位置の情報は、救済処理部１２０３に保持される。格納された不良セルの情報は、救済を行うべき救済ワード線、ビット線を特定するために用いられる。
【０００８】
また、メモリ１２０４への入力を分岐した信号を観測用FF１２０５で取り込み、
制御用FF１２０６を用いて、セレクタ１２０７を介してメモリ１２０４の出力を制御することで、BIST回路自身およびメモリ１２０４周辺の論理のスキャンテストを実施している。
【０００９】
このように、従来のBISTを用いてメモリの救済処理を行う回路では、救済を行うべきアドレスを算出するために、BISTでテストを実施している時にFailを検出した不良アドレス、不良ビットの情報を格納する記憶素子を救済処理部に持ち、BIST回路自身およびメモリ周辺のスキャンテストを行うためには、メモリへの入力信号を観測するためのフリップフロップを備えている。
【００１０】
【発明が解決しようとする課題】
上記のように、メモリの救済処理をBISTで実現するためには、メモリの不良アドレス情報を格納するための記憶素子が必要であり、また、BIST回路自身およびメモリ周辺論理をスキャンテストするためには、メモリへの入力信号を観測するために観測用のFFおよびメモリの出力を制御するための制御用のFFが必要となる。
【００１１】
そのため、BISTでのメモリの救済処理とスキャンテストを実現するためには、救済処理用の記憶素子とスキャンテスト用のFFが必要となり、回路面積が増大するという問題があった。
【００１２】
本発明は以上の問題点を解決するためになされたものであり、その目的は、冗長救済回路面積およびスキャンテスト用回路の面積の増加を抑えることができる半導体集積回路およびその検査方法を提供することである。
【００１３】
【課題を解決するための手段】
請求項１記載の半導体集積回路は、カラム方向に一組の救済用の冗長ラインを持つメモリと、
メモリに対して特定のテストパターンを発生するテストパターン発生部と、
メモリからの出力を読み出してメモリに不良セルが存在するか否かを判定する比較部と、
メモリの検査時には、テストパターン発生部からメモリへ入力されるカラムアドレス信号の全て或いは一部を分岐した信号、および比較部から生成されるビット毎の良否判定信号を不良アドレスデータとして取り込み、メモリ周辺の論理の検査時には、スキャンチェーンの一部を形成し、メモリへの入力信号を観測するために用いられる第１のデータ記憶部と、
比較部の出力信号を入力して故障の有無の状態を示す第２のデータ記憶部と、
第１のデータ記憶部への入力と第１のデータ記憶部からの出力とを入力とし、メモリが救済可能かどうかを判定する救済可否判定部とを備え、
第２のデータ記憶部の値に応じて、第１のデータ記憶部に保持されたデータをホールドすることを特徴とするものである。
【００１４】
請求項１記載の半導体集積回路によれば、BISTを用いたメモリの冗長救済回路において、BISTからメモリへ入力される信号を分岐させた信号を取り込むデータ記憶部を準備して、メモリの検査時には、データ記憶部を不良アドレスを格納するための記憶素子（フリップフロップ）として用い、BIST回路自身およびメモリ周辺部論理の検査時にはデータ記憶部のフリップフロップをスキャンチェーンの一部として使用することで、論理部のスキャンテストおよびメモリの検査に必要となる回路面積の増加を抑えることが可能となる。
【００１５】
請求項２記載の半導体集積回路は、カラム方向に一組の救済用の冗長ラインを持つメモリと、
メモリに対して特定のテストパターンを発生するテストパターン発生部と、
メモリからの出力を読み出してメモリに不良セルが存在するか否かを判定する比較部と、
メモリの検査時には、テストパターン発生部からメモリへ入力されるカラムアドレス信号の全て或いは一部を分岐した信号、および比較部から生成されるビット毎の良否判定信号を不良アドレスデータとして取り込み、メモリ周辺の論理の検査時には、スキャンチェーンの一部を形成し、メモリへの入力信号を観測するために用いられる第１のデータ記憶部と、
第１のデータ記憶部への入力と第１のデータ記憶部からの出力とを入力とし、メモリが救済可能かどうかを判定する救済可否判定部とを備え、
比較部から出力される信号であって、メモリに不良セルが存在した場合にアクティブになりテスト終了までアクティブの状態を保つフェイル信号の値に応じて、第１のデータ記憶部に保持されたデータをホールドすることを特徴とするものである。
【００１６】
請求項２記載の半導体集積回路によれば、請求項１と同様な効果がある。
【００１７】
請求項３記載の半導体集積回路は、請求項１または請求項２において、第１のデータ記憶部が、テストパターン発生部からメモリへ入力されるデータ入力信号とビット毎の良否判定信号とを選択的に取り込むことができるセレクタを有するものである。
【００１８】
請求項３記載の半導体集積回路によれば、請求項１または請求項２と同様な効果がある。
【００１９】
請求項４記載の半導体集積回路は、請求項１または請求項２において、救済可否判定部が、比較部から生成されるビット毎の良否判定信号として、複数ビットの不良の判定を受け取ったときに、メモリを救済不能と判定するものである。
【００２０】
請求項４記載の半導体集積回路によれば、請求項１または請求項２と同様な効果がある。
【００２１】
請求項５記載の半導体集積回路は、ロウ方向に一組の救済用の冗長ラインを持つメモリと、
メモリに対して特定のテストパターンを発生するテストパターン発生部と、
メモリからの出力を読み出してメモリに不良セルが存在するか否かを
判定する比較部と、
メモリの検査時には、テストパターン発生部からメモリへ入力されるロウアドレス信号の全て或いは一部のビットを分岐した信号を不良アドレスデータとして取り込み、メモリ周辺の論理の検査時には、スキャンチェーンの一部として、メモリへの入力信号を観測するために用いられる第１のデータ記憶部と、
比較部の出力信号を入力して故障の有無の状態を示す第２のデータ記憶部と、
第１のデータ記憶部への入力と第１のデータ記憶部からの出力とを入力とし、メモリが救済可能かどうかを判定する救済可否判定部とを備え、
第２のデータ記憶部の値に応じて、第１のデータ記憶部に保持されたデータをホールドすることを特徴とするものである。
【００２２】
請求項５記載の半導体集積回路によれば、請求項１と同様な効果がある。
【００２３】
請求項６記載の半導体集積回路は、ロウ方向に一組の救済用の冗長ラインを持つメモリと、
メモリに対して特定のテストパターンを発生するテストパターン発生部と、
メモリからの出力を読み出してメモリに不良セルが存在するか否かを
判定する比較部と、
メモリの検査時には、テストパターン発生部からメモリへ入力されるロウアドレス信号の全て或いは一部のビットを分岐した信号を不良アドレスデータとして取り込み、メモリ周辺の論理の検査時には、スキャンチェーンの一部として、メモリへの入力信号を観測するために用いられる第１のデータ記憶部と、
第１のデータ記憶部への入力と第１のデータ記憶部からの出力とを入力とし、メモリが救済可能かどうかを判定する救済可否判定部とを備え、
比較部から出力される信号であって、メモリに不良セルが存在した場合にアクティブになりテスト終了までアクティブの状態を保つフェイル信号の値に応じて、第１のデータ記憶部に保持されたデータをホールドすることを特徴とするものである。
【００２４】
請求項６記載の半導体集積回路によれば、請求項１と同様な効果がある。
【００２５】
請求項７記載の半導体集積回路は、カラム方向およびロウ方向の救済を行う冗長ラインを持つメモリと、
メモリに対して特定のテストパターンを発生するテストパターン発生部と、
メモリからの出力を読み出してメモリに不良セルが存在するか否かを判定する比較部と、
メモリの検査時には、テストパターン発生部からメモリへ入力されるアドレス信号を分岐した信号および比較部からの出力信号を不良アドレスデータとして取り込み、メモリ周辺の論理の検査時には、スキャンチェーンの一部として、メモリへの入力信号を観測するために用いられる第１のデータ記憶部と、
比較部の出力信号を入力して故障の有無の状態を示す第２のデータ記憶部と、
第１のデータ記憶部への入力と第１のデータ記憶部からの出力とを入力としてメモリが救済可能かどうかを判定する救済可否判定部とを備え、
第２のデータ記憶部の値に応じて、第１のデータ記憶部に保持されたデータをホールドすることを特徴とするものである。
【００２６】
請求項７記載の半導体集積回路によれば、請求項１と同様な効果がある。
【００２７】
請求項８記載の半導体集積回路は、請求項１、請求項２、請求項３、請求項４、請求項５、請求項６または請求項７において、比較部から出力される信号であって、メモリに不良セルが存在した場合にのみアクティブになるモニタ信号およびフェイル信号がアクティブな場合に、救済可否判定部で、第１のデータ記憶部の入力と第１のデータ記憶部の出力とを比較してメモリが救済可能かどうかを判定するものである。
【００２８】
請求項８記載の半導体集積回路によれば、請求項１、請求項２、請求項３、請求項４、請求項５、請求項６または請求項７と同様な効果がある。
【００２９】
請求項９記載の半導体集積回路の検査方法は、請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７または請求項８記載の半導体集積回路の検査方法であって、第１のデータ記憶部は、メモリを検査する時には、メモリの不良情報を保持するために使用し、メモリ周辺部のロジックを検査する時には、メモリへの入力信号を観測するために使用することを特徴とするものである。
【００３０】
請求項９記載の半導体集積回路の検査方法によれば、請求項１と同様な効果がある。
【００３１】
【発明の実施の形態】
（第１の実施形態）
図１は本発明の第１の実施形態による半導体集積回路を説明するためのブロック図である。
【００３２】
メモリ１０４はテスト対象のメモリであり、Column（カラム）方向に一組の救済用の冗長ラインを持ち、実施の形態ではその内部に救済処理によって置換される単一の救済用Columnラインを含む。
【００３３】
１０１はテストパターン発生部であり、ロウアドレス信号ROW-ADD、カラムアドレス信号COL-ADD、コントロール信号CTRL、データ入力信号DINを発生し、メモリ１０４に入力する。
【００３４】
１０２は比較部であり、メモリ１０４に入力されたテストパターンに対するメモリ１０４の出力応答DOUTと正常時に期待される値（期待値）とを比較し、信号を正常に記憶していない不良セルを検出する。比較部１０２からは、一度不良セルを検出するとアクティブになり、テストが終了するまでアクティブの状態を維持するFAIL（フェイル）信号と、故障を検出した時だけアクティブになり故障を検出していない時にはアクティブにならないMONITOR(モニタ)信号と、メモリ１０４の出力データDOUTの各ビット毎に期待値と比較を行い、故障が存在したビットだけがアクティブになるFailPerBit(ビットフェイル)信号が生成される。
【００３５】
１０６は第２のデータ記憶部であり、比較部１０２のＦＡＩＬ信号を入力してテストを実施している間のメモリ１０４内の故障の有無の状態値(テスト開始から最初の故障を検出するまでの状態を示す値と、最初の故障を検出した後の状態を示す値)を保持する。
【００３６】
メモリ１０４はカラム方向で救済を実施するため、不良があったカラムラインを特定するために、不良があったセルのカラムアドレスおよびそのビット位置の情報が必要となる。１０５は第１のデータ記憶部であり、メモリ１０４の検査時には、テストパターン発生部１０１からメモリ１０４へ入力されるカラムアドレス信号の全てあるいは一部を分岐した信号、および比較部１０２から生成されるビット毎の良否判定信号を不良アドレスデータとして取込む。すなわち、メモリ１０４の救済処理を行う場合には、不良のあったセルのカラムアドレスおよびそのビット位置情報を記憶し、最初に故障を検出した不良セルのセルのカラムアドレスおよびそのビット位置情報を記憶し、その後は第１のデータ記憶部１０５内でその値を保持する。データを保持するために、第２のデータ記憶部１０６に保持された値を用いる。第２のデータ記憶部１０６で最初の故障を検出した後の状態を示す値の場合には、第１のデータ記憶部１０５に記憶された値を保持し続ける。
【００３７】
また、第１のデータ記憶部１０５は、メモリ１０４の周辺論理のスキャンテストを行う場合には、スキャンチェーンの一部を構成し、メモリ１０４まで伝播されてくる故障を観測するために用いることで、メモリ１０４周辺論理の故障検出を向上することができる。
【００３８】
１０３は、テストパターン発生部１０１で生成されるデータ入力信号DINと比較部１０２で生成されるFailPerBit信号を選択するセレクタであり、メモリ１０４の救済処理時にはFailPerBit信号を選択することで、第１のデータ記憶部１０５に不良のあったセルのビット位置情報入力し、メモリ周辺論理のスキャンテスト時には、メモリ１０４へのデータ入力信号DINあるいはFailPerBit信号のいずれかを選択し、メモリ１０４まで伝播される故障を第１のデータ記憶部１０５で観測する。
【００３９】
１０７は救済可否判定部であり、FAIL信号とMONITOR信号がともにアクティブな場合に、第１のデータ記憶部１０５に入力される信号と、第１のデータ記憶部１０５で保持している値とを比較し、それらが同一の場合にはメモリ１０４は救済用Columnラインによって救済可能と判断し、異なる場合には救済不能と判断する。また、救済可否判定部１０７に入力されるFailPerBitのうちの複数ビットがアクティブな場合にも救済不能と判断する。
【００４０】
図２は、図１に示された半導体集積回路におけるメモリ救済処理動作を示すフローチャートである。
【００４１】
以下、メモリ救済処理の実現について図１、図２および図３を参照しつつ説明る。
【００４２】
図３において、R1,R0は、メモリ１０４の2ビットのロウアドレスであり、(R1,R0)でロウアドレスを示す。R1がmsbであり、R0がlsbである。C1,C0は、メモリ１０４の2ビットのカラムアドレスであり、(C1,C0)でカラムアドレスを示す。C1がmsbであり、C0がlsbである。
W0はロウアドレス(R1,R0)=(0,0)に対するワードラインであり、
W1はロウアドレス(R1,R0)=(0,1)に対するワードラインであり、
W2はロウアドレス(R1,R0)=(1,0)に対するワードラインであり、
W3はロウアドレス(R1,R0)=(1,1)に対するワードラインであり、
B00はカラムアドレス(C1,C0)=(0,0)の0ビット目に対するビットラインであり、
B01はカラムアドレス(C1,C0)=(0,1)の0ビット目に対するビットラインであり、
B02はカラムアドレス(C1,C0)=(1,0)の0ビット目に対するビットラインであり、
B03はカラムアドレス(C1,C0)=(1,1)の0ビット目に対するビットラインであり、
B10はカラムアドレス(C1,C0)=(0,0)の1ビット目に対するビットラインであり、
B11はカラムアドレス(C1,C0)=(0,1)の1ビット目に対するビットラインであり、
B12はカラムアドレス(C1,C0)=(1,0)の1ビット目に対するビットラインであり、
B13はカラムアドレス(C1,C0)=(1,1)の1ビット目に対するビットラインであり、
ビットラインとワードラインの交点にメモリセルが配置されている。
【００４３】
同図中の"×"は、不良のあったメモリセルを表し、
ロウアドレス(R1,R0)=00, カラムアドレス(C1、C0)=00 で示されるアドレスの0ビット目、
ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=00 で示されるアドレスの0ビット目、
ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=01 で示されるアドレスの1ビット目、
の3個の不良セルが存在し、W1上の2個のメモリが不良であり、B00上の2個のメモリが不良であることを示している。
【００４４】
ステップST201でテストを開始する。テスト時のアドレスのカウント方向は、カラムアドレスから先にカウントする場合について説明する。
【００４５】
最初に検出される故障は、ロウアドレス(R1,R0)=00, カラムアドレス(C1,C0)=00 で示されるアドレスの0ビット目であり、
2回目に検出される故障は、ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=00 で示されるアドレスの0ビット目であり、
3回目(最後)に検出される故障は、ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=01 で示されるアドレスの1ビット目である。
【００４６】
ステップST202でテストパターン発生部１０１からメモリ１０４へテストパターンを入力し、メモリ１０４からの出力を比較部１０２で期待値と比較する。
【００４７】
ステップST203で、ロウアドレス(R1,R0)=00、カラムアドレス(C1,C0)=00で故障を検出する。故障を検出したのでステップST204に移る。ステップST204では複数ビットの故障があるかどうかを判断する。該当アドレスでは0ビット目だけに故障が存在するため、ステップST205に移る。該当故障は最初の故障であるため、ステップST206に移る。
【００４８】
ここで初めて第２のデータ記憶部１０６に故障があったということを示す値が保持されるとともに、第１のデータ記憶部１０５には、カラムアドレスとして、(C1,C0)=00の値と、FailPerBitとして0ビット目だけが故障が存在したことを表す値が不良アドレスとして保持される。次にステップST207に移るがまだ検査が終了していないので、ステップST202に戻る。
【００４９】
次にステップST203で検出される故障のアドレスは、ロウアドレス(R1,R0)=01,カラムアドレス(C1,C0)=00 であるが、このアドレスに対する故障もまた、0ビット目のみであり複数ビットの故障ではないために、ステップST205に移る。もし、複数ビットの不良が検出された場合には、複数個の不良ビットは必ず異なるビットライン上に存在するため、単一のカラムラインによる救済の場合には救済不能になるため、ステップST209に移り不良品と決定して処理が終了する。
【００５０】
この2回目に検出される故障は、最初の故障ではないのでステップST208に移る。第２のデータ記憶部１０６で保持されている値は、最初の故障を検出した後の状態を示す値になっているため、第１のデータ記憶部１０５には、2回目に検出される故障のカラムアドレスおよびFailPerBitの値は取り込まれずに、最初に検出された故障のカラムアドレスおよびFailPerBitの値が保持されたままである。
【００５１】
ステップST208では、2回目に故障が検出された時刻において、MONITOR信号がアクティブになり、かつFAIL信号は最初に故障が検出された時からにアクティブになった状態であるので、救済可否判定部１０７において、第１のデータ記憶部１０５に保持された最初の故障の不良アドレスと、2回目に検出された故障の不良アドレスが一致しているかどうかを判断する。この場合最初に検出された故障と2回目に検出された故障は、両方とも同一アドレス(両方ともB00ライン上)であるため、不良アドレスが一致されたと判断され、ステップST207に移る。
【００５２】
ステップST207では、まだ検査が終了していないので、ステップST202に移る。
【００５３】
次(3回目)に検出される故障のアドレスは、ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=01 であるが、このアドレスに対する故障もまた、1ビット目のみであり複数ビットの故障ではないために、ステップST205に移る。
【００５４】
この3回目に検出される故障も、最初の故障ではないのでステップST208に移る。第２のデータ記憶部１０６で保持されている値は、最初の故障を検出した後の状態を示す値になっているため、第１のデータ記憶部１０５には、３回目に検出される故障のカラムアドレスおよびFailPerBitの値は取り込まれずに、最初に検出された故障のカラムアドレスおよびFailPerBitの値が保持されたままである。
【００５５】
ステップST208では、3回目に故障が検出された時刻において、MONITOR信号がアクティブになり、かつFAIL信号は最初に故障が検出された時からにアクティブになった状態であるので、救済可否判定部１０７において、第１のデータ記憶部１０５に保持された最初の故障の不良アドレスと、3回目に検出された故障の不良アドレスが一致しているかどうかを判断する。この場合最初に検出された故障はB00ライン上であり、3回目に検出された故障はB11ライン上にあるので、最初に検出された故障と3回目に検出された故障は、同一アドレスではなく、救済可否判定部１０７で救済不能と判定され、ステップST209に移り救済不能なために不良品と決定して処理が終了する。
【００５６】
以上のように第１の実施形態によれば、BISTを用いたメモリ１０４の冗長救済回路において、BISTからメモリ１０４へ入力される信号を分岐させた信号を取り込むデータ記憶部を準備して、メモリ１０４の検査時には、データ記憶部を不良アドレスを格納するために用いられている記憶素子（フリップフロップ）として用い、BIST回路自身およびメモリ周辺部論理の検査時にはデータ記憶部のフリップフロップをスキャンチェーンの一部として使用することで、論理部のスキャンテストおよびメモリの検査に必要となる回路面積の増加を抑えることが可能となる。
【００５７】
なお、本実施の形態では、第１のデータ記憶部１０５をメモリ１０４への入力信号を観測するために用いた例を説明したが、更に図５のように第１のデータ記憶部１０５の出力とメモリ１０４の出力信号DOUTとをセレクタ５０１によって選択的に取り込み、スキャンテスト時にメモリ１０４の出力信号DOUTの値を第１のデータ記憶部１０５の出力を用いて制御するためにも用いることでも、メモリの出力を制御できるため、更にメモリ周辺の故障検出を向上させることが可能となり、本実施の形態と同様の効果を得ることができる。
【００５８】
また、メモリの救済用のラインがカラム方向に1本の場合には、最初に検出した不良セルの不良アドレスであるカラムアドレスと各ビット毎の良/不良判定信号を第１のデータ記憶部１０５に取り込み、メモリ１０４に不良があったかどうかのデータを保持する第２のデータ記憶部１０６に保持された値によって、第１のデータ記憶部１０５に取り込まれた最初に検出した不良セルの不良アドレスの値をホールドさせ、２回目以降に検出された不良セルの不良アドレスと第１のデータ記憶部１０５に取り込まれた不良アドレスをと比較することで、メモリの救済可否判定を行うことができる。
【００５９】
なお、本実施の形態では第１のデータ記憶部１０５の値をホールドさせるために第２のデータ記憶部１０６の値を用いたが、図４に示すように第２のデータ記憶部１０６の代わりにFAIL信号の値を用いた場合でも、本実施の形態と同様の効果が得られる。
【００６０】
また、本実施の形態ではカラム方向の救済を行う最小単位を１本のビットラインとして説明したが、カラム方向の救済を行う最小単位が複数本のビットラインの場合でも、救済を行う最小単位である複数本のビットラインをまとめて不良アドレスとして扱うことで本実施の形態と同様の効果が得られる。
（第２の実施形態）
図６は本発明の第２の実施形態による半導体集積回路を説明するためのブロック図である。
【００６１】
メモリ６０４はテスト対象のメモリであり、Row（ロウ）方向に一組の救済用の冗長ラインを持ち、実施の形態ではその内部に救済処理によって置換される単一の救済用Rowラインを含む。
【００６２】
６０１はテストパターン発生部であり、ロウアドレス信号ROW-ADD、カラムアドレス信号COL-ADD、コントロール信号CTRL、データ入力信号DINを発生し、メモリ６０４に入力する。
【００６３】
６０２は比較部であり、メモリ６０４に入力されたテストパターンに対するメモリ６０４の出力応答DOUTと正常時に期待される値（期待値）とを比較し、信号を正常に記憶していない不良セルを検出する。比較部６０２からは、一度不良セルを検出するとアクティブになり、テストが終了するまでアクティブの状態を維持するFAIL信号と、故障を検出した時だけアクティブになる故障を検出していない時にはアクティブにならないMONITOR信号と、メモリ６０４の出力データDOUTの各ビット毎に期待値と比較を行い、故障が存在したビットだけがアクティブになるFailPerBit信号が生成される。
【００６４】
６０６は第２のデータ記憶部であり、比較部６０２のFAIL信号を入力してテストを実施している間のメモリ６０４内の故障の有無の状態値(テスト開始から最初の故障を検出するまでの状態を示す値と、最初の故障を検出した後の状態を示す値)を保持する。
【００６５】
メモリ６０４はロウ方向で救済を実施するため、不良があったロウラインを特定するために、不良があったセルのロウアドレスの情報が必要となる。６０５は第１のデータ記憶部であり、メモリ６０４の検査時には、テストパターン発生部６０１からメモリ６０４へ入力されるロウアドレス信号の全て或いは一部のビットを分岐した信号を不良アドレスデータとして取り込む。すなわち、メモリ６０４の救済処理を行う場合には、不良のあったセルのロウアドレスを記憶し、最初に故障を検出した不良セルのセルのロウアドレスを記憶しその後は第１のデータ記憶部６０５内でその値を保持する。第１のデータ記憶部６０５に格納されたデータをホールドさせるために、第２のデータ記憶部６０６に保持された値を用いる。第２のデータ記憶部６０６で最初の故障を検出した後の状態を示す値の場合には、第１のデータ記憶部６０５に記憶された値を保持し続ける。また、第１のデータ記憶部６０５は、メモリ６０４の周辺論理のスキャンテストを行う場合には、スキャンチェーンの一部を構成し、メモリ６０４まで伝播されてくる故障を観測するために用いることで、メモリ６０４周辺論理の故障検出を向上することができる。
【００６６】
６０７は救済可否判定部であり、FAIL信号とMONITOR信号がともにアクティブな場合に、第１のデータ記憶部６０５に入力される信号と、第１のデータ記憶部６０５で保持している値とを比較し、それらが同一の場合にはメモリ６０４は救済用Rowラインによって救済可能と判断し、異なる場合には救済不能と判断する。
【００６７】
図７は、図６に示された半導体集積回路におけるメモリ救済処理動作を示すフローチャートである。
【００６８】
以下、メモリ救済処理の実現について図６、図７および図８を参照しつつ説明する。
【００６９】
図８において、R1,R0は、メモリ６０４の2ビットのロウアドレスであり、
(R1,R0)でロウアドレスを示す。R1がmsbであり、R0がlsbである。
C1,C0は、メモリ６０４の2ビットのカラムアドレスであり、
(C1,C0)でカラムアドレスを示す。C1がmsbであり、C0がlsbである。
【００７０】
W0はロウアドレス(R1,R0)=(0,0)に対するワードラインであり、
W1はロウアドレス(R1,R0)=(0,1)に対するワードラインであり、
W2はロウアドレス(R1,R0)=(1,0)に対するワードラインであり、
W3はロウアドレス(R1,R0)=(1,1)に対するワードラインであり、
B00はカラムアドレス(C1,C0)=(0,0)の0ビット目に対するビットラインであり、
B01はカラムアドレス(C1,C0)=(0,1)の0ビット目に対するビットラインであり、
B02はカラムアドレス(C1,C0)=(1,0)の0ビット目に対するビットラインであり、
B03はカラムアドレス(C1,C0)=(1,1)の0ビット目に対するビットラインであり、
B10はカラムアドレス(C1,C0)=(0,0)の1ビット目に対するビットラインであり、
B11はカラムアドレス(C1,C0)=(0,1)の1ビット目に対するビットラインであり、
B12はカラムアドレス(C1,C0)=(1,0)の1ビット目に対するビットラインであり、
B13はカラムアドレス(C1,C0)=(1,1)の1ビット目に対するビットラインであり、
ビットラインとワードラインの交点にメモリセルが配置されている。
【００７１】
同図中の"×"は、不良のあったメモリセルを表し、
ロウアドレス(R1,R0)=00, カラムアドレス(C1、C0)=00 で示されるアドレスの0ビット目、
ロウアドレス(R1,R0)=00, カラムアドレス(C1,C0)=10 で示されるアドレスの1ビット目、ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=00 で示されるアドレスの0
ビット目、
の3個の不良セルが存在し、W0上の2個のメモリが不良であり、B00上の2個のメモリが不良であることを示している。
【００７２】
ステップST701でテストを開始する。テスト時のアドレスのカウント方向は、カラムアドレスから先にカウントする場合について説明する。
【００７３】
最初に検出される故障は、ロウアドレス(R1,R0)=00, カラムアドレス(C1,C0)=00 で示されるアドレスの0ビット目であり、
2回目に検出される故障は、ロウアドレス(R1,R0)=00, カラムアドレス(C1,C0)=10 で示されるアドレスの1ビット目であり、
3回目(最後)に検出される故障は、ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=00 で示されるアドレスの0ビット目である。
【００７４】
ステップST702でテストパターン発生部６０１からメモリ６０４へテストパターンを入力し、メモリ６０４からの出力を比較部６０２で期待値と比較する。
【００７５】
ステップST703で、ロウアドレス(R1,R0)=00、カラムアドレス(C1,C0)=00で故障を検出する。故障を検出したのでステップST705に移る。該当故障は最初の故障であるため、ステップST706に移る。
【００７６】
ここで初めて第２のデータ記憶部６０６に故障があったということを示す値が保持されるとともに、第１のデータ記憶部６０５には、ロウアドレスとして、(R1,R0)=00の値が不良アドレスとして保持される。次にステップST707に移るがまだ検査が終了していないので、ステップST702に戻る。
【００７７】
次にステップST703で検出される故障のアドレスは、ロウアドレス(R1,R0)=00,カラムアドレス(C1,C0)=10 であり、ステップST705に移る。この2回目に検出される故障は、最初の故障ではないのでステップST708に移る。第２のデータ記憶部６０６で保持されている値は、最初の故障を検出した後の状態を示す値になっているため、第１のデータ記憶部６０５には、2回目に検出される故障のロウアドレス値が取り込まれずに、最初に検出された故障のロウアドレスの値が保持されたままである。
【００７８】
ステップST708では、2回目に故障が検出された時刻において、MONITOR信号がアクティブになり、かつFAIL信号は最初に故障が検出された時からアクティブになった状態であるので、救済可否判定部６０７において、第１のデータ記憶部７０５で保持されている最初の故障の不良アドレスと、２回目に検出された故障の不良アドレスが一致しているかどうかを判断する。この場合最初に検出された故障と2回目に検出された故障は、両方とも同一ロウアドレス(両方ともW0ライン上)であるため、不良アドレスが一致されたと判断され、ステップST707に移る。
ステップST707では、まだ検査が終了していないので、ステップST702に移る。
【００７９】
次(3回目)に検出される故障のアドレスは、ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=00 であり、ステップST705に移る。この3回目に検出される故障も、最初の故障ではないのでステップST708に移る。第２のデータ記憶部６０６で保持されている値は、最初の故障を検出した後の状態を示す値になっているため、第１のデータ記憶部６０５には、３回目に検出される故障のロウアドレスの値は取り込まれずに、最初に検出された故障のロウアドレスの値が保持されたままである。
【００８０】
ステップST708では、3回目に故障が検出された時刻において、MONITOR信号がアクティブになり、かつFAIL信号は最初に故障が検出された時からアクティブになった状態であるので、救済可否判定部６０７において、第１のデータ記憶部６０５に保持された最初の故障の不良アドレスと、3回目に検出された故障の不良アドレスが一致しているかどうかを判断する。この場合最初に検出された故障はW0ライン上であり、3回目に検出された故障はW1ライン上にあるので、最初に検出された故障と3回目に検出された故障は、同一アドレスではなく、救済可否判定部１０７で救済不能と判定され、ST709に移り救済不能なために不良品と決定して処理が終了する。
【００８１】
以上のように第2の実施形態によれば、BISTを用いたメモリ６０４の冗長救済回路において、BISTからメモリ６０４へ入力される信号を分岐させた信号を取り込むデータ記憶部を準備して、メモリ６０４の検査時には、データ記憶部を不良アドレスを格納するために用いられている記憶素子（フリップフロップ）として用い、BIST回路自身およびメモリ周辺部論理の検査時にはデータ記憶部のフリップフロップをスキャンチェーンの一部として使用することで、論理部のスキャンテストおよびメモリ６０４の検査に必要となる回路面積の増加を抑えることが可能となる。
【００８２】
また、メモリ６０４の救済用のラインがロウ方向に1本の場合には、最初に検出した不良セルの不良アドレスであるロウアドレスのみを第１のデータ記憶部６０５に取り込み、メモリ６０４に不良があったかどうかのデータを保持する第２のデータ記憶部６０６に保持された値によって、第１のデータ記憶部６０５に取り込まれた最初に検出した不良セルの不良アドレスの値をホールドさせ、２回目以降に検出された不良セルの不良アドレスと第１のデータ記憶部６０５に取り込まれた不良アドレスをと比較することで、メモリ６０４の救済可否判定を行うことができる。
【００８３】
なお、本実施の形態では第１のデータ記憶部６０５の値をホールドさせるために第２のデータ記憶部６０６の値を用いたが、図９に示すように第２のデータ記憶部の代わりにFAIL信号の値を用いた場合でも、本実施の形態と同様の効果が得られる。
【００８４】
また、本実施の形態ではロウ方向の救済を行う最小単位を１本のワードラインとして説明したが、ロウ方向の救済を行う最小単位が複数本のワードラインの場合でも、救済を行う最小単位である複数本のワードラインをまとめて不良アドレスとして扱うことで本実施の形態と同様の効果が得られる。
（第３の実施形態）
図１０は本発明の第３の実施形態による半導体集積回路を説明するためのブロック図である。
【００８５】
メモリ１００４はテスト対象のメモリであり、Column方向およびRow方向で救済を行う冗長ラインを持ち、実施の形態ではその内部に救済処理によって置換される救済用Columnライン1本及び救済用Rowライン1本を含む。
【００８６】
１００１はテストパターン発生部であり、ロウアドレス信号ROW-ADD、カラムアドレス信号COL-ADD、コントロール信号CTRL、データ入力信号DINを発生し、
メモリ１００４に入力する。
【００８７】
１００２は比較部であり、メモリ１００４に入力されたテストパターンに対するメモリ１００４の出力応答DOUTと正常時に期待される値（期待値）とを比較し、信号を正常に記憶していない不良セルを検出する。比較部１００２からは、一度不良セルを検出するとアクティブになり、テストが終了するまでアクティブの状態を維持するFAIL信号と、故障を検出した時だけアクティブになる故障を検出していない時にはアクティブにならないMONITOR信号と、メモリ１００４の出力データDOUTの各ビット毎に期待値と比較を行い、故障が存在したビットだけがアクティブになるFailPerBit信号が生成される。
【００８８】
メモリ１００４はカラム方向およびロウ方向で救済を実施するため、不良があったカラムラインおよびロウラインを特定するために、不良があったセルのカラムアドレスおよびそのビット位置、そしてロウアドレスの情報が必要となる。１００５は第１のデータ記憶部であり、メモリ１００４の検査時には、テストパターン発生部１００１からメモリ１００４へ入力されるアドレス信号を分岐した信号および比較部１００２からの出力信号を不良アドレスデータとして取り込む。すなわち、メモリ１００４の救済処理を行う場合には、不良のあったセルのカラムアドレスおよびそのビット位置情報、そしてロウアドレスを記憶する。
【００８９】
１００６は第２のデータ記憶部であり、第１のデータ記憶部１００５で記憶された値が、メモリ１００４の不良セルのアドレスであるかどうかを示す値を保持する。第２のデータ記憶部１００６に保持された値によって、第１のデータ記憶部１００５内の値が保持される。
【００９０】
また、第１のデータ記憶部１００５は、メモリ１００４の周辺論理のスキャンテストを行う場合には、スキャンチェーンの一部を構成し、メモリ１００４まで伝播されてくる故障を観測するために用いることで、メモリ１００４の周辺論理の故障検出を向上することができる。
【００９１】
１００３は、テストパターン発生部１００１で生成されるデータ入力信号DINと比較部１００２で生成されるFailPerBit信号を選択するセレクタであり、メモリ１００４の救済処理時にはFailPerBit信号を選択することで、第１のデータ記憶部１００５に不良のあったセルのビット位置情報を入力し、 メモリ周辺論理のスキャンテスト時には、メモリ１００４へのデータ入力信号DINあるいはFailPerBit信号のいずれかを選択し、メモリ１００４まで伝播される故障を第１のデータ記憶部１００５で観測する。
【００９２】
１００７は救済可否判定部であり、FAIL信号とMONITOR信号がともにアクティブな場合に、第１のデータ記憶部１００５に入力される信号と、第１のデータ記憶部１００５で保持している値とを比較し、メモリ１００４の保持する救済用ラインで救済可能かどうかを判断する。
【００９３】
図１１は、図１０に示された半導体集積回路におけるメモリ救済処理動作を示すフローチャートである。
【００９４】
以下、メモリ１００４の不良セルの分布の例として図３を用いて、メモリ救済処理の実現について図１０、図１１および図３を参照しつつ説明する。図３についての説明は繰り返さない。
【００９５】
ステップST1101でテストを開始する。テスト時のアドレスのカウント方向は、カラムアドレスから先にカウントする場合、また、RowラインとColumnラインでの救済判定としては、Columnラインの救済を優先して行うものとして説明する。
【００９６】
最初に検出される故障は、ロウアドレス(R1,R0)=00, カラムアドレス(C1,C0)=00 で示されるアドレスの0ビット目であり、
2回目に検出される故障は、ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=00 で示されるアドレスの0ビット目であり、
3回目(最後)に検出される故障は、ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=01 で示されるアドレスの1ビット目である。
【００９７】
ステップST1102でテストパターン発生部１００１からメモリ１００４へテストパターンを入力し、メモリ１００４からの出力を比較部１００２で期待値と比較する。
【００９８】
ステップST1103で、ロウアドレス(R1,R0)=00、カラムアドレス(C1,C0)=00の0ビット目で故障を検出する。故障を検出したのでステップST1105に移る。ステップST1105では、検出された故障のアドレスがこれまでに第１のデータ記憶部１００５で保持された値であるかどうかを判断する。該当故障は最初の故障であるため、ステップST1108に移る。
【００９９】
Columnラインの救済を優先するため、第１のデータ記憶部１００５には、カラムアドレスとして、(C1,C0)=00の値と、FailPerBitとして0ビット目だけが故障が存在したことを表す値が不良アドレスとして保持され、第２のデータ記憶部１００６には、第１のデータ記憶部１００５に保持された値が、メモリ１００４の故障であるということを示す値が保持される。次にステップST1107に移るがまだ検査が終了していないので、ステップST1102に戻る。
【０１００】
次にステップST1103で2回目の故障としてロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=00 の0ビット目での故障が検出されステップST1105に移る。Columnラインの救済を優先するため、2回目の故障は1回目の故障と同一のカラムアドレスおよび同一のビットであるかどうかを判断する。この場合、1回目の故障と2回目の故障は同一のカラムアドレス(C1,C0)=00であり、かつ同一のビット0ビット目であるため、第１のデータ記憶部１００５には、2回目に検出される故障のカラムアドレスおよびFailPerBitの値は取り込まれずに、最初に検出された不良アドレスのままである。
【０１０１】
次にステップST1107に移る。まだ検査終了していないので、ステップST1102に戻る。
【０１０２】
次(3回目)に検出される故障のアドレスは、ロウアドレス(R1,R0)=01, カラムアドレス(C1,C0)=01の1ビット目である。カラムアドレスおよびビット位置が、第１のデータ記憶部１００５に保持されている値と異なるため、新しい故障と判断される。Column方向の救済ラインは既に使われているために、Row方向の救済ラインを用い、第１のデータ記憶部１００５には、ロウアドレスとして、(R1,R0)=01の値が不良アドレスとして保持され、第２のデータ記憶部１００６には、第１のデータ記憶部１００５に保持された値が、メモリ１００４の故障であるということを示す値が保持される。
【０１０３】
Row方向の救済ラインを1本と、Column方向の救済ラインを1本で救済できている状態であるため、ステップST1108では、救済可能と判断してステップST1107に移るがまだ検査が終了していないので、ステップST1102に戻る。
【０１０４】
その後には、故障が存在しないため、全てのアドレスをテストしたところでステップST1107で検査終了と判断される。この場合には、Row方向の救済ライン1本と、Column方向の救済ライン1本でメモリの救済が可能なため、救済可能としてステップST1110で処理が終了する。
【０１０５】
以上のように第３の実施形態によれば、BISTを用いたメモリの冗長救済回路において、BISTからメモリへ入力される信号を分岐させた信号を取り込むデータ記憶部を準備して、メモリの検査時には、データ記憶部を不良アドレスを格納するために用いられている記憶素子（フリップフロップ）として用い、BIST回路自身およびメモリ周辺部論理の検査時にはデータ記憶部のフリップフロップをスキャンチェーンの一部として使用することで、論理部のスキャンテストおよびメモリの検査に必要となる回路面積の増加を抑えることが可能となる。
【０１０６】
また、本実施の形態ではRow方向の救済ライン1本とColumn方向の救済ラインが1本について説明したが、救済ラインが複数本あった場合であっても、第１のデータ記憶部に格納された値と、その値が不良セルであるかどうかを判断するための値を第２のデータ記憶部で保持することで、 第１のデータ記憶部に格納された値が不良セルのアドレスであるかどうかを判断でき、本実施の形態と同様の効果が得られる。
【０１０７】
【発明の効果】
請求項１記載の半導体集積回路によれば、BISTを用いたメモリの冗長救済回路において、BISTからメモリへ入力される信号を分岐させた信号を取り込むデータ記憶部を準備して、メモリの検査時には、データ記憶部を不良アドレスを格納するための記憶素子（フリップフロップ）として用い、BIST回路自身およびメモリ周辺部論理の検査時にはデータ記憶部のフリップフロップをスキャンチェーンの一部として使用することで、論理部のスキャンテストおよびメモリの検査に必要となる回路面積の増加を抑えることが可能となる。
【０１０８】
請求項２、請求項５、請求項６または請求項７記載の半導体集積回路によれば、請求項１と同様な効果がある。
【０１０９】
請求項３または請求項４記載の半導体集積回路によれば、請求項１または請求項２と同様な効果がある。
【０１１０】
請求項８記載の半導体集積回路によれば、請求項１、請求項２、請求項３、請求項４、請求項５、請求項６または請求項７と同様な効果がある。
【０１１１】
請求項９記載の半導体集積回路の検査方法によれば、請求項１と同様な効果がある。
【図面の簡単な説明】
【図１】この発明の第１の実施形態による半導体集積回路を説明するためのブロック図である。
【図２】第１の実施形態を説明するためのフローチャートである。
【図３】第１の実施形態に係わるメモリ中の不良の分布を表す説明図である。
【図４】第１の実施形態の変形形態による半導体集積回路を説明するためのブロック図である。
【図５】第１の実施形態の変形形態による半導体集積回路を説明するためのブロック図である。
【図６】第２の実施形態による半導体集積回路を説明するためのブロック図である。
【図７】第２の実施形態を説明するためのフローチャートである。
【図８】第２の実施形態に係わるメモリ中の不良の分布を表す説明図である。
【図９】第２の実施形態の変形形態による半導体集積回路を説明するためのブロック図である。
【図１０】第３の実施の形態による半導体集積回路のブロックである。
【図１１】第３の実施形態を説明するためのフローチャートである。
【図１２】従来のＢＩＳＴによる救済回路例である。
【符号の説明】
１０１ テストパターン発生部
１０２ 比較部
１０３ セレクタ
１０４ メモリ
１０５ 第１のデータ記憶部
１０６ 第２のデータ記憶部
１０７ 救済可否判定部
６０１ テストパターン発生部
６０２ 比較部
６０４ メモリ
６０５ 第１のデータ記憶部
６０６ 第２のデータ記憶部
６０７ 救済可否判定部
１００１ テストパターン発生部
１００２ 比較部
１００３ セレクタ
１００４ メモリ
１００５ 第１のデータ記憶部
１００６ 第２のデータ記憶部
１００７ 救済可否判定部
Claims (9)
- カラム方向に一組の救済用の冗長ラインを持つメモリと、
前記メモリに対して特定のテストパターンを発生するテストパターン発生部と、
前記メモリからの出力を読み出して前記メモリに不良セルが存在するか否かを判定する比較部と、
前記メモリの検査時には、前記テストパターン発生部からメモリへ入力されるカラムアドレス信号の全て或いは一部を分岐した信号、および前記比較部から生成されるビット毎の良否判定信号を不良アドレスデータとして取り込み、前記メモリ周辺の論理の検査時には、スキャンチェーンの一部を形成し、前記メモリへの入力信号を観測するために用いられる第１のデータ記憶部と、
前記比較部の出力信号を入力して故障の有無の状態を示す第２のデータ記憶部と、
前記第１のデータ記憶部への入力と前記第１のデータ記憶部からの出力とを入力とし、前記メモリが救済可能かどうかを判定する救済可否判定部とを備え、
前記第２のデータ記憶部の値に応じて、前記第１のデータ記憶部に保持されたデータをホールドすることを特徴とする半導体集積回路。 - カラム方向に一組の救済用の冗長ラインを持つメモリと、
前記メモリに対して特定のテストパターンを発生するテストパターン発生部と、
前記メモリからの出力を読み出して前記メモリに不良セルが存在するか否かを判定する比較部と、
前記メモリの検査時には、前記テストパターン発生部からメモリへ入力されるカラムアドレス信号の全て或いは一部を分岐した信号、および前記比較部から生成されるビット毎の良否判定信号を不良アドレスデータとして取り込み、前記メモリ周辺の論理の検査時には、スキャンチェーンの一部を形成し、前記メモリへの入力信号を観測するために用いられる第１のデータ記憶部と、
前記第１のデータ記憶部への入力と前記第１のデータ記憶部からの出力とを入力とし、前記メモリが救済可能かどうかを判定する救済可否判定部とを備え、
前記比較部から出力される信号であって、メモリに不良セルが存在した場合にアクティブになりテスト終了までアクティブの状態を保つフェイル信号の値に応じて、前記第１のデータ記憶部に保持されたデータをホールドすることを特徴とする半導体集積回路。 - 前記第１のデータ記憶部が、前記テストパターン発生部から前記メモリへ入力されるデータ入力信号と前記ビット毎の良否判定信号とを選択的に取り込むことができるセレクタを有する請求項１または請求項２記載の半導体集積回路。
- 前記救済可否判定部が、前記比較部から生成されるビット毎の良否判定信号として、複数ビットの不良の判定を受け取ったときに、前記メモリを救済不能と判定する請求項１または請求項２記載の半導体集積回路。
- ロウ方向に一組の救済用の冗長ラインを持つメモリと、
前記メモリに対して特定のテストパターンを発生するテストパターン発生部と、
前記メモリからの出力を読み出して前記メモリに不良セルが存在するか否かを判定する比較部と、
前記メモリの検査時には、前記テストパターン発生部から前記メモリへ入力されるロウアドレス信号の全て或いは一部のビットを分岐した信号を不良アドレスデータとして取り込み、前記メモリ周辺の論理の検査時には、スキャンチェーンの一部として、前記メモリへの入力信号を観測するために用いられる第１のデータ記憶部と、
前記比較部の出力信号を入力して故障の有無の状態を示す第２のデータ記憶部と、
前記第１のデータ記憶部への入力と前記第１のデータ記憶部からの出力とを入力とし、前記メモリが救済可能かどうかを判定する救済可否判定部とを備え、
前記第２のデータ記憶部の値に応じて、前記第１のデータ記憶部に保持されたデータをホールドすることを特徴とする半導体集積回路。 - ロウ方向に一組の救済用の冗長ラインを持つメモリと、
前記メモリに対して特定のテストパターンを発生するテストパターン発生部と、
前記メモリからの出力を読み出して前記メモリに不良セルが存在するか否かを判定する比較部と、
前記メモリの検査時には、前記テストパターン発生部から前記メモリへ入力されるロウアドレス信号の全て或いは一部のビットを分岐した信号を不良アドレスデータとして取り込み、前記メモリ周辺の論理の検査時には、スキャンチェーンの一部として、前記メモリへの入力信号を観測するために用いられる第１のデータ記憶部と、
前記第１のデータ記憶部への入力と前記第１のデータ記憶部からの出力とを入力とし、前記メモリが救済可能かどうかを判定する救済可否判定部とを備え、
前記比較部から出力される信号であって、前記メモリに不良セルが存在した場合にアクティブになりテスト終了までアクティブの状態を保つフェイル信号の値に応じて、前記第１のデータ記憶部に保持されたデータをホールドすることを特徴とする半導体集積回路。 - カラム方向およびロウ方向の救済を行う冗長ラインを持つメモリと、
前記メモリに対して特定のテストパターンを発生するテストパターン発生部と、
前記メモリからの出力を読み出して前記メモリに不良セルが存在するか否かを判定する比較部と、
前記メモリの検査時には、前記テストパターン発生部から前記メモリへ入力されるアドレス信号を分岐した信号および前記比較部からの出力信号を不良アドレスデータとして取り込み、前記メモリ周辺の論理の検査時には、スキャンチェーンの一部として、前記メモリへの入力信号を観測するために用いられる第１のデータ記憶部と、
前記比較部の出力信号を入力して故障の有無の状態を示す第２のデータ記憶部と、
前記第１のデータ記憶部への入力と前記第１のデータ記憶部からの出力とを入力として前記メモリが救済可能かどうかを判定する救済可否判定部とを備え、
前記第２のデータ記憶部の値に応じて、前記第１のデータ記憶部に保持されたデータをホールドすることを特徴とする半導体集積回路。 - 前記比較部から出力される信号であって、前記メモリに不良セルが存在した場合にのみアクティブになるモニタ信号および前記フェイル信号がアクティブな場合に、前記救済可否判定部で、前記第１のデータ記憶部の入力と前記第１のデータ記憶部の出力とを比較して前記メモリが救済可能かどうかを判定する請求項１、請求項２、請求項３、請求項４、請求項５、請求項６または請求項７記載の半導体集積回路。
- 請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７または請求項８記載の半導体集積回路の検査方法であって、第１のデータ記憶部は、メモリを検査する時には、メモリの不良情報を保持するために使用し、メモリ周辺部のロジックを検査する時には、メモリへの入力信号を観測するために使用することを特徴とする半導体集積回路の検査方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003105990A JP3866216B2 (ja) | 2003-04-10 | 2003-04-10 | 半導体集積回路およびその検査方法 |
| US10/804,138 US7155643B2 (en) | 2003-04-10 | 2004-03-19 | Semiconductor integrated circuit and test method thereof |
| TW093109723A TW200506597A (en) | 2003-04-10 | 2004-04-08 | Semiconductor integrated circuit and inspection method thereof |
| CNB2004100334511A CN100483559C (zh) | 2003-04-10 | 2004-04-09 | 半导体集成电路及其检查方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003105990A JP3866216B2 (ja) | 2003-04-10 | 2003-04-10 | 半導体集積回路およびその検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004310951A JP2004310951A (ja) | 2004-11-04 |
| JP3866216B2 true JP3866216B2 (ja) | 2007-01-10 |
Family
ID=33127905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003105990A Expired - Fee Related JP3866216B2 (ja) | 2003-04-10 | 2003-04-10 | 半導体集積回路およびその検査方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7155643B2 (ja) |
| JP (1) | JP3866216B2 (ja) |
| CN (1) | CN100483559C (ja) |
| TW (1) | TW200506597A (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7257733B2 (en) * | 2003-06-18 | 2007-08-14 | Logicvision, Inc. | Memory repair circuit and method |
| JP4514028B2 (ja) * | 2004-05-20 | 2010-07-28 | ルネサスエレクトロニクス株式会社 | 故障診断回路及び故障診断方法 |
| US7254763B2 (en) * | 2004-09-01 | 2007-08-07 | Agere Systems Inc. | Built-in self test for memory arrays using error correction coding |
| JP2006128635A (ja) * | 2004-09-30 | 2006-05-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| DE102005001520A1 (de) * | 2005-01-13 | 2006-07-27 | Infineon Technologies Ag | Integrierte Speicherschaltung und Verfahren zum Reparieren eines Einzel-Bit-Fehlers |
| JP2006236551A (ja) * | 2005-01-28 | 2006-09-07 | Renesas Technology Corp | テスト機能を有する半導体集積回路および製造方法 |
| JP2006252702A (ja) * | 2005-03-11 | 2006-09-21 | Nec Electronics Corp | 半導体集積回路装置及びその検査方法 |
| JP2009099186A (ja) * | 2007-10-16 | 2009-05-07 | Panasonic Corp | 半導体装置 |
| US20090132876A1 (en) * | 2007-11-19 | 2009-05-21 | Ronald Ernest Freking | Maintaining Error Statistics Concurrently Across Multiple Memory Ranks |
| US20100134690A1 (en) * | 2008-12-03 | 2010-06-03 | Sanyo Electric Co., Ltd. | Television receiver |
| JP2010256130A (ja) * | 2009-04-23 | 2010-11-11 | Renesas Electronics Corp | 半導体集積回路、および半導体集積回路のテスト方法 |
| JP2012124774A (ja) * | 2010-12-09 | 2012-06-28 | Advantest Corp | Ａｄ変換装置およびｄａ変換装置 |
| CN102435935B (zh) * | 2011-10-28 | 2016-06-01 | 上海华虹宏力半导体制造有限公司 | 扫描测试方法 |
| CN102750989A (zh) * | 2012-07-26 | 2012-10-24 | 上海宏力半导体制造有限公司 | 存储器内建自测方法以及存储器错误检查方法 |
| KR102038036B1 (ko) * | 2013-05-28 | 2019-10-30 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치를 포함하는 반도체 시스템 |
| US9564245B2 (en) | 2013-12-26 | 2017-02-07 | Intel Corporation | Integrated circuit defect detection and repair |
| US9548137B2 (en) * | 2013-12-26 | 2017-01-17 | Intel Corporation | Integrated circuit defect detection and repair |
| KR102238706B1 (ko) * | 2014-11-28 | 2021-04-09 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
| US10234507B2 (en) * | 2016-07-20 | 2019-03-19 | International Business Machines Corporation | Implementing register array (RA) repair using LBIST |
| JP6570608B2 (ja) * | 2017-12-21 | 2019-09-04 | キヤノン株式会社 | 検査装置、撮像装置、電子機器および輸送装置 |
| US11228380B2 (en) * | 2019-10-29 | 2022-01-18 | Keysight Technologies, Inc. | Bit error ratio (BER) measurement including forward error correction (FEC) on back channel |
| US11320482B2 (en) * | 2020-02-26 | 2022-05-03 | Silicon Laboratories Inc. | Secure scan entry |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5808947A (en) * | 1995-08-21 | 1998-09-15 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit that supports and method for wafer-level testing |
| JP2001043698A (ja) | 1999-08-03 | 2001-02-16 | Hitachi Ltd | 内蔵メモリアレイの自己検査回路および自己検査方法 |
| JP3893238B2 (ja) * | 2000-07-14 | 2007-03-14 | 富士通株式会社 | 半導体記憶装置の不良解析装置 |
| JP2002319298A (ja) * | 2001-02-14 | 2002-10-31 | Mitsubishi Electric Corp | 半導体集積回路装置 |
-
2003
- 2003-04-10 JP JP2003105990A patent/JP3866216B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-19 US US10/804,138 patent/US7155643B2/en not_active Expired - Fee Related
- 2004-04-08 TW TW093109723A patent/TW200506597A/zh unknown
- 2004-04-09 CN CNB2004100334511A patent/CN100483559C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1536581A (zh) | 2004-10-13 |
| TW200506597A (en) | 2005-02-16 |
| JP2004310951A (ja) | 2004-11-04 |
| US20040205427A1 (en) | 2004-10-14 |
| CN100483559C (zh) | 2009-04-29 |
| US7155643B2 (en) | 2006-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3866216B2 (ja) | 半導体集積回路およびその検査方法 | |
| US6550023B1 (en) | On-the-fly memory testing and automatic generation of bitmaps | |
| US20040123181A1 (en) | Self-repair of memory arrays using preallocated redundancy (PAR) architecture | |
| US20070079052A1 (en) | Semiconductor integrated circuit, design support software system and automatic test pattern generation system | |
| US7251757B2 (en) | Memory testing | |
| JP4799580B2 (ja) | 半導体集積回路 | |
| US9978463B2 (en) | Semiconductor apparatus and repair method thereof | |
| JP2005235368A (ja) | 半導体集積回路の検査方法 | |
| US20130051158A1 (en) | Integrated circuit, testing apparatus for integrated circuit, and method of testing integrated circuit | |
| US20020108073A1 (en) | System for and method of operating a programmable column fail counter for redundancy allocation | |
| US7372750B2 (en) | Integrated memory circuit and method for repairing a single bit error | |
| US20040221210A1 (en) | Method and apparatus for masking known fails during memory tests readouts | |
| US7518936B2 (en) | Semiconductor integrated circuit device and inspection method of the same | |
| KR20170016640A (ko) | 반도체 장치 및 그 리페어 방법 | |
| US20040123203A1 (en) | Method and test circuit for testing memory internal write enable | |
| US6715117B2 (en) | Method of testing a semiconductor memory device | |
| KR100825068B1 (ko) | 램 테스트 및 고장처리 시스템 | |
| US8365027B2 (en) | Processor and method for controlling storage-device test unit | |
| JP3930446B2 (ja) | 半導体装置 | |
| JP2008082976A (ja) | Ｆｂｍ生成装置、ｆｂｍ生成方法 | |
| KR20020068768A (ko) | 내장 메모리를 위한 빌트 인 셀프 리페어 회로를 구비하는반도체 장치 | |
| US6687862B1 (en) | Apparatus and method for fast memory fault analysis | |
| US20080151659A1 (en) | Semiconductor memory device | |
| JP2003187595A (ja) | 半導体集積回路、半導体集積装置およびテストパターン生成方法 | |
| JP2006286030A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060329 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061004 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |