JP3839891B2 - 半導体リードフレーム及び半導体パッケージ方法 - Google Patents

半導体リードフレーム及び半導体パッケージ方法 Download PDF

Info

Publication number
JP3839891B2
JP3839891B2 JP04333297A JP4333297A JP3839891B2 JP 3839891 B2 JP3839891 B2 JP 3839891B2 JP 04333297 A JP04333297 A JP 04333297A JP 4333297 A JP4333297 A JP 4333297A JP 3839891 B2 JP3839891 B2 JP 3839891B2
Authority
JP
Japan
Prior art keywords
semiconductor
lead frame
plating
inner lead
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04333297A
Other languages
English (en)
Other versions
JPH09237863A (ja
Inventor
晩▲てつ▼ 徐
漢奎 金
Original Assignee
三星航空産業株式會社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星航空産業株式會社 filed Critical 三星航空産業株式會社
Publication of JPH09237863A publication Critical patent/JPH09237863A/ja
Application granted granted Critical
Publication of JP3839891B2 publication Critical patent/JP3839891B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体リードフレームに関し、特にLOC(Lead on chip)又はCOL(Chip on lead)タイプの半導体リードフレームの組立工程において、絶縁接着フィルムと半導体チップとの接着性を向上させるために、インナーリードにメッキ溝が形成された半導体リードフレームに関する。更に、メッキ溝を用いた半導体パッケージ方法に関する。
【０００２】
【従来の技術】
半導体リードフレームはウエハと共に半導体パッケージを構成する部品であり、半導体チップを取り付けるパッドと、半導体パッケージの内部と外部とを接続するリードとからなる。
【０００３】
半導体チップの組立工程のうち半導体チップをリードフレームに接着する方式には様々にものがある。一般的に、Ag-Epoxy接着、はんだ付け接着、Au/Si工程(Eutectic)接着等によりリードフレームのパッドの上にチップ素子を接着した後、再びインナーリードとのワイヤボンディングを行う。
【０００４】
前記のようなチップ接着工程において、チップとパッドとの間に内部気孔及び気泡が形成されるために、パッケージのチップクラック及び層分離等の問題が生ずる虞れがある。これを防止するために、パッドの中央に通り穴を設けてチップとパッドとの間の接着面積を縮める設計が活用されているが、接着剤の流動性及び特性のために接着面積の最小化には限界がある。
【０００５】
最近では、前記のような短所を改善するためにテープを用いた接着方法が用いられている。この方法は、リードフレームのパッドを変形させたタイプと、パッドを取り除いたCOL(Chip on Lead)、LOC(Lead on Chip)タイプとに大別される。
【０００６】
パッドを変形させたタイプは、少なくとも２つ以上のサポートバー又はタイバーがパッドと連結されパッドを支持し、パッドの内部に四角状あるいは円状の通り穴を設けその縁部のみにテープを取り付けることにより、半導体チップとパッドの熱膨張係数の差による半導体チップのチップクラック、層分離及びチップポッピングを防止する。このようなテープ接着方式は従来のAg-Epoxy接着方式に比べてパッドの通り穴の設計が容易で、テープの接着面の厚みが均一で、接着の信頼性が高い。
【０００７】
図１は、従来の技術によるLOCタイプのリードフレームを示したものである。図１を参照すると、リードフレームのインナーリード２，２′と半導体チップ１０は絶縁接着フィルム３，３′により接着される。このようなLOCタイプのリードフレームの製造工程を見ると、まずインナーリード２，２′の端部上面４ａに所定の長さだけメッキ層４，４′を形成する。これはワイヤーのボンディング時において導電性を向上させるためのものであり、通常は銀を用いてメッキされる。次いで、インナーリード２，２′の反対面に絶縁接着フィルム３，３′をコーティングさせ半導体チップ１０を取り付けた後、ヒーター１，１′にて熱加圧して最終的に接着させる。
【０００８】
しかしながら、前記のような製造工程において、メッキ層４，４′の形成後に半導体チップ１０の接着のためにヒーター１，１′に加圧する際、インナーリードの端部上面４ａのメッキされない部分とメッキされた部分との高さが異なるために、ヒーター１の加圧力は均一に分布しない。結果的に、絶縁接着フィルム３と半導体チップ１０との接着に必要な力が均一に伝達されなくなる。特に、メッキ層４′に突出部４ｂが形成されると、加圧力の分布は更に不均一になる。このような加圧力の不均一はリードフレームと半導体素子との間に未接着部位を発生させ半導体パッケージのクラックの原因となる。かつ、LOCタイプのリードフレームの製造時に前記のような未接着部の発生を防止するために、絶縁接着フィルムが取り付けられた部位に過度な圧力や高温を加えなければならないという難点がある。
【０００９】
【発明が解決しょうとする課題】
本発明は前記のような問題点を改善するために考案されたものであり、リードフレームの端部の上面にメッキ溝を形成し、その部分にメッキ層を形成することにより、高さを等しくして絶縁フィルムの接着時に加圧力を均一に分布させるリードフレームを提供することを目的とする。
【００１０】
かつ、本発明の他の目的は前記のようなメッキ溝を形成し、これを用いて半導体を組み立てる半導体パッケージ方法を提供することである。
【００１１】
【課題を解決するための手段】
前記目的を達成するために本発明による半導体リードフレームは、絶縁接着フィルムにより半導体チップが取り付けられる半導体リードフレームであって、前記絶縁接着フィルムが取り付けれる面の反対の面の端部に所定の深さのメッキ溝が形成されたインナーリードと、その上面が前記インナーリードの反対面と同一平面上に置かれるように、前記メッキ溝内に形成されたメッキ層とを有することを特徴とする。
【００１２】
前記メッキ層の厚みは前記インナーリードの厚みの７０％以内であることが望ましい。
【００１３】
かつ、前記メッキ溝は少なくとも前記絶縁フィルム接着部位より長いことが望ましい。
【００１４】
前記他の目的を達成するために本発明の半導体パッケージ方法は、インナーリードの絶縁フィルム接着面の反対面の端部にメッキ溝を形成する過程と、その上面が前記インナーリードの反対面と同一平面上に置かれるように、前記メッキ溝内にメッキ層を形成させる過程と、前記インナーリードのメッキ層の反対面に絶縁接着フィルムを取り付けヒーターによって半導体チップを加圧接着させる過程とを有することを特徴とする。
【００１５】
前記メッキ溝はプレス加工又はハーフエッチング加工により形成されることが望ましい。
【００１６】
【発明の実施の形態】
以下、本発明の実施例を添付した図面に基づき更に詳細に説明する。
【００１７】
図２を参照すると、本発明によるLOCタイプ又はCOLタイプの半導体リードフレームのインナーリード１２と半導体チップ１０とは絶縁接着フィルム１３によって接着される。
【００１８】
本発明による半導体リードフレームのインナーリード１２の一面にはメッキ層１４のためのメッキ溝１５が形成されている。前記メッキ溝１５はプレス加工又はハーフエッチング加工により形成される。かつ、加圧力を均一に分布するために、前記メッキ溝１５の長さＬは後述する通り絶縁接着フィルム１３が取り付けられた部分より長いことが望ましい。
【００１９】
メッキ溝１５が形成された後、前記メッキ溝１５内にはメッキ層１４が形成される。この際、メッキ層１４は金又は銀から形成される。前記形成されるメッキ層１４の厚みＤは、前記メッキ層１４の上面が前記インナーリード１２の上面と同一平面上に置かれるように、おおむねインナーリード１２の厚みの７０％以内の範囲に設定されることが望ましい。もし、前記メッキ層１４が厚すぎるとリードフレームの強度が低下する虞れがある。前記メッキ層１４はメッキ溝１５を完全に埋め込むように形成されることもできるが、ヒーター（図示せず）の加圧力が均一に伝達されるように適宜に調節することができる。
【００２０】
メッキ層１４が形成された後に、インナーリード１２の反対面に絶縁接着フィルム１３を取り付け、ヒーター（図示せず）によって半導体チップ１０を加圧して接合させる。この際、前記メッキ層１４とインナーリード１２の上面は互いに同一平面上に置かれるので、ヒーターによりリードフレームのインナーリード１２及び半導体チップ１０に加えられる加圧力も位置によらず均一である。
【００２１】
次いで、インナーリード１２のメッキ層１４と半導体チップ１０とのワイヤーボンディングが行われ、後続的なパッケージ工程が行われる。
【００２２】
【発明の効果】
以上、本発明による半導体リードフレーム及び半導体パッケージ方法によると、テープの接着を用いた半導体チップ組立工程において、ヒーターからリードフレーム及び半導体チップへと均一な加圧力を伝達させることにより、未接着部位の発生を防いで不良率を下げ、後続工程で生ずる製品の亀裂及び損傷を防止して半導体パッケージの信頼性を向上させることができる。
【図面の簡単な説明】
【図１】従来の半導体リードフレームと半導体チップとの接着状態を示した概略断面図。
【図２】本発明による半導体リードフレームと半導体チップの接着状態を示した概略断面図。
【符号の説明】
１，１′ ヒータ
２，２′ リードフレームのインナーリード
３，３′ 絶縁接着フィルム
４，４′ メッキ層
４ａ インナーリードの上面
４ｂ メッキ層の凸部
１０ 半導体チップ
１２ リードフレームのインナーリード
１３ 絶縁接着フィルム
１４ メッキ層
１５ メッキ溝

Claims (6)

  1. 絶縁接着フィルムにより半導体チップが取り付けられる半導体リードフレームであって、
    前記絶縁接着フィルムが取り付けれる面の反対の面の端部に所定深さのメッキ溝が形成されたインナーリードと、
    その上面が前記インナーリードの反対面と同一平面上に置かれるように前記メッキ溝内に形成されたメッキ層とを有することを特徴とする半導体リードフレーム。
  2. 前記メッキ層の厚みは前記インナーリードの厚みの70％以内であることを特徴とする請求項１に記載の半導体リードフレーム。
  3. 前記メッキ溝は少なくとも前記絶縁フィルム接着部位より長いことを特徴とする請求項１に記載の半導体リードフレーム。
  4. インナーリードの絶縁フィルム接着面の反対面の端部にメッキ溝を形成する過程と、
    その上面が前記インナーリードの反対面と同一平面上に置かれるように前記メッキ溝内にメッキ層を形成する過程と、
    前記インナーリードの前記メッキ層の反対面に絶縁接着フィルムを取り付けてヒーターによって半導体チップを加圧接着する過程とを有することを特徴とする半導体パッケージ方法。
  5. 前記メッキ溝が、プレス加工により形成されることを特徴とする請求項４に記載の半導体パッケージ方法。
  6. 前記メッキ溝が、ハーフエッチング加工により形成されることを特徴とする請求項４に記載の半導体パッケージ方法。
JP04333297A 1996-02-28 1997-02-27 半導体リードフレーム及び半導体パッケージ方法 Expired - Fee Related JP3839891B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1996-5086 1996-02-28
KR1019960005086A KR100269219B1 (ko) 1996-02-28 1996-02-28 반도체 리드프레임 및 패키지 방법

Publications (2)

Publication Number Publication Date
JPH09237863A JPH09237863A (ja) 1997-09-09
JP3839891B2 true JP3839891B2 (ja) 2006-11-01

Family

ID=19452072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04333297A Expired - Fee Related JP3839891B2 (ja) 1996-02-28 1997-02-27 半導体リードフレーム及び半導体パッケージ方法

Country Status (4)

Country Link
US (1) US5757069A (ja)
JP (1) JP3839891B2 (ja)
KR (1) KR100269219B1 (ja)
TW (1) TW335218U (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156408A (ja) * 1999-11-30 2001-06-08 Fujitsu Ltd プリント回路基板および配線形成方法
US7234045B2 (en) * 2001-07-03 2007-06-19 Ip-First, Llc Apparatus and method for handling BTAC branches that wrap across instruction cache lines
JP2010010634A (ja) * 2008-06-30 2010-01-14 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6148951A (ja) * 1984-08-16 1986-03-10 Toshiba Corp 半導体装置
US4701363A (en) * 1986-01-27 1987-10-20 Olin Corporation Process for manufacturing bumped tape for tape automated bonding and the product produced thereby
JPH02125454A (ja) * 1988-11-02 1990-05-14 Nec Corp 樹脂封止型半導体装置
JPH0529528A (ja) * 1991-07-19 1993-02-05 Hitachi Ltd 半導体集積回路装置およびそれに用いるリードフレーム
JP2970111B2 (ja) * 1991-09-19 1999-11-02 日本電気株式会社 リードフレーム、半導体装置及びその製造方法
DE69322334T2 (de) * 1992-09-09 1999-06-02 Texas Instruments Inc Leiterrahmen mit reduzierter Kapazitanz für Leiter-auf-Chip-Packung
US5454929A (en) * 1994-06-16 1995-10-03 National Semiconductor Corporation Process for preparing solderable integrated circuit lead frames by plating with tin and palladium
JPH08116016A (ja) * 1994-10-15 1996-05-07 Toshiba Corp リードフレーム及び半導体装置

Also Published As

Publication number Publication date
KR970063706A (ko) 1997-09-12
KR100269219B1 (ko) 2000-10-16
JPH09237863A (ja) 1997-09-09
TW335218U (en) 1998-06-21
US5757069A (en) 1998-05-26

Similar Documents

Publication Publication Date Title
US5288006A (en) Method of bonding tab inner lead and bonding tool
JPH11345915A (ja) スタックパッケ―ジ及びその製造方法
US6255742B1 (en) Semiconductor package incorporating heat dispersion plate inside resin molding
JPH10163401A (ja) リードフレーム、半導体パッケージ及び半導体パッケージの製造方法
JP3429245B2 (ja) 半導体装置及びその製造方法
JP3839891B2 (ja) 半導体リードフレーム及び半導体パッケージ方法
JP3606078B2 (ja) 半導体装置およびその製造方法
US5933708A (en) Lead-on-chip semiconductor package and method for making the same
JPH11307713A (ja) 半導体装置用リードフレーム
JP3918303B2 (ja) 半導体パッケージ
JPH11289040A (ja) リードフレーム及びこれを用いた半導体装置
JP2954118B2 (ja) 半導体装置及びその製造方法
JP2892988B2 (ja) リードフレームとそれを用いた半導体装置およびその製造方法
JP2868007B1 (ja) 半導体装置及びその製造方法
JP3229816B2 (ja) 樹脂封止型半導体装置の製造方法
EP0711104A1 (en) Packaged semiconductor, semiconductor device made therewith and method for making same
JPS6386530A (ja) 半導体装置の製造方法
KR100229225B1 (ko) 반도체 리드프레임 및 이를 이용한 반도체 패키지 방법
JP3045999B2 (ja) リードフレームとそれを用いた半導体装置およびその製造方法
JPH09139404A (ja) 半導体装置およびその製造方法
JP2972106B2 (ja) 基板へのリードの接合方法
JP3087553B2 (ja) 多層リードフレームの製造方法
JPH08162597A (ja) 半導体装置
JPH1070228A (ja) Ｌｏｃ用リードフレーム
JPH07283275A (ja) ボンディングテ−プ、そのボンディングテ−プを用いた半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060804

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees