JP3827630B2 - 金属パターンを形成する方法 - Google Patents

金属パターンを形成する方法 Download PDF

Info

Publication number
JP3827630B2
JP3827630B2 JP2002290197A JP2002290197A JP3827630B2 JP 3827630 B2 JP3827630 B2 JP 3827630B2 JP 2002290197 A JP2002290197 A JP 2002290197A JP 2002290197 A JP2002290197 A JP 2002290197A JP 3827630 B2 JP3827630 B2 JP 3827630B2
Authority
JP
Japan
Prior art keywords
insulating layer
functional
layer
functional insulating
silane coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002290197A
Other languages
English (en)
Other versions
JP2003218498A (ja
Inventor
ポール・エス・アンドリ
ジョン・シー・フレーク
ブルーノ・ミシェル
隆俊 辻村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2003218498A publication Critical patent/JP2003218498A/ja
Application granted granted Critical
Publication of JP3827630B2 publication Critical patent/JP3827630B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Description

【0001】
(発明の属する技術分野)
本発明は、パターンを形成する方法、半導体装置および該半導体装置に使用することができる金属導電パターンに関し、より詳細には、マイクロ・コンタクト・プリント技術に使用する配線および電極に提供するのに有用なパターンを形成する方法、半導体装置および金属導電パターンに関する。
【0002】
(従来の技術)
マイクロ・リソグラフィは、例えば、半導体分野、ディスプレイ分野、プリント分野などといった様々な分野において広く使用されている。マイクロ・リソグラフィは、それらの分野の間の、特に、半導体分野で重要な役割を果たしている。図1は、マイクロ・リソグラフィを使用するパターンを形成する典型的な方法を示す。従来の方法では、まず、図1(a)に示す基板上にシリコン、窒化シリコンなどといった層を付着する。基板は、典型的にはガラス、金属、その他の好適な材料を含む。次に、フォトレジスト層が付着層上に塗布され、図1(b)に示すような付着層上にフォトレジスト層を形成する。典型的に使用されるフォトレジストは、ポジ型レジスト、ネガ型レジストを含み、例えば、ジアゾ・ケトン化合物と結合したノボラック・レジン、光開始剤と結合したアクリル・レジン、オニウム塩と結合したポリビニル・フェノールである。プロセスは、その後、図1(c)に示すような露光ステップへと進み、フォトレジストが好適なパターン化されたマスクを通して露光される。
【0003】
その後、露光されたフォトレジスト材料は、現像液によって現像され、図1(d)において付着膜上にパターンを形成する。次に、現像されたパターンは、図1(e)に示すようにポスト・ベーキング・プロセスにさらされる。プロセスは、さらに、図1(f)に示すようにエッチング・ステップに進む。エッチング・ステップでは、好適なエッチャントによって付着膜をエッチングする。エッチング・ステップは、ガス雰囲気中、またはエッチャントによる液中で行うことができる。次のステップで、フォトレジスト層は、好適な剥離剤の中で剥離され、図1(g)および図1(h)の所望のパターンを示すように付着膜を除去し、露光する。
【0004】
上述したように、従来のパターン化処理は、所望のパターンを形成するために、付着ステップ、レジスト塗布ステップ、露光ステップ、現像ステップ、エッチング・ステップ、剥離ステップといった多くのステップを含む。特に、多くのプロセスが、ウェット・プロセスとして実施され、その結果、多くの装置または器具が必要とされ、生産ラインを構築するために巨額の投資が必要とされる。それに加えて、プロセスが進行するにつれて、間接的に多くの廃棄物が生成され、そのことにより、液晶ディスプレイ装置アレイに限らず、半導体装置を含むものは高コストとなっている。
【0005】
その結果、生産コストと廃棄物を削減し、半導体装置の生産を増加する方法を提供するための努力が続けられている。
【0006】
(発明が解決しようとする課題)
本発明は、より簡便なステップによってパターンを形成する好適で、新規な方法を提供する。
【0007】
本発明の他の目的は、本発明の方法により形成される新規な半導体装置を提供することである。
【0008】
本発明のさらに他の目的は、本発明の方法により形成される新規な金属導電パターンを提供することである。
【0009】
(課題を解決するための手段)
本発明によれば、パターンを形成する方法が提供される。前記方法は、
基板を与えるステップと、
前記基板上に、表面にOH官能基のない非官能絶縁層(この表面を非官能表面と呼ぶ)を形成し、非官能絶縁層上に、表面にOH官能基が存在する官能絶縁層(この表面を官能表面と呼ぶ)を形成するステップと、
前記官能絶縁層上にパターン化されたポリマー層を形成するステップと、
前記官能絶縁層をエッチングして前記官能絶縁層をポリマー層のパターンにパターン化し、前記非官能絶縁層を露出するステップと
前記ポリマー層を剥離し、前記官能絶縁層を露出するステップと、
前記パターン化された官能絶縁層を、これの表面にシード層を形成するシード・プロセスにさらすステップと、
半導体装置に使用する金属導電パターンを形成する導電物質を前記層上に選択的に付着するステップとを含む。本発明の方法によれば、前記OH官能基を有する前記官能絶縁層は、SiOxを含む。本発明の方法によれば、前記官能絶縁層は、物理蒸着、化学蒸着、またはゾル−ゲル法によって形成される。本発明の方法においては、前記官能絶縁層の厚さが、およそ1nm〜10nmとされる。
【0010】
本発明の方法においては、前記ポリマー層は、フォトリソグラフィ、またはマイクロ・コンタクト・プリントによって形成される。本発明の方法によれば、前記ポリマー層の厚さは、およそ50nm〜100nmである。本発明の方法によれば、前記ポリマー層は、溶媒可溶なポリイミドを含む。本発明の方法によれば、前記選択的に付着するステップは、さらに、シラン・カップリング剤により前記層を処理することに続いてPd含有溶液により処理するステップを含む。本発明によれば、Pd含有溶液は、Pd/Snコロイド混合物、PdCl水溶液、これらの混合物からなる群から選択される。
【0011】
本発明によれば、半導体装置が提供される。前記半導体装置は、基板と、前記基板上に付着され、OH官能基を有しない非官能絶縁層と、非官能絶縁層の上部に設けられOH官能基を有する官能絶縁層と、前記官能絶縁層上に付着され、無電解めっきまたは付着により形成される金属導電パターンとを含み、前記金属導電パターンは、前記官能絶縁層と同じパターンで付着される。本発明の半導体装置は、前記官能絶縁層が、物理蒸着、化学蒸着、またはゾル−ゲル法によって形成されるSiOxを含む。本発明の半導体装置は、前記官能絶縁層の厚さが、およそ1nm〜10nmとされる。本発明の半導体装置では、前記半導体装置が、液晶ディスプレイ装置、有機エレクトロ・ルミネッセンス装置、または集積回路を含む。前記金属導電パターンは、配線、電極、またはそれらの組み合わせとして前記半導体装置に含まれる。
【0012】
本発明によれば、半導体装置に使用する金属導電パターンが提供される。前記半導体装置に使用する金属導電パターンは、基板と、基板上に形成された非官能絶縁層と、非官能絶縁層上に形成された官能絶縁層と、前記官能絶縁層上に無電解めっきまたは付着により形成され、前記半導体装置に使用する金属導電パターンを形成する導電層とを含み、前記金属導電パターンは、前記官能絶縁層と同じパターンで付着される。本発明の半導体装置に使用する金属導電パターンを達成するため、前記官能絶縁層は、物理蒸着、化学蒸着、またはゾル−ゲル法によって形成されるSiOxを含む。本発明の半導体装置に使用する金属導電パターンにおいては、前記官能絶縁層の厚さは、およそ1nm〜10nmである。本発明の半導体装置に使用する金属導電パターンは、液晶ディスプレイ装置、有機エレクトロ・ルミネッセンス装置、または集積回路を含む半導体装置を製造するために使用される。
【0013】
本発明によれば、パターンを形成する方法が提供される。前記方法は、
基板を与えるステップと、
前記基板上に非官能絶縁層を付着するステップと、
前記非官能能絶縁層上にSiOx層を形成するステップと、
前記SiOx層上にポリマーをプリントするステップと、
前記SiOx層をエッチングし、前記非官能絶縁層露出するステップと、
前記ポリマーを剥離し、前記SiOx層を露出するステップと、
シラン・カップリング剤で前記SiOx層を処理するステップと、
Pd含有コロイドまたは水溶液で前記シラン・カップリング剤を処理するステップと、
前記SiOx層上に導電物質をめっきし、半導体装置に使用する金属導電パターンを形成するステップとを含む。それゆえ、本発明の目的は、基板上にパターンを形成する方法を提供することである。
【0014】
(発明の実施の形態)
本発明は、図面に示す本発明の代表的な実施の形態により理解されるであろう。以下に示す実施の形態は、本発明を理解する目的で説明されるが、本発明は、これに限られるものではない。
【0015】
図2は、本発明の方法のフローチャートを示す。まず、非官能絶縁層2は、ステップ201において、基板1上にスパッタリング、物理蒸着、または化学蒸着によって付着される。SiOxの薄い官能絶縁層3は、ステップ202において、ゾル−ゲル法といった湿式、または化学蒸着といった乾式プロセスを使用して非官能絶縁層2上に付着される。
【0016】
ポリマーをパターン化したポリマー層は、50nm〜100nmの厚さで、フォトリソグラフィ、またはマイクロ・コンタクト・プリント法を使用して、ステップ203において官能絶縁層3上に形成される。マイクロ・コンタクト・プリントが、ステップ203において使用される場合、湿式プロセスがパターン形成において全く必要とされない利点を有し、加工性および処理速度を高めることができる。加えて、マイクロ・コンタクト・プリントが、ステップ203で実施される場合、ポリマー層4を官能絶縁層3の表面から現像により除去することはないので、その結果、化学廃棄物を削減することができ、これにより、半導体装置のコストを低減することができる。
【0017】
次に、官能絶縁層3は、エッチングされ、露出された非官能絶縁表面によって囲まれたパターン化された官能絶縁層が形成される。
【0018】
その後、ポリマー層4は、ステップ205において、ポリマーに使用する溶媒といった好適な剥離剤を使用して剥離される。その後、シラン・カップリング剤処理が、露出した表面に適用され、ステップ206において、官能絶縁層の表面のみを変化させる。ポリマー層が、すでにシラン・カップリング剤を含む場合、ステップ206を、以下に述べるように、処理シーケンスから除くことができる。
【0019】
カップリング剤の適用にしたがって、Pdシードが、カップリング剤の表面に結合し、周囲の非官能表面には結合しないように適用されて、パターン化された官能表面を触媒反応で活性にする。
【0020】
最後に、ステップ207において、無電解めっきまたは付着が、触媒反応でパターン化された活性表面で起こり、めっき層は、半導体装置の配線に使用される導電パターンが得られるように、パターン化されたSiOxの官能絶縁層3上に形成される。
【0021】
上述したように、本発明の方法は、湿式プロセスを減少することによって、パターン形成するステップが著しく削減される。それによって、半導体装置の生産コストを削減し、生産性を改善することができる。
【0022】
図3は、ステップ201およびステップ202において、層2と、官能絶縁層3とを形成するステップを示す。図3に示す実施の形態において、基板1は、ガラスから作成され、ガラスは、溶融シリカ、ガラス質シリカ、シリカ・ガラスから選択される水晶、ソーダライム・ガラス、シリカ・バリア層でコーティングされたソーダライム・ガラス、臭化シリケート・ガラス、アルミナ臭化シリケート・ガラスといったアルカリ・ガラスまたは非アルカリ・ガラスを含むことができるが、これらに限られるものではない。本発明は、シリコン、金属、またはその他の有機材料といったいかなる物質でも用いることができる。
【0023】
図3では、層2は、基板1上に付着され、好適な電気特性を与える。図3に示す実施の形態では、層2は、窒化シリコン(SiNx)によって形成されるが、これに限られるものではなく、例えば、シリコン、アルミニウムなどの金属といったいかなる材料を基板1上に付着することができ、装置の特定の利用によって層2が形成される。図3に示す実施の形態では、層2の厚さは、およそ50nmであるが、層2の厚さは、装置または半導体装置の特定の目的により変化し、典型的には、数ナノメートル(nm)から数百ナノメートル(nm)の範囲とされる。
【0024】
図3に示すステップでは、さらに、本発明の導電パターンを形成するための層2上にSiOxの官能絶縁層3の付着を示している。図3に示す実施の形態では、絶縁層3の厚さは、およそ3nmであるが、これに限られるものではなく、絶縁層3の厚さは、およそ1nm〜100nmの範囲とすることができ、本発明においては、およそ1nm〜10nmが好ましい。しかしながら、絶縁層の厚さは、より良好なパターンを形成するために、できるだけ薄くするほうが好ましい。表面にOH官能性を与えるために、絶縁層3を形成する物質は、PECVD付着されたSiOxであることが好ましい。パターン化するためのエッチングは、付着された層2を劣化することなく容易に実施することができるからである。しかしながら、絶縁層3を形成するための物質は、絶縁層3のエッチングが下層2または複数の層にダメージを与えることなく実施される限り、表面にOH官能性を与えるいかなる材料から選択することができる。
【0025】
層2と絶縁層3は、膜形成プロセスによって形成される。膜形成プロセスは、例えば、スパッタリング法、物理蒸着、化学蒸着、ゾル−ゲル法、または層を形成するための物質の好適な溶液を使用してコーティングする方法といったものを含む。
【0026】
図4は、ステップ203を示し、ポリマー層4が絶縁層3上にプリントされる。ポリマー層4が厚すぎないように、絶縁層3のエッチングは、充分な形状を再現することができるように実施される。ポリマー層4の厚さは、およそ数nm〜数百nmの範囲とすることができ、およそ50nm〜100nmの範囲が好ましい。所望の厚さを有するポリマー層4が得られるかぎり、本発明に使用されるポリマーに実質的に制限はない。ポリマーは、フェノール・ノボラック・レジン、アクリル・レジン、ポリビニルフェノール、ポリイミド・レジン、ポリアミック酸ポリマーといった溶媒可溶なポリイミド、ポリアミド、ポリスルホン、ポリエーテルスルホン、ポリカルボネート、これらのいかなる可能な混合物を含む。図4に示す実施の形態では、ポリマー層4は、溶媒可溶なポリイミドから形成され、絶縁層3上に優れたパターンが形成される。
【0027】
上述した溶媒可溶なポリイミドは、例えば、ピロメリト酸二無水物から調製されるポリアミック酸、ジアミノ・ジフェニル・エーテルといったものを含む。溶媒可溶なポリイミドの他の例は、2,3,5−トリカルボキシ−シクロペンチル・アセチル酸二無水物およびジアミノジフェニル・メタンから調製されるポリイミドである。ポリイミドを溶解する溶媒は、例えば、γ−ブチロラクトン、N−メチル・ピロリドン、N,N−ジメチル・ホルムアミド、これらの混合物といった高い絶縁溶媒を含むが、これらに限られるものではない。本発明は、ポリマー層4の厚さが形成されるかぎり、いかなる溶媒、いかなるポリイミドでも使用することができる。
【0028】
本発明においては、絶縁層3上のパターンは、マイクロ・コンタクト・プリント技術によって形成することが好ましい。パターンのサイズは、上述した厚さを有する装置の特定の利用によって0.1μm〜1mmの範囲とすることができる。パターンのサイズは、基板が液晶ディスプレイや有機エレクトロ・ルミネッセンス・ディスプレイといったディスプレイ装置に使用される場合、およそ2μm〜5μmの範囲であることが好ましい。絶縁層3上のポリマー層4は、その後、およそ180℃に加熱および乾燥され、溶媒が除去される。
【0029】
本発明のステップ203において使用されるマイクロ・コンタクト・プリント法は、絶縁層3内にポリマーを行き渡らせることなく、絶縁層3上に薄いポリマー層4をプリントする。プリントは、そのようなポリマー層4を与えるために好適である。マイクロ・コンタクト・プリントは、例えば、パターンに相当するネガ型パターンを有するベース・マスクを使用して実施することができ、絶縁層3にプリントされる。そのようなベース・マスクは、ネガ型パターンが電子ビーム、レーザ・ビーム、マイクロ・リソグラフィ、その他の好適な技術を使用して形成することができるかぎり、いかなる充分に知られた技術により形成することができる。ポリマーは、好適な溶媒に溶解され、絶縁層3上にプリントされるポリマーの溶液がネガ型パターンで保持され、その後、絶縁層3に接触される。さらに次に、ベース・マスクは、絶縁層3から剥離され、所望の特性でポリマーがプリントされる。
【0030】
図5は、ステップ204のプロセスを示す。官能絶縁層3は、充分なオーバー・エッチングにより下層の非官能絶縁層2まで明確にエッチングされ、パターン化された層が、非官能表面によっていずれからも囲まれるように保持される。図5に示すように、本発明は、絶縁層3のエッチングのためのレジストとしてポリマー層4を使用し、プリント中における絶縁層3が、そのまま残される一方、プリントされた範囲以外の絶縁層3は、半導体装置の配線や電極に必要なパターン化された絶縁層3を形成するために除去される。ステップ204では、上述した実施の形態の絶縁層3が、SiOxから作成されており、HF溶液が効果的にSiOxを溶解するため、HF緩衝溶液は、絶縁層3を除去するのに効果的である。HF緩衝溶液は、水中に好適な濃度で、NHF・HF(アンモニウム・フッ化水素)を溶解することによって調製される。SiOx以外の物質が使用される場合には、もちろん、他の物質をエッチャントとして使用することができる。ポリマー層4は、好適な溶媒を使用して除去され、シラン・カップリング剤を用いた処理が行われる。
【0031】
図6は、シラン・カップリング剤処理が層表面に実施されるステップ206を示す。シラン・カップリング剤処理は、導電基板の選択的めっきに対してグラフト層を与えるために必要とされる。シラン・カップリング剤は、パターン化されたSiOx含有溶液に対して吸収層として作用する。グラフト層の表面上に保持されるPdは、官能SiOx層上にめっきをシードする。このように、SiOx、シラン・カップリング剤およびPd混合液は、互いに、めっきまたは付着が開始する場合に、非官能表面上に選択性を与える。一般式R−Si−(OR’)4−mを有するシラン・カップリング剤は、本発明において使用することができ、官能絶縁層3の表面を変更する。ここで、Rは、窒素、硫黄、リンを含む、C1−10アルキル基、C1−10アリル基およびそれらの誘導体からなる群から選択され、R’は、C1−10アルキル基からなる群から選択され、mは正の整数である。シラン・カップリング剤は、官能絶縁層3上のOH官能基と反応し、無電解めっきまたは付着のためにPdシードを吸収するためのグラフト層を与え、これによって、プロセス中に選択性を与えることができる。本発明で好適なシラン・カップリング剤は、以下に示すようなN−(2−アミノエチル)−3−アミノ−プロピルトリ−メトキシシランを含む。
【0032】
【化1】
Figure 0003827630
【0033】
シラン・カップリング剤とOH官能基との間の反応は、熱力学的に室温で助長され、水溶液、非水溶液、またはガス雰囲気を含む様々な条件で行うことができる。本発明においては、シラン・カップリング剤処理は、シラン・カップリング剤の蒸気がチャンバ内に導入される雰囲気で行われることが好ましい。基板は、その処理を加速するために加熱されることが好ましい。シラン・カップリング剤が溶液中で使用される場合、溶液は、典型的には95体積%のエタノールと、4.5体積%の水と、0.5体積%のシラン・カップリング剤とを含む。シラン・カップリング剤は、Pd、Pt、Sn、Ni、またはこれらの混合物といった無電解付着に使用する触媒に強く化学吸着し、これにより、金属の選択的付着が可能となる。
【0034】
本発明の1つの実施の形態では、シラン・カップリング剤がポリマーに添加され、絶縁層3に塗布される。シラン・カップリング剤が、ポリマーに添加された場合、シラン・カップリング剤は、ポリマー層4の加熱中、絶縁層3上のOH官能基と反応し、パターニングおよびドラフティングを、1つのステップで行うことができる。
【0035】
他の可能なシラン・カップリング剤しては、例えば、N−β(アミノエチル)γ−アミノプロピルメチルジメトキシ・シラン、γ―アミノプロピルトリエトキシ・シラン、N−フェニル−γ−アミノ−プロピルトリメトキシ・シラン、γ−メルカプトプロピルトリメトキシ・シラン、γ−クロロプロピルトリメトキシ・シラン、γ−(2−アミノエチル)−アミノ−プロピルトリメトキシ・シラン、これらの混合物を含むことができるが、これらに限られるものではなく、これら以外のシラン・カップリング剤が本発明に使用することができ、特に、硫黄やリンを含むシラン・カップリング剤も窒素含有シラン・カップリング剤と同様に効果的である。
【0036】
図7は、基板全体が適当にPd含有溶液にさらされた後、シラン・カップリング剤でコーティングされた、パターン化されたSiOxを示した図である。図7の中では、シラン・カップリング剤とPd触媒の分子が、それらの間のグラフティングを説明するために拡大されている。本発明において好ましい実施の形態では、Pd/Snコロイド溶液の使用である。図7では、シラン・カップリング剤の表面は、溶液から触媒活性Pdを吸収して、SiOxに隣接するいかなるパターン化された非官能表面も、Pdを遊離したまま保持する。次のステップでは、単に触媒活性表面が金属でめっきされるだけである。
【0037】
図8は、ステップ207を示したもので、無電解金属層が絶縁層3の上部にめっきされる。金属層5は、パターン化された絶縁層3上にのみ形成される。本発明においては、金属が効果的にめっきされ、例えば、銅(Cu)、銀(Ag)、パラジウム(Pd)、ニッケル(Ni)、コバルト(Co)、金(Au)、プラチナ(Pt)、これらの合金を含む。本発明では、無電解めっきは、所望の金属によって充分に良く知られた従来の方法によって行うことができる。
【0038】
図9は、本発明により構成された半導体装置の実施の形態を示す。図9に示す半導体装置は、液晶ディスプレイ装置に使用される薄膜トランジスタ(TFT)の一部である。図9に示す装置は、基板1と、SiNxによって典型的に形成される、絶縁層として作用する層2と、SiOxに形成された絶縁層3とを含む。本発明において、信号配線電極6は、上述したように無電解めっきまたは付着によって形成される。酸化アノード層7は、好適な陽極酸化法により信号電極6上に与えられる。ピクセル配線電極8は、酸化されたアノード層7を被覆し、MIM装置と呼ばれるアクティブ・マトリックス型TFT装置を形成する。
【0039】
図9に示すように、本発明の装置は、層2を使用して構成され、SiOxから作成される追加の官能絶縁層3が、例えば、信号電極6といった導電層をパターン化するために付着される。
【0040】
本発明の方法は、液晶ディスプレイ、有機エレクトロ・ルミネッセンス・ディスプレイ、集積回路に使用する金属導電パターンを形成する場合に、とても有益である。
【0041】
上述したように、本発明は、図面に示す特定の実施の形態を用いて説明してきたが、本発明は、他の半導体装置や、配線や電極などの半導体装置に使用される金属導電パターンの可能性を事実上含むように提案される様々な変形、省略、または他の実施の形態が、本発明の精神およびその範囲から逸脱することなく実施可能であることは、当業者により理解されるであろう。
【図面の簡単な説明】
【図1】 パターンを形成する従来の方法を示した図。
【図2】 本発明の代表的な方法のフローチャートを示した図。
【図3】 SiNxおよびSiOx層が基板上に付着されるステップを示した図。
【図4】 ポリイミド・プリントがSiOx層上に実施されるステップを示した図。
【図5】 本発明の方法のエッチング・ステップを示した図。
【図6】 ポリイミド・プリントが剥離され、シラン・カップリング剤による処理が実施されるステップを示した図。
【図7】 シラン・カップリング剤と、Pd/SnコロイドまたはPdCl水溶液といった触媒成分との間のグラフト層を示した図。
【図8】 本発明のSiOxパターン上に導電物質が付着されるステップを示した図。
【図9】 本発明の代表的な半導体装置を示した図。

Claims (20)

  1. 基板上に、OH官能基を有しない非官能絶縁層を形成するステップと、
    前記非官能絶縁層を覆うように、OH官能基を有する官能絶縁層を形成するステップと、
    前記官能絶縁層上に、パターン化されたポリマー層を形成するステップと、
    前記ポリマー層により覆われていない前記官能絶縁層をエッチングすることにより、前記非官能絶縁層を露出するステップと、
    前記ポリマー層を除去することにより、該ポリマー層により覆われていた前記官能絶縁層を露出するステップと、
    前記露出された官能絶縁層と前記露出された非官能絶縁層をシラン・カップリング剤に曝して、該シラン・カップリング剤を前記官能絶縁層のOH官能基と反応させることにより、前記官能絶縁層に前記シラン・カップリング剤を結合させるステップと、
    触媒溶液に曝すことにより、前記官能絶縁層のシランカップリング材にめっき用のシードを結合させるステップと、
    前記めっき用のシードに金属をめっきするステップとを含む金属パターンを形成する方法。
  2. 前記基板の材料が、ガラス、シリコン、金属及び有機材料から成る群から選択されることを特徴とする、請求項1に記載の方法。
  3. 前記非官能絶縁層の材料がSiNxであり、前記官能絶縁層の材料がSiOxであることを特徴とする、請求項1に記載の方法。
  4. 前記ポリマー層の材料が、溶媒に可溶なポリイミドであることを特徴とする、請求項1に記載の方法。
  5. 前記触媒溶液の触媒が、Pd、Pt、Sn及びNiから成る群から選択されることを特徴とする、請求項1に記載の方法。
  6. 前記触媒溶液が、Pd/Snコロイド混合物、PdCl 水溶液及びこれらの混合物からなる群から選択される溶液であることを特徴とする、請求項1に記載の方法。
  7. 前記めっき用シードが、Pdシードであることを特徴とする、請求項1に記載の方法。
  8. 基板上に、OH官能基を有しないSiNxの非官能絶縁層を形成するステップと、
    前記非官能絶縁層を覆うように、OH官能基を有するSiOxの官能絶縁層を形成するステップと、
    前記官能絶縁層上に、パターン化されたポリイミド層を形成するステップと、
    前記ポリイミド層により覆われていない前記官能絶縁層をエッチングすることにより、前記非官能絶縁層を露出するステップと、
    前記ポリイミド層を除去することにより、該ポリイミド層により覆われていた前記官能絶縁層を露出するステップと、
    前記露出された官能絶縁層と前記露出された非官能絶縁層をシラン・カップリング剤に曝して、該シラン・カップリング剤を前記官能絶縁層のOH官能基と反応させることにより、前記官能絶縁層に前記シラン・カップリング剤を結合させるステップと、
    Pd触媒溶液に曝すことにより、前記官能絶縁層のシランカップリング材にめっき用のPdシードを結合させるステップと、
    前記めっき用のPdシードに金属をめっきするステップとを含む金属パターンを形成する方法。
  9. 前記Pd触媒溶液が、Pd/Snコロイド混合物、PdCl 水溶液及びこれらの混合物からなる群から選択される溶液であることを特徴とする、請求項8に記載の方法。
  10. 基板上に、OH官能基を有しない非官能絶縁層を形成するステップと、
    前記非官能絶縁層を覆うように、OH官能基を有する官能絶縁層を形成するステップと、
    前記官能絶縁層上に、パターン化されたポリマー層をコンタクト・プリントにより形成するステップと、
    前記ポリマー層により覆われていない前記官能絶縁層をエッチングすることにより、前記非官能絶縁層を露出するステップと、
    前記ポリマー層を除去することにより、該ポリマー層により覆われていた前記官能絶縁層を露出するステップと、
    前記露出された官能絶縁層と前記露出された非官能絶縁層をシラン・カップリング剤に曝して、該シラン・カップリング剤を前記官能絶縁層のOH官能基と反応させることにより、前記官能絶縁層に前記シラン・カップリング剤を結合させるステップと、
    触媒溶液に曝すことにより、前記官能絶縁層のシランカップリング材にめっき用のシードを結合させるステップと、
    前記めっき用のシードに金属をめっきするステップとを含む金属パターンを形成する方法。
  11. 前記非官能絶縁層の材料がSiNxであり、前記官能絶縁層の材料がSiOxであることを特徴とする、請求項10に記載の方法。
  12. 前記ポリマー層の材料が、溶媒に可溶なポリイミドであることを特徴とする、請求項10に記載の方法。
  13. 前記触媒溶液の触媒が、Pd、Pt、Sn及びNiから成る群から選択されることを特徴とする、請求項10に記載の方法。
  14. 前記触媒溶液が、Pd/Snコロイド混合物、PdCl 水溶液及びこれらの混合物からなる群から選択される溶液であることを特徴とする、請求項10に記載の方法。
  15. 基板上に、OH官能基を有しない非官能絶縁層を形成するステップと、
    前記非官能絶縁層を覆うように、OH官能基を有する官能絶縁層を形成するステップと、
    前記官能絶縁層上に、シラン・カップリング剤が添加されパターン化されたポリマー層を形成し加熱することにより、前記シラン・カップリング剤を前記官能絶縁層のOH官能基と反応させて、前記官能絶縁層に前記シラン・カップリング剤を結合させるステップと、
    前記ポリマー層により覆われていない前記官能絶縁層をエッチングすることにより、前記非官能絶縁層を露出するステップと、
    前記ポリマー層を除去することにより、該ポリマー層により覆われていた前記官能絶縁層を露出するステップと、
    触媒溶液に曝すことにより、前記官能絶縁層のシランカップリング材にめっき用のシードを結合させるステップと、
    前記めっき用のシードに金属をめっきするステップとを含む金属パターンを形成する方法。
  16. 前記非官能絶縁層の材料がSiNxであり、前記官能絶縁層の材料がSiOxであるこ とを特徴とする、請求項15に記載の方法。
  17. 前記ポリマー層の材料が、溶媒に可溶なポリイミドであることを特徴とする、請求項15に記載の方法。
  18. 前記触媒溶液の触媒が、Pd、Pt、Sn及びNiから成る群から選択されることを特徴とする、請求項15に記載の方法。
  19. 前記触媒溶液が、Pd/Snコロイド混合物、PdCl 水溶液及びこれらの混合物からなる群から選択される溶液であることを特徴とする、請求項15に記載の方法。
  20. 前記めっき用シードが、Pdシードであることを特徴とする、請求項15に記載の方法。
JP2002290197A 2001-10-05 2002-10-02 金属パターンを形成する方法 Expired - Lifetime JP3827630B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/971,953 US6767828B2 (en) 2001-10-05 2001-10-05 Method for forming patterns for semiconductor devices
US09/971953 2001-10-05

Publications (2)

Publication Number Publication Date
JP2003218498A JP2003218498A (ja) 2003-07-31
JP3827630B2 true JP3827630B2 (ja) 2006-09-27

Family

ID=27663762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002290197A Expired - Lifetime JP3827630B2 (ja) 2001-10-05 2002-10-02 金属パターンを形成する方法

Country Status (2)

Country Link
US (2) US6767828B2 (ja)
JP (1) JP3827630B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560268B1 (ko) * 2002-04-23 2006-03-10 가부시키 가이샤 닛코 마테리알즈 무전해 도금방법 및 금속도금층이 형성된 반도체 웨이퍼
US6974762B2 (en) * 2002-08-01 2005-12-13 Intel Corporation Adhesion of carbon doped oxides by silanization
JP2004071696A (ja) * 2002-08-02 2004-03-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2005086147A (ja) * 2003-09-11 2005-03-31 Sony Corp 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法
EP1831763A1 (en) * 2004-12-20 2007-09-12 Koninklijke Philips Electronics N.V. Surface patterning and via manufacturing employing controlled precipitative growth
JP2006270009A (ja) * 2005-02-25 2006-10-05 Seiko Epson Corp 電子装置の製造方法
US20070004587A1 (en) * 2005-06-30 2007-01-04 Intel Corporation Method of forming metal on a substrate using a Ruthenium-based catalyst
US20080283489A1 (en) * 2005-10-28 2008-11-20 Koninklijke Philips Electronics, N.V. Method of Manufacturing a Structure
US20070164366A1 (en) * 2006-01-13 2007-07-19 Texas Instruments Incorporated Mitigation of gate oxide thinning in dual gate CMOS process technology
GB0601008D0 (en) * 2006-01-18 2006-03-01 Qinetiq Ltd Method of fabricating a semicondutor device
US20070235876A1 (en) * 2006-03-30 2007-10-11 Michael Goldstein Method of forming an atomic layer thin film out of the liquid phase
US20080003366A1 (en) * 2006-06-30 2008-01-03 Dubin Valery M Method of forming a conducting layer on a conducting and non-conducting substrate
JP4344954B2 (ja) * 2006-10-03 2009-10-14 セイコーエプソン株式会社 素子基板の製造方法
WO2008050631A1 (fr) * 2006-10-23 2008-05-02 Fujifilm Corporation Procédé de production d'un substrat revêtu d'un film métallique, substrat revêtu d'un film métallique, procédé de production d'un matériau à motif métallique, et matériau à motif métallique
JP4902344B2 (ja) * 2006-12-27 2012-03-21 富士フイルム株式会社 金属パターン材料の製造方法
JP5445474B2 (ja) * 2011-01-19 2014-03-19 コニカミノルタ株式会社 金属パターンの製造方法
JP5672106B2 (ja) * 2011-03-29 2015-02-18 凸版印刷株式会社 配線基板及び配線基板の製造方法
CN103733017A (zh) * 2011-08-18 2014-04-16 新港公司 使用相干反斯托克斯拉曼散射(cars)显微术来表征材料收缩的系统和方法
US10799613B2 (en) * 2013-10-30 2020-10-13 California Institute Of Technology Direct photopatterning of robust and diverse materials
US11919036B1 (en) * 2023-04-21 2024-03-05 Yield Engineering Systems, Inc. Method of improving the adhesion strength of metal-organic interfaces in electronic devices
US11818849B1 (en) * 2023-04-21 2023-11-14 Yield Engineering Systems, Inc. Increasing adhesion of metal-organic interfaces by silane vapor treatment

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079600A (en) * 1987-03-06 1992-01-07 Schnur Joel M High resolution patterning on solid substrates
JPH05202483A (ja) * 1991-04-25 1993-08-10 Shipley Co Inc 無電解金属化方法と組成物
JP2993339B2 (ja) * 1993-12-03 1999-12-20 ヤマハ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2003218498A (ja) 2003-07-31
US6767828B2 (en) 2004-07-27
US20040266173A1 (en) 2004-12-30
US20030068480A1 (en) 2003-04-10

Similar Documents

Publication Publication Date Title
JP3827630B2 (ja) 金属パターンを形成する方法
JP3503546B2 (ja) 金属パターンの形成方法
JP3288153B2 (ja) 表面をパターンに従って化学的に変性する方法
JP3117386B2 (ja) 基板を選択的に金属被覆する方法
JP2005521238A (ja) ソース及びドレイン並びにそれらの間のギャップを規定するための方法
JP2003149831A (ja) 単分子層のパターン形成方法、パターン化単分子層を利用した導電膜パターンの形成方法、及び電気光学装置
US20080206530A1 (en) Method of forming low-resistance metal pattern, patterned metal structure, and display devices using the same
JP4628914B2 (ja) 回路パターン形成方法
JP2003082469A (ja) 金属膜パターンの形成方法
JP4202054B2 (ja) 薄膜パターンの形成方法
US6866791B1 (en) Method of forming patterned nickel and doped nickel films via microcontact printing and uses thereof
US7476412B2 (en) Method for the metalization of an insulator and/or a dielectric
US6635410B2 (en) Metallizing method for dielectrics
JP4078424B2 (ja) 微細構造化金属酸化物薄膜及びその作製方法
JP2005051151A (ja) 導電層の製造方法、導電層を有する基板、および電子デバイス
KR100772798B1 (ko) 유기금속 화합물을 이용한 도전성 금속 배선 패턴 형성방법
JPH02265932A (ja) 有機重合体材料のエッチング方法
JP3675708B2 (ja) 金属層の形成方法
US6905726B2 (en) Component having at least two mutually adjacent insulating layers and corresponding production method
WO2002093991A1 (en) Method for electroless deposition and patterning of a metal on a substrate
JPH06275511A (ja) ポリイミドパターンの形成方法
JP2007246949A (ja) 導電性パターンの形成方法および電子基板
JPS6035727A (ja) パタ−ンの製造法
JPS63231338A (ja) 微細パタ−ンの形成方法
JPS61127196A (ja) 多層配線板の製造法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060704

R150 Certificate of patent or registration of utility model

Ref document number: 3827630

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061004

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20070220

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S202 Request for registration of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315201

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S202 Request for registration of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130714

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term