JP2007246949A - 導電性パターンの形成方法および電子基板 - Google Patents

導電性パターンの形成方法および電子基板 Download PDF

Info

Publication number
JP2007246949A
JP2007246949A JP2006068763A JP2006068763A JP2007246949A JP 2007246949 A JP2007246949 A JP 2007246949A JP 2006068763 A JP2006068763 A JP 2006068763A JP 2006068763 A JP2006068763 A JP 2006068763A JP 2007246949 A JP2007246949 A JP 2007246949A
Authority
JP
Japan
Prior art keywords
pattern
metal
metal layer
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006068763A
Other languages
English (en)
Inventor
Masanobu Tanaka
正信 田中
Takahiro Kamei
隆広 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006068763A priority Critical patent/JP2007246949A/ja
Publication of JP2007246949A publication Critical patent/JP2007246949A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)

Abstract

【課題】印刷パターン上に選択的に導電性パターンを成膜する際、初期の印刷形成による印刷パターンの形状精度を損なうことなく導電性パターンを形成可能な方法を提供する。
【解決手段】基板11の表面にチオールと結合する金属材料からなる金属層15を形成する。金属層15上にアルキルジチオールからなる印刷パターン9aを形成する。印刷パターン9aから露出する金属層15上にアルキルチオールからなる塗布膜17を選択成膜する。その後、印刷パターン9a上に選択的にチオールと結合する金属材料からなる金属パターン19を形成し、さらにこの上部に導電性材料層21を選択形成し、金属パターン19と導電性材料層21とからなる導電性パターン23を形成する。
【選択図】図3

Description

本発明は、導電性パターンの形成方法および電子基板に関し、特にはマイクロコンタクトプリント法を適用して導電性パターンを選択的に無電解めっき成膜する方法と、この方法によって形成された導電性パターンを備えた電子基板に関する。
電極等の導電性パターンの形成方法は、その用途に応じて様々な方法が実用化されている。これらを大別すると、(1)真空蒸着法やスパッタリング法などの乾式成膜法や、めっきなどの湿式成膜法により、一旦、基板全体に金属膜を成膜した後、フォトリソグラフィー法にてレジストをパターニングして、エッチング液により不必要な金属を除去する方法。(2)金属微粒子インクの直接描画が可能なインクジェット法。(3)金属ペーストを用いたスクリーン印刷法などが挙げられる。
このうち(1)のような各方法は、解像度も高く、露光装置の性能に応じて、数十ナノメートルから数十ミクロン以下の解像度で、所望のパターンが得られることが知られている。しかしながら、基本的には基板全体を成膜して、不必要な部分を除去したり、レジストをもちいるため材料の無駄が多く、装置コストも高い。材料の無駄を低減するためにプリント基板の製造方法などではセミアディティブ法などが提案されているが、レジストを利用する点は同じである。これに対して、(2)のインクジェット法や(3)のスクリーン印刷法は、安価な電極形成法として知られ、特に近年解像度の改善に伴ってインクジェット法が注目を浴びている。しかしながら、スクリーン印刷では、解像度で20ミクロンのライン/スペース、重ねあわせ精度は±数十ミクロンが限界であり、電子デバイスの製造には適さない。また、インクジェット法も吐出液滴の微小化(〜1pL)により解像度は改善されているが、液滴自体の着弾制度は±30ミクロンといった報告なされており、高精細なパターン形成には適さない。
ところで、近年、サブミクロンオーダーの微細パターンを簡便に形成するための手法として、マイクロコンタクトプリント法が注目されている。この方法は、例えばポリジメチルシロキサン(PDMS)からなる凸版のスタンプの表面に分子膜を塗布し、基板面に対してスタンプ凸部を密着させることにより、分子膜{ SHAPE \* MERGEFORMAT ,}と基板表面との化学反応を利用して安定的な単分子厚さの分子膜(自己組織化膜:SAM)を基板面に転写する方法である。
また、マイクロコンタクトプリント法と無電界めっきとを組み合わせた導電性パターンの形成方法も報告されており、例えば次のように行われている。先ず、PDMSスタンプを形成し、このスタンプ面にアミノ系シラン材料を塗布する。次いで、ガラス基板の表面にスタンプ面を押し圧し、ガラス基板の表面にアミノ系シラン材料パターンを印刷形成する。その後、アミノ系シラン材料パターンに対してパラジウム触媒層を選択的に形成し、無電界めっきによりパラジウム触媒層上にニッケルなどの金属膜を選択的にパターン形成する(下記非特許文献1参照)。
また、アミノ系シラン材料に換えて、アルキルジチオールを用いることもできる。この場合、基板上にアルキルジチオールと結合可能な金属層を形成し、この金属層上にアルキルジチオールのパターンを印刷形成する。そして、このパターンに対してパラジウム触媒層を選択的に形成し、無電界めっきによりパラジウム触媒層上にニッケルなどの金属膜を選択的にパターン形成する。
以上のような各方法によれば、印刷法とめっき法のみによって、簡便に導電性パターンを形成することが可能である。
「Langmuir」、(米)、American Chemical Society、2003、vol.19、No.15、p.6283-p.6296
しかしながら、上述した非特許文献1においては、上述した導電性パターンの形成方法にいての問題点も同時に指摘している。すなわち、アミノ系シラン材料パターンの印刷形成においては、基板に対するアミノ系シラン材料の密着性の発現が難しい。というのもアミノ系シラン材料パターンの印刷形成は、複数の分子層を印刷するものである一方、密着性の発現には余分に印刷されたアミノ系シラン材料を除去して単分子化する必要がある。しかしながら、除去時においては、アミノ系シラン材料がリンス液中に溶解し、非印刷領域の基板面に再付着してしまう。これにより、アミノ系シラン材料パターンの輪郭が不鮮明になり、微細な導電性パターンの形成が妨げられている。
また、アミノ系シラン材料を用いた場合であっても、同様の問題が発生する。
そこで本発明は、印刷パターン上に選択的に導電性パターンを成膜する際、初期の印刷形成による印刷パターンの形状精度を損なうことなく導電性パターンを形成することができ、これによって簡便に高精細な導電性パターンを形成することが可能な導電性パターンの形成方法を提供することを目的とする。
このような目的を達成するための本発明の導電性パターンの形成方法は、次の各工程を順次行う。先ず第1工程では、基板の表面にチオールと結合する金属材料からなる金属層を形成する。次の第2工程では、金属層上にアルキルジチオールからなる印刷パターンを形成する。次いで第3工程では、印刷パターンから露出する金属層上にアルキルチオールからなる塗布膜を選択成膜する。その後第4工程では、印刷パターン上に選択的にチオールと結合する金属材料からなる導電性パターンを形成する。
このような構成では、アルキルジチオールからなる印刷パターンと共に、アルキルチオールからなる塗布膜によって金属層の表面を覆った状態で、以降の第3工程および第4工程、さらにはその他の工程が行われる。このため、これら以降の工程において、印刷パターンを構成するアルキルチオールが溶け出した場合であっても、溶け出した材料が金属層の表面に結合することが防止される。
これにより、アルキルジチオールからなる印刷パターンが形成当初の形状に保たれ、この印刷パターン上に選択的に導電性パターンが形成される。この際、アルキルチオールからなる塗布膜には金属材料は結合しないため、印刷パターン上のみに金属材料が選択的に結合することになり、この金属材料からなる導電性パターンの形状精度を保つことが可能である。
以上説明したように本発明によれば、印刷パターン上に選択的に導電性パターンを形成する際、印刷パターンの溶け出しによる基板への再付着を防止することが可能であり、初期の印刷形成による印刷パターンの形状精度を損なうことなくこの上部に導電性パターンを形成することができる。この結果、簡便に高精細な導電性パターンを形成することが可能になる。
以下、本発明の導電性パターンの形成方法を適用した各実施の形態を図面に基づいて詳細に説明する。
<第1実施形態>
図1は第1実施形態の導電性パターンの形成方法を示すフローチャートであり、図2および図3は断面工程図である。以下、図1のフローチャートにおけるステップS1〜S9に従い、図2および図3の断面工程図を参照しつつ第1実施形態を説明する。
先ず、ステップS1においては、ポリジメチルシロキサン(以下、PDMS)のような材料でスタンプ面が構成されたスタンプを作製する。
この場合、先ず、図2(1)に示すように、ガラス基板1上に、リソグラフィー技術によってレジストからなるスタンプの反転パターン3を形成し、これをスタンプ原版5とする。
次に、このスタンプ原版5を、フッ素樹脂製のシャーレのような器の底辺に、反転パターン3を上向きにして載置し、未硬化のスタンプ材料7aを流し込む。スタンプ材料7aとしては、例えばポリジメチルシロキサン(以下、PDMS)を用いる。PDMSは、一般には2液混合式の重合材料であり、例えば東レ・ダウコーニング・シリコーン社製のSYLGARD184が用いられる。ここでは、重合による硬化前の2液を混合、攪拌、脱泡処理した状態で、スタンプ原版5を収納したシャーレに流しこむ。この際、スタンプの厚みを決めるためのスペーサーを、スタンプ原版5のパターンのない領域に置く。また、同様にスタンプの厚みを決めるフッ素樹脂板をスタンプ原版5上に乗せ、この状態で、60℃の恒温槽内にて12時間保持することにより、PDMSの加熱重合による硬化を進める。
その後、図2(2)に示すように、重合が完了して固体化したPDMSからなるスタンプ材料7aを、スタンプ原版(5)およびフッ素樹脂板と分離する。これにより、ステンプ原版(5)を反転させた凹凸形状を有するスタンプ7を得る。
次に、ステップS2においては図2(3)に示すように、スタンプ7において凹凸形状が形成されたスタンプ面A上に、アルキルジチオールからなるインク薄膜9を塗布形成する。ここで用いられるアルキルジチオールは、以降の工程で用いるアルキルチオールよりも分子長が短いことが重要である。尚、図面においては、アルキルチオールとアルキルジチオールとの区別を容易にするため、アルキルジチオールをアルキル(ジ)チオールとして示している。
そして、このようなアルキルジチオールは、有機溶剤に溶解させた状態で用いられる。例えば、アルキルジチオールとしてブタンジチオールを用いた場合、これをヘキサンに溶解させてインクとして用いる。この場合、濃度は10mM/L以下であることが望ましい。ここでは例えば、0.1mM/Lのインクをビーカーに入れておき、このインクに対してスタンプ7のスタンプ面Aを1分間程度晒す。その後、スタンプ面Aに付着した溶液を窒素ガスにて吹き飛ばし、続いて3分間乾燥させることにより、スタンプ面A上にインク薄膜9を形成する。
一方、ステップS3においては、図2(4)に示すように、導電性パターンを形成する基板11を用意し、この基板11の洗浄を行う。ここで用意する基板11は、酸化物を主成分とする絶縁性であれば特に限定されることはなく、例えばガラス、アルミナ、シリコンなどからなる基板11が用いられる。特に、次に説明するアミノ系シラン材料とシロキサン結合する材料からなる基板11が好ましい。ここでは一例として基板11を用いることとする。そしてこの基板11を、水酸化ナトリウムなどのアルカリ水溶液(pH12程度)で洗浄し、さらに基板11上の有機物を除去するためにUVオゾン洗浄を施す。
次いで、ステップS4においては、基板11の一主面側の印刷面Bに対してアミノ系シラン材料膜13を成膜する。
ここではアミノ系シラン材料として、例えばn-2(アミノエチル)3-アミノプロピルトリメトキシシランを用いる。そして先ず、60mM/Lの濃度でn-2(アミノエチル)3-アミノプロピルトリメトキシシランを乳酸エチルに溶解させた溶液を、スピンコート法によって基板11上に塗布成膜する。次に、120℃で10分間の焼成を行い、基板11の表面にアミノ系シラン材料を結合させる。その後、不要に堆積しているアミノ系シラン材料を、エタノールを用いた超音波洗浄にて除去し、さらに温純水でエタノールを置換、窒素ブロワーで乾燥後、対流式オーブンにて120℃30分の加熱を施す。これにより、単分子膜のアミノ系シラン材料膜14を成膜する。
次に、ステップS5においては、洗浄した基板11上に金属層15を成膜する。この金属層15は、チオールと結合する金属材料からなることとする。このような金属材料としては、例えば、金(Au)、銀(Ag)、パラジウム(Pd)、銅(Cu)などが例示される。そして特にここでは、基板11上に電気的に独立した状態で金属微粒子を結合させてなる金属層15を形成し、金属層15に対して導電性を持たせないようにする。
ここでは一例として、パラジウムからなる金属層15を、無電解めっき用のパラジウム触媒溶液を用いたパラジウム触媒処理法を適用して形成することとする。具体的には、奥野製薬工業社製のACプロセス法が用いられる。このプロセスを連続して2回施すことにより、5nm程度の粒子径のパラジウム触媒核が散在する層(金属層15)を得る。パラジウムは、アミノ系シラン材料膜13におけるアミンと配位結合を形成するので、次の工程で形成するめっき膜に良好な密着性が与えられる。
その後、ステップS6においては、図3(5)に示すように、基板11の印刷面Bを覆う金属層15に対して、ステップS2においてスタンプ7のスタンプ面A上に塗布形成したインク薄膜9を密着させて1分間保持する。これにより、基板11の印刷面B上に金属層15を介してインク薄膜9を転写し、アルキルジチオールからなる印刷パターン9aを形成する。
次に、印刷パターン9aが印刷形成された基板11を焼成することにより、金属層15を構成する金属と印刷パターン9aを構成するアルキルジチオールのイオウ(S)とを金属−S結合させる。ここでは、例えば60℃で10分間の焼成を行う。また、この焼成により、金属層15に結合していないアルキル(ジ)チオールが蒸発除去される。
尚、以上のような印刷パターン9aの形成は、PDMSからなるスタンプを用いたマイクロコンタクトプリント法の適用に限定されることはなく、凸版印刷法や他の印刷方法で行っても良い。
そして、次の工程が、本発明に特徴的な工程となる。
すなわちステップS7では、図3(6)に示すように、印刷パターン9aから露出する金属層15上に、アルキルチオールを結合させた塗布膜17を形成する。ここで用いられるアルキルチオールは、印刷パターン9aを構成するアルキルジチオールよりも分子長が長いことが重要であり、1nm程度長いことが好ましい。
そして、このようなアルキルチオールは、有機溶剤に溶解させた状態で用いられる。例えば、アルキルジチオールとしてブタンジチオールを用いた場合、アルキルチオールとしてはこれよりも分子長が十分に長いオクタデカンチオールが用いられる。そして、オクタデカンチオールをエタノールに10mM/Lの割合で溶解させた溶液を調整する。そして、ビーカーに入れた当該溶液に、上部に印刷パターン9aが形成された金属層15の露出面を60分間ほど晒し、金属層15に付着した溶液を窒素ブロワーにて吹き飛ばす。これにより、金属層15の露出部にアルキルチオールからなる塗布膜17を形成する。この際、アルキルチオールは、すでに形成されたアルキルジチオールからなる印刷パターン9a上には結合せず、それ以外の領域に結合する。
次に、塗布膜17が形成された基板11を焼成することにより、金属層15を構成する金属と塗布膜17を構成するアルキルチオールのイオウ(S)とを金属−S結合させる。ここでは、例えばホットプレートを用いて120℃で10分間の焼成を行う。また、この焼成により、金属層15に結合していないアルキルチオールが蒸発除去される。
以上の後、金属層15上に付着している、アルキルジチオールおよびアルキルチオールの余剰分を除去するためのリンス工程を行う。ここでは、エタノールを用いた超音波洗浄を行う。これにより、金属層15上の印刷パターン9aをアルキルジチオールからなる単分子膜とし、塗布膜17をアルキルチオールからなる単分子膜とする。
このリンス工程の後は、基板11を窒素ブロワーで乾燥させる。
その後、ステップS8では、図3(7)に示すように、アルキルジチオールからなる印刷パターン9a上に、金属パターン19を選択的に形成する。この金属パター19は、チオールと結合する金属材料からなることとする。このような金属材料としては、例えば、金(Au)、銀(Ag)、パラジウム(Pd)、銅(Cu)などが例示される。ここでは、無電解めっき用のパラジウム触媒溶液を用いたパラジウム触媒処理法を適用してパラジウムからなる金属パターン19を形成する。
ここでは先ず、印刷パターン9aが形成された印刷面Bをパラジウム触媒溶液に5分間晒す。パラジウム触媒溶液としては、パラジウム微粒子を水中に分散したもので、例えばIG−0218A(ディップソール社製商品名)が用いられる。その後、純水による超音波洗浄を5分間施す。これにより、パラジウムは、印刷パターン9aを構成するアルキル(ジ)チオールにおけるもう一方のイオウ(S)と結合する。一方、塗布膜17を形成するアルキルリオールのイオウ(S)は、金属層15と結合しているため、本工程においては塗布膜17に対してパラジウムが結合することはない。これにより、印刷パターン9a上のみに金属パターン19が選択的に形成される。
尚、パラジウム触媒処理法による金属パターン19の選択形成は、パラジウム微粒子を水中に分散したパラジウム触媒溶液を用いた方法に限定されることはない。例えば、Pd/Snコロイドを用いた方法、塩化スズ溶液と塩化パラジウム溶液を利用したセンシ/アクチ法、センシアクチ法、キャタアクセ法、パラジウム錯体を用いた方法などを利用しても良い。
次に、ステップS9では、図3(8)に示すように、金属パターン19を密着層とし、この金属パターン19上に選択的に導電性材料を成膜して導電性材料層21を形成する。
ここでは、例えば無電解めっきプロセスにより、金属パターン19の露出表面上のみに選択的にニッケル(Ni)膜を成膜し、このニッケル膜からなる導電性材料層21を形成する。この場合、所定温度に加熱しためっき液(例えば上村工業社製のNi−B成膜用めっき液BEL−801、60℃)に、基板11の印刷面Bを1分間晒す成膜を行った。これにより、例えば膜厚200nmのニッケル膜からなる導電性材料層21を、金属パターン19上に形成する。そして、金属パターン19とニッケル膜からなる導電性材料層21とで、導電性パターン23が構成されることになる。
尚、無電解めっきプロセスによって形成される導電性材料層21の構成材料は、ニッケル(Ni)に限定されることはなく、一般に無電解めっきできるものであれば所望の特性に合わせて選択することで可能である。
以上の後、ステップS10では、形成された導電性材料層21の低抵抗化のために、例えば200℃で1時間のアニール処理を行う。これにより、電極として用いられる程度に導電性材料層21を低抵抗化した。尚、このステップS10は、必要に応じて行えば良い。
これにより、基板11上に形成したアルキルジチオールからなる印刷パターン9aの上部に、金属パターン19および導電性材料層21がこの順に選択的に成膜され、印刷パターン9aから露出した基板11上がアルキルチオールからなる塗布膜17で覆われた構成の電子基板101が得られる。このような電子基板101においては、例えば金属パターン19と導電性材料層21とからなる導電性パターン23を配線として用いることができる。尚、導電性パターン23の下層に設けられた金属層15は、上述したように金属微粒子を分散させた構成であって導電性を有していないため、基板11上にそのまま残されていても問題はない。
以上説明したように本実施形態の手順によれば、図3(5)を用いて説明したように、アルキルジチオールからなる印刷パターン9aから露出している基板11の表面を、アルキルチオールからなる塗布膜17で覆った状態で、以降の工程が行われる。このため、これら以降の工程において、印刷パターン9aを構成するアルキルジチオールが溶け出した場合であっても、溶け出した材料が基板11の表面に結合することが防止される。
しかも、図4に示すように、印刷パターン9aを構成するアルキル(ジ)チオールよりも、塗布膜17を構成するアルキルチオールの分子長を長く設定している。これにより、印刷パターン9aを構成するアルキル(ジ)チオールが溶け出して、塗布膜17が形成された箇所の基板11の表面に結合した場合であっても、このアルキル(ジ)チオールは、塗布膜17を構成するアルキルチオール間に埋もれた状態となる。このため、図3(7)に示すステップS8において、アルキル(ジ)チオールからなる印刷パターン9aに対して選択的にパラジウム(Pd)を結合させる際に、塗布膜17に埋もれたアルキル(ジ)チオールにパラジウム(Pd)が到達することが防止される。
したがって、初期に形成した印刷パターン9aに対する金属パターン19の形状精度が保たれ、さらにはこの金属パターン19上部の導電性材料層21の形状精度を、初期の印刷パターン9aと同様に保つことが可能である。
この結果、初期の印刷形成による印刷パターン9aの形状精度を損なうことなく、金属パターン19と導電性材料層21とからなる導電性パターン23を形成することができ、簡便に高精細な導電性パターン23を得ることが可能になる。また、インク材料として非常に取り扱いが容易なチオール材料を用いて、上述した精度の良好な導電性パターン23を得ることが可能である。しかも、スタンプ7を形成のために1回のリソグラフィー工程を行うだけで良く、導電性パターン23形成のために毎回リソグラフィー工程を行う必要がいため、製造コストの削減が図られる。
<第2実施形態>
図5は第2実施形態の導電性パターンの形成方法を示すフローチャートであり、図6および図7は断面工程図である。本第2実施形態が、先に説明した第1実施形態と異なるところは、フローチャートに示すステップS5とステップS6との間に、ステップS101〜S104の工程を行うことにより、金属層をパターニングするところにあり、以下のように行う。
先ず、ステップS3〜ステップS5を上述した第1実施形態と同様に行うことにより、図6(1)に示すように、基板11上にアミノ系シラン材料膜13を成膜し、さらにこの上部にチオールと結合する金属材料からなる金属層15を成膜する。ただしここでは、金属層15を有る程度の膜厚で形成して導電性を持たせても良い。この場合、例えばmパラジウムからなる金属層15を、無電解めっき用のパラジウム触媒溶液を用いたパラジウム触媒処理法を適用して形成することとする。具体的には、奥野製薬工業社製のACプロセス法が用いられ、パラジウム触媒溶液としては奥野製薬工業社製のPd成膜用めっき液パラトップが用いられる。この際、成膜温度は60℃、時間は5分間に設定され、50nmの膜厚のパラジウム触媒核(金属層15)を得る
一方、ステップS101においては、図2(1)〜(2)に示すように、第1実施形態のステップS1と同様にして、ポリジメチルシロキサン(以下、PDMS)のような材料でスタンプ面が構成された第1のスタンプ7’を作製する。
次に、ステップS102においては、第1のスタンプ7’において凹凸形状が形成されたスタンプ面A上に、アルキルチオールからなるインク薄膜31を塗布形成する。この際、アルキルチオールは有機溶剤に溶解させたインク状態として用いられ、例えばアルキルチオールとしてオクタデカンチオールを用いた場合、これをエタノール中に0.02mM/Lの濃度に希釈したインクを調整する。そしてこのインクにこのインクに対してスタンプ7’のスタンプ面Aを30秒間晒した後、スタンプ面Aに付着した溶液を窒素ガスにて吹き飛ばし、続いて3分間乾燥させることにより、スタンプ面A上にインク薄膜31を形成する。
その後、ステップS103においては、基板11の印刷面Bを覆う金属層15に対して、ステップS102においてスタンプ7’のスタンプ面A上に塗布形成したインク薄膜31を密着させて1分間保持する。これにより、基板11の印刷面B上に金属層15を介してインク薄膜31を転写し、アルキルチオールからなる第1の印刷パターン31aを形成する。
次に、ステップS104においては、アルキルチオールからなる第1の印刷パターン31aをマスクに用いて金属層15をエッチングする。この際、金属膜15の形成面を塩化第2鉄水溶液(0.4M/L)のエッチング溶液中に浸漬し、パラジウムからなる金属層15をウェットエッチングする。このエッチング溶液によるパラジウムのエッチングレートは、2nm/分であり、50nmのパラジウムからなる金属層15のエッチングには30分程度の時間を要する。
以上のようにして金属層15をパターニングした後、金属層15の表面に結合したアルキルチオールからなる第1の印刷パターン31aと、金属層15から露出したアミノ系シラン材料膜13を除去するため、アルカリ液(エタノールアミン水溶液、pH10)中に5分間浸漬する。次に、純水でリンスを行い、窒素ブロワーで乾燥させる。
以上のステップS101〜S104の他に行われるステップS1,S2およびステップS6〜S10は、第1実施形態におけるステップS1,S2およびステップS6〜S10と同様であり、以下の手順で行われる。ただし、各ステップステップS1,S2およびステップS6〜S10は、第1実施形態と同様であるため、詳細な説明は省略する。
すなわち、ステップS1では、図6(4)に示すように、ポリジメチルシロキサン(以下、PDMS)のようなシラン化合物と結合する材料でスタンプ面が構成されたスタンプ7を作製し、これを第2のスタンプ7”とする。次のステップS2においては、第2のスタンプ7”のスタンプ面A上に、アルキルジチオールからなるインク薄膜9を塗布形成する。ここで用いられるアルキルジチオールは、以降の工程で用いるアルキルチオールよりも分子長が短いことが重要である。
そして、ステップS6においては、基板11上にパターン形成された金属層15に対して、ステップS2において第2のスタンプ7”のスタンプ面A上に塗布形成したインク薄膜9を密着させて1分間保持する。これにより、金属層15上にアルキル(ジ)チオールからなる印刷パターン9aを形成する。その後は、焼成により、金属層15に結合していないアルキルジチオールを蒸発除去する。
次に、ステップS7では、図7(5)に示すように、印刷パターン9aから露出する金属層15上に、アルキルチオールを結合させた塗布膜17を形成する。ここで用いられるアルキルチオールは、印刷パターン9aを構成するアルキルジチオールよりも分子長が長いことが重要である。またここでは、パターニングされた金属層15の露出面を覆う状態でアルキルチオールからなる塗布膜17が形成される。その後は、焼成により、金属層15を構成する金属と塗布膜17を構成するアルキルチオールのイオウ(S)とを金属−S結合させ、また金属層15に結合していないアルキルチオールを蒸発除去する。
以上の後、金属層15上に付着している、アルキルジチオールおよびアルキルチオールの余剰分を除去するためのリンス工程を行うことで、金属層15上の印刷パターン9aをアルキル(ジ)チオールからなる単分子膜とし、また塗布膜17をアルキルチオールからなる単分子膜とする。
このリンス工程の後は、基板11を窒素ブロワーで乾燥させる。
その後、ステップS8では、図7(6)に示すように、アルキルジチオールからなる印刷パターン9a上に、チオールと結合する金属材料からなる金属パターン19を選択的に成膜する。ここでは、無電解めっき用のパラジウム触媒溶液を用いたパラジウム触媒処理法を適用して金属パターン19を形成する。
次に、ステップS9では、図7(7)に示すように、金属パターン19を密着層とし、この金属パターン19上に選択的に導電性材料を成膜して導電性材料層21を形成する。そして、金属パターン19と導電性材料層21とで導電性パターン23を構成する。
以上の後、ステップS10では、形成された導電性材料層21の低抵抗化のために、例えば200℃で1時間のアニール処理を行う。これにより、電極として用いられる程度に導電性材料層21を低抵抗化する。
これにより、金属層15上の必要部分上に、アルキルジチオールからなる印刷パターン9aを介して金属パターン19と導電性材料層21とをこの順で積層した導電性パターン23が設けられた構成により、パターン形成された金属層15の必要部が厚膜化された電子基板102が得られる。また、印刷パターン9aから露出した金属層15上がアルキルチオールからなる塗布膜17で覆われた構成となっている。このような電子基板102においては、例えば金属層15を配線として用い、その一部を導電性パターン23で厚膜化して電極パッドとして用いることができる。尚、金属パターン19と金属膜15との間に残された印刷パターン9aはアルキルジチオールの単層膜であり、膜厚が2nm以下と薄いためトンネリング効果により金属パターン19−金属膜15間の導電性が妨げられることはない。
以上説明したように本実施形態の手順によれば、図7(5)を用いて説明したように、アルキルジチオールからなる印刷パターン9aから露出している金属層15の表面を、アルキルチオールからなる塗布膜17で覆った状態で、以降の工程が行われる。このため、これら以降の工程において、印刷パターン9aを構成するアルキルジチオールが溶け出した場合であっても、溶け出した材料が金属層15の表面に結合することが防止される。
そして、第1実施形態と同様に図4を参照し、印刷パターン9aを構成するアルキルジチオールよりも、塗布膜17を構成するアルキルチオールの分子長を長く設定している。これにより、印刷パターン9aを構成するアルキルジチオールが溶け出して、塗布膜17が形成された箇所の金属層15の表面に結合した場合であっても、このアルキル(ジ)チオールは、塗布膜17を構成するアルキルチオール間に埋もれた状態となる。このため、図7(6)を用いて説明したステップS8において、アルキルジチオールからなる印刷パターン9aに対して選択的にパラジウム(Pd)を結合させる際に、塗布膜17に埋もれたアルキルジチオールにパラジウム(Pd)が到達することが防止される。
したがって、第1実施形態と同様に、初期に形成した印刷パターン9aに対する金属パターン19の形状精度が保たれ、簡便に高精細な導電性パターン23を得ることが可能になる。
尚、上記の第2実施形態の一連のプロセスにおいて例示した具体例の手順により、精細度がライン/スペースで30/30(μm)の電極パターンが得られることが確認されている。
<第3実施形態>
図8は第3実施形態の導電性パターンの形成方法を示すフローチャートであり、図9は第3実施形態の特徴部を示す断面工程図である。本第3実施形態が、先に説明した第2実施形態と異なるところは、フローチャートに示すステップS3とステップS6との間に、ステップS201〜S204の工程を行うことにより、印刷技術によって金属層をパターン形成するところにあり、以下のように行う。
先ず、ステップS3においては、第1実施形態と同様に、導電性パターンを形成する基板11を用意してこれを洗浄する。ただし、ここで用意する基板11は、第1のシランカップリング材料と化学的に結合する特徴を有する材料からなる。第1のシランカップリング材料は、スタンプ7を構成するPDMSに付着するとともに、また同時にパラジウムなどのめっき触媒と結合する特徴を有する材料であることとする。このような第1のシランカップリング材料としては、(1)アミノ系シラン化合物、(2)メルカプト系シラン化合物、さらには(3)フェニル系シラン化合物が用いられる。
(1)アミノシラン化合物の具体例としては、3-アミノプロピルトリエトキシシラン、3-アミノプロピルメチルジエトキシシラン、(3-アミノプロピル)ジメチルエトキシシラン、(3-アミノプロピル)トリメトキシシラン、(3-メチルアミノプロピル)トリメトキシシラン、3-(2-アミノエチルアミノプロピル)トリメトキシシラン、3-(2-アミノエチルアミノ)プロピルメチルジメトキシシラン、{3-(2-アミノエチル)アミノプロピル}トリメトキシシラン、N-メチル-3-アミノプロピルトリメトキシシラン、N-(2-アミノエチル)-3-アミノプロピルメチルジメトキシシラン、(N,N-ジメチル3-アミノプロピル)トリメトキシシラン、(アミノエチルアミノメチル)フェネチルトリメトキシシランが例示される。
(2)メルカプト系シラン化合物としては、3-メルカプトプロピルトリエトキシシラン、3-メルカプトプロピルメチルジメトキシシランが例示される。
(3)フェニル系シラン化合物としては、フェニルトリエトキシシラン、フェニルビニルジエトキシシラン、3-(フェニルアミノ)プロピルトリメトキシシラン、ジフェニルジエトキシシラン、トリフェニルエトキシシランが例示される。
以上のような第1のシランカップリング材料と結合する基板11としては、例えばガラス、アルミナなどからなる基板11が用いられる。ここでは一例として基板11を用いることとする。
次に、ステップS201においては、図9(1)に示すように、PDMSからなる第1のスタンプ7’を用意し、このスタンプ面A上に第1のシランカップリング材料からなるインク薄膜41を塗布形成する。この際、第1のシランカップリング材料は、有機溶剤や水に溶解させた状態で用いられる。例えば、第1のシランカップリング材料として、アミノ系シラン化合物であるn-2(アミノエチル)3-アミノプロピルトリメトキシシランを用いた場合、これをエタノールに溶解させて、インクとして用いる。この場合、濃度は10mM/L以下であることが望ましい。ここでは例えば、0.02mM/Lのインクをビーカーに入れておき、このインクに対してスタンプ7のスタンプ面Aを1分間程度晒す。その後、スタンプ面Aに付着した溶液を窒素ガスにて吹き飛ばし、続いて同様に3分間乾燥させることにより、スタンプ面A上にインク薄膜41を形成する。
そして、基板11の一主面側の印刷面Bに対して、第1のスタンプ7’のスタンプ面A上に塗布形成したインク薄膜41を密着させて1分間保持する。これにより、基板11の印刷面B上にインク薄膜41を転写し、第1のシランカップリング材料からなる印刷パターン41aを形成する。
次に、印刷パターン41aが印刷形成された基板11を焼成することにより、基板11と印刷パターン41aを構成する第1のシランカップリング材料とをSi−O結合をさせる。ここでは、例えば120℃で10分間の焼成を行う。
その後、ステップS202においては、図9(2)に示すように、印刷パターン41aから露出する基板11の印刷面Bに、第2のシランカップリング材料を結合させた塗布膜43を形成する。第2のシランカップリング材料は、基板11と結合し、かつ第1のシランカップリング材料からなる印刷パターン41aおよびパラジウムと結合しない材料であることとする。
このような第2のシランカップリング材料としては、フッ素系シラン化合物が用いられる。フッ素系シラン化合物の詳細については、1H,1H,2H,2H-パーフルオロデシルトリエトキシシラン、1H,1H,2H,2H-パーフルオロオクチルメチルジメトキシシラン、1H,1H,2H,2H-パーフルオロオクチルトリメトキシシラン、(3,3,3トリフルオロプロピル)トリメトキシシラン、3,3,3-トリフルオロプロピルメチルジメトキシシランが例示される。
このような第2のシランカップリング材料(フッ素系シラン化合物)からなる塗布膜13の形成は、第1のシランカップリング材料(例えばアミノ系シラン化合物)を溶解しない(溶解しにくい)溶媒に溶解希釈させた状態で用いられる。
このような溶媒としては、フッ素系溶剤が用いられ、パーフルオロヘキサン、パーフルオロヘプタン、パーフルオロオクタン、パーフルオロノナン、パーフルオロデカン、パーフルオロウンデカン、パーフルオロドデカン、パーフルオロトリデカン、パーフルオロテトラデカン、パーフルオロペンタデカン、パーフルオロヘキサデカン、パーフルオロヘプタデカン、パーフルオロオクタデカン、パーフルオロシクロブタン、パーフルオロシクロヘキサン、パーフルオロシクロペンテンが例示される。
例えば、第2のシランカップリング材料(フッ素系シラン化合物)として、(トリデカフルオロ-1,1,2,2-テトラヒドロオクチル)トリエトキシシランを用いた場合、これを完全フッ素化溶剤(フロリナートFC−77:3M社製商品名)に10mM/Lの割合で溶解させた溶液を調整する。そして、ビーカーに入れた当該溶液に、印刷パターン41aが形成された基板11の印刷面Bを10分間ほど晒し、印刷面Bに付着した溶液を窒素ブロワーにて吹き飛ばす。これにより、基板11における印刷面Bの露出部に第2のシランカップリング材料からなる塗布膜43を形成する。この際、第2のシランカップリング材料(フッ素系シラン化合物)は、第1のシランカップリング材料からなる印刷パターン41a上には堆積せず、基板11の露出表面のみに結合されて塗布膜43が選択的に形成される。尚、第2のシランカップリング材料(フッ素系シラン化合物)の希釈には、第1のシランカップリング材料(例えばアミノ系シラン化合物)を溶解しない(溶解しにくい)溶媒を用いているため、印刷パターン41aを構成する第1のシランカップリング材料の溶出はない。
次に、塗布膜43が形成された基板11を焼成することにより、基板11と塗布膜43を構成する第2のシランカップリング材料とをSi−O結合をさせる。ここでは、例えばホットプレートを用いて120℃で10分間の焼成を行う。
以上の状態においては、印刷パターン41aは、第1のシランカップリング材料の複数分子層からなる。そして、最下層の分子層のみが基板11の印刷面に対してSi−O結合した状態となっている。そこで、次のステップS203を行う。
すなわちステップS203では、図9(3)に示すように、印刷パターン41aを構成する第1のシランカップリング材料の余剰分を除去するためのリンス工程を行う。ここでは、エタノールや水などの第1のシランカップリング材料(アミノ系シラン化合物)を溶解する溶剤を用いたリンス洗浄を行う。この際、好ましくは超音波洗浄がよい。このため、例えば、リンス液としてフロリナートFC−77(3M社製商品名)を用いたリンス工程を行う。
これにより、基板11と結合していない状態の第1のシランカップリング材料(アミノ系シラン化合物)を印刷パターン41aから剥離させる。そして、基板11の印刷面B上の印刷パターン41aを、第1のシランカップリング材料(アミノ系シラン化合物)の単分子層からなるものとする。
このリンス工程の後は、基板11を窒素ブロワーで乾燥させる。
その後、ステップS204では、図3(7)に示すように、第1のシランカップリング材料(アミノ系シラン化合物)からなる印刷パターン41a上に、金属層15の第1層目としてパラジウム層を選択的に成膜する。ここでは、無電解めっき用のパラジウム触媒溶液を用いたパラジウム触媒処理法を適用してパラジウム層を形成する。
ここでは先ず、基板11の印刷面Bを60℃の温水に2分間晒する。次に、印刷面Bをパラジウム触媒溶液に5分間晒す。パラジウム触媒溶液としては、パラジウム微粒子を水中に分散したもので、例えばIG−0218A(ディップソール社製商品名)が用いられる。その後、純水による超音波洗浄を5分間施す。これにより、パラジウムは、印刷パターン41aを構成する第1のシランカップリング材料と選択的に結合する。例えば、第1のシランカップリング材料としてアミノ系シラン化合物を用いた場合には、パラジウムがアミノ基と配位結合する。そして、塗布膜43を構成する第2のシランカップリング材料は、フッ素系シラン化合物のようなパラジウムと結合しない材料が用いられている。このため、印刷パターン41a上のみにパラジウム層が選択的に形成される。
尚、パラジウム触媒処理法による金属層15の選択成膜は、パラジウム微粒子を水中に分散したパラジウム触媒溶液を用いた方法に限定されることはない。例えば、塩化スズ溶液と塩化パラジウム溶液を利用したセンシ/アクチ法、センシアクチ法、キャタアクセ法、パラジウム錯体を用いた方法などを利用しても良い。
次に、ステップS8では、図3(8)に示すように、パラジウム層を密着層とし、この上部に選択的に他の金属層を形成する。
ここでは、例えば無電解めっきプロセスにより、パラジウム層の露出表面上のみに選択的にニッケル(Ni)膜を成膜する。この場合、所定温度に加熱しためっき液(例えば上村工業社製のNi−B成膜用めっき液BEL−801、60℃)に、基板11の印刷面Bを1分間晒す成膜を行った。これにより、例えば膜厚200nmのニッケル膜が形成される。そしてこれにより、第1層目のパラジウム層とこの上部の第2層目のニッケル膜との2層構造の金属層15が得られる。この金属層15は、あらかじめパターニングされた状態で形成される。
以上のステップS201〜S204のようにして金属層15をパターン形成すると共に、ステップS1,S2を行い、さらに続けてステップS6〜S10を行う。これらのステップS1,S2およびステップS6〜S10は、第1実施形態および第2実施形態と同様であり、第2実施形態において図6(4)〜図7(7)を用いて説明したと同様に行われる。
したがって図7(7)を参照すると、本第3実施形態の手順によっても、第2実施形態と同様に、金属層15上の必要部分上に、アルキル(ジ)チオールからなる印刷パターン9aを介して金属パターン19と導電性材料層21とをこの順で積層した導電性パターン23が設けられた構成により、パターン形成された金属層15の必要部が厚膜化された電子基板102が得られる。また、印刷パターン9aから露出した金属層15上がアルキルチオールからなる塗布膜17で覆われた構成となる。このような電子基板102においては、例えば金属層15を配線として用い、その一部を導電性パターン23で厚膜化して電極パッドとして用いることができること、金属パターン19と金属膜15との間に残された印刷パターン9aはアルキル(ジ)チオールの単層膜であり、金属パターン19−金属膜15間の導電性が妨げられることはないことは、第2実施形態と同様である。
本第3実施形態の方法によれば、ステップS6以降の工程を第2実施形態と同様に行うため、第2実施形態と同様の効果が得られる。また、ステップS6以前の工程においては、金属層15をパターニングする際にエッチングを行う必要がなく、印刷法と成膜法のみによって上述した構成の電子基板102を得ることが可能である。
さらに、金属層15のパターン形成においては、図9(2)を用いて説明したように、第1のシランカップリング材料からなる印刷パターン41aから露出している基板11の表面を、第2のシランカップリング材料からなる塗布膜43で覆った状態で、以降の工程が行われる。このため、これら以降の工程において、印刷パターン41aを構成する第1のシランカップリング材料が溶け出した場合であっても、溶け出した材料が基板11の表面に結合することが防止される。
特に、塗布膜43を構成する第2のシランカップリング材料としてフッ素系材料などを適宜選択することにより、第2のシランカップリング材料に対しても、溶け出した第1のシランカップリング材料が結合することが防止される。
これにより、例えば図9(3)を用いて説明したように、第1のシランカップリング材料からなる印刷パターン41aの余剰分をリンス除去する場合であっても、印刷パターン41aから溶け出した第1のシランカップリング材料が、塗布膜43上に付着することはなない。同様に、図9(4)を用いて説明したように、パラジウム触媒溶液内に印刷パターン41aを構成する第1のシランカップリング材料が溶け出したとしても、これが塗布膜42上に付着することはなない。
したがって、基板11に結合した単分子層構造の印刷パターン41aの形状精度が保たれ、さらにはこの印刷パターン41a上に選択的に成膜される金属層15の形状精度を、初期の印刷パターン41aと同様に保つことが可能である。
第1実施形態の導電性パターンの形成方法を示すフローチャートである。 第1実施形態を説明する断面工程図(その1)である。 第1実施形態を説明する断面工程図(その2)である。 アルキル(ジ)ジオールからなる印刷パターン上へのパラジウム層の洗濯形成を説明する模式図である。 第2実施形態の導電性パターンの形成方法を示すフローチャートである。 第2実施形態を説明する断面工程図(その1)である。 第2実施形態を説明する断面工程図(その2)である。 第3実施形態の導電性パターンの形成方法を示すフローチャートである。 第3実施形態の要部を説明する断面工程図である。
符号の説明
7…スタンプ、7”…第2のスタンプ、9a…印刷パターン[アルキル(ジ)チオール]、11…基板、15…金属層、17…塗布膜[アルキルチオール]、19…金属パターン、21…導電性材料層、23…導電性パターン、101,102…電子基板。

Claims (11)

  1. 基板の表面にチオールと結合する金属材料からなる金属層を形成する第1工程と、
    前記金属層上にアルキルジチオールからなる印刷パターンを形成する第2工程と、
    前記印刷パターンから露出する前記金属層上にアルキルチオールからなる塗布膜を選択成膜する第3工程と、
    前記印刷パターン上に選択的にチオールと結合する金属材料を用いた導電性パターンを形成する第4工程とを、第1工程から第4工程まで順次行う
    ことを特徴とする導電性パターンの形成方法。
  2. 請求項1記載の導電性パターンの形成方法において、
    前記アルキルチオールの分子長は、前記アルキルジチオールの分子長よりも長い、
    ことを特徴とする導電性パターンの形成方法。
  3. 請求項1記載の導電性パターンの形成方法において、
    前記第4工程では、前記印刷パターン上にチオールと結合する金属材料からなる金属パターンを選択形成し、当該金属パターン上に選択的に導電性材料層を成膜することにより、金属パターンと導電性材料層とからなる導電性パターンを形成する
    ことを特徴とする導電性パターンの形成方法。
  4. 請求項3記載の導電性パターンの形成方法において、
    前記第4工程では、前記導電性材料層をめっき法によって形成する
    ことを特徴とする導電性パターンの形成方法。
  5. 請求項1記載の導電性パターンの形成方法において、
    前記第2工程では、ポリジメチルシロキサンからなるスタンプを用いて前記印刷パターンを形成する
    ことを特徴とする導電性パターンの形成方法。
  6. 請求項1記載の導電性パターンの形成方法において、
    前記第1工程では、前記基板上に金属微粒子を分散させてなる前記金属層を形成する
    ことを特徴とする導電性パターンの形成方法。
  7. 請求項1記載の導電性パターンの形成方法において、
    前記第1工程では、前記基板上に前記金属層をパターン形成する
    ことを特徴とする導電性パターンの形成方法。
  8. 請求項7記載の導電性パターンの形成方法において、
    前記第1工程における金属層のパターン形成は、印刷法を適用して行われる
    ことを特徴とする導電性パターンの形成方法。
  9. 基板上に成膜されたチオールと結合する金属材料からなる金属層と、
    前記金属層上に形成されたアルキルジチオールからなるパターンと、
    チオールと結合する金属材料を用いて構成され前記パターン上に選択的に形成された導電性パターンと、
    前記パターンから露出した金属層上を覆うアルキルチオールからなる塗布膜とを備えた
    ことを特徴とする電子基板。
  10. 請求項9記載の電子基板において、
    前記金属層は、前記基板上に金属微粒子を分散させてなる
    ことを特徴とする電子基板。
  11. 請求項9記載の電子基板において、
    前記金属層は、前記基板上にパターン形成されている
    ことを特徴とする電子基板。

JP2006068763A 2006-03-14 2006-03-14 導電性パターンの形成方法および電子基板 Pending JP2007246949A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006068763A JP2007246949A (ja) 2006-03-14 2006-03-14 導電性パターンの形成方法および電子基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006068763A JP2007246949A (ja) 2006-03-14 2006-03-14 導電性パターンの形成方法および電子基板

Publications (1)

Publication Number Publication Date
JP2007246949A true JP2007246949A (ja) 2007-09-27

Family

ID=38591567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006068763A Pending JP2007246949A (ja) 2006-03-14 2006-03-14 導電性パターンの形成方法および電子基板

Country Status (1)

Country Link
JP (1) JP2007246949A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009293082A (ja) * 2008-06-05 2009-12-17 Sony Corp 電極及びその形成方法、半導体デバイス
JP2014189872A (ja) * 2013-03-28 2014-10-06 Fujifilm Corp 金属部品の製造方法並びにそれに用いられる鋳型および離型膜

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009293082A (ja) * 2008-06-05 2009-12-17 Sony Corp 電極及びその形成方法、半導体デバイス
JP4650521B2 (ja) * 2008-06-05 2011-03-16 ソニー株式会社 電極及びその形成方法、半導体デバイス
JP2014189872A (ja) * 2013-03-28 2014-10-06 Fujifilm Corp 金属部品の製造方法並びにそれに用いられる鋳型および離型膜

Similar Documents

Publication Publication Date Title
Carvalho et al. Self-assembled monolayers of eicosanethiol on palladium and their use in microcontact printing
JP3646784B2 (ja) 薄膜パタ−ンの製造方法および微細構造体
JP3606047B2 (ja) 基板の製造方法
CN101641219B (zh) 使用掩模材料在基底上形成功能性材料的图案的方法
US20050263025A1 (en) Micro-contact printing method
US8127674B2 (en) Stamp and fabricating method thereof, thin film transistor using the stamp, and liquid crystal display device having the thin film transistor
CN103176354B (zh) 一种绝缘衬底上的电子束曝光图形化方法
JP3827630B2 (ja) 金属パターンを形成する方法
WO2005069705A1 (ja) 金属パターン及びその製造方法
JP5891814B2 (ja) パターン構造体の製造方法とこれに使用するパターン形成用基材
JP2006168297A (ja) 印刷版および印刷版の製造方法
WO2017016236A1 (en) Orangic thin film transistor, display substrate and display apparatus having the same, and fabricating method thereof
JP2007246949A (ja) 導電性パターンの形成方法および電子基板
JP2006035066A (ja) 化学吸着膜の形成方法、及び化学吸着膜
US8541165B2 (en) Resin film forming method
US20100101713A1 (en) Printing mold and manufacturing method thereof, and method of forming thin film pattern using the same
JP2007250615A (ja) 導電性パターンの形成方法および電子基板
JP2005051151A (ja) 導電層の製造方法、導電層を有する基板、および電子デバイス
TW546670B (en) Method for electroless deposition and patterning of a metal on a substrate
JP2004087976A (ja) 導電性パターン形成体の製造方法
JP2006303199A (ja) パターン形成方法及び有機薄膜トランジスタ
JP2004111818A (ja) パターン形成方法
WO2019163529A1 (ja) 半導体素子の製造方法、電子デバイスの製造方法、半導体素子、および、電子デバイス
JP2017034236A (ja) 配線基板の製造方法、及び配線基板
Sheu et al. Selective deposition of gold nanoparticles on SiO2/Si nanowire